KR20100104805A - 전자부품 내장형 인쇄회로기판 - Google Patents

전자부품 내장형 인쇄회로기판 Download PDF

Info

Publication number
KR20100104805A
KR20100104805A KR1020090023449A KR20090023449A KR20100104805A KR 20100104805 A KR20100104805 A KR 20100104805A KR 1020090023449 A KR1020090023449 A KR 1020090023449A KR 20090023449 A KR20090023449 A KR 20090023449A KR 20100104805 A KR20100104805 A KR 20100104805A
Authority
KR
South Korea
Prior art keywords
thickness
layer
electronic component
circuit board
printed circuit
Prior art date
Application number
KR1020090023449A
Other languages
English (en)
Other versions
KR101055509B1 (ko
Inventor
박진선
이성
이정원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090023449A priority Critical patent/KR101055509B1/ko
Priority to JP2009120657A priority patent/JP4783843B2/ja
Priority to US12/491,043 priority patent/US8552305B2/en
Publication of KR20100104805A publication Critical patent/KR20100104805A/ko
Application granted granted Critical
Publication of KR101055509B1 publication Critical patent/KR101055509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 전자부품 내장형 인쇄회로기판은 절연수지층 및 회로층을 갖는 베이스기판; 및 상기 절연수지층 내부에 매립된 전자부품;을 포함하고, 상기 절연수지층은 상기 반도체 소자의 두께보다 1.3 배 내지 3 배 큰 두께를 갖는 것을 특징으로 한다. 본 발명에 따른 전자부품 내장형 인쇄회로기판은 인쇄회로기판 제조시 휨이 발생이 최소화되도록 각 구성이 최적의 두께비 갖는다.
인쇄회로기판, 내장, 매립, 전자부품, 반도체칩, 두께, 휨

Description

전자부품 내장형 인쇄회로기판{A PRINTED CIRCUIT BOARD COMPRISING A ELECTRONIC COMPONENT}
본 발명은 전자부품 내장형 인쇄회로기판에 관한 것으로서, 보다 상세하게는 휨 발생이 없는 전자부품 내장형 인쇄회로기판에 관한 것이다.
최근, 차세대 다기능성, 소형 패키지 기술의 일환으로써 칩 내장 인쇄회로기판의 개발이 주목 받고 있다.
반도체칩 내장 기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 반도체칩의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.
이러한 칩 내장 인쇄회로기판은 박형으로 개발하기 위한 공법 및 디자인이 개발되고 있으나, 기판의 휨(warpage) 현상을 해결하지 못하여 대량 양산이 어려운 실정에 있다.
도 1a는 종래의 반도체칩 내장형 인쇄회로기판의 단면도를 도시하고, 도 1b 는 도 1a에 도시된 인쇄회로기판을 종래기술로 제조한 실물 견본 사진이다.
도 1a에 도시된 바와 같이, 반도체칩 내장형 인쇄회로기판은 서로 열팽창계수가 다른 절연층(1), 반도체칩(3), 회로층(7, 9), 및 접착층(5)이 혼재하고 있기 때문에 열팽창계수의 균형을 유지하기 어렵다.
따라서, 기존 방식대로 반도체칩 내장형 인쇄회로기판을 제조하는 경우 서로 다른 재료간의 물성 및 열팽창계수의 불균형으로 인해 도 1b에 도시된 바와 같이 인쇄회로기판에 휨이 발생하게 된다. 인쇄회로기판에 휨이 발생하면 후공정(회로형성 및 레이저가공)의 진행이 불가능하여 이를 폐기하여야 하거나 또는 수작업을 거쳐야 하기 때문에 대량생산이 어렵게 된다.
일본특허출원 제2003-127990호에는 프리프레그 및 수지층으로 이루어진 절연층 내부에 반도체 소자가 매설되는 반도체 소자 내장 기판의 제조 방법을 개시하고 있으나, 이 역시 제조공정 상에서 발생하는 기판의 휨 문제에 대한 해결책을 제시하고 있지 못하다.
따라서 반도체칩 내장 인쇄회로기판의 휨 현상을 방지할 수 있는 기술이 요구되고 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 휨 현상을 현저하게 줄일 수 있는 전자부품 내장형 인쇄회로기판의 구조를 제안한다.
본 발명에 따른 전자부품 내장형 인쇄회로기판은, 절연수지층 및 회로층을 갖는 베이스기판; 및 상기 절연수지층 내부에 매립된 전자부품;을 포함하고, 상기 절연수지층은 상기 전자부품의 두께보다 1.3 배 내지 3 배 큰 두께를 갖는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 회로층은 상기 절연수지층 상부에 형성된 상부회로층과 상기 절연수지층 하부에 형성된 하부회로층을 포함하고, 상기 절연수지층은 상기 상부회로층의 두께보다 3 배 내지 22 배 큰 두께를 갖으며, 상기 상부회로층은 상기 하부회로층의 두께보다 1.1 배 내지 2.6 배 큰 두께를 갖는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 전자부품과 상기 하부회로층 사이에 개재된 접착층을 더 포함하고, 상기 절연수지층은 상기 접착층의 두께보다 3 배 내지 9 배 큰 두께를 갖는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 상부회로층 및 상기 하부회로층은 구리로 이루어지고, 상기 절연수지층은 O-H, N-H, C-H, C-O, 및 에스테르 그 룹(ester group)을 포함하는 에폭시 계열의 수지로 이루어진 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 전자부품은 실리콘 반도체 소자인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 접착층은 다이어태치필름(DAF), 이방성 전도성 필름(ACF; Anisotropic Conductive Film), 도전입자를 제거한 비전도성 필름(NCF; Non-conductive Film), 이방성 전도성 접착제(ACA; Anisotropic Conductive Adhesive), 또는 비전도성 접착제(NCA; Non-conductive Adhesive) 중 어느 하나인 것에 있다.
본 발명에 따른 전자부품 내장형 인쇄회로기판은, 전자부품 실장용 관통부가 형성된 프리프레그 및 상기 프리프레그 상부에 적층되며 상기 관통부에 충전된 수지층을 갖는 절연층, 및 회로층을 갖는 베이스기판; 및 상기 관통부에 매립된 전자부품;을 포함하고, 상기 프리프레그는 상기 전자부품의 두께보다 1.1 배 내지 2.5 배 큰 두께를 가지며, 상기 프리프레그 상부에 적층된 상기 수지층의 두께는 상기 전자부품 두께의 0.2 배 내지 2.5 배인 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 회로층은 상기 절연층 상부에 형성된 상부회로층과 상기 절연층 하부에 형성된 하부회로층을 포함하고, 상기 절연층은 상기 상부회로층의 두께보다 3 배 내지 22 배 큰 두께를 갖으며, 상기 상부회로층은 상기 하부회로층의 두께보다 1.1 배 내지 2.6 배 큰 두께를 갖는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 전자부품과 상기 하부회로층 사 이에 개재된 접착층을 더 포함하고, 상기 절연층은 상기 접착층의 두께보다 3 배 내지 9 배 큰 두께를 갖는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 수지층은 NH, CH, SiH, 방향성 고리(aromatic ring), CO, Si-O-Si, Si-O-C가 포함된 실리콘 에폭시 하이브리드 타입 또는 에폭시인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 전자부품은 실리콘 반도체 소자인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 절연층은 상기 프레프레그의 두께보다 1.2 배 내지 2 배 큰 두께를 갖는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 접착층은 다이어태치필름(DAF), 이방성 전도성 필름(ACF; Anisotropic Conductive Film), 도전입자를 제거한 비전도성 필름(NCF; Non-conductive Film), 이방성 전도성 접착제(ACA; Anisotropic Conductive Adhesive), 또는 비전도성 접착제(NCA; Non-conductive Adhesive) 중 어느 하나인 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 전자부품 내장형 인쇄회로기판은 인쇄회로기판 제조시 휨의 발생이 최소화되도록 각 구성이 최적의 두께비를 갖는다. 이에 따라 전자부품 내장형 인쇄회로기판의 불량률을 감소하고 대량생산이 가능하게 된다.
이하, 본 발명에 따른 전자부품 내장형 인쇄회로기판의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부, 제1 및 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 2는 본 발명의 바람직한 일 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
이에 나타낸 바와 같이, 본 실시예에 따른 전자부품 내장형 인쇄회로기판은절연수지층(700) 및 회로층(150, 350)을 갖는 베이스기판, 및 절연수지층(700) 내부에 매립된 전자부품(500)을 포함하는 구성이다.
이에 제한되는 것은 아니지만 여기서 절연수지층(700)은 O-H, N-H, C-H, C-O, 및 에스테르 그룹(ester group)을 포함하는 에폭시 계열의 수지로 이루어지고, 전자부품(500)은 실리콘 반도체 소자인 것이 바람직하다.
이때, 절연수지층(700)은 전자부품(500)의 두께(D4)보다 1.3 배 내지 3 배 큰 두께(D1)를 갖는 것이 인쇄회로기판의 휨을 최소화하는데 바람직하다.
이들 사이의 두께비는 절연수지층(700)과 전자부품(500)에 사용되는 일반적인 재료들의 열팽창계수를 고려한 다양한 실험에 의해 정해진 것이다. 즉, 실험적으로 절연수지층(700)이 전자부품의 두께(D4)보다 1.3 배 내지 3 배 큰 두께(D1)를 갖는 경우에 가장 휨이 적은 전자부품 내장형 인쇄회로기판을 얻을 수 있었다. 절연수지층(700)의 두께(D1)가 만약 전자부품 두께(D4)의 1.3 배 미만이면, 전자부품(500) 내장을 위한 라미네이션시 전자부품(500)이 깨지고, 3 배가 초과될 경우 휨 현상이 심화되어 후공정 진행이 불가능하고, 절연수지층(700)에 레이저 가공을 통한 비아 형성시 마이크로 비아의 길이가 증가하여 전기적 특성이 떨어지게 된다. 실험결과에 대해서는 이하에서 서술한다.
본 실시예의 회로층(150, 350)은 절연수지층(700) 상부에 형성된 상부회로층(350)과 절연수지층(700) 하부에 형성된 하부회로층(150)을 포함한다. 이들 회로층(150, 350)은 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속층으로 이루어지며, 바람직하게는 구리, 더욱 바람직하게는 저 프로파일(low profile) 또는 초저 프로파일(very low profile) 타입의 구리로 이루어진다.
이때, 상부회로층(350)은 하부회로층(150)의 두께(D3)보다 1.1 내지 2.6 배 큰 두께(D2)를 갖는 것이 바람직하다. 상부회로층(350)은 일반적으로 RCC에 포함되어 있는 동박에 에칭, 도금 공정을 수행하여 형성되는데 RCC의 동박은 RCC 제조 과 정에서 이미 열이력을 받았으므로 열이력을 받지 않는 하부회로층(150)을 이루는 동박과 텐션(tension)이 다르므로 이들을 동일 두께로 디자인을 할 경우 판넬 휨의 원인이 된다. 또한, 상부회로층(350)의 동박 두께(D2)가 하부회로층(150)의 두께(D3)의 1.1 배 미만이 되거나 2.6 배 이상이 되면 각각의 초과 방향으로 휘게되므로 디자인 구현 자체가 불가능하게 된다.
한편, 절연수지층(700)은 상부회로층(350)의 두께(D2)보다 3 내지 22 배 큰 두께를 갖도록 하는 것이 인쇄회로기판의 휨 발생을 줄이는데 기여하는 것으로 밝혀졌다.
또한, 본 실시예에 따른 인쇄회로기판은 전자부품(500)과 하부회로층(150) 사이에 개재된 접착층(530)을 더 포함할 수 있다. 접착층(530)은 인쇄회로기판의 제조공정 상에서 전자부품(500)을 하부회로층(150)상에 고정하는 역할을 수행한다. 접착층(530)은 다이어태치필름(DAF), 이방성 전도성 필름(ACF; Anisotropic Conductive Film), 도전입자를 제거한 비전도성 필름(NCF; Non-conductive Film), 이방성 전도성 접착제(ACA; Anisotropic Conductive Adhesive), 또는 비전도성 접착제(NCA; Non-conductive Adhesive) 중 어느 하나가 될 수 있으며, 에폭시(epoxy)계의 수지를 포함하는 것이 바람직하다.
이때, 절연수지층(700)은 접착층(530)의 두께(D5)보다 3배 내지 9배 큰 두께(D1)를 갖도록하는 것이 바람직하며 또한, 전자소자(500) 상부에 적층된 절연수지층(700)의 두께(이 두께는 "D1-(D4+D5)"로 표현될 수 있음)가 절연층 두께(D1)의 0.1 배 내지 0.7 배가 되도록 하는 것이 바람직하다.
하기 표 1은 본 실시예에 따른 각 구성 간 두께비를 얻기 위한 실험의 결과 데이터이다. 하기 표에서와 같이 D1 내지 D5를 변경하면서 인쇄회로기판의 휨 발생 여부를 측정한 결과 휨이 발생하지 않는 최적의 두께비를 얻을 수 있었다. 하기 표에서는 절연수지층(700)의 두께(D1)를 100이라고 정의하고 이에 대한 다른 구성요소의 두께비율을 % 단위로 표시한 것이다.
하기 표 1에서는 실험방식을 설명하기 위한 목적으로 대표적인 실험데이터만을 개시하고 있으나, 본 발명에서 정의하는 구성요소 간의 두께비를 얻기 위해서 여기에서 개시하지 않는 데이터에 의한 더 많은 실험이 수행되었음을 밝혀둔다. 하기 표 1은 본 발명의 특징을 모호하게 하지 않는 범위 내에서 대표적인 실험데이터를 개시하는 것이므로 하기 표 1에서 실험된 수치로 본 발명의 권리범위가 제한되는 것은 아니다.

번호
절연수지층의 두께(D1)
상부회로층 두께(D2)
하부회로층 두께(D3)
전자부품 두께(D4)
다이어태칭필름 두께(D5)
휨 발생 여부
1 100 28 25 63 25 ×
2 100 29 26 66 26 ×
3 100 27 21 69 27 ×
4 100 4 4 50 19 ○
5 100 13 13 75 25 ○
(단위 %)
도 3은 본 발명의 바람직한 다른 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다. 여기에서는 상술한 실시예와 중복되는 설명은 생략한다.
도 3에 나타낸 바와 같이, 본 실시예에 따른 인쇄회로기판은 절연층, 및 회로층(150, 350)을 갖는 베이스기판, 및 관통부에 매립된 전자부품(500)을 포함하는 구성이다.
본 실시예의 절연층은 전자부품(500) 실장용 관통부가 형성된 프리프레그(600)와 프리프레그(600) 상부에 적층되며 관통부에 충전된 수지층(730)을 포함하여 구성된다.
이에 제한되는 것은 아니지만 본 실시예의 수지층(730)은 NH, CH, SiH, 방향성 고리(aromatic ring), CO, Si-O-Si, Si-O-C가 포함된 실리콘 에폭시 하이브리드 타입 또는 에폭시 단독으로 이루어진 것이 바람직하다. 또한, 프레프레그(600)는 유리섬유 등의 보강기재가 함침된 수지로 이루어지고, 전자부품(500)은 실리콘 반도체 소자인 것이 바람직하다.
이때 프리프레그(600)의 두께(D6)는 전자부품(500)의 두께(D4)보다 1.1 배 내지 2.5 배 크고, 프리프레그(600)의 상부에 적층된 수지층(730)의 두께(D7)는 전자부품(500)의 두께(D4)보다 0.2 배 내지 2.5 배 큰 것이 전자부품 내장형 인쇄회로기판의 휨을 줄이는데 바람직하다. 이들 사이의 두께비는 절연층(730)과 전자부품(500)에 사용되는 일반적인 재료들의 열팽창계수를 고려한 다양한 실험에 의해 얻어진 것이다.
이때, 절연층의 전체 두께(D1)는 프리프레그(600)의 두께(D6)보다 1.2 배 내지 2 배 큰 것이 바람직하며, 이때, 전자소자(500) 상부에 적층된 수지층(730)의 두께(이 두께는 "D1-(D4+D5)"로 표현될 수 있음)가 절연층 두께(D1)의 0.1 배 내지 0.7 배가 되도록 하는 것이 바람직하다.
본 실시예의 회로층(150, 350)은 절연수지층(700) 상부에 형성된 상부회로층(350)과 절연수지층(700) 하부에 형성된 하부회로층(150)을 포함한다. 이들 회로층(150, 350)은 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속층으로 이루어지며, 바람직하게는 구리, 더욱 바람직하게는 저 프로파일(low profile) 또는 초저 프로파일(very low profile) 타입의 구리로 이루어진다. 이때, 상부회로층(350)은 하부회로층(150)의 두께(D3)보다 1.1 내지 2.6 배 큰 두께(D2)를 갖는 것이 바람직하다.
또한, 절연층이 상부회로층(350)의 두께(D2)보다 3 배 내지 22 배 큰 두께(D1)를 갖도록 하는 것이 인쇄회로기판의 휨을 줄이는데 바람직하다.
한편, 본 실시예에 따른 인쇄회로기판은 전자부품(500)과 하부회로층(150) 사이에 개재된 접착층(530)을 더 포함할 수 있다. 접착층(530)은 다이어태치필름(DAF), 이방성 전도성 필름(ACF; Anisotropic Conductive Film), 도전입자를 제거한 비전도성 필름(NCF; Non-conductive Film), 이방성 전도성 접착제(ACA; Anisotropic Conductive Adhesive), 또는 비전도성 접착제(NCA; Non-conductive Adhesive) 중 어느 하나가 될 수 있다. 이때 절연층은 접착층(530)의 두께(D5)보다 3 배 내지 9 배 큰 두께(D1)를 갖도록하는 것이 바람직하다.
하기 표 2는 본 실시예에 따른 각 구성 간 두께비를 얻기 위한 실험의 결과 데이터이다. 하기 표에서와 같이 D1 내지 D6을 변경하면서 인쇄회로기판의 휨 발생 여부를 측정한 결과 휨이 발생하지 않는 최적의 두께비를 얻을 수 있었다. 하기 표에서는 절연층의 두께(D1)를 100이라고 정의하고 이에 대한 다른 구성요소의 두께비율을 % 단위로 표시한 것이다.
하기 표 1에서는 실험방식을 설명하기 위한 목적으로 대표적인 실험데이터만을 개시하고 있으나, 본 발명에서 정의하는 구성요소 간의 두께비를 얻기 위해서 여기에서 개시하지 않는 데이터에 의한 더 많은 실험이 수행되었음을 밝혀둔다. 하기 표 2는 본 발명의 특징을 모호하게 하지 않는 범위 내에서 대표적인 실험데이터를 개시하는 것이므로 하기 표 2에서 실험된 수치로 본 발명의 권리범위가 제한되는 것은 아니다.

번호
절연층의 두께(D1)
상부회로층 두께(D2)
하부회로층 두께(D3)
전자부품 두께(D4)
다이어태칭필름 두께(D5)
프리프레그 두께
(D6)
휨 발생 여부
1 100 26 24 59 24 71 ×
2 100 25 22 50 20 89 ×
3 100 32 26 58 19 78 ×
4 100 17 17 41 17 40 ○
5 100 15 13 45 18 30 ○
(단위 %)
상기 표에서 나타내지는 바와 같이, 본 실시예에서 제안한 두께비를 만족하는 경우에는 전자부품을 포함하는 인쇄회로기판에 휨이 발생하지 않지만, 그렇지 않은 경우에는 휨이 발생하였음을 알 수 있다.
도 14에는 본 실시예에서 제안하는 두께비로 제조된 전자부품 내장형 인쇄회로기판(P)의 사진이 도시되며 본 실시예에서 제안하는 두께비를 만족하는 인쇄회로기판에 휨이 발생하지 않았음을 확인할 수 있다.
상술한 바와 같이 본 발명에 따른 전자부품 내장형 인쇄회로기판은 인쇄회로기판 제조시 휨이 발생이 최소화되도록 각 구성이 최적의 두께비를 갖는다. 이에 따라 전자부품 내장형 인쇄회로기판의 대량생산 시에도 불량 발생 가능성을 현저히 감소시킬 수 있다.
도 4 내지 도 8은 도 2에 도시된 전자부품 내장형 인쇄회로기판의 제조방법의 일 실시예를 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 도 2에 도시된 전자부품 내장형 인쇄회로기판의 제조방법을 서술한다. 이에 앞서 본 발명의 두께 비율은 다른 제조방법에 의해서도 충족될 수 있으며 반드시 여기에서 서술하는 공정으로 제조하여야 하는 것은 아님을 밝혀둔다.
먼저, 도 4에 도시된 바와 같이, 캐리어 포일(130; Carrier Foil) 상부에 접합된 제1 동박(100) 상에 접착층(530)이 라미네이션 되어 있는 전자부품(500)을 부착한다.
이후, 도 5에 도시된 바와 같이, 제1 동박(100) 상부에 절연수지층(700)과 제2 동박(300)으로 형성된 RCC를 라미네이션한다. 이때 제2 동박(300)의 일면에는 캐리어 포일(330)이 접합되어 있다.
이후, 도 6에 도시된 바와 같이, 캐리어 포일(130, 330)을 제거한다.
이후, 도 7에 도시된 바와 같이, 전자부품(500)과 전기적으로 접속하는 비아를 포함한 상부회로층(350) 및 하부회로층(150)을 형성한다. 회로형성 및 비아 형성 공정은 공지의 기술에 의해 실시되므로 여기에서는 상세한 서술은 생략한다.
상술한 공정으로 도 2에 도시된 전자부품 내장형 인쇄회로기판을 제조할 수 있다. 이후, 도 8에 도시된 바와 같이, 외부접속단자를 노출하는 솔더레지스트층을 적층할 수 있다. 이외에도 전자부품 내장형 인쇄회로기판의 외층에 추가 빌드업층을 형성하여 4층 이상의 전자부품 내장형 인쇄회로기판을 제조할 수 있음을 쉽게 이해할 수 있을 것이다.
도 9 내지 도 13은 도 3에 도시된 전자부품 내장형 인쇄회로기판의 제조방법의 일 실시예를 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 도 3에 도시된 전자부품 내장형 인쇄회로기판의 제조방법을 서술한다. 이에 앞서 본 발명의 두께 비율은 다른 제조방법에 의해서도 충족될 수 있으며 반드시 여기에서 서술하는 공정으로 제조하여야 하는 것은 아님을 밝혀둔다.
먼저, 도 9에 도시된 바와 같이, 전자부품(500) 내장용 관통부가 형성된 프리프레그(600)가 별도로 제공되고, 캐리어 포일(130; Carrier Foil) 상부에 적합된 제1 동박(100) 상에 접착층(530)이 라미네이션 되어있는 전자부품(500)을 부착한다.
이후, 도 10에 도시된 바와 같이, 제1 동박(100) 상부에 프리프레그(600)를 적층하고, 수지층(730)이 프리프레그(600)의 관통부에 충전되도록 수지층(730)과 제2 동박(300)으로 형성된 RCC를 라미네이션한다. 이때 제2 동박(300)의 일면에는 캐리어 포일(330)이 적합되어 있다. 이때 프리프레그(600)의 적층 및 RCC의 라미네이션은 순차적으로 또는 동시에 이루어질 수 있다.
이후, 도 11에 도시된 바와 같이, 캐리어 포일(130, 330)을 제거한다.
이후, 도 12에 도시된 바와 같이, 전자부품(500)과 전기적으로 접속하는 비아를 포함한 상부회로층(350) 및 하부회로층(150)을 형성한다. 회로형성 및 비아 형성 공정은 공지의 기술에 의해 실시되므로 여기에서는 상세한 서술은 생략한다.
이후, 도 13에 도시된 바와 같이, 외부접속단자를 노출하는 솔더레지스트층을 적층할 수 있다. 이외에도 전자부품(500) 내장 인쇄회로기판의 외층에 추가 빌드업층을 형성하여 4층 이상의 전자부품(500) 내장 인쇄회로기판을 제조할 수 있음을 쉽게 이해할 수 있을 것이다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1a는 반도체칩 내장형 인쇄회로기판의 단면도를 도시하고, 도 1b는 도 1a에 도시된 인쇄회로기판을 종래기술로 제조한 실물 견본 사진이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
도 4 내지 도 8은 도 2에 도시된 전자부품 내장형 인쇄회로기판의 제조방법의 일 실시예를 공정순서대로 도시하는 도면이다.
도 9 내지 도 13은 도 3에 도시된 전자부품 내장형 인쇄회로기판의 제조방법의 일 실시예를 공정순서대로 도시하는 도면이다.
도 14는 도 3에 도시된 전자부품 내장형 인쇄회로기판의 실물 견본 사진이다.
< 도면의 주요 부호에 대한 설명 >
100 제1 동박 130 캐리어 포일
150 하부회로층 300 제2 동박
330 캐리어 포일 350 상부회로층
500 전자부품 530 접착층
600 프리프레그 700 절연수지층
730 수지층

Claims (13)

  1. 절연수지층 및 회로층을 갖는 베이스기판; 및
    상기 절연수지층 내부에 매립된 전자부품;
    을 포함하고,
    상기 절연수지층은 상기 전자부품의 두께보다 1.3 배 내지 3 배 큰 두께를 갖는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  2. 제1항에 있어서,
    상기 회로층은 상기 절연수지층 상부에 형성된 상부회로층과 상기 절연수지층 하부에 형성된 하부회로층을 포함하고,
    상기 절연수지층은 상기 상부회로층의 두께보다 3 배 내지 22 배 큰 두께를 갖으며, 상기 상부회로층은 상기 하부회로층의 두께보다 1.1 배 내지 2.6 배 큰 두께를 갖는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  3. 제1항에 있어서,
    상기 전자부품과 상기 하부회로층 사이에 개재된 접착층을 더 포함하고,
    상기 절연수지층은 상기 접착층의 두께보다 3 배 내지 9 배 큰 두께를 갖는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  4. 제1항에 있어서,
    상기 상부회로층 및 상기 하부회로층은 구리로 이루어지고, 상기 절연수지층은 O-H, N-H, C-H, C-O, 및 에스테르 그룹(ester group)을 포함하는 에폭시 계열의 수지로 이루어진 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  5. 제1항에 있어서,
    상기 전자부품은 실리콘 반도체 소자인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  6. 제3항에 있어서,
    상기 접착층은 다이어태치필름(DAF), 이방성 전도성 필름(ACF; Anisotropic Conductive Film), 도전입자를 제거한 비전도성 필름(NCF; Non-conductive Film), 이방성 전도성 접착제(ACA; Anisotropic Conductive Adhesive), 또는 비전도성 접착제(NCA; Non-conductive Adhesive) 중 어느 하나인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  7. 전자부품 실장용 관통부가 형성된 프리프레그 및 상기 프리프레그 상부에 적층되며 상기 관통부에 충전된 수지층을 갖는 절연층, 및 회로층을 갖는 베이스기판; 및
    상기 관통부에 매립된 전자부품;
    을 포함하고,
    상기 프리프레그는 상기 전자부품의 두께보다 1.1 배 내지 2.5 배 큰 두께를 가지며, 상기 프리프레그 상부에 적층된 상기 수지층의 두께는 상기 전자부품 두께의 0.2 배 내지 2.5 배인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  8. 제7항에 있어서,
    상기 회로층은 상기 절연층 상부에 형성된 상부회로층과 상기 절연층 하부에 형성된 하부회로층을 포함하고,
    상기 절연층은 상기 상부회로층의 두께보다 3 배 내지 22 배 큰 두께를 갖으며, 상기 상부회로층은 상기 하부회로층의 두께보다 1.1 배 내지 2.6 배 큰 두께를 갖는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  9. 제7항에 있어서,
    상기 전자부품과 상기 하부회로층 사이에 개재된 접착층을 더 포함하고,
    상기 절연층은 상기 접착층의 두께보다 3 배 내지 9 배 큰 두께를 갖는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  10. 제7항에 있어서,
    상기 수지층은 NH, CH, SiH, 방향성 고리(aromatic ring), CO, Si-O-Si, Si-O-C가 포함된 실리콘 에폭시 하이브리드 타입 또는 에폭시인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  11. 제7항에 있어서,
    상기 전자부품은 실리콘 반도체 소자인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  12. 제7항에 있어서,
    상기 절연층은 상기 프레프레그의 두께보다 1.2 배 내지 2 배 큰 두께를 갖는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  13. 제9항에 있어서,
    상기 접착층은 다이어태치필름(DAF), 이방성 전도성 필름(ACF; Anisotropic Conductive Film), 도전입자를 제거한 비전도성 필름(NCF; Non-conductive Film), 이방성 전도성 접착제(ACA; Anisotropic Conductive Adhesive), 또는 비전도성 접착제(NCA; Non-conductive Adhesive) 중 어느 하나인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
KR1020090023449A 2009-03-19 2009-03-19 전자부품 내장형 인쇄회로기판 KR101055509B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090023449A KR101055509B1 (ko) 2009-03-19 2009-03-19 전자부품 내장형 인쇄회로기판
JP2009120657A JP4783843B2 (ja) 2009-03-19 2009-05-19 電子部品内蔵型プリント基板
US12/491,043 US8552305B2 (en) 2009-03-19 2009-06-24 Electronic component-embedded printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090023449A KR101055509B1 (ko) 2009-03-19 2009-03-19 전자부품 내장형 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20100104805A true KR20100104805A (ko) 2010-09-29
KR101055509B1 KR101055509B1 (ko) 2011-08-08

Family

ID=42736507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090023449A KR101055509B1 (ko) 2009-03-19 2009-03-19 전자부품 내장형 인쇄회로기판

Country Status (3)

Country Link
US (1) US8552305B2 (ko)
JP (1) JP4783843B2 (ko)
KR (1) KR101055509B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253514B1 (ko) * 2011-10-27 2013-04-11 아페리오(주) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
JP2014038890A (ja) * 2012-08-10 2014-02-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP6084283B2 (ja) * 2013-02-12 2017-02-22 株式会社メイコー 部品内蔵基板及びその製造方法
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
EP3091822A1 (en) * 2015-05-08 2016-11-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for the production of an electronic module as well as corresponding electronic module
JP6712764B2 (ja) * 2015-05-25 2020-06-24 パナソニックＩｐマネジメント株式会社 伸縮性フレキシブル基板およびその製造方法
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
EP3148300B1 (en) 2015-09-24 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
CN107295746B (zh) 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
KR102366970B1 (ko) 2017-05-16 2022-02-24 삼성전자주식회사 반도체 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996005614A1 (en) * 1994-08-12 1996-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flip chip bonding with non-conductive adhesive
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
TW459032B (en) * 1998-03-18 2001-10-11 Sumitomo Bakelite Co An anisotropic conductive adhesive and method for preparation thereof and an electronic apparatus using said adhesive
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2002009110A (ja) * 2000-06-16 2002-01-11 Nec Corp 半導体装置
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP3888578B2 (ja) * 2002-01-15 2007-03-07 ソニー株式会社 電子部品ユニット製造方法
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
TWI304835B (en) * 2003-06-10 2009-01-01 Hitachi Chemical Co Ltd Film adhesive and manufacturing method thereof,adhesive sheet and semiconductor device
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP4792749B2 (ja) 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
JP2007142355A (ja) * 2005-10-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
KR100832653B1 (ko) 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
EP2214461A1 (en) * 2007-10-16 2010-08-04 Sumitomo Bakelite Company Limited Substrate with semiconductor element mounted thereon
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20100236821A1 (en) 2010-09-23
JP2010226069A (ja) 2010-10-07
US8552305B2 (en) 2013-10-08
JP4783843B2 (ja) 2011-09-28
KR101055509B1 (ko) 2011-08-08

Similar Documents

Publication Publication Date Title
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
KR101067109B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
JP4504798B2 (ja) 多段構成半導体モジュール
US8186042B2 (en) Manufacturing method of a printed board assembly
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20070170582A1 (en) Component-containing module and method for producing the same
CN101355857B (zh) 电子部件内置基板及其制造方法
US6399896B1 (en) Circuit package having low modulus, conformal mounting pads
KR20060069229A (ko) 다단구성 반도체모듈
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
US20130070437A1 (en) Hybrid interposer
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
JP4324732B2 (ja) 半導体装置の製造方法
US10111335B2 (en) Printed wiring board
JP4593444B2 (ja) 電子部品実装構造体の製造方法
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
US20180049327A1 (en) Printed wiring board
KR100941656B1 (ko) 반도체 장치 및 그 제조 방법
KR20220016337A (ko) 양면 실장 반도체 소자 패키지 및 제조 방법
JP2005217231A (ja) 配線基板
JP2014093430A (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
KR20110016698A (ko) 전자소자용 리드 프레임 이를 이용한 전자소자용 패키지 및 이들의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9