JP2014093430A - 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法 - Google Patents

半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法 Download PDF

Info

Publication number
JP2014093430A
JP2014093430A JP2012243276A JP2012243276A JP2014093430A JP 2014093430 A JP2014093430 A JP 2014093430A JP 2012243276 A JP2012243276 A JP 2012243276A JP 2012243276 A JP2012243276 A JP 2012243276A JP 2014093430 A JP2014093430 A JP 2014093430A
Authority
JP
Japan
Prior art keywords
thin film
metal thin
film wiring
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012243276A
Other languages
English (en)
Other versions
JP6034664B2 (ja
Inventor
Koji Inoue
広司 井上
Akio Katsumata
章夫 勝又
Shigenori Sawachi
茂典 澤地
Osatake Yamagata
修武 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2012243276A priority Critical patent/JP6034664B2/ja
Publication of JP2014093430A publication Critical patent/JP2014093430A/ja
Application granted granted Critical
Publication of JP6034664B2 publication Critical patent/JP6034664B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】サイズの異なるＬＳＩチップであっても容易に垂直積層が可能な半導体装置の提供。
【解決手段】絶縁性基板、絶縁性基板の一方の主面上に素子回路面を上にして搭載された半導体素子、半導体素子の素子回路面上とその周辺の絶縁性基板上を封止する第１絶縁材料層Ａ、第１絶縁材料層Ａ上に設けられ一部が外部に露出している第１金属薄膜配線層、第１金属薄膜配線層上に設けられた第１絶縁材料層Ｂ、絶縁性基板の他方の主面上に設けられた第２絶縁材料層、第２絶縁材料層内に設けられ一部が外部に露出している第２金属薄膜配線層、絶縁性基板を貫通し第１金属薄膜配線層と第２金属薄膜配線層を電気的に接続しているビア、及び第１金属薄膜配線層上に形成された外部電極を含み、第２金属薄膜配線層、半導体素子の素子回路面に配置された電極、第１金属薄膜配線層、ビア、及び第１金属薄膜配線層上の外部電極を電気的に接続した構造を有する半導体装置。
【選択図】図１

Description

本発明は、半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法に関する。より詳細には、本発明は、大型のパネルスケールで薄膜配線工程及び組立工程を行なう、Panel scale Fan-out package構造に関するものであり、特にパッケージを複数垂直に積層した構造を有する半導体積層型モジュールに適用される。
近年の電子機器の高機能化および軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体装置は、従来にも増して小型化が進んできている。
ＬＳＩユニットやＩＣモジュールのような半導体装置を製造する方法としては、まず、保持板上に、電気特性試験で良品と判定された半導体素子の複数個を、素子回路面を下にして所定の配列で配置し貼り付けた後、その上に、例えば樹脂シートを配置し加熱・加圧してモールドして複数個の半導体素子を一括して樹脂封止し、次いで、保持板を剥がし、樹脂封止体を所定の形状（例えば円形）に切断・加工した後、樹脂封止体に埋め込まれた半導体素子の素子回路面上に絶縁材料層を形成し、この絶縁材料層に半導体素子の電極パッドの位置に合わせて開口を形成した後、絶縁材料層の上に配線層を形成するとともに、開口内に半導体素子の電極パッドと接続する導電部（ビア部）を形成し、次いで、ソルダーレジスト層の形成、外部電極端子であるはんだボールの形成を順に行なった後、半導体素子１個ごとに切断して個片化して半導体装置を完成する方法がある（例えば、特許文献１参照）。
しかしながら、このようにして得られる従来の半導体装置においては、複数個の半導体素子を一括して樹脂封止する際に、樹脂が硬化により収縮し、かつその収縮量が必ずしも設計通りではないため、半導体素子の配列位置によっては、樹脂硬化後の位置が設計位置からずれることがあり、この位置ずれが生じた半導体素子では、絶縁材料層の開口に形成されるビア部と半導体素子の電極パッドとに位置ずれが生じるため、接続信頼性が低下するという問題があった。
この課題を解決した半導体装置が特許文献２に記載されている。
この装置の基本的な構造を図８に示す。
半導体装置３０は、樹脂硬化体または金属から構成される平板３１を備えており、その一方の主面に、半導体素子３２が素子回路面を上にして配置され、素子回路面と反対側の面（裏面）が接着剤３３により平板３１に固着されている。そして、平板３１の主面全体には、半導体素子３２の素子回路面を覆うようにして絶縁材料層３４が一層だけ形成されている。この単層の絶縁材料層３４の上には、銅等の導電性金属から成る配線層３５が形成されており、その一部は半導体素子３２の周辺領域にまで引き出されている。また、半導体素子３２の素子回路面上に形成された絶縁材料層３４には、半導体素子３２の電極パッド（図示せず）と配線層３５とを電気的に接続するビア部３６が形成されている。このビア部３６は、配線層３５と一括して形成されて一体化されている。また、配線層３５の所定の位置には外部電極であるはんだボール３７が複数個形成されている。さらに、絶縁材料層３４の上、および半田ボール３７の接合部を除く配線層３５の上には、ソルダーレジスト層３８のような保護層が形成されている。
特許文献２記載の半導体装置は、上記の構成により半導体素子の電極と配線層との接続信頼性が高く、電極の微細化への対応が可能な半導体装置を、高い歩留まりで安価に得ることを可能としている。
しかしながら、特許文献２記載の半導体装置はパッケージの表裏を貫通するビアを設けることが困難であり、このため、近年急速に拡大している半導体パッケージ上に他の半導体パッケージや回路基板を積層した３次元構造の積層モジュールへの適用が不可能であるという課題がある。
近年の傾向では、半導体パッケージサイズの小型化及び半導体素子の搭載数の増加が要求されており、これらの要求に対応するものとして、半導体パッケージ上に他の半導体パッケージや回路基板を積層したＰＯＰ（Package on Package）構造の半導体装置（特許文献３）及びＴＳＶ（Through Silicon Via）構造の半導体装置（特許文献４）が提案され、開発されている。
図９に基づいて従来のＰＯＰ構造の半導体装置について説明する。ＰＯＰ（Package on Package）は、複数の異なるＬＳＩをそれぞれ個別のパッケージに組立て、テストした後に、さらにそれらのパッケージを積層したパッケージ形態である。
半導体装置４０は、半導体パッケージ４１上に他の半導体パッケージ４２が積層されて構成されている。下側の半導体パッケージ４１の基板４３上には半導体素子４４がマウントされ、半導体素子４４の周縁部に形成された電極パッド（図示省略）と基板上の電極パッド４５とがワイヤー４６を介して電気的に接続されている。半導体素子４４は、その全面が封止部材４７によって封止されている。そして、半導体パッケージ４１と半導体パッケージ４２とは、半導体パッケージ４２の下面に形成された外部接続端子４８（半田ボール）を介してリフローにより互いに電気的に接続される。
ＰＯＰは上記のように複数のパッケージを積層することにより機器搭載時の実装面積をより多く確保することができ、また、それぞれのパッケージを個別にテストできるため、歩留ロスを低減することができるという利点を有している。しかしながら、ＰＯＰは個々のパッケージを個々にアセンブリして、完成したパッケージを積層するため、半導体素子サイズの縮小（シュリンク）による組立コスト削減が困難であり、積層モジュールの組立コストが非常に高価になるという課題を有している。
次に、図１０に基づいて従来のＴＳＶ構造の半導体装置を説明する。図１０に示すように、半導体装置５０は、互いに同一の機能、構造を持ち、夫々同一の製造マスクで製作された複数枚の半導体素子５１及び１枚のインターポーザ基板５２が樹脂層５３を介して積層された構造を有している。半導体素子５１はシリコン基板を用いた半導体素子であり、シリコン基板を貫通する多数の貫通電極（ＴＳＶ：Through Silicon Via）５４によって上下に隣接する半導体素子と電気的に接続されるとともに封止樹脂５５によって封止されている。一方、インターポーザ基板５２は樹脂からなる回路基板であり、その裏面には複数の外部接続端子（半田ボール）５６が形成されている。
従来のＴＳＶ（Trough Si Via）積層モジュール構造では、個々の半導体素子それぞれに対して貫通孔を設けるため半導体素子が損傷を受ける可能性があり、さらに貫通孔内にビア電極を形成するという複雑かつコスト高のウエハ工程を複数追加する必要があり、タテ型積層モジュール全体の大幅なコストアップを招いていた。また、従来構造では異なるサイズのチップを含む積層実装が困難であり、さらにメモリ等の同一チップ積層時に必須となる「層ごとに異なる再配線層の付与」により、通常のメモリーモジュールよりも製造コストが大幅にアップし、量産効果による価格低下があまり望めないという問題が内在していた。
特開２００３−１９７６６２号公報 特開２０１０−２１９４８９号公報 特開２００８−２１８５０５号公報 特開２０１０―２７８３３４号公報
本発明者等は上記のような従来の問題点を解決すべく、表裏間を貫通する電極を有する構造を有し、ＰＯＰ型構造をはじめ、垂直積層構造とすることが可能であり、かつサイズの異なるＬＳＩチップを容易に垂直積層することが可能な半導体装置を提供することを目的として鋭意探求を重ねた。
その結果、図７に示すような、有機基板１と、有機基板１を厚さ方向に貫通する貫通ビア４と、有機基板１の両面に設けられ、貫通ビア４に電気接続された外部電極５ｂ及び内部電極５ａと、有機基板１の一方の主面上に接着層３を介して素子回路面を上にして搭載された半導体素子２と、半導体素子２及びその周辺を封止する絶縁材料層６と、絶縁材料層６内に設けられ、一部が外部表面に露出している金属薄膜配線層７と、金属薄膜配線層７に電気接続している金属ビア１０と、金属薄膜配線層７上に形成された外部電極９とを含み、金属薄膜配線層７が、半導体素子２の素子回路面に配置された電極と、内部電極５ａと、金属ビア１０と、金属薄膜配線層７上に形成された外部電極９とを電気的に接続した構造を有する半導体装置により、上記課題を解決することが出来ることを見出した（特願２０１１−１６５２００：未公開）。この半導体装置はＰＯＰ型構造をはじめ、垂直積層構造が可能となり、更には、貫通電極を有しないＬＳＩチップを容易に垂直積層することが出来る等、大変優れた効果を奏するものである。
しかしながら、本発明者等が更なる検討を進めた結果、上記の発明に係るモジュール構造は、半導体装置を製造する前に搭載する半導体装置、及び半導体装置上に積層する部品（半導体装置含む）に合わせた金属配線をパターニングした有機基板を事前に準備する必要があり、汎用性の観点から改良の余地があることが見出された。また、製造工程での有機基板へのダメージを防止するために表層に保護膜を設けるという必要があり、製造工程の簡略化という点においても改良の余地があった。
そこで本発明は、表裏間を貫通する電極を有する構造を有し、ＰＯＰ型構造をはじめ、垂直積層構造とすることが可能であり、かつサイズの異なるＬＳＩチップを容易に垂直積層することが可能であり、かつ汎用性に優れた半導体装置、半導体積層モジュール構造、積層モジュール構造及びこれらの製造方法を提供することを目的とする。
本発明は以下に記載する通りのものである。
（１）絶縁性基板と、
前記絶縁性基板の一方の主面上に接着層を介して素子回路面を上にして搭載された半導体素子と、
前記半導体素子の素子回路面上及びその周辺の前記絶縁性基板上を封止する第１絶縁材料層（Ａ）と、
前記第１絶縁材料層（Ａ）上に設けられ、一部が外部表面に露出している第１金属薄膜配線層と、
前記第１金属薄膜配線層上に設けられた第１絶縁材料層（Ｂ）と、
前記絶縁性基板の半導体素子が搭載されていない主面上に設けられた第２絶縁材料層と、
前記第２絶縁材料層内に設けられ、一部が外部表面に露出している第２金属薄膜配線層と、
前記絶縁性基板を貫通し、前記第１絶縁樹脂層（Ａ）内の第１金属薄膜配線層と第２金属薄膜配線層とを電気的に接続しているビアと、
前記第１金属薄膜配線層上に形成された外部電極と、
を含み、
前記第２金属薄膜配線層と、前記半導体素子の素子回路面に配置された電極と、前記第１金属薄膜配線層と、前記ビアと、前記第１金属薄膜配線層上に形成された外部電極とを電気的に接続した構造を有することを特徴とする半導体装置。
（２）前記第１絶縁材料層（Ａ）と前記第１絶縁材料層（Ｂ）とがそれぞれ異なる絶縁材料であることを特徴とする上記（１）に記載の半導体装置。
（３）前記第２金属薄膜配線層と電気接続され、前記半導体素子とは電気接続されていない第１金属薄膜配線層を有することを特徴とする上記（１）又は（２）に記載の半導体装置。
（４）前記第１金属薄膜配線層が複数層存在し、該複数の第１金属薄膜配線層間を接続するビアが存在することを特徴とする上記（１）〜（３）のいずれかに記載の半導体装置。
（５）前記絶縁性基板上に複数個の半導体素子を有することを特徴とする上記（１）〜（４）のいずれかに記載の半導体装置。
（６）上記（１）〜（５）のいずれかに記載の半導体装置の複数個を、半導体装置の第１金属薄膜配線層上に形成された外部電極と、他の半導体装置の第２金属薄膜配線層上の露出部分とを接続することにより、半導体装置の主平面に垂直な方向に複数個の半導体装置を積層したことを特徴とする半導体積層モジュール構造。
（７）上記（１）〜（５）のいずれかに記載の半導体装置の第２金属薄膜配線層上の露出部分と電気的に接続された少なくとも１つ以上の他の半導体装置、または、電子部品を積層したことを特徴とする積層モジュール構造。
（８）絶縁性基板の一方の主面に、複数の半導体素子をその素子回路面が上になるように位置合わせして配置し、これらの半導体素子の素子回路面の反対側の面を絶縁性基板に固着する工程、
前記半導体素子の素子回路面上及び前記絶縁性基板上に第１絶縁材料層（Ａ）を形成する工程、
前記第１絶縁材料層（Ａ）内に開口を形成する工程、
前記第１絶縁材料層（Ａ）上に一部が前記半導体素子の周辺領域に延出された第１金属薄膜配線層を形成すると共に、前記第１絶縁材料層（Ａ）内の前記開口内に前記半導体素子の前記素子回路面に配置された電極と接続された導電部を形成する工程、
前記第１金属薄膜配線層、前記導電部及び前記第１絶縁材料層（Ａ）の上に第１絶縁材料層（Ｂ）を形成する工程、
前記絶縁性基板を貫通し、前記第１絶縁材料層（Ａ）上の前記第１金属薄膜配線層に到達する開口を形成する工程、
前記絶縁性基板の前記半導体素子が配置された面と反対側の面上、及び前記絶縁性基板を貫通する前記開口の表面上に金属薄膜を形成して第２金属薄膜配線層、及び該第２金属薄膜配線層と前記第１金属薄膜配線層とを電気的に接続するビアを形成する工程、
前記第２金属薄膜配線層上に第２絶縁材料層を形成する工程、
前記第１金属薄膜配線層上に外部電極を形成する工程、
及び、
所定の位置で前記絶縁性基板、前記第１絶縁材料層、第２絶縁材料層を切断することにより、１つまたは複数の半導体チップを含む半導体装置を分離する工程、
を具備することを特徴とする半導体装置の製造方法。
（９）上記（１）〜（５）のいずれかに記載の半導体装置の複数個を用い、一つの半導体装置の第１金属薄膜配線層上に形成された外部電極と、他の半導体装置の絶縁性基板上に露出している第２金属薄膜配線層とを電気的に接続して、半導体装置の主平面に垂直な方向に一つ以上の半導体装置を積層することを特徴とする半導体積層モジュール構造の製造方法。
（１０）上記（１）〜（５）のいずれかに記載の半導体装置の第２金属薄膜配線層上の露出部分に、他の半導体装置又は電子部品を電気的に接続して、半導体装置の主平面に垂直な方向に一つ以上の他の半導体装置および／または電子部品を積層することを特徴とする積層モジュール構造の製造方法。
本発明により、表裏間を貫通する電極を有する構造を有し、ＰＯＰ型構造をはじめ、垂直積層構造とすることが可能であり、かつサイズの異なるＬＳＩチップを容易に垂直積層することが可能であり、かつ汎用性に優れた半導体装置、半導体積層モジュール構造、積層モジュール構造及びこれらの製造方法を提供することができる。
本発明に係る半導体装置は、絶縁性基板上に予め金属配線をパターニングしておく必要がないため、搭載する半導体素子や積層する半導体装置又は部品によらず、共通の絶縁性基板を使用することができ、汎用性に優れたものである。更に、絶縁性基板（支持板）表面への配線形成が第１金属薄膜配線層形成後であるから、配線保護のための絶縁性基板表面への保護層の形成が不要である。
本発明に係る半導体装置の実施形態１を示す断面図である。 本発明に係る半導体装置の製造方法の一例を示す概略図（１）である。 本発明に係る半導体装置の製造方法の一例を示す概略図（２）である。 本発明に係る半導体装置の実施形態２を示す断面図である。 本発明に係る半導体装置の実施形態３を示す断面図である。 本発明に係る半導体装置の実施形態４を示す断面図である。 本発明に係る半導体積層モジュール構造の実施形態５を示す断面図である。 半導体装置の参考例を示す断面図である。 従来の半導体装置の構造を示す断面図である。 従来のＰＯＰ構造の半導体装置の構造を示す図である。 従来のＴＳＶ構造の半導体装置の構造を示す図である。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
（実施形態１）
図１は本発明に係る半導体装置の基本的な構成を備える実施形態１の半導体装置の縦断面図である。
半導体装置１００は、樹脂硬化体から構成される絶縁性基板１０２を備えており、その一方の主面に、半導体素子１０１が電極（図示せず）を有する素子回路面を上にして配置され、素子回路面と反対側の面（裏面）が接着剤１０３により絶縁性基板１０２に固着されている。前記接着剤１０３は液状、フィルム状等、特に限定されるものではなく、公知のものを適宜使用することができる。
前記半導体素子１０１の素子回路面上及びその周辺の前記絶縁性基板１０２上には第１絶縁材料層（Ａ）１０４ａが設けられている。また、前記絶縁材料層（Ａ）１０４ａ上には、一部が外部表面に露出している第１金属薄膜配線層１０５が設けられており、更に該第１金属薄膜配線層１０５上には第１絶縁材料層（Ｂ）１０４ｂが設けられている。
前記第１金属薄膜配線層１０５は前記半導体素子１０１上の電極（図示せず）と電気的に接続されている。また、前記第１金属薄膜配線層１０５の外部表面に露出している部分には外部電極１０９が設けられている。外部電極１０９としては、例えば、半田ボール、導電ペースト、半田ペースト等を用いることができる。この外部電極１０９によって本発明に係る半導体装置１００を他の電子部品等と接続することが可能となる。
また、前記絶縁性基板１０２の前記半導体素子１０１が搭載されていない側の主面上には、一部が外部表面に露出している第２金属薄膜配線層１０６が形成されており、更に該第２金属薄膜配線層１０６上には第２絶縁材料層１０７が設けられている。この第２金属薄膜配線層１０６の外部表面に露出した部分１１０によって、本発明に係る半導体装置１００と他の電子部品等とを電気的に接続することが可能となる。
更に、本発明に係る半導体装置１００には、前記絶縁性基板１０２を貫通し、前記第１金属薄膜配線層１０５と前記第２金属薄膜配線層１０６とを電気的に接続するビア１０８が設けられている。絶縁性基板１０２には上記のようにビア１０８を設けるために貫通孔が形成されるので絶縁性基板１０２の材料としては、絶縁性であってかつ加工強度が高い有機材料を用いることができる。このような絶縁性基板１０２としては、例えばガラスクロスに樹脂を含浸させた複合材料を用いることができる。
本発明に係る半導体装置１００は上記構造を有することにより、前記第２金属薄膜配線層１０６と、前記半導体素子１０１の素子回路面に配置された電極（不図示）と、前記第１金属薄膜配線層１０５と、前記ビア１０８と、前記第１金属薄膜配線層上に形成された外部電極１０９とが、それぞれ電気的に接続されている。
すなわち、本発明に係る半導体装置１００は、一方の主面上の外部電極１０９と、他方の主面上の第２金属薄膜配線層１０６が外部表面に露出した部分１１０とが、半導体装置内部の回路を通じて電気的に接続されているため、ＰＯＰ型構造をはじめ、垂直積層構造とすることが可能であり、かつサイズの異なるＬＳＩチップであっても容易に垂直積層することが可能である。
更に、後述するように、前記絶縁性基板１０２上の第２金属薄膜配線層１０６は、絶縁性基板１０２上に予めパターニングしておく必要がない。このため、搭載する半導体素子や積層する半導体装置又は部品によらず、共通の絶縁性基板を用いることができるため、汎用性にすぐれるという効果を奏する。また、第１金属配線層１０５を形成した後に第２金属配線層１０６を形成するため、配線保護を目的として絶縁性基板１０２表面に保護層を形成する必要がなく、製造工程を簡略化し製造コストを削減することが可能となる。
なお、本実施形態では絶縁性基板１０２上に一つの半導体素子１０１を有する半導体装置について述べたが、絶縁性基板１０２上に複数個の半導体素子１０１を有する場合も本発明の実施形態である。
上記本発明に係る半導体装置１００を製造する方法の一例を、図２を用いて以下に説明する。
以下に説明する製造方法では、絶縁性基板１０２を半導体素子１０１のサイズよりも極めて大きいものとし、複数の半導体素子１０１を、それぞれ間隔を置いて絶縁性基板１０１に搭載して、所定の処理工程によって複数の半導体装置を同時に製造し、最終的に個々の半導体装置に分割して複数の半導体装置を得ることができるようにしている。
このように、複数の半導体装置を同時に製造することにより製造コストを大幅に抑制する事が可能となる。
まず、図２（ａ）に示すように、接着剤１０３を用いて複数の半導体素子１０１を絶縁性基板１０２の一方の主面に固着する。このとき、半導体素子１０１の素子回路面が上になるようにし、その反対側の主面と絶縁性基板１０１とを固着させる。また、複数の半導体素子１０１はそれぞれ所定の間隔を設けて配置する。
前記絶縁性基板１０２としては、絶縁性であって、かつ加工強度が高い有機材料を用いることができ、例えば、ガラスクロスを基材としこれにエポキシ樹脂等の熱硬化型樹脂を含浸させた複合材料を好ましく用いることができる。また、前記接着剤１０３としては、液状、フィルム状等、特に限定されるものではなく、公知のものを適宜使用することができる。
続いて、図２（ｂ）に示すように半導体素子１０１の素子回路面上、及びその周辺の絶縁性基板１０２上に第１絶縁材料層（Ａ）１０４ａを形成する。
絶縁材料としては、例えば、熱硬化型の樹脂等の絶縁性樹脂を用いることができる。絶縁材料の供給は、例えば、スピンコータを用いて塗布する方法、スキージを用いた印刷法、フィルム状の樹脂をラミネートする方法などにより行なうことができる。また、絶縁性樹脂として感光性樹脂を用いることも可能である。
次に、図２（ｃ）に示すように半導体素子１０１上の第１絶縁材料層（Ａ）１０４ａの一部に開口１１１を設ける。これにより半導体素子１０１の素子回路面の一部が露出し、半導体素子１０１と他の素子とを電気的に接続させるための電極として機能させることができるようになる。開口１１１の形成手段は特に限定されるものではなく、例えば、感光性樹脂を露光、現像することにより形成したり、レーザーにより形成したりすることができる。
図２（ｄ）に示すように、前記第１絶縁材料層（Ａ）１０４ａ上に第１金属薄膜配線層１０５を形成する。第１金属薄膜配線層１０５の形成は、例えば、前記第１絶縁材料層（Ａ）１０４ａの上面全体に、蒸着方式（スパッタリング法）、もしくは無電解めっき等で下地（シード層）を形成した後、電気めっきを行うことによって行うことができる。このとき、図２（ｄ）にも示すように、第１絶縁材料層（Ａ）１０４ａの開口１１１の側壁にもめっきによって導電性の金属薄膜層が形成され、前記半導体素子１０１と第１金属薄膜配線層１０５とを電気的に接続する導電部が形成される。そして、全面に形成された金属薄膜層をフォトリソグラフィーによりパターニングすることで、一部が前記半導体素子１０１の周辺領域に延出された第１金属薄膜配線層１０５を形成することができる。
なお、前記導電部は導電材料で埋められていてもよいし、前記側壁に形成されためっき膜上に後述の第１絶縁材料層（Ｂ）１０４ｂを形成する絶縁材料が形成されていてもよい。導電部を導電材料で埋める場合には、前記めっき時に一括充填するか、前記側壁にめっき膜が形成された後に、導電ペーストを充填すればよい。
上記のフォトリソグラフィーによるパターニングは、特に限定されるものではなく、例えば、以下に記載のサブトラクティブ法によって形成することができる。金属薄膜層上に感光性レジスト層を形成し、所定のパターンのマスクを用いて露光・現像した後、金属薄膜層をエッチングすることによって行なうことができる。また、第１金属薄膜配線層１０５を形成した後に上記下地（シード層）をエッチングにて除去する。
続いて、図２（ｅ）に示すように、前記第１金属薄膜配線層１０５、前記導電部、及び前記第１絶縁材料層（Ａ）１０４ａ上に第１絶縁材料層（Ｂ）１０４ｂを形成する。後述するように、第１絶縁材料層（Ａ）１０４ａと第１絶縁材料層（Ｂ）１０４ｂを形成する絶縁材料は、同一の材料であってもよく、また異なる材料であってもよいが、本実施形態１は同一材料を用いた例である。
第１絶縁材料層（Ｂ）１０４ｂを形成した後に、第１絶縁材料層（Ｂ）１０４ｂに外部電極１０９を設けるための開口部を開口する。
次に図２（ｆ）に示すように前記絶縁性基板１０１及び第１絶縁材料層（Ａ）１０４ａを貫通し、第１金属薄膜配線層１０５まで達する開口を形成する。この開口は、例えば、微細ドリルやレーザーを用いることにより形成することができる。
そして、図２（ｇ）に示すように、前記絶縁性基板１０１の前記半導体素子１０１が搭載されている側とは反対側の面（裏面）上に第２金属薄膜配線層１０６を形成する。第２金属薄膜配線層１０６は前記第１金属薄膜配線層１０５と同様の手段により形成することができる。すなわち、例えば、前記絶縁性基板１０１の裏面全体に、蒸着方式（スパッタリング法）、もしくは無電解めっき等で下地（シード層）を形成した後、電気めっきを行うことによって金属薄膜層を形成する。このとき、図２（ｇ）にも示すように、絶縁性基板１０１及び第１絶縁材料層（Ａ）１０４ａを貫通する開口の側壁にもめっきによって導電性の金属薄膜層が形成さる。これにより前記第１金属薄膜配線層１０５と第２金属薄膜配線層とを電気的に接続するビア１０８が形成される。そして、絶縁性基板１０１の裏面全面に形成された金属薄膜層をフォトリソグラフィーによってパターニングすることで第２金属薄膜配線層１０６を形成することができる
このようにして第１金属薄膜配線層１０５及び半導体素子１０１と電気的に接続された第２金属薄膜配線層１０６が形成される。
なお、前記ビア１０８は導電材料で埋められていてもよいし、前記開口の側壁上に形成されためっき膜上に後述の第２絶縁材料層１０７を形成する絶縁材料が設けられていてもよい。ビア１０８を導電材料で埋める場合には、前記めっき時に一括充填するか、前記側壁にめっき膜が形成された後に、導電ペーストを充填すればよい。めっき膜の厚みが充分であって電気的接続が良好である場合には、導電材料を充填しなくてもよい。
続いて図２（ｈ）に示すように前記第２金属薄膜配線層１０６上に第２絶縁材料層１０７を形成する。このとき、前記ビア１０８が前記導電材料で埋められていない場合には、第２絶縁材料層１０７を形成する絶縁材料によってビア１０８が充填される。
第２絶縁材料層１０７を構成する材縁材料は特に限定されるものではなく、公知の絶縁性樹脂等を利用することができる。また、前述のソルダーレジスト等を用いて第２金属薄膜配線層１０６を保護する保護膜とすることもできる。ソルダーレジストは液状の場合にはロールコーターなど、フィルム形状の場合にはラミネート、圧着プレスなどにより供給することができる。
そして、図２（ｉ）に示すように、第２絶縁材料層１０７の一部を除去して、前記第２金属薄膜配線層１０６の一部が露出するようにする。これにより、該露出部を通じて、本発明の半導体装置と他の部品、素子とを電気的に接続することができるようになる。
また、前記第１絶縁材料層（Ｂ）１０４ｂの一部も除去し、外部電極１０９を設けるための開口部を開口する。そして当該開口に導電材料を設けて外部電極１０９を形成する。導電材料としては半田ボール、導電性ペースト、半田ペーストなど、導電がとれる材料を用いる。
最後に、図２（ｊ）に示すＡ−Ａ切断線に沿って各個片に分断することにより、本発明の実施形態１の半導体装置１００を得ることができる。
（実施形態２）
図３は、本発明の半導体装置の実施形態２を示す断面図である。
この実施形態２の半導体装置２００は、前記の実施形態１において、第１絶縁材料層（Ａ）１０４ａと第１絶縁材料層（Ｂ）１０４ｂとをそれぞれ異なる絶縁材料で形成した例である。前述のように第１絶縁材料層（Ａ）１０４ａと第１絶縁材料層（Ｂ）１０４ｂとは同じ絶縁材料で構成されていてもよいし、異なる絶縁材料で構成されていてもよい。
本実施形態２のように第１絶縁材料層（Ａ）と第１絶縁材料層（Ａ）とが異なる絶縁材料によって構成されている場合、最表面の第１絶縁材料層（Ｂ）１０４ｂをソルダーレジスト等により構成し保護膜とすることもできる。ソルダーレジストは液状の場合にはロールコーターなど、フィルム形状の場合にはラミネート、圧着プレスなどにより供給される。
（実施形態３）
図４は本発明の半導体装置の実施形態３を示す断面図である。
この実施形態３の半導体装置３００は、前記第２金属薄膜配線層と電気接続されているが、前記半導体素子とは電気接続されていない第１金属薄膜配線層を有する半導体装置の例である。本実施形態３は、このような半導体素子１０１と電気接続されていない第１金属薄膜配線層１０５を備える以外は、実施形態１の半導体装置１００と同様の構成である。これにより半導体装置３００内の電気回路を多様化させることが可能となる。そして、後述するように本発明の半導体装置に積層した半導体装置及び他の電子部品の独立配線を外部端子から出力することが可能となる。
（実施形態４）
図５は本発明の半導体装置の実施形態４を示す断面図である。
この実施形態４の半導体装置４００は、前記第１金属薄膜配線層１０５を複数層形成した半導体装置の例である。本実施形態４はこのような複数層の第１金属薄膜配線層を備える以外は、実施形態１の半導体装置１００と同様の構成である。
より具体的に説明すると、実施形態４の半導体装置４００は、前記第１絶縁材料層（Ａ）１０４ａ上に一部が前記半導体素子１０１の周辺領域に延出された第１金属薄膜配線層（Ａ）１０５ａと、当該第１金属薄膜配線層（Ａ）１０５ａ上に形成された第１絶縁材料層（Ｂ）１０４ｂと、当該第１絶縁材料層（Ｂ）１０４ｂ上に形成され前記第１金属薄膜配線層（Ａ）１０４ａと電気的に接続されている第１金属薄膜配線層（Ｂ）１０５ｂと、当該第１金属薄膜配線層（Ｂ）１０５ｂ上に形成された第１絶縁材料層（Ｃ）１０４ｃと、を備える半導体装置である。そして、前記第１金属薄膜配線層（Ｂ）１０５ｂの一部は外部に露出した部分を有し、当該部分には外部電極１０９が設けられている。
上記の構成の半導体装置４００は、半導体装置内の電気回路を、より多様化させることができる。すなわち、例えば、半導体素子の電極パッド上に異電位の外部電極を短絡せずに立体的に配置することができるようになる。
このような半導体装置４００を製造するためには、前記図２（ｅ）の後に、第１絶縁材料層（Ｂ）１０４ｂの一部に開口を形成して第１金属薄膜配線層１０５の一部を露出させる。そして第１絶縁材料層（Ｂ）１０４ｂ上に、前述のようにめっき等の手段により第１金属薄膜配線層（Ｂ）１０５ｂを形成する。これにより開口の側壁にもめっき膜が形成され、第１金属薄膜配線層（Ａ）１０５ａと第１金属薄膜配線層（Ｂ）１０５ｂとを電気的に接続するビア（Ｂ）１０８ｂが形成される。
そして、第１金属薄膜配線層（Ｂ）１０５ｂ上に第１絶縁材料層（Ｃ）１０４ｃを形成し、その一部を除去して第１金属薄膜配線層（Ｂ）１０５ｂの一部を露出させて当該部分に外部電極１０９を設ければよい。また、第１絶縁材料層（Ａ）１０４ａ、第１絶縁材料層（Ｂ）１０４ｂ、及び第１絶縁材料層（Ｃ）１０４ｃはそれぞれ同一の絶縁材料で構成されていてもよいし、異なる絶縁材料層で形成されていてもよい。
図５では第１金属薄膜配線層１０５が２層の場合を例示したが、本発明の半導体装置はこれに限られず、更に多数層の第１金属薄膜配線層が形成されていてもよい。この場合には、前述の第１金属薄膜配線層と第１絶縁材料層の形成を交互に行って多層化していくことができる。
（実施形態５）
図６は本発明の半導体積層モジュール構造の実施形態５を示す断面図である。
本発明に係る半導体積層モジュール構造５００は、前記実施形態１の半導体装置１００を４個用いて縦に積層した構造の例である。半導体積層モジュール構造５００においては半導体装置の第１金属薄膜配線層１０５上に形成された外部電極１０９と、他の半導体装置の第２金属薄膜配線層１０６上の露出部分とが接続されており、これにより半導体装置の主平面に垂直な方向に４個の半導体装置が積層されている。
なお、実施形態５では４個の半導体装置が積層された例を示したが、本発明に係る半導体積層モジュール構造はこれに限られるものではなく、更に複数の半導体装置を積層することも可能である。また、半導体装置だけではなく、他の電子部品を積層して積層モジュール構造とすることもできる。この場合には、前記半導体装置の外部電極１０９及び／又は第２金属薄膜配線層の露出分と、他の半導体装置又は電子部品とを電気的に接続して、半導体装置の主平面に垂直な方向に一つ以上の他の半導体装置および／または電子部品を積層すればよい。
このように、本発明の半導体装置を半導体積層モジュール構造や積層モジュール構造の構成単位として用いることで、ＴＳＶ構造のように半導体素子に貫通電極を設けることなく、また、個々の半導体素子のサイズが異なっても、任意の段数の半導体積層モジュール構造や積層モジュール構造を実現することができる。
（図１〜図６）
１００ 半導体装置
１０１ 半導体素子
１０２ 絶縁性基板（支持体）
１０３ 接着剤
１０４ａ 第１絶縁材料層（Ａ）
１０４ｂ 第１絶縁材料層（Ｂ）
１０５ 第１金属薄膜配線層
１０５ａ 第１金属薄膜配線層（Ａ）
１０５ｂ 第１金属薄膜配線層（Ｂ）
１０６ 第２金属薄膜配線層
１０７ 第２絶縁材料層
１０８ ビア
１０８ａ ビア（Ａ）
１０８ｂ ビア（Ｂ）
１０９ 外部電極
１１０ 第２金属薄膜配線層の露出部（外部電極）
１１１ 開口
１１２ 開口
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置
５００ 半導体積層モジュール構造
（図７）
１ 有機基板
２ 半導体素子
３ 接着剤
４ 貫通ビア
５ａ 金属電極
５ｂ 金属電極
６ 絶縁材料層
７ 金属薄膜配線層
８ ビア部
９ 外部電極
１０ 金属ビア
１１ 配線保護膜
２０ 半導体装置
（図８〜図１０）
３０ 半導体装置
３１ 平板
３３ 接着剤
３４ 絶縁材料層
３５ 配線層
３６ ビア部
３７ 半田ボール
３８ ソルダーレジスト層
４１ 半導体パッケージ
４２ 半導体パッケージ
４３ 基板
４５ 電極パッド
４６ ワイヤー
４７ 封止部材
４８ 外部接続端子
５０ 半導体装置
５２ インターポーザ基板
５３ 樹脂層
５４ 貫通電極（ＴＳＶ：Through Silicon Via）
５５ 封止樹脂
５６ 外部接続端子（半田ボール）
Ｕ１〜Ｕ５ 半導体装置のユニット

Claims (10)

  1. 絶縁性基板と、
    前記絶縁性基板の一方の主面上に接着層を介して素子回路面を上にして搭載された半導体素子と、
    前記半導体素子の素子回路面上及びその周辺の前記絶縁性基板上を封止する第１絶縁材料層（Ａ）と、
    前記第１絶縁材料層（Ａ）上に設けられ、一部が外部表面に露出している第１金属薄膜配線層と、
    前記第１金属薄膜配線層上に設けられた第１絶縁材料層（Ｂ）と、
    前記絶縁性基板の半導体素子が搭載されていない主面上に設けられた第２絶縁材料層と、
    前記第２絶縁材料層内に設けられ、一部が外部表面に露出している第２金属薄膜配線層と、
    前記絶縁性基板を貫通し、前記第１絶縁樹脂層（Ａ）内の第１金属薄膜配線層と第２金属薄膜配線層とを電気的に接続しているビアと、
    前記第１金属薄膜配線層上に形成された外部電極と、
    を含み、
    前記第２金属薄膜配線層と、前記半導体素子の素子回路面に配置された電極と、前記第１金属薄膜配線層と、前記ビアと、前記第１金属薄膜配線層上に形成された外部電極とを電気的に接続した構造を有することを特徴とする半導体装置。
  2. 前記第１絶縁材料層（Ａ）と前記第１絶縁材料層（Ｂ）とがそれぞれ異なる絶縁材料であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２金属薄膜配線層と電気接続され、前記半導体素子とは電気接続されていない第１金属薄膜配線層を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１金属薄膜配線層が複数層存在し、該複数の第１金属薄膜配線層間を接続するビアが存在することを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 前記絶縁性基板上に複数個の半導体素子を有することを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 請求項１〜５のいずれかに記載の半導体装置の複数個を、半導体装置の第１金属薄膜配線層上に形成された外部電極と、他の半導体装置の第２金属薄膜配線層上の露出部分とを接続することにより、半導体装置の主平面に垂直な方向に複数個の半導体装置を積層したことを特徴とする半導体積層モジュール構造。
  7. 請求項１〜５のいずれかに記載の半導体装置の第２金属薄膜配線層上の露出部分と電気的に接続された少なくとも１つ以上の他の半導体装置、または、電子部品を積層したことを特徴とする積層モジュール構造。
  8. 絶縁性基板の一方の主面に、複数の半導体素子をその素子回路面が上になるように位置合わせして配置し、これらの半導体素子の素子回路面の反対側の面を絶縁性基板に固着する工程、
    前記半導体素子の素子回路面上及び前記絶縁性基板上に第１絶縁材料層（Ａ）を形成する工程、
    前記第１絶縁材料層（Ａ）内に開口を形成する工程、
    前記第１絶縁材料層（Ａ）上に一部が前記半導体素子の周辺領域に延出された第１金属薄膜配線層を形成すると共に、前記第１絶縁材料層（Ａ）内の前記開口内に前記半導体素子の前記素子回路面に配置された電極と接続された導電部を形成する工程、
    前記第１金属薄膜配線層、前記導電部及び前記第１絶縁材料層（Ａ）の上に第１絶縁材料層（Ｂ）を形成する工程、
    前記絶縁性基板を貫通し、前記第１絶縁材料層（Ａ）上の前記第１金属薄膜配線層に到達する開口を形成する工程、
    前記絶縁性基板の前記半導体素子が配置された面と反対側の面上、及び前記絶縁性基板を貫通する前記開口の表面上に金属薄膜を形成して第２金属薄膜配線層、及び該第２金属薄膜配線層と前記第１金属薄膜配線層とを電気的に接続するビアを形成する工程、
    前記第２金属薄膜配線層上に第２絶縁材料層を形成する工程、
    前記第１金属薄膜配線層上に外部電極を形成する工程、
    及び、
    所定の位置で前記絶縁性基板、前記第１絶縁材料層、第２絶縁材料層を切断することにより、１つまたは複数の半導体チップを含む半導体装置を分離する工程、
    を具備することを特徴とする半導体装置の製造方法。
  9. 請求項１〜５のいずれかに記載の半導体装置の複数個を用い、一つの半導体装置の第１金属薄膜配線層上に形成された外部電極と、他の半導体装置の絶縁性基板上に露出している第２金属薄膜配線層とを電気的に接続して、半導体装置の主平面に垂直な方向に一つ以上の半導体装置を積層することを特徴とする半導体積層モジュール構造の製造方法。
  10. 請求項１〜５のいずれかに記載の半導体装置の第２金属薄膜配線層上の露出部分に、他の半導体装置又は電子部品を電気的に接続して、半導体装置の主平面に垂直な方向に一つ以上の他の半導体装置および／または電子部品を積層することを特徴とする積層モジュール構造の製造方法。
JP2012243276A 2012-11-05 2012-11-05 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法 Active JP6034664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012243276A JP6034664B2 (ja) 2012-11-05 2012-11-05 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012243276A JP6034664B2 (ja) 2012-11-05 2012-11-05 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2014093430A true JP2014093430A (ja) 2014-05-19
JP6034664B2 JP6034664B2 (ja) 2016-11-30

Family

ID=50937304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012243276A Active JP6034664B2 (ja) 2012-11-05 2012-11-05 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Country Status (1)

Country Link
JP (1) JP6034664B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005317585A (ja) * 2004-04-27 2005-11-10 Dainippon Printing Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP2007049183A (ja) * 2006-10-06 2007-02-22 Casio Comput Co Ltd 半導体装置
US20100134991A1 (en) * 2008-12-01 2010-06-03 Samsung Electro-Mechanics Co., Ltd. Chip embedded printed circuit board and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005317585A (ja) * 2004-04-27 2005-11-10 Dainippon Printing Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP2007049183A (ja) * 2006-10-06 2007-02-22 Casio Comput Co Ltd 半導体装置
US20100134991A1 (en) * 2008-12-01 2010-06-03 Samsung Electro-Mechanics Co., Ltd. Chip embedded printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP6034664B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
EP2672789B1 (en) Ultrathin buried die module and method of manufacturing thereof
JP5912616B2 (ja) 半導体装置及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP2011023751A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
JP2013243345A5 (ja)
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
TWI611523B (zh) 半導體封裝件之製法
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
JP2016025281A (ja) 半導体装置及びその製造方法
JP2009260165A (ja) 半導体装置
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2006339293A (ja) 回路モジュール
EP2903021A1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US11139234B1 (en) Package carrier and manufacturing method thereof
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20110107119A (ko) 스택 패키지
JP2009064879A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161028

R150 Certificate of patent or registration of utility model

Ref document number: 6034664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250