JP2005317585A - 電子部品内蔵モジュールおよびその製造方法 - Google Patents

電子部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2005317585A
JP2005317585A JP2004130849A JP2004130849A JP2005317585A JP 2005317585 A JP2005317585 A JP 2005317585A JP 2004130849 A JP2004130849 A JP 2004130849A JP 2004130849 A JP2004130849 A JP 2004130849A JP 2005317585 A JP2005317585 A JP 2005317585A
Authority
JP
Japan
Prior art keywords
electronic component
module
component built
built
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004130849A
Other languages
English (en)
Other versions
JP4268560B2 (ja
Inventor
Satoru Kuramochi
悟 倉持
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004130849A priority Critical patent/JP4268560B2/ja
Publication of JP2005317585A publication Critical patent/JP2005317585A/ja
Application granted granted Critical
Publication of JP4268560B2 publication Critical patent/JP4268560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】 単体での使用、積層体としての使用いずれも可能であり信頼性の高い電子部品内蔵モジュールと、このような電子部品内蔵モジュールを簡便に製造するための製造方法を提供する。
【解決手段】 電子部品内蔵モジュールは、一方の面に電子部品内蔵用の凹部を備える基板と、この基板の前記凹部に内蔵された電子部品と、基板の凹部を有する面を被覆するとともに基板の側端面の少なくとも一部を被覆する絶縁樹脂層と、基板の側端面を被覆する上記絶縁樹脂層を貫通する複数の上下導通ビアと、電子部品の端子部と接続するように絶縁樹脂層に配設された端子ビアと、この端子ビアと所望の上下導通ビアとを接続する配線層とを備えるものとした。
【選択図】 図１

Description

本発明は、ＬＳＩチップ等の電子部品を内蔵した電子部品内蔵モジュールと、このような電子部品内蔵モジュールを製造するための製造方法に関する。
従来の多層配線基板は、例えば、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されたものである。また、最近では、ＬＳＩチップ等を多層配線基板上に直接実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体チップが実装される。また、作製する半導体装置にキャパシターやインダクター等のＬＣＲ回路部品が必要な場合は、半導体チップと同様に、多層配線基板に外付けで実装されている。
しかし、多層配線基板上に形成された配線の接続パッド部は、半導体チップ等の電子部品の実装部位とは別の部位に設けられるため、多層配線基板の面方向の広がりが必要であった。このため、多層配線基板の小型化には限界があり、実装される電子部品の数が増えるにしたがって、小型化は更に困難となる傾向にあった。
これに対応するために、半導体チップを実装した薄い基板と、上下導通ビアを備えた穴明き枠基板を、それぞれ複数個作製しておき、多層配線基板の作製時に、この実装基板と枠基板とを１つのモジュールとして一括で積層する方法が開示されている（特許文献１）。この方法では、複数のモジュールを積層しても、多層配線基板の面方向の広がりは必要がないため、多層配線基板の小型化が可能であった。
特開２００２−２７１０１５号公報
しかしながら、上述のような実装基板と枠基板とからなるモジュールでは、個々の電子部品を基板の所定の位置に実装するための位置合せを正確に行なう必要があり、工程管理が煩雑であるとともに、実装位置のズレを生じた場合、多層配線基板の信頼性が低下するという問題がある
また、所望の電子部品を組み込みながら多層配線基板を作製することも考えられるが、配線の端子上にバンプを介して電子部品を載置するための精密な位置合せが必要であり、また、電気絶縁層、導通ビア、配線層等を形成する工程が繰り返され、このため工程が複雑で長いものとなり、製造歩留まりの低下を来たし易いという問題がある。
本発明は、上記のような実情に鑑みてなされたものであり、単体での使用、積層体としての使用いずれも可能であり信頼性が高い電子部品内蔵モジュールと、このような電子部品内蔵モジュールを簡便に製造するための製造方法を提供することを目的とする。
このような目的を達成するために、本発明の電子部品内蔵モジュールは、一方の面に電子部品内蔵用の凹部を備える基板と、該基板の前記凹部に内蔵された電子部品と、前記基板の前記凹部を有する面を被覆するとともに、前記基板の側端面の少なくとも一部を被覆する絶縁樹脂層と、前記基板の側端面を被覆する前記絶縁樹脂層を貫通する複数の上下導通ビアと、前記電子部品の端子部と接続するように前記絶縁樹脂層に配設された端子ビアと、該端子ビアと所望の前記上下導通ビアとを接続するように前記絶縁樹脂層上に配設された配線層とを備えるような構成とした。
本発明の他の態様として、前記基板は、前記基板の側端面を被覆する前記絶縁樹脂層が存在するための空間を介して端部基板を有するような構成とした。
本発明の他の態様として、前記上下導通ビアの数は、前記電子部品の端子数以上であるような構成とした。
本発明の他の態様として、１個の電子部品を内蔵し、前記上下導通ビアは前記電子部品の周囲に配設され、また、前記上下導通ビアを露出し、かつ、前記配線層を被覆した絶縁被覆層を前記絶縁樹脂層上に備えるような構成とした。
また、本発明の電子部品内蔵モジュールは、同じ位置に上下導通ビアを備える上述の電子部品内蔵モジュールが電子部品内蔵面を同じ向きにして前記上下導通ビアを接続するように複数個積層されたものであり、各電子部品内蔵モジュールは所望の電子部品を内蔵するものであり、各電子部品内蔵モジュールが有する上下導通ビアの数は、１個の電子部品内蔵モジュールに内蔵される電子部品の端子数より多く、積層された電子部品内蔵モジュールに内蔵される全電子部品の総端子数以下であるような構成とした。
本発明の他の態様として、最外層に位置する前記電気部品内蔵モジュールの前記配線層が配設されている面に、前記上下導通ビアを露出し、かつ、前記配線層を被覆した絶縁被覆層を備えるような構成とした。
本発明の他の態様として、前記配線層が配設されている面と反対の面に露出している前記上下導通ビアに、はんだボールが配設されているような構成とした。
本発明の他の態様として、前記基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の他の態様として、前記電子部品は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ回路部品、センサ部品のいずれかであるような構成とした。
本発明の電子部品内蔵モジュールの製造方法は、ベース基板の一方の面に電子部品内蔵用の凹部を形成し、該凹部に電子部品を配設する工程と、前記ベース基板に溝部を形成する工程と、前記電子部品を被覆し、かつ、前記溝部を充填するように前記ベース基板の一方の面に絶縁樹脂層を形成する工程と、前記溝部内に位置する上下導通ビア用孔部と前記電子部品の端子が露出する端子ビア用孔部とを、それぞれ前記絶縁樹脂層に形成する工程と、前記上下導通ビア用孔部と前記端子ビア用孔部とを導電材料で充填して上下導通ビアと端子ビアを形成するとともに、該端子ビアと所望の前記上下導通ビアとを接続するための配線層を形成する工程と、前記ベース基板の他方の面を研磨して前記溝部内に位置する前記絶縁樹脂層と前記上下導通ビアを露出させる工程と、を有するような構成とした。
本発明の他の態様として、前記ベース基板への前記凹部の形成、前記溝部の形成は、ＩＣＰ−ＲＩＥ法またはサンドブラスト法により行うような構成とした。
本発明の他の態様として、レーザー加工法による前記絶縁樹脂層の加工により、あるいは、前記絶縁樹脂層を感光性絶縁樹脂層としフォトリソグラフィー法で加工することにより、前記上下導通ビア用孔部と前記端子ビア用孔部を同時に形成するような構成とした。
本発明の他の態様として、多面付けで電子部品内蔵モジュールを形成した後、ダイシングにより個々の電子部品内蔵モジュールを得る工程を有するような構成とした。
本発明の他の態様として、前記上下導通ビアを露出し、かつ、前記配線層を被覆するように前記絶縁樹脂層上に絶縁被覆層を形成する工程を有するような構成とした。
本発明の他の態様として、同じ位置に上下導通ビアを備える電子部品内蔵モジュールを多面付けで形成した後、多面付け状態の電子部品内蔵モジュールを前記上下導通ビアが接続されるように複数積層して固着し、次いで、ダイシングにより個々の電子部品内蔵モジュールを得る工程を有するような構成とした。
本発明の他の態様として、最外層に位置する電子部品内蔵モジュールの前記配線層が配設されている面に、前記上下導通ビアを露出し、かつ、前記配線層を被覆するように絶縁被覆層を形成する工程を有するような構成とした。
本発明の他の態様として、多面付けを構成する各電子部品内蔵モジュールが有する上下導通ビアの数を、内蔵される電子部品の総端子数より多く、積層される複数個の電子部品内蔵モジュールに内蔵される全電子部品の総端子数以下とするような構成とした。
このような本発明の電子部品内蔵モジュールは、基板の凹部内に電子部品が内蔵されているので、小型化、薄型化が可能であるとともに、上下導通ビアが絶縁樹脂層中に形成されているため、例えば、基板がシリコンであるときに、上下導通ビアの周囲に酸化シリコン等の絶縁材料が存在する場合に比べて特性インピーダンスの整合の点で有利であり、また、内蔵される電子部品の端子数より上下導通ビアの数を多く設定した場合、所望の上下導通ビアを電子部品と接続し複数の電子部品内蔵モジュールを、上下導通ビアが接続するように積層するのみで、多層構造のマルチモチップジュールが可能であり、個々の電子部品の精密な位置合せが不要である。
本発明の電子部品内蔵モジュールの製造方法では、凹部に電子部品が配設された基板上に絶縁樹脂層を配し、上下導通ビアや端子ビアを介して必要な導通がとられた配線層を形成するので、配線層の端子上にバンプを介して電子部品を載置する従来の方法に比べて、電子部品の位置合せが容易であるとともに、配線層と電子部品との接続信頼性が格段に向上する。
以下、本発明の実施の形態について図面を参照して説明する。
電子部品内蔵モジュール
図１は、本発明の電子部品内蔵モジュールの一実施形態を示す平面図であり、図２は図１に示される電子部品内蔵モジュールのＡ−Ａ線（二点鎖線）矢視縦断面図である。図１および図２において、本発明の電子部品内蔵モジュール１１は、基板１２と、この基板１２の一方の面に設けられた電子部品内蔵用の凹部１３と、この凹部１３に内蔵された電子部品２１と、基板１２の凹部１３を有する面を被覆するとともに、基板１２の側端面１２ａを被覆する絶縁樹脂層１６とを備えている。絶縁樹脂層１６のうち、基板１２の側端面１２ａを被覆する絶縁樹脂層１６には、これを貫通する複数の上下導通ビア１７が配設され、また、基板１２上の絶縁樹脂層１６は、電子部品２１の端子部２２と接続した端子ビア１８が配設されている。そして、端子ビア１８と所望の上下導通ビア１７とを接続するように配線層１９が絶縁樹脂層１６上に配設され、さらに、上下導通ビア１７を露出する開口部２０ａを有し、かつ、配線層１９を被覆した絶縁被覆層２０を絶縁樹脂層１６上に備えている。尚、図１は、構成を理解し易くするために、絶縁被覆層２０を取り除いた状態で示されている。
図３は、上述の本発明の電子部品内蔵モジュール１１を構成する基板１２の平面図であり、電子部品内蔵モジュール１１の外郭を二点鎖線で示している。基板１２は方形状の板状体であり、一方の面に方形状の電子部品内蔵用の凹部１３を備えている。そして、基板１２の全ての側端面１２ａが絶縁樹脂層１６で被覆されている。このような基板１２は、ＸＹ方向（基板１２の表面（凹部１３が形成されている面）に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内であることが望ましく、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等の材質を使用することができる。基板１２の厚みは、例えば、３０〜３００μｍの範囲で設定することができ、凹部１３の深さは２０〜２５０μｍ、一辺の長さは０．５〜２０ｍｍの範囲で設定することができる。尚、凹部１３の形状は、内蔵する電子部品２１に対応して適宜設定することができ、図示の形状に限定されるものではない。
凹部１３に内蔵された電子部品２１としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ回路部品、センサ部品のいずれか１種または２種以上とすることができる。
電子部品内蔵モジュール１１を構成する絶縁樹脂層１６、絶縁被覆層２０の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料、あるいは、これらの有機材料とガラス繊維等を組み合わせたもの等とすることができる。基板１２上の絶縁樹脂層１６の厚みは、例えば、３〜２０μｍの範囲で設定することができ、配線層１９を被覆する絶縁被覆層２０の厚みは、３〜２０μｍの範囲で設定することができる。また、上下導通ビア１７の材質、端子ビア１８の材質、配線層１９の材質は、銅、銀、金、クロム、アルミニウム等の導電材料とすることができる。上下導通ビア１７、端子ビア１８の太さは、例えば、１０〜１００μｍの範囲で設定することができる。
上述の電子部品内蔵モジュール１１では、電子部品２１を囲むように１６個の上下導通ビア１７が配設されており、また、電子部品２１は４個の端子２２を有し、各端子に接続するように４個の端子ビア１８が配設されている。そして、４個の端子ビア１８は所望の上下導通ビア１７に配線層１９にて接続されている。このような電子部品内蔵モジュール１１の外形寸法は、例えば、一辺を０．５〜３０ｍｍの範囲で設定することができる。
上述のような本発明の電子部品内蔵モジュールは、基板１２の凹部１３内に電子部品２１が内蔵されているので、小型化、薄型化が可能である。また、上下導通ビア１７が絶縁樹脂層１６中に形成されているため、例えば、基板１２の材質がシリコンであるときに、上下導通ビア１７の周囲に酸化シリコン等の誘電率が大きい絶縁材料が存在する場合に比べて特性インピーダンスの整合の点で有利である。
尚、本発明の電子部品内蔵モジュールの上下導通ビア１７の数と、電子部品２１の端子２１の数（端子ビア１８の数）には、特に制限はなく、後述の積層構造をとる場合には、上下導通ビア１７の数が、電子部品２１の端子２２の数（端子ビア１８の数）以上であることが好ましい。
また、上述の電子部品内蔵モジュール１１では、基板１２は方形状の板状体であり、その側端面１２ａが全て絶縁樹脂層１６で被覆されているが、これに限定されるものではない。例えば、基板１２の側端面１２ａを被覆する絶縁樹脂層１６が存在するための空間を介して端部基板を有し、この端部基板が電子部品内蔵モジュール１１の端部に位置するものであってもよい。図４〜図６は、このような基板１２の例を示すものであり、図４では、凹部１３を有する基板１２の周囲に帯状の空間１４が交差するように存在し、その周囲に２種の形状の端部基板１５ａ，１５ｂが配設されている。また、図５に示される例では、凹部１３を有する基板１２の四方向に長方形状の空間１４が存在し、その外側に端部基板１５が配設されている。さらに、図６に示される例では、凹部１３を有する基板１２の四方向に円形の空間１４が複数存在し、その外側に端部基板１５が配設されている。
図７は、図１に示される電子部品内蔵モジュール１１を構成する基板が、図４〜図６に示されるような形状の場合の、図２相当の縦断面図である。図７に示されるように、空間１４内には絶縁樹脂層１６と上下導通ビア１７が存在し、端部基板１５は電子部品内蔵モジュール１１の端部に位置している。
上述の空間１４の幅は、基板１２の側端面１２ａを被覆する絶縁樹脂層１６が存在し、その中に上下導通ビア１７が配設され得る大きさであり、例えば、上下導通ビア１７の周囲に少なくとも５μｍの厚みの絶縁樹脂層１６が存在可能な大きさに設定することができる。尚、上記の空間１４は、基板１２の周囲、あるいは四方向に存在する他に、図８に示されように、対向する二方向に存在するものであってもよい。
また、本発明の電子部品内蔵モジュール１１は、図９に示されるように、配線層１９が配設されている面と反対の面に露出している上下導通ビア１７に、はんだボール２５が配設されたものであってもよい。また、絶縁被覆層２０を備えないものであってもよい。
図１０は、本発明の電子部品内蔵モジュールの他の実施形態を示す図２相当の縦断面図である。図１０において、本発明の電子部品内蔵モジュール３１は、平面方向に複数の電子部品を内蔵したものであり、複数（図示例では２個）の基板３２と、各基板３２の一方の面に設けられた電子部品内蔵用の凹部３３と、この凹部３３に内蔵された電子部品４１と、基板３２の凹部３３を有する面を被覆するとともに、基板３２の側端面３２ａを被覆する絶縁樹脂層３６とを備えている。また、絶縁樹脂層３６のうち、基板３２の側端面３２ａを被覆する絶縁樹脂層３６（基板３２と端部基板３５との間の空間３４に存在する絶縁樹脂層３６）には、これを貫通する複数の上下導通ビア３７が配設され、また、基板３２上の絶縁樹脂層３６には、電子部品４１の端子部４２と接続した端子ビア３８が配設されている。そして、端子ビア３８と所望の上下導通ビア３７とを接続するように配線層３９が絶縁樹脂層３６上に配設され、さらに、上下導通ビア３７を露出する開口部４０ａを有し、かつ、配線層１９を被覆した絶縁被覆層４０を絶縁樹脂層３６上に備えている。
このような電子部品内蔵モジュール３１は、上述の電子部品内蔵モジュール１１を２個併設したものであり、併設する個数は２個に限定されない。また、電子部品内蔵モジュール３１を構成する基板３２、絶縁樹脂層３６、上下導通ビア３７、端子ビア３８、配線層３９、絶縁被覆層４０は、それぞれ上述の電子部品内蔵モジュール１１を構成する基板１２、絶縁樹脂層１６、上下導通ビア１７、端子ビア１８、配線層１９、絶縁被覆層２０と同様とすることができ、ここでの説明は省略する。
また、電子部品４１としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ回路部品、センサ部品のいずれかとすることができ、各凹部３３に内蔵される電子部品４１が同じものであってもよく、また、異なるものであってもよい。
このような電子部品内蔵モジュール３１においても、配線層３９が配設されている面と反対の面に露出している上下導通ビア３７に、はんだボールを配設することができる。また、絶縁被覆層４０を備えないものであってもよい。
図１１は、本発明の電子部品内蔵モジュールの他の実施形態を示す図２相当の縦断面図である。図１１において、本発明の電子部品内蔵モジュール５１は、複数の電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄが積層されたものである。各電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄは、基板５２と、基板５２の一方の面に設けられた電子部品内蔵用の凹部５３と、この凹部５３に内蔵された電子部品６１と、基板５２の凹部５３を有する面を被覆するとともに、基板５２の側端面５２ａを被覆する絶縁樹脂層５６とを備えている。また、絶縁樹脂層５６のうち、基板５２の側端面５２ａを被覆する絶縁樹脂層５６（基板５２と端部基板５５との間の空間５４に存在する絶縁樹脂層５６）には、これを貫通する複数の上下導通ビア５７が配設され、また、基板５２上の絶縁樹脂層５６には、電子部品６１の端子部６２と接続した端子ビア５８が配設されている。そして、端子ビア５８と所望の上下導通ビア５７とを接続するように配線層５９が絶縁樹脂層５６上に配設されている。
この電子部品内蔵モジュール５１では、複数の電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄが同じ位置に上下導通ビア５７を備えており、各電子部品内蔵モジュールは所望の上下導通ビア５７を配線層５９、端子ビア５８を介して電子部品６１と接続されている。そして、各電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄを同じ向きにして、上下導通ビア５７を接続するようにして積層した多層構造のマルチチップモジュールである。尚、電子部品内蔵モジュール５１では、最外層に位置する電子部品内蔵モジュール５１Ａの配線層５９が配設されている面に、上下導通ビア５７を露出し、かつ、配線層５９を被覆する絶縁被覆層を設けてもよい。このような絶縁被覆層は、上述の絶縁被覆層２０と同様とすることができる。
図１２は、各電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄの平面図である。各電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄでは、電子部品６１を囲むように１６個の上下導通ビア５７が配設されており、また、電子部品６１は４個の端子６２を有し、各端子に接続するように４個の端子ビア５８が配設されている。そして、４個の端子ビア５８は所望の上下導通ビア５７に配線層５９にて接続されている。図示例では、積層方向に接続されている同じ位置の上下導通ビア５７は、４個の電子部品６１のいずれかの端子に配線層５９と端子ビア６２を介して接続されており、他の位置で積層方向に接続されている上下導通ビア５７と、電気的に独立している。この場合、各電子部品内蔵モジュール５１Ａ，５１Ｂ，５１Ｃ，５１Ｄが有する上下導通ビア５７の数（１６個）は、電子部品内蔵モジュール５１に内蔵されている４個の電子部品６１の総端子数（４×４個）と等しいものとなっている。尚、電子部品内蔵モジュール５１に内蔵されている４個の電子部品６１のうち、複数の電子部品６１において、配線を共通とする端子が存在する場合がある。この場合には、積層方向に接続されている同じ位置の上下導通ビア５７が、複数の電子部品６１の端子に接続されることとなる。したがって、１６個の上下導通ビア５７の中に配線に供しないものが存在することになる。
上述の電子部品内蔵モジュールの実施形態は例示であり、例えば、上下導通ビアの数、端子ビアの数、電子部品の端子数等、積層数等は任意に設定することができる。
電子部品内蔵モジュールの製造方法
次に、本発明の電子部品内蔵モジュールの製造方法を図面を参照しながら説明する。
図１３および図１４は、本発明の電子部品内蔵モジュールの製造方法の一実施形態を、図２に示される電子部品内蔵モジュールを例として説明する工程図である。
本発明の電子部品内蔵モジュールの製造方法では、まず、ベース基板１の一方の面１ａに、電子部品内蔵用の凹部１３を形成する（図１３（Ａ））。図示例では、凹部１３を多面付けでベース基板１に形成している。
ベース基板１は、ＸＹ方向（ベース基板１の面１ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材質、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等の材質からなるものであってよい。このベース基板１の厚みは、内蔵する電子部品の厚み、作製する電子部品内蔵モジュールの厚み等を考慮して設定することができ、例えば、３０〜３００μｍの範囲で設定することができる。
凹部１３は、例えば、以下の方法により形成することができる。すなわち、ベース基板１の面１ａ上にマスクパターンを形成し、この面１ａに露出しているベース基板１に対して、プラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Inductively Coupled Plasma - Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）法、またはサンドブラスト法により凹部を形成することができる。この凹部１３の深さ、開口形状、開口寸法は、内蔵する電子部品に応じて適宜設定することができる。
次に、上記の凹部１３に電子部品２１を配設する（図１３（Ｂ））。この電子部品２１の配設は、完成された電子部品を接着剤により固着する方法、凹部１３内に電子部品を嵌合する方法のいずれであってもよい。
次に、電子部品２１が配設されたベース基板１の面１ａに溝部２を形成する（図１３（Ｃ））。この溝部２は、後工程にて絶縁樹脂層が充填され、さらに、上下導通ビアが形成される部位であり、深さは作製する電子部品内蔵モジュールの厚みを考慮して設定することができ、また、開口形状は、形成する上下導通ビアの配設位置、個数等を考慮して設定することができる。この溝部２の形成は、例えば、上述の凹部１３の形成方法と同様の方法により形成することができる。
次いで、電子部品２１を被覆し、溝部２を充填するように、ベース基板１の面１ａに絶縁樹脂層１６を形成し（図１３（Ｄ））、溝部２内に位置する上下導通ビア用孔部７と、電子部品２１の端子２２が露出する端子ビア用孔部８とを、それぞれ絶縁樹脂層１６に形成する（図１３（Ｅ））。その後、上下導通ビア用孔部７と端子ビア用孔部８に導電材料を充填して上下導通ビア１７と端子ビア１８を形成するとともに、端子ビア１８と所望の上下導通ビア１７とを接続するための配線層１９を形成する。次いで、上下導通ビア１７を露出させるための開口部２０ａを有し、かつ、配線層１９を被覆するように絶縁被覆層２０を絶縁樹脂層１６上に形成する（図１４（Ａ））。
絶縁樹脂層１６の形成は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の電気絶縁性樹脂材料を含有する塗布液、あるいはこれらの電気絶縁性樹脂材料とガラス繊維とを組み合わせたものを含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。
上記の上下導通ビア用孔部７と端子ビア用孔部８の形成と、上下導通ビア１７、端子ビア１８、配線層１９の形成は、例えば、以下のように行うことができる。まず、感光性の絶縁樹脂材料を用いて絶縁樹脂層１６となる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光し、現像することにより、上下導通ビア用孔部７と端子ビア用孔部８を備えた絶縁樹脂層１６を形成する。そして、洗浄後、上下導通ビア用孔部７と端子ビア用孔部８の内部、および絶縁樹脂層１６上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させて上下導通ビア１７、端子ビア１８、配線層１９を形成し、レジストパターンと導電層を除去する。
また、絶縁被覆層２０の形成は、まず、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性の絶縁樹脂材料を用いて感光性絶縁樹脂層を形成する。次いで、この感光性絶縁樹脂層を所定のマスクを介して露光し、現像することにより、上下導通ビア１７を露出させるための開口部２０ａを備えた絶縁被覆層２０を形成する。
また、上下導通ビア用孔部７と端子ビア用孔部８の形成と、上下導通ビア１７、端子ビア１８、配線層１９の形成は、以下のように行うこともできる。すなわち、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて絶縁樹脂層１６に上下導通ビア用孔部７と端子ビア用孔部８を形成する。そして、洗浄後、上下導通ビア用孔部７と端子ビア用孔部８の内部、および絶縁樹脂層１６に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の上下導通ビア用孔部７と端子ビア用孔部８の内部を含む露出部に電解めっきにより導電材料を析出させて上下導通ビア１７、端子ビア１８、配線層１９を形成し、レジストパターンと導電層を除去する。
上記の導電材料としては、例えば、銅、銀、金、クロム、アルミニウム等を挙げることができる。
次に、ベース基板１の他方の面１ｂを研磨して、上記の溝部２内に位置する絶縁樹脂層１６と上下導通ビア１７を露出させる（図１４（Ｂ））。ベース基板１の研磨は、例えば、ダイヤモンドグラインダーのような研磨装置により行なうことができる。尚、絶縁被覆層２０の形成は、ベース基板１の研磨後に行なってもよい。
この工程まで行なうことにより、多面付けの電子部品内蔵モジュールを得ることができ、図１４（Ｂ）の矢印ａでダイシングすることにより、図２に示されるような電子部品内蔵モジュール１１を得ることができる。この場合のダイシングは、絶縁樹脂層１６において行なわれる。また、ダイシングする位置を適宜設定することにより、図１０に示されるような平面方向に複数の電子部品２１を内蔵した電子部品内蔵モジュール３１を得ることができる。この場合、必要に応じて内蔵する電子部品２１の種類を選定することができる。
また、図１１に示されるような積層構造の電子部品内蔵モジュールを作製する場合には、上述の製造方法と同様の工程にて、多面付けの電子部品内蔵モジュールを複数作製する。この場合、各電子部品内蔵モジュールは、同じ位置に上下導通ビア１７を備え、同じ位置にある（積層された状態で上下関係となる）電子部品２１は同種、異種いずれであってもよい。但し、配線層１９を介した端子ビア１８と所望の上下導通ビア１７との接続は、積層後の配線設計を基に、各電子部品内蔵モジュール毎に設計する。その後、複数の電子部品内蔵モジュールを、同じ位置に存在する上下導通ビアを厚み方向で接続するように積層し（図１４（Ｃ））、所望の箇所でダイシングすることにより、図１１に示されるような積層構造の電子部品内蔵モジュールを得ることができる。尚、図１４（Ｃ）に示す積層構造の電子部品内蔵モジュールの製造では、絶縁被覆層２０を設けずに作製した多面付けの電子部品内蔵モジュールを使用している。勿論、積層後に、最外層に位置する電子部品内蔵モジュールの配線層１９が配設されている面に、絶縁被覆素２０を設けてもよい。
上記の各電子部品内蔵モジュールの積層では、金バンプを設け、ＮＣＰ（ノンコンダクティブ ペースト）やＡＣＦ（アンチアイソロトピック コンダクティブ フィルム）を用いた上下接続、金バンプ同士の超音波接続等を用いることにより、厚み方向における上下導通ビア１７の接続を行なうことができる。
上述の電子部品内蔵モジュールの製造方法では、隣り合う電子部品内蔵モジュールを構成する上下導通ビア１７が１個の溝部２に形成されており、製造される電子部品内蔵モジュールは、図２に示されるような構造であるが、例えば、図７に示されるような構造の電子部品内蔵モジュールは、以下のような工程で製造することができる。すなわち、まず、上述の図１３（Ａ）、図１３（Ｂ）と同様にして、ベース基板１に凹部１３を形成し、電子部品２１を配設する。次いで、電子部品２１が配設されたベース基板１の面１ａに溝部２′を形成する（図１５（Ａ））。この溝部２′は、後工程にて絶縁樹脂層が充填され、さらに、上下導通ビアが形成される部位であり、図４〜図６、図８に示される空間１４を構成するものとなる。したがって、溝部２′の開口形状は、空間１４の形状に応じて設定される。この溝部２′は、上述の溝部２の形成方法と同様の方法により形成することができる。
次に、電子部品２１を被覆し、溝部２′を充填するように、ベース基板１の面１ａに絶縁樹脂層１６を形成し、溝部２′内に位置する上下導通ビア用孔部７と、電子部品２１の端子２２が露出する端子ビア用孔部８を絶縁樹脂層１６に形成する（図１５（Ｂ））。ここでは、１個の溝部には、該当する電子部品内蔵モジュール用の上下導通ビア用孔部７のみが形成され、隣り合う電子部品内蔵モジュール用の上下導通ビア用孔部７は形成されない。次いで、上下導通ビア用孔部７と端子ビア用孔部８に導電材料を充填して上下導通ビア１７と端子ビア１８を形成するとともに、端子ビア１８と所望の上下導通ビア１７とを接続するための配線層１９を形成する。次いで、上下導通ビア１７を露出させるための開口部２０ａを有し、かつ、配線層１９を被覆するように絶縁被覆層２０を絶縁樹脂層１６上に形成し、ベース基板１の他方の面を研磨する（図１５（Ｃ））。尚、絶縁被覆層２０の形成は、ベース基板１の研磨後に行なってもよい。
絶縁樹脂層１６、絶縁被覆層２０の形成、上下導通ビア用孔部７や端子ビア用孔部８の形成、上下導通ビア１７、端子ビア１８、配線層１９の形成は、上述と同様の形成方法により行なうことができる。
この工程まで行なうことにより、多面付けの電子部品内蔵モジュールを得ることができ、図１５（Ｃ）の矢印ａでダイシングすることにより、図７に示されるような電子部品内蔵モジュール１１を得ることができる。この場合のダイシングは、絶縁樹脂層１６と端部基板１５の積層部において行なわれる。また、図１０に示されるような平面方向に複数の電子部品２１を内蔵した電子部品内蔵モジュール３１、図１１に示されるような積層構造の電子部品内蔵モジュール５１も、上述の態様と同様にして作製することができる。
上述の本発明の電子部品内蔵モジュールの製造方法は例示であり、これに限定されるものではない。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
ベース基板として、厚み６２５μｍのシリコンウエハを準備し、このベース基板の一方の面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、凹部形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、４ｐｐｍであった。また、マスクパターンは、一辺５ｍｍである正方形の開口が１２ｍｍピッチで形成された多面付けであった。
次に、このマスクパターンをマスクとしてサンドブラストによりベース基板に凹部を形成した。この凹部は、開口が一辺６ｍｍの正方形であり、深さが６０μｍのものであった。
次いで、上記の凹部にＬＳＩチップ（５ｍｍ×５ｍｍ、厚み５０μｍ、端子数２０個）を接着剤（エイブルスティック（株）製エイブルボンド３２３０）を用いて配設した。
次に、ＬＳＩチップが内蔵されたベース基板面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、溝部形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。マスクパターンは、幅３ｍｍのストライプ状の開口が上記凹部の各辺に平行となるように１２ｍｍピッチで格子状に形成され、各格子の中心部にＬＳＩチップが位置するようにした。その後、このマスクパターンをマスクとしてサンドブラストによりベース基板に溝部を形成した。この溝部は、開口幅が３ｍｍのストライプ状であり、深さが６０μｍのものであった。
次に、上記のＬＳＩチップを被覆し、溝部を充填するように、ベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して、ＬＳＩチップ上の厚みが１０μｍとなるように感光性絶縁樹脂層を形成した。
次に、ビア形成用のマスクを介して上記の感光性絶縁樹脂層を露光し、現像を行った。これにより、絶縁樹脂層を形成するとともに、上記の溝部を充填している絶縁樹脂層に上下導通ビア用孔部（内径５０μｍ）を複数形成し、また、ＬＳＩチップの端子部が露出するように端子ビア用孔部（内径２０μｍ）を絶縁樹脂層の所定位置に形成した。上記の上下導通ビア用孔部は、各ＬＳＩチップの周囲に２００個（ＬＳＩチップの１辺に対して５０個）形成され、１本のストライプ状の凹部には、隣接するＬＳＩチップ用の上下導通ビア用孔部が間隔１００μｍで並行して配列されたものとなった。
次いで、洗浄後、上下導通ビア用孔部、端子ビア用孔部の内部、および絶縁樹脂層上にスパッタリング法によりチタンと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、ビア・配線層形成用のフォトマスクを介し露光、現像して、ビア・配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み６０μｍ）を行い、上下導通ビア用孔部、端子ビア用孔部の内部を銅で充填するとともに、絶縁樹脂層上に露出している導電層上に銅薄膜を形成した。その後、レジストパターンと導電層を除去した。これにより、溝部内の絶縁樹脂層中に上下導通ビアを形成し、また、ＬＳＩチップの端子に接続する端子ビアを絶縁樹脂層に形成し、各端子ビアを所望の上下導通ビアに接続する配線層を絶縁樹脂層上に形成した。
次に、上記の配線層を被覆するように、ベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して、厚み７μｍの感光性絶縁樹脂層を形成した。次に、上下導通ビアの開口部形成用のマスクを介して上記の感光性絶縁樹脂層を露光し、現像を行った。これにより、上下導通ビアが露出する開口部（内径５０μｍ）を２００個備え、配線層を被覆する絶縁被覆層を形成した。
次に、絶縁被覆層形成面に粘着テープを貼り、ダイヤモンドグラインダーによりベース基板を厚み６０μｍとなるまで研磨して、溝部内に位置する絶縁樹脂層で囲まれた上下導通ビアを露出させた。これにより、多面付けの電子部品内蔵モジュールを得た。
次いで、隣接するＬＳＩチップ用の上下導通ビアが並行して配列された中央の部位（図１４（Ｂ）に矢印ａで示される部位）にて、絶縁樹脂層をダイシングして、一辺が１２ｍｍの正方形の本発明の電子部品内蔵モジュールを得た。
［実施例２］
まず、実施例１と同様にして、端子ビアと接続する上下導通ビアが異なる４種の多面付けの電子部品内蔵モジュールを作製した。
次に、同じ位置の上下導通ビアを接続するようにダイマウンターを用いて４種の多面付けの電子部品内蔵モジュールを固着積層した。
次いで、積層状態の多面付けの電子部品内蔵モジュールを、実施例１と同じ位置でダイシングして、一辺が１０ｍｍの正方形の本発明の電子部品内蔵モジュールを得た。
小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。
本発明の電子部品内蔵モジュールの一実施形態を示す平面図である。 図１に示される電子部品内蔵モジュールのＡ−Ａ線（二点鎖線）矢視縦断面図である。 図１に示される電子部品内蔵モジュールを構成する基板の平面図である。 本発明の電子部品内蔵モジュールを構成する基板の他の例を示す平面図である。 本発明の電子部品内蔵モジュールを構成する基板の他の例を示す平面図である。 本発明の電子部品内蔵モジュールを構成する基板の他の例を示す平面図である。 本発明の電子部品内蔵モジュールの他の実施形態を示す図２相当の縦断面図である。 本発明の電子部品内蔵モジュールを構成する基板の他の例を示す平面図である。 本発明の電子部品内蔵モジュールの他の実施形態を示す縦断面図である。 本発明の電子部品内蔵モジュールの他の実施形態を示す縦断面図である。 本発明の電子部品内蔵モジュールの他の実施形態を示す縦断面図である。 図１２に示される本発明の電子部品内蔵モジュールを構成する各電子部品内蔵モジュールの平面図である。 本発明の電子部品内蔵モジュールの製造方法の一実施形態を示す工程図である。 本発明の電子部品内蔵モジュールの製造方法の一実施形態を示す工程図である。 本発明の電子部品内蔵モジュールの製造方法の他の実施形態を示す工程図である。
符号の説明
１…ベース基板
２…溝部
１１，３１，５１…電子部品内蔵モジュール
１２，３２，５２…基板
１３，３３，５３…凹部
１４，３４，５４…空間
１５，３５，５５…端部基板
１６，３６，５６…絶縁樹脂層
１７，３７，５７…上下導通ビア
１８，３８，５８…端子ビア
１９，３９，５９…配線層
２０，４０…絶縁被覆層
２１，４１，６１…電子部品

Claims (17)

  1. 一方の面に電子部品内蔵用の凹部を備える基板と、該基板の前記凹部に内蔵された電子部品と、前記基板の前記凹部を有する面を被覆するとともに、前記基板の側端面の少なくとも一部を被覆する絶縁樹脂層と、前記基板の側端面を被覆する前記絶縁樹脂層を貫通する複数の上下導通ビアと、前記電子部品の端子部と接続するように前記絶縁樹脂層に配設された端子ビアと、該端子ビアと所望の前記上下導通ビアとを接続するように前記絶縁樹脂層上に配設された配線層とを備えることを特徴とする電子部品内蔵モジュール。
  2. 前記基板は、前記基板の側端面を被覆する前記絶縁樹脂層が存在するための空間を介して端部基板を有することを特徴とする請求項１に記載の電子部品内蔵モジュール。
  3. 前記上下導通ビアの数は、前記電子部品の端子数以上であることを特徴とする請求項１または請求項２に記載の電子部品内蔵モジュール。
  4. １個の電子部品を内蔵し、前記上下導通ビアは前記電子部品の周囲に配設され、また、前記上下導通ビアを露出し、かつ、前記配線層を被覆した絶縁被覆層を前記絶縁樹脂層上に備えることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品内蔵モジュール。
  5. 同じ位置に上下導通ビアを備える請求項１乃至請求項４のいずれかに記載の電子部品内蔵モジュールが電子部品内蔵面を同じ向きにして前記上下導通ビアを接続するように複数個積層されたものであり、各電子部品内蔵モジュールは所望の電子部品を内蔵するものであり、各電子部品内蔵モジュールが有する上下導通ビアの数は、１個の電子部品内蔵モジュールに内蔵される電子部品の端子数より多く、積層された電子部品内蔵モジュールに内蔵される全電子部品の総端子数以下であることを特徴とする電子部品内蔵モジュール。
  6. 最外層に位置する前記電気部品内蔵モジュールの前記配線層が配設されている面に、前記上下導通ビアを露出し、かつ、前記配線層を被覆した絶縁被覆層を備えることを特徴とする請求項５に記載の電子部品内蔵モジュール。
  7. 前記配線層が配設されている面と反対の面に露出している前記上下導通ビアに、はんだボールが配設されていることを特徴とする請求項１乃至請求項６のいずれかに記載の電子部品内蔵モジュール。
  8. 前記基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項１乃至請求項７のいずれかに記載の電子部品内蔵モジュール。
  9. 前記電子部品は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ回路部品、センサ部品のいずれかであることを特徴とする請求項１乃至請求項８のいずれかに記載の電子部品内蔵モジュール。
  10. ベース基板の一方の面に電子部品内蔵用の凹部を形成し、該凹部に電子部品を配設する工程と、
    前記ベース基板に溝部を形成する工程と、
    前記電子部品を被覆し、かつ、前記溝部を充填するように前記ベース基板の一方の面に絶縁樹脂層を形成する工程と、
    前記溝部内に位置する上下導通ビア用孔部と前記電子部品の端子が露出する端子ビア用孔部とを、それぞれ前記絶縁樹脂層に形成する工程と、
    前記上下導通ビア用孔部と前記端子ビア用孔部とを導電材料で充填して上下導通ビアと端子ビアを形成するとともに、該端子ビアと所望の前記上下導通ビアとを接続するための配線層を形成する工程と、
    前記ベース基板の他方の面を研磨して前記溝部内に位置する前記絶縁樹脂層と前記上下導通ビアを露出させる工程と、を有することを特徴とする電子部品内蔵モジュールの製造方法。
  11. 前記ベース基板への前記凹部の形成、前記溝部の形成は、ＩＣＰ−ＲＩＥ法またはサンドブラスト法により行うことを特徴とする請求項１０に記載の電子部品内蔵モジュールの製造方法。
  12. レーザー加工法による前記絶縁樹脂層の加工により、あるいは、前記絶縁樹脂層を感光性絶縁樹脂層としフォトリソグラフィー法で加工することにより、前記上下導通ビア用孔部と前記端子ビア用孔部を同時に形成することを特徴とする請求項１０または請求項１１に記載の電子部品内蔵モジュールの製造方法。
  13. 多面付けで電子部品内蔵モジュールを形成した後、ダイシングにより個々の電子部品内蔵モジュールを得る工程を有することを特徴とする請求項１０乃至請求項１２のいずれかに記載の電子部品内蔵モジュールの製造方法。
  14. 前記上下導通ビアを露出し、かつ、前記配線層を被覆するように前記絶縁樹脂層上に絶縁被覆層を形成する工程を有することを特徴とする請求項１０乃至請求項１３のいずれかに記載の電子部品内蔵モジュールの製造方法。
  15. 同じ位置に上下導通ビアを備える電子部品内蔵モジュールを多面付けで形成した後、多面付け状態の電子部品内蔵モジュールを前記上下導通ビアが接続されるように複数積層して固着し、次いで、ダイシングにより個々の電子部品内蔵モジュールを得る工程を有することを特徴とする請求項１０乃至請求項１２のいずれかに記載の電子部品内蔵モジュールの製造方法。
  16. 最外層に位置する電子部品内蔵モジュールの前記配線層が配設されている面に、前記上下導通ビアを露出し、かつ、前記配線層を被覆するように絶縁被覆層を形成する工程を有することを特徴とする請求項１５に記載の電子部品内蔵モジュールの製造方法。
  17. 多面付けを構成する各電子部品内蔵モジュールが有する上下導通ビアの数を、内蔵される電子部品の端子数より多く、積層される複数個の電子部品内蔵モジュールに内蔵される全電子部品の総端子数以下とすることを特徴とする請求項１５または請求項１６に記載の電子部品内蔵モジュールの製造方法。
JP2004130849A 2004-04-27 2004-04-27 電子部品内蔵モジュールおよびその製造方法 Expired - Fee Related JP4268560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004130849A JP4268560B2 (ja) 2004-04-27 2004-04-27 電子部品内蔵モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130849A JP4268560B2 (ja) 2004-04-27 2004-04-27 電子部品内蔵モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005317585A true JP2005317585A (ja) 2005-11-10
JP4268560B2 JP4268560B2 (ja) 2009-05-27

Family

ID=35444717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130849A Expired - Fee Related JP4268560B2 (ja) 2004-04-27 2004-04-27 電子部品内蔵モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4268560B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242813A (ja) * 2006-03-07 2007-09-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JPWO2008093531A1 (ja) * 2007-01-29 2010-05-20 日本電気株式会社 半導体装置及びその製造方法
WO2013084384A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 半導体装置及びその製造方法
JP2014093430A (ja) * 2012-11-05 2014-05-19 J Devices:Kk 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2014099606A (ja) * 2012-11-13 2014-05-29 General Electric Co <Ge> 分離タブを備える低プロファイル表面実装パッケージ
JP2014110337A (ja) * 2012-12-03 2014-06-12 Fujitsu Ltd 電子部品装置の製造方法、電子部品装置及び電子装置
JP2015050365A (ja) * 2013-09-03 2015-03-16 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JPWO2013057867A1 (ja) * 2011-10-21 2015-04-02 パナソニック株式会社 半導体装置
JPWO2013073082A1 (ja) * 2011-11-16 2015-04-02 パナソニック株式会社 拡張型半導体チップ及び半導体装置
US9013882B2 (en) 2012-06-14 2015-04-21 Murata Manufacturing Co., Ltd. High-frequency module
CN104952858A (zh) * 2014-03-24 2015-09-30 株式会社吉帝伟士 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
WO2016208043A1 (ja) * 2015-06-25 2016-12-29 オリンパス株式会社 電子回路基板、積層基板、および電子回路基板の製造方法
JP2017103475A (ja) * 2017-01-24 2017-06-08 信越化学工業株式会社 半導体装置、積層型半導体装置、及び封止後積層型半導体装置
JP7567899B2 (ja) 2017-07-31 2024-10-16 大日本印刷株式会社 電子部品搭載部材の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7533811B1 (ja) 2023-02-27 2024-08-14 東レ株式会社 直描型水なし平版印刷版原版およびそれを用いた水なし平版印刷版の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242813A (ja) * 2006-03-07 2007-09-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JPWO2008093531A1 (ja) * 2007-01-29 2010-05-20 日本電気株式会社 半導体装置及びその製造方法
JPWO2013057867A1 (ja) * 2011-10-21 2015-04-02 パナソニック株式会社 半導体装置
JPWO2013073082A1 (ja) * 2011-11-16 2015-04-02 パナソニック株式会社 拡張型半導体チップ及び半導体装置
WO2013084384A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 半導体装置及びその製造方法
US9013882B2 (en) 2012-06-14 2015-04-21 Murata Manufacturing Co., Ltd. High-frequency module
JP2014093430A (ja) * 2012-11-05 2014-05-19 J Devices:Kk 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2014099606A (ja) * 2012-11-13 2014-05-29 General Electric Co <Ge> 分離タブを備える低プロファイル表面実装パッケージ
JP2014110337A (ja) * 2012-12-03 2014-06-12 Fujitsu Ltd 電子部品装置の製造方法、電子部品装置及び電子装置
JP2015050365A (ja) * 2013-09-03 2015-03-16 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
CN104952858A (zh) * 2014-03-24 2015-09-30 株式会社吉帝伟士 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
WO2016208043A1 (ja) * 2015-06-25 2016-12-29 オリンパス株式会社 電子回路基板、積層基板、および電子回路基板の製造方法
JPWO2016208043A1 (ja) * 2015-06-25 2018-04-19 オリンパス株式会社 電子回路基板、積層基板、および電子回路基板の製造方法
US10734355B2 (en) 2015-06-25 2020-08-04 Olympus Corporation Electronic circuit board, laminated board, and method of manufacturing electronic circuit board
JP2017103475A (ja) * 2017-01-24 2017-06-08 信越化学工業株式会社 半導体装置、積層型半導体装置、及び封止後積層型半導体装置
JP7567899B2 (ja) 2017-07-31 2024-10-16 大日本印刷株式会社 電子部品搭載部材の製造方法

Also Published As

Publication number Publication date
JP4268560B2 (ja) 2009-05-27

Similar Documents

Publication Publication Date Title
US7772684B2 (en) Electronic device and production method thereof
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
US7849591B2 (en) Method of manufacturing a printed wiring board
JP3945483B2 (ja) 半導体装置の製造方法
US7528480B2 (en) Circuit board, semiconductor device, and manufacturing method of circuit board
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JP2011151185A (ja) 配線基板及び半導体装置
US9935053B2 (en) Electronic component integrated substrate
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
US20160095216A1 (en) Circuit board
JP2015146346A (ja) 多層配線板
JP2005019938A (ja) 半導体装置およびその製造方法
JP4043873B2 (ja) 多層配線基板の製造方法
JP2005064446A (ja) 積層用モジュールの製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP4369728B2 (ja) 電子装置の製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4343777B2 (ja) 電子部品内蔵ウエハ
JP4321758B2 (ja) 半導体装置
JP2005108937A (ja) 電子装置およびその製造方法
JP2005064447A (ja) 多層配線基板およびその製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4660946B2 (ja) 電子部品内蔵型回路基板の製造方法
JP2005191157A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090220

R150 Certificate of patent or registration of utility model

Ref document number: 4268560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees