JP2014099606A - 分離タブを備える低プロファイル表面実装パッケージ - Google Patents

分離タブを備える低プロファイル表面実装パッケージ Download PDF

Info

Publication number
JP2014099606A
JP2014099606A JP2013232641A JP2013232641A JP2014099606A JP 2014099606 A JP2014099606 A JP 2014099606A JP 2013232641 A JP2013232641 A JP 2013232641A JP 2013232641 A JP2013232641 A JP 2013232641A JP 2014099606 A JP2014099606 A JP 2014099606A
Authority
JP
Japan
Prior art keywords
surface mount
mount package
package
semiconductor device
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013232641A
Other languages
English (en)
Other versions
JP6310677B2 (ja
JP2014099606A5 (ja
Inventor
Eladio C Delgado
エラディオ・クレメンテ・デルガド
John Stanley Glaser
ジョン・スタンレー・グレイザー
Lynn Rowden Brian
ブライアン・リン・ローデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2014099606A publication Critical patent/JP2014099606A/ja
Publication of JP2014099606A5 publication Critical patent/JP2014099606A5/ja
Application granted granted Critical
Publication of JP6310677B2 publication Critical patent/JP6310677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】低寄生インダクタンス、両面冷却、及び外部回路への容易な実装を提供する。
【解決手段】表面実装パッケージ１０は、少なくとも１つの半導体装置１２と、外部回路への表面実装パッケージの実装を可能にするように構成され、少なくとも１つの半導体装置の周囲に形成される、ＰＯＬパッケージング及び相互接続システムとを含む。ＰＯＬパッケージング及び相互接続システムは、（１つ又は複数の）半導体装置の第１面に重ねられた誘電層２４と、半導体装置の接続パッドに電気的に結合されるよう、誘電層を貫通して形成されたビアホール２８を通じて延在する金属相互接続構造３２とを含む。平板状構造を備える金属化層３４が金属相互接続構造上に形成され、両面セラミック基板は半導体装置の第２面上に位置し、表面実装パッケージが接合されたときに外部回路から半導体装置のドレインを電気的に絶縁し、半導体装置から熱を取り出すように構成されている。
【選択図】図３

Description

本発明の実施形態は、主に半導体装置のパッケージングの構造に関し、より具体的には、低寄生インダクタンス、両面冷却、及び外部回路への容易な実装を提供する、半導体装置パッケージ構造に関する。
パワー半導体装置は、例えばスイッチモード電源等、パワー電子回路内でスイッチ又は整流器として使用される半導体装置である。殆どのパワー半導体装置は通信モードでしか使用されない（即ち、これらはオン又はオフのいずれかである）ため、このために最適化されている。このようなパワー半導体装置の１つは、高性能ワイドバンドギャップ炭化ケイ素（ＳｉＣ）ＭＯＳＦＥＴであるが、これは超高速スイッチング転移を有しており、パワー又は高周波装置として使用可能である。ＳｉＣＭＯＳＦＥＴは、より多くの電流を流すことができ、通常は、ＳｉＣＭＯＳＦＥＴが高性能の軍事用及び医療用製品並びにその他の最先端技術で使用するのに理想的となるように、その他の低周波低電力半導体装置よりもオフ状態で大きな逆バイアス電圧を維持することができる。
使用時に、高電圧パワー半導体装置は通常、パッケージ構造によって外部回路に表面実装され、このパッケージ構造は、外部回路への電気的接続を提供し、装置によって発生した熱を除去して外部環境から装置を保護する手段も提供する。殆どの既存のパッケージ構造は、このようなパッケージ構造の冷却及びインダクタンスの不都合に関連する制限のため、低周波／低電力用途のみに適している。例えば、既存のパッケージ構造において、例えばＭＯＳＦＥＴ等の（１つ又は複数の）半導体装置のドレインは、パッケージが「ホットタブ」を有するとみなされるように、パッケージ構造の裏面金属タブに直接接続されている。パッケージの裏面又はタブと相互接続する銅ランドを電気的に絶縁する必要があるので、ホットタブを備えるパッケージは、（１つ又は複数の）半導体装置を冷却するために良好な熱経路を提供することが非常に困難である。更に、既存のパッケージ構造は、半導体装置からパッケージピンへの接続を形成するためにワイヤボンドを使用し、この非平面ワイヤボンド相互接続は、パッケージのインダクタンス増加に寄与する。パッケージのピン配列が構成される手法は、基板とパッケージとの間に固有の空間を備え、ピンが基板に半田付けされるときに形成される導電ループに因り、パッケージの全体的なインダクタンスにも寄与する。
米国特許第７２６２４４４号明細書
したがって、低インダクタンス相互接続及び（１つ又は複数の）半導体の改良された冷却を提供することによる、高周波及び高電力の両方の用途に適した半導体装置パッケージが必要である。更に、回路の残部への高電流接続を実現しながら電圧分離を提供する必要性から設計者を解放する一方で、外部回路へのパッケージの容易な表面実装及び取り付けを提供するために、このような半導体装置パッケージが必要である。
本発明の実施形態は、低寄生インダクタンス、両面冷却、及び外部回路への容易な実装を提供する半導体装置パッケージ構造を提供することにより、上述の不都合を克服する。
本発明の一態様によれば、表面実装パッケージは、複数の接続パッドが形成されている基板を備える少なくとも１つの半導体装置と、少なくとも１つの半導体装置の周囲に形成され、外部回路への表面実装パッケージの実装を提供するように構成された、パワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムとを含み、ＰＯＬパッケージング及び相互接続システムは、少なくとも１つの半導体装置の第１面に重ねられて接着層によってこれに接合されている、誘電層を更に含み、誘電層及び接着層は、これらを貫通して形成された複数のビアホールを含む。ＰＯＬパッケージング及び相互接続システムは、少なくとも１つの半導体装置の複数の接続パッドに電気的に結合されるように、誘電層及び接着層を貫通して形成されたビアホールを通じて延在する金属相互接続構造と、金属相互接続構造上に形成されて平板状構造を備える金属化層と、第１面の反対側の少なくとも１つの半導体装置の第２面上に位置する両面セラミック基板と、を更に含み、両面セラミック基板は、表面実装パッケージが接合されたときに外部回路から少なくとも１つの半導体装置のドレインを電気的に絶縁するように構成されており、更に少なくとも１つの半導体装置から熱を取り出すように構成されている。
本発明の別の態様によれば、上面及び外部回路に実装されるように構成された底面を有する表面実装モジュールは、１つ以上のパワー半導体装置と、外部回路への表面実装モジュールの実装を提供するように構成された、１つ以上のパワー半導体装置の周囲に形成されたパワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムと、を含む。ＰＯＬパッケージング及び相互接続システムは、１つ以上のパワー半導体装置の活性面に重ねられた誘電層と、誘電層上に形成されて、１つ以上のパワー半導体装置に電気的に結合されるように誘電層に形成された開口部を通じて下方に延在する金属化相互接続構造と、外部回路への接続を提供するために表面実装モジュールの底面に形成された複数の接続パッドと、を更に含み、複数の接続パッドは、幅広で平坦な半田付け可能パッドを備えている。ＰＯＬパッケージング及び相互接続システムは、複数の接続パッドに隣接して位置する両面セラミック基板も含み、両面セラミック基板は、１つ以上のパワー半導体装置から熱を取り出して表面実装モジュールから追い出しながら、１つ以上のパワー半導体装置のフローティングタブを外部回路から空間的に分離して電気的に絶縁するように、構成されている。金属化相互接続構造、複数の接続パッド、及び両面セラミック基板は、表面実装モジュールのインダクタンスを最小化する、表面実装モジュールのための複数の平面相互接続を形成する。
本発明の更に別の態様によれば、表面実装パッケージは、１つ以上のパワー半導体装置と、外部回路への表面実装パッケージの実装を提供するために１つ以上のパワー半導体装置の周囲に形成されたパワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムと、を含む。ＰＯＬパッケージング及び相互接続システムは、表面実装モジュールのインダクタンスを最小化するように、１つ以上のパワー半導体装置と、ＰＯＬパッケージング及び相互接続システムの内部接続と、外部回路との間の複数の平面相互接続を形成する。ＰＯＬパッケージング及び相互接続システムは、１つ以上のパワー半導体装置から熱を取り出して表面実装パッケージから追い出しながら、表面実装パッケージが外部回路に実装されたときに１つ以上のパワー半導体装置の裏面ドレインタブを外部回路から電気的に絶縁するように構成されている。
これら及びその他の利点及び特徴は、添付図面に関連して提供される本発明の好適な実施形態の以下の詳細な説明から、より容易に理解されるだろう。
図面は、本発明を実行するために現時点で考えられる実施形態を示す。
本発明の一実施形態による表面実装パッケージの、概略上面図である。 図１の表面実装パッケージの、概略底面図である。 線３−３に沿った、図１の表面実装パッケージの概略側断面図である。 線４−４に沿った、図１の表面実装パッケージの概略側断面図である。 本発明の別の実施形態による半導体装置パッケージの、概略側断面図である。 本発明の別の実施形態による半導体装置パッケージの、概略側断面図である。
本発明の実施形態は、外部回路へのパッケージのより容易な実装を可能にしながら、パッケージ内のインダクタンスループを低減し、半導体装置及びパッケージへの熱応力を低減するためのより良い熱経路を提供するために、平面相互接続及びフローティングドレインタブを有する半導体装置パッケージを提供する。
図１から図４を参照すると、本発明の実施形態による、表面実装パッケージ又はモジュール１０の様々な図面を示している。表面実装パッケージ１０は、複数の接続パッド１５が形成された基板１３を有し、様々な実施形態によれば、トランジスタ、ダイ、ダイオード、又はその他のパワー電子デバイスの形態であってもよい、１つ以上の半導体装置１２を内部に含む。図１に示すように、表面実装パッケージ１０には、炭化ケイ素（ＳｉＣ）ＭＯＳＦＥＴ１４及び２つのＳｉＣダイオードが設けられているが、表面実装パッケージ１０には、より多数又は少数の半導体装置１２を含むことも可能である。一実施例において、表面実装パッケージ１０に含まれる半導体装置１２の数は、パッケージが「少数」モジュールとみなされるようになっている。本実施形態に更に示すように、半導体装置１２のように用いられるシム１８も設けられている。シム１８は、銅、又は電気的短絡として用いられる類似の材料で作製可能であり、或いは機械的支持を提供するため又は表面実装パッケージの熱導管として機能するために使用される、アルミナ又は窒化アルミニウム等のセラミックからも作製可能である。
（１つ又は複数の）半導体装置１２は、ＰＯＬシステム２０が高周波及び高電力用途での使用によく適合するように、接触抵抗を低減し、従って表面実装パッケージにおける電圧及び伝導損失を低減するように構成された、頑丈で信頼性のある冶金接続及び相互接続を実現する、パワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システム２０を用いてパッケージングされる。ＰＯＬシステム２０は、半導体装置の間の平面相互接続、パッケージの内部接続、及び外部基板接続を提供し、接続を形成するために、半導体装置１２上の導体パッドへの幅広の銅ストリップ／パッド及び冶金接続／ビアホールが用いられる。ＰＯＬシステム２０は、より大きい電流容量で、特に過渡電流スパイクの間、ワイヤボンディング及びフリップチップ相互接続技術等の先行技術による相互接続システムよりも優れた性能を提供する。ＰＯＬシステム２０は、比較的低寄生インダクタンス及び低エレクトロマイグレーションの傾向も示す。図３及び４に示すように、ＰＯＬシステム２０は、表面実装パッケージ１０において低プロファイルの平面的な相互接続構造を提供する。
図３及び４に示すように、ＰＯＬ技術を用いる（１つ又は複数の）半導体装置１２のパッケージングにおいて、半導体１２の第１面２６（即ち、活性面）への取り付けのために、１つ以上の接着層２２及び誘電層２４（例えば、誘電積層又は膜）が設けられる。このような取り付けの実施時に、まず誘電層２４がフレーム（図示せず）上に塗布され、続く半導体装置１２の載置に適合するために、次に接着層２２が誘電層２４上に蒸着される。誘電層２４は、積層又は膜の形態であり、接着層２２（及び裏打ち／剥離シート、図示せず）の塗布の間、並びに接着層２２及び誘電層２４を通るビアホール２８のその後の形成の間、安定性を提供するために、フレーム上に配置され、このようなビアホール２８は、例えばレーザアブレーション又はレーザ穿孔プロセス、プラズマエッチング、フォトディフィニション、又は機械穿孔プロセスによって形成され、半導体装置１２の導体パッド３０と一致するように形成される。本発明の実施形態によれば、誘電層２４は、Ｋａｐｔｏｎ（登録商標）、Ｕｌｔｅｍ（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、Ｕｐｉｌｅｘ（登録商標）、ポリスルホン材料（例えばＵｄｅｌ（登録商標）、Ｒａｄｅｌ（登録商標））、或いは液晶ポリマー（ＬＣＰ）又はポリイミド材料等のその他のポリマー膜等、複数の誘電材料のうちの１つで形成されてもよい。
ＰＯＬシステム２０は、ビアホール２８内まで形成されて最上誘電層２４上に重ねられた、金属相互接続３２及び金属化層３４（即ち最上銅層）を含む金属相互接続３２は通常、その他の無電解金属蒸着方法も使用可能であると認識されるものの、スパッタリング及び電気めっき適用の組み合わせを通じて形成される。例えば、チタン接着層及び銅シード層がまずスパッタリングプロセスを通じて塗布され、続いて電気めっきプロセスによって銅の厚みを所望のレベルまで増加させる。塗布された金属材料はその後、所望の形状を有し、誘電層２４及び接着層２２を通じて形成された垂直フィードスルーとして機能する、金属相互接続３２になるようパターニングされる。図３及び４に示すように、一実施形態によれば、金属相互接続３２は、半導体装置１２上の導体パッド３０への直接的な金属の電気的接続を形成する。
熱は半導体装置１２からビアホール２８内に形成された伝導性金属相互接続３２を通じて最上金属化層３４まで流れるので、金属化層３４は金属相互接続３２とともに、表面実装パッケージ１０の半導体装置１２からの熱の流出を提供する。図３及び４に示すように、金属化層３４は、その外向面３６が平坦な上部形状を有するように構築されている。高熱伝導率を有する接触式冷却器（図示せず）（例えば、銅、アルミニウム、又は複合材のヒートシンク）が表面実装パッケージ１０の上面３８上に追加されてもよいので、外向面３６のこの平面形状によって、表面実装パッケージ１０を両面から冷却できる。本発明の一実施形態によれば、図３及び図４に示すように、表面実装パッケージ１０の上面を形成するために、金属化層３４上に誘電最上層４０が塗布され、接触式冷却器は、表面実装パッケージ１０の上面３８に冷却を提供するように、誘電最上層４０に隣接して（接触して）位置している。
図２から図４を参照すると、表面実装パッケージ１０の底面４２が、表面実装パッケージ１０の半導体装置を外部基板又は回路担体５０に接続するために、ゲート、ドレイン、及びソース接続（即ち「タブ」）４４、４６、４８を含むように示されている。ゲート接続４４、ドレイン接続４６、及びソース接続４８の各々は、望ましくない電気的ループの低減に役立つように、表面実装モジュール１０の周りに緊密に構成された、幅広のパッドとして構築されている。接続４４、４６、４８によって、非常に緊密な平面電気的接続を、回路基板５０から表面実装パッケージ１０の内部平面まで形成可能であり、このため表面実装パッケージ１０内の寄生インダクタンスを低減するように、非常に短い経路が回路基板５０から内部平面まで形成されている。接続４４、４６、４８は、基板又は回路担体５０への表面実装パッケージ１０の半田付けを可能にする接続点の役割を果たす。図３及び４に示すように、ドレイン接続４６及びソース接続４８は、誘電層２４及び接着層２２内に形成されたビアホール２８を通じて下方に延在するＰＯＬシステム２０の金属相互接続３２に、電気的に接続されている。ゲート接続４４は、ゲートリード５２によってＳｉＣＭＯＳＦＥＴに電気的に結合されている。
両面セラミック基板５４も表面実装パッケージ１０に設けられており、表面実装パッケージ１０の底面４２の一部を形成する。ＳｉＣＭＯＳＦＥＴ１４及び２つのＳｉＣダイオードは両面セラミック基板５４の上面５６に半田付けされており、その一方で両面セラミック基板５４の底面５８は、表面実装パッケージ１０からの効率的な熱伝達を提供して外部基板／回路担体５０への表面実装パッケージ１０の半田付けを提供するために、完全に又は部分的に露出したままである。
一実施形態によれば、両面セラミック基板５４は、直接ボンディング接合によってその両面に銅のシート６２が接合されたセラミックタイル（例えば、アルミナ）６０からなる直接接合銅（ＤＢＣ）構造（即ち、セラミックタイルのダイ側に銅パターン及び非ダイ側に釣り合いをとる銅）として、構築される。しかしながら、両面セラミック基板５４は上記及び下記において「ＤＢＣ構造５４」と称されるものの、両面セラミック基板５４はその他の材料で構築されてもよいことが認識されており、例えば金属層として銅の代わりにアルミニウムを使用してもよく、したがって、このような実施形態は本発明の範囲に含まれるとみなされる。このため、下記における「ＤＢＣ構造」という用語の使用は、蝋付け又は直接ボンディング技術を含む、いずれかの高温接合プロセスを通じてその両面にボンディングされた（銅又はアルミニウム等の）いずれか適切な金属材料のシートを備えるセラミックタイル（例えば、アルミナ）を含む、両面セラミック基板５４を包含するように意図される。或いは、例えば電気的絶縁を提供するが理想的な熱伝導率は提供しない、絶縁金属基板（ＩＭＳ）構造等、その他の類似の構造を採用してもよく、その中に形成された熱経路を必要とすることがわかる。
表面実装パッケージ１０にＤＢＣ構造５４を含むことは、ＭＯＳＦＥＴのドレイン６４から熱を取り出すための改良された熱経路を提供しながら、外部回路５０からＳｉＣＭＯＳＦＥＴ１４の底部ドレイン面６４を電気的に隔離／絶縁するのに役立つ。ＤＢＣ構造５４は、外部回路５０から物理的に分離された「フローティングタブ」として、ＳｉＣＭＯＳＦＥＴ裏面ドレイン６４を構成する。表面実装パッケージ１０にＤＢＣ構造５４を含めることによって実現されるこのフローティングタブ構成は、表面実装パッケージ１０を基板実装し易くし、回路の残部への高電流接続を形成しながら電圧分離を提供する必要性から設計者を解放する。ＤＢＣ構造５４は、接続４４、４６、４８と併せて、表面実装パッケージ１０上に平坦な底面を提供して、回路基板５０への表面実装パッケージ１０の容易な実装及び取り付けを可能にし、同時にその他の表面実装部品は半田リフローの間に取り付けられる。
ここで図５を参照すると、表面実装パッケージの半導体装置１２の更なる冷却が必要な、本発明の別の実施形態による表面実装パッケージ７０を示している。表面実装パッケージ７０は、図１から図４に示す表面実装パッケージ１０と同様に機能する。しかしながら、表面実装パッケージ７０の構造は、表面実装パッケージ１０とは僅かに異なる。具体的には、表面実装パッケージ７０は、パッケージの上部を通る熱経路の熱抵抗を低減するために、表面実装パッケージ７０の上面７４上に上面両面セラミック基板７２が設けられるように、構成されている。表面実装パッケージ１０（図１）の誘電最上層４０（例えばＫａｐｔｏｎ層）は、誘電層よりも低い熱抵抗を有する両面セラミック基板７２（例えば、銅−セラミック−銅ＤＢＣ構造）に置き換えられており、一実施形態によれば、両面セラミック基板７２は銅金属化層３４に半田付けされている。その後上面ヒートシンク又はその他の接触式冷却器（図示せず）が、両面セラミック基板７２によって表面実装パッケージ７０から電気的に絶縁されながら、両面セラミック基板７２に追加されてこれと熱的に接続されてもよい。こうして、半導体装置１２のより効果的な両面冷却が、図５に示す表面実装パッケージ構造の実現によって達成可能である。
本発明の別の実施形態によれば、図５の表面実装パッケージ７０は、外部基板又は回路担体へのパッケージの上面７４の半田付けを提供する「フリップチップ」型モジュールとしても構成可能である。つまり、表面実装パッケージ７０の上面７４上の上面両面セラミック基板７２を含むことは、回路担体に半田付け可能な平坦な上面７４を呈することによって、表面実装パッケージ７０にフリップチップパッケージ機能を提供する。図５の表面実装パッケージ７０がフリップチップ型モジュールとして実現され、上面７４が回路担体に半田付けされている実施形態において、タブ及び上面両面セラミック基板７２が組み合わせられて平面を呈するように、（図５に現在示されているように）パッケージの底面ではなく、表面実装パッケージ７０の上面７４に銅タブ４４、４６、４８が設けられてもよい。
ここで図６を参照すると、本発明の実施形態による、更なる表面実装パッケージ８０を示している。やはり、表面実装パッケージ８０は、図１から図４及び図５に示す表面実装パッケージ１０、７０と同様に機能する。しかしながら、表面実装パッケージ８０の構造はこれらとは僅かに異なる。図６に示すように、単一の誘電層８２がＰＯＬシステム８４の一部として設けられた、表面実装パッケージ８０が示されている。単一の誘電層８２のみを含むことは、表面実装パッケージ８０の厚みを更に最小化するのに役立ち、これにより、このようなパッケージ厚の最小化と、単一誘電層８２の包含から生じるＰＯＬシステム８４の電流密度の増加との間にトレードオフが生じる。
有益には、本発明の実施形態はこのように、外部回路へのパッケージのより容易な実装を可能にしながら、パッケージ内のインダクタンスループを低減し、（１つ又は複数の）半導体装置及びパッケージへの熱応力を低減するためのより良い熱経路を提供するために、平面相互接続及びフローティングドレインタブを有する表面実装パッケージを提供する。平面パッケージのフローティングタブは、パッケージを基板実装し易くし、外部回路の残部への高電流接続を形成しながら電圧分離を提供する必要性から設計者を解放する。フローティングタブは、設計者がパッケージの内部の半導体又は半導体装置のためにはるかに良い熱経路及び／又はより良い冷却を実現することも、可能にする。加えて、平面パッケージはワイヤボンディングの代わりに堅牢な直接金属接続を含み、両面冷却が可能なパッケージを形成する平坦な上部形状を更に含むので、パッケージ上の熱応力が低減される。更なる冷却が望まれる表面実装パッケージにおいて、このような冷却は、装置の上面から上面冷却器への熱経路を提供するようにパッケージに追加された材料を有することによって、実現される。本発明の実施形態はやはり有益には、半導体チップ、パッケージの内部接続、及び基板接続の間に、内部の平面相互接続に起因する低インダクタンスを有する、表面実装パッケージを提供する。全ての接続は平坦であり、接続を形成するために幅広の銅ストリップ／パッドを使用する。ＰＯＬ技術によって実現されるこのような銅接続及び銅ビアホールの使用は、半導体ダイ上の不動態化開口部を再現し、これらが全て一緒になって接触抵抗を低減し、ひいては電圧及び伝導損失を低減する。更に、ＰＯＬ接続は、半導体パッドへの真の冶金接続であり、このため薄い超音波付着のアルミニウム又は金線であるワイヤボンディングよりも頑丈で信頼できる。全体的に、これによりこのパッケージは、電力用途と同時に高周波用途にも利用可能とされる。
したがって、本発明の一実施形態によれば、表面実装パッケージは、複数の接続パッドが形成されている基板を備える少なくとも１つの半導体装置と、少なくとも１つの半導体装置の周囲に形成され、外部回路への表面実装パッケージの実装を提供するように構成された、パワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムとを含み、ＰＯＬパッケージング及び相互接続システムは、少なくとも１つの半導体装置の第１面に重ねられて接着層によってこれに接合されている、誘電層を更に含み、誘電層及び接着層は、これらを貫通して形成された複数のビアホールを含む。ＰＯＬパッケージング及び相互接続システムは、少なくとも１つの半導体装置の複数の接続パッドに電気的に結合されるように、誘電層及び接着層を貫通して形成されたビアホールを通じて延在する金属相互接続構造と、金属相互接続構造上に形成されて平板状構造を備える金属化層と、第１面の反対側の少なくとも１つの半導体装置の第２面上に位置する両面セラミック基板と、を更に含み、両面セラミック基板は、表面実装パッケージが接合されたときに外部回路から少なくとも１つの半導体装置のドレインを電気的に絶縁するように構成されており、更に少なくとも１つの半導体装置から熱を取り出すように構成されている。
本発明の別の実施形態によれば、上面及び外部回路に実装されるように構成された底面を有する表面実装モジュールは、１つ以上のパワー半導体装置と、外部回路への表面実装モジュールの実装を提供するように構成された、１つ以上のパワー半導体装置の周囲に形成されたパワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムとを含む。ＰＯＬパッケージング及び相互接続システムは、１つ以上のパワー半導体装置の活性面に重ねられた誘電層と、誘電層上に形成されて、１つ以上のパワー半導体装置に電気的に結合されるように誘電層に形成された開口部を通じて下方に延在する金属化相互接続構造と、外部回路への接続を提供するために表面実装モジュールの底面に形成された複数の接続パッドと、を更に含み、複数の接続パッドは、幅広で平坦な半田付け可能パッドを備えている。ＰＯＬパッケージング及び相互接続システムは、複数の接続パッドに隣接して位置する両面セラミック基板も含み、両面セラミック基板は、１つ以上のパワー半導体装置から熱を取り出して表面実装モジュールから追い出しながら、１つ以上のパワー半導体装置のフローティングタブを外部回路から空間的に分離して電気的に絶縁するように、構成されている。金属化相互接続構造、複数の接続パッド、及び両面セラミック基板は、表面実装モジュールのインダクタンスを最小化する、表面実装モジュールのための複数の平面相互接続を形成する。
本発明の更に別の実施形態によれば、表面実装パッケージは、１つ以上のパワー半導体装置と、外部回路への表面実装パッケージの実装を提供するために１つ以上のパワー半導体装置の周囲に形成されたパワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムと、を含む。ＰＯＬパッケージング及び相互接続システムは、表面実装モジュールのインダクタンスを最小化するように、１つ以上のパワー半導体装置と、ＰＯＬパッケージング及び相互接続システムの内部接続と、外部回路との間の複数の平面相互接続を形成する。ＰＯＬパッケージング及び相互接続システムは、１つ以上のパワー半導体装置から熱を取り出して表面実装パッケージから追い出しながら、表面実装パッケージが外部回路に実装されたときに１つ以上のパワー半導体装置の裏面ドレインタブを外部回路から電気的に絶縁するように構成されている。
限られた数の実施形態のみに関連して本発明を詳細に説明してきたが、本発明がこのように開示された実施形態に限定されないことは容易に理解されるべきである。寧ろ、本発明は、本明細書には記載されていないものの本発明の精神及び範囲に見合う、変形例、修正例、代替例、又は同等の構成を幾つでも組み込むように変更可能である。加えて、本発明の様々な実施形態を記載してきたが、本発明の態様が記載された実施形態のうちの一部のみを含んでもよいことも、理解されたい。したがって、本発明は、上記によって限定されるとみなされるべきではなく、添付の特許請求の範囲によってのみ限定される。

Claims (20)

  1. 表面実装パッケージであって、
    少なくとも１つの半導体装置であって、複数の接続パッドが形成されている基板をその各々が備える、少なくとも１つの半導体装置と、
    前記少なくとも１つの半導体装置の周囲に形成され、外部回路への前記表面実装パッケージの実装を提供するように構成された、パワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムであって、
    前記少なくとも１つの半導体装置の第１面に重ねられて接着層によってこれに接合されている誘電層であって、前記誘電層及び接着層は、これらを貫通して形成された複数のビアホールを含む、誘電層と、
    前記少なくとも１つの半導体装置の前記複数の接続パッドに電気的に結合されるように、前記誘電層及び接着層を貫通して形成された前記ビアホールを通じて延在する金属相互接続構造と、
    前記金属相互接続構造上に形成されて平板状構造を備える金属化層と、
    前記第１面の反対側の前記少なくとも１つの半導体装置の第２面上に位置する両面セラミック基板であって、前記表面実装パッケージが接合されたときに前記外部回路から前記少なくとも１つの半導体装置のドレインを電気的に絶縁するように構成されており、更に前記少なくとも１つの半導体装置から熱を取り出すように構成されている、両面セラミック基板と、
    を備えるＰＯＬパッケージング及び相互接続システムと、
    を備える、表面実装パッケージ。
  2. 前記ＰＯＬパッケージング及び相互接続システムは、前記表面実装パッケージから前記外部回路への接続を提供するように構成された、ゲート、ソース、及びドレイン接続タブを更に備える、請求項１に記載の表面実装パッケージ。
  3. 前記ゲート、ソース、及びドレイン接続タブは、半田パッドを含む、請求項２に記載の表面実装パッケージ。
  4. 前記ゲート、ソース、及びドレイン接続タブは、前記両面セラミック基板と一緒に、前記表面実装パッケージの平坦な底面を形成する、請求項３に記載の表面実装パッケージ。
  5. 前記ゲート、ソース、及びドレイン接続タブは、前記金属相互接続構造及び前記少なくとも１つの半導体装置に電気的に結合されている、請求項２に記載の表面実装パッケージ。
  6. 前記ＰＯＬパッケージング及び相互接続システムは、
    前記金属化層上に塗布された誘電最上層、又は
    前記金属化層上に塗布された上面両面セラミック基板であって、前記表面実装パッケージの上面を通る熱経路の熱抵抗を低減するように構成されている、上面両面セラミック基板、
    のうちの１つを更に備える、請求項１に記載の表面実装パッケージ。
  7. 前記誘電最上層及び前記上面両面セラミック基板のうちの前記１つは、接触式冷却器の取り付けを適合させるために、前記表面実装パッケージのための平坦な上面を呈するように構成されており、これによって、前記表面実装パッケージの両面冷却を提供する、請求項６に記載の表面実装パッケージ。
  8. 前記両面セラミック基板は、その上面及び底面に銅シートが塗布されたセラミック絶縁タイルを含む直接接合銅（ＤＢＣ）構造を備える、請求項１に記載の表面実装パッケージ。
  9. 前記少なくとも１つの半導体装置は、高周波又は高パワー半導体装置を含む、請求項１に記載の表面実装パッケージ。
  10. 前記少なくとも１つの半導体装置は、炭化ケイ素（ＳｉＣ）ＭＯＳＦＥＴ及びＳｉＣダイオードのうちの少なくとも１つを備える、請求項９に記載の表面実装パッケージ。
  11. 前記ＰＯＬパッケージング及び相互接続システムは、前記表面実装パッケージ内のインダクタンスループを低減するために、前記表面実装パッケージに、及びその内部に平坦な接続を提供するように構成されている、請求項１に記載の表面実装パッケージ。
  12. 外部回路に実装されるように構成された上面及び底面を含む表面実装モジュールにおいて、
    １つ以上のパワー半導体装置と、
    前記１つ以上のパワー半導体装置の周囲に形成され、前記外部回路への前記表面実装モジュールの実装を提供するように構成された、パワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムであって、
    前記１つ以上のパワー半導体装置の活性面に重ねられた誘電層と、
    前記誘電層上に形成され、前記１つ以上のパワー半導体装置に電気的に結合されるように、前記誘電層に形成された開口部を通じて下方に延在する、金属化相互接続構造と、
    前記外部回路への接続を提供するために前記表面実装モジュールの前記底面に形成された複数の接続パッドであって、幅広で平坦な半田付け可能パッドを含む、複数の接続パッドと、
    前記複数の接続パッドに隣接して位置する両面セラミック基板であって、前記１つ以上のパワー半導体装置から熱を取り出して前記表面実装モジュールから追い出しながら、前記１つ以上のパワー半導体装置のフローティングタブを前記外部回路から空間的に分離して電気的に絶縁するように構成されている、両面セラミック基板と、
    を備えるパワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムと、
    を備え、
    前記金属化相互接続構造、前記複数の接続パッド、及び前記両面セラミック基板は、前記表面実装モジュールのインダクタンスを最小化する、前記表面実装モジュールのための複数の平面相互接続を形成する、表面実装モジュール。
  13. 前記複数の接続パッドは、前記両面セラミック基板と一緒になって前記表面実装モジュールの平坦な底面を形成する、ゲート、ソース、及びドレイン接続タブを備える、請求項１２に記載の表面実装モジュール。
  14. 前記金属化相互接続構造は、前記表面実装モジュールへの接触式冷却器の取り付けを適合させるように構成された、平面状の上面を備える、請求項１２に記載の表面実装モジュール。
  15. 前記ＰＯＬパッケージング及び相互接続システムは、前記金属化相互接続構造上に塗布された誘電最上層及び上面両面セラミック基板を更に備え、前記上面両面セラミック基板は、前記表面実装モジュールの上面を通る熱経路の熱抵抗を低減するように構成されている、請求項１２に記載の表面実装モジュール。
  16. 前記両面セラミック基板は、
    セラミックタイルと、
    前記セラミックタイルの対向面の各面に取り付けられた銅シートと、
    を含む直接接合銅（ＤＢＣ）構造を備える、請求項１２に記載の表面実装モジュール。
  17. 表面実装パッケージにおいて、
    １つ以上のパワー半導体装置と、
    外部回路への前記表面実装パッケージの実装を提供するために前記少なくとも１つの半導体装置の周囲に形成されたパワーオーバレイ（ＰＯＬ）パッケージング及び相互接続システムと、を備え、
    前記ＰＯＬパッケージング及び相互接続システムは、前記表面実装パッケージのインダクタンスを最小化するように、前記１つ以上のパワー半導体装置と、前記ＰＯＬパッケージング及び相互接続システムの内部接続と、前記外部回路との間の複数の平面相互接続を形成し、
    前記ＰＯＬパッケージング及び相互接続システムは、前記１つ以上のパワー半導体装置から熱を取り出して前記表面実装パッケージから追い出しながら、前記表面実装パッケージが前記外部回路に実装されたときに前記１つ以上のパワー半導体装置の裏面ドレインタブを前記外部回路から電気的に絶縁するように構成されている、表面実装パッケージ。
  18. 前記ＰＯＬパッケージング及び相互接続システムは、
    前記１つ以上のパワー半導体装置の第１面に重ねられて接着層によってこれに接合されている誘電層であって、前記誘電層及び接着層は、これらを貫通して形成された複数のビアホールを含む、誘電層と、
    前記１つ以上のパワー半導体装置の複数の接続パッドに電気的に結合されるように、前記誘電層及び接着層を貫通して形成されたビアホールを通じて延在する金属相互接続構造と、
    前記金属相互接続構造上に形成されて平板状構造を備える金属化層と、
    前記第１面の反対側の前記少なくとも１つの半導体装置の第２面上に位置する両面セラミック基板であって、前記表面実装パッケージが接合されたときに前記外部回路から前記少なくとも１つのパワー半導体装置のドレインを電気的に絶縁するように構成されており、更に前記少なくとも１つの半導体装置から熱を取り出すように構成されている、両面セラミック基板と、
    を備える、請求項１７に記載の表面実装パッケージ。
  19. 前記ＰＯＬパッケージング及び相互接続システムは、前記金属化層上に塗布された上面両面セラミック基板を更に備え、前記上面両面セラミック基板は、前記表面実装パッケージの上面を通る熱経路の熱抵抗を低減するように構成されている、請求項１８に記載の表面実装パッケージ。
  20. 前記ＰＯＬパッケージング及び相互接続システムは、前記表面実装パッケージの両面冷却を提供するように、前記表面実装パッケージ上に平坦な上面及び底面を呈するように構成されている、請求項１９に記載の表面実装パッケージ。
JP2013232641A 2012-11-13 2013-11-11 分離タブを備える低プロファイル表面実装パッケージ Active JP6310677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/675,084 US9337163B2 (en) 2012-11-13 2012-11-13 Low profile surface mount package with isolated tab
US13/675,084 2012-11-13

Publications (3)

Publication Number Publication Date
JP2014099606A true JP2014099606A (ja) 2014-05-29
JP2014099606A5 JP2014099606A5 (ja) 2016-12-22
JP6310677B2 JP6310677B2 (ja) 2018-04-11

Family

ID=49515295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232641A Active JP6310677B2 (ja) 2012-11-13 2013-11-11 分離タブを備える低プロファイル表面実装パッケージ

Country Status (5)

Country Link
US (1) US9337163B2 (ja)
EP (1) EP2731128B1 (ja)
JP (1) JP6310677B2 (ja)
CN (1) CN103811433B (ja)
TW (1) TWI621240B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007376T5 (de) * 2013-08-28 2016-05-19 Mitsubishi Electric Corporation Halbleitervorrichtung
US9613843B2 (en) 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9583482B2 (en) 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US9893646B2 (en) 2015-09-30 2018-02-13 General Electric Company System for a low profile, low inductance power switching module
DE102016219174A1 (de) * 2015-10-07 2017-04-13 Ceramtec Gmbh Zweiseitig gekühlter Schaltkreis
KR102382635B1 (ko) * 2016-06-09 2022-04-05 매그나칩 반도체 유한회사 전력 반도체의 웨이퍼 레벨 칩 스케일 패키지 및 제조 방법
KR101905995B1 (ko) 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
EP3534394A1 (en) 2018-02-28 2019-09-04 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
US11538769B2 (en) 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
US10892237B2 (en) 2018-12-14 2021-01-12 General Electric Company Methods of fabricating high voltage semiconductor devices having improved electric field suppression
US11177804B2 (en) * 2018-12-20 2021-11-16 Sanko Tekstil Isletmeleri San. Ve Tic. A.S. Wearable touch sensitive garment
US11398445B2 (en) 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby
US11950394B2 (en) 2021-10-12 2024-04-02 Ge Aviation Systems Llc Liquid-cooled assembly and method
US20230223312A1 (en) * 2022-01-11 2023-07-13 Infineon Technologies Ag Semiconductor package having a thermally and electrically conductive spacer
CN114400210B (zh) * 2022-01-13 2024-03-05 西安交通大学 一种双面散热芯片倒装的气密性耐高温封装结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP2005317585A (ja) * 2004-04-27 2005-11-10 Dainippon Printing Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2007170493A (ja) * 2005-12-20 2007-07-05 Tsubakimoto Chain Co 固体潤滑無給油チェーン
US20070235810A1 (en) * 2006-04-07 2007-10-11 Delgado Eladio C Power semiconductor module and fabrication method
JP2010219529A (ja) * 2009-03-13 2010-09-30 General Electric Co <Ge> 両面冷却式電力用被覆層付き電力モジュール
WO2010147202A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
WO2011016360A1 (ja) * 2009-08-03 2011-02-10 株式会社安川電機 電力変換装置
US20110209908A1 (en) * 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
WO2012133098A1 (ja) * 2011-03-31 2012-10-04 日本ゼオン株式会社 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5959357A (en) * 1998-02-17 1999-09-28 General Electric Company Fet array for operation at different power levels
US6994897B2 (en) 2002-11-15 2006-02-07 General Electric Company Method of processing high-resolution flex circuits with low distortion
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8531027B2 (en) * 2010-04-30 2013-09-10 General Electric Company Press-pack module with power overlay interconnection
CN202042481U (zh) * 2011-03-24 2011-11-16 比亚迪股份有限公司 一种功率模块
JP6033215B2 (ja) * 2011-03-29 2016-11-30 ローム株式会社 パワーモジュール半導体装置
CN102740604A (zh) * 2012-07-12 2012-10-17 苏州衡业新材料科技有限公司 制备电子电路绝缘金属基板的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP2005317585A (ja) * 2004-04-27 2005-11-10 Dainippon Printing Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2007170493A (ja) * 2005-12-20 2007-07-05 Tsubakimoto Chain Co 固体潤滑無給油チェーン
US20070235810A1 (en) * 2006-04-07 2007-10-11 Delgado Eladio C Power semiconductor module and fabrication method
JP2010219529A (ja) * 2009-03-13 2010-09-30 General Electric Co <Ge> 両面冷却式電力用被覆層付き電力モジュール
WO2010147202A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
WO2011016360A1 (ja) * 2009-08-03 2011-02-10 株式会社安川電機 電力変換装置
US20110209908A1 (en) * 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
WO2012133098A1 (ja) * 2011-03-31 2012-10-04 日本ゼオン株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via

Also Published As

Publication number Publication date
TW201428935A (zh) 2014-07-16
EP2731128B1 (en) 2021-12-29
JP6310677B2 (ja) 2018-04-11
EP2731128A2 (en) 2014-05-14
US20140133104A1 (en) 2014-05-15
CN103811433B (zh) 2019-01-01
EP2731128A3 (en) 2018-02-07
TWI621240B (zh) 2018-04-11
CN103811433A (zh) 2014-05-21
US9337163B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP6310677B2 (ja) 分離タブを備える低プロファイル表面実装パッケージ
TWI703681B (zh) 功率覆蓋結構及其製造方法
JP7254840B2 (ja) ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法
TWI679736B (zh) 功率覆蓋結構及其製造方法
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
JP2014099606A5 (ja)
US9275938B1 (en) Low profile high temperature double sided flip chip power packaging
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
TW201108385A (en) Packages integrating thermoelectric components with semiconductor chips
JPH08148839A (ja) 混成集積回路装置
KR20220139385A (ko) 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
JP2013506310A (ja) 回路装置およびその製造方法
US20220102299A1 (en) Package with pad having open notch
JP2021044312A (ja) パワーモジュール
KR20130092678A (ko) 파워모듈용 알루미늄 베이스 플레이트

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6310677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250