WO2011016360A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2011016360A1
WO2011016360A1 PCT/JP2010/062564 JP2010062564W WO2011016360A1 WO 2011016360 A1 WO2011016360 A1 WO 2011016360A1 JP 2010062564 W JP2010062564 W JP 2010062564W WO 2011016360 A1 WO2011016360 A1 WO 2011016360A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
power conversion
upper surface
conductor
plurality
Prior art date
Application number
PCT/JP2010/062564
Other languages
English (en)
French (fr)
Inventor
川波 靖彦
雅人 樋口
佐々木 亮
朗 相馬
祐 磯部
徹也 伊藤
Original Assignee
株式会社安川電機
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009180598 priority Critical
Priority to JP2009-180598 priority
Application filed by 株式会社安川電機 filed Critical 株式会社安川電機
Publication of WO2011016360A1 publication Critical patent/WO2011016360A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • H01L2224/2949Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

 この電力変換装置は、電力変換用半導体素子(2、3)と、同電位の複数の電極同士を電気的に接続するとともに、外部との電気的接続をとるための略平坦な上面を有する電極接続用導体部(1、4、5、6、7)と、電力変換用半導体素子を覆うとともに、電極接続用導体部の略平坦な上面を露出させるように設けられた封止材(10)とを備える。

Description

電力変換装置

 本発明は、電力変換装置に関し、特に、電力変換用半導体素子を備える電力変換装置に関する。

 従来、電力変換用半導体素子を備える電力変換装置が知られている(たとえば、特許文献1参照)。

 上記特許文献1には、IGBT(電力変換用半導体素子)と、IGBTに電気的に接続されるリードフレームと、IGBTとリードフレームとを内部に含むように設けられるモールド樹脂とを備える半導体装置(電力変換装置)が開示されている。この半導体装置では、外部との電気的な接続が可能なように、リードフレームがモールド樹脂の側面から突出してはみ出すように形成されている。

特開2008-103623号公報

 しかしながら、上記特許文献1に記載の半導体装置では、半導体装置と外部の配線とを接続するために、リードフレームがモールド樹脂の側面からはみ出しているので、その分半導体装置が大きくなり、その結果、小型化を図ることが困難であるという問題点がある。

 この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、小型化を図ることが可能な電力変換装置を提供することである。

課題を解決するための手段および発明の効果

 上記目的を達成するために、この発明の一の局面における電力変換装置は、電極を有する複数の電力変換用半導体素子と、複数の電力変換用半導体素子の電極のうち、同電位の複数の電極同士を電気的に接続するとともに、複数の電力変換用半導体素子よりも上方の位置に、外部との電気的接続をとるための略平坦な上面を有する電極接続用導体部と、電力変換用半導体素子を覆う樹脂からなる封止材とを備え、電力変換用半導体素子と封止材とにより電力変換装置本体部が構成され、電力変換装置本体部の上面において電極接続用導体部の略平坦な上面を露出させるように構成されている。

 この発明の一の局面による電力変換装置では、上記のように、電力変換装置本体部の上面において露出した電極用導体の上面において外部との電気的接続を行うことによって、電力変換装置と外部の配線とを接続するために電極を電力変換装置本体部の側面からはみ出させる場合と異なり、電力変換装置が大きくなるのを抑制することができる。その結果、電力変換装置の小型化を図ることができる。また、同電位の複数の電極同士を電気的に接続する電極接続用導体の略平坦な上面を露出させることによって、同電位の複数の電極同士を接続する比較的平面積の大きい電極接続用導体の略平坦な上面により、電力変換用半導体素子から発生する熱を上方へ放熱する際の放熱量をより増加させることができる。また、複数の電力変換用半導体素子の電極のうち、同電位の複数の電極同士を電気的に接続する電極接続用導体部を設けることによって、同電位の複数の電極に個別に接続された複数の導体部を個別に外部と電気的に接続する構造に比べて、構造を簡素化しながら容易に外部と電気的に接続することができる。

本発明の第1実施形態によるパワーモジュールの断面図である。 本発明の第1実施形態によるパワーモジュール本体部の平面図である。 図2の1000-1000線に沿った断面図である。 図2の1100-1100線に沿った断面図である。 本発明の第1実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第1実施形態によるパワーモジュール本体部の裏面側から見た斜視図である。 本発明の第1実施形態によるパワーモジュール本体部の回路図である。 本発明の第2実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第2実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第2実施形態によるパワーモジュール本体部の裏面側から見た斜視図である。 本発明の第2実施形態によるパワーモジュール本体部の回路図である。 本発明の第3実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第3実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第3実施形態によるパワーモジュール本体部の回路図である。 本発明の第4実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第4実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第4実施形態によるパワーモジュール本体部の回路図である。 本発明の第5実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第5実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第5実施形態によるパワーモジュール本体部の回路図である。 本発明の第6実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第6実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第6実施形態によるパワーモジュール本体部の回路図である。 本発明の第7実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第7実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第7実施形態によるパワーモジュール本体部の回路図である。 本発明の第8実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第8実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第8実施形態によるパワーモジュール本体部の回路図である。 本発明の第9実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第9実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 本発明の第9実施形態によるパワーモジュール本体部の回路図である。 本発明の第10実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 本発明の第10実施形態によるパワーモジュール本体部の表面側から見た斜視図である。 図34の1200-1200線に沿った断面図である。 本発明の第11実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 図36の1300-1300線に沿った断面図である。 本発明の第11実施形態による接続用電極の斜視図である。 本発明の第12実施形態による樹脂材が形成されていない状態のパワーモジュール本体部の表面側から見た斜視図である。 図39の1400-1400線に沿った断面図である。 図40の拡大断面図である。 本発明の第12実施形態による接続用電極の斜視図である。 本発明の第11実施形態の変形例による接続用電極の斜視図である。 本発明の第12実施形態の変形例による接続用電極の斜視図である。

 以下、本発明の実施形態を図面に基づいて説明する。

 (第1実施形態)
 まず、図1~図7を参照して、本発明の第1実施形態によるパワーモジュール100の構成について説明する。なお、第1実施形態では、本発明の電力変換装置をパワーモジュール100に適用する場合について説明する。

 図1に示すように、本発明の第1実施形態によるパワーモジュール100は、配線基板21と、2つのパワーモジュール本体部100aおよび100bとから構成されている。なお、パワーモジュール本体部100aおよび100bは、本発明の「電力変換装置」および「電力変換装置本体部」の一例である。

 まず、図1を参照して、配線基板21の詳細な構成について説明する。配線基板21は、ガラスエポキシ、セラミクス、ポリイミドなどからなる。また、配線基板21の下面には、P側ゲートドライバIC22と、N側ゲートドライバIC23とが実装されている。なお、パワーモジュール100は、3相インバータ回路を構成している。そして、パワーモジュール本体部100aは、3相インバータ回路の上側アームとして機能する。また、パワーモジュール本体部100bは、3相インバータ回路の下側アームとして機能する。

 パワーモジュール本体部100aは、P側ゲート金属端子24、P側ソース金属端子25、P側ドレイン金属端子26およびP側アノード金属端子27を介して、配線基板21に取り付けられている。P側ゲート金属端子24、P側ソース金属端子25、P側ドレイン金属端子26およびP側アノード金属端子27は、ピン状(円柱形状)に形成されている。すなわち、後述する樹脂材10の表面から露出するゲート端子4(ソース端子5、ドレイン・カソード端子6、アノード端子7)の略平坦な上面4a(上面5a、上面6a、上面7a)(図2参照)は、P側ゲート金属端子24(P側ソース金属端子25、P側ドレイン金属端子26、P側アノード金属端子27)を介して配線基板21に電気的に接続されている。また、パワーモジュール本体部100bは、N側ゲート金属端子28、N側ソース金属端子29、N側ドレイン金属端子30およびN側アノード金属端子31を介して、配線基板21に取り付けられている。N側ゲート金属端子28、N側ソース金属端子29、N側ドレイン金属端子30およびN側アノード金属端子31は、ピン状(円柱形状)に形成されている。すなわち、後述する樹脂材10の表面から露出するゲート端子4(ソース端子5、ドレイン・カソード端子6、アノード端子7)の略平坦な上面4a(上面5a、上面6a、上面7a)(図2参照)は、N側ゲート金属端子28(N側ソース金属端子29、N側ドレイン金属端子30、N側アノード金属端子31)を介して配線基板21に電気的に接続されている。

 また、配線基板21の一方端側には、P側金属端子32およびN側金属端子33が設けられている。P側金属端子32は、配線基板21の内部に設けられる導電性金属板からなるバスバー状の配線34を介して、パワーモジュール本体部100aのP側ドレイン金属端子26に接続されている。また、パワーモジュール本体部100aのP側ソース金属端子25とP側アノード金属端子27とは、配線基板21の内部に設けられる配線34を介して、パワーモジュール本体部100bのN側ドレイン金属端子30に接続されている。また、パワーモジュール本体部100bのN側ソース金属端子29およびN側アノード金属端子31は、配線基板21の内部に設けられる配線34を介して、配線基板21の一方端側に設けられるN側金属端子33に接続されている。

 また、P側ゲートドライバIC22は、パワーモジュール本体部100aのP側ゲート金属端子24近傍で、かつ、配線基板21とパワーモジュール本体部100aとの間に配置されている。つまり、配線基板21とパワーモジュール本体部100aとの間の間隔は、P側ゲートドライバIC22の厚みよりも大きくなるように構成されている。また、P側ゲートドライバIC22は、配線基板21の一方端側に設けられるP側制御信号端子35に接続されている。

 また、N側ゲートドライバIC23は、パワーモジュール本体部100bのN側ゲート金属端子28近傍で、かつ、配線基板21とパワーモジュール本体部100bとの間に配置されている。つまり、配線基板21とパワーモジュール本体部100bとの間の間隔は、N側ゲートドライバIC23の厚みよりも大きくなるように構成されている。また、N側ゲートドライバIC23は、配線基板21の一方端側に設けられるN側制御信号端子36に接続されている。

 なお、P側ゲートドライバIC22およびN側ゲートドライバIC23を、それぞれ、パワーモジュール本体部100aおよびパワーモジュール本体部100bの金属端子近傍に配置することにより、配線インダクタンスを小さくすることができるので、ノイズなどの外乱に対する耐量が増し、また、後述する複数の半導体素子52a、52b、53a、53b(図12、図15、図18、図27、図30参照)を、ばらつきを抑えてほぼ同じタイミングでスイッチング動作させることが容易になる。

 配線基板21と、パワーモジュール本体部100aおよびパワーモジュール本体部100bとは、所定の距離(空間)を隔てて配置されている。配線基板21と、パワーモジュール本体部100aおよびパワーモジュール本体部100bとの間の空間を埋めるように、封止機能を有する絶縁性の樹脂材37が充填されている。これにより、配線基板21と、パワーモジュール本体部100aおよびパワーモジュール本体部100bとが固定される。また、配線基板21と、パワーモジュール本体部100aおよびパワーモジュール本体部100bとを接続しているP側ゲート金属端子24、P側ソース金属端子25、P側ドレイン金属端子26、P側アノード金属端子27、N側ゲート金属端子28、N側ソース金属端子29、N側ドレイン金属端子30およびN側アノード金属端子31が腐食するのを抑制することが可能となる。また、絶縁性の樹脂材37の材質は、半導体素子2および半導体素子3の発熱温度等に応じて適切なものが選択される。

 次に、図2~図7を参照して、パワーモジュール本体部100a(100b)の詳細な構成について説明する。

 図2~図4に示すように、パワーモジュール本体部100a(100b)には、ドレイン・カソード電極放熱板1と、半導体素子2と、半導体素子3と、ゲート端子4と、ソース端子5と、ドレイン・カソード端子6と、アノード端子7とが設けられている。なお、ドレイン・カソード電極放熱板1、ゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7は、絶縁物を含まない銅(Cu)、銅モリブデン(CuMo)などの金属からなる。また、ドレイン・カソード電極放熱板1は、金属板からなる。ここで、第1実施形態では、半導体素子2は、Si系半導体より高温動作が可能なシリコンカーバイド(SiC)のFET(電界効果トランジスタ)である。また、半導体素子2は、図3に示すように、半導体素子2の主表面に設けられる制御電極2aおよびソース電極2bと、裏面に設けられるドレイン電極2cとを有する。なお、半導体素子2は、本発明の「電力変換用半導体素子」および「電圧駆動型トランジスタ素子」の一例である。また、ソース電極2bは、本発明の「第1電極」の一例である。また、ドレイン電極2cは、本発明の「第2電極」の一例である。また、ドレイン・カソード電極放熱板1は、本発明の「第2電極用導体」および「第2金属板」の一例である。

 また、半導体素子3は、Si系半導体より高温動作が可能なシリコンカーバイド(SiC)のファーストリカバリーダイオード(FRD)からなり、アノード電極3aとカソード電極3bとを有する。なお、半導体素子3のカソード電極3bは、半導体素子2のドレイン電極2cと電気的に接続されており、半導体素子3は、還流ダイオード(図7参照)としての機能を有する。なお、アノード電極3aは、本発明の「第1ダイオード電極」の一例である。また、カソード電極3bは、本発明の「第2ダイオード電極」の一例である。また、半導体素子3は、本発明の「電力変換用半導体素子」および「還流ダイオード素子」の一例である。

 図3に示すように、半導体素子2と、半導体素子3とは、それぞれ、半田からなる接合材8を介してドレイン・カソード電極放熱板1の表面上に接合されている。なお、半導体素子2のドレイン電極2cがドレイン・カソード電極放熱板1に電気的に接続されている。また、半導体素子3のカソード電極3bがドレイン・カソード電極放熱板1に電気的に接続されている。つまり、第1実施形態では、ドレイン・カソード電極放熱板1は、同電位である半導体素子2の裏面のドレイン電極2cと半導体素子3の裏面のカソード電極3bとを接続するように構成されている。また、この種の半導体素子を用いた場合では、接合箇所の温度が約250℃近くまで上昇する。これにより、接合材8は、耐熱性の高いAu-20Sn、Zn-30Sn、Pb-5Snなどの半田から形成されている。また、接合箇所の温度が約400℃近くまで上昇する場合には、接合材8は、さらに耐熱性の高い有機層被覆ナノAg粒子などから形成される。

 ゲート端子4は、接合材8を介して半導体素子2の表面上(ゲート電極2a上)に接合されている。また、第1実施形態では、ゲート端子4は、柱形状を有しており、半導体素子2の表面(上面)上からパワーモジュール本体部100a(100b)の上方(矢印Z1方向)に向かって延びるように形成されている。また、ゲート端子4は、パワーモジュール本体部100a(100b)の外側(矢印X1方向)に向かって延びるように形成されている。また、ゲート端子4の上面4aは、略平坦で、かつ、平面的に見て、略矩形形状(図2参照)を有する。また、ゲート端子4は、半導体素子2が発生する熱を上面4aから放熱する機能を有する。なお、ゲート端子4は、本発明の「電極接続用導体部」および「第1電極用導体」の一例である。

 ソース端子5は、接合材8を介して半導体素子2の表面上(ソース電極2b上)に接合されている。また、第1実施形態では、ソース端子5は、柱形状を有しており、半導体素子2の表面上からパワーモジュール本体部100a(100b)の上方(矢印Z1方向)に向かって延びるように形成されている。また、ソース端子5の上面5aは、略平坦で、かつ、平面的に見て、略矩形形状(図2参照)を有する。また、ソース端子5は、半導体素子2が発生する熱を上面5aから放熱する機能を有する。なお、ソース端子5は、本発明の「電極接続用導体部」、「第1電極用導体」および「トランジスタ電極用導体」の一例である。

 ドレイン・カソード端子6は、接合材8を介して、ドレイン・カソード電極放熱板1の表面上に接合されている。また、第1実施形態では、ドレイン・カソード端子6は、柱形状を有しており、ドレイン・カソード端子6は、半導体素子2および半導体素子3から離間した位置に配置されている。また、ドレイン・カソード端子6は、パワーモジュール本体部100a(100b)の端部近傍(図2参照)に沿って所定の間隔で6つ配置されている。また、ドレイン・カソード端子6は、半導体素子2および半導体素子3よりも上方に延びるように配置されている。

 また、ドレイン・カソード端子6の上面6aは、略平坦で、かつ、平面的に見て、略矩形形状(図2参照)を有する。また、ドレイン・カソード端子6は、半導体素子2が発生する熱を上面6aから放熱する機能を有する。また、6つのドレイン・カソード端子6の上面6aの高さは、それぞれ、略同じである。なお、ドレイン・カソード端子6は、本発明の「電極接続用導体部」および「第2接続用導体」の一例である。

 アノード端子7は、接合材8を介して半導体素子3の表面上(アノード電極3a上)に接合されている。また、第1実施形態では、アノード端子7は、柱形状を有しており、半導体素子3の表面上からパワーモジュール本体部100a(100b)の上方(矢印Z1方向)に向かって延びるように形成されている。また、アノード端子7の上面7aは、略平坦で、かつ、平面的に見て、略矩形形状(図2参照)を有する。また、アノード端子7は、半導体素子3が発生する熱を上面7aから放熱する機能を有する。なお、アノード端子7は、本発明の「電極接続用導体」、「第1電極用導体」および「ダイオード電極用導体」の一例である。

 また、ゲート端子4の上面4a、ソース端子5の上面5a、ドレイン・カソード端子6の上面6a、およびアノード端子7の上面7aは、略同じ高さを有するように形成されている。

 なお、一般的なパワーモジュールでは、半導体素子と電極との間の接合は、DBCなど絶縁回路基板上の導体部分とワイヤボンディングを介して配線されている。しかしながら、このような配線方法では、配線インダクタンスが比較的大きくなるため、パワーモジュールを高周波でスイッチングした場合、スイッチングロスが増加する。また高温でスイッチングさせた場合、電気抵抗の増加による発熱が生じる。一方、第1実施形態のゲート端子4、ソース端子5、ドレイン・カソード端子6(アノード端子7)は、接合材8を介して半導体素子2(半導体素子3)に直接接合されることにより、ワイヤボンディングを用いる場合に比べて配線の面積が増加し、配線インダクタンスが小さくなる。よってパワーモジュール本体部100a(100b)を高周波でスイッチングさせても電気抵抗の増加による発熱および電力ロスの低減が可能となる。

 また、図2~図4に示すように、半導体素子2、半導体素子3、ゲート端子4、ソース端子5、ドレイン・カソード端子6、アノード端子7およびドレイン・カソード電極放熱板1の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材10が設けられている。これにより、樹脂材10は、パワーモジュール本体部100a(100b)の外形面を形成する。この樹脂材10は、半導体素子2、半導体素子3、ゲート端子4、ソース端子5、ドレイン・カソード端子6、アノード端子7間の絶縁を行う絶縁体としての機能と、半導体素子2および半導体素子3への水分などの浸入を防止する封止材としての機能とを有する。なお、樹脂材10は、本発明の「封止材」の一例である。

 また、図5に示すように、樹脂材10は、ゲート端子4の上面4a、ソース端子5の上面5a、ドレイン・カソード端子6の上面6aおよびアノード端子7の上面7aが、上面から露出するように設けられる。なお、樹脂材10の上面は、ゲート端子4の上面4a、ソース端子5の上面5a、ドレイン・カソード端子6の上面6aおよびアノード端子7の上面7aと略同じ高さを有する。そして、樹脂材10(パワーモジュール本体部100a、100b)から露出したゲート端子4の上面4a、ソース端子5の上面5a、ドレイン・カソード端子6の上面6aおよびアノード端子7の上面7aにおいて、外部との電気的接続が行われるように構成されている。また、図6に示すように、ドレイン・カソード電極放熱板1は、樹脂材10の裏面から露出している。

 第1実施形態では、上記のように、パワーモジュール本体部100a(100b)の上面において露出したゲート端子4(ソース端子5、ドレイン・カソード端子6、アノード端子7)の上面4a(上面5a、上面6a、上面7a)において外部との電気的接続を行うことによって、パワーモジュール本体部100a(100b)と外部の配線とを接続するために電極をパワーモジュール本体部100a(100b)の側面からはみ出させる場合と異なり、パワーモジュール本体部100a(100b)が大きくなるのを抑制することができる。その結果、パワーモジュール本体部100a(100b)の小型化を図ることができる。また、同電位の複数の電極同士を電気的に接続するドレイン・カソード電極放熱板1(ドレイン・カソード端子6)の略平坦な上面(上面6a)を露出させることによって、同電位の複数の電極同士を接続する比較的平面積の大きいドレイン・カソード電極放熱板1(ドレイン・カソード端子6)の上面(上面6a)により、半導体素子2および3から発生する熱を上方へ放熱する際の放熱量をより増加させることができる。また、同電位である半導体素子2のドレイン電極2cと半導体素子3のカソード電極3bとを接続するようにドレイン・カソード電極放熱板1を構成する。これにより、同電位の複数の電極に個別に接続された複数の導体部を個別に外部と電気的に接続する構造に比べて、構造を簡素化しながら容易に外部と電気的に接続することができる

 また、第1実施形態では、上記のように、ゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7が、上方に延びる柱形状を有する。また、ゲート端子4の上面4a、ソース端子5の上面5a、ドレイン・カソード端子6の上面6aおよびアノード端子7の上面7aが略平坦に形成されている。これにより、ゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7が柱形状を有しているので、ゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7がたとえば細いワイヤー状である場合と異なり、配線インダクタンスを小さくすることができる。その結果、配線インダクタンスが大きいことに起因して、半導体素子2および3が高速に動作できなくなるのを抑制することができる。また、柱形状のゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7により、細いワイヤー状の電極用導体を用いる場合よりも放熱量を増加させることができるので、放熱性を向上させることができる。

 また、第1実施形態では、上記のように、ドレイン・カソード端子6を、パワーモジュール本体部100a(100b)の端部近傍に配置することによって、ゲート端子4およびソース端子5をパワーモジュール100a(100b)の中央部に配置することにより、ドレイン・カソード端子6と、ゲート端子4およびソース端子5と、の間の距離を大きくすることができるので、ドレイン・カソード端子6と、ゲート端子4およびソース端子5と、が短絡するのを抑制することができる。

 また、第1実施形態では、樹脂材10を、パワーモジュール100a(100b)の外形面を構成するように設けることによって、半導体素子2、半導体素子3、ゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7が樹脂材10の内部に含まれるので、外部からの衝撃に起因して半導体素子2および3が破損するのを抑制することができる。また、ゲート端子4、ソース端子5、ドレイン・カソード端子6およびアノード端子7が短絡するのを抑制することができる。

 また、第1実施形態では、上記のように、半導体素子2および3を、SiCからなる半導体にすることによって、Siからなる半導体の場合より高温に動作させることができる。

 また、第1実施形態では、上記のように、樹脂材10の上面から露出されたゲート端子4(ソース端子5、ドレイン・カソード端子6、アノード端子7)の略平坦な上面4a(上面5a、上面6a、上面7a)に電気的に接続される配線基板21を設けることによって、容易に、配線基板21を介してゲート端子4(ソース端子5、ドレイン・カソード端子6、アノード端子7)に電力を供給することができる。

 (第2実施形態)
 次に、図8~図11を参照して、第2実施形態について説明する。この第2実施形態では、上記第1実施形態のソース端子5の上面5aとアノード端子7の上面7aとが電気的に接続されている。

 図8に示すように、パワーモジュール本体部100cでは、同電位であるソース端子5の上面5aとアノード端子7の上面7aとが、接続用金属板11によって接続されている。これにより、ソース端子5とアノード端子7とが電気的に接続(図11参照)される。ソース端子5の上面5aとアノード端子7の上面7aとは、半田からなる接合材8を介して接続用金属板11に接続されている。接続用金属板11は、ソース端子5の略平坦な上面5aとアノード端子7の略平坦な上面7aとに跨るように配置されている。また、接続用金属板11の上面11aは、略平坦に形成されている。

 また、同電位である半導体素子2の裏面のドレイン電極2cと半導体素子3の裏面のカソード電極3bとを接続するようにドレイン・カソード電極放熱板1が設けられている。ドレイン・カソード電極放熱板1の表面上には、半導体素子2および半導体素子3から離間するように、ドレイン・カソード電極放熱板1の端部近傍に6つのドレイン・カソード端子6が配置されている。そして、ゲート端子4の上面4aと、接続用金属板11の上面11aと、6つのドレイン・カソード端子6の上面6aとは、互いに略同じ高さを有する。なお、接続用金属板11は、本発明の「第1接続用導体」および「第1金属板」の一例である。

 また、図9に示すように、半導体素子2、半導体素子3、ゲート端子4、接続用金属板11、ドレイン・カソード端子6、およびドレイン・カソード電極放熱板1の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材10aが設けられている。これにより、樹脂材10aは、パワーモジュール本体部100cの外形面を形成する。なお、樹脂材10aは、本発明の「封止材」の一例である。

 また、樹脂材10aは、ゲート端子4の上面4a、接続用金属板11の上面11a、および、ドレイン・カソード端子6の上面6aが、上面から露出するように設けられる。なお、樹脂材10aの上面は、ゲート端子4の上面4a、接続用金属板11の上面11a、および、ドレイン・カソード端子6の上面6aと略同じ高さを有する。そして、樹脂材10aから露出したゲート端子4の上面4a、接続用金属板11の上面11a、および、ドレイン・カソード端子6の上面6aにおいて、外部との電気的接続が行われるように構成されている。また、図10に示すように、ドレイン・カソード電極放熱板1は、樹脂材10aの裏面から露出している。

 第2実施形態では、上記のように、同電位であるソース端子5の上面5aとアノード端子7の上面7aとを接続用金属板11によって接続する。これにより、ソース端子5の上面5aとアノード端子7の上面7aとが接続用金属板11により接続されていない場合と比べて、パワーモジュール本体部100cの下面側の金属部分(ドレイン・カソード電極放熱板1)と、上面側の金属部分(ゲート端子4の上面4a、接続用金属板11の上面11aおよびドレイン・カソード端子6の上面6a)との面積の差が小さくなる。その結果、パワーモジュール本体部100cの下面側と上面側とで、金属部分の熱膨張の差が小さくなる。これにより、金属部分の熱膨張の差に起因して、パワーモジュール本体部100cの各接合部におけるクラックの発生を抑制することができる。その結果、パワーモジュール本体部100cの長寿命化、高信頼化を図ることができる。また、同電位であるソース端子5の上面5aとアノード端子7の上面7aとを接続用金属板11によって接続することによって、ソース端子5の上面5aとアノード端子7の上面7aとが接続用金属板11により接続されていない場合と比べて、上面からの放熱面積を増加させることができるので、放熱量を増加させることができる。

 また、第2実施形態では、上記のように、ソース端子5の略平坦な上面5aとアノード端子7の略平坦な上面7aとに跨るように接続用金属板11を配置する。これにより、容易に、ソース端子5とアノード端子7とを電気的に接続することができる。

 また、第2実施形態では、上記のように、ゲート端子4の上面4a、接続用金属板11の上面11a、および、ドレイン・カソード端子6の上面6aが、上面から露出するように樹脂材10aを設ける。これにより、ゲート端子4、接続用金属板11、および、ドレイン・カソード端子6が、樹脂材10aに覆われている場合と異なり、半導体素子2および半導体素子3から発熱された熱をゲート端子4の上面4a、接続用金属板11の上面11a、および、ドレイン・カソード端子6の上面6aから上方へ放熱する際の放熱量を増加させることができる。また、ゲート端子4の上面4a、接続用金属板11の上面11a、および、ドレイン・カソード端子6の上面6aを樹脂材10aの上面において露出させることにより、樹脂材10aの上面において外部との電気的な接続を容易に行うことができる。

 また、第2実施形態では、上記のように、ゲート端子4の上面4aと、接続用金属板11の上面11aと、6つのドレイン・カソード端子6の上面6aとを、互いに略同じ高さを有するように構成する。これにより、ゲート端子4、接続用金属板11およびドレイン・カソード端子6の上面において外部との電気的な接続を行う際に、配線基板や電極などを容易に配置することができる。その結果、外部との電気的な接続を容易に行うことができる。

 (第3実施形態)
 次に、図12~図14を参照して、第3実施形態について説明する。この第3実施形態では、上記半導体素子2と半導体素子3とが1つずつ設けられる第1実施形態と異なり、半導体素子2と半導体素子3とが、それぞれ、複数設けられている。

 図12に示すように、パワーモジュール本体部100dでは、2つの半導体素子52aおよび52bと、2つの半導体素子53aおよび53bとが、それぞれ、半田からなる接合材8を介してドレイン・カソード電極放熱板1の表面上に接合されている。半導体素子52aおよび52bは、Si系半導体より高温動作可能なシリコンカーバイトのFET(電界効果トランジスタ)である。また、半導体素子53aおよび53bは、Si系半導体より高温動作が可能なシリコンカーバイド(SiC)で還流ダイオードとして機能するファーストリカバリーダイオード(FRD)からなる。なお、半導体素子52aおよび52bのドレイン電極がドレイン・カソード電極放熱板1(ドレイン・カソード端子6)に電気的に接続(図14参照)されている。また、半導体素子53aおよび53bのカソード電極がドレイン・カソード電極放熱板1(ドレイン・カソード端子6)に電気的に接続(図14参照)されている。また、半導体素子52aおよび52bの上面には、それぞれ、ゲート端子54aおよび54bが接続されている。また、半導体素子52aおよび52bの上面には、それぞれ、ソース端子55aおよび55bが接続されている。また、半導体素子53aおよび53bの上面には、それぞれ、アノード端子57aおよび57bが接続されている。なお、半導体素子52a(52b)は、本発明の「電力変換用半導体素子」および「電圧駆動型トランジスタ素子」の一例である。また、半導体素子53a(53b)は、本発明の「電力変換用半導体素子」および「還流ダイオード素子」の一例である。

 また、図13に示すように、半導体素子52aおよび52b、半導体素子53aおよび53b、ゲート端子54aおよび54b、ソース端子55aおよび55b、ドレイン・カソード端子6、アノード端子57aおよび57b、ドレイン・カソード電極放熱板1の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材10bが設けられている。これにより、樹脂材10bは、パワーモジュール本体部100dの外形面を形成する。なお、樹脂材10bは、本発明の「封止材」の一例である。

 また、図13に示すように、樹脂材10bは、ゲート端子54aの上面541a、ゲート端子54bの上面541b、ソース端子55aの上面551a、ソース端子55bの上面551b、ドレイン・カソード端子6の上面6a、アノード端子57aの上面571a、アノード端子57bの上面571bが、上面から露出するように設けられる。

 第3実施形態では、上記のように、パワーモジュール本体部100dに、2つの半導体素子52aおよび52bと、2つの半導体素子53aおよび53bとを設ける。これにより半導体素子の並列数が多くなるので大電流を流すことができる。

 なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。

 (第4実施形態)
 次に、図15~図17を参照して、第4実施形態について説明する。この第4実施形態では、上記第3実施形態の2つの半導体素子52aおよび52bのソース端子55aおよび55b同士を電気的に接続している。また、上記第3実施形態の2つの半導体素子53aおよび53bのアノード端子57aおよび57b同士を電気的に接続している。

 図15に示すように、パワーモジュール本体部100eでは、2つの半導体素子52aおよび52bのソース端子55aおよび55b同士が、半田からなる接合材8を介して接続用金属板12により接続されている。これにより、2つの半導体素子52aおよび52bが並列接続(図17参照)される。また、2つの半導体素子53aおよび53bのアノード端子57aおよび57b同士が、半田からなる接合材8を介して接続用金属板13により接続されている。これにより、2つの半導体素子53aおよび53bが並列接続(図17参照)される。

 また、図16に示すように、樹脂材10cは、ゲート端子54aの上面541a、ゲート端子54bの上面541b、接続用金属板12の上面12a、接続用金属板13の上面13a、および、ドレイン・カソード端子6の上面6aが、上面から露出するように設けられる。なお、樹脂材10cは、本発明の「封止材」の一例である。

 第4実施形態では、上記のように、2つの半導体素子52aおよび52bのソース端子55aおよび55b同士を接続用金属板12により接続する。また、2つの半導体素子53aおよび53bのアノード端子57aおよび57b同士を接続用金属板13により接続する。これにより、上記第2実施形態と比べて、パワーモジュール本体部100eの下面側の金属部分(ドレイン・カソード電極放熱板1)と、上面側の金属部分(ゲート端子4の上面4a、接続用金属板12の上面12a、接続用金属板13の上面13aおよびドレイン・カソード端子6の上面6a)との面積の差がより小さくなる。その結果、パワーモジュール本体部100eの下面側と上面側とで、金属部分の熱膨張の差がより小さくなる。これにより、金属部分の熱膨張の差に起因して、パワーモジュール本体部100eの各接合部におけるクラックの発生をより抑制することができる。その結果、パワーモジュール本体部100eの長寿命化、高信頼化をより図ることができる。また、ソース端子55aおよび55b(アノード端子57aおよび57b)同士を接続用金属板12(13)により接続することによって、ソース端子55aおよび55b(アノード端子57aおよび57b)が接続用金属板12(13)により接続されていない場合と比べて、上面からの放熱面積を増加させることができるので、放熱量を増加させることができる。

 なお、第4実施形態のその他の効果は、上記第2および第3実施形態と同様である。

 (第5実施形態)
 次に、図18~図20を参照して、第5実施形態について説明する。この第5実施形態では、上記第3実施形態の半導体素子52aのソース端子55a、半導体素子52bのソース端子55b、半導体素子53aのアノード端子57a、および、半導体素子53bのアノード端子57bを電気的に接続している。

 図18に示すように、パワーモジュール本体部100fでは、半導体素子52aのソース端子55a、半導体素子52bのソース端子55b、半導体素子53aのアノード端子57a、および、半導体素子53bのアノード端子57bが、半田からなる接合材8を介して接続用金属板14により接続されている。これにより、4つの半導体素子53aおよび53b、半導体素子52aおよび52bが並列接続(図20参照)される。

 また、図19に示すように、樹脂材10dは、ゲート端子54aの上面541a、ゲート端子54bの上面541b、接続用金属板14の上面14a、および、ドレイン・カソード端子6の上面6aが、上面から露出するように設けられる。なお、樹脂材10dは、本発明の「封止材」の一例である。

 第5実施形態では、上記のように、半導体素子52aのソース端子55a、半導体素子52bのソース端子55b、半導体素子53aのアノード端子57a、および、半導体素子53bのアノード端子57bを接続用金属板14により接続する。これにより、上記第4実施形態と比べて、パワーモジュール本体部100fの下面側の金属部分(ドレイン・カソード電極放熱板1)と、上面側の金属部分(ゲート端子4の上面4a、接続用金属板14の上面14aおよびドレイン・カソード端子6の上面6a)との面積の差がさらに小さくなる。その結果、パワーモジュール本体部100fの下面側と上面側とで、金属部分の熱膨張の差がさらに小さくなる。これにより、金属部分の熱膨張の差に起因して、パワーモジュール本体部100fの各接合部におけるクラックの発生をさらに抑制することができる。その結果、パワーモジュール本体部100fの長寿命化、高信頼化をさらに図ることができる。また、ソース端子55a、ソース端子55b、アノード端子57a、および、アノード端子57bを接続用金属板14により接続することによって、ソース端子55a、ソース端子55b、アノード端子57a、および、アノード端子57bが接続用金属板14により接続されていない場合と比べて、上面からの放熱面積を増加させることができるので、放熱量を増加させることができる。

 なお、第5実施形態のその他の効果は、上記第2および第3実施形態と同様である。

 (第6実施形態)
 次に、図21~図23を参照して、第6実施形態について説明する。この第6実施形態では、ドレイン・カソード端子6が柱形状に形成されている上記第1~第5実施形態と異なり、ドレイン・カソード端子61がケース状(枠状)に形成されている。

 図21に示すように、パワーモジュール本体部100gでは、半導体素子2と、半導体素子3とは、それぞれ、半田からなる接合材8を介してドレイン・カソード電極放熱板1aの表面上に接合されている。また、ゲート端子4とソース端子5とが、接合材8を介して半導体素子2の表面上に接合されている。また、アノード端子7が、接合材8を介して半導体素子3の表面上に接合されている。なお、ドレイン・カソード電極放熱板1aは、本発明の「第2電極用導体」および「第2金属板」の一例である。

 ここで、第6実施形態では、半導体素子2および半導体素子3をそれぞれ取り囲むように、ケース状(枠状)のドレイン・カソード端子61が接合材8または還元法によりドレイン・カソード電極放熱板1aの表面上に接合されている。還元法とは、たとえば銅(Cu)からなるドレイン・カソード端子61とドレイン・カソード電極放熱板1aとを熱することにより、ドレイン・カソード端子61とドレイン・カソード電極放熱板1aとの表面に形成される酸化銅から酸素を解離(還元)させた後、ドレイン・カソード端子61とドレイン・カソード電極放熱板1aとを接合する方法である。また、ドレイン・カソード端子61には、2つの開口部61aおよび61bが設けられている。開口部61aと61bとの間には、仕切り壁61cが設けられている。半導体素子2は、開口部61aの内部に配置されている。半導体素子3は、開口部61bの内部に配置されている。そして、半導体素子2のドレイン電極と、半導体素子3のカソード電極と、ドレイン・カソード端子61とが同電位(図23参照)になる。なお、ドレイン・カソード端子61は、本発明の「電極接続用導体部」、「第2接続用導体」、および、「ケース部」の一例である。

 また、図22に示すように、ドレイン・カソード端子61の開口部61aおよび61bの内部には、シリコンゲルなどからなる絶縁性の樹脂材10eが充填されている。樹脂材10eは、ゲート端子4の上面4a、ソース端子5の上面5aおよびアノード端子7の上面7aが、上面から露出するように設けられる。なお、樹脂材10eは、本発明の「封止材」の一例である。

 第6実施形態では、上記のように、半導体素子2および半導体素子3をそれぞれ取り囲むように、ドレイン・カソード電極放熱板1aの表面上に接合されたケース状(枠状)のドレイン・カソード端子61を設ける。これにより、ドレイン・カソード端子が柱形状に形成されている場合と比べて、表面積が大きくなる分、半導体素子2および半導体素子3から発熱された熱をより上方へ放熱させることができる。

 また、第6実施形態では、上記のように、樹脂材10eをドレイン・カソード端子61の開口部61aおよび61bの内部に充填する。これにより、樹脂材10eがパワーモジュール本体部100gからはみ出すのを容易に抑制することができる。

 (第7実施形態)
 次に、図24~図26を参照して、第7実施形態について説明する。この第7実施形態では、上記第6実施形態のソース端子5の上面5aとアノード端子7の上面7aとが電気的に接続されている。

 図24に示すように、パワーモジュール本体部100hでは、同電位であるソース端子5の上面5aとアノード端子7の上面7aとが、接続用金属板11によって接続されている。これにより、ソース端子5とアノード端子7とが電気的に接続(図26参照)される。また、半導体素子2および半導体素子3をそれぞれ取り囲むように、ケース状のドレイン・カソード端子62が接合材8を介してドレイン・カソード電極放熱板1aの表面上に接合されている。ドレイン・カソード端子62には、1つの開口部62aが設けられている。半導体素子2および半導体素子3は、1つの開口部62aの内部に配置されている。なお、ドレイン・カソード端子62は、本発明の「電極接続用導体部」、「第2接続用導体」および「ケース部」の一例である。

 また、図25に示すように、ドレイン・カソード端子62の開口部62aの内部には、シリコンゲルなどからなる絶縁性の樹脂材10fが充填されている。樹脂材10fは、ゲート端子4の上面4aおよび接続用金属板11の上面11aが、上面から露出するように設けられている。なお、樹脂材10fは、本発明の「封止材」の一例である。

 なお、第7実施形態の効果は、上記第2および第6実施形態と同様である。

 (第8実施形態)
 次に、図27~図29を参照して、第8実施形態について説明する。この第8実施形態では、上記第4実施形態の柱形状のドレイン・カソード端子6の代わりに、上記第6実施形態のケース状(枠状)のドレイン・カソード端子61が用いられている。

 図27に示すように、パワーモジュール本体部100iでは、2つの半導体素子52aおよび52bのソース端子55aおよび55b同士が、接続用金属板12により接続されている。これにより、2つの半導体素子52aおよび52bが並列接続(図29参照)される。また、2つの半導体素子53aおよび53bのアノード端子57aおよび57b同士が、接続用金属板13により接続されている。これにより、2つの半導体素子53aおよび53bが並列接続(図29参照)される。

 また、半導体素子2および半導体素子3をそれぞれ取り囲むように、ケース状のドレイン・カソード端子61が接合材8を介してドレイン・カソード電極放熱板1aの表面上に接合されている。また、図28に示すように、ドレイン・カソード端子61の2つの開口部61aおよび61bの内部には、シリコンゲルなどからなる絶縁性の樹脂材10gが充填されている。樹脂材10gは、ゲート端子4の上面4a、接続用金属板12の上面12aおよび接続用金属板13の上面13aが、上面から露出するように設けられる。なお、樹脂材10gは、本発明の「封止材」の一例である。

 なお、第8実施形態の効果は、上記第4および第6実施形態と同様である。

 (第9実施形態)
 次に、図30~図32を参照して、第9実施形態について説明する。この第9実施形態では、上記第5実施形態の四角柱形状のドレイン・カソード端子6の代わりに、上記第7実施形態のケース状(枠状)のドレイン・カソード端子62が用いられている。

 図30に示すように、パワーモジュール本体部100jでは、半導体素子52aのソース端子55aと、半導体素子52bのソース端子55bと、半導体素子53aのアノード端子57a、半導体素子53bのアノード端子57bとが、半田からなる接合材8を介して接続用金属板14により接続されている。これにより、4つの半導体素子52aおよび52b、半導体素子53aおよび53bが並列接続(図32参照)される。また、半導体素子2および半導体素子3をそれぞれ取り囲むように、ケース状のドレイン・カソード端子62が接合材8を介してドレイン・カソード電極放熱板1aの表面上に接合されている。

 また、ドレイン・カソード端子62の開口部62aの内部には、シリコンゲルなどからなる絶縁性の樹脂材10hが充填されている。樹脂材10hは、ゲート端子4の上面4aおよび接続用金属板14の上面14aが、上面から露出するように設けられる。なお、樹脂材10hは、本発明の「封止材」の一例である。

 なお、第9実施形態の効果は、上記第5および第7実施形態と同様である。

 (第10実施形態)
 次に、図33~図35を参照して、第10実施形態について説明する。この第10実施形態では、上記第6実施形態のドレイン・カソード端子61に、段差部64aおよび64bが設けられている。

 図33に示すように、パワーモジュール本体部100kでは、半導体素子2および半導体素子3をそれぞれ取り囲むように、ケース状(枠状)のドレイン・カソード端子63が接合材8を介してドレイン・カソード電極放熱板1aの表面上に接合されている。ドレイン・カソード端子63には、開口部63aおよび63bが設けられている。半導体素子2は、開口部63aの内部に配置されている。半導体素子3は、開口部63bの内部に配置されている。なお、ドレイン・カソード電極放熱板1aは、本発明の「電極接続用導体部」および「第2電極用導体」の一例である。また、ドレイン・カソード端子63は、本発明の「電極接続用導体部」および「第2接続用導体」の一例である。

 ここで、第10実施形態では、ドレイン・カソード端子63の開口部63aのソース端子5(突出部5b)に対向する部分には、周状に段差部64aが形成されている。なお、図35に示すように、段差部64aの深さD1は、ソース端子5の上部の突出部5bの厚みt1よりも大きくなる(D1>t1)ように形成されている。また、突出部5bのX方向側の端部と、ドレイン・カソード端子63のX方向側の内側面との間の幅W1は、パワーモジュール本体部100kで使用する電圧に応じて必要な絶縁距離を確保するように設定される。また、突出部5bのX方向側の端部と、段差部64aのX方向側の内側面との間の幅W2は、シリコンゲルなどからなる絶縁性の樹脂材10i(図34参照)が流動できる程度の寸法を考慮して設定される。なお、ドレイン・カソード端子63の開口部63bのソース端子5(突出部5b)に対向する部分にも、同様に、周状に段差部64bが形成されている。なお、ソース端子5は、本発明の「上面側電極用導体」の一例である。

 第10実施形態では、上記のように、ドレイン・カソード端子63のソース端子5に対向する部分に段差部64aおよび64bを設ける。これにより、ソース端子5(アノード端子7)とドレイン・カソード端子63との間の絶縁距離を保ちながら、シリコンゲルなどからなる絶縁性の樹脂材10iを流動させることができる。

 なお、第10実施形態のその他の効果は、上記第6実施形態と同様である。

 (第11実施形態)
 次に、図36~図38を参照して、第11実施形態について説明する。この第11実施形態では、上記パワーモジュール本体部が、ピン状(円柱形状)に形成されている金属端子を介して配線基板に取り付けられている第1実施形態と異なり、パワーモジュール本体部100lが弾性変形可能な接続用電極71を介して配線基板21aに取り付けられている。

 図36および図37に示すように、パワーモジュール101は、パワーモジュール本体部100lと、配線基板21aと、パワーモジュール本体部100lおよび配線基板21aを接続する接続用電極71とによって構成されている。なお、接続用電極71は、本発明の「接続部材」の一例である。

 パワーモジュール本体部100lでは、金属板からなるドレイン・カソード電極放熱板111の表面上に、複数の半導体素子112が接合材113を介して接合されている。なお、ドレイン・カソード電極放熱板111は、本発明の「第2電極用導体」および「第2金属板」の一例である。また、ドレイン・カソード電極放熱板111は、同電位である複数の半導体素子112の裏面の電極同士を接続するように構成されている。また、半導体素子112は、Si系半導体より高温動作可能なシリコンカーバイトのFET(電界効果トランジスタ)および還流ダイオードとして機能するファーストリカバリーダイオード(FRD)を含む。なお、半導体素子112は、本発明の「電力変換用半導体素子」、「電圧駆動型トランジスタ素子」および「還流ダイオード素子」の一例である。

 また、半導体素子112の表面上には、接合材113を介して略平坦な上面を有する半導体用端子114が接続されている。なお、半導体用端子114は、ゲート端子、ソース端子、アノード端子などとして機能する。また、半導体用端子114は、本発明の「電極接続用導体」、「第1電極用導体」、「トランジスタ電極用導体」、および、「ダイオード電極用導体」の一例である。

 ドレイン・カソード電極放熱板111の表面上には、略平坦な上面を有するケース状(枠状)のドレイン・カソード端子115が接合されている。なお、ドレイン・カソード端子115は、ドレイン端子およびカソード端子として機能する。また、ケース状のドレイン・カソード端子115には、開口部115aおよび115bが設けられており、複数の半導体素子112は、開口部115aおよび115bの内部に配置されている。なお、開口部115aおよび115bの内部には、図示しないシリコンゲルなどからなる絶縁性の樹脂材が充填される。また、ドレイン・カソード端子115は、本発明の「第2接続用導体」および「ケース部」の一例である。

 図37に示すように、半導体用端子114の表面上に接合材113を介して接続用電極71が接合されている。また、ケース状のドレイン・カソード端子115の表面上に接合材113を介して接続用電極71が接合されている。そして、接続用電極71の表面上に接合材113を介して配線基板21aが接合されている。

 図38に示すように、接続用電極71は、金属板72と、金属板73と、複数のワイヤー状金属74とから構成されている。金属板72と金属板73とは、それぞれ、凸部72aと凸部73aとを有している。金属板72と金属板73とは、凸部72aと凸部73aとが対向するように配置されている。そして、ワイヤー状金属74は、略楕円形状を有しており、凸部72aの側面と凸部73aの側面とにロウ付けや還元法などにより接合されている。また、ワイヤー状金属74は、銅やアルミニウムなどにより形成されている。なお、金属板72と、金属板73とは、それぞれ、本発明の「第2接続金属板」および「第1接続金属板」の一例である。

 第11実施形態では、上記のように、半導体用端子114(ドレイン・カソード端子115)の略平坦な上面を、弾性変形可能な接続用電極71を介して配線基板21aと電気的に接続する。配線基板21aと半導体用端子114(ドレイン・カソード端子115)との熱膨張率は、一般的には異なるので、配線基板21aと半導体用端子114(ドレイン・カソード端子115)との間に熱応力が発生する。また、配線基板21aがパワーモジュール本体部100lに対して傾く場合もある。そこで、弾性変形可能な接続用電極71を介して半導体用端子114(ドレイン・カソード端子115)と配線基板21aとを接続することにより、熱応力や傾きが弾性変形可能な接続用電極71により吸収される。その結果、パワーモジュール本体部100lに応力が過度に付加されるのが抑制されるので、パワーモジュール本体部100lの信頼性を向上させることができる。また、パワーモジュール本体部100lと配線基板21aとの間の上下方向やねじれ方向の寸法誤差を、弾性変形可能な接続用電極71により吸収することができる。

 また、第11実施形態では、上記のように、接続用電極71が弾性変形可能なワイヤー状金属74を含む。これにより、容易に、接続用電極71を上下方向やねじれ方向に弾性変形させることができる。

 (第12実施形態)
 次に、図39~図42を参照して、第12実施形態について説明する。この第12実施形態では、上記一対の金属板の凸部にワイヤー状金属が接続されている第11実施形態と異なり、平板状の一対の金属板76および77に略U字形状に形成されたワイヤー状金属78が接合されている。

 図39~図41に示すように、パワーモジュール102は、パワーモジュール本体部100mと、配線基板21aと、パワーモジュール本体部100mおよび配線基板21aを接続する接続用電極75とによって構成されている。なお、接続用電極75は、本発明の「接続部材」の一例である。

 パワーモジュール本体部100mは、上記第11実施形態のパワーモジュール本体部100l(図36参照)において、接続用電極71を接続用電極75に置き換えた構成になっている。なお、パワーモジュール本体部100mのその他の構成は、上記第11実施形態のパワーモジュール本体部100l(図36参照)と同様である。

 図42に示すように、接続用電極75は、平板状の金属板76および金属板77と、4つのワイヤー状金属78とから構成されている。ワイヤー状金属78は、略U字形状に形成されている。ワイヤー状金属78は、ワイヤー状金属78の両端部側が、それぞれ、金属板76と金属板77とに接続されている。ワイヤー状金属78と、金属板76および金属板77とは、ロウ付けや還元法などにより接合されている。また、ワイヤー状金属78は、銅やアルミニウムなどにより形成されている。なお、金属板76と、金属板77とは、それぞれ、本発明の「第2接続金属板」および「第1接続金属板」の一例である。

 なお、第12実施形態の効果は、第11実施形態と同様である。

 なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

 たとえば、上記第1~第12実施形態では、半導体素子として、Si系半導体より高温動作可能なシリコンカーバイトのFET(電界効果トランジスタ)およびファーストリカバリーダイオード(FRD)を用いる例を示したが、本発明はこれに限らない。たとえば、半導体素子として、窒化ガリウム(GaN)を用いてもよい。また、半導体素子として、シリコン(Si)のMOSFET(金属酸化膜型電界効果トランジスタ)を用いてもよい。また、半導体素子として、IGBT(絶縁ゲートバイポーラトランジスタ)を用いてもよい。

 また、上記第1~第12実施形態では、還流ダイオードとして、ファーストリカバリーダイオード(FRD)を用いる例を示したが、本発明はこれに限られない。たとえば、半導体素子として、ショットキーバリアダイオード(SBD)を用いてもよい。さらに、還流ダイオードであれば、その他のダイオードでもよい。

 また、上記第1~第12実施形態では、接合材が、Au-20Sn、Zn-30Sn、Pb-5Sn、有機層被覆ナノAg粒子などからなる例を示したが、本発明はこれに限られない。たとえば、接合材として、半田箔やクリーム半田を用いてもよい。

 また、上記第1~第12実施形態では、ゲート端子、ソース端子、ドレイン端子およびアノード端子が柱形状を有する例を示したが、本発明はこれに限られない。本発明では、ゲート端子、ソース端子、ドレイン端子およびアノード端子が柱形状以外の形状を有していてもよい。

 また、上記第11実施形態では、パワーモジュール本体部と配線基板とを弾性変形可能な接続用電極を介して接続する例を示したが、本発明はこれに限られない。たとえば、2つの配線基板を弾性変形可能な接続用電極を介して接続してもよい。

 また、上記第11実施形態では、弾性変形可能な接続用電極71に片側に4つずつのワイヤー状金属74が配置される(図38参照)例を示したが、本発明はこれに限られない。たとえば、図43に示すように、金属板79および80のX方向の長さを大きくして、弾性変形可能な接続用電極71aに片側にたとえば7つずつのワイヤー状金属74を配置してもよい。なお、金属板79と、金属板80とは、それぞれ、本発明の「第2接続金属板」および「第1接続金属板」の一例である。

 また、上記12実施形態では、略U字形状を有するワイヤー状金属78が用いられる例を示したが、本発明はこれに限られない。たとえば、図44に示すように、一対の平板状の金属板81および82間に、コイルバネ状に形成されたワイヤー状金属83を配置してもよい。なお、金属板81と、金属板82とは、それぞれ、本発明の「第2接続金属板」および「第1接続金属板」の一例である。

Claims (24)

  1.  電極を有する複数の電力変換用半導体素子と、
     前記複数の電力変換用半導体素子の電極のうち、同電位の複数の前記電極同士を電気的に接続するとともに、前記複数の電力変換用半導体素子よりも上方の位置に、外部との電気的接続をとるための略平坦な上面を有する電極接続用導体部と、
     前記電力変換用半導体素子を覆う樹脂からなる封止材とを備え、
     前記電力変換用半導体素子と前記封止材とにより電力変換装置本体部が構成され、
     前記電力変換装置本体部の上面において前記電極接続用導体部の略平坦な上面を露出させるように構成されている、電力変換装置。
  2.  前記電極接続用導体部は、前記複数の電力変換用半導体素子の上面に配置された同電位の複数の前記電極同士、または、前記複数の電力変換用半導体素子の下面に配置された同電位の複数の前記電極同士の少なくとも一方を電気的に接続するように構成されている、請求項1に記載の電力変換装置。
  3.  前記電極接続用導体部は、
     前記複数の電力変換用半導体素子の上面側に配置され、前記複数の電力変換用半導体素子の上面に位置する複数の電極に電気的に接続されて上方に延びるとともに、略平坦な上面を有する複数の第1電極用導体と、
     前記複数の第1電極用導体のうち、同電位の前記第1電極用導体の略平坦な上面同士を接続するように前記同電位の第1電極用導体の上面上に配置され、前記外部との電気的接続をとるための略平坦な上面を有する第1接続用導体とを含む、請求項2に記載の電力変換装置。
  4.  前記第1接続用導体は、前記同電位の複数の第1電極用導体の略平坦な上面に跨るように配置された第1金属板からなる、請求項3に記載の電力変換装置。
  5.  前記封止材は、前記封止材の上面において、前記第1接続用導体の前記外部との電気的接続をとるための略平坦な上面を露出させるように構成されている、請求項3または4に記載の電力変換装置。
  6.  前記第1電極用導体は、上方に延びる柱形状を有するとともに、前記柱形状を有する前記第1電極用導体の上面が略平坦に形成されている、請求項3~5のいずれか1項に記載の電力変換装置。
  7.  前記電極接続用導体部は、
     前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する第2電極用導体と、
     前記第2電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する第2接続用導体とを含む、請求項2~6のいずれか1項に記載の電力変換装置。
  8.  前記第2接続用導体は、上方に延びる柱形状を有するとともに、前記柱形状を有する前記第2接続用導体の上面が略平坦に形成されている、請求項7に記載の電力変換装置。
  9.  前記電力変換装置本体部は、前記電極接続用導体部をさらに含み、
     前記柱形状を有する第2接続用導体は、前記電力変換装置本体部の端部近傍に配置されている、請求項8に記載の電力変換装置。
  10.  前記封止材は、前記封止材の上面において、前記第2接続用導体の前記外部との電気的接続をとるための略平坦な上面を露出させるように構成されている、請求項7~9のいずれか1項に記載の電力変換装置。
  11.  前記電極接続用導体部は、
     前記複数の電力変換用半導体素子の上面に位置する複数の電極に電気的に接続され、略平坦な上面を有する複数の第1電極用導体と、
     前記複数の第1電極用導体のうち、同電位の前記第1電極用導体の上面同士を接続するように前記同電位の第1電極用導体の上面上に配置され、前記外部との電気的接続をとるための略平坦な上面を有する第1接続用導体と、
     前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する第2電極用導体と、
     前記第2電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する第2接続用導体とを含み、
     前記第1接続用導体の略平坦な上面と、前記第2接続用導体の略平坦な上面とは、互いに略同じ高さを有する、請求項2~10のいずれか1項に記載の電力変換装置。
  12.  前記電極を有する複数の電力変換用半導体素子は、
     前記電極としての制御電極と第1電極と第2電極とを有する電圧駆動型トランジスタ素子と、
     前記電極としての第1ダイオード電極と第2ダイオード電極とを有する還流ダイオード素子とを含み、
     前記電極接続用導体部は、前記電圧駆動型トランジスタ素子と、前記還流ダイオード素子との少なくとも一方の同電位の複数の前記電極同士を電気的に接続するとともに、前記電圧駆動型トランジスタ素子および前記還流ダイオード素子の上方の位置に、前記外部との電気的接続をとるための略平坦な上面を有するように構成されている、請求項1~11のいずれか1項に記載の電力変換装置。
  13.  前記電極接続用導体部は、
     前記電圧駆動型トランジスタ素子の上面に位置する前記第1電極に電気的に接続されるとともに、上方に延びる柱形状を有するトランジスタ電極用導体と、
     前記還流ダイオード素子の上面に位置する前記第1ダイオード電極に電気的に接続されるとともに、上方に延びる柱形状を有するダイオード電極用導体と、
     同電位の前記トランジスタ電極用導体および前記ダイオード電極用導体の略平坦な上面同士を接続するように、前記同電位の前記トランジスタ電極用導体および前記ダイオード電極用導体の上面上に配置され、前記外部との電気的接続をとるための略平坦な上面を有する第1接続用導体とを含む、請求項12に記載の電力変換装置。
  14.  前記電圧駆動型トランジスタ素子および前記還流ダイオード素子は、それぞれ、複数設けられており、
     前記電極接続用導体部は、
     複数の前記電圧駆動型トランジスタ素子の上面に位置する複数の前記第1電極にそれぞれ電気的に接続されるとともに、上方に延びる柱形状を有する複数のトランジスタ電極用導体と、
     複数の前記還流ダイオード素子の上面に位置する複数の前記第1ダイオード電極にそれぞれ電気的に接続されるとともに、上方に延びる柱形状を有する複数のダイオード電極用導体と、
     同電位の複数の前記トランジスタ電極用導体の上面同士と、同電位の複数の前記ダイオード電極用導体の上面同士との少なくとも一方を電気的に接続するように配置され、前記外部との電気的接続をとるための略平坦な上面を有する第1接続用導体とを含む、請求項12に記載の電力変換装置。
  15.  前記電極接続用導体部は、
     前記複数の電力変換用半導体素子の下面側に配置され、前記電圧駆動型トランジスタ素子の第2電極と、前記還流ダイオード素子の第2ダイオード電極とに電気的に接続される共通の第2金属板からなる第2電極用導体と、
     前記第2電極用導体に電気的に接続されるとともに、前記電圧駆動型トランジスタ素子および前記還流ダイオード素子よりも上方に延びるように配置され、略平坦な上面を有する柱形状の第2接続用導体とを含む、請求項12~14のいずれか1項に記載の電力変換装置。
  16.  前記電圧変換用半導体素子と前記電極接続用導体部と前記封止材とを含む電力変換装置本体部をさらに備え、
     前記封止材は、電力変換装置本体部の外形面を構成するように設けられている、請求項1~15のいずれか1項に記載の電力変換装置。
  17.  前記電力変換用半導体素子を取り囲むように設けられたケース部をさらに備え、
     前記封止材は、前記電力変換用半導体素子を覆うように、前記ケース部内に充填されている、請求項1~16のいずれか1項に記載の電力変換装置。
  18.  前記ケース部は、前記電極接続用導体部を構成するとともに、
     前記複数の電力変換用半導体素子の下面側に配置され、前記複数の電力変換用半導体素子の下面に位置する複数の前記電極のうち、同電位の前記電極同士を接続する金属板からなる第2電極用導体と、
     前記第2電極用導体に電気的に接続されるとともに、前記複数の電力変換用半導体素子よりも上方に延びるように配置され、前記外部との電気的接続をとるための略平坦な上面を有する枠状の第2接続用導体とを含む、請求項17に記載の電力変換装置。
  19.  前記電力変換用半導体素子の上面に位置する電極に電気的に接続され、略平坦な上面を有する上面側電極用導体をさらに備え、
     前記枠状の第2接続用導体の上面の前記上面側電極用導体に対向する部分には、段差部が設けられている、請求項18に記載の電力変換装置。
  20.  前記電力変換用半導体素子は、SiCまたはGaNからなる半導体により形成されている、請求項1~19のいずれか1項に記載の電力変換装置。
  21.  前記封止材から露出された前記電極接続用導体部の略平坦な上面に電気的に接続される配線基板をさらに備える、請求項1~20のいずれか1項に記載の電力変換装置。
  22.  前記封止材から露出された前記電極接続用導体部の略平坦な上面は、弾性変形可能な接続部材を介して前記配線基板と電気的に接続されている、請求項21に記載の電力変換装置。
  23.  前記弾性変形可能な接続部材は、弾性変形可能なワイヤー状金属を含む、請求項22に記載の電力変換装置。
  24.  前記弾性変形可能な接続部材は、前記弾性変形可能なワイヤー状金属を挟むように配置された第1接続金属板および第2接続金属板をさらに含み、
     前記第1接続金属板は、前記電極接続用導体部の前記外部との電気的接続をとるための略平坦な上面に電気的に接続され、
    前記第2接続金属板は、前記配線基板に電気的に接続される、請求項23に記載の電力変換装置。
PCT/JP2010/062564 2009-08-03 2010-07-27 電力変換装置 WO2011016360A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009180598 2009-08-03
JP2009-180598 2009-08-03

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201080034372.6A CN102484109B (zh) 2009-08-03 2010-07-27 电力变换装置
JP2011525856A JP5678884B2 (ja) 2009-08-03 2010-07-27 電力変換装置
US13/364,606 US8546926B2 (en) 2009-08-03 2012-02-02 Power converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/364,606 Continuation US8546926B2 (en) 2009-08-03 2012-02-02 Power converter

Publications (1)

Publication Number Publication Date
WO2011016360A1 true WO2011016360A1 (ja) 2011-02-10

Family

ID=43544256

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062564 WO2011016360A1 (ja) 2009-08-03 2010-07-27 電力変換装置

Country Status (4)

Country Link
US (1) US8546926B2 (ja)
JP (1) JP5678884B2 (ja)
CN (1) CN102484109B (ja)
WO (1) WO2011016360A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172044A (ja) * 2012-02-22 2013-09-02 Rohm Co Ltd パワーモジュール半導体装置
JP2014099606A (ja) * 2012-11-13 2014-05-29 General Electric Co <Ge> 分離タブを備える低プロファイル表面実装パッケージ
JPWO2016084180A1 (ja) * 2014-11-27 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体駆動装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101482317B1 (ko) * 2012-10-30 2015-01-13 삼성전기주식회사 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지
US9275970B1 (en) * 2014-08-13 2016-03-01 Hamilton Sundstrand Corporation Wire bonds for electronics
JP6300751B2 (ja) * 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
JP6399962B2 (ja) * 2015-04-16 2018-10-03 三菱電機株式会社 半導体装置
CN106328621A (zh) * 2015-07-03 2017-01-11 国网智能电网研究院 垂直连接型功率模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2007273884A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp 半導体装置、半導体モジュールおよび半導体モジュールの製造方法
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置
JP2010129550A (ja) * 2008-11-25 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856962B2 (ja) * 1991-10-14 1999-02-10 オークマ株式会社 パワー配線基板
JP3261965B2 (ja) 1996-02-21 2002-03-04 富士電機株式会社 半導体装置
JP3383588B2 (ja) * 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
JP2000102253A (ja) * 1998-09-25 2000-04-07 Hitachi Ltd 電力変換装置
JP4826426B2 (ja) 2006-10-20 2011-11-30 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2007273884A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp 半導体装置、半導体モジュールおよび半導体モジュールの製造方法
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置
JP2010129550A (ja) * 2008-11-25 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172044A (ja) * 2012-02-22 2013-09-02 Rohm Co Ltd パワーモジュール半導体装置
JP2014099606A (ja) * 2012-11-13 2014-05-29 General Electric Co <Ge> 分離タブを備える低プロファイル表面実装パッケージ
JPWO2016084180A1 (ja) * 2014-11-27 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体駆動装置

Also Published As

Publication number Publication date
JPWO2011016360A1 (ja) 2013-01-10
US8546926B2 (en) 2013-10-01
CN102484109B (zh) 2014-12-10
CN102484109A (zh) 2012-05-30
US20120211767A1 (en) 2012-08-23
JP5678884B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
DE102007022428B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
US8928115B2 (en) Semiconductor package having internal shunt and solder stop dimples
CN100524737C (zh) 功率模块、相脚和三相变换器
DE10149580B4 (de) Halbleitervorrichtung
US7772709B2 (en) Resin sealed semiconductor device and manufacturing method therefor
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
US9490200B2 (en) Semiconductor device
US6946740B2 (en) High power MCM package
US8987777B2 (en) Stacked half-bridge power module
EP1411551A1 (en) Stacked semiconductor module and assembling method of the same
US6770964B2 (en) Semiconductor device including intermediate wiring element
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
US20070018197A1 (en) Semiconductor device
CN100347857C (zh) 功率半导体装置
US8736043B2 (en) Power device having a specific range of distances between collector and emitter electrodes
US8421235B2 (en) Semiconductor device with heat spreaders
US8039954B2 (en) Bidirectional switch module
JP2008060529A (ja) 複数の電子構成部品を備える2枚の基板を有するパワーエレクトロニックパッケージ
US9035453B2 (en) Semiconductor device
JP5831626B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001156225A (ja) 半導体装置
US6738258B2 (en) Power semiconductor module
US20090057929A1 (en) Semiconductor device
JP5259016B2 (ja) パワー半導体モジュール
CN1244064A (zh) 电力变换装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080034372.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10806359

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011525856

Country of ref document: JP

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10806359

Country of ref document: EP

Kind code of ref document: A1