JP2023081133A - 半導体モジュール、半導体装置、及び車両 - Google Patents

半導体モジュール、半導体装置、及び車両 Download PDF

Info

Publication number
JP2023081133A
JP2023081133A JP2021194852A JP2021194852A JP2023081133A JP 2023081133 A JP2023081133 A JP 2023081133A JP 2021194852 A JP2021194852 A JP 2021194852A JP 2021194852 A JP2021194852 A JP 2021194852A JP 2023081133 A JP2023081133 A JP 2023081133A
Authority
JP
Japan
Prior art keywords
auxiliary
electrode
main
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021194852A
Other languages
English (en)
Inventor
将英 神谷
Masahide Kamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021194852A priority Critical patent/JP2023081133A/ja
Priority to US17/956,806 priority patent/US20230170277A1/en
Priority to CN202211212467.3A priority patent/CN116207069A/zh
Publication of JP2023081133A publication Critical patent/JP2023081133A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Abstract

【課題】半導体モジュール及び半導体装置の特定配線の断線を早期に発見する。【解決手段】半導体モジュール１は、上面に少なくとも第１主電極３０ａを含む上面電極が形成された半導体素子３と、絶縁板２０の上面に、半導体素子が配置された第１回路板２２及び第２回路板２３を含む複数の回路板が配置された積層基板２と、第１主電極と電気的に接続される第１主端子６１と、第１主電極と電気的に接続される補助端子６３と、第１主電極と第１主端子とを電気的に接続する主電流配線部材４と、を備える。上面電極と補助端子との間には、上面電極から第１補助配線Ｗ３を介して補助端子に電気的に接続された、第１経路Ｒ１と、上面電極から主電流配線部材、第２回路板及び第２補助配線Ｗ５をこの順に介して補助端子に電気的に接続された、第２経路Ｒ２と、が設けられている。【選択図】図１

Description

本発明は、半導体モジュール、半導体装置、及び車両に関する。
半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
この種の半導体モジュールにおいて、例えば特許文献１では、積層基板の上面に半導体素子が配置されている。半導体素子の上面には、複数の電極（主電極、ゲート電極、及びセンス電極を含む）が形成されている。例えば半導体素子の主電極は、回路板、ワイヤ等の配線部材を介して外部接続用の主端子に電気的に接続されている。主端子を流れる電流経路の一部を形成するこれらの配線部材は、例えば主電流配線部材と呼ばれてもよい。
また、半導体素子には、スイッチング動作を制御するための制御配線が接続される。例えば、半導体素子のゲート電極は、ゲート配線を介して外部のゲート端子に接続される。更にゲート配線に対応して、半導体素子の主電極又はセンス電極は、補助配線を介して外部の補助電極に接続される。このような制御配線は、例えば制御用配線部材と呼ばれてもよい。
特開２０２１－０６８７４０号公報
ところで、半導体モジュールにおいては、主電流配線に比べて制御配線の方が流れる電流が小さい。このため、制御配線には比較的細いボンディングワイヤが採用される。また、制御配線の一端は、スイッチング動作に伴って発熱する半導体素子の表面に接続されている。この場合、制御配線は熱サイクルに伴って劣化し、最終的に断線に至ってしまうことが想定される。この結果、半導体モジュールの動作に影響を及ぼすおそれがあり、断線の早期発見が望まれている。
本発明はかかる点に鑑みてなされたものであり、特定配線の断線を早期に発見することが可能な半導体モジュールを提供することを目的の１つとする。
本発明の一態様の半導体モジュールは、上面に少なくとも第１主電極を含む複数の上面電極が形成された半導体素子と、絶縁板の上面に、前記半導体素子が配置された第１回路板及び第２回路板を含む複数の回路板が配置された積層基板と、前記第１主電極と電気的に接続される第１主端子と、前記上面電極と電気的に接続される補助端子と、前記第１主電極と前記第１主端子とを電気的に接続する主電流配線部材と、を備え、前記第１主電極と前記第１主端子との間には、前記第１主電極から前記主電流配線部材、及び前記第２回路板をこの順に介して前記第１主端子に電気的に接続された、主電流経路が設けられ、前記上面電極と前記補助端子との間には、前記上面電極から第１補助配線を介して前記補助端子に電気的に接続された、第１経路と、前記上面電極から前記主電流配線部材、前記第２回路板、及び第２補助配線をこの順に介して前記補助端子に電気的に接続された、第２経路と、が設けられている。
本発明によれば、特定配線の断線を早期に発見することが可能である。
本実施の形態に係る半導体装置の平面図である。 図１に示す半導体装置をＡ－Ａ線に沿って切断した断面図である。 図１に示す半導体装置をＢ－Ｂ線に沿って切断した断面図である。 本実施の形態に係る半導体装置の等価回路図である。 スイッチング動作時の出力変化を示すグラフである。 図１の部分拡大図である。 変形例に係る半導体装置を示す平面図である。 図７の変形例に係る半導体装置の等価回路図である。 他の変形例に係る半導体装置を示す平面図である。 図９の変形例に係る半導体装置の等価回路図である。 図１のバリエーションを示す半導体装置の平面図である。 本発明の半導体装置を適用した車両の一例を示す平面模式図である。
以下、本発明を適用可能な半導体モジュール及び半導体装置について説明する。図１は、本実施の形態に係る半導体装置の平面図である。図２は、図１に示す半導体装置をＡ－Ａ線に沿って切断した断面図である。図３は、図１に示す半導体装置をＢ－Ｂ線に沿って切断した断面図である。図４は、本実施の形態に係る半導体装置の等価回路図である。
また、以下の図において、複数の半導体素子が並ぶ方向をＸ方向、一対の主端子が対向する方向をＹ方向、半導体装置の高さ方向（基板の厚み方向）をＺ方向と定義することにする。図示されたＸ、Ｙ、Ｚの各軸は互いに直交し、右手系を成している。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体装置の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体装置の放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体装置の上面又は下面をＺ方向からみた場合を意味する。また、各図面における縦横比や各部材同士の大小関係は、あくまで模式図で表されるため、必ずしも一致しない。説明の便宜上、各部材同士の大小関係を誇張して表現している場合も想定される。
本実施の形態に係る半導体装置１００は、例えば産業用又は車載用モータのインバータ等に適用される電力変換装置である。図１から図３に示すように、半導体装置１００は、冷却器１０の上面に半導体モジュール１を配置して構成される。なお、半導体モジュール１に対して、冷却器１０は任意の構成である。
冷却器１０は、半導体モジュール１の熱を外部に放出するものであり、全体として直方体形状を有している。特に図示はしないが、冷却器１０は、ベース板の下面側に複数のフィンを設け、これらのフィンをウォータジャケットに収容して構成される。なお、冷却器１０は、これに限らず適宜変更が可能である。
半導体モジュール１は、ケース５内に積層基板２、半導体素子３、及び金属配線板４等を配置して構成される。
積層基板２は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板で構成される。積層基板２は、絶縁板２０と放熱板２１と複数の回路板２２－２５とを積層して構成され、全体として平面視矩形状（又は方形状）に形成されている。
具体的に絶縁板２０は、ＸＹ面に上面と下面を有する板状体で形成され、平面視矩形状を有している。絶縁板２０は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）と酸化ジルコニウム（ＺｒＯ２）等のセラミックス材料によって形成されてよい。
また、絶縁板２０は、例えば、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂、又は、熱硬化性樹脂にガラスやセラミックス材料をフィラーとして用いた複合材料によって形成されてよい。絶縁板２０は、好ましくは、可撓性を有し、例えば、熱硬化性樹脂を含む材料によって形成されてよい。なお、絶縁板２０は、絶縁層又は絶縁フィルムと呼ばれてもよい。
放熱板２１は、Ｚ方向に所定の厚みを有し、平面視矩形状を有している。放熱板２１は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。放熱板２１は、絶縁板２０の下面に配置されている。放熱板２１の下面は、冷却器１０に対する被取付面である。また、放熱板２１の下面は、半導体モジュール１の熱を放出するための放熱面（放熱領域）としても機能する。放熱板２１は、半田等の接合材（不図示）を介して冷却器１０の上面に接合される。放熱板２１は、サーマルグリスやサーマルコンパウンドなどの熱伝導材を介して冷却器１０の上面に配置されてもよい。
複数の回路板２２―２５は、それぞれが所定の厚みを有し、絶縁板２０の上面の所定箇所に配置されている。それぞれの回路板は、電気的に独立した島状に形成されている。例えば回路板２２（第１回路板）は、Ｘ方向に長い平面視矩形状を有しており、絶縁板２０上において、Ｙ方向正側に偏って配置されている。
回路板２３（第２回路板）は、平面視矩形状（又は方形状）を有しており、回路板２２のＹ方向負側の隣に配置されている。より具体的に回路板２３は、絶縁板２０上において、Ｙ方向負側に偏っていると共に、Ｘ方向略中央に配置されている。詳細は後述するが、回路板２２，２３は、主電流が流れる主電流経路の一部を構成する。
回路板２４（第３回路板）は、平面視矩形状（又は方形状）を有しており、絶縁板２０上において、Ｘ方向正側で且つ、Ｙ方向負側の角部に配置されている。すなわち、回路板２４の矩形状の部分は、回路板２３のＸ方向正側の隣で且つ、回路板２２のＹ方向負側の隣に配置されている。また、回路板２４は、矩形状の一辺の端部からＹ方向負側に向かって延びる長尺部分を有する。当該長尺部分は、後述する金属配線板４（連結部４２）の下方をくぐっている。
回路板２５（第４回路板）は、平面視矩形状（又は方形状）を有しており、絶縁板２０上において、Ｘ方向負側で且つ、Ｙ方向負側の角部に配置されている。すなわち、回路板２５の矩形状の部分は、回路板２３のＸ方向負側の隣で且つ、回路板２２のＹ方向負側の隣に配置されている。また、回路板２５は、矩形状の一辺の端部からＹ方向正側に向かって延びる長尺部分を有する。当該長尺部分は、後述する金属配線板４（連結部４２）の下方をくぐっている。回路板２３は、Ｘ方向において、回路板２４，２５の間に挟まれるように配置されている。回路板２４，２５は、制御信号の中継用の回路板（制御信号経路の一部）として機能する。
このように構成される各回路板の形状及び配置箇所、配置数は、これらに限らず適宜変更が可能である。また、これらの回路板２２－２５は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成されてよい。更に回路板２２－２５は、回路層又は回路パターンと呼ばれてもよい。
回路板２２の上面には、半田等の接合材Ｓを介して複数（本実施の形態では２つ）の半導体素子３が配置されている。半導体素子３は、例えばシリコン（Ｓｉ）等の半導体基板によって平面視矩形状に形成される。
また、半導体素子３は、上記のシリコンの他、炭化けい素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及びダイヤモンド等のワイドバンドギャップ半導体基板によって形成されたワイドバンドギャップ半導体素子（ワイドギャップ半導体素子と呼ばれてもよい）で構成されてもよい。
半導体素子３には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられてもよい。
例えば図４に示すように、半導体素子３は、ＭＯＳＦＥＴで構成されてよい。当該ＭＯＳＦＥＴには、ダイオード（後述するＦＷＤ）が内蔵されてよい。本実施の形態では、ダイオードが内蔵されたＳｉＣ－ＭＯＳＦＥＴを例にして説明する。また、この他に半導体素子３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とＦＷＤ（Free Wheeling Diode）素子の機能を一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子で構成されてもよい。
また、半導体素子は、これに限定されず、上記したスイッチング素子、ダイオード等を組み合わせて構成されてもよい。例えば、ＩＧＢＴ素子とＦＷＤ素子とが別体で構成されてもよい。また、半導体素子３として逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等を用いてもよい。また、半導体素子３の形状、配置数、配置箇所等は適宜変更が可能である。
このように構成される半導体素子３は、ＸＹ面に上面及び下面を有し、それぞれの面に電極が形成されている。例えば半導体素子３の上面には、主電極３０ａ及びゲート電極３１が形成され、半導体素子３の下面にも主電極３０ｂが形成されている。
例えば半導体素子３がＭＯＳＦＥＴ素子の場合、主電極３０ａは、ソース電極と呼ばれてもよく、下面側の主電極３０ｂは、ドレイン電極と呼ばれてもよい。また、半導体素子３がＩＧＢＴ素子の場合、主電極３０ａは、エミッタ電極と呼ばれてもよく、下面側の主電極３０ｂは、コレクタ電極と呼ばれてもよい。また、素子の種類に限らず、ゲート電極３１は、ゲート電極と呼ばれてもよい。また、半導体素子３の上面には、主電極３０ａとは別に補助電極３２（後述する変形例参照）が設けられてもよい。また、半導体素子３の上面に形成された電極（主電極３０ａ、３０ａ、ゲート電極３１、及び補助電極３２）は、総じて上面電極と呼ばれてもよく、半導体素子３の下面に形成された電極は、下面電極と呼ばれてもよい。また、上面電極のうち、ゲート電極３１及び補助電極３２は、制御電極と呼ばれてもよい。
本実施の形態において、主電極３０ａは、主電流が流れる電極であり、半導体素子３の上面の大部分を示す面積を有した平面視矩形状に形成されている。一方でゲート電極３１は、主電流をオンオフするためのゲートを制御するための電極であり、主電極３０ａに比べて十分に小さい平面視矩形状に形成されており、半導体素子３の一辺側に偏って配置されている。なお、各電極の配置は、これに限らず適宜変更が可能である。
また、本実施の形態における半導体素子３は、半導体基板にトランジスタのような機能素子を厚み方向に形成した、いわゆる縦型のスイッチング素子であってもよく、また、これらの機能素子を面方向に形成した横型のスイッチング素子であってもよい。
半導体素子３の主電極３０ａと回路板２３の上面とは、金属配線板４によって電気的に接続されている。金属配線板４は、主電流配線部材を構成し、半導体モジュール１内を流れる主電流の経路（主電流経路）の一部として機能する。
金属配線板４は上面と下面を有する板状体で構成される。金属配線板４の厚さは、０．１ｍｍ以上、２．５ｍｍ以下であってよい。金属配線板４は、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材により形成される。金属配線板４は、例えばプレス加工により、所定の形状に形成される。なお、以下に示す金属配線板４の形状はあくまで一例を示すものであり、適宜変更が可能である。また、金属配線板４は、リードフレームと呼ばれてもよい。なお、主電流配線部材は、金属配線板４に限らず、ボンディングワイヤで構成されてもよい。
本実施の形態に係る金属配線板４は、平面視でＴ字形状を有し、側面視で複数回屈曲されて形成されている。具体的に金属配線板４は、主電極３０ａに接合材Ｓを介して接合される２つの第１接合部４０と、回路板２３の上面に接合材Ｓを介して接合される第２接合部４１と、第１接合部４０及び第２接合部４１を連結する連結部４２と、を含んで構成される。接合材Ｓは、導電性を有する材料であればよく、例えば、半田、または金属焼結材であってよい。
第１接合部４０は、平面視において半導体素子３（主電極３０ａ）の外形より小さい矩形状に形成され、ＸＹ面に上面と下面を有し、Ｚ方向に厚みを有する板状部分を含む。本実施の形態では、半導体素子３の数に対応して２つの第１接合部４０が設けられている。２つの第１接合部４０は、Ｘ方向に並んで配置され、その間で連結部４２に連なっている。第１接合部４０は、Ｚ方向において、半導体素子３の上面電極（主電極３０ａ）に対向して配置され、接合材Ｓを介して接合されている。
第２接合部４１は、平面視において回路板２３の外形より小さい矩形状に形成され、ＸＹ面に上面と下面を有し、Ｚ方向に厚みを有する板状部分を含む。第２接合部４１の一端は回路板２３に接合される一方、第２接合部４１の他端は、連結部４２に連なっている。
連結部４２は、半導体素子３の数に対応した２つの第１接合部４０のそれぞれの縁部からＺ方向正側にそれぞれ立ち上がりＹＺ面に平面を有し、Ｘ方向に厚みを有する２つの第１立上り部と、第２接合部４１の縁部からＺ方向正側に立ち上がりＸＺ面に平面を有し、Ｙ方向に厚みを有する第２立上り部と、ＸＹ面に上面と下面を有しＺ方向に厚みを有し、第１立上り部と第２立上り部を接続する接続部と、を備える。
また、積層基板２の外周縁には、ケース５が配置されている。ケース５は、積層基板２の外周を囲うように平面視矩形枠状に形成され、中央に矩形状の開口部５ａを有している。具体的にケース５は、Ｘ方向で対向する一対の側壁５０と、Ｙ方向で対向する一対の側壁５１と、を有し、それぞれの端部を連結して矩形枠状に形成される。このようにして、ケース５は、積層基板２を囲い、内側に半導体素子３及び金属配線板４を収容している。
一対の側壁５０は、Ｚ方向に立ち上がると共にＹ方向に延びている。また、一対の側壁５１は、Ｚ方向に立ち上がると共にＸ方向に延びている。また、側壁５０、５１の内側には、一段下がった段部５２が形成されている。
また、ケース５には、主電流用の主端子６０、６１と、制御用の制御端子（後述するゲート端子６２及び補助端子６３）が設けられている。主端子６０，６１は、板状の長尺体で形成され、各側壁５１のＸ方向略中央に埋め込まれている。主端子６０，６１は、Ｙ方向で互いに対向するように配置されている。
主端子６０は、正極端子（Ｐ端子）を構成し、Ｙ方向正側の側壁５１に埋め込まれている。主端子６０の一端は、側壁５１から外側（Ｙ方向正側）に突出している。主端子６０の他端は、側壁５１の内側において、回路板２２に電気的に接続されている。したがって、主端子６０は、回路板２２を介して半導体素子３の主電極３０ｂ（下面電極）に電気的に接続される。
主端子６１は、負極端子（Ｎ端子）を構成し、Ｙ方向負側の側壁５１に埋め込まれている。主端子６１の一端は、側壁５１から外側（Ｙ方向負側）に突出している。主端子６１の他端は、側壁５１の内側において、回路板２３に電気的に接続されている。したがって、主端子６１は、回路板２３及び金属配線板４を介して半導体素子３の主電極３０ａに電気的に接続される。
制御端子は、ゲート端子６２と補助端子６３によって構成される。ゲート端子６２及び補助端子６３は、板状の長尺体で形成され、Ｙ方向負側の側壁５１に埋め込まれている。ゲート端子６２及び補助端子６３のそれぞれの一端は、側壁５１から外側（Ｙ方向負側）に突出している。ゲート端子６２及び補助端子６３のそれぞれの他端は、側壁５１の内側に貫通し、回路板２５、回路板２４にそれぞれ電気的に接続している。したがって、ゲート端子６２と半導体素子３のゲート電極３１は電気的に接続され、補助端子６３と半導体素子３の主電極３０ａは電気的に接続される。ゲート端子６２及び補助端子６３は、主端子６１を間に挟んでＸ方向で対向するように配置されている。
なお、上記した主端子６０，６１及び制御端子の形状、配置箇所、配置数は、これらに限らず、適宜変更が可能である。また、補助端子６３は、半導体素子３の種類に応じて補助エミッタ端子、又は補助ソース端子と呼ばれてもよい。
各制御端子と所定の電極とは、回路板やボンディングワイヤ（総じて制御配線と呼ばれてもよい）を介して電気的に接続されている。具体的に各半導体素子３のゲート電極３１は、ゲート配線Ｗ１を介して回路板２５に接続されている。回路板２５は、ゲート配線Ｗ２を介してゲート端子６２に接続されている。すなわち、ゲート電極３１は、ゲート配線Ｗ１、回路板２５、及びゲート配線Ｗ２を介してゲート端子６２に電気的に接続されている。
また、各第１接合部４０と回路板２４は、補助配線Ｗ３によって接続されている。回路板２４は、補助配線Ｗ４を介して補助端子６３に接続されている。すなわち、主電極３０ａは、第１接合部４０、補助配線Ｗ３、及び補助配線Ｗ４を介して補助端子６３に電気的に接続されている。
なお、本実施の形態では、補助配線Ｗ３が、第１接合部４０と回路板２４とを接続する構成としているが、この構成に限定されない。補助配線Ｗ３は、主電極３０ａと回路板２４とを直接に接続してもよい。また、補助配線Ｗ３は、第１補助配線と呼ばれてもよい。
また、回路板２３と回路板２４とは、補助配線Ｗ５によって接続されている。すなわち、回路板２３と補助端子６３は、補助配線Ｗ５、回路板２４、及び補助配線Ｗ４を介して電気的に接続されている。詳細は後述するが、補助配線Ｗ５と補助配線Ｗ３との成す角は、９０度以下であることが好ましい。
上記した配線Ｗ１－Ｗ５には、導電性のワイヤ（ボンディングワイヤ）が用いられる。ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線としてワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。
このように本実施の形態では、図４に示すように、半導体素子３の上面電極（主電極３０ａ）と補助端子６３との間には、上面電極（主電極３０ａ）から補助配線Ｗ３を介して補助端子６３に電気的に接続された第１経路Ｒ１と、上面電極（主電極３０ａ）から金属配線板４、第２回路板２３、及び補助配線Ｗ５をこの順に介して補助端子６３に電気的に接続された第２経路Ｒ２と、が設けられている。
また、主端子６０、６１の間には、主端子６０から回路板２２，半導体素子３の主電極３０ｂ、３０ａ、金属配線板４、回路板２３をこの順に介して主端子６１に電気的に接続された、主電流経路Ｒが設けられている。また、ゲート電極３１とゲート端子６２との間には、ゲート電極３１からゲート配線Ｗ１、回路板２５、ゲート配線Ｗ２をこの順に介してゲート端子６２に電気的に接続された、ゲート経路が設けられている（図４では、ゲート電極３１からゲート端子６２までの経路）。
また、枠状のケース５により規定される内部空間には、封止樹脂７が充填される。封止樹脂７は、積層基板２、複数の半導体素子３、金属配線板４、及び配線Ｗ１－Ｗ５等を上記の空間内に封止する。すなわち、ケース５は、これらの構成（積層基板２、複数の半導体素子３、金属配線板４、及び配線Ｗ１－Ｗ５等）を収容する内部空間を画定（形成）する。なお、内部空間は、内部領域と呼ばれてもよい。
封止樹脂７は、熱硬化性の樹脂により構成される。封止樹脂７は、エポキシ、シリコーン、ウレタン、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含むことが好ましい。封止樹脂７には、例えば、フィラーを混入したエポキシ樹脂が、絶縁性、耐熱性及び放熱性の点から好適である。
ところで、半導体装置においては、半導体素子のゲート電極に制御配線としてゲート配線が接続されている。ゲート配線は、半導体素子のスイッチング動作を制御するために必要であり、各半導体素子に設けられている。
また、各ゲート配線に対応して、補助配線（補助ソース配線又は補助エミッタ配線と呼ばれてもよい）が各半導体素子に設けられる。この補助配線により、主回路に主電流が流れて電位差が生じたとしても、各半導体素子の上下面の主電極間（ゲート―ソース間、又はゲート―エミッタ間と呼ばれてもよい）に安定的に制御電圧を印加することが可能である。また、各半導体素子のオンオフタイミング（スイッチングタイミング）がずれることによって生じ得る発振やスイッチング時間の遅延を抑制することも可能である。
上記した補助配線は、主電流が流れる主回路から分離するために主回路から比較的離れた電位（補助ソース電位又は補助エミッタ電位と呼ばれてもよい）の位置に配置されることが好ましい。その例として、半導体素子の近傍や上面が挙げられる。一方で、補助配線の一端が半導体素子の近傍やその上面に接続されていると、主電流のスイッチングに伴う熱応力及び熱サイクルにより、補助配線の接合部が早期に劣化して破断するおそれがある。また、この種の制御配線は、主回路に比べて流れる電流が小さいため、主回路を構成する配線に比べて断面積が小さい。さらに、ワイヤ径が小さいボンディングワイヤで形成されることも多く、比較的断線しやすい傾向にある。
上記したゲート配線も半導体素子の上面に接合されているため、補助配線と同様の現象が生じ得る。しかしながら、ゲート配線の場合、断線したとしてもゲート電位が不定となって、そもそも半導体素子のスイッチングがオンされなくなる。
一方で、補助配線が断線してしまうと、制御回路（ドライブ回路）と主回路の基準電位が定まらなくなり、ゲート電極に過電圧が印加されるおそれがある。この結果、ゲート過電圧による半導体素子もしくは制御回路の破壊に至ってしまうことが想定される。すなわち、大電流が扱われるパワーモジュールにあっては、断線による装置全体の影響が、ゲート配線の断線よりも補助配線の断線の方が大きいといえる。
そこで、本件発明者は、補助配線が断線したとしても即座に装置が破壊に至ってしまうことを防止する共に、断線を早期に発見して安定的に装置を停止することを目的として本発明に想到した。
本発明では、従来の補助配線（第１補助配線）に加え、もう１つの補助配線（第２補助配線）を設ける構成とした。第１補助配線は、比較的半導体素子に近い箇所（例えば半導体素子の上面）に接続される一方、第２補助配線は、比較的半導体素子から離れた箇所に接続される。これにより、第２補助配線は、第１補助配線よりも比較的半導体素子の熱の影響を受けにくくなる。したがって、第１補助配線よりも第２補助配線の寿命を長くすることが可能である。よって、仮に第１補助配線が断線したとしても、第２補助配線がまだ残っているため、即座に装置が破壊に至ることはない。また、第１補助配線と第２補助配線の信号に変化を持たせることで、第１補助配線の断線を早期に発見することが可能となり、装置を安全に停止することが可能となる。
ここで、図５を参照して、第１補助配線が断線する前後の出力変化について説明する。図５は、スイッチング動作時の出力変化を示すグラフである。具体的に図５Ａは時間に対する電圧変化を表し、図５Ｂは時間に対する電流変化を表している。図５Ａでは、横軸が時間で縦軸が電圧を示している。図５Ｂでは、横軸が時間で縦軸が電流を示している。図５Ａ及び図５Ｂのいずれにおいても、実線が断線前の出力変化を示し、破線が断線後の出力変化を示している。
図５Ａ及び図５Ｂに示すように、第１補助配線が断線する前、すなわち、半導体モジュール１が通常の動作で運転している場合、スイッチングがオン（又はオフ）されると、所定のタイミングで出力が大きく変化する（図５の実線部分を参照）。
一方で、第１補助配線が断線している場合、第２補助配線を経由して制御回路と半導体素子の基準電位が保たれる。このため、制御回路又は半導体素子の破壊を防止することが可能である。また、第２補助配線を経由する場合は、スイッチングスピードを意図的に遅らせることが可能である。具体的には図５の破線部分に示すように、第１補助配線が断線している場合、スイッチングがオン（又はオフ）されて出力が大きく変化するタイミングは、ΔＴだけずれることになる。
このように、スイッチングタイミングがΔＴだけ遅れたことを装置側で検出することができれば、第１補助配線が断線したことを早期に発見することが可能となる。この場合、装置自体の動作が不安定になることはないので、安全に装置を停止させることが可能となる。
よって、本発明では、第１補助配線のバックアップ用に第２補助配線を設けたことで、仮に第１補助配線が断線したとしても、代わりに第２補助配線を経由して回路の基準電位を確保している。これにより、装置全体が即座に破壊することを防止することが可能である。さらに、第２補助配線を経由した場合のスイッチング動作を遅らせることにより、第１補助配線の断線を容易に検出することが可能である。
以下、本実施の形態における具体的な配線構造について説明する。図６は、図１の部分拡大図である。
図１及び図６に示すように、本実施の形態では、上面に少なくとも主電極３０ａ及びゲート電極３１が形成された複数の半導体素子３と、絶縁板２０の上面に複数の回路板が配置された積層基板２と、主電極３０ａと電気的に接続される主端子６１と、ゲート電極３１と電気的に接続されるゲート端子６２と、主電極３０ａと電気的に接続される補助端子６３と、主電極３０ａと主端子６１とを電気的に接続する金属配線板４と、を備えている。
また、複数の回路板は、上面に半導体素子３が配置された回路板２２（第１回路板）と、主端子６１と金属配線板４とを電気的に接続する回路板２３（第２回路板）と、を有している。ゲート電極３１とゲート端子６２は、ゲート配線Ｗ１を介して接続されている。主電極３０ａ又は金属配線板４と補助端子６３は、補助配線Ｗ３（第１補助配線）を介して接続されている。回路板２３と補助端子６３は、補助配線Ｗ５（第２補助配線）を介して接続されている。
この場合、補助配線Ｗ３の接続箇所が半導体素子３の近傍である。一方、補助配線Ｗ５の接続箇所は半導体素子３から離れた回路板２３に位置している。このため、補助配線Ｗ５の接続箇所を補助配線Ｗ３の接続箇所に比べて半導体素子３から離すこと可能である。このため、補助配線Ｗ５は、補助配線Ｗ３よりも半導体素子３の熱の影響を受けにくくなる。さらに、補助配線Ｗ３は、半導体素子３の主電極３０ａに接続された金属配線板４の第１接合部４０に接続されている。一方、補助配線Ｗ５は、回路板２３に接続されている。回路板２３は、絶縁板２０、放熱板２１を介して冷却されているため温度が上がり難い。このため、補助配線Ｗ５は、補助配線Ｗ３よりも半導体素子３の熱の影響を受けにくくなる。この結果、補助配線Ｗ５の寿命を補助配線Ｗ３より長くすることができる。したがって、補助配線Ｗ５を補助配線Ｗ３のバックアップ用として有効活用することが可能である。
また、本実施の形態では、独立した回路板２４（第３回路板）及び回路板２５（第４回路板）が設けられている。回路板２４は、主電極３０ａと補助端子６３との間で補助配線Ｗ３，Ｗ４を中継する。また、回路板２４は、回路板２３と補助端子６３との間で補助配線Ｗ５，Ｗ４を中継する。回路板２５は、ゲート電極３１とゲート端子６２との間でゲート配線Ｗ１，Ｗ２を中継する。
このように、独立した回路板２４又は回路板２５を配線の中継箇所とすることで、半導体素子３からの配線を直接制御端子（補助端子６３又はゲート端子６２）に接続する場合に比べて、配線の接続箇所（ボンディング箇所）のスペースを十分に確保することが可能である。この結果、制御端子を最小限の大きさに小型化することが可能である。
また、回路板２３、２４は、同電位であることが好ましい。この構成によれば、制御回路と主回路の基準電位を確保することが可能である。
また、回路板２４において、補助配線Ｗ５の接続箇所は、補助配線Ｗ３の接続箇所に比べて半導体素子３から離れていることが好ましい。この構成によれば、補助配線Ｗ３よりも補助配線Ｗ５を長くすることが可能である。
また、半導体素子３から補助配線Ｗ３を経由する電流経路に比べて、半導体素子３から補助配線Ｗ５を経由する電流経路が長いことが好ましい。言い換えると、半導体素子３から補助配線Ｗ３を経由する電流経路内のインピーダンスに比べて、半導体素子３から補助配線Ｗ５を経由する電流経路内のインピーダンスが大きいことが好ましい。これらの構成によれば、所定の電流経路内のインピーダンスに差ができることで、補助配線Ｗ３が断線する前後のスイッチング速度（タイミング）に差を持たせることが可能である。よって、その差を装置側で検出することにより、断線の有無を認識することが可能である。
また、図６に示すように、回路板２３において、補助配線Ｗ５の接続箇所は、金属配線板４（第２接合部４１）及び主端子６１間の主電流経路Ｒからずれた位置に設けられていることが好ましい。より具体的には、補助配線Ｗ５の接続箇所は、金属配線板４（第２接合部４１）の接合箇所と主端子６１の接合箇所とを結ぶ領域から外れた位置に形成されていてよい。さらに好ましくは、補助配線Ｗ５の接続箇所は、金属配線板４（第２接合部４１）の接合箇所よりも、主端子６１から遠い位置にある。この構成によれば、補助配線Ｗ５を経由する電流経路が主回路から離れるため、主電流の影響を受けにくくすることが可能である。
また、本実施の形態では、平面視において、補助配線Ｗ３と補助配線Ｗ５がなす角は、９０度以下であることが好ましい。この構成によれば、それぞれの電流経路に差を持たせやすくすることが可能である。
また、補助配線Ｗ３は、並列に接続された複数の半導体素子３に対して、１つ以上配置されている。好ましくは、並列に接続された複数の半導体素子のそれぞれに対応して１つずつ配置されている。この構成によれば、各半導体素子３に対応した補助配線Ｗ３が設けられるため、安定的にスイッチング制御を行うことが可能である。
また、本実施の形態において、半導体素子３は、ワイドバンドギャップ半導体で形成されていることが好ましい。ワイドバンドギャップ半導体は、シリコン半導体に比べて、大電流を流すことができ、また、高温運転が可能である。この構成によれば、ワイドバンドギャップ半導体を用いた大電流、高温で運転される半導体モジュールにおいて、本発明による効果がより顕著に表れることになる。
以上説明したように、本実施形態によれば、第１補助配線に加えてバックアップ用の第２補助配線を設け、第１補助配線が断線する前後でスイッチングタイミングに差が出るようにしたことで、断線を早期に発見して装置の破壊を未然に防ぐことが可能である。
次に、図７からび図１１を参照して、変形例について説明する。図７は、変形例に係る半導体装置を示す平面図である。図８は、図７の変形例に係る半導体装置の等価回路図である。図９は、他の変形例に係る半導体装置を示す平面図である。図１０は、図９の変形例に係る半導体装置の等価回路図である。図１１は、図１のバリエーションを示す半導体装置の平面図である。なお、以下の変形例では、既出の構成は同一名称及び同一符号で示し、適宜説明を省略する。変形例にでは主に相違部分を説明する。
図７、８で示す半導体モジュール１は、Ｘ方向に長い平面視矩形状を有している。図７では、回路板２３が平面視Ｕ字形状を有し、Ｕ字の内側に回路板２２が配置されている。また、回路板２２の中央にＹ方向に延びた切り欠きが形成されている。この切り欠き部分に、回路板２４，２５が配置されている。回路板２４，２５はＹ方向に延びる長尺形状を有し、Ｘ方向に並んで配置されている。Ｘ方向正側に回路板２４が位置し、Ｘ方向負側に回路板２５が位置している。
半導体素子３の上面には、主電極３０ａとは別に補助電極３２が形成されている。補助電極３２は、主電極３０ａと電気的に接続されてよい。図７では、１つの半導体素子３につき、１つの金属配線板４が設けられている。ケースの側壁５０は、側壁５１よりも短い。ゲート端子６２及び補助端子６３は、Ｘ方向正側の側壁５０に埋め込まれており、Ｙ方向に並んで配置されている。Ｙ方向正側に補助端子６３が位置し、Ｙ方向負側にゲート端子６２が位置している。
図７では、補助配線Ｗ３の一端が、主電極３０ａではなく補助電極３２の上面に接合されている。この場合、主電極３０ａと補助電極３２は、同電位であることが好ましい。図７の変形例では、平面視において配線Ｗ１－Ｗ５が互いに重なることがない。このようなレイアウトにおいても、上記実施の形態と同様の作用効果を得ることが可能である。
図７，８に示す変形例では、半導体素子３の上面電極（補助電極３２）と補助端子６３との間には、上面電極（補助電極３２）から補助配線Ｗ３を介して補助端子６３に電気的に接続された第１経路Ｒ１と、上面電極（補助電極３２）から金属配線板４、第２回路板２３、及び補助配線Ｗ５をこの順に介して補助端子６３に電気的に接続された第２経路Ｒ２と、が設けられている。
図９，１０に示す変形例では、主端子６０，６１がＹ方向負側の側壁５１に並んで配置されている。一方で、Ｙ方向正側の側壁５１には、他の主端子６４が配置されている。主端子６４は、回路板２２に接続されている。主端子６４は、中間端子（Ｍ端子）と呼ばれてもよい。
図９では、Ｙ方向に延びる部分を有する回路板２２がＸ方向に並んで２つ配置されている。各回路板２２には、２つの半導体素子３がＹ方向に並んで配置されている。すなわち、図９に示す変形例では、４つの半導体素子３が２×２のマトリックスを形成するように配置されている。例えば、Ｘ方向正側の２つの半導体素子３が上アームを構成し、Ｘ方向負側の２つの半導体素子３が下アームを構成してもよい。
また、各回路板２２の中央には、Ｘ方向に延びた切り欠きが形成されている。この切り欠き部分に、回路板２４，２５が配置されている。回路板２４，２５はＸ方向に延びる長尺形状を有し、Ｙ方向に並んで配置されている。
また、図９では、ゲート端子６２と補助端子６３が対となっており、対となった２つの制御端子が上下のアームにそれぞれ配置されている。すなわち、ゲート端子６２と補助端子６３は、２つずつ配置されている。なお、ゲート端子６２と補助端子６３は、Ｙ方向正側の側壁５１に配置されている。Ｘ方向正側に上アーム側の一対の制御端子が配置され、Ｘ方向負側に一対の制御端子が配置されている。それぞれの端子に、上記した配線が接続されている。このような構成においても、上記実施の形態と同様の作用効果を得ることが可能である。
図９，１０に示す変形例では、半導体素子３の上面電極（補助電極３２）と補助端子６３との間には、上面電極（補助電極３２）から補助配線Ｗ３を介して補助端子６３に電気的に接続された第１経路Ｒ１と、上面電極（補助電極３２）から金属配線板４、第２回路板２３、及び補助配線Ｗ５をこの順に介して補助端子６３に電気的に接続された第２経路Ｒ２と、が設けられている。
また、図１に示す実施形態では、補助配線Ｗ３の一端が第１接合部４０の上面に接続される場合について説明したが、この構成に限定されない。例えば図１１に示すように、補助配線Ｗ３の一端は、主電極３０ａの上面に直接接続されてもよい。
図１２を参照して、本発明が適用された車両について説明する。図１２は、本発明の半導体装置を適用した車両の一例を示す平面模式図である。図１２に示す車両１０１は、例えば４つの車輪１０２を備えた四輪車で構成される。車両１０１は、例えば、モータ等によって車輪を駆動させる電気自動車、モータの他に内燃機関の動力を用いたハイブリッド車であってもよい。
車両１０１は、車輪１０２に動力を付与する駆動部１０３と、駆動部１０３を制御する制御装置１０４と、を備える。駆動部１０３は、例えば、エンジン、モータ、エンジンとモータのハイブリッドの少なくとも１つで構成されてよい。
制御装置１０４は、上記した駆動部１０３の制御（例えば電力制御）を実施する。制御装置１０４は、上記した半導体装置１００を備えている。半導体装置１００は、駆動部１０３に対する電力制御を実施するように構成されてよい。
また、上記実施の形態において、半導体素子３の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態では、積層基板２、半導体素子３が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。これらの構成は、上記以外の多角形状に形成されてもよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記の実施の形態における特徴点を整理する。
上記実施の形態に係る半導体モジュールは、上面に少なくとも第１主電極を含む複数の上面電極が形成された半導体素子と、絶縁板の上面に、前記半導体素子が配置された第１回路板及び第２回路板を含む複数の回路板が配置された積層基板と、前記第１主電極と電気的に接続される第１主端子と、前記上面電極と電気的に接続される補助端子と、前記第１主電極と前記第１主端子とを電気的に接続する主電流配線部材と、を備え、前記第１主電極と前記第１主端子との間には、前記第１主電極から前記主電流配線部材、及び前記第２回路板をこの順に介して前記第１主端子に電気的に接続された、主電流経路が設けられ、前記上面電極と前記補助端子との間には、前記上面電極から第１補助配線を介して前記補助端子に電気的に接続された、第１経路と、前記上面電極から前記主電流配線部材、前記第２回路板、及び第２補助配線をこの順に介して前記補助端子に電気的に接続された、第２経路と、が設けられている。
また、上記実施の形態に係る半導体モジュールにおいて、前記主電流配線部材は、金属製の板状体で構成され、
前記第１補助配線及び前記第２補助配線は、金属製のワイヤで構成されている。
また、上記実施の形態に係る半導体モジュールにおいて、前記第１補助配線の一端は、前記第１主電極に対向して配置された前記主電流配線部材の上面に接続されている。
また、上記実施の形態に係る半導体モジュールにおいて、前記第１補助配線の一端は、前記第１主電極の上面に接続されている。
また、上記実施の形態に係る半導体モジュールにおいて、前記半導体素子は、前記上面電極として、前記第１主電極と電気的に接続された補助電極を更に有し、前記第１補助配線の一端は、前記補助電極の上面に接続されている。
また、上記実施の形態に係る半導体モジュールにおいて、前記第２補助配線の接続箇所は、前記第１補助配線の接続箇所に比べて前記半導体素子から離れている。
また、上記実施の形態に係る半導体モジュールにおいて、前記複数の回路板は、前記第１補助配線及び／又は前記第２補助配線と前記補助端子との間を中継する第３回路板を更に有する。
また、上記実施の形態に係る半導体モジュールでは、前記第３回路板において、前記第２補助配線の接続箇所は、前記第１補助配線の接続箇所に比べて前記半導体素子から離れている。
また、上記実施の形態に係る半導体モジュールにおいて、前記半導体素子は、前記上面電極として、ゲート電極を更に有し、前記ゲート電極と電気的に接続されるゲート端子を更に有し、前記ゲート電極と前記ゲート端子との間には、前記ゲート電極から前記ゲート電極に接合されたゲート配線、及び前記複数の回路板の一つとして更に設けられた第４回路板をこの順に介して前記ゲート端子に電気的に接続された、ゲート経路が設けられている。
また、上記実施の形態に係る半導体モジュールにおいて、前記第１経路に比べて、前記第２経路が長い。
また、上記実施の形態に係る半導体モジュールにおいて、前記第１経路のインピーダンスに比べて、前記第２経路のインピーダンスが大きい。
また、上記実施の形態に係る半導体モジュールでは、前記第２回路板において、前記第２補助配線の接続箇所は、前記主電流配線部材及び前記第１主端子間の主電流経路からずれた位置に設けられている。
また、上記実施の形態に係る半導体モジュールでは、平面視において、前記第１補助配線と前記第２補助配線がなす角は、９０度以下である。
また、上記実施の形態に係る半導体モジュールにおいて、前記第１補助配線は、複数の前記半導体素子のそれぞれにひとつずつ配置されている。
また、上記実施の形態に係る半導体モジュールにおいて、前記半導体素子は、ワイドバンドギャップ半導体で形成されている。
また、上記実施の形態に係る半導体装置は、上記の半導体モジュールと、前記積層基板の下面に配置された冷却器と、を備える。
また、上記実施の形態に係る車両は、上記の半導体モジュール、半導体装置を備える。
以上説明したように、本発明は、特定配線の断線を早期に発見することができるという効果を有し、特に、産業用又は電装用（車載用）の半導体モジュール及び半導体装置に有用である。
１ ：半導体モジュール
２ ：積層基板
３ ：半導体素子
４ ：金属配線板（主電流配線部材）
５ ：ケース
５ａ ：開口部
７ ：封止樹脂
１０ ：冷却器
２０ ：絶縁板
２１ ：放熱板
２２ ：回路板（第１回路板）
２３ ：回路板（第２回路板）
２４ ：回路板（第３回路板）
２５ ：回路板（第４回路板）
３０ａ ：主電極（上面電極、第１主電極）
３０ｂ ：主電極（下面電極、第２主電極）
３１ ：ゲート電極（上面電極、制御電極）
３２ ：補助電極（上面電極、制御電極）
４０ ：第１接合部
４１ ：第２接合部
４２ ：連結部
５０ ：側壁
５１ ：側壁
５２ ：段部
６０ ：主端子（Ｐ端子、第２主端子）
６１ ：主端子（Ｎ端子、第１主端子）
６２ ：ゲート端子
６３ ：補助端子
６４ ：主端子（Ｍ端子、第３主端子）
１００ ：半導体装置
１０１ ：半導体装置
１０２ ：車両
１０３ ：駆動部
１０４ ：制御装置
Ｒ ：主電流経路
Ｒ１ ：第１経路
Ｒ２ ：第２経路
Ｓ ：接合材
Ｗ１ ：ゲート配線
Ｗ２ ：ゲート配線
Ｗ３ ：補助配線（第１補助配線）
Ｗ４ ：補助配線
Ｗ５ ：補助配線（第２補助配線）

Claims (17)

  1. 上面に少なくとも第１主電極を含む複数の上面電極が形成された半導体素子と、
    絶縁板の上面に、前記半導体素子が配置された第１回路板及び第２回路板を含む複数の回路板が配置された積層基板と、
    前記第１主電極と電気的に接続される第１主端子と、
    前記上面電極と電気的に接続される補助端子と、
    前記第１主電極と前記第１主端子とを電気的に接続する主電流配線部材と、を備え、
    前記第１主電極と前記第１主端子との間には、前記第１主電極から前記主電流配線部材、及び前記第２回路板をこの順に介して前記第１主端子に電気的に接続された、主電流経路が設けられ、
    前記上面電極と前記補助端子との間には、
    前記上面電極から第１補助配線を介して前記補助端子に電気的に接続された、第１経路と、
    前記上面電極から前記主電流配線部材、前記第２回路板、及び第２補助配線をこの順に介して前記補助端子に電気的に接続された、第２経路と、が設けられている、半導体モジュール。
  2. 前記主電流配線部材は、金属製の板状体で構成され、
    前記第１補助配線及び前記第２補助配線は、金属製のワイヤで構成されている、請求項１に記載の半導体モジュール。
  3. 前記第１補助配線の一端は、前記第１主電極に対向して配置された前記主電流配線部材の上面に接続されている、請求項２に記載の半導体モジュール。
  4. 前記第１補助配線の一端は、前記第１主電極の上面に接続されている、請求項１又は請求項２に記載の半導体モジュール。
  5. 前記半導体素子は、前記上面電極として、前記第１主電極と電気的に接続された補助電極を更に有し、
    前記第１補助配線の一端は、前記補助電極の上面に接続されている、請求項１又は請求項２に記載の半導体モジュール。
  6. 前記第２補助配線の接続箇所は、前記第１補助配線の接続箇所に比べて前記半導体素子から離れている、請求項１から請求項５のいずれかに記載の半導体モジュール。
  7. 前記複数の回路板は、前記第１補助配線及び／又は前記第２補助配線と前記補助端子との間を中継する第３回路板を更に有する、請求項１から請求項６のいずれかに記載の半導体モジュール。
  8. 前記第３回路板において、前記第２補助配線の接続箇所は、前記第１補助配線の接続箇所に比べて前記半導体素子から離れている、請求項７に記載の半導体モジュール。
  9. 前記半導体素子は、前記上面電極として、ゲート電極を更に有し、
    前記ゲート電極と電気的に接続されるゲート端子を更に有し、
    前記ゲート電極と前記ゲート端子との間には、前記ゲート電極から前記ゲート電極に接合されたゲート配線、及び前記複数の回路板の一つとして更に設けられた第４回路板をこの順に介して前記ゲート端子に電気的に接続された、ゲート経路が設けられている、請求項１から請求項８のいずれかに記載の半導体モジュール。
  10. 前記第１経路に比べて、前記第２経路が長い、請求項１から請求項９のいずれかに記載の半導体モジュール。
  11. 前記第１経路のインピーダンスに比べて、前記第２経路のインピーダンスが大きい、請求項１から請求項１０のいずれかに記載の半導体モジュール。
  12. 前記第２回路板において、前記第２補助配線の接続箇所は、前記主電流配線部材及び前記第１主端子間の主電流経路からずれた位置に設けられている、請求項１から請求項１１のいずれかに記載の半導体モジュール。
  13. 平面視において、前記第１補助配線と前記第２補助配線がなす角は、９０度以下である、請求項１から請求項１２のいずれかに記載の半導体モジュール。
  14. 前記第１補助配線は、複数の前記半導体素子のそれぞれにひとつずつ配置されている、請求項１から請求項１３のいずれかに記載の半導体モジュール。
  15. 前記半導体素子は、ワイドバンドギャップ半導体で形成されている、請求項１から請求項１４のいずれかに記載の半導体モジュール。
  16. 請求項１から請求項１５のいずれかに記載の半導体モジュールと、
    前記積層基板の下面に配置された冷却器と、を備える、半導体装置。
  17. 請求項１から請求項１５のいずれかに記載の半導体モジュール、又は請求項１６に記載の半導体装置を備える、車両。
JP2021194852A 2021-11-30 2021-11-30 半導体モジュール、半導体装置、及び車両 Pending JP2023081133A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021194852A JP2023081133A (ja) 2021-11-30 2021-11-30 半導体モジュール、半導体装置、及び車両
US17/956,806 US20230170277A1 (en) 2021-11-30 2022-09-29 Semiconductor module, semiconductor apparatus, and vehicle
CN202211212467.3A CN116207069A (zh) 2021-11-30 2022-09-29 半导体模块、半导体装置以及车辆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021194852A JP2023081133A (ja) 2021-11-30 2021-11-30 半導体モジュール、半導体装置、及び車両

Publications (1)

Publication Number Publication Date
JP2023081133A true JP2023081133A (ja) 2023-06-09

Family

ID=86499300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021194852A Pending JP2023081133A (ja) 2021-11-30 2021-11-30 半導体モジュール、半導体装置、及び車両

Country Status (3)

Country Link
US (1) US20230170277A1 (ja)
JP (1) JP2023081133A (ja)
CN (1) CN116207069A (ja)

Also Published As

Publication number Publication date
CN116207069A (zh) 2023-06-02
US20230170277A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
JP5257817B2 (ja) 半導体装置
CN108735692B (zh) 半导体装置
KR100536115B1 (ko) 전력 반도체장치
JP7060104B2 (ja) 半導体装置
JP7428018B2 (ja) 半導体モジュール
US11456244B2 (en) Semiconductor device
JP2018137283A (ja) 半導体装置
JP2021141222A (ja) 半導体モジュール
JP7428017B2 (ja) 半導体モジュール
JP2003017658A (ja) 電力用半導体装置
JP2007173703A (ja) 半導体装置
WO2005069381A1 (ja) 半導体装置のモジュール構造
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP7428019B2 (ja) 半導体モジュール
JP7380062B2 (ja) 半導体モジュール
US20230135461A1 (en) Semiconductor device
JP2019212809A (ja) 半導体装置
JP2023081133A (ja) 半導体モジュール、半導体装置、及び車両
JP2023081134A (ja) 半導体モジュール、半導体装置、及び車両
JP4120581B2 (ja) パワーモジュール
JP7147186B2 (ja) 半導体装置
JP2021180234A (ja) 半導体モジュール
JP2020188167A (ja) 半導体装置
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
CN113597671B (zh) 半导体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019