CN116207069A - 半导体模块、半导体装置以及车辆 - Google Patents

半导体模块、半导体装置以及车辆 Download PDF

Info

Publication number
CN116207069A
CN116207069A CN202211212467.3A CN202211212467A CN116207069A CN 116207069 A CN116207069 A CN 116207069A CN 202211212467 A CN202211212467 A CN 202211212467A CN 116207069 A CN116207069 A CN 116207069A
Authority
CN
China
Prior art keywords
auxiliary
electrode
main
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211212467.3A
Other languages
English (en)
Inventor
神谷将英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116207069A publication Critical patent/CN116207069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及一种半导体模块、半导体装置以及车辆。半导体模块具备：半导体元件，在其上表面形成有至少包括第一主电极的上表面电极；层叠基板，在其绝缘板的上表面配置有包括第二电路板和配置有半导体元件的第一电路板的多个电路板；第一主端子，与第一主电极电连接；与上表面电极电连接的第一及第二辅助端子；主电流布线构件，将第一主电极与第一主端子电连接。设置有从第一主电极起依次经由主电流布线构件及第二电路板来与第一主端子电连接的主电流路径。设置有从上表面电极起经由第一辅助布线来与第一辅助端子电连接的第一路径。设置有从上表面电极起依次经由主电流布线构件、第二电路板以及第二辅助布线来与第二辅助端子电连接的第二路径。

Description

半导体模块、半导体装置以及车辆
技术领域
本发明涉及一种半导体模块、半导体装置以及车辆。
背景技术
半导体模块具有设置有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的基板，用于逆变器装置等。
在这种半导体模块中，例如在专利文献1中，在层叠基板的上表面配置有半导体元件。在半导体元件的上表面形成有多个电极(包括主电极、栅极电极以及感测电极)。例如半导体元件的主电极经由电路板、线等布线构件来与外部连接用的主端子电连接。形成流过主端子的电流路径的一部分的这些布线构件例如也可以被称为主电流布线构件。
另外，在半导体元件连接有用于控制开关动作的控制布线。例如，半导体元件的栅极电极经由栅极布线来与外部的栅极端子连接。并且，与栅极布线对应地，半导体元件的主电极或感测电极经由辅助布线来与外部的辅助电极连接。这样的控制布线例如也可以被称为控制用布线构件。
现有技术文献
专利文献
专利文献1：日本特开2021-068740号公报
发明内容
发明要解决的问题
另外，在半导体模块中，与主电流布线相比，控制布线中流通的电流小。因此，控制布线采用比较细的接合线。另外，控制布线的一端与伴随开关动作而发热的半导体元件的表面连接。设想到以下情况：假定控制布线会随着热循环而劣化，最终导致断线。其结果，有可能对半导体模块的动作造成影响，期望早期发现断线。
本发明是鉴于上述点而完成的，其目的之一在于提供一种能够早期发现特定布线的断线的半导体模块。
用于解决问题的方案
本发明的一个方式的半导体模块具备：半导体元件，在所述半导体元件的上表面形成有至少包括第一主电极的多个上表面电极；层叠基板，在所述层叠基板中的绝缘板的上表面配置有多个电路板，所述多个电路板包括第二电路板和配置有所述半导体元件的第一电路板；第一主端子，其与所述第一主电极电连接；辅助端子，其与所述上表面电极电连接；以及主电流布线构件，其将所述第一主电极与所述第一主端子电连接，其中，在所述第一主电极与所述第一主端子之间设置有主电流路径，该主电流路径是从所述第一主电极起依次经由所述主电流布线构件及所述第二电路板来与所述第一主端子电连接的路径，在所述上表面电极与所述辅助端子之间设置有第一路径和第二路径，所述第一路径是从所述上表面电极起经由第一辅助布线来与所述辅助端子电连接的路径，所述第二路径是从所述上表面电极起依次经由所述主电流布线构件、所述第二电路板以及第二辅助布线来与所述辅助端子电连接的路径。
发明的效果
根据本发明，能够早期发现特定布线的断线。
附图说明
图1是本实施方式所涉及的半导体装置的俯视图。
图2是将图1所示的半导体装置沿着A-A线切断的剖视图。
图3是将图1所示的半导体装置沿着B-B线切断的剖视图。
图4是本实施方式所涉及的半导体装置的等效电路图。
图5是表示开关动作时的输出变化的曲线图。
图6是图1的局部放大图。
图7是表示变形例所涉及的半导体装置的俯视图。
图8是图7的变形例所涉及的半导体装置的等效电路图。
图9是表示其它变形例所涉及的半导体装置的俯视图。
图10是图9的变形例所涉及的半导体装置的等效电路图。
图11是表示图1的变形的半导体装置的俯视图。
图12是表示应用了本发明的半导体装置的车辆的一例的平面示意图。
具体实施方式
下面，对能够应用本发明的半导体模块以及半导体装置进行说明。图1是本实施方式所涉及的半导体装置的俯视图。图2是将图1所示的半导体装置沿着A-A线切断的剖视图。图3是将图1所示的半导体装置沿着B-B线切断的剖视图。图4是本实施方式所涉及的半导体装置的等效电路图。
另外，在以下的图中，将多个半导体元件排列的方向定义为X方向，将一对主端子相向的方向定义为Y方向，将半导体装置的高度方向(基板的厚度方向)定义为Z方向。图示的X、Y、Z的各轴相互正交，形成右手系。另外，根据情况，有时将X方向称为左右方向，将Y方向称为前后方向，将Z方向称为上下方向。这些方向(前后左右上下方向)是为了便于说明而使用的语句，根据半导体装置的安装姿势，有时与XYZ方向各个方向的对应关系发生变化。例如，将半导体装置的散热面侧(冷却器侧)称为下表面侧，将其相反侧称为上表面侧。另外，在本说明书中，俯视是指从Z方向观察半导体装置的上表面或下表面的情况。另外，各附图中的纵横比、各构件彼此的大小关系终究用示意图表示，因此未必一致。为了便于说明，还假定夸张地表现各构件彼此的大小关系的情况。
本实施方式所涉及的半导体装置100是例如应用于产业用或车载用马达的逆变器等的电力变换装置。如图1至图3所示，半导体装置100是在冷却器10的上表面配置半导体模块1而构成的。此外，相对于半导体模块1，冷却器10是任意的结构。
冷却器10用于将半导体模块1的热释放到外部，整体具有长方体形状。虽未特别图示，但冷却器10构成为在基座板的下表面侧设置多个散热片，并将这些散热片收容于水套。此外，冷却器10不限于此，能够适当变更。
半导体模块1构成为在壳体5内配置有层叠基板2、半导体元件3以及金属布线板4等。
层叠基板2例如由DCB(Direct Copper Bonding：直接铜键合)基板、AMB(ActiveMetal Brazing：活性金属钎焊)基板、或者金属基底基板构成。层叠基板2是将绝缘板20、散热板21以及多个电路板22-25层叠而构成的，整体形成为在俯视时呈矩形的形状(或者方形的形状)。
具体地说，绝缘板20由在XY面具有上表面和下表面的板状体形成，具有在俯视时呈矩形的形状。绝缘板20例如可以由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、氧化铝(Al2O3)和氧化锆(ZrO2)等陶瓷材料形成。
另外，绝缘板20例如可以由环氧树脂、聚酰亚胺树脂等热固化性树脂、或者在热固化性树脂中使用玻璃、陶瓷材料作为填料的复合材料形成。绝缘板20优选具有挠性，例如可以由包含热固化性树脂的材料形成。此外，绝缘板20也可以被称为绝缘层或绝缘膜。
散热板21在Z方向上具有规定的厚度，具有在俯视时呈矩形的形状。散热板21例如由铜、铝等热传导性良好的金属板形成。散热板21配置于绝缘板20的下表面。散热板21的下表面是针对冷却器10的被安装面。另外，散热板21的下表面还作为用于释放半导体模块1的热的散热面(散热区域)发挥功能。散热板21经由焊料等接合材料(未图示)接合于冷却器10的上表面。散热板21也可以经由导热脂、导热化合物等热传导材料配置于冷却器10的上表面。
多个电路板22-25分别具有规定的厚度，配置于绝缘板20的上表面的规定部位。各个电路板形成为电独立的岛状。例如，电路板22(第一电路板)具有在X方向上长的在俯视时呈矩形的形状，在绝缘板20上偏向Y方向正侧地配置。
电路板23(第二电路板)具有在俯视时呈矩形的形状(或方形的形状)，配置于电路板22的Y方向负侧的旁边。更具体地说，电路板23在绝缘板20上偏向Y方向负侧，并且配置于X方向大致中央。电路板22、23构成供主电流流动的主电流路径的一部分，详细情况在后面叙述。
电路板24(第三电路板)具有在俯视时呈矩形的形状(或方形的形状)，在绝缘板20上配置于X方向正侧且Y方向负侧的角部。即，电路板24的矩形形状的部分配置于电路板23的X方向正侧的旁边且电路板22的Y方向负侧的旁边。另外，电路板24具有从矩形形状的一边的端部向Y方向负侧延伸的长条部分。该长条部分穿过后述的金属布线板4(连结部42)的下方。
电路板25(第四电路板)具有在俯视时呈矩形的形状(或方形的形状)，在绝缘板20上配置于X方向负侧且Y方向负侧的角部。即，电路板25的矩形形状的部分配置于电路板23的X方向负侧的旁边且电路板22的Y方向负侧的旁边。另外，电路板25具有从矩形形状的一边的端部向Y方向正侧延伸的长条部分。该长条部分穿过后述的金属布线板4(连结部42)的下方。电路板23以在X方向上被夹在电路板24、25之间的方式配置。电路板24、25作为控制信号的中继用的电路板(控制信号路径的一部分)发挥功能。
像这样构成的各电路板的形状及配置部位、配置数量不限于此，能够适当变更。另外，这些电路板22-25例如可以由铜、铝等热传导性良好的金属板形成。并且，电路板22-25也可以称为电路层或电路图案。
在电路板22的上表面，经由焊料等接合材料S配置有多个(在本实施方式中为2个)半导体元件3。半导体元件3例如由硅(Si)等半导体基板形成为在俯视时呈矩形的形状。
另外，半导体元件3除了上述的硅以外，也可以由通过碳化硅(SiC)、氮化镓(GaN)以及金刚石等宽带隙半导体基板形成的宽带隙半导体元件(也可以称为宽带隙半导体元件)构成。
半导体元件3也可以使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等开关元件、FWD(Free Wheeling Diode：续流二极管)等二极管。
例如，如图4所示，半导体元件3可以由MOSFET构成。在该MOSFET中可以内置有二极管(后述的FWD)。在本实施方式中，以内置有二极管的SiC-MOSFET为例进行说明。另外，除此以外，半导体元件3还可以由将IGBT(Insulated Gate Bipolar Transistor)元件与FWD(Free Wheeling Diode)元件的功能一体化而得到的RC(Reverse Conducting：逆导)-IGBT元件构成。
另外，半导体元件不限定于此，也可以将上述的开关元件、二极管等组合来构成。例如，也可以将IGBT元件与FWD元件分开构成。另外，作为半导体元件3，也可以使用对反向偏置具有充分的耐压的RB(Reverse Blocking：逆阻)-IGBT等。另外，半导体元件3的形状、配置数量、配置部位等能够适当变更。
像这样构成的半导体元件3在XY面具有上表面和下表面，在各个面形成有电极。例如，在半导体元件3的上表面形成有主电极30a和栅极电极31，在半导体元件3的下表面也形成有主电极30b。
例如在半导体元件3是MOSFET元件的情况下，主电极30a也可以被称为源极电极，下表面侧的主电极30b也可以被称为漏极电极。另外，在半导体元件3是IGBT元件的情况下，主电极30a也可以被称为发射极电极，下表面侧的主电极30b也可以被称为集电极电极。另外，不限于元件的种类，栅极电极31也可以称为栅极电极。另外，在半导体元件3的上表面，也可以与主电极30a分开地设置有辅助电极32(参照后述的变形例)。另外，形成于半导体元件3的上表面的电极(主电极30a、30a、栅极电极31以及辅助电极32)也可以统称为上表面电极，形成于半导体元件3的下表面的电极也可以称为下表面电极。另外，上表面电极中的栅极电极31及辅助电极32也可以称为控制电极。
在本实施方式中，主电极30a是供主电流流动的电极，形成为具有表示半导体元件3的上表面的大部分的面积的在俯视时呈矩形的形状。另一方面，栅极电极31是用于对用于使主电流接通断开的栅极进行控制的电极，形成为与主电极30a相比足够小的在俯视时呈矩形的形状，偏向半导体元件3的一边侧地配置。此外，各电极的配置不限于此，能够适当变更。
另外，本实施方式中的半导体元件3既可以是在半导体基板上沿厚度方向形成有晶体管那样的功能元件的、所谓的纵向型的开关元件，另外，也可以是沿面方向形成有这些功能元件的横向型的开关元件。
半导体元件3的主电极30a与电路板23的上表面通过金属布线板4电连接。金属布线板4构成主电流布线构件，作为在半导体模块1内流动的主电流的路径(主电流路径)的一部分发挥功能。
金属布线板4由具有上表面和下表面的板状体构成。金属布线板4的厚度可以为0.1mm以上且2.5mm以下。金属布线板4例如由铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料形成。金属布线板4例如通过冲压加工而形成为规定的形状。此外，以下所示的金属布线板4的形状只是示出一例，能够适当变更。另外，金属布线板4也可以被称为引线框。此外，主电流布线构件不限于金属布线板4，也可以由接合线构成。
本实施方式所涉及的金属布线板4在俯视时具有T字形状，在侧视时折弯多次而形成。具体地说，金属布线板4构成为包括：经由接合材料S与主电极30a接合的2个第一接合部40、经由接合材料S与电路板23的上表面接合的第二接合部41、以及将第一接合部40与第二接合部41连结的连结部42。接合材料S只要是具有导电性的材料即可，例如也可以是焊料或金属烧结材料。
第一接合部40在俯视时形成为比半导体元件3(主电极30a)的外形小的矩形形状，包括在XY面具有上表面和下表面且在Z方向上具有厚度的板状部分。在本实施方式中，与半导体元件3的数量对应地设置有2个第一接合部40。2个第一接合部40在X方向上排列地配置，在它们之间与连结部42相连。第一接合部40在Z方向上与半导体元件3的上表面电极(主电极30a)相向地配置，并经由接合材料S与该上表面电极接合。
第二接合部41在俯视时形成为比电路板23的外形小的矩形形状，包括在XY面具有上表面和下表面且在Z方向上具有厚度的板状部分。第二接合部41的一端与电路板23接合，另一方面，第二接合部41的另一端与连结部42相连。
连结部42具备：2个第一立起部，该2个第一立起部从与半导体元件3的数量对应的2个第一接合部40各自的缘部向Z方向正侧分别立起，在YZ面具有平面且在X方向上具有厚度；第二立起部，其从第二接合部41的缘部向Z方向正侧立起，在XZ面具有平面且在Y方向上具有厚度；以及连接部，其在XY面具有上表面和下表面且在Z方向上具有厚度，该连接部将第一立起部与第二立起部连接。
另外，在层叠基板2的外周缘配置有壳体5。壳体5以包围层叠基板2的外周的方式形成为在俯视时呈矩形的框状，在壳体5的中央具有矩形形状的开口部5a。具体地说，壳体5具有在X方向上相向的一对侧壁50和在Y方向上相向的一对侧壁51，将各侧壁的端部连结而形成为矩形框状。这样，壳体5包围层叠基板2，在壳体5的内侧收容有半导体元件3以及金属布线板4。
一对侧壁50沿Z方向立起并且沿Y方向延伸。另外，一对侧壁51沿Z方向立起并且沿X方向延伸。另外，在侧壁50、51的内侧形成有下降一级的台阶部52。
另外，在壳体5设置有主电流用的主端子60、61和控制用的控制端子(后述的栅极端子62和辅助端子63)。主端子60、61由板状的长条体形成，埋入于各侧壁51的X方向大致中央。主端子60、61以在Y方向上彼此相向的方式配置。
主端子60构成正极端子(P端子)，埋入于Y方向正侧的侧壁51。主端子60的一端从侧壁51向外侧(Y方向正侧)突出。主端子60的另一端在侧壁51的内侧与电路板22电连接。因而，主端子60经由电路板22来与半导体元件3的主电极30b(下表面电极)电连接。
主端子61构成负极端子(N端子)，埋入于Y方向负侧的侧壁51。主端子61的一端从侧壁51向外侧(Y方向负侧)突出。主端子61的另一端在侧壁51的内侧与电路板23电连接。因而，主端子61经由电路板23以及金属布线板4来与半导体元件3的主电极30a电连接。
控制端子由栅极端子62和辅助端子63构成。栅极端子62和辅助端子63由板状的长条体形成，栅极端子62和辅助端子63埋入于Y方向负侧的侧壁51。栅极端子62和辅助端子63各自的一端从侧壁51向外侧(Y方向负侧)突出。栅极端子62和辅助端子63各自的另一端贯通于侧壁51的内侧，与电路板25、电路板24分别电连接。因而，栅极端子62与半导体元件3的栅极电极31电连接，辅助端子63与半导体元件3的主电极30a电连接。栅极端子62与辅助端子63以将主端子61夹在中间且在X方向上相向的方式配置。
此外，上述的主端子60、61以及控制端子的形状、配置部位、配置数量不限于此，能够适当变更。另外，辅助端子63也可以根据半导体元件3的种类而被称为辅助发射极端子或者辅助源极端子。
各控制端子与规定的电极经由电路板、接合线(也可以统称为控制布线)电连接。具体地说，各半导体元件3的栅极电极31经由栅极布线W1来与电路板25连接。电路板25经由栅极布线W2来与栅极端子62连接。即，栅极电极31经由栅极布线W1、电路板25以及栅极布线W2来与栅极端子62电连接。
另外，各第一接合部40与电路板24通过辅助布线W3连接。电路板24经由辅助布线W4来与辅助端子63连接。即，主电极30a经由第一接合部40、辅助布线W3以及辅助布线W4来与辅助端子63电连接。
此外，在本实施方式中，设为辅助布线W3将第一接合部40与电路板24连接的结构，但不限定于该结构。辅助布线W3也可以将主电极30a与电路板24直接地连接。另外，辅助布线W3也可以称为第一辅助布线。
另外，电路板23与电路板24通过辅助布线W5连接。即，电路板23与辅助端子63经由辅助布线W5、电路板24以及辅助布线W4电连接。辅助布线W5与辅助布线W3形成的角度优选为90度以下，这将在后面详细描述。
上述的布线W1-W5使用导电性的线(接合线)。线的材质能够使用金、铜、铝、金合金、铜合金、铝合金中的任一种或它们的组合。另外，作为布线，也能够使用线以外的构件。例如，能够使用带(ribbon)作为布线构件。
像这样，在本实施方式中，如图4所示，在半导体元件3的上表面电极(主电极30a)与辅助端子63之间设置有第一路径R1和第二路径R2，该第一路径R1是从上表面电极(主电极30a)起经由辅助布线W3来与辅助端子63电连接的路径，该第二路径R2是从上表面电极(主电极30a)起依次经由金属布线板4、第二电路板23以及辅助布线W5来与辅助端子63电连接的路径。
另外，在主端子60、61之间设置有主电流路径R，该主电流路径R是从主端子60起依次经由电路板22、半导体元件3的主电极30b、30a、金属布线板4、电路板23来与主端子61电连接的路径。另外，在栅极电极31与栅极端子62之间设置有栅极路径，该栅极路径是从栅极电极31起依次经由栅极布线W1、电路板25、栅极布线W2来与栅极端子62电连接的路径(在图4中为从栅极电极31到栅极端子62为止的路径)。
另外，在由框状的壳体5规定的内部空间填充有密封树脂7。密封树脂7将层叠基板2、多个半导体元件3、金属布线板4以及布线W1-W5等密封在上述的空间内。即，壳体5划定出(形成)收容这些结构(层叠基板2、多个半导体元件3、金属布线板4以及布线W1-W5等)的内部空间。此外，内部空间也可以称为内部区域。
密封树脂7由热固化性的树脂构成。密封树脂7优选至少包含环氧树脂、有机硅、聚氨酯、聚酰亚胺、聚酰胺以及聚酰胺酰亚胺中的任一种。从绝缘性、耐热性以及散热性的方面考虑，密封树脂7例如优选混入了填料的环氧树脂。
另外，在半导体装置中，在半导体元件的栅极电极连接有栅极布线作为控制布线。栅极布线是为了控制半导体元件的开关动作而需要的，设置于各半导体元件。
另外，在各半导体元件与各栅极布线对应地设置有辅助布线(也可以称为辅助源极布线或者辅助发射极布线)。通过该辅助布线，即使主电流流过主电路而产生了电位差，也能够稳定地对各半导体元件的上下表面的主电极间(也可以称为栅极-源极间或栅极-发射极间)施加控制电压。另外，还能够抑制由于各半导体元件的接通断开定时(开关定时)偏移而可能产生的振荡、开关时间的延迟。
上述的辅助布线优选配置在比较远离主电路的电位(也可以称为辅助源极电位或辅助发射极电位)的位置，以与主电流流过的主电路分离。作为其例子，能够举出半导体元件的附近或上表面。另一方面，如果辅助布线的一端与半导体元件的附近或其上表面连接，则存在以下担忧：由于伴随主电流的开关的热应力和热循环，辅助布线的接合部早期劣化而断裂。另外，这种控制布线与主电路相比流过的电流小，因此与构成主电路的布线相比截面积小。并且，由线径小的接合线形成的情况也多，存在比较容易断线的倾向。
上述的栅极布线也与半导体元件的上表面接合，因此可能产生与辅助布线同样的现象。然而，在栅极布线的情况下，即使发生了断线，栅极电位也不固定，半导体元件的开关本来就不接通。
另一方面，如果辅助布线发生断线，则控制电路(驱动器电路)和主电路的基准电位不确定，有可能对栅极电极施加过电压。其结果，设想到因栅极过电压导致半导体元件或控制电路损坏的情况。即，可以说在处理大电流的功率模块中，关于断线对装置整体的影响，辅助布线的断线比栅极布线的断线大。
因此，本发明的发明人以即使辅助布线发生了断线也防止装置立即损坏、并且早期发现断线来稳定地将装置停止为目的，想到了本发明。
在本发明中，设为以下结构：除了现有的辅助布线(第一辅助布线)之外，还设置另一个辅助布线(第二辅助布线)。第一辅助布线连接到距半导体元件比较近的部位(例如半导体元件的上表面)，另一方面，第二辅助布线连接到距半导体元件比较远的部位。由此，与第一辅助布线相比，第二辅助布线比较不易受到半导体元件的热的影响。因而，能够使第二辅助布线的寿命比第一辅助布线的寿命长。因此，由于即使第一辅助布线发生了断线，第二辅助布线仍然存在，因此装置不会立即损坏。另外，通过使第一辅助布线和第二辅助布线的信号具有变化，能够早期发现第一辅助布线的断线，并能够将装置安全地停止。
在此，参照图5来对第一辅助布线发生断线前后的输出变化进行说明。图5是表示开关动作时的输出变化的曲线图。具体地说，图5的(A)表示相对于时间的电压变化，图5的(B)表示相对于时间的电流变化。在图5的(A)中，横轴表示时间，纵轴表示电压。在图5的(B)中，横轴表示时间，纵轴表示电流。在图5的(A)和图5的(B)中，均以实线表示断线前的输出变化，以虚线表示断线后的输出变化。
如图5的(A)和图5的(B)所示，在第一辅助布线发生断线之前，即，在半导体模块1以通常的动作运转的情况下，当开关被接通(或断开)时，输出在规定的定时大幅地变化(参照图5的实线部分)。
另一方面，在第一辅助布线发生了断线的情况下，经由第二辅助布线保持控制电路和半导体元件的基准电位。因此，能够防止控制电路或半导体元件损坏。另外，在经由第二辅助布线的情况下，能够有意地使开关速度延迟。具体地说，如图5的虚线部分所示的那样，在第一辅助布线发生断线的情况下，开关被接通(或断开)从而输出大幅地变化的定时会错开ΔT。
像这样，如果能够在装置侧检测出开关定时延迟了ΔT，则能够早期发现第一辅助布线发生了断线。在该情况下，装置自身的动作不会变得不稳定，因此能够安全地使装置停止。
因此，在本发明中，通过设置第二辅助布线作为第一辅助布线的备用，即使第一辅助布线发生了断线，也可以代之经由第二辅助布线来确保电路的基准电位。由此，能够防止装置整体立即损坏。并且，通过使经由第二辅助布线的情况下的开关动作延迟，能够容易地检测出第一辅助布线的断线。
下面，对本实施方式中的具体的布线构造进行说明。图6是图1的局部放大图。
如图1和图6所示，在本实施方式中，具备在上表面至少形成有主电极30a和栅极电极31的多个半导体元件3、在绝缘板20的上表面配置有多个电路板的层叠基板2、与主电极30a电连接的主端子61、与栅极电极31电连接的栅极端子62、与主电极30a电连接的辅助端子63、以及将主电极30a与主端子61电连接的金属布线板4。
另外，多个电路板具有在上表面配置有半导体元件3的电路板22(第一电路板)、以及将主端子61与金属布线板4电连接的电路板23(第二电路板)。栅极电极31与栅极端子62经由栅极布线W1连接。主电极30a或金属布线板4与辅助端子63经由辅助布线W3(第一辅助布线)连接。电路板23与辅助端子63经由辅助布线W5(第二辅助布线)连接。
在该情况下，辅助布线W3的连接部位是半导体元件3的附近。另一方面，辅助布线W5的连接部位位于远离半导体元件3的电路板23。因此，能够使辅助布线W5的连接部位比辅助布线W3的连接部位远离半导体元件3。因此，辅助布线W5与辅助布线W3相比不易受到半导体元件3的热的影响。并且，辅助布线W3连接于与半导体元件3的主电极30a连接的金属布线板4的第一接合部40。另一方面，辅助布线W5连接于电路板23。电路板23经由绝缘板20、散热板21而被冷却，因此温度不易上升。因此，辅助布线W5与辅助布线W3相比不易受到半导体元件3的热的影响。其结果，能够使辅助布线W5的寿命比辅助布线W3的寿命长。因而，能够有效地活用辅助布线W5作为辅助布线W3的备用。
另外，在本实施方式中，设置有独立的电路板24(第三电路板)及电路板25(第四电路板)。电路板24在主电极30a与辅助端子63之间对辅助布线W3、W4进行中继。另外，电路板24在电路板23与辅助端子63之间对辅助布线W5、W4进行中继。电路板25在栅极电极31与栅极端子62之间对栅极布线W1、W2进行中继。
与将来自半导体元件3的布线直接与控制端子(辅助端子63或栅极端子62)连接的情况相比，通过像这样将独立的电路板24或电路板25作为布线的中继部位，能够充分地确保布线的连接部位(接合部位)的空间。其结果，能够将控制端子小型化为最小限度的大小。
另外，电路板23、24优选为相同电位。根据该结构，能够确保控制电路和主电路的基准电位。
另外，优选的是，在电路板24中，辅助布线W5的连接部位比辅助布线W3的连接部位远离半导体元件3。根据该结构，能够使辅助布线W5比辅助布线W3长。
另外，优选的是，从半导体元件3起经由辅助布线W3的电流路径比从半导体元件3起经由辅助布线W5的电流路径长。换言之，优选的是，从半导体元件3起经由辅助布线W5的电流路径内的阻抗比从半导体元件3起经由辅助布线W3的电流路径内的阻抗大。根据这些结构，能够在规定的电流路径内的阻抗之间形成差，由此能够使辅助布线W3发生断线前后的开关速度(定时)具有差。因此，能够通过在装置侧检测该差，来识别有无断线。
另外，如图6所示，在电路板23中，辅助布线W5的连接部位优选设置在偏离金属布线板4(第二接合部41)与主端子61之间的主电流路径R的位置。更具体地说，辅助布线W5的连接部位可以形成在偏离将金属布线板4(第二接合部41)的接合部位与主端子61的接合部位连结的区域的位置。更优选的是，辅助布线W5的连接部位位于比金属布线板4(第二接合部41)的接合部位远离主端子61的位置。根据该结构，经由辅助布线W5的电流路径与主电路分离，因此能够不易受到主电流的影响。
另外，在本实施方式中，在俯视时，辅助布线W3与辅助布线W5形成的角度优选为90度以下。根据该结构，能够容易地使各个电流路径具有差。
另外，针对并联地连接的多个半导体元件3配置有一条以上的辅助布线W3。优选的是，与并联地连接的多个半导体元件的各个半导体元件对应地各配置有一条辅助布线W3。根据该结构，由于设置有与各半导体元件3对应的辅助布线W3，因此能够稳定地进行开关控制。
另外，在本实施方式中，半导体元件3优选由宽带隙半导体形成。宽带隙半导体与硅半导体相比，能够流通大电流，另外，能够进行高温运转。根据该结构，在使用了宽带隙半导体的在大电流、高温下运转的半导体模块中，本发明的效果表现得更显著。
如以上说明的那样，根据本实施方式，除了第一辅助布线之外，还设置了用于备用的第二辅助布线，且在第一辅助布线发生断线前后，开关定时出现差，由此能够早期发现断线而防止装置的损坏于未然。
接着，参照图7至图11来对变形例进行说明。图7是表示变形例所涉及的半导体装置的俯视图。图8是图7的变形例所涉及的半导体装置的等效电路图。图9是表示其它变形例所涉及的半导体装置的俯视图。图10是图9的变形例所涉及的半导体装置的等效电路图。图11是表示图1的变形的半导体装置的俯视图。此外，在以下的变形例中，对已经出现过的结构用相同名称和相同附图标记表示，并适当省略说明。在变形例中，主要对不同部分进行说明。
图7、8所示的半导体模块1具有在X方向上较长的在俯视时呈矩形的形状。在图7中，电路板23具有在俯视时呈U字的形状，在U字的内侧配置有电路板22。另外，在电路板22的中央形成有沿Y方向延伸的切口。在该切口部分配置有电路板24、25。电路板24、25具有沿Y方向延伸的长条形状，电路板24、25在X方向上排列地配置。电路板24位于X方向正侧，电路板25位于X方向负侧。
在半导体元件3的上表面，与主电极30a分开地形成有辅助电极32。辅助电极32可以与主电极30a电连接。在图7中，针对1个半导体元件3，设置有1个金属布线板4。壳体的侧壁50比侧壁51短。栅极端子62和辅助端子63埋入于X方向正侧的侧壁50，且在Y方向上排列地配置。辅助端子63位于Y方向正侧，栅极端子62位于Y方向负侧。
在图7中，辅助布线W3的一端不与主电极30a接合而与辅助电极32的上表面接合。在该情况下，主电极30a与辅助电极32优选为相同电位。在图7的变形例中，在俯视时布线W1-W5不会相互重叠。在这样的布局中，也能够得到与上述实施方式同样的作用效果。
在图7、8所示的变形例中，在半导体元件3的上表面电极(辅助电极32)与辅助端子63之间设置有第一路径R1和第二路径R2，该第一路径R1是从上表面电极(辅助电极32)起经由辅助布线W3来与辅助端子63电连接的路径，该第二路径R2是从上表面电极(辅助电极32)起依次经由金属布线板4、第二电路板23以及辅助布线W5来与辅助端子63电连接的路径。
在图9、图10所示的变形例中，主端子60、61排列地配置于Y方向负侧的侧壁51。另一方面，在Y方向正侧的侧壁51配置有其它主端子64。主端子64与电路板22连接。主端子64也可以称为中间端子(M端子)。
在图9中，具有沿Y方向延伸的部分的电路板22在X方向上排列地配置有2个。在各电路板22中，在Y方向上排列地配置有2个半导体元件3。即，在图9所示的变形例中，4个半导体元件3以形成2×2的矩阵的方式配置。例如，可以是，X方向正侧的2个半导体元件3构成上臂，X方向负侧的2个半导体元件3构成下臂
另外，在各电路板22的中央形成有沿X方向延伸的切口。在该切口部分配置有电路板24、25。电路板24、25具有沿X方向延伸的长条形状，在Y方向上排列地配置。
另外，在图9中，栅极端子62与辅助端子63成为一对，在上下的臂分别配置有成为一对的2个控制端子。即，栅极端子62和辅助端子63各配置有2个。此外，栅极端子62和辅助端子63配置于Y方向正侧的侧壁51。在X方向正侧配置有上臂侧的一对控制端子，在X方向负侧配置有一对控制端子。在各个端子连接有上述的布线。在这样的结构中，也能够得到与上述实施方式同样的作用效果。
在图9、10所示的变形例中，在半导体元件3的上表面电极(辅助电极32)与辅助端子63之间设置有第一路径R1和第二路径R2，该第一路径R1是从上表面电极(辅助电极32)起经由辅助布线W3来与辅助端子63电连接的路径，该第二路径R2是从上表面电极(辅助电极32)起依次经由金属布线板4、第二电路板23以及辅助布线W5来与辅助端子63电连接的路径。
另外，在图1所示的实施方式中，对辅助布线W3的一端与第一接合部40的上表面连接的情况进行了说明，但不限定于该结构。例如，如图11所示，辅助配线W3的一端也可以与主电极30a的上表面直接连接。
参照图12，对应用了本发明的车辆进行说明。图12是表示应用了本发明的半导体装置的车辆的一例的平面示意图。图12所示的车辆101例如由具备4个车轮102的四轮车构成。车辆101例如也可以是通过马达等驱动车轮的电动汽车、除了使用马达之外还使用内燃机的动力的混合动力车。
车辆101具备对车轮102赋予动力的驱动部103和控制驱动部103的控制装置104。驱动部103例如可以由发动机、马达、发动机和马达的混合动力中的至少一者构成。
控制装置104实施上述的驱动部103的控制(例如电力控制)。控制装置104具备上述的半导体装置100。半导体装置100可以构成为实施对驱动部103的电力控制。
另外，在上述实施方式中，半导体元件3的个数以及配置部位不限定于上述结构，能够适当变更。
另外，在上述实施方式中，电路板的个数以及布局不限定于上述结构，能够适当变更。
另外，在上述实施方式中，设为层叠基板2、半导体元件3形成为在俯视时呈矩形的形状或者方形的形状的结构，但不限定于该结构。这些结构也可以形成为上述以外的多边形状。
另外，对本实施方式及变形例进行了说明，但作为其它实施方式，也可以将上述实施方式及变形例整体或部分地组合。
另外，本实施方式并不限定于上述的实施方式及变形例，也可以在不脱离技术思想的主旨的范围内进行各种变更、置换、变形。并且，如果由于技术的进步或派生的其它技术而能够以其它方式实现技术思想，则也可以使用该方法来实施。因此，权利要求书涵盖了能够包含在技术思想的范围内的所有实施方式。
下面，对上述实施方式中的特征点进行整理。
上述实施方式所涉及的半导体模块具备：半导体元件，在所述半导体元件的上表面形成有至少包括第一主电极的多个上表面电极；层叠基板，在所述层叠基板中的绝缘板的上表面配置有多个电路板，所述多个电路板包括第二电路板和配置有所述半导体元件的第一电路板；第一主端子，其与所述第一主电极电连接；辅助端子，其与所述上表面电极电连接的；以及主电流布线构件，其将所述第一主电极与所述第一主端子电连接，其中，在所述第一主电极与所述第一主端子之间设置有主电流路径，该主电流路径是从所述第一主电极起依次经由所述主电流布线构件及所述第二电路板来与所述第一主端子电连接的路径，在所述上表面电极与所述辅助端子之间设置有第一路径和第二路径，所述第一路径是从所述上表面电极起经由第一辅助布线来与所述辅助端子电连接的路径，所述第二路径是从所述上表面电极起依次经由所述主电流布线构件、所述第二电路板以及第二辅助布线来与所述辅助端子电连接的路径。
另外，在上述实施方式所涉及的半导体模块中，所述主电流布线构件由金属制的板状体构成，所述第一辅助布线和所述第二辅助布线由金属制的线构成。
另外，在上述实施方式所涉及的半导体模块中，所述第一辅助布线的一端连接于与所述第一主电极相向地配置的所述主电流布线构件的上表面。
另外，在上述实施方式所涉及的半导体模块中，所述第一辅助布线的一端与所述第一主电极的上表面连接。
另外，在上述实施方式所涉及的半导体模块中，所述半导体元件还具有与所述第一主电极电连接的辅助电极作为所述上表面电极，所述第一辅助布线的一端与所述辅助电极的上表面连接。
另外，在上述实施方式所涉及的半导体模块中，所述第二辅助布线的连接部位比所述第一辅助布线的连接部位远离所述半导体元件。
另外，在上述实施方式所涉及的半导体模块中，所述多个电路板还具有在所述第一辅助布线和/或所述第二辅助布线与所述辅助端子之间进行中继的第三电路板。
另外，在上述实施方式所涉及的半导体模块中，在所述第三电路板中，所述第二辅助布线的连接部位比所述第一辅助布线的连接部位远离所述半导体元件。
另外，在上述实施方式所涉及的半导体模块中，所述半导体元件还具有栅极电极作为所述上表面电极，所述半导体模块还具有与所述栅极电极电连接的栅极端子，在所述栅极电极与所述栅极端子之间设置有栅极路径，该栅极路径是从所述栅极电极起依次经由与所述栅极电极接合的栅极布线、以及作为所述多个电路板之一而进一步设置的第四电路板来与所述栅极端子电连接的路径。
另外，在上述实施方式所涉及的半导体模块中，所述第二路径比所述第一路径长。
另外，在上述实施方式所涉及的半导体模块中，所述第二路径的阻抗比所述第一路径的阻抗大。
另外，在上述实施方式所涉及的半导体模块中，在所述第二电路板中，所述第二辅助布线的连接部位设置在偏离于所述主电流布线构件与所述第一主端子之间的主电流路径的位置。
另外，在上述实施方式所涉及的半导体模块中，在俯视时，所述第一辅助布线与所述第二辅助布线形成的角度为90度以下。
另外，在上述实施方式所涉及的半导体模块中，针对多个所述半导体元件的每个所述半导体元件各配置有一个所述第一辅助布线。
另外，在上述实施方式所涉及的半导体模块中，所述半导体元件由宽带隙半导体形成。
另外，上述实施方式所涉及的半导体装置具备所述的半导体模块和配置于层叠基板的下表面的冷却器。
另外，上述实施方式所涉及的车辆具备上述的半导体模块或半导体装置。
产业上的可利用性
如以上说明的那样，本发明具有能够早期发现特定布线的断线的效果，特别是对于产业用或电装用(车载用)的半导体模块及半导体装置是有用的。
附图标记说明
1：半导体模块；2：层叠基板；3：半导体元件；4：金属布线板(主电流布线构件)；5：壳体；5a：开口部；7：密封树脂；10：冷却器；20：绝缘板；21：散热板；22：电路板(第一电路板)；23：电路板(第二电路板)；24：电路板(第三电路板)；25：电路板(第四电路板)；30a：主电极(上表面电极、第一主电极)；30b：主电极(下表面电极、第二主电极)；31：栅极电极(上表面电极、控制电极)；32：辅助电极(上表面电极、控制电极)；40：第一接合部；41：第二接合部；42：连结部；50：侧壁；51：侧壁；52：台阶部；60：主端子(P端子、第二主端子)；61：主端子(N端子、第一主端子)；62：栅极端子；63：辅助端子；64：主端子(M端子、第三主端子)；100：半导体装置；101：半导体装置；102：车辆；103：驱动部；104：控制装置；R：主电流路径；R1：第一路径；R2：第二路径；S：接合材料；W1：栅极布线；W2：栅极布线；W3：辅助布线(第一辅助布线)；W4：辅助布线；W5：辅助布线(第二辅助布线)。

Claims (17)

1.一种半导体模块，具备：
半导体元件，在所述半导体元件的上表面形成有至少包括第一主电极的多个上表面电极；
层叠基板，在所述层叠基板中的绝缘板的上表面配置有多个电路板，所述多个电路板包括第二电路板和配置有所述半导体元件的第一电路板；
第一主端子，其与所述第一主电极电连接；
辅助端子，其与所述上表面电极电连接；以及
主电流布线构件，其将所述第一主电极与所述第一主端子电连接，
其中，在所述第一主电极与所述第一主端子之间设置有主电流路径，所述主电流路径是从所述第一主电极起依次经由所述主电流布线构件及所述第二电路板来与所述第一主端子电连接的路径，
在所述上表面电极与所述辅助端子之间设置有第一路径和第二路径，所述第一路径是从所述上表面电极起经由第一辅助布线来与所述辅助端子电连接的路径，所述第二路径是从所述上表面电极起依次经由所述主电流布线构件、所述第二电路板以及第二辅助布线来与所述辅助端子电连接的路径。
2.根据权利要求1所述的半导体模块，其特征在于，
所述主电流布线构件由金属制的板状体构成，
所述第一辅助布线和所述第二辅助布线由金属制的线构成。
3.根据权利要求2所述的半导体模块，其特征在于，
所述第一辅助布线的一端连接于与所述第一主电极相向地配置的所述主电流布线构件的上表面。
4.根据权利要求1或2所述的半导体模块，其特征在于，
所述第一辅助布线的一端与所述第一主电极的上表面连接。
5.根据权利要求1或2所述的半导体模块，其特征在于，
所述半导体元件还具有与所述第一主电极电连接的辅助电极作为所述上表面电极，
所述第一辅助布线的一端与所述辅助电极的上表面连接。
6.根据权利要求1至5中的任一项所述的半导体模块，其特征在于，
所述第二辅助布线的连接部位比所述第一辅助布线的连接部位远离所述半导体元件。
7.根据权利要求1至6中的任一项所述的半导体模块，其特征在于，
所述多个电路板还具有在所述第一辅助布线和/或所述第二辅助布线与所述辅助端子之间进行中继的第三电路板。
8.根据权利要求7所述的半导体模块，其特征在于，
在所述第三电路板中，所述第二辅助布线的连接部位比所述第一辅助布线的连接部位远离所述半导体元件。
9.根据权利要求1至8中的任一项所述的半导体模块，其特征在于，
所述半导体元件还具有栅极电极作为所述上表面电极，
所述半导体模块还具有与所述栅极电极电连接的栅极端子，
在所述栅极电极与所述栅极端子之间设置有栅极路径，所述栅极路径是从所述栅极电极起依次经由与所述栅极电极接合的栅极布线、以及作为所述多个电路板之一而进一步设置的第四电路板来与所述栅极端子电连接的路径。
10.根据权利要求1至9中的任一项所述的半导体模块，其特征在于，
所述第二路径比所述第一路径长。
11.根据权利要求1至10中的任一项所述的半导体模块，其特征在于，
所述第二路径的阻抗比所述第一路径的阻抗大。
12.根据权利要求1至11中的任一项所述的半导体模块，其特征在于，
在所述第二电路板中，所述第二辅助布线的连接部位设置在偏离于所述主电流布线构件与所述第一主端子之间的主电流路径的位置。
13.根据权利要求1至12中的任一项所述的半导体模块，其特征在于，
在俯视时，所述第一辅助布线与所述第二辅助布线形成的角度为90度以下。
14.根据权利要求1至13中的任一项所述的半导体模块，其特征在于，
针对多个所述半导体元件的每个所述半导体元件各配置有一个所述第一辅助布线。
15.根据权利要求1至14中的任一项所述的半导体模块，其特征在于，
所述半导体元件由宽带隙半导体形成。
16.一种半导体装置，具备：
根据权利要求1至15中的任一项所述的半导体模块；以及
冷却器，其配置于所述层叠基板的下表面。
17.一种车辆，具备根据权利要求1至15中的任一项所述的半导体模块、或根据权利要求16所述的半导体装置。
CN202211212467.3A 2021-11-30 2022-09-29 半导体模块、半导体装置以及车辆 Pending CN116207069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-194852 2021-11-30
JP2021194852A JP2023081133A (ja) 2021-11-30 2021-11-30 半導体モジュール、半導体装置、及び車両

Publications (1)

Publication Number Publication Date
CN116207069A true CN116207069A (zh) 2023-06-02

Family

ID=86499300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211212467.3A Pending CN116207069A (zh) 2021-11-30 2022-09-29 半导体模块、半导体装置以及车辆

Country Status (3)

Country Link
US (1) US20230170277A1 (zh)
JP (1) JP2023081133A (zh)
CN (1) CN116207069A (zh)

Also Published As

Publication number Publication date
US20230170277A1 (en) 2023-06-01
JP2023081133A (ja) 2023-06-09

Similar Documents

Publication Publication Date Title
US10777488B2 (en) Semiconductor device including conductive spacer with small linear coefficient
KR100430772B1 (ko) 반도체장치
JP7428018B2 (ja) 半導体モジュール
CN108735692B (zh) 半导体装置
JP7428017B2 (ja) 半導体モジュール
US20190103402A1 (en) Semiconductor device
WO2021251126A1 (ja) 半導体装置
KR20040007234A (ko) 전력 반도체장치
US11742333B2 (en) Semiconductor module
JP2007173703A (ja) 半導体装置
CN116207069A (zh) 半导体模块、半导体装置以及车辆
CN116207068A (zh) 半导体模块、半导体装置以及车辆
JP7491043B2 (ja) 半導体モジュール
CN113675157A (zh) 半导体装置
JP7147186B2 (ja) 半導体装置
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
CN113597671B (zh) 半导体装置
US20240355713A1 (en) Semiconductor device
US20230298977A1 (en) Wiring structure, semiconductor module, and vehicle
CN111952260B (zh) 半导体装置
WO2022224935A1 (ja) 半導体装置
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
US20230335460A1 (en) Semiconductor module
JP2023118481A (ja) 半導体装置及び車両
KR20240135290A (ko) 양면 냉각 파워 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination