WO2022224935A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022224935A1
WO2022224935A1 PCT/JP2022/018054 JP2022018054W WO2022224935A1 WO 2022224935 A1 WO2022224935 A1 WO 2022224935A1 JP 2022018054 W JP2022018054 W JP 2022018054W WO 2022224935 A1 WO2022224935 A1 WO 2022224935A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor elements
electrode
conduction path
semiconductor device
semiconductor
Prior art date
Application number
PCT/JP2022/018054
Other languages
English (en)
French (fr)
Inventor
優斗 坂井
裕太 大河内
諒介 福田
小鵬 呉
昂平 谷川
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2023515464A priority Critical patent/JPWO2022224935A1/ja
Priority to CN202280029810.2A priority patent/CN117223103A/zh
Priority to DE112022001575.6T priority patent/DE112022001575T5/de
Publication of WO2022224935A1 publication Critical patent/WO2022224935A1/ja
Priority to US18/480,186 priority patent/US20240030112A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Definitions

  • the present disclosure relates to semiconductor devices.
  • MOSFETs Metal Oxide Semiconductor Field Effect Transistors
  • IGBTs Insulated Gate Bipolar Transistors
  • the configuration (power module) described in Patent Document 1 includes a plurality of first semiconductor elements, a plurality of first connection wirings, wiring layers, and signal terminals.
  • the plurality of first semiconductor elements are, for example, MOSFETs. Each first semiconductor element is turned on/off according to a drive signal input to the gate terminal. The plurality of first semiconductor elements are connected in parallel.
  • the plurality of first connection wirings are wires, for example, and connect the gate terminals of the plurality of first semiconductor elements and the wiring layer.
  • a signal terminal is connected to the wiring layer.
  • the signal terminal is connected to the gate terminal of each first semiconductor element via the wiring layer and each first connection wiring.
  • the signal terminal supplies a drive signal for driving each first semiconductor element to the gate terminal of each first semiconductor element.
  • the present disclosure has been conceived in view of the above circumstances, and an object thereof is to provide a semiconductor device capable of suppressing a resonance phenomenon that occurs when a plurality of semiconductor elements are operated in parallel.
  • a semiconductor device of the present disclosure includes two first electrodes each having a first electrode, a second electrode and a third electrode, and a switching operation of which is controlled according to a first drive signal input to the third electrode.
  • a semiconductor element a semiconductor element; a first conductor electrically connecting between the second electrodes of the two first semiconductor elements; and a second conductor electrically connecting the second electrodes of the two first semiconductor elements. and a first power terminal electrically connected to the first conductor and conducting to the second electrode of each of the two first semiconductor devices.
  • the two first semiconductor elements are electrically connected in parallel. Between the second electrodes of the two first semiconductor elements there is a first conduction path through the first conductor and a second conduction path through the second conductor. At least a part of the first conducting path and the second conducting path are in a parallel relationship.
  • a combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment
  • FIG. FIG. 2 is a perspective view of FIG. 1 with a portion of the case (top plate) and the resin member omitted.
  • FIG. 3 is a plan view showing the semiconductor device according to the first embodiment;
  • FIG. 4 is a plan view of FIG. 3 with a part of the case (top plate) and the resin member omitted.
  • FIG. 5 is a partially enlarged view of a part (right half) of FIG. 4 .
  • FIG. 6 is a partially enlarged view of a part (left half) of FIG. 4 .
  • FIG. 7 is a front view of the semiconductor device according to the first embodiment
  • 8 is a bottom view of the semiconductor device according to the first embodiment;
  • FIG. 7 is a front view of the semiconductor device according to the first embodiment; 8
  • FIG. 9 is a cross-sectional view along line IX-IX in FIG. 4.
  • FIG. 10 is a cross-sectional view taken along line XX of FIG. 4.
  • FIG. 11 is a cross-sectional view along line XI-XI in FIG. 4.
  • FIG. 12 is a cross-sectional view along line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view along line XIII-XIII in FIG.
  • FIG. 14 is a plan view showing the semiconductor device according to the second embodiment, omitting a part of the case (top plate) and the resin member. 15 is a partially enlarged view enlarging a part of FIG. 14.
  • FIG. 16 is a cross-sectional view taken along line XVI--XVI of FIG. 14.
  • FIG. 17 is a plan view showing a semiconductor device according to a first modification of the second embodiment, omitting a portion of the case (top plate) and the resin member.
  • FIG. 18 is a perspective view showing a semiconductor device according to a second modification of the second embodiment;
  • FIG. 19 is a perspective view of FIG. 18 with the sealing member omitted.
  • FIG. 20 is a plan view showing a semiconductor device according to a second modification of the second embodiment, showing a sealing member with imaginary lines (double-dot chain lines).
  • FIG. 21 is a plan view of FIG. 20 with some connecting members and sealing members omitted.
  • FIG. 20 is a plan view of FIG. 20 with some connecting members and sealing members omitted.
  • FIG. 22 is a plan view showing the semiconductor device according to the third embodiment, omitting a part of the case (top plate) and the resin member.
  • FIG. 23 is an enlarged cross-sectional view of a main part taken along line XXIII--XXIII of FIG.
  • FIG. 24 is an enlarged cross-sectional view of a main part taken along line XXIV-XXIV in FIG. 22.
  • FIG. 25 is an enlarged cross-sectional view of a main part taken along line XXV--XXV of FIG.
  • FIG. 26 is a perspective view showing a semiconductor device according to a third embodiment;
  • FIG. 27 is a plan view showing the semiconductor device according to the third embodiment, showing a sealing member with imaginary lines (chain double-dashed lines).
  • FIG. 28 is a cross-sectional view taken along line XXVIII--XXVIII of FIG. 27.
  • FIG. FIG. 29 is a plan view showing a first switching unit according to a modification; 30 is a cross-sectional view taken along line XXX-XXX in FIG. 29.
  • FIG. 31 is a cross-sectional view along line XXXI-XXXI of FIG. 29.
  • FIG. FIG. 32 is a plan view showing the semiconductor device according to the fourth embodiment, omitting a part of the case (top plate) and the resin member.
  • a certain entity A is formed on a certain entity B
  • a certain entity A is formed on (of) an entity B
  • mean a certain entity A is directly formed in a certain thing B
  • a certain thing A is formed in a certain thing B while another thing is interposed between a certain thing A and a certain thing B” including.
  • ⁇ an entity A is arranged on an entity B'' and ⁇ an entity A is arranged on (of) an entity B'' mean ⁇ an entity A being placed directly on a certain thing B", and "a thing A being placed on a certain thing B with another thing interposed between something A and something B" include.
  • ⁇ an object A is located on (of) an object B'' means ⁇ a certain object A is in contact with an object B, and an object A is located on an object B. Being located on (of)" and "something A is located on (something) B while another thing is interposed between something A and something B including "things”.
  • ⁇ a certain object A overlaps an object B when viewed in a certain direction'' means ⁇ a certain object A overlaps all of an object B'', and ⁇ a certain object A overlaps an object B.'' It includes "overlapping a part of a certain thing B".
  • the semiconductor device A1 includes a plurality of first semiconductor elements 11, a plurality of second semiconductor elements 21, an insulating substrate 30, a plurality of power wiring portions 311, 312 and 313, a plurality of signal wiring portions 321A, 321B, 322A, 322B and 323. , a plurality of power terminals 41 , 42 , 43 , a plurality of signal terminals 44 A, 44 B, 45 A, 45 B, 46 , 47 , a plurality of connection members, a radiator plate 60 , a case 61 and a resin member 65 .
  • the semiconductor device A1 includes a plurality of connection members 51A, 51B, 52A, 52B, 531A, 531B, 532A, 532B, 541A, 541B, 542A, 542B, 55, 56 as a plurality of connection members.
  • the semiconductor device A1 includes a power wiring portion 311 as an example of a “first wiring portion,” a power wiring portion 313 as an example of a “second wiring portion,” and a “second wiring portion.”
  • a power wiring section 312 is provided as an example of "3 wiring sections”.
  • the semiconductor device A1 also includes a power terminal 43 as an example of a "first power terminal,” a power terminal 42 as an example of a “second power terminal,” and a power terminal 41 as an example of a "third power terminal.” ing. Further, the semiconductor device A1 includes a connecting member 51A as an example of a "first connecting member”, a connecting member 52A as an example of a “second connecting member”, and a connecting member 51B as an example of a "third connecting member”. ing.
  • the thickness direction of the first semiconductor element 11 is called “thickness direction z”.
  • plane view means when viewed along the thickness direction z.
  • One direction perpendicular to the thickness direction z is called a "first direction x”.
  • the first direction x is, for example, the horizontal direction in the plan view of the semiconductor device A1 (see FIG. 3).
  • a direction orthogonal to the thickness direction z and the first direction x is called a "second direction y".
  • the second direction y is, for example, the vertical direction in the plan view (see FIG. 3) of the semiconductor device A1.
  • Each of the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 is, for example, a MOSFET.
  • Each of the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 is a field effect transistor including a MISFET (Metal-Insulator-Semiconductor FET) instead of a MOSFET, or other switching such as a bipolar transistor including an IGBT. It may be an element.
  • Each of the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 is configured using SiC (silicon carbide).
  • the semiconductor material is not limited to SiC, and may be Si (silicon), GaAs (gallium arsenide), GaN (gallium nitride), Ga 2 O 3 (gallium oxide), or the like.
  • Each of the plurality of first semiconductor elements 11 has a first element main surface 11a and a first element rear surface 11b, as shown in FIGS.
  • the first element main surface 11a and the first element back surface 11b are separated from each other in the thickness direction z.
  • the first element main surface 11a faces one direction (upward) in the thickness direction z
  • the first element rear surface 11b faces the other direction (downward) in the thickness direction z.
  • Each of the plurality of first semiconductor elements 11 has a first electrode 111, a second electrode 112 and a third electrode 113, as shown in FIGS.
  • the first electrode 111 is the drain
  • the second electrode 112 is the source
  • the third electrode 113 is the gate.
  • the first electrode 111 is arranged on the first element rear surface 11b as shown in FIGS. As understood from FIGS. 9 and 13, it is arranged on the first element main surface 11a.
  • a first drive signal (for example, gate voltage) is input to the third electrode 113 (gate) of each of the plurality of first semiconductor elements 11 .
  • Each of the plurality of first semiconductor elements 11 switches between a conductive state and a cut-off state according to the input first drive signal.
  • the operation of switching between the conductive state and the cutoff state is called a switching operation.
  • In the conducting state current flows from the first electrode 111 (drain) to the second electrode 112 (source), and in the blocking state, this current does not flow. That is, each first semiconductor element 11 is turned on between the first electrode 111 (drain) and the second electrode 112 (source) by a first drive signal (for example, gate voltage) input to the third electrode 113 (gate). ⁇ Off controlled.
  • the switching frequency of each first semiconductor element 11 depends on the frequency of the first drive signal.
  • the first electrodes 111 are electrically connected to each other and the second electrodes 112 (source) are electrically connected to each other by a configuration described in detail later. ing. Thereby, the plurality of first semiconductor elements 11 are electrically connected in parallel.
  • the semiconductor device A1 inputs a common first drive signal to the plurality of first semiconductor elements 11 connected in parallel to operate the plurality of first semiconductor elements 11 in parallel.
  • the plurality of first semiconductor elements 11 are arranged in the first direction x, as shown in FIGS.
  • Each first semiconductor element 11 is bonded to the power wiring portion 311 via a conductive bonding material.
  • the conductive bonding material is, for example, solder, metal paste material, or sintered metal.
  • Each of the plurality of second semiconductor elements 21 has a second element main surface 21a and a second element rear surface 21b, as shown in FIGS.
  • the second element main surface 21a and the second element back surface 21b are separated from each other in the thickness direction z.
  • the second element principal surface 21a faces one direction (upward) in the thickness direction z
  • the second element rear surface 21b faces the other direction (downward) in the thickness direction z.
  • Each of the plurality of second semiconductor elements 21 has a fourth electrode 211, a fifth electrode 212 and a sixth electrode 213, as shown in FIGS.
  • the fourth electrode 211 is the drain
  • the fifth electrode 212 is the source
  • the sixth electrode 213 is the gate.
  • the fourth electrode 211 is arranged on the second element back surface 21b, as shown in FIGS. As understood from FIGS. 10 and 13, it is arranged on the second element main surface 21a.
  • a second drive signal (for example, gate voltage) is input to the sixth electrode 213 (gate) of each of the plurality of second semiconductor elements 21 .
  • Each of the plurality of second semiconductor elements 21 switches between a conductive state and a cut-off state according to the input second drive signal. In the conducting state, current flows from the fourth electrode 211 (drain) to the fifth electrode 212 (source), and in the blocking state, this current does not flow. That is, each second semiconductor element 21 is turned on between the fourth electrode 211 (drain) and the fifth electrode 212 (source) by the second drive signal (for example, gate voltage) input to the sixth electrode 213 (gate). ⁇ Off controlled.
  • the switching frequency of each second semiconductor element 21 depends on the frequency of the second drive signal.
  • the fourth electrodes 211 are electrically connected to each other and the fifth electrodes 212 (source) are electrically connected to each other by a configuration described in detail later. ing. Thereby, the plurality of second semiconductor elements 21 are electrically connected in parallel.
  • the semiconductor device A1 inputs a common second drive signal to the plurality of second semiconductor elements 21 connected in parallel to operate the plurality of second semiconductor elements 21 in parallel.
  • the plurality of second semiconductor elements 21 are arranged in the first direction x, as shown in FIGS.
  • Each second semiconductor element 21 is bonded to the power wiring portion 313 via a conductive bonding material.
  • the conductive bonding material is, for example, solder, metal paste material, or sintered metal.
  • the radiator plate 60 is, for example, a rectangular flat plate in plan view.
  • Radiator plate 60 is made of a material with high thermal conductivity, such as copper or a copper alloy.
  • the surface of the heat sink 60 may be plated with Ni.
  • a cooling member (for example, a heat sink) is attached to the surface of the radiator plate 60 on the lower side in the thickness direction z, if necessary.
  • the insulating substrate 30 is placed on the heat sink 60. As shown in FIGS.
  • the case 61 is, for example, a rectangular parallelepiped, as can be understood from FIGS. 1 to 4, 9, 10 and 13.
  • the case 61 is made of a synthetic resin having electrical insulation and excellent heat resistance, such as PPS (polyphenylene sulfide).
  • the case 61 has a rectangular shape with approximately the same size as the heat sink 60 in plan view.
  • the case 61 includes a frame portion 62, a top plate 63 and a plurality of terminal blocks 641-644, as shown in FIGS. 1-4 and 7-13.
  • the frame portion 62 is fixed to the upper surface of the radiator plate 60 in the thickness direction z.
  • the top plate 63 is fixed to the frame portion 62 . As shown in FIGS. 1, 3, 9, 10 and 13, the top plate 63 closes the upper opening of the frame portion 62 in the thickness direction z. As shown in FIGS. 9, 10 and 13, the top plate 63 faces the radiator plate 60 that closes the lower side of the frame portion 62 in the thickness direction z.
  • a circuit housing space space for housing the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 , etc.
  • this circuit accommodation space may be referred to as the inside of the case 61 .
  • the two terminal blocks 641 and 642 are arranged on one side of the frame portion 62 in the first direction x and formed integrally with the frame portion 62 .
  • the two terminal blocks 643 and 644 are arranged on the other side of the frame portion 62 in the first direction x and formed integrally with the frame portion 62 .
  • the two terminal blocks 641 and 642 are arranged along the second direction y with respect to one side wall of the frame portion 62 in the first direction x.
  • the terminal block 641 partially covers the power terminal 41 and has a part of the power terminal 41 arranged on the upper surface in the thickness direction z.
  • the terminal block 642 partially covers the power terminals 42 and has a part of the power terminals 42 arranged on the surface on the upper side in the thickness direction z.
  • the two terminal blocks 643 and 644 are arranged along the second direction y on the side wall of the frame portion 62 on the other side in the first direction x.
  • the terminal block 643 partially covers one of the two power terminals 43, and a part of the power terminal 43 is arranged on the surface on the upper side in the thickness direction z.
  • the terminal block 644 covers the other part of the two power terminals 43, and a part of the power terminal 43 is arranged on the surface on the upper side in the thickness direction z.
  • the resin member 65 is filled in the area (the circuit accommodating space) surrounded by the top plate 63, the radiator plate 60 and the frame portion 62.
  • the resin member 65 covers the plurality of first semiconductor elements 11, the plurality of second semiconductor elements 21, and the like.
  • Resin member 65 is made of, for example, black epoxy resin.
  • the constituent material of the resin member 65 may be other insulating material such as silicone gel instead of epoxy resin.
  • the semiconductor device A ⁇ b>1 is not limited to the configuration including the resin member 65 , and may not include the resin member 65 .
  • the insulating substrate 30 has electrical insulation.
  • the constituent material of the insulating substrate 30 is, for example, ceramics with excellent thermal conductivity. Examples of such ceramics include AlN (aluminum nitride), SiN (silicon nitride), Al 2 O 3 (aluminum oxide), and the like. Insulating substrate 30 has, for example, a flat plate shape.
  • the insulating substrate 30, as shown in FIGS. 9, 10 and 13, has a main surface 30a and a back surface 30b.
  • the main surface 30a and the back surface 30b are spaced apart in the thickness direction z.
  • the main surface 30a faces one direction (upward) in the thickness direction z, and the back surface 30b faces the other direction (downward) in the thickness direction z.
  • a plurality of first semiconductor elements 11 and a plurality of second semiconductor elements 21 are each arranged on main surface 30a.
  • the rear surface 30 b faces the heat sink 60 .
  • a plurality of power wiring portions 311 to 313 and a plurality of signal wiring portions 321A, 321B, 322A, 322B, and 323 are formed on the main surface 30a of the insulating substrate 30 as shown in FIGS. It is The plurality of power wiring sections 311 to 313 and the plurality of signal wiring sections 321A, 321B, 322A, 322B, 323 are each, for example, a metal layer. This metal layer is made of, for example, copper or a copper alloy, but may be made of aluminum or an aluminum alloy instead of copper or a copper alloy. The plurality of power wiring sections 311 to 313 and the plurality of signal wiring sections 321A, 321B, 322A, 322B, 323 are separated from each other.
  • a plurality of power wiring portions 311, 312, and 313 form conduction paths for the main current in the semiconductor device A1.
  • the power wiring portion 311 is electrically connected to each first electrode 111 (drain) of the plurality of first semiconductor elements 11 .
  • the power wiring portion 311 is electrically connected to the power terminal 41 .
  • the power wiring portion 311 includes two pad portions 311a and 311b and an extension portion 311c. The two pad portions 311a and 311b and the extension portion 311c are connected to each other and formed integrally.
  • the pad portion 311a is connected to a plurality of first semiconductor elements 11 and electrically connected to the first electrodes 111 (drain) of the plurality of first semiconductor elements 11. do.
  • the pad portion 311a extends along the first direction x from the pad portion 311b.
  • the pad portion 311a is band-shaped, for example, having the first direction x as its longitudinal direction in a plan view.
  • the plurality of first semiconductor elements 11 are arranged along the first direction x on the pad portion 311a.
  • the power terminal 41 is joined to the pad portion 311b, as shown in FIGS.
  • the pad portion 311b has a strip shape with the second direction y as its longitudinal direction in plan view.
  • the pad portion 311b is connected to the edge of the pad portion 311a on one side in the first direction x (the side where the power terminal 41 is located).
  • the extending portion 311c extends in the second direction y from the end of the pad portion 311a on the other side in the first direction x (the side opposite to the side where the power terminal 41 is located). extended.
  • the extending portion 311c is positioned between the power wiring portion 312 (a pad portion 312b described later) and the two signal wiring portions 321A and 322A in plan view.
  • the power wiring portion 312 is electrically connected to each fifth electrode 212 (source) of the plurality of second semiconductor elements 21 .
  • the power wiring portion 312 is electrically connected to the power terminal 42 .
  • the power wiring portion 312 includes two pad portions 312a and 312b. The two pad portions 312a and 312b are connected to each other and formed integrally.
  • the pad portion 312a is joined to a plurality of connection members 51B, and is connected to each of the fifth electrodes 212 ( source).
  • the pad portion 312a extends along the first direction x from the pad portion 312b.
  • the pad portion 312a is band-shaped, for example, having the first direction x as its longitudinal direction in plan view.
  • the pad portion 312a is positioned on the other side (lower side in FIG. 4) in the second direction y with respect to the pad portion 311a and is formed parallel (or substantially parallel) to the pad portion 311a.
  • a slit 312s is formed in the pad portion 312a as shown in FIGS.
  • the slit 312s extends along the first direction x with the edge of the pad portion 312a on one side in the first direction x (the side where the pad portion 312b is located) as a base end.
  • the tip of the slit 312s is positioned at the center of the pad portion 312a in the first direction x.
  • the power terminal 42 is joined to the pad portion 312b, as shown in FIGS.
  • the pad portion 312b has a strip shape with the second direction y as its longitudinal direction in plan view.
  • the pad portion 312b is connected to the edge of the pad portion 312a on one side in the first direction x (the side where the power terminal 42 is located).
  • the pad portion 312b is positioned on the other side in the second direction y (lower side in FIG. 4) with respect to the pad portion 311b.
  • the power wiring portion 313 is electrically connected to each second electrode 112 (source) of the plurality of first semiconductor elements 11 and electrically connected to each fourth electrode 211 (drain) of the plurality of second semiconductor elements 21 .
  • the power wiring portion 313 is electrically connected to the two power terminals 43 .
  • the power wiring portion 313 includes two pad portions 313a and 313b. The two pad portions 313a and 313b are connected to each other and formed integrally.
  • the pad portion 313a is joined with a plurality of connection members 51A, and is connected to the second electrodes 112 ( source). As shown in FIGS. 4 to 6, 10 and 13, the pad portion 313a is connected to the plurality of second semiconductor elements 21 and electrically connected to the fourth electrodes 211 (drain) of the plurality of second semiconductor elements 21. do.
  • the pad portion 313a extends along the first direction x from the pad portion 313b.
  • the pad portion 313a has a strip shape, for example, with the first direction x as the longitudinal direction in plan view.
  • the plurality of second semiconductor elements 21 are arranged along the first direction x on the pad portion 313a.
  • the pad portion 313a is located between the pad portion 311a and the pad portion 312a in the second direction y, and is formed parallel (or substantially parallel) to the pad portion 311a and the pad portion 312a.
  • the pad portion 313b has a strip shape with the second direction y as its longitudinal direction in plan view.
  • the pad portion 313b is connected to the edge of the pad portion 313a on the other side in the first direction x (the side where each power terminal 43 is located).
  • the signal wiring portion 321A is joined with a plurality of connection members 531A, and is connected to the third electrodes 113 (gates) of the plurality of first semiconductor elements 11 via the plurality of connection members 531A. conducts to 321 A of signal wiring parts transmit a 1st drive signal.
  • the signal wiring portion 321B is joined with a plurality of connection members 531B, and connected to the sixth electrodes 213 (gates) of the plurality of second semiconductor elements 21 via the plurality of connection members 531B. conducts to The signal wiring portion 321B transmits the second drive signal. As shown in FIGS.
  • the signal wiring portion 321A and the signal wiring portion 321B are positioned opposite to each other in the second direction y with the pad portions 311a, 312a and 313a interposed therebetween.
  • the signal wiring portion 321A is located on the side opposite to the pad portion 313a with respect to the pad portion 311a in the second direction y.
  • the signal wiring portion 321B is located on the side opposite to the pad portion 313a with respect to the pad portion 312a in the second direction y.
  • the signal wiring portion 322A is joined with a plurality of connection members 541A, and is connected to the second electrodes 112 (source) of the plurality of first semiconductor elements 11 via the plurality of connection members 541A. conducts to 322 A of signal wiring parts transmit a 1st detection signal.
  • the first detection signal is an electrical signal indicating the conduction state of each first semiconductor element 11, and is, for example, a voltage signal corresponding to the current (source current) flowing through each second electrode 112 (source). As shown in FIGS.
  • the signal wiring portion 322B is joined with a plurality of connection members 541B, and is connected to each of the fifth electrodes 212 (source) of the plurality of second semiconductor elements 21 via the plurality of connection members 541B. conducts to The signal wiring portion 322B transmits the second detection signal.
  • the second detection signal is an electrical signal indicating the conduction state of each second semiconductor element 21, and is, for example, a voltage signal corresponding to the current (source current) flowing through each fifth electrode 212 (source).
  • the signal wiring portion 322A and the signal wiring portion 322B are positioned opposite to each other with the pad portions 311a, 312a, and 313a interposed therebetween in the second direction y.
  • the signal wiring portion 322A is positioned on the same side as the signal wiring portion 321A with respect to the pad portion 311a in the second direction y.
  • the signal wiring portion 322B is located on the same side as the signal wiring portion 321B with respect to the pad portion 312a in the second direction y.
  • the pair of signal wiring portions 323 are separated from each other in the second direction y, as shown in FIGS.
  • the thermistor 91 is joined to each of the pair of signal wiring portions 323 .
  • the thermistor 91 is arranged across the pair of signal wiring portions 323 .
  • the thermistor 91 may not be joined to the pair of signal wiring portions 323 .
  • the pair of signal wiring portions 323 are located near the corners of the insulating substrate 30 .
  • a pair of signal wiring portions 323 are positioned between the pad portion 311a and the two signal wiring portions 321A and 322A in the first direction x.
  • the plurality of power terminals 41 to 43 and the plurality of signal terminals 44A, 44B, 45A, 45B, 46 and 47 are partially exposed from the case 61 as shown in FIGS.
  • Each constituent material of the plurality of power terminals 41 to 43 and the plurality of signal terminals 44A, 44B, 45A, 45B, 46, 47 is, for example, copper or copper alloy, but may be other metals.
  • the power terminal 41 is joined to the power wiring portion 311 inside the case 61 as shown in FIGS.
  • the power terminal 41 is electrically connected to each first electrode 111 (drain) of the plurality of first semiconductor elements 11 via the power wiring portion 311 .
  • the power terminal 42 is joined to the power wiring portion 312 inside the case 61, as shown in FIGS.
  • the power terminal 42 is electrically connected to each fifth electrode 212 (source) of the plurality of second semiconductor elements 21 via the power wiring portion 312 .
  • Each of the two power terminals 43 is joined to the power wiring portion 313 inside the case 61 as shown in FIGS.
  • the two power terminals 43 are respectively electrically connected to the second electrodes 112 (sources) of the plurality of first semiconductor elements 11 via the power wiring portion 313, and are connected to the fourth electrodes 211 of the plurality of second semiconductor elements 21. (drain).
  • the power terminals 41 and 42 are connected to a power supply and applied with a power supply voltage (for example, DC voltage).
  • a power supply voltage for example, DC voltage
  • power terminal 41 is the positive pole (P terminal) and power terminal 42 is the negative pole (N terminal).
  • the power terminals 41 and 42 are spaced apart from each other and arranged along the second direction y.
  • the two power terminals 43 output voltages (for example, AC voltages) that are power-converted by the respective switching operations of the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 .
  • Each of the two power terminals 43 is a power output terminal (OUT terminal).
  • the two power terminals 43 are spaced apart from each other and arranged along the second direction y.
  • the power terminals 41 and 42 and the two power terminals 43 are arranged on opposite sides of the insulating substrate 30 in the first direction x.
  • the number of power terminals 43 may be one instead of two.
  • one power terminal 43 may be arranged at the center in the second direction y of one side wall of the frame portion 62 in the first direction x.
  • the main current in the semiconductor device A1 is generated by the power supply voltage and the converted voltage.
  • a connection member 532A is joined to the signal terminal 44A, as shown in FIG.
  • the signal terminal 44A is electrically connected to the signal wiring portion 321A through the connection member 532A. Since the signal wiring portion 321A is electrically connected to each third electrode 113 (gate) of the plurality of first semiconductor elements 11, the signal terminal 44A is electrically connected to each third electrode 113 (gate) of the plurality of first semiconductor elements 11. do.
  • the signal terminal 44A is an input terminal for the first drive signal.
  • a connection member 532B is joined to the signal terminal 44B, as shown in FIG.
  • the signal terminal 44B is electrically connected to the signal wiring portion 321B through the connection member 532B. Since the signal wiring portion 321B is electrically connected to each sixth electrode 213 (gate) of the plurality of second semiconductor elements 21, the signal terminal 44B is electrically connected to each sixth electrode 213 (gate) of the plurality of second semiconductor elements 21. do.
  • the signal terminal 44B is an input terminal for the second drive signal.
  • a connection member 542A is joined to the signal terminal 45A, as shown in FIG.
  • the signal terminal 45A is electrically connected to the signal wiring portion 322A through the connection member 542A. Since the signal wiring portion 322A is electrically connected to the second electrodes 112 (sources) of the plurality of first semiconductor elements 11, the signal terminals 45A are electrically connected to the second electrodes 112 (sources) of the plurality of first semiconductor elements 11. do.
  • the signal terminal 45A is an output terminal for the first detection signal.
  • a connection member 542B is joined to the signal terminal 45B, as shown in FIG.
  • the signal terminal 45B is electrically connected to the signal wiring portion 322B through the connection member 542B. Since the signal wiring portion 322B is electrically connected to each fifth electrode 212 (source) of the plurality of second semiconductor elements 21, the signal terminal 45B is electrically connected to each fifth electrode 212 (source) of the plurality of second semiconductor elements 21. do.
  • the signal terminal 45B is an output terminal for the second detection signal.
  • a pair of signal terminals 46 are joined to a pair of connecting members 55, respectively, as shown in FIG.
  • the pair of signal terminals 46 are electrically connected to the pair of signal wiring portions 323 via the pair of connection members 55 .
  • the pair of signal terminals 46 are electrically connected to the thermistor 91 .
  • a pair of signal terminals 46 are terminals for detecting the temperature inside the case 61 . When the thermistor 91 is not joined to the pair of signal wiring portions 323, the pair of signal terminals 46 are non-connect terminals.
  • a connection member 56 is joined to the signal terminal 47 as shown in FIG.
  • the signal terminal 47 is electrically connected to the power wiring portion 311 through the connecting member 56 .
  • the signal terminal 47 is electrically connected to each first electrode 111 (drain) of the plurality of first semiconductor elements 11 .
  • a signal terminal 47 is an output terminal for the third detection signal.
  • the third detection signal is a signal for detecting the voltage applied to the power wiring section 311 .
  • connection members 51A, 51B, 52A, 52B, 531A, 531B, 532A, 532B, 541A, 541B, 542A, 542B, 55, 56 each conduct two parts separated from each other.
  • all of the plurality of connection members 51A, 51B, 52A, 52B, 531A, 531B, 532A, 532B, 541A, 541B, 542A, 542B, 55, 56 are bonding wires.
  • the plurality of connection members 51A are respectively joined to the second electrodes 112 (sources) and pad portions 313a of the plurality of first semiconductor elements 11, and 112 and the power wiring portion 313 are electrically connected.
  • a plurality of connecting members 51A are joined to each of the plurality of second electrodes 112.
  • a main current in the semiconductor device A1 flows through the plurality of connection members 51A.
  • the connecting member 51A may be a plate-like member made of metal (for example, made of copper) instead of the bonding wire.
  • the number of connection members 51A each joined to each second electrode 112 and pad portion 313a may be one.
  • connection members 51B are respectively joined to the fifth electrodes 212 (sources) and pad portions 312a of the plurality of second semiconductor elements 21, and 212 and the power wiring portion 312 are brought into conduction.
  • a plurality of connection members 51B are joined to each of the plurality of fifth electrodes 212.
  • a main current in the semiconductor device A1 flows through the plurality of connection members 51B.
  • the connection member 51B may be a plate-shaped member made of metal (for example, made of copper) instead of the bonding wire.
  • the number of connection members 51B each joined to each fifth electrode 212 and pad portion 312a may be one.
  • each of the plurality of connection members 52A is joined to the second electrodes 112 (sources) of two first semiconductor elements 11 adjacent in the first direction x, and these The second electrodes 112 are electrically connected to each other.
  • 52 A of several connection members each are extended along the 1st direction x in planar view.
  • each of the plurality of connection members 52B is joined to the fifth electrodes 212 (sources) of two second semiconductor elements 21 adjacent to each other in the first direction x.
  • the fifth electrodes 212 are electrically connected to each other.
  • Each of the plurality of connection members 52B extends along the first direction x in plan view.
  • the plurality of connection members 531A are respectively joined to the third electrodes 113 (gates) of the plurality of first semiconductor elements 11 and the signal wiring portion 321A. It is electrically connected to the signal wiring portion 321A.
  • the connecting member 532A is joined to the signal wiring portion 321A and the signal terminal 44A to electrically connect the signal wiring portion 321A and the signal terminal 44A. Therefore, the signal terminal 44A is electrically connected to each third electrode 113 of the plurality of first semiconductor elements 11 via the connection member 532A, the signal wiring portion 321A and the plurality of connection members 531A.
  • the plurality of connection members 531B are respectively joined to the sixth electrodes 213 (gates) of the plurality of second semiconductor elements 21 and the signal wiring portion 321B. It is electrically connected to the signal wiring portion 321B.
  • the connection member 532B is joined to the signal wiring portion 321B and the signal terminal 44B to electrically connect the signal wiring portion 321B and the signal terminal 44B. Therefore, the signal terminal 44B is electrically connected to each sixth electrode 213 of the plurality of second semiconductor elements 21 via the connection member 532B, the signal wiring portion 321B and the plurality of connection members 531B.
  • the plurality of connecting members 541A are respectively joined to the second electrodes 112 (sources) of the plurality of first semiconductor elements 11 and the signal wiring portion 322A. It is electrically connected to the signal wiring portion 322A.
  • the connecting member 542A is joined to the signal wiring portion 322A and the signal terminal 45A to electrically connect the signal wiring portion 322A and the signal terminal 45A. Therefore, the signal terminal 45A is electrically connected to the second electrodes 112 of the plurality of first semiconductor elements 11 via the connection member 542A, the signal wiring portion 322A and the plurality of connection members 541A.
  • the plurality of connection members 541B are respectively joined to the fifth electrodes 212 (sources) of the plurality of second semiconductor elements 21 and the signal wiring portion 322B. It is electrically connected to the signal wiring portion 322B.
  • the connection member 542B is joined to the signal wiring portion 322B and the signal terminal 45B to electrically connect the signal wiring portion 322B and the signal terminal 45B. Therefore, the signal terminal 45B is electrically connected to each fifth electrode 212 of the plurality of second semiconductor elements 21 via the connection member 542B, the signal wiring portion 322B and the plurality of connection members 541B.
  • the pair of connection members 55 are respectively joined to the pair of signal wiring portions 323 and the pair of signal terminals 46 to electrically connect them. Therefore, the pair of signal terminals 46 are electrically connected to the thermistor 91 via the pair of connection members 55 and the pair of signal wiring portions 323 . If the thermistor 91 is not joined to the pair of signal wiring portions 323, the pair of connecting members 55 is unnecessary.
  • connection member 56 is joined to the extension portion 311c and the signal terminal 47, as shown in FIG. Therefore, the signal terminal 47 is electrically connected to each first electrode 111 (drain) of the plurality of first semiconductor elements 11 via the connection member 56 and the power wiring portion 311 .
  • the effects of the semiconductor device A1 are as follows.
  • the semiconductor device A1 includes a plurality of first semiconductor elements 11, and the plurality of first semiconductor elements 11 are connected in parallel with each other.
  • the semiconductor device A1 also includes a first conductor and a second conductor, and the first conductor and the second conductor are the second electrodes 112 (source) of the two first semiconductor elements 11 adjacent in the first direction x. It is electrically interposed between them.
  • each of the first conductor and the second conductor constitutes a conducting path extending between two second electrodes 112 and electrically connecting the two second electrodes 112 to each other.
  • the first conductors are the connection member 51A joined to the second electrode 112 of the first semiconductor element 11 on one side and the connection member 51A joined to the second electrode 112 of the first semiconductor element 11 on the other side. and a portion of the pad portion 313a (power wiring portion 313) interposed between the portions to which the connection members 51A are respectively joined.
  • the second conductor is the connection member 52A directly connected to each second electrode 112 of the two first semiconductor elements 11 .
  • the two second electrodes 112 In any two first semiconductor elements 11 adjacent to each other in the first direction x, the two second electrodes 112 have a first conduction path passing through the first conductor and a second conduction path passing through the second conductor. conduct in each of the paths.
  • the first conductive path is a conductive path between the second electrodes 112 connected when forming the main current path. At least a part of the first conduction path and the second conduction path are in a parallel relationship, and the combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is smaller than the inductance of the first conduction path. According to this configuration, in any two of the first semiconductor elements 11 adjacent in the first direction x, the second conduction path is at least partially parallel to the first conduction path formed when the main current path is formed. reduces the inductance between the second electrodes 112 (source).
  • the semiconductor device A1 can reduce the inductance between the second electrodes 112 (sources) as compared with the case without the second conduction path. According to research conducted by the inventor of the present application, it was found that when the two first semiconductor elements 11 are operated in parallel, the smaller the inductance between the second electrodes 112 (sources), the more the occurrence of the resonance phenomenon can be suppressed. Therefore, the semiconductor device A1 can suppress the occurrence of the resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel.
  • the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • the semiconductor device A1 since the first conduction path and the second conduction path are in a parallel relationship, when the inductance of the first conduction path is the same, the smaller the inductance of the second conduction path, the smaller the combined inductance. That is, when the inductance of the first conducting path is the same, the smaller the inductance of the second conducting path, the smaller the ratio of the combined inductance to the inductance of the first conducting path. Therefore, the semiconductor device A1 can make the inductance between the second electrodes 112 smaller.
  • the second conduction path is shorter than the first conduction path.
  • the inductance varies depending on the material, shape and size (length, thickness, thickness, etc.) of the conductor. For example, the shorter the length, the smaller the inductance. Therefore, the semiconductor device A1 can make the inductance of the second conduction path smaller than the inductance of the first conduction path.
  • connection member 52A is directly bonded to each of the second electrodes 112 of the two first semiconductor elements 11 adjacent in the first direction x. According to this configuration, in the conduction between the second electrodes 112 of the two first semiconductor elements 11 adjacent in the first direction x, the length of the second conduction path can be made shorter than the length of the first conduction path. .
  • the semiconductor device A1 includes a plurality of second semiconductor elements 21, and the plurality of second semiconductor elements 21 are connected in parallel with each other.
  • the semiconductor device A1 also includes a third conductor and a fourth conductor, and the third conductor and the fourth conductor are the fifth electrodes 212 (source) of the two second semiconductor elements 21 adjacent in the first direction x. It is electrically interposed between them.
  • the third conductor includes a plurality of connecting members 51B connected to the fifth electrodes 212 of the pair of second semiconductor elements 21, and a plurality of connecting members 51B connected to the fifth electrodes 212 of the other second semiconductor element 21.
  • the fourth conductor is a connecting member 52B that is directly connected to the fifth electrodes 212 of the two second semiconductor elements 21 .
  • the two fifth electrodes 212 are connected to a third conduction path passing through the third conductor and a fourth conduction path passing through the fourth conductor. conduct in each of the paths.
  • a third conductive path is a conductive path between the fifth electrodes 212 that are connected when the main current path is formed.
  • the third conduction path and the fourth conduction path are at least partially parallel, and the combined inductance of the inductance of the third conduction path and the inductance of the fourth conduction path is smaller than the inductance of the third conduction path.
  • the fourth conduction path is at least partially parallel to the third conduction path formed when the main current path is formed. reduces the inductance between the fifth electrode 212 (source). That is, the semiconductor device A1 can reduce the inductance between the fifth electrodes 212 (sources) as compared with the case without the fourth conduction path. Therefore, the semiconductor device A1, like the plurality of first semiconductor elements 11, can suppress the occurrence of the resonance phenomenon when the plurality of second semiconductor elements 21 are operated in parallel.
  • the inductance of the fourth conduction path is smaller than the inductance of the third conduction path.
  • the semiconductor device A1 since the third conduction path and the fourth conduction path are in a parallel relationship, when the inductance of the third conduction path is the same, the smaller the inductance of the fourth conduction path, the smaller the combined inductance. That is, when the inductance of the third conduction path is the same, the smaller the inductance of the fourth conduction path, the smaller the ratio of the combined inductance to the inductance of the third conduction path. Therefore, the semiconductor device A1 can make the inductance between the fifth electrodes 212 smaller.
  • the fourth conduction path is shorter than the third conduction path. According to this configuration, the semiconductor device A1 can make the inductance of the fourth conduction path smaller than the inductance of the third conduction path.
  • connection member 52B is directly bonded to each of the fifth electrodes 212 of the two second semiconductor elements 21 adjacent in the first direction x. According to this configuration, in the conduction between the fifth electrodes 212 of the two second semiconductor elements 21 adjacent in the first direction x, the length of the fourth conduction path can be made shorter than the length of the third conduction path. .
  • each connection member 52A may be a plate-shaped member made of metal (for example, made of copper) instead of a bonding wire. In this case, since the inductance of the connection member 52A can be reduced, the inductance of the second conduction path can be further reduced.
  • each connection member 52B may be a plate-like member made of metal (for example, made of copper) instead of a bonding wire. In this case, since the inductance of the connection member 52B can be reduced, the inductance of the fourth conduction path can be further reduced.
  • the semiconductor device B1 differs from the semiconductor device A1 mainly in the following points.
  • the first is that a connecting member 57A is provided instead of the plurality of connecting members 51A and the plurality of connecting members 52A.
  • the second point is that a connecting member 57B is provided instead of the plurality of connecting members 51B and the plurality of connecting members 52B.
  • connection members 57A and 57B is a metal plate member.
  • the metal is not particularly limited, but is, for example, copper or a copper alloy.
  • the connecting member 57A includes a plurality of strip-shaped portions 571A and a plurality of connecting portions 572A.
  • the plurality of strip-shaped portions 571A are respectively joined to the second electrodes 112 (sources) and pad portions 313a (power wiring portions 313) of the plurality of first semiconductor elements 11 to connect them. make it conductive.
  • Each of the plurality of band-shaped portions 571A has a band-like shape whose longitudinal direction is the second direction y in plan view.
  • Each of the strip portions 571A is partially bent as shown in FIG.
  • a plurality of connecting portions 572A are sandwiched between and connected to two belt-shaped portions 571A adjacent in the first direction x.
  • each connecting portion 572A is connected to a portion of the belt-like portion 571A interposed between the portion joined to the second electrode 112 and the portion joined to the pad portion 313a.
  • the plurality of belt-like portions 571A are electrically connected to each other via the plurality of connecting portions 572A.
  • the connecting member 57B includes a plurality of band-shaped portions 571B and a plurality of connecting portions 572B.
  • the plurality of band-shaped portions 571B are respectively joined to the fifth electrodes 212 (sources) and pad portions 312a (power wiring portions 312) of the plurality of second semiconductor elements 21 in the same manner as the plurality of connection members 51B. make it conductive.
  • Each of the plurality of band-shaped portions 571B has a band-like shape whose longitudinal direction is the second direction y in plan view.
  • Each of the strips 571B is partially bent as shown in FIG.
  • a plurality of connecting portions 572B are sandwiched between and connected to two belt-like portions 571B adjacent to each other in the first direction x.
  • each band-shaped portion 571B is electrically connected to each other via the plurality of connecting portions 572B.
  • each band-shaped portion 571B extends to both sides in the second direction y from the portion joined to the fifth electrode 212 in plan view.
  • each connecting portion 572B is connected to a portion of the band-shaped portion 571B opposite to the side joined to the pad portion 312a rather than the portion joined to the fifth electrode 212 .
  • the dimension along the second direction y from the portion joined to the fifth electrode 212 to the portion connected to the connecting portion 572B is the distance from the portion joined to the fifth electrode 212 to the pad portion 312a. smaller than the dimension along the second direction y up to the portion joined to the
  • the effects of the semiconductor device B1 are as follows.
  • the semiconductor device B1 also includes a first conductor and a second conductor.
  • the first conductor is connected to the strip-shaped portion 571A connected to the second electrode 112 of the first semiconductor element 11 on one side of the connection member 57A and to the second electrode 112 of the first semiconductor element 11 on the other side. It is the connected strip portion 571A and the portion of the pad portion 313a (power wiring portion 313) interposed between the portions where these strip portions 571A are joined.
  • the second conductor is the portion from the second electrode 112 to the portion connected to the connecting portion 572A in each of the connecting portion 572A and the two belt-shaped portions 571A connected to the connecting portion 572A.
  • the two second electrodes 112 are connected to each other by a first conduction path passing through the first conductor and a second conduction path passing through the first conductor. Conducting in each of the second conduction paths through the conductor. Also in the semiconductor device B1, as in the semiconductor device A1, the first conduction path is the conduction path between the second electrodes 112 connected when the main current path is formed. At least a part of the first conduction path and the second conduction path are in a parallel relationship, and the combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • the semiconductor device B1 in the semiconductor device B1, the inductance between the second electrodes 112 (sources) is reduced by the second conduction paths in any two first semiconductor elements 11, as in the semiconductor device A1. Therefore, the semiconductor device B1 can suppress the occurrence of the resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel.
  • connection member 57A includes a connecting portion 572A that connects two adjacent strip portions 571A.
  • Each connecting portion 572A is connected to a portion interposed between the portion joined to the second electrode 112 and the portion joined to the pad portion 313a among the strip portions 571A.
  • the semiconductor device B1 also includes a third conductor and a fourth conductor.
  • the third conductor consists of the band-shaped portion 571B connected to the fifth electrode 212 of the second semiconductor element 21 on one side and the fifth electrode 212 of the second semiconductor element 21 on the other side of the connection member 57B. and a portion of the pad portion 312a (power wiring portion 312) interposed between the portions where the two strip portions 571B are joined.
  • the fourth conductor is a portion of each of the connecting portion 572B and the two belt-like portions 571B connected to the connecting portion 572B, from the fifth electrode 212 to the portion connected to the connecting portion 572B.
  • the two fifth electrodes 212 are connected to each other by a third conduction path passing through the third conductor and a fourth conduction path passing through the third conductor. Conducting in each of the fourth conduction paths through the conductor.
  • the third conduction path is the conduction path between the fifth electrodes 212 connected when the main current path is formed.
  • the third conduction path and the fourth conduction path are at least partially parallel, and the combined inductance of the inductance of the third conduction path and the inductance of the fourth conduction path is smaller than the inductance of the third conduction path.
  • the semiconductor device B1 in the semiconductor device B1, the inductance between the fifth electrodes 212 (sources) is reduced by the fourth conduction path in any two second semiconductor elements 21, as in the semiconductor device A1. Therefore, the semiconductor device B1 can suppress the occurrence of a resonance phenomenon when the plurality of second semiconductor elements 21 are operated in parallel.
  • the connecting member 57B includes a connecting portion 572B that connects two adjacent belt-like portions 571B.
  • the dimension along the second direction y from the portion joined to the fifth electrode 212 to the portion connected to the connecting portion 572B is smaller than the dimension along the second direction y to the cut portion.
  • FIG. 17 shows a semiconductor device B2 according to the first modified example of the second embodiment.
  • the semiconductor device B2 differs from the semiconductor device B1 in the shape of the connection member 57A.
  • each connecting portion 572A is connected to a portion (a portion joined to the second electrode 112) of each strip portion 571A that overlaps each first semiconductor element 11 in plan view.
  • the plurality of first semiconductor elements 11 are arranged such that the third electrodes 113 are positioned on one side in the second direction y (the side on which the signal wiring portion 321A is positioned) in plan view. Wire bonding to the third electrodes 113 is enabled by preventing the third electrodes 113 from overlapping the connection member 57A in plan view.
  • the semiconductor device B2 also has the same effects as the semiconductor device B1. Furthermore, in the semiconductor device B2, the second conduction path, that is, the conduction path via the connecting portion 572A is shorter than in the semiconductor device B1, so that the inductance of the second conduction path is lower than in the semiconductor device B1. Therefore, the semiconductor device B2 can suppress the occurrence of the resonance phenomenon more than the semiconductor device B1 when the plurality of first semiconductor elements 11 are operated in parallel.
  • the semiconductor device B3 has a different module structure from the semiconductor device B1.
  • the semiconductor device B1 has a case-type module structure in which a plurality of first semiconductor elements 11 and a plurality of second semiconductor elements 21 are housed in a case 61, while the semiconductor device B3 has a plurality of first semiconductor elements 11 and a plurality of is a mold type module structure in which the second semiconductor element 21 is covered with the sealing member 7 .
  • the semiconductor device B3 includes a plurality of first semiconductor elements 11, a plurality of second semiconductor elements 21, an insulating substrate 30, a pair of conductive substrates 33A and 33B, and a pair of insulating layers 34A and 34B. , a plurality of signal wiring portions 321A, 321B, 322A, 322B, 324, 329, a plurality of power terminals 41 to 43, a plurality of signal terminals 44A, 44B, 45A, 45B, 47, 48, a plurality of connection members 531A, 531B, 541A, 541B, 56, a pair of connection members 57A, 57B, and a sealing member 7 are provided.
  • the semiconductor device B3 includes a conductive substrate 33A as an example of a "first wiring section" and a conductive substrate 33B as an example of a "second wiring section.” .
  • the sealing member 7 covers the plurality of first semiconductor elements 11, the plurality of second semiconductor elements 21, and the like.
  • the sealing member 7 is made of, for example, black epoxy resin.
  • the sealing member 7 may be made of another insulating resin.
  • the sealing member 7 has, for example, a rectangular shape in plan view.
  • the sealing member 7 includes a resin main surface 71 , a resin back surface 72 , a pair of resin side surfaces 73 and a pair of resin side surfaces 74 .
  • the resin main surface 71 and the resin back surface 72 are spaced apart in the thickness direction z.
  • the resin main surface 71 faces upward in the thickness direction z, and the resin rear surface 72 faces downward in the thickness direction z.
  • the pair of resin side surfaces 73 and the pair of resin side surfaces 74 are respectively sandwiched between and connected to the resin main surface 71 and the resin back surface 72 in the thickness direction z.
  • the pair of resin side surfaces 73 are spaced apart in the first direction x and face opposite sides in the first direction x.
  • the pair of resin side surfaces 74 are spaced apart in the second direction y and face opposite sides in the second direction y.
  • a plurality of signal terminals 44A, 44B, 45A, 45B, 47, 48 protrude from the resin main surface 71 .
  • the back surface 30 b of the insulating substrate 30 is exposed from the resin back surface 72 .
  • the rear surface 30 b may be covered with the sealing member 7 without being exposed from the resin rear surface 72 .
  • a power terminal 41 and two power terminals 42 protrude from one of the pair of resin side surfaces 73
  • two power terminals 43 protrude from the other of the pair of resin side surfaces 73 . sticks out.
  • a pair of conductive substrates 33A and 33B are arranged on the insulating substrate 30 respectively.
  • Each of the pair of conductive substrates 33A and 33B is made of metal.
  • the metal is copper or a copper alloy, aluminum or an aluminum alloy, or the like.
  • a plurality of first semiconductor elements 11 are mounted on the conductive substrate 33A.
  • the conductive substrate 33A faces the first element rear surface 11b of each of the plurality of first semiconductor elements 11 .
  • the first electrodes 111 of the plurality of first semiconductor elements 11 are electrically connected to the conductive substrate 33A.
  • the first electrodes 111 of the plurality of first semiconductor elements 11 are electrically connected via the conductive substrate 33A.
  • a plurality of second semiconductor elements 21 are mounted on the conductive substrate 33B.
  • the conductive substrate 33B faces the second element rear surface 21b of each of the plurality of second semiconductor elements 21 .
  • the fourth electrodes 211 of the plurality of second semiconductor elements 21 are electrically connected to the conductive substrate 33B.
  • the fourth electrodes 211 of the plurality of second semiconductor elements 21 are electrically connected via the conductive substrate 33B.
  • the insulating layer 34A is arranged on the conductive substrate 33A.
  • a plurality of signal wiring portions 321A, 322A, and 329 are arranged on the insulating layer 34A.
  • the insulating layer 34A is made of ceramics, for example.
  • the insulating layer 34B is arranged on the conductive substrate 33B.
  • a plurality of signal wiring portions 321B, 322B, and 329 are arranged on the insulating layer 34B.
  • the insulating layer 34B is made of ceramics, for example.
  • a plurality of signal wiring portions 329 are arranged on either one of the pair of insulating layers 34A and 34B. None of the plurality of connection members are joined to the plurality of signal wiring portions 329 , and are not electrically connected to the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 .
  • the power terminal 41 is integrally formed with the conductive substrate 33A.
  • the power terminal 41 has a smaller dimension in the thickness direction z than the conductive substrate 33A.
  • the power terminal 41 extends from the conductive substrate 33A to one side in the first direction x.
  • the one side in the first direction x is the side opposite to the side where the conductive substrate 33B is located with respect to the conductive substrate 33A.
  • the power terminal 41 is electrically connected to the first electrodes 111 (drain) of the plurality of first semiconductor elements 11 .
  • Each of the two power terminals 42 is separated from the conductive substrate 33A.
  • the two power terminals 42 are arranged opposite to each other with the power terminal 41 interposed therebetween in the second direction y.
  • the two power terminals 42 are arranged on one side in the first direction x with respect to the conductive substrate 33A.
  • One side of the first direction x is the side where the power terminals 41 are positioned with respect to the conductive substrate 33A.
  • a connection member 57B is joined to each of the two power terminals 42 .
  • the two power terminals 42 are each electrically connected to the fifth electrodes 212 (sources) of the plurality of second semiconductor elements 21 .
  • the two power terminals 43 are each integrally formed with the conductive substrate 33B. Each of the two power terminals 43 has a smaller dimension in the thickness direction z than the conductive substrate 33B.
  • the two power terminals 43 each extend from the conductive substrate 33B to the other side in the first direction x. The other side in the first direction x is the side opposite to the side where the conductive substrate 33A is located with respect to the conductive substrate 33B.
  • the two power terminals 43 are electrically connected to the second electrodes 112 (sources) of the plurality of first semiconductor elements 11 and the fourth electrodes 211 (drain) of the plurality of second semiconductor elements 21, respectively.
  • each of the pair of signal terminals 44A, 44B includes a holder 441 and a metal pin 442. As shown in FIG. 19, each of the pair of signal terminals 44A, 44B includes a holder 441 and a metal pin 442. As shown in FIG.
  • the holder 441 is made of a conductive material.
  • the holder 441 of the signal terminal 44A is joined to the signal wiring portion 321A, and the holder 441 of the signal terminal 44B is joined to the signal wiring portion 321B.
  • the holder 441 is cylindrical.
  • the metal pin 442 is press-fitted into the holder 441 and extends in the thickness direction z.
  • the metal pin 442 protrudes upward in the thickness direction z from the resin main surface 71 of the sealing member 7 and is partially exposed from the sealing member 7 .
  • each of the pair of signal terminals 45A, 45B includes a holder 451 and a metal pin 452. As shown in FIG. Holder 451 and metal pin 452 are configured similarly to holder 441 and metal pin 442, respectively.
  • the holder 451 of the signal terminal 45A is joined to the signal wiring portion 322A, and the holder 451 of the signal terminal 45B is joined to the signal wiring portion 322B.
  • the signal terminal 47 is erected on the signal wiring portion 324 .
  • the signal terminal 47 is electrically connected to the signal wiring portion 324 .
  • the signal wiring portion 324 is electrically connected to the conductive substrate 33A through the connecting member 56.
  • signal terminal 47 includes holder 471 and metal pin 472 .
  • Holder 471 and metal pin 472 are configured similarly to holder 441 and metal pin 442, respectively. Note that the holder 471 is joined to the signal wiring portion 324 .
  • a plurality of signal terminals 48 are erected on the signal wiring portion 329 .
  • the plurality of signal terminals 48 are electrically connected to none of the plurality of first semiconductor elements 11 and the plurality of second semiconductor elements 21 .
  • Each of the plurality of signal terminals 48 is a non-connect terminal.
  • the two second electrodes 112 are connected to each other in the first conduction path in the same manner as in the semiconductor device B1. , and the second conduction path, respectively.
  • the first conductor is connected to the strip-shaped portion 571A connected to the second electrode 112 of the first semiconductor element 11 on one side of the connection member 57A and to the second electrode 112 of the first semiconductor element 11 on the other side. It is the connected strip portion 571A and the portion interposed between the portions of the conductive substrate 33B to which these strip portions 571A are joined.
  • the second conductor is the portion from the second electrode 112 to the portion connected to the connecting portion 572A in each of the connecting portion 572A and the two belt-shaped portions 571A connected to the connecting portion 572A. At least a part of the first conduction path and the second conduction path are in a parallel relationship, and the combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is higher than the inductance of the first conduction path. small. According to this configuration, in the semiconductor device B3, the inductance between the second electrodes 112 (sources) is reduced by the second conduction path in any two first semiconductor elements 11, as in the semiconductor device B1. Therefore, the semiconductor device B3 can suppress the occurrence of the resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel.
  • each connecting portion 572A is connected to a portion interposed between the portion joined to the second electrode 112 and the portion joined to the conductive substrate 33B among the strip portions 571A.
  • the length of the second conduction path can be made shorter than the length of the first conduction path.
  • the length of the second conduction path is shorter than the length of the first conduction path, so that the inductance of the second conduction path can be reduced more than the inductance of the first conduction path.
  • the semiconductor device C1 differs from the semiconductor device A1 in the following points.
  • the first point is that the plurality of first semiconductor elements 11 are covered with the resin member 12 to constitute the first switching section 1 .
  • the second point is that the plurality of second semiconductor elements 21 are covered with the resin member 22 to constitute the second switching section 2 .
  • the first switching unit 1 is configured by using rewiring technology to form a plurality of first semiconductor elements 11 as one component.
  • the first switching section 1 has a main surface 10a and a back surface 10b.
  • the main surface 10a and the back surface 10b are spaced apart in the thickness direction z.
  • the main surface 10a faces one side (upward) in the thickness direction z.
  • the back surface 10b faces the other side (downward) in the thickness direction z and faces the pad portion 311a (power wiring portion 311).
  • the first switching portion 1 includes a plurality of first semiconductor elements 11, a resin member 12, a wiring layer 13, a main surface terminal portion 14, a back surface terminal portion 15, and a plurality of interlayer electrodes 161-164.
  • the semiconductor device C1 includes a resin member 12, a wiring layer 13, and main surface terminal portions 14. As shown in FIG.
  • the resin member 12 covers the plurality of first semiconductor elements 11, the wiring layers 13 and the plurality of interlayer electrodes 161-164.
  • Resin member 12 is made of, for example, an insulating resin material.
  • the wiring layer 13 has a strip shape extending along the arrangement direction (first direction x) of the plurality of first semiconductor elements 11 in plan view.
  • the wiring layer 13 overlaps the plurality of first semiconductor elements 11 in plan view. However, as understood from FIG. 25, the wiring layer 13 is formed so as to avoid the third electrode 113 in plan view.
  • the main surface terminal portion 14 is arranged on the main surface 10 a and exposed from the resin member 12 .
  • Main surface terminal portion 14 includes a plurality of first pad portions 141 and a plurality of second pad portions 142 .
  • the plurality of first pad portions 141 are electrically connected to the second electrodes 112 (sources) of the plurality of first semiconductor elements 11 via the wiring layer 13 and the two interlayer electrodes 161 and 162, respectively.
  • the number of first pad portions 141 is, for example, the same as the number of first semiconductor elements 11 (second electrodes 112).
  • Each of the plurality of second pad portions 142 is electrically connected to each of the third electrodes 113 (gates) of the plurality of first semiconductor elements 11 via the interlayer electrode 163 .
  • the number of second pad portions 142 is, for example, the same as the number of first semiconductor elements 11 (third electrodes 113).
  • the rear surface terminal portion 15 is arranged on the rear surface 10 b and exposed from the resin member 12 .
  • Back surface terminal portion 15 includes a plurality of pad portions 151 .
  • the pad portions 151 are electrically connected to the first electrodes 111 (drain) of the first semiconductor elements 11 via the interlayer electrodes 164, respectively.
  • Each of the plurality of interlayer electrodes 161-164 extends in the thickness direction z.
  • Each of the plurality of interlayer electrodes 161 connects each of the second electrodes 112 of the plurality of first semiconductor elements 11 and the wiring layer 13 .
  • Each of the plurality of interlayer electrodes 162 connects the wiring layer 13 and each of the plurality of first pad portions 141 .
  • the plurality of interlayer electrodes 163 connect each of the third electrodes 113 of the plurality of first semiconductor elements 11 and each of the plurality of second pad portions 142 .
  • Each of the interlayer electrodes 164 connects each of the first electrodes 111 of the first semiconductor elements 11 and each of the pad portions 151 .
  • the second switching section 2 is composed of a plurality of second semiconductor elements 21 as one component using rewiring technology.
  • the second switching section 2 has a main surface 20a and a back surface 20b.
  • the main surface 20a and the back surface 20b are spaced apart in the thickness direction z.
  • the main surface 20a faces one side (upward) in the thickness direction z.
  • the back surface 20b faces the other side (downward) in the thickness direction z and faces the pad portion 313a (power wiring portion 313).
  • the second switching portion 2 includes a plurality of second semiconductor elements 21, a resin member 22, a wiring layer 23, a main surface terminal portion 24, a back surface terminal portion 25, and a plurality of interlayer electrodes 261-264.
  • the resin member 22 covers the plurality of second semiconductor elements 21, the wiring layer 23 and the plurality of interlayer electrodes 261-264.
  • Resin member 22 is made of, for example, an insulating resin material.
  • the wiring layer 23 has a strip shape extending along the arrangement direction (first direction x) of the plurality of second semiconductor elements 21 in plan view.
  • the wiring layer 23 overlaps the second semiconductor element 21 in plan view.
  • the wiring layer 23 is formed so as to avoid the sixth electrode 213 in plan view.
  • the main surface terminal portion 24 is arranged on the main surface 20 a and exposed from the resin member 22 .
  • Main surface terminal portion 24 includes a plurality of first pad portions 241 and a plurality of second pad portions 242 .
  • the multiple first pad portions 241 are electrically connected to the fifth electrodes 212 (sources) of the multiple second semiconductor elements 21 via the wiring layer 23 and the two interlayer electrodes 261 and 262, respectively.
  • the number of first pad portions 241 is, for example, the same as the number of second semiconductor elements 21 (fifth electrodes 212).
  • Each of the plurality of second pad portions 242 is electrically connected to each of the sixth electrodes 213 (gates) of the plurality of second semiconductor elements 21 via the interlayer electrode 263 .
  • the number of second pad portions 242 is, for example, the same as the number of second semiconductor elements 21 (sixth electrodes 213).
  • the back surface terminal portion 25 is arranged on the back surface 20 b and exposed from the resin member 22 .
  • Back surface terminal portion 25 includes a plurality of pad portions 251 .
  • the pad portions 251 are electrically connected to the fourth electrodes 211 (drain) of the second semiconductor elements 21 via the interlayer electrodes 264, respectively.
  • Each of the plurality of interlayer electrodes 261-264 extends in the thickness direction z.
  • Each of the plurality of interlayer electrodes 261 connects each of the fifth electrodes 212 of the plurality of second semiconductor elements 21 and the wiring layer 23 .
  • Each of the plurality of interlayer electrodes 262 connects the wiring layer 23 and each of the plurality of first pad portions 241 .
  • Each of the plurality of interlayer electrodes 263 connects each of the sixth electrodes 213 of the plurality of second semiconductor elements 21 and each of the plurality of second pad portions 242 .
  • the plurality of interlayer electrodes 264 connect each of the fourth electrodes 211 of the plurality of second semiconductor elements 21 and each of the plurality of pad portions 251 .
  • the effects of the semiconductor device C1 are as follows.
  • the semiconductor device C1 also includes a first conductor and a second conductor.
  • the first conductor extends from the second electrode 112 of one first semiconductor element 11 to the first pad portion 141 on the second electrode 112 (the two interlayer electrodes 161 and 162 and the wiring layer 13). ), the connection member 51A joined to the first pad portion 141, and the portion from the second electrode 112 of the other first semiconductor element 11 to the first pad portion 141 on the second electrode 112 ( two interlayer electrodes 161 and 162 and a part of the wiring layer 13), the connection member 51A joined to the first pad portion 141, and each connection member 51A of the pad portion 313a (power wiring portion 313).
  • the second conductor includes the interlayer electrode 161 in contact with the second electrode 112 of one first semiconductor element 11 , the interlayer electrode 161 in contact with the second electrode 112 of the other first semiconductor element 11 , and the wiring layer 13 . and a portion interposed between the portions in contact with the respective interlayer electrodes 161 .
  • the two second electrodes 112 are connected to each other by a first conduction path passing through the first conductor and a second conduction path passing through the first conductor. Conducting in each of the second conduction paths through the conductor.
  • the first conduction path is the conduction path between the second electrodes 112 connected when the main current path is formed. At least a part of the first conduction path and the second conduction path are in a parallel relationship, and the combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • the inductance between the second electrodes 112 (sources) is reduced by the second conduction paths in any two first semiconductor elements 11, as in the semiconductor device A1. Therefore, the semiconductor device C1 can suppress the occurrence of a resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel.
  • the first switching section 1 includes the wiring layer 13 .
  • the wiring layer 13 conducts each of the second electrodes 112 of the plurality of first semiconductor elements 11 inside the resin member 12 .
  • the length of the second conduction path can be made shorter than the length of the first conduction path.
  • the length of the second conduction path is shorter than the length of the first conduction path, so that the inductance of the second conduction path can be reduced more than the inductance of the first conduction path.
  • the semiconductor device C1 also includes a third conductor and a fourth conductor.
  • the third conductor extends from the fifth electrode 212 of one second semiconductor element 21 to the first pad portion 241 on the fifth electrode 212 (the two interlayer electrodes 261 and 262 and the wiring layer 23).
  • the fourth conductor includes an interlayer electrode 261 in contact with the fifth electrode 212 of the second semiconductor element 21 on one side, an interlayer electrode 261 in contact with the fifth electrode 212 of the second semiconductor element 21 on the other side, and and a portion interposed between the portions in contact with the respective interlayer electrodes 261 of .
  • the two fifth electrodes 212 are connected to each other by a third conduction path passing through the third conductor and a fourth conduction path passing through the third conductor. Conducting in each of the fourth conduction paths through the conductor.
  • the third conduction path is the conduction path between the fifth electrodes 212 connected when the main current path is formed.
  • the third conduction path and the fourth conduction path are at least partially parallel, and the combined inductance of the inductance of the third conduction path and the inductance of the fourth conduction path is smaller than the inductance of the third conduction path.
  • the semiconductor device C1 in the semiconductor device C1, the inductance between the fifth electrodes 212 (sources) is reduced by the fourth conduction path in any two second semiconductor elements 21, as in the semiconductor device A1. Therefore, the semiconductor device C1 can suppress the occurrence of the resonance phenomenon when the plurality of second semiconductor elements 21 are operated in parallel.
  • the second switching section 2 includes the wiring layer 23 .
  • the wiring layer 23 conducts each of the fifth electrodes 212 of the plurality of second semiconductor elements 21 inside the resin member 22 .
  • the length of the fourth conduction path can be made shorter than the length of the third conduction path.
  • the length of the fourth conduction path is shorter than the length of the third conduction path, so that the inductance of the fourth conduction path can be reduced more than the inductance of the third conduction path.
  • the 26 to 28 show a semiconductor device C2 according to a modification of the third embodiment.
  • the semiconductor device C2 has a different module structure from the semiconductor device C1.
  • the semiconductor device C2 includes a first switching section 1, a second switching section 2, an insulating substrate 30, a pair of conductive substrates 33A and 33B, a pair of insulating layers 34A and 34B, a plurality of signal Wiring portions 321A, 321B, 322A, 322B, a plurality of power terminals 41 to 43, a plurality of signal terminals 44A, 44B, 45A, 45B, 48, a plurality of connection members 531A, 531B, 532A, 532B, 541A, 541B, 542A, 542B, and sealing member 7.
  • the semiconductor device C2 includes a conductive substrate 33A as an example of a "first wiring section" and a conductive substrate 33B as an example of a "second wiring section".
  • the first switching section 1 is mounted on the conductive substrate 33A, as shown in FIG.
  • the back surface 10b faces the conductive substrate 33A.
  • the conductive substrate 33 ⁇ /b>A is joined to the rear terminal portion 15 (plurality of pad portions 151 ) of the first switching section 1 and electrically connected to the first electrodes 111 of the plurality of first semiconductor elements 11 .
  • the first electrodes 111 of the plurality of first semiconductor elements 11 are electrically connected via the conductive substrate 33A.
  • the second switching section 2 is mounted on the conductive substrate 33B, as shown in FIG.
  • the back surface 20b faces the conductive substrate 33B.
  • the conductive substrate 33 ⁇ /b>B is joined to the rear terminal portion 25 (a plurality of pad portions 251 ) of the second switching portion 2 and electrically connected to the fourth electrodes 211 of the plurality of second semiconductor elements 21 .
  • the fourth electrodes 211 of the plurality of second semiconductor elements 21 are electrically connected via the conductive substrate 33B.
  • each of the plurality of connection members 51A and 51B is a plate-like member made of metal, as can be understood from FIG.
  • Each connecting member 51A is joined to each first pad portion 141 and the conductive substrate 33B, as shown in FIG.
  • each connecting member 51B is joined to each first pad portion 241 and a portion of the power terminal 42 (each portion formed in a comb shape).
  • the power terminals 41 are joined to the conductive substrate 33A and are electrically connected to the first electrodes 111 of the plurality of first semiconductor elements 11 .
  • the power terminal 42 is laminated on the power terminal 41 with an insulating plate 49 interposed therebetween.
  • the power terminal 42 is electrically connected to the fifth electrodes 212 of the plurality of second semiconductor elements 21 via each connection member 51B.
  • the power terminal 43 is joined to the conductive substrate 33B and electrically connected to the fourth electrodes 211 of the plurality of second semiconductor elements 21 .
  • the power terminal 43 is electrically connected to each second electrode 112 of the plurality of first semiconductor elements 11 via the conductive substrate 33B and each connection member 51A.
  • the two second electrodes 112 are connected to each other in the first conduction path, similar to the semiconductor device C1. , and the second conduction path, respectively.
  • the first conductor includes part of the conductive substrate 33B instead of part of the pad section 313a. At least a part of the first conduction path and the second conduction path are in a parallel relationship, and the combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is higher than the inductance of the first conduction path. small.
  • the semiconductor device C2 in the semiconductor device C2, the inductance between the second electrodes 112 (sources) is reduced by the second conduction paths in any two first semiconductor elements 11, as in the semiconductor device C1. Therefore, the semiconductor device C2 can suppress the occurrence of the resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel.
  • the two fifth electrodes 212 are connected to each other in the third conduction path. , and the fourth conduction path.
  • the third conductor includes part of the power terminal 42 instead of part of the pad section 312a. At least a part of the third conduction path and the fourth conduction path is in a parallel relationship, and the combined inductance of the inductance of the third conduction path and the inductance of the fourth conduction path is higher than the inductance of the third conduction path. small.
  • the semiconductor device C2 in the semiconductor device C2, the inductance between the fifth electrodes 212 (sources) is reduced by the fourth conduction path in any two second semiconductor elements 21, as in the semiconductor device C1. Therefore, the semiconductor device C2 can suppress the occurrence of a resonance phenomenon when the plurality of second semiconductor elements 21 are operated in parallel.
  • the first switching section 1 may have the configuration shown in FIGS. 29 to 31, for example.
  • FIGS. 29 to 31 show an example of the first switching section 1 including four first semiconductor elements 11, for example.
  • the main surface terminal portion 14 of the first switching portion 1 includes one first pad portion 141 instead of a plurality of first pad portions 141 .
  • the first pad portion 141 is formed on the surface (upper surface in the thickness direction z) of the wiring layer 13 connected to each of the second electrodes 112 of the plurality of first semiconductor elements 11, as shown in FIG. 29 to 31, the rear terminal portion 15 of the first switching portion 1 includes one pad portion 151 instead of a plurality of pad portions 151.
  • FIGS. 29 to 31 show an example of the first switching section 1 including four first semiconductor elements 11, for example.
  • the main surface terminal portion 14 of the first switching portion 1 includes one first pad portion 141 instead of a plurality of first pad portions 141 .
  • the first pad portion 141 is formed on the surface (upper surface in the thickness direction z) of the wiring layer 13
  • the pad portion 151 is formed on the surface (lower surface in the thickness direction z) of the wiring layer 13 connected to each of the first electrodes 111 of the plurality of first semiconductor elements 11, as shown in FIG.
  • the rear surface terminal portion 15 may be configured to include a plurality of pad portions 151, like the semiconductor devices C1 and C2, instead of including one pad portion 151.
  • FIG. Even in the first switching section 1 having such a configuration, the plurality of second electrodes 112 are electrically connected to each other via the wiring layer 13, thereby forming a conductive path via the second conductor. Such a configuration can be applied not only to the first switching section 1 but also to the second switching section 2 .
  • FIG. 32 shows a semiconductor device D1 according to the fourth embodiment.
  • the semiconductor device D1 differs from the semiconductor device A1 mainly in the plan view shape of each of the power wiring portions 311 to 313.
  • the semiconductor device D1 differs from the semiconductor device A1 mainly in the plan view shape of each of the power wiring portions 311 to 313.
  • FIG. 32 shows a semiconductor device D1 according to the fourth embodiment.
  • the power wiring portion 312 of the semiconductor device D1 differs from the power wiring portion 312 of the semiconductor device A1 in that it further includes a plurality of projecting portions 312c.
  • the power wiring portion 313 of the semiconductor device D1 differs from the power wiring portion 313 of the semiconductor device A1 in that it further includes a plurality of projecting portions 313c.
  • the plurality of protruding portions 312c respectively protrude from each of the pad portions 312a to one side in the second direction y (the side on which the plurality of second semiconductor elements 21 are located).
  • Each of the plurality of protruding portions 312c is arranged between two second semiconductor elements 21 adjacent to each other in the first direction x in plan view.
  • Two connection members 52B are joined to each of the plurality of protrusions 312c. These connection members 52B are joined to the fifth electrodes 212 of the second semiconductor elements 21 located on both sides in the first direction x in plan view.
  • the plurality of protruding portions 313c respectively protrude from each of the pad portions 313a to one side in the second direction y (the side on which the plurality of first semiconductor elements 11 are located).
  • Each of the plurality of protrusions 313c is arranged between two first semiconductor elements 11 adjacent to each other in the first direction x in plan view.
  • Two connection members 52A are joined to each of the plurality of protrusions 313c. 52 A of these connection members are joined to the 2nd electrode 112 of each 1st semiconductor element 11 located in the 1st direction x on both sides in planar view.
  • the effects of the semiconductor device D1 are as follows.
  • the semiconductor device D1 also includes a first conductor and a third conductor, similar to the semiconductor devices A1, B1, and C1.
  • the first conductor includes the connection member 51A joined to the second electrode 112 of the first semiconductor element 11 on one side and the second electrode 112 of the first semiconductor element 11 on the other side. and a portion of the pad portion 313a (power wiring portion 313) interposed between the portions to which the above-described connection members 51A are respectively joined.
  • the second conductor is a projecting portion 313c arranged between the two first semiconductor elements 11 and two connecting members 52A joined to the projecting portion 313c.
  • the two second electrodes 112 have a first conduction path passing through the first conductor and a second conduction path passing through the second conductor. conduct in each of the paths.
  • the first conduction path is the conduction path between the second electrodes 112 that are connected when the main current path is formed. At least a part of the first conduction path and the second conduction path are in a parallel relationship, and the combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • the semiconductor device D1 in any two first semiconductor elements 11 adjacent in the first direction x, the inductance between the second electrodes 112 (sources) is the same as the semiconductor device A1. reduced by the conduction path. Therefore, the semiconductor device D1 can suppress the occurrence of the resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel.
  • the power wiring portion 313 includes a protruding portion 313c protruding from the pad portion 313a and arranged between the two first semiconductor elements 11 adjacent in the first direction x.
  • the connecting members 52A respectively joined to the second electrodes 112 of the two first semiconductor elements 11 are joined to the protrusions 313c.
  • the projecting portion 313c is arranged between two first semiconductor elements 11 adjacent in the first direction x.
  • the first electrodes 111 of the two first semiconductor elements 11 adjacent to each other in the first direction x are electrically connected to each other in the pad portion 311a through a path that linearly connects the first electrodes 111.
  • the first electrodes 111 of the two first semiconductor elements 11 adjacent in the first direction x are electrically connected to each other through a path avoiding the projecting portion 313c in the pad portion 311a.
  • the protruding portion 313c is arranged so as to block the conduction path that linearly connects the two first electrodes 111 adjacent in the first direction x. , the conduction path between the first electrodes 111 is extended.
  • the inductance between the first electrodes 111 increases in the semiconductor device D1 more than in the semiconductor device A1.
  • the semiconductor device D1 can further suppress the occurrence of the resonance phenomenon when the plurality of first semiconductor elements 11 are operated in parallel compared to the semiconductor device A1.
  • the semiconductor device D1 also includes a third conductor and a fourth conductor, similar to the semiconductor devices A1, B1, and C1.
  • the third conductor includes the connection member 51B joined to the fifth electrode 212 of the second semiconductor element 21 on one side and the fifth electrode 212 of the second semiconductor element 21 on the other side. and a portion of the pad portion 312a (power wiring portion 312) interposed between portions to which the above-described connection members 51B are respectively joined.
  • the fourth conductor is a projecting portion 312c arranged between the two second semiconductor elements 21 and two connecting members 52B joined to the projecting portion 312c.
  • the two fifth electrodes 212 are connected to a third conduction path passing through the third conductor and a fourth conduction path passing through the fourth conductor. conduct in each of the paths.
  • the third conduction path is the conduction path between the fifth electrodes 212 connected when the main current path is formed.
  • the third conduction path and the fourth conduction path are at least partially parallel, and the combined inductance of the inductance of the third conduction path and the inductance of the fourth conduction path is smaller than the inductance of the third conduction path.
  • the semiconductor device D1 in any two second semiconductor elements 21 adjacent in the first direction x, the inductance between the fifth electrodes 212 (sources) is the same as in the semiconductor device A1. reduced by the conduction path. Therefore, the semiconductor device D1 can suppress the occurrence of a resonance phenomenon when the plurality of second semiconductor elements 21 are operated in parallel.
  • the power wiring portion 312 includes a protruding portion 312c protruding from the pad portion 312a and arranged between the two second semiconductor elements 21 adjacent in the first direction x.
  • Each of the connection members 52B respectively joined to the fifth electrodes 212 of the two second semiconductor elements 21 is joined to the projecting portion 312c.
  • the projecting portion 312c is arranged between two second semiconductor elements 21 adjacent in the first direction x.
  • the fourth electrodes 211 of the two second semiconductor elements 21 adjacent to each other in the first direction x are electrically connected to each other through a path that linearly connects the fourth electrodes 211 in the pad portion 313a.
  • the fourth electrodes 211 of the two second semiconductor elements 21 adjacent in the first direction x are electrically connected to each other through a path avoiding the projecting portion 312c in the pad portion 313a.
  • the protruding portion 312c is arranged so as to block the conduction path that linearly connects the two fourth electrodes 211 adjacent in the first direction x. , the conduction path between the fourth electrodes 211 is extended.
  • the inductance between the fourth electrodes 211 of the semiconductor device D1 increases more than that of the semiconductor device A1. Therefore, the semiconductor device D1 can further suppress the occurrence of the resonance phenomenon when the plurality of second semiconductor elements 21 are operated in parallel compared to the semiconductor device A1.
  • the semiconductor device according to the present disclosure is not limited to the above-described embodiments.
  • the specific configuration of each part of the semiconductor device of the present disclosure can be changed in various ways.
  • the present disclosure includes the embodiments set forth in the Appendix below. Appendix 1.
  • two first semiconductor elements each having a first electrode, a second electrode and a third electrode, the switching operation of which is controlled according to a first drive signal input to the third electrode; a first conductor electrically connecting between the second electrodes of the two first semiconductor elements; a second conductor electrically connecting between the second electrodes of the two first semiconductor elements; a first power terminal electrically connected to the first conductor and conducting to the second electrode of each of the two first semiconductor elements; and
  • the two first semiconductor elements are electrically connected in parallel, a first conduction path through the first conductor and a second conduction path through the second conductor between the second electrodes of each of the two first semiconductor elements; at least a portion of the first conduction path and the second conduction path are in a parallel relationship;
  • a semiconductor device wherein a combined inductance of the inductance of the first conduction path and the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • Appendix 2 The semiconductor device according to appendix 1, wherein the inductance of the second conduction path is smaller than the inductance of the first conduction path.
  • Appendix 3. The semiconductor device according to any one of Appendix 1 and Appendix 2, wherein the second conduction path is shorter than the first conduction path.
  • Appendix 4. a first wiring portion and a second wiring portion spaced apart from each other; a first connection member electrically connected to the second electrode of each of the two first semiconductor elements; is further equipped with the first wiring portion is electrically connected to the first electrode of each of the two first semiconductor elements; the second wiring portion is joined to the first connection member and is electrically connected to the second electrode of each of the two first semiconductor elements via the first connection member; 3.
  • each of the two first semiconductor elements has a first element main surface and a first element back surface that are separated from each other in the thickness direction of the first semiconductor element; In each of the two first semiconductor elements, the first electrode is arranged on the back surface of the first element, and the second electrode and the third electrode are arranged on the main surface of the first element. 5.
  • Appendix 6. The semiconductor device according to appendix 5, wherein each of the two first semiconductor elements is mounted on the first wiring section with the rear surface of the first element facing the first wiring section.
  • the second conductor includes a second connection member, 7.
  • the first connection member includes two belt-shaped portions separated from each other, and a connecting portion sandwiched between the two belt-shaped portions and connected to the two belt-shaped portions, one of the two strip-shaped portions is joined to the second electrode of one of the two first semiconductor elements and the second wiring portion; the other of the two strip-shaped portions is joined to the second electrode of the other of the two first semiconductor elements and the second wiring portion;
  • the first conductor includes the two belt-shaped portions and a portion of the second wiring portion interposed between the portions where the two belt-shaped portions are joined,
  • the semiconductor according to appendix 6, wherein the second conductor includes the connecting portion and a portion of each of the two belt-shaped portions from a portion joined to the second electrode to a portion connected to the connecting portion.
  • Appendix 10. The semiconductor device according to appendix 9, wherein the connecting portion is connected to a portion of each of the two belt-shaped portions that overlaps with each of the two first semiconductor elements when viewed in the thickness direction.
  • Appendix 11. a resin member covering at least a portion of each of the two first semiconductor elements; a wiring layer disposed above the first element main surface of each of the two first semiconductor elements and covered with the resin member; a terminal portion exposed from the resin member and to which the first connection member is joined; further comprising the terminal portion is electrically connected to the second electrode of each of the second first semiconductor elements; The wiring layer is electrically connected to the second electrode of each of the two first semiconductor elements, and overlaps the second electrode of each of the two first semiconductor elements when viewed in the thickness direction, The semiconductor device according to appendix 6.
  • the terminal portion includes two pad portions spaced apart from each other and to which the first connection member is joined; one of the two pad portions overlaps the second electrode of one of the two first semiconductor elements when viewed in the thickness direction; 12.
  • the two second semiconductor elements are electrically connected in parallel, between the fifth electrodes of the two second semiconductor elements there is a third conduction path passing through the third conductor and a fourth conduction path passing through the fourth conductor; at least a portion of the third conduction path and the fourth conduction path are in a parallel relationship; 13.
  • a third wiring portion separated from each of the first wiring portion and the second wiring portion; a third connection member electrically connected to the fifth electrode of each of the two second semiconductor elements; is further equipped with the second wiring portion is electrically connected to the fourth electrode of each of the two second semiconductor elements; the third wiring portion is joined to the third connection member and electrically connected to the fifth electrode of each of the two second semiconductor elements via the third connection member; 16.
  • the semiconductor device according to any one of Appendixes 13 to 15, wherein the third conductor includes part of the third connection member and part of the third wiring portion. Appendix 17.
  • each of the two second semiconductor elements is a MOSFET; the fourth electrode is a drain, the fifth electrode is a source; 18.
  • Appendix 19 each of the two first semiconductor elements is a MOSFET; the first electrode is a drain; the second electrode is a source; 19.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

半導体装置は、２つのスイッチング用半導体素子と、前記２つの半導体素子それぞれの第２電極間を電気的に接続する第１導体と、前記第２電極間を電気的に接続する第２導体と、前記第１導体に電気的に接続され、各半導体素子の前記第２電極に導通する第１電力端子と、を備える。前記２つの半導体素子は、並列に接続されている。前記２つの半導体素子それぞれの前記第２電極間には、前記第１導体を通る第１導通経路と前記第２導体を通る第２導通経路とがある。前記第１導通経路と前記第２導通経路とは、少なくとも一部が並列関係にある。前記第１導通経路のインダクタンスと前記第２導通経路のインダクタンスとの合成インダクタンスは、前記第１導通経路のインダクタンスよりも小さい。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子を備える半導体装置が知られている。このような半導体装置において、半導体装置の許容電流を確保するために、複数の電力用半導体素子を並列に接続した構成が知られている（たとえば特許文献１）。特許文献１に記載の構成（パワーモジュール）は、複数の第１半導体素子、複数の第１接続配線、配線層および信号端子を備える。複数の第１半導体素子は、たとえばＭＯＳＦＥＴからなる。各第１半導体素子は、ゲート端子に入力された駆動信号に応じてオン・オフ駆動する。複数の第１半導体素子は、並列に接続されている。複数の第１接続配線は、たとえばワイヤであり、複数の第１半導体素子のゲート端子と配線層とを接続する。配線層は、信号端子が接続されている。信号端子は、配線層および各第１接続配線を介して、各第１半導体素子のゲート端子に接続される。信号端子は、各第１半導体素子を駆動するための駆動信号を、各第１半導体素子のゲート端子に供給する。
特開２０１６－２２５４９３号公報
　特許文献１のように、複数の半導体素子を並列に接続して使用する場合、各半導体素子のスイッチング時（オン・オフ駆動時）に、共振現象が発生することがある。この共振現象は、複数の半導体素子の駆動信号を振動させることがあり、各半導体素子の誤作動または各半導体素子の破壊の要因である。
　本開示は、上記事情に鑑みて考え出されたものであり、複数の半導体素子を並列動作させる場合に生じる共振現象を抑制することが可能な半導体装置を提供することを一の課題とする。
　本開示の半導体装置は、各々が、第１電極、第２電極および第３電極を有し、前記第３電極に入力される第１駆動信号に応じてスイッチング動作が制御される２つの第１半導体素子と、前記２つの第１半導体素子それぞれの前記第２電極間を電気的に接続する第１導体と、前記２つの第１半導体素子それぞれの前記第２電極間を電気的に接続する第２導体と、前記第１導体に電気的に接続され、前記２つの第１半導体素子の各々の前記第２電極に導通する第１電力端子と、を備えている。前記２つの第１半導体素子は、電気的に並列に接続されている。前記２つの第１半導体素子の前記第２電極間には、前記第１導体を通る第１導通経路と前記第２導体を通る第２導通経路とがある。前記第１導通経路と前記第２導通経路とは、少なくとも一部が並列関係にある。前記第１導通経路のインダクタンスと前記第２導通経路のインダクタンスとの合成インダクタンスは、前記第１導通経路のインダクタンスよりも小さい。
　本開示の上記構成によれば、半導体装置において、共振現象を抑制することができる。
図１は、第１実施形態にかかる半導体装置を示す斜視図である。 図２は、図１の斜視図においてケースの一部（天板）および樹脂部材を省略した図である。 図３は、第１実施形態にかかる半導体装置を示す平面図である。 図４は、図３の平面図においてケースの一部（天板）および樹脂部材を省略した図である。 図５は、図４の一部（右半分）を拡大した部分拡大図である。 図６は、図４の一部（左半分）を拡大した部分拡大図である。 図７は、第１実施形態にかかる半導体装置を示す正面図である。 図８は、第１実施形態にかかる半導体装置を示す底面図である。 図９は、図４のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図４のＸ－Ｘ線に沿う断面図である。 図１１は、図４のＸＩ－ＸＩ線に沿う断面図である。 図１２は、図４のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図４のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、第２実施形態にかかる半導体装置を示す平面図であって、ケースの一部（天板）および樹脂部材を省略した図である。 図１５は、図１４の一部を拡大した部分拡大図である。 図１６は、図１４のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、第２実施形態の第１変形例にかかる半導体装置を示す平面図であって、ケースの一部（天板）および樹脂部材を省略した図である。 図１８は、第２実施形態の第２変形例にかかる半導体装置を示す斜視図である。 図１９は、図１８の斜視図において、封止部材を省略した図である。 図２０は、第２実施形態の第２変形例にかかる半導体装置を示す平面図であって、封止部材を想像線（二点鎖線）で示した図である。 図２１は、図２０の平面図において、一部の接続部材および封止部材を省略した図である。 図２２は、第３実施形態にかかる半導体装置を示す平面図であって、ケースの一部（天板）および樹脂部材を省略した図である。 図２３は、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う要部拡大断面図である。 図２４は、図２２のＸＸＩＶ－ＸＸＩＶ線に沿う要部拡大断面図である。 図２５は、図２２のＸＸＶ－ＸＸＶ線に沿う要部拡大断面図である。 図２６は、第３実施形態にかかる半導体装置を示す斜視図である。 図２７は、第３実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線（二点鎖線）で示した図である。 図２８は、図２７のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。 図２９は、変形例にかかる第１スイッチング部を示す平面図である。 図３０は、図２９のＸＸＸ－ＸＸＸ線に沿う断面図である。 図３１は、図２９のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図３２は、第４実施形態にかかる半導体装置を示す平面図であって、ケースの一部（天板）および樹脂部材を省略した図である。
　本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素には同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
　図１～図１３は、第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、複数の第１半導体素子１１、複数の第２半導体素子２１、絶縁基板３０、複数の電力配線部３１１，３１２，３１３、複数の信号配線部３２１Ａ，３２１Ｂ，３２２Ａ，３２２Ｂ，３２３、複数の電力端子４１，４２，４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７、複数の接続部材、放熱板６０、ケース６１および樹脂部材６５を備える。半導体装置Ａ１は、複数の接続部材として、複数の接続部材５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３１Ａ，５３１Ｂ，５３２Ａ，５３２Ｂ，５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５，５６を備える。後に詳述される構成から理解されるように、半導体装置Ａ１は、「第１配線部」の一例としての電力配線部３１１、「第２配線部」の一例としての電力配線部３１３、「第３配線部」の一例としての電力配線部３１２を備えている。また、半導体装置Ａ１は、「第１電力端子」の一例としての電力端子４３、「第２電力端子」の一例としての電力端子４２、「第３電力端子」の一例としての電力端子４１を備えている。さらに、半導体装置Ａ１は、「第１接続部材」の一例としての接続部材５１Ａ、「第２接続部材」の一例としての接続部材５２Ａ、「第３接続部材」の一例としての接続部材５１Ｂを備えている。
　説明の便宜上、第１半導体素子１１の厚さ方向を「厚さ方向ｚ」という。また、以下の説明において、「平面視」とは、厚さ方向ｚに沿って見たときをいう。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」という。第１方向ｘは、たとえば、半導体装置Ａ１の平面図（図３参照）における左右方向である。厚さ方向ｚおよび第１方向ｘに直交する方向を「第２方向ｙ」という。第２方向ｙは、たとえば、半導体装置Ａ１の平面図（図３参照）における上下方向である。
　複数の第１半導体素子１１および複数の第２半導体素子２１はそれぞれ、たとえばＭＯＳＦＥＴである。複数の第１半導体素子１１および複数の第２半導体素子２１はそれぞれ、ＭＯＳＦＥＴの代わりに、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、または、ＩＧＢＴを含むバイポーラトランジスタなどの他のスイッチング素子であってもよい。複数の第１半導体素子１１および複数の第２半導体素子２１はそれぞれ、ＳｉＣ（炭化ケイ素）を用いて構成されている。当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）、あるいは、Ｇａ2Ｏ3（酸化ガリウム）などであってもよい。
　複数の第１半導体素子１１はそれぞれ、図９および図１３に示すように、第１素子主面１１ａおよび第１素子裏面１１ｂを有する。第１素子主面１１ａおよび第１素子裏面１１ｂは、厚さ方向ｚにおいて互いに離間する。第１素子主面１１ａは、厚さ方向ｚの一方（上方）を向き、第１素子裏面１１ｂは、厚さ方向ｚの他方（下方）を向く。
　複数の第１半導体素子１１はそれぞれ、図５、図６、図９および図１３に示すように、第１電極１１１、第２電極１１２および第３電極１１３を有する。各第１半導体素子１１がＭＯＳＦＥＴである例において、第１電極１１１はドレインであり、第２電極１１２はソースであり、第３電極１１３はゲートである。各第１半導体素子１１において、第１電極１１１は、図９および図１３に示すように、第１素子裏面１１ｂに配置され、第２電極１１２および第３電極１１３は、図５、図６、図９および図１３から理解されるように、第１素子主面１１ａに配置されている。
　複数の第１半導体素子１１はそれぞれ、第３電極１１３（ゲート）に第１駆動信号（たとえばゲート電圧）が入力される。複数の第１半導体素子１１はそれぞれ、入力される第１駆動信号に応じて導通状態と遮断状態とが切り替わる。この導通状態と遮断状態とが切り替わる動作をスイッチング動作という。導通状態では、第１電極１１１（ドレイン）から第２電極１１２（ソース）に電流が流れ、遮断状態ではこの電流が流れない。つまり、各第１半導体素子１１は、第３電極１１３（ゲート）に入力される第１駆動信号（たとえばゲート電圧）によって、第１電極１１１（ドレイン）および第２電極１１２（ソース）間がオン・オフ制御される。各第１半導体素子１１のスイッチング周波数は、第１駆動信号の周波数に依存する。
　複数の第１半導体素子１１は、後に詳述される構成によって、各第１電極１１１（ドレイン）同士が電気的に接続され、かつ、各第２電極１１２（ソース）同士が電気的に接続されている。これにより、複数の第１半導体素子１１は、電気的に並列に接続されている。半導体装置Ａ１は、並列に接続された複数の第１半導体素子１１に共通の第１駆動信号を入力して、複数の第１半導体素子１１を並列動作させる。
　複数の第１半導体素子１１は、図２、図４および図９に示すように、第１方向ｘに配列されている。各第１半導体素子１１は、導電性接合材を介して、電力配線部３１１に接合されている。当該導電性接合材は、たとえば、はんだ、金属ペースト材、あるいは、焼結金属などである。
　複数の第２半導体素子２１はそれぞれ、図１０および図１３に示すように、第２素子主面２１ａおよび第２素子裏面２１ｂを有する。第２素子主面２１ａおよび第２素子裏面２１ｂは、厚さ方向ｚにおいて互いに離間する。第２素子主面２１ａは、厚さ方向ｚの一方（上方）を向き、第２素子裏面２１ｂは、厚さ方向ｚの他方（下方）を向く。
　複数の第２半導体素子２１はそれぞれ、図５、図６、図１０および図１３に示すように、第４電極２１１、第５電極２１２および第６電極２１３を有する。各第２半導体素子２１がＭＯＳＦＥＴである例において、第４電極２１１はドレインであり、第５電極２１２は、ソースであり、第６電極２１３はゲートである。各第２半導体素子２１において、第４電極２１１は、図１０および図１３に示すように、第２素子裏面２１ｂに配置され、第５電極２１２および第６電極２１３は、図５、図６、図１０および図１３から理解されるように、第２素子主面２１ａに配置されている。
　複数の第２半導体素子２１はそれぞれ、第６電極２１３（ゲート）に第２駆動信号（たとえばゲート電圧）が入力される。複数の第２半導体素子２１はそれぞれ、入力される第２駆動信号に応じて導通状態と遮断状態とが切り替わる。導通状態では、第４電極２１１（ドレイン）から第５電極２１２（ソース）に電流が流れ、遮断状態ではこの電流が流れない。つまり、各第２半導体素子２１は、第６電極２１３（ゲート）に入力される第２駆動信号（たとえばゲート電圧）によって、第４電極２１１（ドレイン）および第５電極２１２（ソース）間がオン・オフ制御される。各第２半導体素子２１のスイッチング周波数は、第２駆動信号の周波数に依存する。
　複数の第２半導体素子２１は、後に詳述される構成によって、各第４電極２１１（ドレイン）同士が電気的に接続され、かつ、各第５電極２１２（ソース）同士が電気的に接続されている。これにより、複数の第２半導体素子２１は、電気的に並列に接続されている。半導体装置Ａ１は、並列に接続された複数の第２半導体素子２１に共通の第２駆動信号を入力して、複数の第２半導体素子２１を並列動作させる。
　複数の第２半導体素子２１は、図２、図４および図１０に示すように、第１方向ｘに配列されている。各第２半導体素子２１は、導電性接合材を介して、電力配線部３１３に接合されている。当該導電性接合材は、たとえば、はんだ、金属ペースト材、あるいは焼結金属などである。
　放熱板６０は、たとえば平面視矩形状の平板である。放熱板６０は、熱伝導率の高い材料で構成されており、たとえば、銅または銅合金からなる。放熱板６０の表面にＮｉめっきが施されていてもよい。放熱板６０の厚さ方向ｚ下方側の表面には、必要に応じて、冷却部材（たとえばヒートシンク）が取り付けられる。図９、図１０および図１３に示すように、絶縁基板３０は、当該放熱板６０上に載置されている。
　ケース６１は、図１～図４、図９、図１０および図１３から理解されるように、たとえば直方体である。ケース６１は、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂から構成されており、たとえばＰＰＳ（ポリフェニレンサルファイド）により構成される。ケース６１は、平面視において放熱板６０とおよそ同じ大きさの矩形状である。ケース６１は、図１～図４および図７～図１３に示すように、枠部６２、天板６３および複数の端子台６４１～６４４を含む。
　枠部６２は、放熱板６０の厚さ方向ｚ上方の表面に固定される。天板６３は、枠部６２に固定される。天板６３は、図１、図３、図９、図１０および図１３に示すように、枠部６２の厚さ方向ｚ上方側の開口を閉鎖する。天板６３は、図９、図１０および図１３に示すように、枠部６２の厚さ方向ｚ下方側を閉鎖する放熱板６０と対向している。天板６３、放熱板６０および枠部６２によって、回路収容空間（複数の第１半導体素子１１および複数の第２半導体素子２１などを収容する空間）がケース６１の内部に区画されている。以下では、この回路収容空間を、ケース６１の内側ということがある。
　２つの端子台６４１，６４２は、枠部６２よりも第１方向ｘの一方側に配置され、枠部６２と一体的に形成されている。２つの端子台６４３，６４４は、枠部６２よりも第１方向ｘの他方側に配置され、枠部６２と一体的に形成されている。２つの端子台６４１，６４２は、枠部６２の第１方向ｘの一方側の側壁に対して、第２方向ｙに沿って配置されている。端子台６４１は、電力端子４１の一部を覆っており、且つ、厚さ方向ｚ上方側の表面に電力端子４１の一部が配置されている。端子台６４２は、電力端子４２の一部を覆っており、且つ、厚さ方向ｚ上方側の表面に電力端子４２の一部が配置されている。２つの端子台６４３，６４４は、枠部６２の第１方向ｘの他方側の側壁に対して、第２方向ｙに沿って配置されている。端子台６４３は、２つの電力端子４３の一方の一部を覆っており、且つ、厚さ方向ｚ上方側の表面にこの電力端子４３の一部が配置されている。端子台６４４は、２つの電力端子４３の他方の一部を覆っており、且つ、厚さ方向ｚ上方側の表面に、この電力端子４３の一部が配置されている。
　樹脂部材６５は、図９、図１０および図１３に示すように、天板６３、放熱板６０および枠部６２によって、囲まれた領域（上記回路収容空間）に充填される。樹脂部材６５は、複数の第１半導体素子１１および複数の第２半導体素子２１などを覆っている。樹脂部材６５は、たとえば、黒色のエポキシ樹脂により構成される。樹脂部材６５の構成材料は、エポキシ樹脂ではなく、シリコーンゲルなどの他の絶縁材料でもよい。半導体装置Ａ１は、樹脂部材６５を備える構成に限定されず、樹脂部材６５を備えなくてもよい。
　絶縁基板３０は、電気絶縁性を有する。絶縁基板３０の構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ2Ｏ3（酸化アルミニウム）などが用いられる。絶縁基板３０は、たとえば平板状である。
　絶縁基板３０は、図９、図１０および図１３に示すように、主面３０ａおよび裏面３０ｂを有する。主面３０ａおよび裏面３０ｂは、厚さ方向ｚに離間する。主面３０ａは、厚さ方向ｚの一方（上方）を向き、裏面３０ｂは、厚さ方向ｚの他方（下方）を向く。複数の第１半導体素子１１および複数の第２半導体素子２１はそれぞれ、主面３０ａ上に配置される。裏面３０ｂは、放熱板６０に対向する。
　複数の電力配線部３１１～３１３および複数の信号配線部３２１Ａ，３２１Ｂ，３２２Ａ，３２２Ｂ，３２３は、図４、図９、図１０および図１３に示すように、絶縁基板３０の主面３０ａに形成されている。複数の電力配線部３１１～３１３および複数の信号配線部３２１Ａ，３２１Ｂ，３２２Ａ，３２２Ｂ，３２３はそれぞれ、たとえば金属層である。この金属層は、たとえば銅または銅合金により構成されるが、銅または銅合金の代わりに、アルミニウムまたはアルミニウム合金などにより構成されてもよい。複数の電力配線部３１１～３１３および複数の信号配線部３２１Ａ，３２１Ｂ，３２２Ａ，３２２Ｂ，３２３は、互いに離間する。
　複数の電力配線部３１１，３１２，３１３は、半導体装置Ａ１における主電流の導通経路をなす。
　電力配線部３１１は、複数の第１半導体素子１１の各第１電極１１１（ドレイン）に導通する。電力配線部３１１は、電力端子４１に導通する。電力配線部３１１は、２つのパッド部３１１ａ，３１１ｂおよび延出部３１１ｃを含む。２つのパッド部３１１ａ，３１１ｂおよび延出部３１１ｃは、互いに繋がっており、一体的に形成されている。
　パッド部３１１ａは、図４～図６、図９および図１３に示すように、複数の第１半導体素子１１が接合され、複数の第１半導体素子１１の各第１電極１１１（ドレイン）に導通する。パッド部３１１ａは、パッド部３１１ｂから第１方向ｘに沿って延びる。パッド部３１１ａは、平面視において、たとえば第１方向ｘを長手方向とする帯状である。複数の第１半導体素子１１は、パッド部３１１ａ上において、第１方向ｘに沿って配列される。
　パッド部３１１ｂは、図４、図５および図９に示すように、電力端子４１が接合されている。パッド部３１１ｂは、平面視において、第２方向ｙを長手方向とする帯状である。パッド部３１１ｂは、パッド部３１１ａのうちの、第１方向ｘの一方側（電力端子４１が位置する側）の端縁に繋がっている。
　延出部３１１ｃは、図４および図６に示すように、パッド部３１１ａのうち、第１方向ｘの他方側（電力端子４１が位置する側と反対側）の端部から第２方向ｙに延びている。図４および図６に示す例では、延出部３１１ｃは、平面視において、電力配線部３１２（後述のパッド部３１２ｂ）と２つの信号配線部３２１Ａ，３２２Ａとの間に位置する。
　電力配線部３１２は、複数の第２半導体素子２１の各第５電極２１２（ソース）に導通する。電力配線部３１２は、電力端子４２に導通する。電力配線部３１２は、２つのパッド部３１２ａ，３１２ｂを含む。２つのパッド部３１２ａ，３１２ｂは、互いに繋がっており、一体的に形成されている。
　パッド部３１２ａは、図５、図６および図１３に示すように、複数の接続部材５１Ｂが接合され、複数の接続部材５１Ｂを介して、複数の第２半導体素子２１の各第５電極２１２（ソース）に導通する。パッド部３１２ａは、パッド部３１２ｂから第１方向ｘに沿って延びる。パッド部３１２ａは、平面視において、たとえば第１方向ｘを長手方向とする帯状である。パッド部３１２ａは、パッド部３１１ａに対して、第２方向ｙの他方側（図４における下側）に位置し、パッド部３１１ａと平行（あるいは略平行）に形成されている。
　パッド部３１２ａには、図４および図５に示すように、スリット３１２ｓが形成されている。スリット３１２ｓは、平面視において、パッド部３１２ａのうちの、第１方向ｘの一方側（パッド部３１２ｂが位置する側）の端縁を基端として第１方向ｘに沿って延びる。スリット３１２ｓの先端は、パッド部３１２ａの第１方向ｘ中央部に位置する。
　パッド部３１２ｂは、図４、図５および図１０に示すように、電力端子４２が接合されている。パッド部３１２ｂは、平面視において、第２方向ｙを長手方向とする帯状である。パッド部３１２ｂは、パッド部３１２ａのうちの、第１方向ｘの一方側（電力端子４２が位置する側）の端縁に繋がっている。パッド部３１２ｂは、パッド部３１１ｂに対して、第２方向ｙの他方側（図４における下側）に位置する。
　電力配線部３１３は、複数の第１半導体素子１１の各第２電極１１２（ソース）に導通するとともに、複数の第２半導体素子２１の各第４電極２１１（ドレイン）に導通する。電力配線部３１３は、２つの電力端子４３に導通する。電力配線部３１３は、２つのパッド部３１３ａ，３１３ｂを含む。２つのパッド部３１３ａ，３１３ｂは、互いに繋がっており、一体的に形成されている。
　パッド部３１３ａは、図５、図６および図１３に示すように、複数の接続部材５１Ａが接合され、複数の接続部材５１Ａを介して、複数の第１半導体素子１１の各第２電極１１２（ソース）に導通する。パッド部３１３ａは、図４～図６、図１０および図１３に示すように、複数の第２半導体素子２１が接合され、複数の第２半導体素子２１の各第４電極２１１（ドレイン）に導通する。パッド部３１３ａは、パッド部３１３ｂから第１方向ｘに沿って延びる。パッド部３１３ａは、平面視において、たとえば第１方向ｘを長手方向とする帯状である。複数の第２半導体素子２１は、パッド部３１３ａ上において、第１方向ｘに沿って配列される。パッド部３１３ａは、第２方向ｙにおいて、パッド部３１１ａとパッド部３１２ａとの間に位置し、パッド部３１１ａおよびパッド部３１２ａと平行（あるいは略平行）に形成されている。
　パッド部３１３ｂは、図４、図６、図９および図１０に示すように、２つの電力端子４３が接合されている。パッド部３１３ｂは、平面視において、第２方向ｙを長手方向とする帯状である。パッド部３１３ｂは、パッド部３１３ａのうちの、第１方向ｘの他方側（各電力端子４３が位置する側）の端縁に繋がっている。
　信号配線部３２１Ａは、図４～図６に示すように、複数の接続部材５３１Ａが接合され、複数の接続部材５３１Ａを介して、複数の第１半導体素子１１の各第３電極１１３（ゲート）に導通する。信号配線部３２１Ａは、第１駆動信号を伝送する。信号配線部３２１Ｂは、図４～図６に示すように、複数の接続部材５３１Ｂが接合され、複数の接続部材５３１Ｂを介して、複数の第２半導体素子２１の各第６電極２１３（ゲート）に導通する。信号配線部３２１Ｂは、第２駆動信号を伝送する。図４～図６に示すように、信号配線部３２１Ａと信号配線部３２１Ｂとは、第２方向ｙにおいて、各パッド部３１１ａ，３１２ａ，３１３ａを挟んで、互いに反対側に位置する。信号配線部３２１Ａは、第２方向ｙにおいて、パッド部３１１ａに対して、パッド部３１３ａとは反対側に位置する。信号配線部３２１Ｂは、第２方向ｙにおいて、パッド部３１２ａに対して、パッド部３１３ａとは反対側に位置する。
　信号配線部３２２Ａは、図４～図６に示すように、複数の接続部材５４１Ａが接合され、複数の接続部材５４１Ａを介して、複数の第１半導体素子１１の各第２電極１１２（ソース）に導通する。信号配線部３２２Ａは、第１検出信号を伝送する。第１検出信号は、各第１半導体素子１１の導通状態を示す電気信号であり、たとえば各第２電極１１２（ソース）に流れる電流（ソース電流）に応じた電圧信号である。信号配線部３２２Ｂは、図４～図６に示すように、複数の接続部材５４１Ｂが接合され、複数の接続部材５４１Ｂを介して、複数の第２半導体素子２１の各第５電極２１２（ソース）に導通する。信号配線部３２２Ｂは、第２検出信号を伝送する。第２検出信号は、各第２半導体素子２１の導通状態を示す電気信号であり、たとえば各第５電極２１２（ソース）に流れる電流（ソース電流）に応じた電圧信号である。図４～図６に示すように、信号配線部３２２Ａと信号配線部３２２Ｂとは、第２方向ｙにおいて、各パッド部３１１ａ，３１２ａ，３１３ａを挟んで、互いに反対側に位置する。信号配線部３２２Ａは、第２方向ｙにおいて、パッド部３１１ａに対して、信号配線部３２１Ａと同じ側に位置する。信号配線部３２２Ｂは、第２方向ｙにおいて、パッド部３１２ａに対して、信号配線部３２１Ｂと同じ側に位置する。
　一対の信号配線部３２３は、図４および図５に示すように、第２方向ｙにおいて互いに離間する。一対の信号配線部３２３はそれぞれ、たとえばサーミスタ９１が接合される。サーミスタ９１は、一対の信号配線部３２３に跨って配置される。半導体装置Ａ１と異なる例において、一対の信号配線部３２３にサーミスタ９１が接合されていなくてもよい。図４および図５に示すように、一対の信号配線部３２３は、絶縁基板３０の隅の近傍に位置する。一対の信号配線部３２３は、第１方向ｘにおいて、パッド部３１１ａと２つの信号配線部３２１Ａ，３２２Ａとの間に位置する。
　複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７はそれぞれ、図１および図３に示すように、一部がケース６１から露出する。複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７の各構成材料は、たとえば銅または銅合金であるが、他の金属であってもよい。
　電力端子４１は、図４、図５および図９に示すように、ケース６１の内側において、電力配線部３１１に接合されている。電力端子４１は、電力配線部３１１を介して、複数の第１半導体素子１１の各第１電極１１１（ドレイン）に導通する。
　電力端子４２は、図４、図５および図１０に示すように、ケース６１の内側において、電力配線部３１２に接合されている。電力端子４２は、電力配線部３１２を介して、複数の第２半導体素子２１の各第５電極２１２（ソース）に導通する。
　２つの電力端子４３はそれぞれ、図４、図６、図９および図１０に示すように、ケース６１の内側において、電力配線部３１３に接合されている。２つの電力端子４３はそれぞれ、電力配線部３１３を介して、複数の第１半導体素子１１の各第２電極１１２（ソース）に導通するとともに、複数の第２半導体素子２１の各第４電極２１１（ドレイン）に導通する。
　電力端子４１および電力端子４２は、電源に接続され、電源電圧（たとえば直流電圧）が印加される。たとえば、電力端子４１は、正極（Ｐ端子）であり、電力端子４２は、負極（Ｎ端子）である。電力端子４１および電力端子４２は、互いに離間し、第２方向ｙに沿って配置されている。２つの電力端子４３は、複数の第１半導体素子１１および複数の第２半導体素子２１の各スイッチング動作によって電力変換された電圧（たとえば交流電圧）を出力する。２つの電力端子４３はそれぞれ、電力出力端子（ＯＵＴ端子）である。２つの電力端子４３は、互いに離間し、第２方向ｙに沿って配置されている。電力端子４１および電力端子４２と、２つの電力端子４３とは、第１方向ｘにおいて、絶縁基板３０を挟んで反対側に配置されている。半導体装置Ａ１と異なる構成において、電力端子４３の数は、２つではなく、１つであってもよい。この場合、１つの電力端子４３は、枠部６２の第１方向ｘの一方側の側壁のうち第２方向ｙの中央に配置されていてもよい。半導体装置Ａ１における主電流は、上記電源電圧および上記変換後の電圧によって発生するものである。
　信号端子４４Ａは、図６に示すように、接続部材５３２Ａが接合される。信号端子４４Ａは、接続部材５３２Ａを介して、信号配線部３２１Ａに導通する。信号配線部３２１Ａが複数の第１半導体素子１１の各第３電極１１３（ゲート）に導通することから、信号端子４４Ａは、複数の第１半導体素子１１の各第３電極１１３（ゲート）に導通する。信号端子４４Ａは、第１駆動信号の入力端子である。
　信号端子４４Ｂは、図５に示すように、接続部材５３２Ｂが接合される。信号端子４４Ｂは、接続部材５３２Ｂを介して、信号配線部３２１Ｂに導通する。信号配線部３２１Ｂが複数の第２半導体素子２１の各第６電極２１３（ゲート）に導通することから、信号端子４４Ｂは、複数の第２半導体素子２１の各第６電極２１３（ゲート）に導通する。信号端子４４Ｂは、第２駆動信号の入力端子である。
　信号端子４５Ａは、図６に示すように、接続部材５４２Ａが接合される。信号端子４５Ａは、接続部材５４２Ａを介して、信号配線部３２２Ａに導通する。信号配線部３２２Ａが複数の第１半導体素子１１の各第２電極１１２（ソース）に導通することから、信号端子４５Ａは、複数の第１半導体素子１１の各第２電極１１２（ソース）に導通する。信号端子４５Ａは、第１検出信号の出力端子である。
　信号端子４５Ｂは、図５に示すように、接続部材５４２Ｂが接合される。信号端子４５Ｂは、接続部材５４２Ｂを介して、信号配線部３２２Ｂに導通する。信号配線部３２２Ｂが複数の第２半導体素子２１の各第５電極２１２（ソース）に導通することから、信号端子４５Ｂは、複数の第２半導体素子２１の各第５電極２１２（ソース）に導通する。信号端子４５Ｂは、第２検出信号の出力端子である。
　一対の信号端子４６はそれぞれ、図５に示すように、一対の接続部材５５のそれぞれが接合される。一対の信号端子４６は、一対の接続部材５５を介して、一対の信号配線部３２３に導通する。これにより、一対の信号端子４６は、サーミスタ９１に導通する。一対の信号端子４６は、ケース６１内部の温度を検出するための端子である。一対の信号配線部３２３にサーミスタ９１が接合されない場合、一対の信号端子４６は、ノンコネクト端子である。
　信号端子４７は、図６に示すように、接続部材５６が接合される。信号端子４７は、接続部材５６を介して、電力配線部３１１に導通する。これにより、信号端子４７は、複数の第１半導体素子１１の各第１電極１１１（ドレイン）に導通する。信号端子４７は、第３検出信号の出力端子である。第３検出信号は、電力配線部３１１に印加される電圧を検出するための信号である。
　複数の接続部材５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３１Ａ，５３１Ｂ，５３２Ａ，５３２Ｂ，５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５，５６はそれぞれ、互いに離間する２つの部位を導通させる。半導体装置Ａ１では、複数の接続部材５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３１Ａ，５３１Ｂ，５３２Ａ，５３２Ｂ，５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５，５６はいずれも、ボンディングワイヤである。複数の接続部材５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３１Ａ，５３１Ｂ，５３２Ａ，５３２Ｂ，５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５，５６の各構成材料は、金、銅またはアルミニウムのいずれであってもよい。
　複数の接続部材５１Ａはそれぞれ、図４～図６および図１３に示すように、複数の第１半導体素子１１の各第２電極１１２（ソース）とパッド部３１３ａとに接合され、各第２電極１１２と電力配線部３１３とを導通させる。半導体装置Ａ１では、図５および図６に示すように、複数の第２電極１１２の各々に対して、複数の接続部材５１Ａが接合されている。複数の接続部材５１Ａには、半導体装置Ａ１における主電流が流れる。半導体装置Ａ１において、接続部材５１Ａは、ボンディングワイヤではなく、金属製（たとえば銅製）の板状部材であってもよい。この場合、各第２電極１１２とパッド部３１３ａとにそれぞれ接合される接続部材５１Ａの数は、１つでもよい。
　複数の接続部材５１Ｂはそれぞれ、図４～図６および図１３に示すように、複数の第２半導体素子２１の各第５電極２１２（ソース）とパッド部３１２ａとに接合され、各第５電極２１２と電力配線部３１２とを導通させる。半導体装置Ａ１では、図５および図６に示すように、複数の第５電極２１２の各々に対して、複数の接続部材５１Ｂが接合されている。複数の接続部材５１Ｂには、半導体装置Ａ１における主電流が流れる。半導体装置Ａ１において、接続部材５１Ｂは、ボンディングワイヤではなく、金属製（たとえば銅製）の板状部材であってもよい。この場合、各第５電極２１２とパッド部３１２ａとにそれぞれ接合される接続部材５１Ｂの数は、１つでもよい。
　複数の接続部材５２Ａはそれぞれ、図５、図６および図９に示すように、第１方向ｘに隣接する２つの第１半導体素子１１の第２電極１１２（ソース）同士に接合され、これらの第２電極１１２同士を導通させる。複数の接続部材５２Ａはそれぞれ、平面視において、第１方向ｘに沿って延びている。
　複数の接続部材５２Ｂはそれぞれ、図５、図６および図１０に示すように、第１方向ｘに隣接する２つの第２半導体素子２１の第５電極２１２（ソース）同士に接合され、これらの第５電極２１２同士を導通させる。複数の接続部材５２Ｂはそれぞれ、平面視において、第１方向ｘに沿って延びている。
　複数の接続部材５３１Ａはそれぞれ、図５および図６に示すように、複数の第１半導体素子１１の各第３電極１１３（ゲート）と信号配線部３２１Ａとに接合され、各第３電極１１３と信号配線部３２１Ａとを導通させる。接続部材５３２Ａは、図５および図６に示すように、信号配線部３２１Ａと信号端子４４Ａとに接合され、信号配線部３２１Ａと信号端子４４Ａとを導通させる。よって、信号端子４４Ａは、接続部材５３２Ａ、信号配線部３２１Ａおよび複数の接続部材５３１Ａを介して、複数の第１半導体素子１１の各第３電極１１３に導通する。
　複数の接続部材５３１Ｂはそれぞれ、図５および図６に示すように、複数の第２半導体素子２１の各第６電極２１３（ゲート）と信号配線部３２１Ｂとに接合され、各第６電極２１３と信号配線部３２１Ｂとを導通させる。接続部材５３２Ｂは、図５および図６に示すように、信号配線部３２１Ｂと信号端子４４Ｂとに接合され、信号配線部３２１Ｂと信号端子４４Ｂとを導通させる。よって、信号端子４４Ｂは、接続部材５３２Ｂ、信号配線部３２１Ｂおよび複数の接続部材５３１Ｂを介して、複数の第２半導体素子２１の各第６電極２１３に導通する。
　複数の接続部材５４１Ａはそれぞれ、図５および図６に示すように、複数の第１半導体素子１１の各第２電極１１２（ソース）と信号配線部３２２Ａとに接合され、各第２電極１１２と信号配線部３２２Ａとを導通させる。接続部材５４２Ａは、図５および図６に示すように、信号配線部３２２Ａと信号端子４５Ａとに接合され、信号配線部３２２Ａと信号端子４５Ａとを導通させる。よって、信号端子４５Ａは、接続部材５４２Ａ、信号配線部３２２Ａおよび複数の接続部材５４１Ａを介して、複数の第１半導体素子１１の各第２電極１１２に導通する。
　複数の接続部材５４１Ｂはそれぞれ、図５および図６に示すように、複数の第２半導体素子２１の各第５電極２１２（ソース）と信号配線部３２２Ｂとに接合され、各第５電極２１２と信号配線部３２２Ｂとを導通させる。接続部材５４２Ｂは、図５および図６に示すように、信号配線部３２２Ｂと信号端子４５Ｂとに接合され、信号配線部３２２Ｂと信号端子４５Ｂとを導通させる。よって、信号端子４５Ｂは、接続部材５４２Ｂ、信号配線部３２２Ｂおよび複数の接続部材５４１Ｂを介して、複数の第２半導体素子２１の各第５電極２１２に導通する。
　一対の接続部材５５はそれぞれ、図５に示すように、一対の信号配線部３２３と一対の信号端子４６とにそれぞれ接合され、これらを導通する。よって、一対の信号端子４６は、一対の接続部材５５および一対の信号配線部３２３を介して、サーミスタ９１に導通する。一対の信号配線部３２３にサーミスタ９１が接合されない場合、一対の接続部材５５は、不要である。
　接続部材５６は、図６に示すように、延出部３１１ｃと信号端子４７とに接合され、電力配線部３１１と信号端子４７とを導通させる。よって、信号端子４７は、接続部材５６および電力配線部３１１を介して、複数の第１半導体素子１１の各第１電極１１１（ドレイン）に導通する。
　半導体装置Ａ１の作用効果は、次の通りである。
　半導体装置Ａ１は、複数の第１半導体素子１１を備えており、複数の第１半導体素子１１は、互いに並列に接続されている。また、半導体装置Ａ１は、第１導体および第２導体を備えており、第１導体および第２導体は、第１方向ｘに隣接する２つの第１半導体素子１１の第２電極１１２（ソース）間に電気的に介在する。たとえば、第１導体および第２導体の各々は、２つの第２電極１１２間を延びる導通経路を構成しており、当該２つの第２電極１１２を互いに電気的に接続している。半導体装置Ａ１では、第１導体は、一方の第１半導体素子１１の第２電極１１２に接合された接続部材５１Ａと、他方の第１半導体素子１１の第２電極１１２に接合された接続部材５１Ａと、パッド部３１３ａ（電力配線部３１３）のうちの先述の各接続部材５１Ａがそれぞれ接合された部位間に介在する部分とである。第２導体は、２つの第１半導体素子１１の各第２電極１１２に直接接続される接続部材５２Ａである。そして、第１方向ｘに隣接するいずれの２つの第１半導体素子１１においても、２つの第２電極１１２同士が、第１導体を通る第１導通経路、および、第２導体を通る第２導通経路のそれぞれで導通する。第１導通経路は、主電流経路を形成した際に繋がる第２電極１１２間の導通経路である。第１導通経路と第２導通経路とは、少なくとも一部が並列関係にあり、第１導通経路のインダクタンスと第２導通経路のインダクタンスとの合成インダクタンスは、第１導通経路のインダクタンスよりも小さい。この構成によると、第１方向ｘに隣接するいずれの２つの第１半導体素子１１においても、主電流経路を形成した際にできる第１導通経路と少なくとも一部が並列関係にある第２導通経路によって、第２電極１１２（ソース）間のインダクタンスが低減される。つまり、半導体装置Ａ１は、第２導通経路がない場合よりも、第２電極１１２（ソース）間のインダクタンスを低減することができる。本願発明者の研究によると、２つの第１半導体素子１１を並列動作させる際、各第２電極１１２（ソース）間のインダクタンスが小さい程、共振現象の発生を抑制できるとの知見を得た。したがって、半導体装置Ａ１は、複数の第１半導体素子１１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ａ１では、第２導通経路のインダクタンスは、第１導通経路のインダクタンスよりも小さい。半導体装置Ａ１では、第１導通経路と第２導通経路とが並列関係にあることから、第１導通経路のインダクタンスが同じとき、第２導通経路のインダクタンスが小さいほど、上記合成インダクタンスが小さくなる。つまり、第１導通経路のインダクタンスが同じとき、第２導通経路のインダクタンスが小さいほど、第１導通経路のインダクタンスに対する合成インダクタンスの割合が小さくなる。したがって、半導体装置Ａ１は、第２電極１１２間のインダクタンスをより小さくすることができる。
　半導体装置Ａ１では、第２導通経路は、第１導通経路よりも短い。インダクタンスは、導体の素材、形状および大きさ（長さおよび太さ、厚さなど）などによって変わり、たとえば長さが短い程、インダクタンスが小さくなる。したがって、半導体装置Ａ１は、第２導通経路のインダクタンスを、第１導通経路のインダクタンスよりも小さくすることが可能となる。
　半導体装置Ａ１では、接続部材５２Ａは、第１方向ｘに隣接する２つの第１半導体素子１１の第２電極１１２のそれぞれに直接接合されている。この構成によると、第１方向ｘに隣接する２つの第１半導体素子１１の第２電極１１２間の導通において、上記第２導通経路の長さを、上記第１導通経路の長さよりも短くできる。
　半導体装置Ａ１は、複数の第２半導体素子２１を備えており、複数の第２半導体素子２１は、互いに並列に接続されている。また、半導体装置Ａ１は、第３導体および第４導体を備えており、第３導体および第４導体は、第１方向ｘに隣接する２つの第２半導体素子２１の第５電極２１２（ソース）間に電気的に介在する。半導体装置Ａ１では、第３導体は、一対の第２半導体素子２１の第５電極２１２に接続された複数の接続部材５１Ｂ、他方の第２半導体素子２１の第５電極２１２に接続された複数の接続部材５１Ａ、および、パッド部３１２ａ（電力配線部３１２）のうちのこれらの接続部材５１Ａが接合された部位の間に介在する部分である。第４導体は、２つの第２半導体素子２１の第５電極２１２に直接接続される接続部材５２Ｂである。そして、第１方向ｘに隣接するいずれの２つの第２半導体素子２１においても、２つの第５電極２１２同士が、第３導体を通る第３導通経路、および、第４導体を通る第４導通経路のそれぞれで導通する。第３導通経路は、主電流経路を形成した際に繋がる第５電極２１２間の導通経路である。第３導通経路と第４導通経路とは、少なくとも一部が並列関係にあり、第３導通経路のインダクタンスと第４導通経路のインダクタンスとの合成インダクタンスは、第３導通経路のインダクタンスよりも小さい。この構成によると、第１方向ｘに隣接するいずれの２つの第２半導体素子２１においても、主電流経路を形成した際にできる第３導通経路と少なくとも一部が並列関係にある第４導通経路によって、第５電極２１２（ソース）間のインダクタンスが低減される。つまり、半導体装置Ａ１は、第４導通経路がない場合よりも、第５電極２１２（ソース）間のインダクタンスを低減することができる。したがって、半導体装置Ａ１は、複数の第１半導体素子１１と同様に、複数の第２半導体素子２１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ａ１では、第４導通経路のインダクタンスは、第３導通経路のインダクタンスよりも小さい。半導体装置Ａ１では、第３導通経路と第４導通経路とが並列関係にあることから、第３導通経路のインダクタンスが同じとき、第４導通経路のインダクタンスが小さいほど、上記合成インダクタンスが小さくなる。つまり、第３導通経路のインダクタンスが同じとき、第４導通経路のインダクタンスが小さいほど、第３導通経路のインダクタンスに対する合成インダクタンスの割合が小さくなる。したがって、半導体装置Ａ１は、第５電極２１２間のインダクタンスをより小さくすることができる。
　半導体装置Ａ１では、第４導通経路は、第３導通経路よりも短い。この構成によると、半導体装置Ａ１は、第４導通経路のインダクタンスを、第３導通経路のインダクタンスよりも小さくすることが可能となる。
　半導体装置Ａ１では、接続部材５２Ｂは、第１方向ｘに隣接する２つの第２半導体素子２１の第５電極２１２のそれぞれに直接接合されている。この構成によると、第１方向ｘに隣接する２つの第２半導体素子２１の第５電極２１２間の導通において、上記第４導通経路の長さを、上記第３導通経路の長さよりも短くできる。
　半導体装置Ａ１において、各接続部材５２Ａは、ボンディングワイヤではなく、金属製（たとえば銅製）の板状部材であってもよい。この場合、接続部材５２Ａにおけるインダクタンスを低減できるので、上記第２導通経路のインダクタンスをさらに低減できる。同様に、各接続部材５２Ｂは、ボンディングワイヤではなく、金属製（たとえば銅製）の板状部材であってもよい。この場合、接続部材５２Ｂにおけるインダクタンスを低減できるので、上記第４導通経路のインダクタンスをさらに低減できる。
　図１４～図１６は、第２実施形態にかかる半導体装置Ｂ１を示している。半導体装置Ｂ１は、半導体装置Ａ１と比較して、主に次の点で異なる。１つ目は、複数の接続部材５１Ａおよび複数の接続部材５２Ａの代わりに、接続部材５７Ａを備えた点である。２つ目は、複数の接続部材５１Ｂおよび複数の接続部材５２Ｂの代わりに、接続部材５７Ｂを備えた点である。
　一対の接続部材５７Ａ，５７Ｂはそれぞれ、金属製の板状部材である。当該金属は、特に限定されないが、たとえば銅または銅合金である。
　図１４および図１５に示すように、接続部材５７Ａは、複数の帯状部５７１Ａおよび複数の連結部５７２Ａを含む。複数の帯状部５７１Ａはそれぞれ、複数の接続部材５１Ａと同様に、複数の第１半導体素子１１の各第２電極１１２（ソース）とパッド部３１３ａ（電力配線部３１３）とに接合され、これらを導通させる。複数の帯状部５７１Ａはそれぞれ、平面視において第２方向ｙを長手方向とする帯状である。複数の帯状部５７１Ａはそれぞれ、図１６に示すように、部分的に屈曲する。複数の連結部５７２Ａは、第１方向ｘに隣り合う２つの帯状部５７１Ａに挟まれ、これらに繋がる。図１４および図１５に示す例では、各連結部５７２Ａは、帯状部５７１Ａのうち、第２電極１１２に接合された部分とパッド部３１３ａに接合された部位との間に介在する部分に繋がる。複数の帯状部５７１Ａは、複数の連結部５７２Ａを介して、互いに導通する。
　図１４および図１５に示すように、接続部材５７Ｂは、複数の帯状部５７１Ｂおよび複数の連結部５７２Ｂを含む。複数の帯状部５７１Ｂはそれぞれ、複数の接続部材５１Ｂと同様に、複数の第２半導体素子２１の各第５電極２１２（ソース）とパッド部３１２ａ（電力配線部３１２）とに接合され、これらを導通させる。複数の帯状部５７１Ｂはそれぞれ、平面視において第２方向ｙを長手方向とする帯状である。複数の帯状部５７１Ｂはそれぞれ、図１６に示すように、部分的に屈曲する。複数の連結部５７２Ｂは、第１方向ｘに隣り合う２つの帯状部５７１Ｂに挟まれ、これらに繋がる。複数の帯状部５７１Ｂは、複数の連結部５７２Ｂを介して、互いに導通する。図１４および図１５に示す例では、各帯状部５７１Ｂは、平面視において、第５電極２１２に接合された部分から第２方向ｙの両側に延びている。また、各連結部５７２Ｂは、帯状部５７１Ｂのうち、第５電極２１２に接合された部分よりも、パッド部３１２ａに接合された側とは反対側の部分に繋がっている。この例では、各帯状部５７１Ｂにおいて、第５電極２１２に接合された部分から連結部５７２Ｂに繋がる部分までの第２方向ｙに沿う寸法は、第５電極２１２に接合された部分からパッド部３１２ａに接合された部分までの第２方向ｙに沿う寸法よりも小さい。
　半導体装置Ｂ１の作用効果は、次の通りである。
　半導体装置Ｂ１においても、半導体装置Ａ１と同様に、第１導体および第２導体を備える。半導体装置Ｂ１では、第１導体は、接続部材５７Ａのうちの、一方の第１半導体素子１１の第２電極１１２に接続された帯状部５７１Ａ、他方の第１半導体素子１１の第２電極１１２に接続された帯状部５７１Ａ、および、パッド部３１３ａ（電力配線部３１３）のうちのこれらの帯状部５７１Ａが接合された部位の間に介在する部分である。第２導体は、連結部５７２Ａ、および、当該連結部５７２Ａに繋がる２つの帯状部５７１Ａのそれぞれのうち、第２電極１１２から当該連結部５７２Ａに繋がる部分までの部分である。そして、複数の第１半導体素子１１のうちのいずれの２つの第１半導体素子１１においても、２つの第２電極１１２（ソース）同士が、第１導体を通る第１導通経路、および、第２導体を通る第２導通経路のそれぞれで導通する。半導体装置Ｂ１においても、半導体装置Ａ１と同様に、第１導通経路は、主電流経路を形成した際に繋がる第２電極１１２間の導通経路である。第１導通経路と第２導通経路とは、少なくとも一部が並列関係にあり、第１導通経路のインダクタンスと第２導通経路のインダクタンスとの合成インダクタンスは、第１導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｂ１は、半導体装置Ａ１と同様に、いずれの２つの第１半導体素子１１においても、第２電極１１２（ソース）間のインダクタンスが、第２導通経路によって低減される。したがって、半導体装置Ｂ１は、複数の第１半導体素子１１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｂ１では、接続部材５７Ａは、隣り合う２つの帯状部５７１Ａに繋がる連結部５７２Ａを含む。各連結部５７２Ａは、各帯状部５７１Ａのうち、第２電極１１２に接合された部位と、パッド部３１３ａに接合された部位との間に介在する部分に繋がっている。この構成によると、２つの第１半導体素子１１の第２電極１１２間の導通において、上記第２導通経路の長さを、上記第１導通経路の長さよりも短くできる。また、半導体装置Ｂ１は、第２導通経路の長さが第１導通経路の長さよりも短いことで、第２導通経路のインダクタンスを、第１導通経路のインダクタンスよりも低減できる。
　半導体装置Ｂ１においても、半導体装置Ａ１と同様に、第３導体および第４導体を備える。半導体装置Ｂ１では、第３導体は、接続部材５７Ｂのうちの、一方の第２半導体素子２１の第５電極２１２に接続された帯状部５７１Ｂと、他方の第２半導体素子２１の第５電極２１２に接続された帯状部５７１Ｂと、パッド部３１２ａ（電力配線部３１２）のうちの先述の２つの帯状部５７１Ｂがそれぞれ接合された部位の間に介在する部分とである。第４導体は、連結部５７２Ｂおよび連結部５７２Ｂに繋がる２つの帯状部５７１Ｂのそれぞれのうち、第５電極２１２から当該連結部５７２Ｂに繋がる部分までの部分である。そして、複数の第２半導体素子２１のうちのいずれの２つの第２半導体素子２１においても、２つの第５電極２１２（ソース）同士が、第３導体を通る第３導通経路、および、第４導体を通る第４導通経路のそれぞれで導通する。半導体装置Ｂ１においても、半導体装置Ａ１と同様に、第３導通経路は、主電流経路を形成した際に繋がる第５電極２１２間の導通経路である。第３導通経路と第４導通経路とは、少なくとも一部が並列関係にあり、第３導通経路のインダクタンスと第４導通経路のインダクタンスとの合成インダクタンスは、第３導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｂ１は、半導体装置Ａ１と同様に、いずれの２つの第２半導体素子２１においても、第５電極２１２（ソース）間のインダクタンスが、第４導通経路によって低減される。したがって、半導体装置Ｂ１は、複数の第２半導体素子２１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｂ１では、接続部材５７Ｂは、隣り合う２つの帯状部５７１Ｂに繋がる連結部５７２Ｂを含む。そして、各帯状部５７１Ｂにおいて、第５電極２１２に接合された部分から連結部５７２Ｂに繋がる部分までの第２方向ｙに沿う寸法は、第５電極２１２に接合された部分からパッド部３１２ａに接合された部分までの第２方向ｙに沿う寸法よりも小さい。この構成によると、２つの第２半導体素子２１の第５電極２１２間の導通において、上記第４導通経路の長さを、上記第３導通経路の長さよりも短くできる。また、半導体装置Ｂ１では、第４導通経路の長さが第３導通経路の長さよりも短いことで、第４導通経路のインダクタンスを、第３導通経路のインダクタンスよりも低減できる。
　図１７は、第２実施形態の第１変形例にかかる半導体装置Ｂ２を示している。半導体装置Ｂ２は、半導体装置Ｂ１と比較して、接続部材５７Ａの形状が異なる。
　半導体装置Ｂ２の接続部材５７Ａは、各連結部５７２Ａが、各帯状部５７１Ａのうちの、平面視において各第１半導体素子１１に重なる部分（第２電極１１２に接合された部位）に繋がっている。この構成に伴い、複数の第１半導体素子１１は、平面視において、第３電極１１３が第２方向ｙの一方側（信号配線部３２１Ａが位置する側）に位置するように配置されている。平面視において、各第３電極１１３が接続部材５７Ａに重ならないようにして、第３電極１１３へのワイヤボンディングを可能にしている。
　半導体装置Ｂ２においても、半導体装置Ｂ１と同様の効果を奏する。さらに、半導体装置Ｂ２では、半導体装置Ｂ１よりも、第２導通経路、つまり、連結部５７２Ａを介した導通経路が短くなるので、第２導通経路のインダクタンスが半導体装置Ｂ１よりも低減される。したがって、半導体装置Ｂ２は、半導体装置Ｂ１よりも複数の第１半導体素子１１を並列動作させたときの共振現象の発生を抑制できる。
　図１８～図２１は、第２実施形態の第２変形例にかかる半導体装置Ｂ３を示している。半導体装置Ｂ３は、半導体装置Ｂ１と比較して、モジュール構造が異なる。半導体装置Ｂ１は、複数の第１半導体素子１１および複数の第２半導体素子２１がケース６１に収容されたケースタイプのモジュール構造であるが、半導体装置Ｂ３は、複数の第１半導体素子１１および複数の第２半導体素子２１が封止部材７に覆われたモールドタイプのモジュール構造である。
　半導体装置Ｂ３は、図１８～図２１に示すように、複数の第１半導体素子１１、複数の第２半導体素子２１、絶縁基板３０、一対の導電基板３３Ａ，３３Ｂ、一対の絶縁層３４Ａ，３４Ｂ、複数の信号配線部３２１Ａ，３２１Ｂ，３２２Ａ，３２２Ｂ，３２４，３２９、複数の電力端子４１～４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４７，４８、複数の接続部材５３１Ａ，５３１Ｂ，５４１Ａ，５４１Ｂ，５６、一対の接続部材５７Ａ，５７Ｂ、および封止部材７を備える。後に詳述される構成から理解されるように、半導体装置Ｂ３は、「第１配線部」の一例としての導電基板３３Ａ、および「第２配線部」の一例としての導電基板３３Ｂを備えている。
　封止部材７は、複数の第１半導体素子１１および複数の第２半導体素子２１などを覆う。封止部材７は、たとえば黒色のエポキシ樹脂により構成される。封止部材７は、他の絶縁性樹脂により構成されてもよい。封止部材７は、たとえば、平面視矩形状である。
　封止部材７は、樹脂主面７１、樹脂裏面７２、一対の樹脂側面７３および一対の樹脂側面７４を含む。樹脂主面７１および樹脂裏面７２は、厚さ方向ｚに離間する。樹脂主面７１は、厚さ方向ｚの上方を向き、樹脂裏面７２は、厚さ方向ｚの下方を向く。一対の樹脂側面７３および一対の樹脂側面７４はそれぞれ、厚さ方向ｚにおいて樹脂主面７１および樹脂裏面７２に挟まれ、これらに繋がる。一対の樹脂側面７３は、第１方向ｘに離間し、第１方向ｘにおいて互いに反対側を向く。一対の樹脂側面７４は、第２方向ｙに離間し、第２方向ｙにおいて互いに反対側を向く。
　図１８に示すように、樹脂主面７１からは、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４７，４８が突き出る。樹脂裏面７２からは、絶縁基板３０の裏面３０ｂが露出する。なお、裏面３０ｂは、樹脂裏面７２から露出することなく封止部材７で覆われていてもよい。図１８および図２０に示すように、一対の樹脂側面７３の一方からは、電力端子４１と２つの電力端子４２とが突き出ており、一対の樹脂側面７３の他方からは、２つの電力端子４３が突き出ている。
　一対の導電基板３３Ａ，３３Ｂはそれぞれ、絶縁基板３０上に配置されている。一対の導電基板３３Ａ，３３Ｂはそれぞれ、金属により構成される。当該金属は、銅または銅合金、若しくは、アルミニウムまたはアルミニウム合金などである。
　導電基板３３Ａは、複数の第１半導体素子１１が搭載されている。導電基板３３Ａは、複数の第１半導体素子１１の各第１素子裏面１１ｂに対向する。導電基板３３Ａは、複数の第１半導体素子１１の各第１電極１１１が導通接合されている。複数の第１半導体素子１１の第１電極１１１は、導電基板３３Ａを介して、電気的に接続される。
　導電基板３３Ｂは、複数の第２半導体素子２１が搭載されている。導電基板３３Ｂは、複数の第２半導体素子２１の各第２素子裏面２１ｂに対向する。導電基板３３Ｂは、複数の第２半導体素子２１の各第４電極２１１が導通接合されている。複数の第２半導体素子２１の第４電極２１１は、導電基板３３Ｂを介して、電気的に接続されている。
　絶縁層３４Ａは、導電基板３３Ａ上に配置されている。絶縁層３４Ａ上には、複数の信号配線部３２１Ａ，３２２Ａ，３２９が配置されている。絶縁層３４Ａは、たとえばセラミックスにより構成される。
　絶縁層３４Ｂは、導電基板３３Ｂ上に配置されている。絶縁層３４Ｂ上には、複数の信号配線部３２１Ｂ，３２２Ｂ，３２９が配置されている。絶縁層３４Ｂは、たとえばセラミックスにより構成される。
　複数の信号配線部３２９は、一対の絶縁層３４Ａ，３４Ｂのいずれかの上に配置されている。複数の信号配線部３２９には、複数の接続部材のいずれも接合されておらず、複数の第１半導体素子１１および複数の第２半導体素子２１のいずれにも導通しない。
　電力端子４１は、導電基板３３Ａと一体的に形成されている。電力端子４１は、導電基板３３Ａよりも厚さ方向ｚの寸法が小さい。電力端子４１は、導電基板３３Ａから、第１方向ｘの一方側に延びている。当該第１方向ｘの一方側は、導電基板３３Ａに対して、導電基板３３Ｂが位置する側と反対側である。電力端子４１は、複数の第１半導体素子１１の第１電極１１１（ドレイン）に導通する。
　２つの電力端子４２はそれぞれ、導電基板３３Ａから離間する。２つの電力端子４２は、第２方向ｙにおいて、電力端子４１を挟んで、互いに反対側に配置される。２つの電力端子４２は、導電基板３３Ａに対して、第１方向ｘの一方側に配置される。当該第１方向ｘの一方側は、導電基板３３Ａに対して、電力端子４１が位置する側である。２つの電力端子４２にはそれぞれ、接続部材５７Ｂが接合されている。２つの電力端子４２はそれぞれ、複数の第２半導体素子２１の第５電極２１２（ソース）に導通する。
　２つの電力端子４３はそれぞれ、導電基板３３Ｂと一体的に形成されている。２つの電力端子４３はそれぞれ導電基板３３Ｂよりも厚さ方向ｚの寸法が小さい。２つの電力端子４３はそれぞれ、導電基板３３Ｂから、第１方向ｘの他方側に延びている。当該第１方向ｘの他方側は、導電基板３３Ｂに対して、導電基板３３Ａが位置する側と反対側である。２つの電力端子４３はそれぞれ、複数の第１半導体素子１１の第２電極１１２（ソース）および複数の第２半導体素子２１の第４電極２１１（ドレイン）に導通する。
　信号端子４４Ａは、信号配線部３２１Ａに立設されている。信号端子４４Ａは、信号配線部３２１Ａに導通する。信号端子４４Ｂは、信号配線部３２１Ｂに立設されている。信号端子４４Ｂは、信号配線部３２１Ｂに導通する。図１９に示すように、一対の信号端子４４Ａ，４４Ｂはそれぞれ、ホルダ４４１および金属ピン４４２を含む。
　ホルダ４４１は、導電性材料により構成される。信号端子４４Ａのホルダ４４１は、信号配線部３２１Ａに接合され、信号端子４４Ｂのホルダ４４１は、信号配線部３２１Ｂに接合されている。ホルダ４４１は、筒状である。金属ピン４４２は、ホルダ４４１に圧入されるとともに、厚さ方向ｚに延びる。金属ピン４４２は、封止部材７の樹脂主面７１から厚さ方向ｚ上方に突き出ており、一部が封止部材７から露出する。
　信号端子４５Ａは、信号配線部３２２Ａに立設されている。信号端子４５Ａは、信号配線部３２２Ａに導通する。信号端子４５Ｂは、信号配線部３２２Ｂに立設されている。信号端子４５Ｂは、信号配線部３２２Ｂに導通する。図１９に示すように、一対の信号端子４５Ａ，４５Ｂはそれぞれ、ホルダ４５１および金属ピン４５２を含む。ホルダ４５１および金属ピン４５２は、ホルダ４４１および金属ピン４４２とそれぞれ同様に構成される。なお、信号端子４５Ａのホルダ４５１は、信号配線部３２２Ａに接合され、信号端子４５Ｂのホルダ４５１は、信号配線部３２２Ｂに接合されている。
　信号端子４７は、信号配線部３２４に立設されている。信号端子４７は、信号配線部３２４に導通する。信号配線部３２４は、接続部材５６を介して、導電基板３３Ａに導通する。図１９に示すように、信号端子４７は、ホルダ４７１および金属ピン４７２を含む。ホルダ４７１および金属ピン４７２は、ホルダ４４１および金属ピン４４２とそれぞれ同様に構成される。なお、ホルダ４７１は、信号配線部３２４に接合されている。
　複数の信号端子４８は、信号配線部３２９に立設されている。複数の信号端子４８は、複数の第１半導体素子１１および複数の第２半導体素子２１のいずれにも導通しない。複数の信号端子４８はそれぞれ、ノンコネクト端子である。
　半導体装置Ｂ３は、半導体装置Ｂ１と同様に、複数の第１半導体素子１１のうちのいずれの２つの第１半導体素子１１においても、２つの第２電極１１２（ソース）同士が、第１導通経路、および、第２導通経路のそれぞれで導通する。半導体装置Ｂ３では、第１導体は、接続部材５７Ａのうちの、一方の第１半導体素子１１の第２電極１１２に接続された帯状部５７１Ａ、他方の第１半導体素子１１の第２電極１１２に接続された帯状部５７１Ａ、および、導電基板３３Ｂのうちのこれらの帯状部５７１Ａが接合された部位の間に介在する部分である。第２導体は、連結部５７２Ａ、および、当該連結部５７２Ａに繋がる２つの帯状部５７１Ａのそれぞれのうち、第２電極１１２から当該連結部５７２Ａに繋がる部分までの部分である。そして、第１導通経路と第２導通経路とは、少なくとも一部が並列関係にあり、第１導通経路のインダクタンスと第２導通経路のインダクタンスとの合成インダクタンスは、第１導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｂ３は、半導体装置Ｂ１と同様に、いずれの２つの第１半導体素子１１においても、第２電極１１２（ソース）間のインダクタンスが、第２導通経路によって低減される。したがって、半導体装置Ｂ３は、複数の第１半導体素子１１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｂ３では、各連結部５７２Ａは、各帯状部５７１Ａのうち、第２電極１１２に接合された部位と、導電基板３３Ｂに接合された部位との間に介在する部分に繋がっている。この構成によると、２つの第１半導体素子１１の第２電極１１２間の導通において、上記第２導通経路の長さを、上記第１導通経路の長さよりも短くできる。また、半導体装置Ｂ３は、第２導通経路の長さが、第１導通経路の長さよりも短いことで、第２導通経路のインダクタンスを、第１導通経路のインダクタンスよりも低減できる。
　図２２～図２５は、第３実施形態にかかる半導体装置Ｃ１を示している。半導体装置Ｃ１は、半導体装置Ａ１と比較して、次の点で異なる。１つ目は、複数の第１半導体素子１１が樹脂部材１２に覆われ、第１スイッチング部１を構成する点である。２つ目は、複数の第２半導体素子２１が樹脂部材２２に覆われ、第２スイッチング部２を構成する点である。
　第１スイッチング部１は、再配線技術を利用して複数の第１半導体素子１１を１つの部品で構成したものである。第１スイッチング部１は、主面１０ａおよび裏面１０ｂを有する。主面１０ａおよび裏面１０ｂは、厚さ方向ｚに離間する。主面１０ａは、厚さ方向ｚの一方（上方）を向く。裏面１０ｂは、厚さ方向ｚの他方（下方）を向き、パッド部３１１ａ（電力配線部３１１）に対向する。第１スイッチング部１は、複数の第１半導体素子１１、樹脂部材１２、配線層１３、主面端子部１４、裏面端子部１５および複数の層間電極１６１～１６４を含む。後に詳述される構成から理解されるように、半導体装置Ｃ１は、樹脂部材１２、配線層１３、主面端子部１４を備えている。
　樹脂部材１２は、複数の第１半導体素子１１、配線層１３および複数の層間電極１６１～１６４を覆う。樹脂部材１２は、たとえば絶縁性樹脂材料により構成される。
　配線層１３は、平面視において、複数の第１半導体素子１１の配列方向（第１方向ｘ）に沿って延びる帯状である。配線層１３は、平面視において、複数の第１半導体素子１１に重なる。ただし、配線層１３は、図２５から理解されるように、平面視において、第３電極１１３を避けるように形成されている。
　主面端子部１４は、主面１０ａに配置され、樹脂部材１２から露出する。主面端子部１４は、複数の第１パッド部１４１および複数の第２パッド部１４２を含む。複数の第１パッド部１４１はそれぞれ、配線層１３および２つの層間電極１６１，１６２を介して、複数の第１半導体素子１１の各第２電極１１２（ソース）に導通する。第１パッド部１４１の数は、たとえば第１半導体素子１１（第２電極１１２）の数と同じである。複数の第２パッド部１４２はそれぞれ、層間電極１６３を介して、複数の第１半導体素子１１の各第３電極１１３（ゲート）に導通する。第２パッド部１４２の数は、たとえば第１半導体素子１１（第３電極１１３）の数と同じである。
　裏面端子部１５は、裏面１０ｂに配置され、樹脂部材１２から露出する。裏面端子部１５は、複数のパッド部１５１を含む。複数のパッド部１５１はそれぞれ、層間電極１６４を介して、複数の第１半導体素子１１の各第１電極１１１（ドレイン）に導通する。
　複数の層間電極１６１～１６４はそれぞれ、厚さ方向ｚに延びる。複数の層間電極１６１はそれぞれ、複数の第１半導体素子１１の各第２電極１１２と配線層１３とを繋ぐ。複数の層間電極１６２はそれぞれ、配線層１３と複数の第１パッド部１４１の各々とを繋ぐ。複数の層間電極１６３はそれぞれ、複数の第１半導体素子１１の各第３電極１１３と複数の第２パッド部１４２の各々とを繋ぐ。複数の層間電極１６４はそれぞれ、複数の第１半導体素子１１の各第１電極１１１と複数のパッド部１５１の各々とを繋ぐ。
　第２スイッチング部２は、第１スイッチング部１と同様に、再配線技術を利用して複数の第２半導体素子２１を１つの部品で構成したものである。第２スイッチング部２は、主面２０ａおよび裏面２０ｂを有する。主面２０ａおよび裏面２０ｂは、厚さ方向ｚに離間する。主面２０ａは、厚さ方向ｚの一方（上方）を向く。裏面２０ｂは、厚さ方向ｚの他方（下方）を向き、パッド部３１３ａ（電力配線部３１３）に対向する。第２スイッチング部２は、複数の第２半導体素子２１、樹脂部材２２、配線層２３、主面端子部２４、裏面端子部２５および複数の層間電極２６１～２６４を含む。
　樹脂部材２２は、複数の第２半導体素子２１、配線層２３および複数の層間電極２６１～２６４を覆う。樹脂部材２２は、たとえば絶縁性樹脂材料により構成される。
　配線層２３は、平面視において、複数の第２半導体素子２１の配列方向（第１方向ｘ）に沿って延びる帯状である。配線層２３は、平面視において、第２半導体素子２１に重なる。ただし、配線層２３は、図２５から理解されるように、平面視において、第６電極２１３を避けるように形成されている。
　主面端子部２４は、主面２０ａに配置され、樹脂部材２２から露出する。主面端子部２４は、複数の第１パッド部２４１および複数の第２パッド部２４２を含む。複数の第１パッド部２４１はそれぞれ、配線層２３および２つの層間電極２６１，２６２を介して、複数の第２半導体素子２１の各第５電極２１２（ソース）に導通する。第１パッド部２４１の数は、たとえば第２半導体素子２１（第５電極２１２）の数と同じである。複数の第２パッド部２４２はそれぞれ、層間電極２６３を介して、複数の第２半導体素子２１の各第６電極２１３（ゲート）に導通する。第２パッド部２４２の数は、たとえば第２半導体素子２１（第６電極２１３）の数と同じである。
　裏面端子部２５は、裏面２０ｂに配置され、樹脂部材２２から露出する。裏面端子部２５は、複数のパッド部２５１を含む。複数のパッド部２５１はそれぞれ、層間電極２６４を介して、複数の第２半導体素子２１の各第４電極２１１（ドレイン）に導通する。
　複数の層間電極２６１～２６４はそれぞれ、厚さ方向ｚに延びる。複数の層間電極２６１はそれぞれ、複数の第２半導体素子２１の各第５電極２１２と配線層２３とを繋ぐ。複数の層間電極２６２はそれぞれ、配線層２３と複数の第１パッド部２４１の各々とを繋ぐ。複数の層間電極２６３はそれぞれ、複数の第２半導体素子２１の各第６電極２１３と複数の第２パッド部２４２の各々とを繋ぐ。複数の層間電極２６４はそれぞれ、複数の第２半導体素子２１の各第４電極２１１と複数のパッド部２５１の各々とを繋ぐ。
　半導体装置Ｃ１の作用効果は、次の通りである。
　半導体装置Ｃ１においても、半導体装置Ａ１，Ｂ１と同様に、第１導体および第２導体を備える。半導体装置Ｃ１では、第１導体は、一方の第１半導体素子１１の第２電極１１２から当該第２電極１１２上の第１パッド部１４１までの部位（２つの層間電極１６１，１６２および配線層１３の一部）と、当該第１パッド部１４１に接合された接続部材５１Ａと、他方の第１半導体素子１１の第２電極１１２から当該第２電極１１２上の第１パッド部１４１までの部位（２つの層間電極１６１，１６２および配線層１３の一部）と、当該第１パッド部１４１に接合された接続部材５１Ａと、パッド部３１３ａ（電力配線部３１３）のうちの先述の各接続部材５１Ａがそれぞれ接合された部位の間に介在する部分とである。第２導体は、一方の第１半導体素子１１の第２電極１１２に接する層間電極１６１と、他方の第１半導体素子１１の第２電極１１２に接する層間電極１６１と、配線層１３のうちの先述の各層間電極１６１に接する部位の間に介在する部分とである。そして、複数の第１半導体素子１１のうちのいずれの２つの第１半導体素子１１においても、２つの第２電極１１２（ソース）同士が、第１導体を通る第１導通経路、および、第２導体を通る第２導通経路のそれぞれで導通する。半導体装置Ｃ１においても、半導体装置Ａ１，Ｂ１と同様に、第１導通経路は、主電流経路を形成した際に繋がる第２電極１１２間の導通経路である。第１導通経路と第２導通経路とは、少なくとも一部が並列関係にあり、第１導通経路のインダクタンスと第２導通経路のインダクタンスとの合成インダクタンスは、第１導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｃ１は、半導体装置Ａ１と同様に、いずれの２つの第１半導体素子１１においても、第２電極１１２（ソース）間のインダクタンスが、第２導通経路によって低減される。したがって、半導体装置Ｃ１は、複数の第１半導体素子１１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｃ１では、第１スイッチング部１は、配線層１３を含む。配線層１３は、樹脂部材１２の内方において、複数の第１半導体素子１１の第２電極１１２のそれぞれを導通させる。この構成によると、２つの第１半導体素子１１の第２電極１１２間の導通において、上記第２導通経路の長さを、上記第１導通経路の長さよりも短くできる。また、半導体装置Ｃ１は、第２導通経路の長さが、第１導通経路の長さよりも短いことで、第２導通経路のインダクタンスを、第１導通経路のインダクタンスよりも低減できる。
　半導体装置Ｃ１においても、半導体装置Ａ１，Ｂ１と同様に、第３導体および第４導体を備える。半導体装置Ｃ１では、第３導体は、一方の第２半導体素子２１の第５電極２１２から当該第５電極２１２上の第１パッド部２４１までの部位（２つの層間電極２６１，２６２および配線層２３の一部）と、当該第１パッド部２４１に接合された接続部材５１Ｂと、他方の第２半導体素子２１の第５電極２１２から当該第５電極２１２上の第１パッド部２４１までの部位（２つの層間電極２６１，２６２および配線層２３の一部）と、当該第１パッド部２４１に接合された接続部材５１Ｂと、パッド部３１２ａ（電力配線部３１２）のうちの先述の各接続部材５１Ｂがそれぞれ接合された部位の間に介在する部分とである。第４導体は、一方の第２半導体素子２１の第５電極２１２に接する層間電極２６１と、他方の第２半導体素子２１の第５電極２１２に接する層間電極２６１と、配線層２３のうちの先述の各層間電極２６１に接する部位の間に介在する部分とである。そして、複数の第２半導体素子２１のうちのいずれの２つの第２半導体素子２１においても、２つの第５電極２１２（ソース）同士が、第３導体を通る第３導通経路、および、第４導体を通る第４導通経路のそれぞれで導通する。半導体装置Ｃ１においても、半導体装置Ａ１，Ｂ１と同様に、第３導通経路は、主電流経路を形成した際に繋がる第５電極２１２間の導通経路である。第３導通経路と第４導通経路とは、少なくとも一部が並列関係にあり、第３導通経路のインダクタンスと第４導通経路のインダクタンスとの合成インダクタンスは、第３導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｃ１は、半導体装置Ａ１と同様に、いずれの２つの第２半導体素子２１においても、第５電極２１２（ソース）間のインダクタンスが、第４導通経路によって低減される。したがって、半導体装置Ｃ１は、複数の第２半導体素子２１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｃ１では、第２スイッチング部２は、配線層２３を含む。配線層２３は、樹脂部材２２の内方において、複数の第２半導体素子２１の第５電極２１２のそれぞれを導通させる。この構成によると、２つの第２半導体素子２１の第５電極２１２間の導通において、上記第４導通経路の長さを、上記第３導通経路の長さよりも短くできる。また、半導体装置Ｃ１は、第４導通経路の長さが第３導通経路の長さよりも短いことで、第４導通経路のインダクタンスを、第３導通経路のインダクタンスよりも低減できる。
　図２６～図２８は、第３実施形態の変形例にかかる半導体装置Ｃ２を示している。半導体装置Ｃ２は、半導体装置Ｃ１と比較して、モジュール構造が異なる。
　半導体装置Ｃ２は、図２６～図２８に示すように、第１スイッチング部１、第２スイッチング部２、絶縁基板３０、一対の導電基板３３Ａ，３３Ｂ、一対の絶縁層３４Ａ，３４Ｂ、複数の信号配線部３２１Ａ，３２１Ｂ，３２２Ａ，３２２Ｂ、複数の電力端子４１～４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４８、複数の接続部材５３１Ａ，５３１Ｂ，５３２Ａ，５３２Ｂ，５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ、および封止部材７を備える。後に詳述される構成から理解されるように、半導体装置Ｃ２は、「第１配線部」の一例としての導電基板３３Ａ、「第２配線部」の一例としての導電基板３３Ｂを備えている。
　半導体装置Ｃ２において、第１スイッチング部１は、図２７に示すように、導電基板３３Ａに搭載されている。裏面１０ｂは、導電基板３３Ａに対向する。導電基板３３Ａは、第１スイッチング部１の裏面端子部１５（複数のパッド部１５１）が接合されており、複数の第１半導体素子１１の各第１電極１１１に導通する。複数の第１半導体素子１１の第１電極１１１は、導電基板３３Ａを介して、電気的に接続される。
　半導体装置Ｃ２において、第２スイッチング部２は、図２７に示すように、導電基板３３Ｂに搭載されている。裏面２０ｂは、導電基板３３Ｂに対向する。導電基板３３Ｂは、第２スイッチング部２の裏面端子部２５（複数のパッド部２５１）が接合されており、複数の第２半導体素子２１の各第４電極２１１に導通する。複数の第２半導体素子２１の第４電極２１１は、導電基板３３Ｂを介して、電気的に接続される。
　半導体装置Ｃ２において、複数の接続部材５１Ａ，５１Ｂはそれぞれ、図２７から理解されるように、金属製の板状部材である。各接続部材５１Ａは、図２７に示すように、各第１パッド部１４１と導電基板３３Ｂとに接合される。各接続部材５１Ｂは、図２７に示すように、各第１パッド部２４１と電力端子４２の一部（櫛歯状に形成された部分の各々）とに接合される。
　電力端子４１は、導電基板３３Ａに接合されており、複数の第１半導体素子１１の第１電極１１１に導通する。電力端子４２は、図２８に示すように、絶縁板４９を挟んで、電力端子４１上に積層されている。電力端子４２は、各接続部材５１Ｂを介して、複数の第２半導体素子２１の第５電極２１２に導通する。電力端子４３は、導電基板３３Ｂに接合されており、複数の第２半導体素子２１の第４電極２１１に導通する。また、電力端子４３は、導電基板３３Ｂおよび各接続部材５１Ａを介して複数の第１半導体素子１１の各第２電極１１２に導通する。
　半導体装置Ｃ２は、半導体装置Ｃ１と同様に、複数の第１半導体素子１１のうちのいずれの２つの第１半導体素子１１においても、２つの第２電極１１２（ソース）同士が、第１導通経路、および、第２導通経路のそれぞれで導通する。半導体装置Ｃ２では、第１導体は、パッド部３１３ａの一部の代わりに、導電基板３３Ｂの一部を含む。そして、第１導通経路と第２導通経路とは、少なくとも一部が並列関係にあり、第１導通経路のインダクタンスと第２導通経路のインダクタンスとの合成インダクタンスは、第１導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｃ２は、半導体装置Ｃ１と同様に、いずれの２つの第１半導体素子１１においても、第２電極１１２（ソース）間のインダクタンスが、第２導通経路によって低減される。したがって、半導体装置Ｃ２は、複数の第１半導体素子１１を並列動作させる時の共振現象の発生を抑制できる。
　半導体装置Ｃ２は、半導体装置Ｃ１と同様に、複数の第２半導体素子２１のうちのいずれの２つの第２半導体素子２１においても、２つの第５電極２１２（ソース）同士が、第３導通経路、および、第４導通経路のそれぞれで導通する。半導体装置Ｃ２では、第３導体は、パッド部３１２ａの一部の代わりに、電力端子４２の一部を含む。そして、第３導通経路と第４導通経路とは、少なくとも一部が並列関係にあり、第３導通経路のインダクタンスと第４導通経路のインダクタンスとの合成インダクタンスは、第３導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｃ２は、半導体装置Ｃ１と同様に、いずれの２つの第２半導体素子２１においても、第５電極２１２（ソース）間のインダクタンスが、第４導通経路によって低減される。したがって、半導体装置Ｃ２は、複数の第２半導体素子２１を並列動作させる時の共振現象の発生を抑制できる。
　各半導体装置Ｃ１，Ｃ２において、第１スイッチング部１は、たとえば図２９～図３１に示す構成であってもよい。図２９～図３１では、たとえば４つの第１半導体素子１１を含む第１スイッチング部１を例に示している。図２９～図３１に示す例では、第１スイッチング部１の主面端子部１４は、複数の第１パッド部１４１ではなく１つの第１パッド部１４１を含む。第１パッド部１４１は、図３０に示すように、複数の第１半導体素子１１の第２電極１１２のそれぞれに繋がる配線層１３の表面（厚さ方向ｚの上面）に形成されている。また、図２９～図３１に示す例では、第１スイッチング部１の裏面端子部１５は、複数のパッド部１５１ではなく１つのパッド部１５１を含む。パッド部１５１は、図３０に示すように、複数の第１半導体素子１１の第１電極１１１のそれぞれに繋がる配線層１３の表面（厚さ方向ｚの下面）に形成されている。なお、裏面端子部１５は、１つのパッド部１５１を含む構成ではなく、各半導体装置Ｃ１，Ｃ２と同様に、複数のパッド部１５１を含む構成であってもよい。このような構成の第１スイッチング部１であっても、複数の第２電極１１２が配線層１３を介して互いに導通することで、上記第２導体を介する導通経路が形成される。このような構成は、第１スイッチング部１だけではなく、第２スイッチング部２にも適用可能である。
　図３２は、第４実施形態にかかる半導体装置Ｄ１を示している。同図に示すように、半導体装置Ｄ１は、半導体装置Ａ１と比較して、主に各電力配線部３１１～３１３の平面視形状が異なる。
　半導体装置Ｄ１の電力配線部３１２は、半導体装置Ａ１の電力配線部３１２と比較して、複数の突出部３１２ｃをさらに含む点で異なる。また、半導体装置Ｄ１の電力配線部３１３は、半導体装置Ａ１の電力配線部３１３と比較して、複数の突出部３１３ｃをさらに含む点で異なる。
　複数の突出部３１２ｃはそれぞれ、パッド部３１２ａのそれぞれから第２方向ｙの一方側（複数の第２半導体素子２１が位置する側）に突き出る。複数の突出部３１２ｃはそれぞれ、平面視において、第１方向ｘに隣り合う２つの第２半導体素子２１の間にそれぞれ配置されている。複数の突出部３１２ｃの各々には、２つの接続部材５２Ｂが接合されている。これらの接続部材５２Ｂは、平面視において第１方向ｘの両隣に位置する各第２半導体素子２１の第５電極２１２に接合されたものである。
　複数の突出部３１３ｃはそれぞれ、パッド部３１３ａのそれぞれから第２方向ｙの一方側（複数の第１半導体素子１１が位置する側）に突き出る。複数の突出部３１３ｃはそれぞれ、平面視において、第１方向ｘに隣り合う２つの第１半導体素子１１の間にそれぞれ配置されている。複数の突出部３１３ｃの各々には、２つの接続部材５２Ａが接合されている。これらの接続部材５２Ａは、平面視において第１方向ｘの両隣に位置する各第１半導体素子１１の第２電極１１２に接合されたものである。
　半導体装置Ｄ１の作用効果は、次の通りである。
　半導体装置Ｄ１においても、半導体装置Ａ１，Ｂ１，Ｃ１と同様に、第１導体および第３導体を備える。半導体装置Ｄ１において、第１導体は、半導体装置Ａ１と同様に、一方の第１半導体素子１１の第２電極１１２に接合された接続部材５１Ａと、他方の第１半導体素子１１の第２電極１１２に接合された接続部材５１Ａと、パッド部３１３ａ（電力配線部３１３）のうちの先述の各接続部材５１Ａがそれぞれ接合された部位間に介在する部分とである。第２導体は、２つの第１半導体素子１１の間に配置された突出部３１３ｃと、当該突出部３１３ｃに接合された２つの接続部材５２Ａとである。そして、第１方向ｘに隣接するいずれの２つの第１半導体素子１１においても、２つの第２電極１１２同士が、第１導体を通る第１導通経路、および、第２導体を通る第２導通経路のそれぞれで導通する。半導体装置Ｄ１においても、半導体装置Ａ１，Ｂ１，Ｃ１と同様に、第１導通経路は、主電流経路を形成した際に繋がる第２電極１１２間の導通経路である。第１導通経路と第２導通経路とは、少なくとも一部が並列関係にあり、第１導通経路のインダクタンスと第２導通経路のインダクタンスとの合成インダクタンスは、第１導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｄ１は、半導体装置Ａ１と同様に、第１方向ｘに隣接するいずれの２つの第１半導体素子１１においても、第２電極１１２（ソース）間のインダクタンスが、第２導通経路によって低減される。したがって、半導体装置Ｄ１は、複数の第１半導体素子１１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｄ１では、電力配線部３１３は、パッド部３１３ａから突き出し、第１方向ｘに隣接する２つの第１半導体素子１１の間に配置された突出部３１３ｃを含む。そして、当該２つの第１半導体素子１１の第２電極１１２にそれぞれ接合された各接続部材５２Ａは、当該突出部３１３ｃに接合される。この構成によると、第１方向ｘに隣接する２つの第１半導体素子１１の第２電極１１２間の導通において、上記第２導通経路の長さを、上記第１導通経路の長さよりも短くできる。また、半導体装置Ｄ１は、第２導通経路の長さが第１導通経路の長さよりも短いことで、第２導通経路のインダクタンスを、第１導通経路のインダクタンスよりも低減できる。
　半導体装置Ｄ１では、第１方向ｘに隣接する２つの第１半導体素子１１の間に、突出部３１３ｃが配置されている。たとえば、半導体装置Ａ１では、第１方向ｘに隣接する２つの第１半導体素子１１の第１電極１１１同士は、パッド部３１１ａにおいて、これらの第１電極１１１を直線的に繋ぐ経路で導通するが、半導体装置Ｄ１では、第１方向ｘに隣接する２つの第１半導体素子１１の第１電極１１１同士は、パッド部３１１ａにおいて突出部３１３ｃを避ける経路で導通する。つまり、半導体装置Ｄ１は、第１方向ｘに隣接する２つの第１電極１１１同士を直線的に繋ぐ導通経路を遮るように、突出部３１３ｃが配置されることから、半導体装置Ａ１と比較して、第１電極１１１同士の導通経路が延長される。これにより、半導体装置Ｄ１は、半導体装置Ａ１よりも、第１電極１１１間のインダクタンスが増加する。本願発明者の研究では、各第１半導体素子１１の第１電極１１１同士の導通経路は、インダクタンスが大きい程、共振現象の発生を抑制するとの知見を得た。したがって、半導体装置Ｄ１は、半導体装置Ａ１よりも、複数の第１半導体素子１１を並列動作させた時の共振現象の発生をさらに抑制できる。
　半導体装置Ｄ１においても、半導体装置Ａ１，Ｂ１，Ｃ１と同様に、第３導体および第４導体を備える。半導体装置Ｄ１において、第３導体は、半導体装置Ａ１と同様に、一方の第２半導体素子２１の第５電極２１２に接合された接続部材５１Ｂと、他方の第２半導体素子２１の第５電極２１２に接合された接続部材５１Ｂと、パッド部３１２ａ（電力配線部３１２）のうちの先述の各接続部材５１Ｂがそれぞれ接合された部位間に介在する部分とである。第４導体は、２つの第２半導体素子２１の間に配置された突出部３１２ｃと、当該突出部３１２ｃに接合された２つの接続部材５２Ｂとである。そして、第１方向ｘに隣接するいずれの２つの第２半導体素子２１においても、２つの第５電極２１２同士が、第３導体を通る第３導通経路、および、第４導体を通る第４導通経路のそれぞれで導通する。半導体装置Ｄ１においても、半導体装置Ａ１，Ｂ１，Ｃ１と同様に、第３導通経路は、主電流経路を形成した際に繋がる第５電極２１２間の導通経路である。第３導通経路と第４導通経路とは、少なくとも一部が並列関係にあり、第３導通経路のインダクタンスと第４導通経路のインダクタンスとの合成インダクタンスは、第３導通経路のインダクタンスよりも小さい。この構成によると、半導体装置Ｄ１は、半導体装置Ａ１と同様に、第１方向ｘに隣接するいずれの２つの第２半導体素子２１においても、第５電極２１２（ソース）間のインダクタンスが、第４導通経路によって低減される。したがって、半導体装置Ｄ１は、複数の第２半導体素子２１を並列動作させた時の共振現象の発生を抑制できる。
　半導体装置Ｄ１では、電力配線部３１２は、パッド部３１２ａから突き出し、第１方向ｘに隣接する２つの第２半導体素子２１の間に配置された突出部３１２ｃを含む。そして、当該２つの第２半導体素子２１の第５電極２１２にそれぞれ接合された各接続部材５２Ｂは、当該突出部３１２ｃに接合される。この構成によると、第１方向ｘに隣接するいずれの２つの第２半導体素子２１においても、上記第４導通経路の長さを、上記第３導通経路の長さよりも短くできる。また、半導体装置Ｄ１は、第４導通経路の長さが第３導通経路の長さよりも短いことで、第４導通経路のインダクタンスを、第３導通経路のインダクタンスよりも低減できる。
　半導体装置Ｄ１では、第１方向ｘに隣接する２つの第２半導体素子２１の間に、突出部３１２ｃが配置されている。たとえば、半導体装置Ａ１では、第１方向ｘに隣接する２つの第２半導体素子２１の第４電極２１１同士は、パッド部３１３ａにおいて、これらの第４電極２１１を直線的に繋ぐ経路で導通するが、半導体装置Ｄ１では、第１方向ｘに隣接する２つの第２半導体素子２１の第４電極２１１同士は、パッド部３１３ａにおいて突出部３１２ｃを避ける経路で導通する。つまり、半導体装置Ｄ１は、第１方向ｘに隣接する２つの第４電極２１１同士を直線的に繋ぐ導通経路を遮るように、突出部３１２ｃが配置されることから、半導体装置Ａ１と比較して、第４電極２１１同士の導通経路が延長される。これにより、半導体装置Ｄ１は、半導体装置Ａ１よりも、第４電極２１１間のインダクタンスが増加する。したがって、半導体装置Ｄ１は、半導体装置Ａ１よりも、複数の第２半導体素子２１を並列動作させた時の共振現象の発生をさらに抑制できる。
　本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　各々が、第１電極、第２電極および第３電極を有し、前記第３電極に入力される第１駆動信号に応じてスイッチング動作が制御される２つの第１半導体素子と、
　前記２つの第１半導体素子それぞれの前記第２電極間を電気的に接続する第１導体と、
　前記２つの第１半導体素子それぞれの前記第２電極間を電気的に接続する第２導体と、
　前記第１導体に電気的に接続され、前記２つの第１半導体素子の各々の前記第２電極に導通する第１電力端子と、
を備えており、
　前記２つの第１半導体素子は、電気的に並列に接続されており、
　前記２つの第１半導体素子それぞれの前記第２電極間には、前記第１導体を通る第１導通経路と前記第２導体を通る第２導通経路とがあり、
　前記第１導通経路と前記第２導通経路とは、少なくとも一部が並列関係にあり、
　前記第１導通経路のインダクタンスと前記第２導通経路のインダクタンスとの合成インダクタンスは、前記第１導通経路のインダクタンスよりも小さい、半導体装置。
　付記２．
　前記第２導通経路のインダクタンスは、前記第１導通経路のインダクタンスよりも小さい、付記１に記載の半導体装置。
　付記３．
　前記第２導通経路は、前記第１導通経路よりも短い、付記１または付記２のいずれかに記載の半導体装置。
　付記４．
　互いに離間する第１配線部および第２配線部と、
　前記２つの第１半導体素子の各々の前記第２電極に導通する第１接続部材と、
をさらに備えており、
　前記第１配線部は、前記２つの第１半導体素子の各々の前記第１電極に導通し、
　前記第２配線部は、前記第１接続部材が接合され、前記第１接続部材を介して、前記２つの第１半導体素子の各々の前記第２電極に導通し、
　前記第１導体は、前記第１接続部材の一部および前記第２配線部の一部を含む、付記１ないし付記３のいずれかに記載の半導体装置。
　付記５．
　前記２つの第１半導体素子の各々は、当該第１半導体素子の厚さ方向において互いに離間する第１素子主面および第１素子裏面を有し、
　前記２つの第１半導体素子の各々において、前記第１電極は、前記第１素子裏面に配置され、前記第２電極および前記第３電極は、前記第１素子主面に配置されている、付記４に記載の半導体装置。
　付記６．
　前記２つの第１半導体素子の各々は、前記第１素子裏面が前記第１配線部に対向し、前記第１配線部に搭載される、付記５に記載の半導体装置。
　付記７．
　前記第２導体は、第２接続部材を含み、
　前記第２接続部材は、前記２つの第１半導体素子の各々の前記第２電極に接合されている、付記６に記載の半導体装置。
　付記８．
　前記第２接続部材は、ボンディングワイヤである、付記７に記載の半導体装置。
　付記９．
　前記第１接続部材は、互いに離間する２つの帯状部と、前記２つの帯状部に挟まれ且つ前記２つの帯状部に繋がる連結部とを含み、
　前記２つの帯状部の一方は、前記２つの第１半導体素子の一方の前記第２電極と、前記第２配線部とに接合され、
　前記２つの帯状部の他方は、前記２つの第１半導体素子の他方の前記第２電極と、前記第２配線部とに接合され、
　前記第１導体は、前記２つの帯状部、および、前記第２配線部のうちの前記２つの帯状部の各々が接合された部位の間に介在する部分を含み、
　前記第２導体は、前記連結部、および、前記２つの帯状部の各々のうちの前記第２電極に接合された部位から前記連結部に繋がる部位までの部分を含む、付記６に記載の半導体装置。
　付記１０．
　前記連結部は、前記２つの帯状部の各々のうち、前記厚さ方向に見て前記２つの第１半導体素子の各々に重なる部分に繋がる、付記９に記載の半導体装置。
　付記１１．
　前記２つの第１半導体素子の各々の少なくとも一部を覆う樹脂部材と、
　前記２つの第１半導体素子の各々の前記第１素子主面の上方に配置され、且つ前記樹脂部材に覆われた配線層と、
　前記樹脂部材から露出し、前記第１接続部材が接合される端子部と、
をさらに備え、
　前記端子部は、前記第２つの第１半導体素子の各々の前記第２電極に導通し、
　前記配線層は、前記２つの第１半導体素子の各々の前記第２電極に導通し、且つ、前記厚さ方向に見て、前記２つの第１半導体素子の各々の前記第２電極に重なる、付記６に記載の半導体装置。
　付記１２．
　前記端子部は、互いに離間し、前記第１接続部材が接合される２つのパッド部を含み、
　前記２つのパッド部の一方は、前記厚さ方向に見て、前記２つの第１半導体素子の一方の前記第２電極に重なり、
　前記２つのパッド部の他方は、前記厚さ方向に見て、前記２つの第１半導体素子の他方の前記第２電極に重なる、付記１１に記載の半導体装置。
　付記１３．
　各々が、第４電極、第５電極および第６電極を有し、前記第６電極に入力される第２駆動信号に応じてスイッチング動作が制御される２つの第２半導体素子と、
　前記２つの第２半導体素子それぞれの前記第５電極間を電気的に接続する第３導体と、
　前記２つの第２半導体素子それぞれの前記第５電極間を電気的に接続する第４導体と、
　前記第３導体に電気的に接続され、前記２つの第２半導体素子の各々の前記第５電極に導通する第２電力端子と、
をさらに備えており、
　前記２つの第２半導体素子は、電気的に並列に接続されており、
　前記２つの第２半導体素子の前記第５電極間には、前記第３導体を通る第３導通経路と前記第４導体を通る第４導通経路とがあり、
　前記第３導通経路と前記第４導通経路とは、少なくとも一部が並列関係にあり、
　前記第３導通経路のインダクタンスと前記第４導通経路のインダクタンスとの合成インダクタンスは、前記第３導通経路のインダクタンスよりも小さい、付記６ないし付記１２のいずれかに記載の半導体装置。
　付記１４．
　前記第４導通経路のインダクタンスは、前記第３導通経路のインダクタンスよりも小さい、付記１３に記載の半導体装置。
　付記１５．
　前記第４導通経路は、前記第３導通経路よりも短い、付記１３または付記１４のいずれかに記載の半導体装置。
　付記１６．
　前記第１配線部および前記第２配線部の各々から離間する第３配線部と、
　前記２つの第２半導体素子の各々の前記第５電極に導通する第３接続部材と、
をさらに備えており、
　前記第２配線部は、前記２つの第２半導体素子の各々の前記第４電極に導通し、
　前記第３配線部は、前記第３接続部材が接合され、前記第３接続部材を介して、前記２つの第２半導体素子の各々の前記第５電極に導通し、
　前記第３導体は、前記第３接続部材の一部および前記第３配線部の一部を含む、付記１３ないし付記１５のいずれかに記載の半導体装置。
　付記１７．
　前記第１配線部に接続された第３電力端子をさらに備え、
　前記第２電力端子および前記第３電力端子は、直流電圧の入力端子であり、
　前記直流電圧は、前記２つの第１半導体素子および前記２つの第２半導体素子の各スイッチング動作によって交流電圧に変換され、
　前記第１電力端子は、前記交流電圧の出力端子である、付記１６に記載の半導体装置。
　付記１８．
　前記２つの第２半導体素子の各々は、ＭＯＳＦＥＴであり、
　前記第４電極は、ドレインであり、
　前記第５電極は、ソースであり、
　前記第６電極は、ゲートである、付記１３ないし付記１７のいずれかに記載の半導体装置。
　付記１９．
　前記２つの第１半導体素子の各々は、ＭＯＳＦＥＴであり、
　前記第１電極は、ドレインであり、
　前記第２電極は、ソースであり、
　前記第３電極は、ゲートである、付記１ないし付記１８のいずれかに記載の半導体装置。
Ａ１，Ｂ１，Ｂ２，Ｂ３，Ｃ１，Ｃ２，Ｄ１：半導体装置
１：第１スイッチング部　　　１０ａ：主面
１０ｂ：裏面　　　１１：第１半導体素子
１１ａ：第１素子主面　　　１１ｂ：第１素子裏面
１１１：第１電極　　　１１２：第２電極
１１３：第３電極　　　１２：樹脂部材
１３：配線層　　　１４：主面端子部
１４１：第１パッド部　　　１４２：第２パッド部
１５：裏面端子部　　　１５１：パッド部
１６１～１６４：層間電極　　　２　：第２スイッチング部
２０ａ：主面　　　２０ｂ：裏面
２１：第２半導体素子　　　２１ａ：第２素子主面
２１ｂ：第２素子裏面　　　２１１：第４電極
２１２：第５電極　　　２１３：第６電極
２２：樹脂部材　　　２３：配線層
２４：主面端子部　　　２４１：第１パッド部
２４２：第２パッド部　　　２５：裏面端子部
２５１：パッド部　　　２６１～２６４：層間電極
３０：絶縁基板　　　３０ａ：主面
３０ｂ：裏面　　　３１１：電力配線部
３１１ａ：パッド部　　　３１１ｂ：パッド部
３１１ｃ：延出部　　　３１２：電力配線部
３１２ａ：パッド部　　　３１２ｂ：パッド部
３１２ｃ：突出部　　　３１２ｓ：スリット
３１３：電力配線部　　　３１３ａ：パッド部
３１３ｂ：パッド部　　　３１３ｃ：突出部
３２１Ａ，３２１Ｂ：信号配線部
３２２Ａ，３２２Ｂ：信号配線部
３２３：信号配線部　　　３２４：信号配線部
３２９：信号配線部　　　３３Ａ，３３Ｂ：導電基板
３４Ａ，３４Ｂ：絶縁層　　　４１，４２，４３：電力端子
４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７，４８：信号端子
４４１，４５１，４７１：ホルダ
４４２，４５２，４７２：金属ピン
４９：絶縁板　　　５１Ａ，５１Ｂ：接続部材
５２Ａ，５２Ｂ：接続部材　　　５３１Ａ，５３１Ｂ：接続部材
５３２Ａ，５３２Ｂ：接続部材　　　５４１Ａ，５４１Ｂ：接続部材
５４２Ａ，５４２Ｂ：接続部材　　　５５：接続部材
５６：接続部材　　　５７Ａ，５７Ｂ：接続部材
５７１Ａ，５７１Ｂ：帯状部　　　５７２Ａ，５７２Ｂ：連結部
６０：放熱板　　　６１：ケース　　　６２：枠部
６３：天板　　　６４１～６４４：端子台
６５：樹脂部材　　　７：封止部材
７１：樹脂主面　　　７２：樹脂裏面
７３，７４：樹脂側面　　　９１：サーミスタ

Claims (19)

  1. 　各々が、第１電極、第２電極および第３電極を有し、前記第３電極に入力される第１駆動信号に応じてスイッチング動作が制御される２つの第１半導体素子と、
    　前記２つの第１半導体素子それぞれの前記第２電極間を電気的に接続する第１導体と、
    　前記２つの第１半導体素子それぞれの前記第２電極間を電気的に接続する第２導体と、
    　前記第１導体に電気的に接続され、前記２つの第１半導体素子の各々の前記第２電極に導通する第１電力端子と、
    を備えており、
    　前記２つの第１半導体素子は、電気的に並列に接続されており、
    　前記２つの第１半導体素子それぞれの前記第２電極間には、前記第１導体を通る第１導通経路と前記第２導体を通る第２導通経路とがあり、
    　前記第１導通経路と前記第２導通経路とは、少なくとも一部が並列関係にあり、
    　前記第１導通経路のインダクタンスと前記第２導通経路のインダクタンスとの合成インダクタンスは、前記第１導通経路のインダクタンスよりも小さい、半導体装置。
  2. 　前記第２導通経路のインダクタンスは、前記第１導通経路のインダクタンスよりも小さい、請求項１に記載の半導体装置。
  3. 　前記第２導通経路は、前記第１導通経路よりも短い、請求項１または請求項２のいずれかに記載の半導体装置。
  4. 　互いに離間する第１配線部および第２配線部と、
    　前記２つの第１半導体素子の各々の前記第２電極に導通する第１接続部材と、
    をさらに備えており、
    　前記第１配線部は、前記２つの第１半導体素子の各々の前記第１電極に導通し、
    　前記第２配線部は、前記第１接続部材が接合され、前記第１接続部材を介して、前記２つの第１半導体素子の各々の前記第２電極に導通し、
    　前記第１導体は、前記第１接続部材の一部および前記第２配線部の一部を含む、請求項１ないし請求項３のいずれか一項に記載の半導体装置。
  5. 　前記２つの第１半導体素子の各々は、当該第１半導体素子の厚さ方向において互いに離間する第１素子主面および第１素子裏面を有し、
    　前記２つの第１半導体素子の各々において、前記第１電極は、前記第１素子裏面に配置され、前記第２電極および前記第３電極は、前記第１素子主面に配置されている、請求項４に記載の半導体装置。
  6. 　前記２つの第１半導体素子の各々は、前記第１素子裏面が前記第１配線部に対向し、前記第１配線部に搭載される、請求項５に記載の半導体装置。
  7. 　前記第２導体は、第２接続部材を含み、
    　前記第２接続部材は、前記２つの第１半導体素子の各々の前記第２電極に接合されている、請求項６に記載の半導体装置。
  8. 　前記第２接続部材は、ボンディングワイヤである、請求項７に記載の半導体装置。
  9. 　前記第１接続部材は、互いに離間する２つの帯状部と、前記２つの帯状部に挟まれ且つ前記２つの帯状部に繋がる連結部とを含み、
    　前記２つの帯状部の一方は、前記２つの第１半導体素子の一方の前記第２電極と、前記第２配線部とに接合され、
    　前記２つの帯状部の他方は、前記２つの第１半導体素子の他方の前記第２電極と、前記第２配線部とに接合され、
    　前記第１導体は、前記２つの帯状部、および、前記第２配線部のうちの前記２つの帯状部の各々が接合された部位の間に介在する部分を含み、
    　前記第２導体は、前記連結部、および、前記２つの帯状部の各々のうちの前記第２電極に接合された部位から前記連結部に繋がる部位までの部分を含む、請求項６に記載の半導体装置。
  10. 　前記連結部は、前記２つの帯状部の各々のうち、前記厚さ方向に見て前記２つの第１半導体素子の各々に重なる部分に繋がる、請求項９に記載の半導体装置。
  11. 　前記２つの第１半導体素子の各々の少なくとも一部を覆う樹脂部材と、
    　前記２つの第１半導体素子の各々の前記第１素子主面の上方に配置され、且つ前記樹脂部材に覆われた配線層と、
    　前記樹脂部材から露出し、前記第１接続部材が接合される端子部と、
    をさらに備え、
    　前記端子部は、前記第２つの第１半導体素子の各々の前記第２電極に導通し、
    　前記配線層は、前記２つの第１半導体素子の各々の前記第２電極に導通し、且つ、前記厚さ方向に見て、前記２つの第１半導体素子の各々の前記第２電極に重なる、請求項６に記載の半導体装置。
  12. 　前記端子部は、互いに離間し、前記第１接続部材が接合される２つのパッド部を含み、
    　前記２つのパッド部の一方は、前記厚さ方向に見て、前記２つの第１半導体素子の一方の前記第２電極に重なり、
    　前記２つのパッド部の他方は、前記厚さ方向に見て、前記２つの第１半導体素子の他方の前記第２電極に重なる、請求項１１に記載の半導体装置。
  13. 　各々が、第４電極、第５電極および第６電極を有し、前記第６電極に入力される第２駆動信号に応じてスイッチング動作が制御される２つの第２半導体素子と、
    　前記２つの第２半導体素子それぞれの前記第５電極間を電気的に接続する第３導体と、
    　前記２つの第２半導体素子それぞれの前記第５電極間を電気的に接続する第４導体と、
    　前記第３導体に電気的に接続され、前記２つの第２半導体素子の各々の前記第５電極に導通する第２電力端子と、
    をさらに備えており、
    　前記２つの第２半導体素子は、電気的に並列に接続されており、
    　前記２つの第２半導体素子の前記第５電極間には、前記第３導体を通る第３導通経路と前記第４導体を通る第４導通経路とがあり、
    　前記第３導通経路と前記第４導通経路とは、少なくとも一部が並列関係にあり、
    　前記第３導通経路のインダクタンスと前記第４導通経路のインダクタンスとの合成インダクタンスは、前記第３導通経路のインダクタンスよりも小さい、請求項６ないし請求項１２のいずれか一項に記載の半導体装置。
  14. 　前記第４導通経路のインダクタンスは、前記第３導通経路のインダクタンスよりも小さい、請求項１３に記載の半導体装置。
  15. 　前記第４導通経路は、前記第３導通経路よりも短い、請求項１３または請求項１４のいずれかに記載の半導体装置。
  16. 　前記第１配線部および前記第２配線部の各々から離間する第３配線部と、
    　前記２つの第２半導体素子の各々の前記第５電極に導通する第３接続部材と、
    をさらに備えており、
    　前記第２配線部は、前記２つの第２半導体素子の各々の前記第４電極に導通し、
    　前記第３配線部は、前記第３接続部材が接合され、前記第３接続部材を介して、前記２つの第２半導体素子の各々の前記第５電極に導通し、
    　前記第３導体は、前記第３接続部材の一部および前記第３配線部の一部を含む、請求項１３ないし請求項１５のいずれか一項に記載の半導体装置。
  17. 　前記第１配線部に接続された第３電力端子をさらに備え、
    　前記第２電力端子および前記第３電力端子は、直流電圧の入力端子であり、
    　前記直流電圧は、前記２つの第１半導体素子および前記２つの第２半導体素子の各スイッチング動作によって交流電圧に変換され、
    　前記第１電力端子は、前記交流電圧の出力端子である、請求項１６に記載の半導体装置。
  18. 　前記２つの第２半導体素子の各々は、ＭＯＳＦＥＴであり、
    　前記第４電極は、ドレインであり、
    　前記第５電極は、ソースであり、
    　前記第６電極は、ゲートである、請求項１３ないし請求項１７のいずれか一項に記載の半導体装置。
  19. 　前記２つの第１半導体素子の各々は、ＭＯＳＦＥＴであり、
    　前記第１電極は、ドレインであり、
    　前記第２電極は、ソースであり、
    　前記第３電極は、ゲートである、請求項１ないし請求項１８のいずれか一項に記載の半導体装置。
PCT/JP2022/018054 2021-04-22 2022-04-18 半導体装置 WO2022224935A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023515464A JPWO2022224935A1 (ja) 2021-04-22 2022-04-18
CN202280029810.2A CN117223103A (zh) 2021-04-22 2022-04-18 半导体装置
DE112022001575.6T DE112022001575T5 (de) 2021-04-22 2022-04-18 Halbleiterbauelement
US18/480,186 US20240030112A1 (en) 2021-04-22 2023-10-03 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-072585 2021-04-22
JP2021072585 2021-04-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/480,186 Continuation US20240030112A1 (en) 2021-04-22 2023-10-03 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022224935A1 true WO2022224935A1 (ja) 2022-10-27

Family

ID=83723297

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/018054 WO2022224935A1 (ja) 2021-04-22 2022-04-18 半導体装置

Country Status (5)

Country Link
US (1) US20240030112A1 (ja)
JP (1) JPWO2022224935A1 (ja)
CN (1) CN117223103A (ja)
DE (1) DE112022001575T5 (ja)
WO (1) WO2022224935A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両
JP2021019094A (ja) * 2019-07-19 2021-02-15 株式会社 日立パワーデバイス パワー半導体モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225493A (ja) 2015-06-01 2016-12-28 株式会社Ihi パワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両
JP2021019094A (ja) * 2019-07-19 2021-02-15 株式会社 日立パワーデバイス パワー半導体モジュール

Also Published As

Publication number Publication date
US20240030112A1 (en) 2024-01-25
DE112022001575T5 (de) 2024-01-11
CN117223103A (zh) 2023-12-12
JPWO2022224935A1 (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
US11923278B2 (en) Semiconductor module
US11398448B2 (en) Semiconductor module
US11456244B2 (en) Semiconductor device
US11967545B2 (en) Semiconductor device
JP7428017B2 (ja) 半導体モジュール
US11177190B2 (en) Semiconductor device
US20240258248A1 (en) Semiconductor device
US11335660B2 (en) Semiconductor module
WO2023243418A1 (ja) 半導体装置
WO2022224935A1 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
US20230132511A1 (en) Semiconductor device
US20240186256A1 (en) Semiconductor device
US20240047433A1 (en) Semiconductor device
JP7487411B2 (ja) 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法
US20240136320A1 (en) Semiconductor device
US20240006402A1 (en) Semiconductor device
WO2021215294A1 (ja) 半導体装置
US20240355713A1 (en) Semiconductor device
WO2023149276A1 (ja) 半導体装置
WO2022264833A1 (ja) 半導体装置
US11990391B2 (en) Semiconductor device
WO2022074971A1 (ja) 半導体装置
WO2024122343A1 (ja) 半導体装置
US20240321693A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22791706

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023515464

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280029810.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022001575

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22791706

Country of ref document: EP

Kind code of ref document: A1