CN117223103A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117223103A
CN117223103A CN202280029810.2A CN202280029810A CN117223103A CN 117223103 A CN117223103 A CN 117223103A CN 202280029810 A CN202280029810 A CN 202280029810A CN 117223103 A CN117223103 A CN 117223103A
Authority
CN
China
Prior art keywords
semiconductor elements
electrode
semiconductor device
conduction path
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280029810.2A
Other languages
English (en)
Inventor
坂井优斗
大河内裕太
福田谅介
吴小鹏
谷川昂平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117223103A publication Critical patent/CN117223103A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

半导体装置具有：两个开关用半导体元件；第一导体，其将所述两个半导体元件各自的第二电极之间电连接；第二导体，其将所述第二电极之间电连接；第一电力端子，其与所述第一导体电连接，并与各半导体元件的所述第二电极导通。所述两个半导体元件并联连接。在所述两个半导体元件各自的所述第二电极之间，具有通过所述第一导体的第一导通路径和通过所述第二导体的第二导通路径。所述第一导通路径和所述第二导通路径两者至少一部分处于并联关系。所述第一导通路径的电感与所述第二导通路径的电感的合成电感比所述第一导通路径的电感小。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，已知具有MOSFET(Metal Oxide Semiconductor Field EffectTransistor)、IGBT(Insulated Gate Bipolar Transistor)等电力用半导体元件的半导体装置。在这样的半导体装置中，已知有为了确保半导体装置的容许电流而将多个电力用半导体元件并联连接的结构(例如专利文献1)。专利文献1所记载的结构(功率模块)具有：多个第一半导体元件、多个第一连接布线、布线层以及信号端子。多个第一半导体元件例如由MOSFET构成。各第一半导体元件根据输入到栅极端子的驱动信号进行接通/断开驱动。多个第一半导体元件并联连接。多个第一连接布线例如是导线，将多个第一半导体元件的栅极端子与布线层连接。布线层与信号端子连接。信号端子经由布线层以及各第一连接布线与各第一半导体元件的栅极端子连接。信号端子将用于驱动各第一半导体元件的驱动信号向供给到第一半导体元件的栅极端子。
现有技术文献
专利文献
专利文献1：日本特开2016-225493号公报
发明内容
发明要解决的课题
如专利文献1那样，在将多个半导体元件并联连接来使用时，在各半导体元件进行开关时(接通/断开驱动时)，有时会产生谐振现象。该谐振现象有时使多个半导体元件的驱动信号振动，是各半导体元件误动作或各半导体元件损坏的主要原因。
本公开是鉴于上述情况而完成的，本发明课题之一在于提供一种半导体装置，其能够抑制在使多个半导体元件并联动作时产生的谐振现象。
用于解决课题的手段
本公开的半导体装置具有：两个第一半导体元件，其分别具有：第一电极、第二电极以及第三电极，并根据输入到所述第三电极的第一驱动信号来控制开关动作；第一导体，其将所述两个第一半导体元件各自的所述第二电极之间电连接；第二导体，其将所述两个第一半导体元件各自的所述第二电极之间电连接；第一电力端子，其与所述第一导体电连接，并与所述两个第一半导体元件各自的所述第二电极导通。所述两个第一半导体元件并联地电连接。在所述两个第一半导体元件的所述第二电极之间，具有通过所述第一导体的第一导通路径和通过所述第二导体的第二导通路径。所述第一导通路径和所述第二导通路径两者至少一部分处于并联关系。所述第一导通路径的电感与所述第二导通路径的电感的合成电感比所述第一导通路径的电感小。
发明效果
根据本公开的上述结构，在半导体装置中能够抑制谐振现象。
附图说明
图1是表示第一实施方式的半导体装置的立体图。
图2是在图1的立体图中省略了壳体的一部分(顶板)以及树脂部件的图。
图3是表示第一实施方式的半导体装置的俯视图。
图4是在图3的俯视图中省略了壳体的一部分(顶板)以及树脂部件的图。
图5是将图4的一部分(右半部分)放大的局部放大图。
图6是将图4的一部分(左半部分)放大的局部放大图。
图7是表示第一实施方式的半导体装置的主视图。
图8是表示第一实施方式的半导体装置的仰视图。
图9是沿着图4的IX-IX线的剖视图。
图10是沿着图4的X-X线的剖视图。
图11是沿着图4的XI-XI线的剖视图。
图12是沿着图4的XII-XII线的剖视图。
图13是沿着图4的XIII-XIII线的剖视图。
图14是表示第二实施方式的半导体装置的俯视图，是省略了壳体的一部分(顶板)以及树脂部件的图。
图15是将图14的一部分放大的局部放大图。
图16是沿着图14的XVI-XVI线的剖视图。
图17是表示第二实施方式的第一变形例的半导体装置的俯视图，是省略了壳体的一部分(顶板)以及树脂部件的图。
图18是表示第二实施方式的第二变形例的半导体装置的立体图。
图19是在图18的立体图中省略了密封部件的图。
图20是表示第二实施方式的第二变形例的半导体装置的俯视图，是将密封部件用假想线(双点划线)表示的图。
图21是在图20的俯视图中省略了一部分连接部件以及密封部件的图。
图22是表示第三实施方式的半导体装置的俯视图，是省略了壳体的一部分(顶板)以及树脂部件的图。
图23是沿着图22的XXIII-XXIII线的主要部分放大剖视图。
图24是沿着图22的XXIV-XXIV线的主要部分放大剖视图。
图25是沿着图22的XXV-XXV线的主要部分放大剖视图。
图26是表示第三实施方式的半导体装置的立体图。
图27是表示第三实施方式的半导体装置的俯视图，是将密封部件用假想线(双点划线)表示的图。
图28是沿着图27的XXVIII-XXVIII线的剖视图。
图29是表示变形例的第一开关部的俯视图。
图30是沿着图29的XXX-XXX线的剖视图。
图31是沿着图29的XXXI-XXXI线的剖视图。
图32是表示第四实施方式的半导体装置的俯视图，是省略了壳体的一部分(顶板)以及树脂部件的图。
具体实施方式
以下，参照附图对本公开的半导体装置的优选的实施方式进行说明。以下，对相同或类似的构成要素标注相同的符号，省略重复的说明。本公开中的“第一”、“第二”、“第三”等用语仅作为标签使用，未必意图对这些对象物附加排列。
在本公开中，除非另有说明，否则“某物A形成于某物B”和“某物A形成于某物B(之)上”包含“某物A直接形成于某物B”和“在某物A与某物B之间夹设其他物的同时某物A形成于某物B”。同样地，除非另有说明，否则“某物A配置于某物B”和“某物A配置于某物B(之)上”包含“某物A直接配置于某物B”和“在某物A与某物B之间夹设其他物的同时某物A配置于某物B”。同样地，除非另有说明，否则“某物A位于某物B(之)上”包含“某物A与某物B相接，某物A位于某物B(之)上”和“在某物A与某物B之间夹设其他物的同时某物A位于某物B(之)上”。另外，除非另有说明，否则“在某方向上观察某物A与某物B重叠”包含“某物A与某物B全部重叠”和“某物A与某物B部分重叠”。
图1～图13表示第一实施方式的半导体装置A1。半导体装置A1具有：多个第一半导体元件11、多个第二半导体元件21、绝缘基板30、多个电力布线部311、312、313、多个信号布线部321A、321B、322A、322B、323、多个电力端子41、42、43、多个信号端子44A、44B、45A、45B、46、47、多个连接部件、散热板60、壳体61以及树脂部件65。半导体装置A1具有多个连接部件51A、51B、52A、52B、531A、531B、532A、532B、541A、541B、542A、542B、55、56作为多个连接部件。根据后面详细描述的结构可知，半导体装置A1具有：作为“第一布线部”的一例的电力布线部311、作为“第二布线部”的一例的电力布线部313、作为“第三布线部”的一例的电力布线部312。另外，半导体装置A1具有：作为“第一电力端子”的一例的电力端子43、作为“第二电力端子”的一例的电力端子42、作为“第三电力端子”的一例的电力端子41。并且，半导体装置A1具有：作为“第一连接部件”的一例的连接部件51A、作为“第二连接部件”的一例的连接部件52A、作为“第三连接部件”的一例的连接部件51B。
为了便于说明，将第一半导体元件11的厚度方向称为“厚度方向z”。另外，在以下的说明中，“俯视图”是指沿着厚度方向z观察时。将与厚度方向z正交的一个方向称为“第一方向x”。第一方向x例如是半导体装置A1的俯视图(参照图3)中的左右方向。将与厚度方向z及第一方向x正交的方向称为“第二方向y”。第二方向y例如是半导体装置A1的俯视图(参照图3)中的上下方向。
多个第一半导体元件11以及多个第二半导体元件21分别例如是MOSFET。代替MOSFET，多个第一半导体元件11以及多个第二半导体元件21也可以分别是包含MISFET(Metal-Insulator-Semiconductor FET)的场效应晶体管、或者包含IGBT的双极型晶体管等其他开关元件。多个第一半导体元件11以及多个第二半导体元件21分别使用SiC(碳化硅)构成。该半导体材料不限于SiC，也可以是Si(硅)、GaAs(砷化镓)、GaN(氮化镓)、或者Ga2O3(氧化镓)等。
如图9及图13所示，多个第一半导体元件11分别具有第一元件主面11a及第一元件背面11b。第一元件主面11a及第一元件背面11b在厚度方向z上相互分离。第一元件主面11a朝向厚度方向z的一个方向(上方)，第一元件背面11b朝向厚度方向z的另一个方向(下方)。
如图5、图6、图9以及图13所示，多个第一半导体元件11分别具有：第一电极111、第二电极112以及第三电极113。在各第一半导体元件11是MOSFET的例子中，第一电极111是漏极，第二电极112是源极，第三电极113是栅极。在各第一半导体元件11中，如图9及图13所示，第一电极111配置于第一元件背面11b，根据图5、图6、图9及图13可知，第二电极112及第三电极113配置于第一元件主面11a。
多个第一半导体元件11分别向第三电极113(栅极)输入第一驱动信号(例如栅极电压)。多个第一半导体元件11分别根据输入的第一驱动信号来切换导通状态和切断状态。将切换该导通状态和切断状态的动作称为开关动作。在导通状态下，电流从第一电极111(漏极)向第二电极112(源极)流动，在切断状态下该电流不流动。即，各第一半导体元件11通过输入到第三电极113(栅极)的第一驱动信号(例如栅极电压)，对第一电极111(漏极)以及第二电极112(源极)间进行导通/截止控制。各第一半导体元件11的开关频率取决于第一驱动信号的频率。
多个第一半导体元件11通过后面详细描述的结构，各第一电极111(漏极)彼此电连接，且各第二电极112(源极)彼此电连接。由此，多个第一半导体元件11并联地电连接。半导体装置A1向并联连接的多个第一半导体元件11输入共同的第一驱动信号，使多个第一半导体元件11并联动作。
如图2、图4以及图9所示，多个第一半导体元件11在第一方向x上排列。各第一半导体元件11经由导电性接合材料与电力布线部311接合。该导电性接合材料例如是焊料、金属膏材料或者烧结金属等。
如图10及图13所示，多个第二半导体元件21分别具有第二元件主面21a及第二元件背面21b。第二元件主面21a及第二元件背面21b在厚度方向z上相互分离。第二元件主面21a朝向厚度方向z的一个方向(上方)，第二元件背面21b朝向厚度方向z的另一个方向(下方)。
如图5、图6、图10以及图13所示，多个第二半导体元件21分别具有：第四电极211、第五电极212以及第六电极213。在各第二半导体元件21是MOSFET的例子中，第四电极211是漏极，第五电极212是源极，第六电极213是栅极。在各第二半导体元件21中，如图10及图13所示，第四电极211配置于第二元件背面21b，根据图5、图6、图10及图13可知，第五电极212及第六电极213配置于第二元件主面21a。
多个第二半导体元件21分别向第六电极213(栅极)输入第二驱动信号(例如栅极电压)。多个第二半导体元件21分别根据输入的第二驱动信号来切换导通状态和切断状态。在导通状态下，电流从第四电极211(漏极)向第五电极212(源极)流动，在切断状态下该电流不流动。即，各第二半导体元件21通过输入到第六电极213(栅极)的第二驱动信号(例如栅极电压)，对第四电极211(漏极)以及第五电极212(源极)间进行导通/截止控制。各第二半导体元件21的开关频率取决于第二驱动信号的频率。
多个第二半导体元件21通过后面详细描述的结构，各第四电极211(漏极)彼此电连接，且各第五电极212(源极)彼此电连接。由此，多个第二半导体元件21并联地电连接。半导体装置A1向并联连接的多个第二半导体元件21输入共同的第二驱动信号，使多个第二半导体元件21并联动作。
如图2、图4以及图10所示，多个第二半导体元件21在第一方向x上排列。各第二半导体元件21经由导电性接合材料与电力布线部313接合。该导电性接合材料例如是焊料、金属膏材料或烧结金属等。
散热板60例如是俯视图矩形状的平板。散热板60由热传导率高的材料构成，例如由铜或铜合金构成。也可以在散热板60的表面实施镀Ni。在散热板60的厚度方向z下方侧的表面，根据需要安装冷却部件(例如散热器)。如图9、图10以及图13所示，绝缘基板30载置于该散热板60上。
根据图1～图4、图9、图10及图13可知，壳体61例如为长方体。壳体61由具有电绝缘性且耐热性优异的合成树脂构成，例如由PPS(聚苯硫醚)构成。壳体61在俯视图中为与散热板60大致相同大小的矩形状。如图1～图4以及图7～图13所示，壳体61包含：框部62、顶板63以及多个端子台641～644。
框部62固定于散热板60的厚度方向z上方的表面。顶板63固定于框部62。如图1、图3、图9、图10以及图13所示，顶板63封闭框部62的厚度方向z上方侧的开口。如图9、图10及图13所示，顶板63与封闭框部62的厚度方向z下方侧的散热板60对置。通过顶板63、散热板60及框部62，在壳体61的内部划分出电路收容空间(收容多个第一半导体元件11及多个第二半导体元件21等的空间)。以下，有时将该电路收容空间称为壳体61的内侧。
两个端子台641、642配置于比框部62靠第一方向x的一侧的位置，与框部62一体地形成。两个端子台643、644配置于比框部62靠第一方向x的另一侧的位置，与框部62一体地形成。两个端子台641、642相对于框部62的第一方向x的一侧的侧壁沿着第二方向y配置。端子台641覆盖电力端子41的一部分，且在厚度方向z上方侧的表面配置有电力端子41的一部分。端子台642覆盖电力端子42的一部分，且在厚度方向z上方侧的表面配置有电力端子42的一部分。两个端子台643、644相对于框部62的第一方向x的另一侧的侧壁沿着第二方向y配置。端子台643覆盖两个电力端子43中一个的一部分，且在厚度方向z上方侧的表面配置有该电力端子43的一部分。端子台644覆盖两个电力端子43中另一个的一部分，且在厚度方向z上方侧的表面配置有该电力端子43的一部分。
如图9、图10以及图13所示，树脂部件65填充于由顶板63、散热板60以及框部62包围的区域(上述电路收容空间)。树脂部件65覆盖多个第一半导体元件11以及多个第二半导体元件21等。树脂部件65例如由黑色的环氧树脂构成。树脂部件65的构成材料也可以不是环氧树脂，而是硅凝胶等其他绝缘材料。半导体装置A1不限于具有树脂部件65的结构，也可以不具有树脂部件65。
绝缘基板30具有电绝缘性。绝缘基板30的构成材料例如是热传导性优异的陶瓷。作为这样的陶瓷，例如使用AlN(氮化铝)、SiN(氮化硅)、Al2O3(氧化铝)等。绝缘基板30例如为平板状。
如图9、图10及图13所示，绝缘基板30具有主面30a及背面30b。主面30a及背面30b在厚度方向z上分离。主面30a朝向厚度方向z的一个方向(上方)，背面30b朝向厚度方向z的另一个方向(下方)。多个第一半导体元件11以及多个第二半导体元件21分别配置在主面30a上。背面30b与散热板60对置。
如图4、图9、图10及图13所示，多个电力布线部311～313及多个信号布线部321A、321B、322A、322B、323形成于绝缘基板30的主面30a。多个电力布线部311～313以及多个信号布线部321A、321B、322A、322B、323例如分别是金属层。该金属层例如由铜或铜合金构成，但也可以代替铜或铜合金，而由铝或铝合金等构成。多个电力布线部311～313以及多个信号布线部321A、321B、322A、322B、323相互分离。
多个电力布线部311、312、313构成半导体装置A1中的主电流的导通路径。
电力布线部311与多个第一半导体元件11的各第一电极111(漏极)导通。电力布线部311与电力端子41导通。电力布线部311包含两个焊盘部311a、311b以及延展部311c。两个焊盘部311a、311b以及延展部311c彼此相连，一体地形成。
如图4～图6、图9以及图13所示，焊盘部311a与多个第一半导体元件11接合，并与多个第一半导体元件11的各第一电极111(漏极)导通。焊盘部311a从焊盘部311b沿着第一方向x延伸。焊盘部311a在俯视图中例如是以第一方向x为长度方向的带状。多个第一半导体元件11在焊盘部311a上沿着第一方向x排列。
如图4、图5及图9所示，焊盘部311b与电力端子41接合。焊盘部311b在俯视图中是以第二方向y为长度方向的带状。焊盘部311b与焊盘部311a中的第一方向x的一侧(电力端子41所在的一侧)的端缘相连。
如图4及图6所示，延展部311c从焊盘部311a中的第一方向x的另一侧(电力端子41所在的一侧的相反侧)的端部沿第二方向y延伸。在图4和图6所示的例子中，延展部311c在俯视图中位于电力布线部312(后述的焊盘部312b)与两个信号布线部321A、322A之间。
电力布线部312与多个第二半导体元件21的各第五电极212(源极)导通。电力布线部312与电力端子42导通。电力布线部312包含两个焊盘部312a、312b。两个焊盘部312a、312b彼此相连，一体地形成。
如图5、图6以及图13所示，焊盘部312a与多个连接部件51B接合，并经由多个连接部件51B与多个第二半导体元件21的各第五电极212(源极)导通。焊盘部312a从焊盘部312b沿着第一方向x延伸。焊盘部312a在俯视图中例如是以第一方向x为长度方向的带状。焊盘部312a相对于焊盘部311a位于第二方向y的另一侧(图4中的下侧)，与焊盘部311a平行(或者大致平行)地形成。
如图4和图5所示，在焊盘部312a形成狭缝312s。狭缝312s在俯视图下以焊盘部312a中的第一方向x的一侧(焊盘部312b所在的一侧)的端缘为基端沿着第一方向x延伸。狭缝312s的前端位于焊盘部312a的第一方向x中央部。
如图4、图5及图10所示，焊盘部312b与电力端子42接合。焊盘部312b在俯视图中为以第二方向y为长度方向的带状。焊盘部312b与焊盘部312a中的第一方向x的一侧(电力端子42所在的一侧)的端缘相连。焊盘部312b相对于焊盘部311b位于第二方向y的另一侧(图4中的下侧)。
电力布线部313与多个第一半导体元件11的各第二电极112(源极)导通，并且与多个第二半导体元件21的各第四电极211(漏极)导通。电力布线部313与两个电力端子43导通。电力布线部313包含两个焊盘部313a、313b。两个焊盘部313a、313b彼此相连，一体地形成。
如图5、图6以及图13所示，焊盘部313a与多个连接部件51A接合，并经由多个连接部件51A与多个第一半导体元件11的各第二电极112(源极)导通。如图4～图6、图10以及图13所示，焊盘部313a与多个第二半导体元件21接合，并与多个第二半导体元件21的各第四电极211(漏极)导通。焊盘部313a从焊盘部313b沿着第一方向x延伸。焊盘部313a在俯视图中例如是以第一方向x为长度方向的带状。多个第二半导体元件21在焊盘部313a上沿着第一方向x排列。焊盘部313a在第二方向y上位于焊盘部311a与焊盘部312a之间，与焊盘部311a以及焊盘部312a平行(或者大致平行)地形成。
如图4、图6、图9以及图10所示，焊盘部313b与两个电力端子43接合。焊盘部313b在俯视图中为以第二方向y为长度方向的带状。焊盘部313b与焊盘部313a中的第一方向x的另一侧(各电力端子43所在的一侧)的端缘相连。
如图4～图6所示，信号布线部321A与多个连接部件531A接合，并经由多个连接部件531A与多个第一半导体元件11的各第三电极113(栅极)导通。信号布线部321A传输第一驱动信号。如图4～图6所示，信号布线部321B与多个连接部件531B接合，并经由多个连接部件531B与多个第二半导体元件21的各第六电极213(栅极)导通。信号布线部321B传输第二驱动信号。如图4～图6所示，信号布线部321A和信号布线部321B在第二方向y上隔着各焊盘部311a、312a、313a相互位于相反侧。信号布线部321A在第二方向y上相对于焊盘部311a位于焊盘部313a的相反侧。信号布线部321B在第二方向y上相对于焊盘部312a位于焊盘部313a的相反侧。
如图4～图6所示，信号布线部322A与多个连接部件541A接合，并经由多个连接部件541A与多个第一半导体元件11的各第二电极112(源极)导通。信号布线部322A传输第一检测信号。第一检测信号是表示各第一半导体元件11的导通状态的电信号，例如是与在各第二电极112(源极)流动的电流(源极电流)对应的电压信号。如图4～图6所示，信号布线部322B与多个连接部件541B接合，并经由多个连接部件541B与多个第二半导体元件21的各第五电极212(源极)导通。信号布线部322B传输第二检测信号。第二检测信号是表示各第二半导体元件21的导通状态的电信号，例如是与在各第五电极212(源极)流动的电流(源极电流)对应的电压信号。如图4～图6所示，信号布线部322A和信号布线部322B在第二方向y上隔着各焊盘部311a、312a、313a相互位于相反侧。信号布线部322A在第二方向y上相对于焊盘部311a位于与信号布线部321A相同的一侧。信号布线部322B在第二方向y上相对于焊盘部312a位于与信号布线部321B相同的一侧。
如图4及图5所示，一对信号布线部323在第二方向y上相互分离。一对信号布线部323分别与例如热敏电阻91接合。热敏电阻91配置成横跨一对信号布线部323。在与半导体装置A1不同的例子中，也可以是一对信号布线部323不与热敏电阻91接合。如图4及图5所示，一对信号布线部323位于绝缘基板30的角落附近。一对信号布线部323在第一方向x上位于焊盘部311a与两个信号布线部321A、322A之间。
多个电力端子41～43及多个信号端子44A、44B、45A、45B、46、47分别如图1及图3所示，一部分从壳体61露出。多个电力端子41～43及多个信号端子44A、44B、45A、45B、46、47的各构成材料例如为铜或铜合金，也可以为其他金属。
如图4、图5及图9所示，电力端子41在壳体61的内侧与电力布线部311接合。电力端子41经由电力布线部311与多个第一半导体元件11的各第一电极111(漏极)导通。
如图4、图5及图10所示，电力端子42在壳体61的内侧与电力布线部312接合。电力端子42经由电力布线部312与多个第二半导体元件21的各第五电极212(源极)导通。
如图4、图6、图9及图10所示，两个电力端子43分别在壳体61的内侧与电力布线部313接合。两个电力端子43分别经由电力布线部313与多个第一半导体元件11的各第二电极112(源极)导通，并且与多个第二半导体元件21的各第四电极211(漏极)导通。
电力端子41及电力端子42与电源连接，被施加电源电压(例如直流电压)。例如，电力端子41是正极(P端子)，电力端子42是负极(N端子)。电力端子41及电力端子42相互分离，沿着第二方向y配置。两个电力端子43输出通过多个第一半导体元件11及多个第二半导体元件21的各开关动作而电力转换后的电压(例如交流电压)。两个电力端子43分别是电力输出端子(OUT端子)。两个电力端子43相互分离，沿着第二方向y配置。电力端子41及电力端子42与两个电力端子43在第一方向x上隔着绝缘基板30配置于相反侧。在与半导体装置A1不同的结构中，电力端子43的数量也可以不是两个而是一个。此时，一个电力端子43也可以配置于框部62的第一方向x的一侧侧壁中的第二方向y的中央。半导体装置A1中的主电流是通过上述电源电压和上述转换后的电压而产生的。
如图6所示，信号端子44A与连接部件532A接合。信号端子44A经由连接部件532A与信号布线部321A导通。信号布线部321A与多个第一半导体元件11的各第三电极113(栅极)导通，因此，信号端子44A与多个第一半导体元件11的各第三电极113(栅极)导通。信号端子44A是第一驱动信号的输入端子。
如图5所示，信号端子44B与连接部件532B接合。信号端子44B经由连接部件532B与信号布线部321B导通。信号布线部321B与多个第二半导体元件21的各第六电极213(栅极)导通，因此，信号端子44B与多个第二半导体元件21的各第六电极213(栅极)导通。信号端子44B是第二驱动信号的输入端子。
如图6所示，信号端子45A与连接部件542A接合。信号端子45A经由连接部件542A与信号布线部322A导通。信号布线部322A与多个第一半导体元件11的各第二电极112(源极)导通，因此，信号端子45A与多个第一半导体元件11的各第二电极112(源极)导通。信号端子45A是第一检测信号的输出端子。
如图5所示，信号端子45B与连接部件542B接合。信号端子45B经由连接部件542B与信号布线部322B导通。信号布线部322B与多个第二半导体元件21的各第五电极212(源极)导通，因此，信号端子45B与多个第二半导体元件21的各第五电极212(源极)导通。信号端子45B是第二检测信号的输出端子。
如图5所示，一对信号端子46分别与一对连接部件55的每一个接合。一对信号端子46经由一对连接部件55与一对信号布线部323导通。由此，一对信号端子46与热敏电阻91导通。一对信号端子46是用于检测壳体61内部的温度的端子。在一对信号布线部323不与热敏电阻91接合时，一对信号端子46是非连接端子。
如图6所示，信号端子47与连接部件56接合。信号端子47经由连接部件56与电力布线部311导通。由此，信号端子47与多个第一半导体元件11的各第一电极111(漏极)导通。信号端子47是第三检测信号的输出端子。第三检测信号是用于检测施加于电力布线部311的电压的信号。
多个连接部件51A、51B、52A、52B、531A、531B、532A、532B、541A、541B、542A、542B、55、56分别使相互分离的两个部位导通。在半导体装置A1中，多个连接部件51A、51B、52A、52B、531A、531B、532A、532B、541A、541B、542A、542B、55、56均为键合导线。多个连接部件51A、51B、52A、52B、531A、531B、532A、532B、541A、541B、542A、542B、55、56的各构成材料可以是金、铜或铝中的任一种。
如图4～图6及图13所示，多个连接部件51A分别与多个第一半导体元件11的各第二电极112(源极)和焊盘部313a接合，使各第二电极112与电力布线部313导通。在半导体装置A1中，如图5和图6所示，多个连接部件51A与多个第二电极112的每一个接合。半导体装置A1中的主电流在多个连接部件51A中流动。在半导体装置A1中，连接部件51A也可以不是键合导线，而是金属制(例如铜制)的板状部件。此时，与各第二电极112和焊盘部313a分别接合的连接部件51A的数量也可以是一个。
如图4～图6及图13所示，多个连接部件51B分别与多个第二半导体元件21的各第五电极212(源极)和焊盘部312a接合，使各第五电极212和电力布线部312导通。在半导体装置A1中，如图5和图6所示，多个连接部件51B与多个第五电极212的每一个接合。半导体装置A1中的主电流在多个连接部件51B中流动。在半导体装置A1中，连接部件51B也可以不是键合导线，而是金属制(例如铜制)的板状部件。此时，与各第五电极212和焊盘部312a分别接合的连接部件51B的数量也可以是1个。
如图5、图6以及图9所示，多个连接部件52A分别与在第一方向x上相邻的两个第一半导体元件11的第二电极112(源极)彼此接合，使这些第二电极112彼此导通。多个连接部件52A分别在俯视图中沿着第一方向x延伸。
如图5、图6以及图10所示，多个连接部件52B分别与在第一方向x上相邻的两个第二半导体元件21的第五电极212(源极)彼此接合，使这些第五电极212彼此导通。多个连接部件52B分别在俯视图中沿着第一方向x延伸。
如图5及图6所示，多个连接部件531A分别与多个第一半导体元件11的各第三电极113(栅极)和信号布线部321A接合，使各第三电极113与信号布线部321A导通。如图5和图6所示，连接部件532A与信号布线部321A和信号端子44A接合，使信号布线部321A和信号端子44A导通。因此，信号端子44A经由连接部件532A、信号布线部321A以及多个连接部件531A与多个第一半导体元件11的各第三电极113导通。
如图5及图6所示，多个连接部件531B分别与多个第二半导体元件21的各第六电极213(栅极)和信号布线部321B接合，使各第六电极213和信号布线部321B导通。如图5和图6所示，连接部件532B与信号布线部321B和信号端子44B接合，使信号布线部321B和信号端子44B导通。因此，信号端子44B经由连接部件532B、信号布线部321B以及多个连接部件531B与多个第二半导体元件21的各第六电极213导通。
如图5及图6所示，多个连接部件541A分别与多个第一半导体元件11的各第二电极112(源极)和信号布线部322A接合，使各第二电极112与信号布线部322A导通。如图5和图6所示，连接部件542A与信号布线部322A和信号端子45A接合，使信号布线部322A和信号端子45A导通。因此，信号端子45A经由连接部件542A、信号布线部322A以及多个连接部件541A与多个第一半导体元件11的各第二电极112导通。
如图5及图6所示，多个连接部件541B分别与多个第二半导体元件21的各第五电极212(源极)和信号布线部322B接合，使各第五电极212和信号布线部322B导通。如图5和图6所示，连接部件542B与信号布线部322B和信号端子45B接合，使信号布线部322B和信号端子45B导通。因此，信号端子45B经由连接部件542B、信号布线部322B以及多个连接部件541B与多个第二半导体元件21的各第五电极212导通。
如图5所示，一对连接部件55分别与一对信号布线部323和一对信号端子46接合，将它们导通。因此，一对信号端子46经由一对连接部件55以及一对信号布线部323与热敏电阻91导通。在一对信号布线部323不与热敏电阻91接合时，不需要一对连接部件55。
如图6所示，连接部件56与延展部311c和信号端子47接合，使电力布线部311和信号端子47导通。因此，信号端子47经由连接部件56及电力布线部311与多个第一半导体元件11的各第一电极111(漏极)导通。
半导体装置A1的作用效果如下。
半导体装置A1具有多个第一半导体元件11，多个第一半导体元件11相互并联连接。另外，半导体装置A1具有第一导体和第二导体，第一导体和第二导体电介于在第一方向x上相邻的两个第一半导体元件11的第二电极112(源极)之间。例如，第一导体和第二导体分别构成在两个第二电极112间延伸的导通路径，将该两个第二电极112相互电连接。在半导体装置A1中，第一导体是与一个第一半导体元件11的第二电极112接合的连接部件51A、与另一个第一半导体元件11的第二电极112接合的连接部件51A、以及介于焊盘部313a(电力布线部313)中的与上述的各连接部件51A分别接合的部位之间的部分。第二导体是与两个第一半导体元件11的各第二电极112直接连接的连接部件52A。并且，在第一方向x上相邻的任意两个第一半导体元件11中，两个第二电极112彼此也在通过第一导体的第一导通路径以及通过第二导体的第二导通路径各路径中导通。第一导通路径是在形成主电流路径时相连的第二电极112之间的导通路径。第一导通路径与第二导通路径至少一部分处于并联关系，第一导通路径的电感与第二导通路径的电感的合成电感比第一导通路径的电感小。根据该结构，在第一方向x上相邻的任意两个第一半导体元件11中，通过至少一部分与形成主电流路径时形成的第一导通路径处于并联关系的第二导通路径，第二电极112(源极)之间的电感降低。即，半导体装置A1与没有第二导通路径的情况相比，能够降低第二电极112(源极)之间的电感。根据本申请发明人的研究，得到了如下见解：在使两个第一半导体元件11并联动作时，各第二电极112(源极)之间的电感越小，越能够抑制谐振现象的产生。因此，半导体装置A1能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
在半导体装置A1中，第二导通路径的电感比第一导通路径的电感小。在半导体装置A1中，第一导通路径与第二导通路径处于并联关系，因此，在第一导通路径的电感相同时，第二导通路径的电感越小，上述合成电感越小。即，在第一导通路径的电感相同时，第二导通路径的电感越小，合成电感相对于第一导通路径电感的比例越小。因此，半导体装置A1能够进一步减小第二电极112之间的电感。
在半导体装置A1中，第二导通路径比第一导通路径短。电感根据导体的材料、形状及大小(长度及粗细、厚度等)等而变化，例如长度越短，电感越小。因此，半导体装置A1能够使第二导通路径的电感比第一导通路径的电感小。
在半导体装置A1中，连接部件52A与在第一方向x上相邻的两个第一半导体元件11的第二电极112的每一个直接接合。根据该结构，在第一方向x上相邻的两个第一半导体元件11的第二电极112之间的导通中，能够使上述第二导通路径的长度比上述第一导通路径的长度短。
半导体装置A1具有多个第二半导体元件21，多个第二半导体元件21相互并联连接。另外，半导体装置A1具有第三导体和第四导体，第三导体和第四导体电介于在第一方向x上相邻的两个第二半导体元件21的第五电极212(源极)间。在半导体装置A1中，第三导体是与一对第二半导体元件21的第五电极212连接的多个连接部件51B、与另一个第二半导体元件21的第五电极212连接的多个连接部件51A、以及介于焊盘部312a(电力布线部312)中的与这些连接部件51A接合的部位之间的部分。第四导体是与两个第二半导体元件21的第五电极212直接连接的连接部件52B。并且，在第一方向x上相邻的任意两个第二半导体元件21中，两个第五电极212彼此也在通过第三导体的第三导通路径以及通过第四导体的第四导通路径各路径中导通。第三导通路径是在形成主电流路径时相连的第五电极212之间的导通路径。第三导通路径与第四导通路径至少一部分处于并联关系，第三导通路径的电感与第四导通路径的电感的合成电感比第三导通路径的电感小。根据该结构，在第一方向x上相邻的任意两个第二半导体元件21中，通过至少一部分与形成主电流路径时形成的第三导通路径处于并联关系的第四导通路径，第五电极212(源极)之间的电感降低。即，半导体装置A1与没有第四导通路径的情况相比，能够降低第五电极212(源极)之间的电感。因此，半导体装置A1能够与多个第一半导体元件11一样地抑制使多个第二半导体元件21并联动作时的谐振现象的产生。
在半导体装置A1中，第四导通路径的电感比第三导通路径的电感小。在半导体装置A1中，第三导通路径与第四导通路径处于并联关系，因此，在第三导通路径的电感相同时，第四导通路径的电感越小，上述合成电感越小。即，在第三导通路径的电感相同时，第四导通路径的电感越小，合成电感相对于第三导通路径电感的比例越小。因此，半导体装置A1能够进一步减小第五电极212之间的电感。
在半导体装置A1中，第四导通路径比第三导通路径短。根据该结构，半导体装置A1能够使第四导通路径的电感比第三导通路径的电感小。
在半导体装置A1中，连接部件52B与在第一方向x上相邻的两个第二半导体元件21的第五电极212的每一个直接接合。根据该结构，在第一方向x上相邻的两个第二半导体元件21的第五电极212之间的导通中，能够使上述第四导通路径的长度比上述第三导通路径的长度短。
在半导体装置A1中，各连接部件52A也可以不是键合导线，而是金属制(例如铜制)的板状部件。此时，能够降低连接部件52A的电感，因此，能够进一步降低上述第二导通路径的电感。同样地，各连接部件52B也可以不是键合导线，而是金属制(例如铜制)的板状部件。此时，能够降低连接部件52B的电感，因此，能够进一步降低上述第四导通路径的电感。
图14～图16表示第二实施方式的半导体装置B1。半导体装置B1与半导体装置A1相比，主要在以下方面不同。第一方面在于，代替多个连接部件51A以及多个连接部件52A，具有连接部件57A。第二方面在于，代替多个连接部件51B以及多个连接部件52B，具有连接部件57B。
一对连接部件57A、57B分别是金属制的板状部件。该金属没有特别限定，例如为铜或铜合金。
如图14和图15所示，连接部件57A包含多个带状部571A和多个连结部572A。多个带状部571A分别与多个连接部件51A一样，与多个第一半导体元件11的各第二电极112(源极)和焊盘部313a(电力布线部313)接合，使它们导通。多个带状部571A分别在俯视图中为以第二方向y为长度方向的带状。如图16所示，多个带状部571A分别局部地弯曲。多个连结部572A被在第一方向x上相邻的两个带状部571A夹持，并与它们相连。在图14和图15所示的例子中，各连结部572A与带状部571A中的介于与第二电极112接合的部分和与焊盘部313a接合的部位之间的部分相连。多个带状部571A经由多个连结部572A相互导通。
如图14和图15所示，连接部件57B包含多个带状部571B和多个连结部572B。多个带状部571B分别与多个连接部件51B一样，与多个第二半导体元件21的各第五电极212(源极)和焊盘部312a(电力布线部312)接合，使它们导通。多个带状部571B分别在俯视图中为以第二方向y为长度方向的带状。如图16所示，多个带状部571B分别局部地弯曲。多个连结部572B被在第一方向x上相邻的两个带状部571B夹持，并与它们相连。多个带状部571B经由多个连结部572B相互导通。在图14和图15所示的例子中，各带状部571B在俯视图中从与第五电极212接合的部分向第二方向y的两侧延伸。另外，各连结部572B与带状部571B中的比与第五电极212接合的部分靠与焊盘部312a接合的一侧的相反侧的部分相连。在该例中，在各带状部571B中，从与第五电极212接合的部分到与连结部572B相连的部分的沿着第二方向y的尺寸比从与第五电极212接合的部分到与焊盘部312a接合的部分的沿着第二方向y的尺寸小。
半导体装置B1的作用效果如下。
在半导体装置B1中，也与半导体装置A1一样，具有第一导体以及第二导体。在半导体装置B1中，第一导体是连接部件57A中的、与一个第一半导体元件11的第二电极112连接的带状部571A、与另一个第一半导体元件11的第二电极112连接的带状部571A、以及介于焊盘部313a(电力布线部313)中的与这些带状部571A接合的部位之间的部分。第二导体是连结部572A以及如下部分：与该连结部572A相连的两个带状部571A各自中的、从第二电极112到与该连结部572A相连部分的部分。并且，在多个第一半导体元件11中的任意两个第一半导体元件11中，两个第二电极112(源极)彼此也在通过第一导体的第一导通路径以及通过第二导体的第二导通路径各路径中导通。在半导体装置B1中，也与半导体装置A1一样，第一导通路径是在形成主电流路径时相连的第二电极112之间的导通路径。第一导通路径与第二导通路径至少一部分处于并联关系，第一导通路径的电感与第二导通路径的电感的合成电感比第一导通路径的电感小。根据该结构，半导体装置B1与半导体装置A1一样，在任意两个第一半导体元件11中，第二电极112(源极)之间的电感通过第二导通路径而降低。因此，半导体装置B1能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
在半导体装置B1中，连接部件57A包含：与相邻的两个带状部571A相连的连结部572A。各连结部572A与各带状部571A中的、介于与第二电极112接合的部位和与焊盘部313a接合的部位之间的部分相连。根据该结构，在两个第一半导体元件11的第二电极112之间的导通中，能够使上述第二导通路径的长度比上述第一导通路径的长度短。另外，关于半导体装置B1，第二导通路径的长度比第一导通路径的长度短，由此，能够使第二导通路径的电感比第一导通路径的电感降低。
在半导体装置B1中，也与半导体装置A1一样，具有第三导体以及第四导体。在半导体装置B1中，第三导体是连接部件57B中的、与一个第二半导体元件21的第五电极212连接的带状部571B、与另一个第二半导体元件21的第五电极212连接的带状部571B、以及介于焊盘部312a(电力布线部312)中的分别与上述的两个带状部571B接合的部位之间的部分。第四导体是连结部572B及如下部分：与连结部572B相连的两个带状部571B各自中的、从第五电极212到与该连结部572B相连部分的部分。并且，在多个第二半导体元件21中的任意两个第二半导体元件21中，两个第五电极212(源极)彼此也在通过第三导体的第三导通路径以及通过第四导体的第四导通路径各路径中导通。在半导体装置B1中，也与半导体装置A1一样，第三导通路径是在形成主电流路径时相连的第五电极212之间的导通路径。第三导通路径与第四导通路径至少一部分处于并联关系，第三导通路径的电感与第四导通路径的电感的合成电感比第三导通路径的电感小。根据该结构，半导体装置B1与半导体装置A1一样，在任意两个第二半导体元件21中，第五电极212(源极)之间的电感通过第四导通路径而降低。因此，半导体装置B1能够抑制使多个第二半导体元件21并联动作时的谐振现象的产生。
在半导体装置B1中，连接部件57B包含：与相邻的两个带状部571B相连的连结部572B。并且，在各带状部571B中，从与第五电极212接合的部分到与连结部572B相连部分的沿着第二方向y的尺寸，比从与第五电极212接合的部分到与焊盘部312a接合的部分的沿着第二方向y的尺寸小。根据该结构，在两个第二半导体元件21的第五电极212之间的导通中，能够使上述第四导通路径的长度比上述第三导通路径的长度短。另外，在半导体装置B1中，第四导通路径的长度比第三导通路径的长度短，由此，能够使第四导通路径的电感比第三导通路径的电感降低。
图17表示第二实施方式的第一变形例的半导体装置B2。半导体装置B2与半导体装置B1相比，连接部件57A的形状不同。
半导体装置B2的连接部件57A的各连结部572A与各带状部571A中的、在俯视图中与各第一半导体元件11重叠的部分(与第二电极112接合的部位)相连。伴随着该结构，多个第一半导体元件11在俯视图中配置为第三电极113位于第二方向y的一侧(信号布线部321A所在的一侧)。在俯视图中，各第三电极113不与连接部件57A重叠，能够向第三电极113进行导线键合。
在半导体装置B2中，也获得与半导体装置B1一样的效果。并且，在半导体装置B2中，与半导体装置B1相比，第二导通路径即经由连结部572A的导通路径变短，因此，第二导通路径的电感比半导体装置B1降低。因此，半导体装置B2与半导体装置B1相比，能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
图18～图21表示第二实施方式的第二变形例的半导体装置B3。半导体装置B3与半导体装置B1相比，模块构造不同。半导体装置B1是多个第一半导体元件11及多个第二半导体元件21收容于壳体61的壳体类型的模块构造，而半导体装置B3是多个第一半导体元件11及多个第二半导体元件21被密封部件7覆盖的模制类型的模块构造。
如图18～图21所示，半导体装置B3具有：多个第一半导体元件11、多个第二半导体元件21、绝缘基板30、一对导电基板33A、33B、一对绝缘层34A、34B、多个信号布线部321A、321B、322A、322B、324、329、多个电力端子41～43、多个信号端子44A、44B、45A、45B、47、48、多个连接部件531A、531B、541A、541B、56、一对连接部件57A、57B以及密封部件7。根据后面详细描述的结构可知，半导体装置B3具有作为“第一布线部”的一例的导电基板33A、以及作为“第二布线部”的一例的导电基板33B。
密封部件7覆盖多个第一半导体元件11以及多个第二半导体元件21等。密封部件7例如由黑色的环氧树脂构成。密封部件7也可以由其他绝缘性树脂构成。密封部件7例如是俯视图矩形状。
密封部件7包含：树脂主面71、树脂背面72、一对树脂侧面73以及一对树脂侧面74。树脂主面71及树脂背面72在厚度方向z上分离。树脂主面71朝向厚度方向z的上方，树脂背面72朝向厚度方向z的下方。一对树脂侧面73及一对树脂侧面74分别在厚度方向z上被树脂主面71及树脂背面72夹持，并与它们相连。一对树脂侧面73在第一方向x上分离，在第一方向x上彼此朝向相反侧。一对树脂侧面74在第二方向y上分离，在第二方向y上彼此朝向相反侧。
如图18所示，多个信号端子44A、44B、45A、45B、47、48从树脂主面71突出。绝缘基板30的背面30b从树脂背面72露出。此外，背面30b也可以不从树脂背面72露出而被密封部件7覆盖。如图18及图20所示，电力端子41和两个电力端子42从一对树脂侧面73中的一个突出，两个电力端子43从一对树脂侧面73中的另一个突出。
一对导电基板33A、33B分别配置在绝缘基板30上。一对导电基板33A、33B分别由金属构成。该金属为铜或铜合金、或者铝或铝合金等。
导电基板33A搭载有多个第一半导体元件11。导电基板33A与多个第一半导体元件11的各第一元件背面11b对置。导电基板33A与多个第一半导体元件11的各第一电极111导通接合。多个第一半导体元件11的第一电极111经由导电基板33A电连接。
导电基板33B搭载有多个第二半导体元件21。导电基板33B与多个第二半导体元件21的各第二元件背面21b对置。导电基板33B与多个第二半导体元件21的各第四电极211导通接合。多个第二半导体元件21的第四电极211经由导电基板33B电连接。
绝缘层34A配置在导电基板33A上。在绝缘层34A上配置有多个信号布线部321A、322A、329。绝缘层34A例如由陶瓷构成。
绝缘层34B配置在导电基板33B上。在绝缘层34B上配置有多个信号布线部321B、322B、329。绝缘层34B例如由陶瓷构成。
多个信号布线部329配置在一对绝缘层34A、34B中的某一个之上。多个信号布线部329不与多个连接部件中的任一个接合，也不与多个第一半导体元件11及多个第二半导体元件21中的任一个导通。
电力端子41与导电基板33A一体地形成。电力端子41的厚度方向z的尺寸比导电基板33A小。电力端子41从导电基板33A向第一方向x的一侧延伸。该第一方向x的一侧相对于导电基板33A，是导电基板33B所在的一侧的相反侧。电力端子41与多个第一半导体元件11的第一电极111(漏极)导通。
两个电力端子42分别与导电基板33A分离。两个电力端子42在第二方向y上隔着电力端子41相互配置于相反侧。两个电力端子42相对于导电基板33A配置于第一方向x的一侧。该第一方向x的一侧相对于导电基板33A，是电力端子41所在的一侧。两个电力端子42分别与连接部件57B接合。两个电力端子42分别与多个第二半导体元件21的第五电极212(源极)导通。
两个电力端子43分别与导电基板33B一体地形成。两个电力端子43各自的厚度方向z的尺寸比导电基板33B小。两个电力端子43分别从导电基板33B向第一方向x的另一侧延伸。该第一方向x的另一侧相对于导电基板33B，是导电基板33A所在的一侧的相反侧。两个电力端子43分别与多个第一半导体元件11的第二电极112(源极)及多个第二半导体元件21的第四电极211(漏极)导通。
信号端子44A竖立设置于信号布线部321A。信号端子44A与信号布线部321A导通。信号端子44B竖立设置于信号布线部321B。信号端子44B与信号布线部321B导通。如图19所示，一对信号端子44A、44B分别包含保持件(holder)441和金属管脚(pin)442。
保持件441由导电性材料构成。信号端子44A的保持件441与信号布线部321A接合，信号端子44B的保持件441与信号布线部321B接合。保持件441为筒状。金属管脚442被压入到保持件441，并且沿厚度方向z延伸。金属管脚442从密封部件7的树脂主面71向厚度方向z上方突出，一部分从密封部件7露出。
信号端子45A竖立设置于信号布线部322A。信号端子45A与信号布线部322A导通。信号端子45B竖立设置于信号布线部322B。信号端子45B与信号布线部322B导通。如图19所示，一对信号端子45A、45B分别包含保持件451和金属管脚452。保持件451和金属管脚452分别与保持件441和金属管脚442一样地构成。此外，信号端子45A的保持件451与信号布线部322A接合，信号端子45B的保持件451与信号布线部322B接合。
信号端子47竖立设置于信号布线部324。信号端子47与信号布线部324导通。信号布线部324经由连接部件56与导电基板33A导通。如图19所示，信号端子47包含保持件471和金属管脚472。保持件471和金属管脚472分别与保持件441和金属管脚442一样地构成。此外，保持件471与信号布线部324接合。
多个信号端子48竖立设置于信号布线部329。多个信号端子48不与多个第一半导体元件11以及多个第二半导体元件21中的任一个导通。多个信号端子48分别为非连接端子。
半导体装置B3与半导体装置B1一样，在多个第一半导体元件11中的任意两个第一半导体元件11中，两个第二电极112(源极)彼此也在第一导通路径以及第二导通路径各路径中导通。在半导体装置B3中，第一导体是连接部件57A中的、与一个第一半导体元件11的第二电极112连接的带状部571A、与另一个第一半导体元件11的第二电极112连接的带状部571A、以及介于导电基板33B中的与这些带状部571A接合的部位之间的部分。第二导体是连结部572A及如下部分：与该连结部572A相连的两个带状部571A各自中的、从第二电极112到与该连结部572A相连部分的部分。并且，第一导通路径与第二导通路径至少一部分处于并联关系，第一导通路径的电感与第二导通路径的电感的合成电感比第一导通路径的电感小。根据该结构，半导体装置B3与半导体装置B1一样，在任意两个第一半导体元件11中，第二电极112(源极)之间的电感通过第二导通路径而降低。因此，半导体装置B3能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
在半导体装置B3中，各连结部572A与各带状部571A中的、介于与第二电极112接合的部位和与导电基板33B接合的部位之间的部分相连。根据该结构，在两个第一半导体元件11的第二电极112之间的导通中，能够使上述第二导通路径的长度比上述第一导通路径的长度短。另外，关于半导体装置B3，第二导通路径的长度比第一导通路径的长度短，由此，能够使第二导通路径的电感比第一导通路径的电感降低。
图22～图25表示第三实施方式的半导体装置C1。半导体装置C1与半导体装置A1相比，在以下方面不同。第一方面在于，多个第一半导体元件11被树脂部件12覆盖地构成第一开关部1。第二方面在于，多个第二半导体元件21被树脂部件22覆盖地构成第二开关部2。
第一开关部1利用再布线技术用一个部件构成多个第一半导体元件11。第一开关部1具有主面10a和背面10b。主面10a及背面10b在厚度方向z上分离。主面10a朝向厚度方向z的一个方向(上方)。背面10b朝向厚度方向z的另一个方向(下方)，并与焊盘部311a(电力布线部311)对置。第一开关部1包含：多个第一半导体元件11、树脂部件12、布线层13、主面端子部14、背面端子部15以及多个层间电极161～164。根据后面详细描述的结构可知，半导体装置C1具有：树脂部件12、布线层13、主面端子部14。
树脂部件12覆盖多个第一半导体元件11、布线层13以及多个层间电极161～164。树脂部件12例如由绝缘性树脂材料构成。
布线层13在俯视图中为沿着多个第一半导体元件11的排列方向(第一方向x)延伸的带状。布线层13在俯视图中与多个第一半导体元件11重叠。但是，根据图25可知，布线层13在俯视图中形成为避开第三电极113。
主面端子部14配置于主面10a，从树脂部件12露出。主面端子部14包含多个第一焊盘部141及多个第二焊盘部142。多个第一焊盘部141分别经由布线层13以及两个层间电极161、162而与多个第一半导体元件11的各第二电极112(源极)导通。第一焊盘部141的数量例如与第一半导体元件11(第二电极112)的数量相同。多个第二焊盘部142分别经由层间电极163与多个第一半导体元件11的各第三电极113(栅极)导通。第二焊盘部142的数量例如与第一半导体元件11(第三电极113)的数量相同。
背面端子部15配置于背面10b，从树脂部件12露出。背面端子部15包含多个焊盘部151。多个焊盘部151分别经由层间电极164而与多个第一半导体元件11的各第一电极111(漏极)导通。
多个层间电极161～164分别在厚度方向z上延伸。多个层间电极161分别将多个第一半导体元件11的各第二电极112与布线层13相连。多个层间电极162分别将布线层13与多个第一焊盘部141的每一个相连。多个层间电极163分别将多个第一半导体元件11的各第三电极113与多个第二焊盘部142的每一个相连。多个层间电极164分别将多个第一半导体元件11的各第一电极111与多个焊盘部151的每一个相连。
第二开关部2与第一开关部1一样，利用再布线技术用一个部件构成多个第二半导体元件21。第二开关部2具有主面20a和背面20b。主面20a及背面20b在厚度方向z上分离。主面20a朝向厚度方向z的一个方向(上方)。背面20b朝向厚度方向z的另一个方向(下方)，并与焊盘部313a(电力布线部313)对置。第二开关部2包含：多个第二半导体元件21、树脂部件22、布线层23、主面端子部24、背面端子部25以及多个层间电极261～264。
树脂部件22覆盖多个第二半导体元件21、布线层23以及多个层间电极261～264。树脂部件22例如由绝缘性树脂材料构成。
布线层23在俯视图中为沿着多个第二半导体元件21的排列方向(第一方向x)延伸的带状。布线层23在俯视图中与第二半导体元件21重叠。但是，根据图25可知，布线层23在俯视图中形成为避开第六电极213。
主面端子部24配置于主面20a，并从树脂部件22露出。主面端子部24包含多个第一焊盘部241及多个第二焊盘部242。多个第一焊盘部241分别经由布线层23以及两个层间电极261、262而与多个第二半导体元件21的各第五电极212(源极)导通。第一焊盘部241的数量例如与第二半导体元件21(第五电极212)的数量相同。多个第二焊盘部242分别经由层间电极263而与多个第二半导体元件21的各第六电极213(栅极)导通。第二焊盘部242的数量例如与第二半导体元件21(第六电极213)的数量相同。
背面端子部25配置于背面20b，并从树脂部件22露出。背面端子部25包含多个焊盘部251。多个焊盘部251分别经由层间电极264与多个第二半导体元件21的各第四电极211(漏极)导通。
多个层间电极261～264分别在厚度方向z上延伸。多个层间电极261分别将多个第二半导体元件21的各第五电极212与布线层23相连。多个层间电极262分别将布线层23与多个第一焊盘部241的每一个相连。多个层间电极263分别将多个第二半导体元件21的各第六电极213与多个第二焊盘部242的每一个相连。多个层间电极264分别将多个第二半导体元件21的各第四电极211与多个焊盘部251的每一个相连。
半导体装置C1的作用效果如下。
在半导体装置C1中，也与半导体装置A1、B1一样，具有第一导体以及第二导体。在半导体装置C1中，第一导体是从一个第一半导体元件11的第二电极112到该第二电极112上的第一焊盘部141的部位(两个层间电极161、162以及布线层13的一部分)、与该第一焊盘部141接合的连接部件51A、从另一个第一半导体元件11的第二电极112到该第二电极112上的第一焊盘部141的部位(两个层间电极161、162以及布线层13的一部分)、与该第一焊盘部141接合的连接部件51A、以及介于焊盘部313a(电力布线部313)中的与上述的各连接部件51A分别接合的部位之间的部分。第二导体是与一个第一半导体元件11的第二电极112相接的层间电极161、与另一个第一半导体元件11的第二电极112相接的层间电极161、以及介于布线层13中的与上述的各层间电极161相接的部位之间的部分。并且，在多个第一半导体元件11中的任意两个第一半导体元件11中，两个第二电极112(源极)彼此也在通过第一导体的第一导通路径以及通过第二导体的第二导通路径各路径中导通。在半导体装置C1中，也与半导体装置A1、B1一样，第一导通路径是在形成主电流路径时相连的第二电极112之间的导通路径。第一导通路径与第二导通路径至少一部分处于并联关系，第一导通路径的电感与第二导通路径的电感的合成电感比第一导通路径的电感小。根据该结构，半导体装置C1与半导体装置A1一样，在任意两个第一半导体元件11中，第二电极112(源极)之间的电感通过第二导通路径而降低。因此，半导体装置C1能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
在半导体装置C1中，第一开关部1包含布线层13。布线层13在树脂部件12的内部使多个第一半导体元件11的第二电极112的每一个导通。根据该结构，在两个第一半导体元件11的第二电极112之间的导通中，能够使上述第二导通路径的长度比上述第一导通路径的长度短。另外，关于半导体装置C1，第二导通路径的长度比第一导通路径的长度短，由此，能够使第二导通路径的电感比第一导通路径的电感降低。
在半导体装置C1中，也与半导体装置A1、B1一样，具有第三导体以及第四导体。在半导体装置C1中，第三导体是从一个第二半导体元件21的第五电极212到该第五电极212上的第一焊盘部241的部位(两个层间电极261、262以及布线层23的一部分)、与该第一焊盘部241接合的连接部件51B、从另一个第二半导体元件21的第五电极212到该第五电极212上的第一焊盘部241的部位(两个层间电极261、262以及布线层23的一部分)、与该第一焊盘部241接合的连接部件51B、以及介于焊盘部312a(电力布线部312)中的与上述的各连接部件51B分别接合的部位之间的部分。第四导体是与一个第二半导体元件21的第五电极212相接的层间电极261、与另一个第二半导体元件21的第五电极212相接的层间电极261、以及介于布线层23中的与上述的各层间电极261相接的部位之间的部分。并且，在多个第二半导体元件21中的任意两个第二半导体元件21中，两个第五电极212(源极)彼此也在通过第三导体的第三导通路径以及通过第四导体的第四导通路径各路径中导通。在半导体装置C1中，也与半导体装置A1、B1一样，第三导通路径是在形成主电流路径时相连的第五电极212之间的导通路径。第三导通路径与第四导通路径至少一部分处于并联关系，第三导通路径的电感与第四导通路径的电感的合成电感比第三导通路径的电感小。根据该结构，半导体装置C1与半导体装置A1一样，在任意两个第二半导体元件21中，第五电极212(源极)之间的电感通过第四导通路径而降低。因此，半导体装置C1能够抑制使多个第二半导体元件21并联动作时的谐振现象的产生。
在半导体装置C1中，第二开关部2包含布线层23。布线层23在树脂部件22的内部使多个第二半导体元件21的第五电极212的每一个导通。根据该结构，在两个第二半导体元件21的第五电极212之间的导通中，能够使上述第四导通路径的长度比上述第三导通路径的长度短。另外，关于半导体装置C1，第四导通路径的长度比第三导通路径的长度短，由此，能够使第四导通路径的电感比第三导通路径的电感降低。
图26～图28表示第三实施方式的变形例的半导体装置C2。半导体装置C2与半导体装置C1相比，模块构造不同。
如图26～图28所示，半导体装置C2具有：第一开关部1、第二开关部2、绝缘基板30、一对导电基板33A、33B、一对绝缘层34A、34B、多个信号布线部321A、321B、322A、322B、多个电力端子41～43、多个信号端子44A、44B、45A、45B、48、多个连接部件531A、531B、532A、532B、541A、541B、542A、542B以及密封部件7。根据后面详细描述的结构可知，半导体装置C2具有作为“第一布线部”的一例的导电基板33A、作为“第二布线部”的一例的导电基板33B。
在半导体装置C2中，如图27所示，第一开关部1搭载于导电基板33A。背面10b与导电基板33A对置。导电基板33A与第一开关部1的背面端子部15(多个焊盘部151)接合，并与多个第一半导体元件11的各第一电极111导通。多个第一半导体元件11的第一电极111经由导电基板33A电连接。
在半导体装置C2中，如图27所示，第二开关部2搭载于导电基板33B。背面20b与导电基板33B对置。导电基板33B与第二开关部2的背面端子部25(多个焊盘部251)接合，并与多个第二半导体元件21的各第四电极211导通。多个第二半导体元件21的第四电极211经由导电基板33B电连接。
在半导体装置C2中，根据图27可知，多个连接部件51A、51B分别是金属制的板状部件。如图27所示，各连接部件51A与各第一焊盘部141和导电基板33B接合。如图27所示，各连接部件51B与各第一焊盘部241和电力端子42的一部分(形成为梳齿状的各部分)接合。
电力端子41与导电基板33A接合，并与多个第一半导体元件11的第一电极111导通。如图28所示，电力端子42隔着绝缘板49层叠在电力端子41上。电力端子42经由各连接部件51B与多个第二半导体元件21的第五电极212导通。电力端子43与导电基板33B接合，并与多个第二半导体元件21的第四电极211导通。另外，电力端子43经由导电基板33B及各连接部件51A与多个第一半导体元件11的各第二电极112导通。
半导体装置C2与半导体装置C1一样，在多个第一半导体元件11中的任意两个第一半导体元件11中，两个第二电极112(源极)彼此也在第一导通路径以及第二导通路径各路径中导通。在半导体装置C2中，第一导体包含导电基板33B的一部分来代替焊盘部313a的一部分。并且，第一导通路径与第二导通路径至少一部分处于并联关系，第一导通路径的电感与第二导通路径的电感的合成电感比第一导通路径的电感小。根据该结构，半导体装置C2与半导体装置C1一样，在任意两个第一半导体元件11中，第二电极112(源极)之间的电感通过第二导通路径而降低。因此，半导体装置C2能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
半导体装置C2与半导体装置C1一样，在多个第二半导体元件21中的任意两个第二半导体元件21中，两个第五电极212(源极)彼此也在第三导通路径以及第四导通路径各路径中导通。在半导体装置C2中，第三导体包含电力端子42的一部分来代替焊盘部312a的一部分。并且，第三导通路径与第四导通路径至少一部分处于并联关系，第三导通路径的电感与第四导通路径的电感的合成电感比第三导通路径的电感小。根据该结构，半导体装置C2与半导体装置C1一样，在任意两个第二半导体元件21中，第五电极212(源极)之间的电感通过第四导通路径而降低。因此，半导体装置C2能够抑制使多个第二半导体元件21并联动作时的谐振现象的产生。
在各半导体装置C1、C2中，第一开关部1例如也可以是图29～图31所示的结构。在图29～图31中，例如以包含四个第一半导体元件11的第一开关部1为例进行表示。在图29～图31所示的例子中，第一开关部1的主面端子部14包含一个第一焊盘部141而不是多个第一焊盘部141。如图30所示，第一焊盘部141形成于与多个第一半导体元件11的第二电极112的每一个相连的布线层13的表面(厚度方向z的上表面)。另外，在图29～图31所示的例子中，第一开关部1的背面端子部15包含一个焊盘部151而不是多个焊盘部151。如图30所示，焊盘部151形成于与多个第一半导体元件11的第一电极111的每一个相连的布线层13的表面(厚度方向z的下表面)。此外，背面端子部15也可以不是包含1个焊盘部151的结构，而是与各半导体装置C1、C2一样，包含多个焊盘部151的结构。即使是这样结构的第一开关部1，多个第二电极112也经由布线层13相互导通，由此，形成经由上述第二导体的导通路径。这样的结构除了第一开关部1，还能够应用于第二开关部2。
图32表示第四实施方式的半导体装置D1。如该图所示，半导体装置D1与半导体装置A1相比，主要不同在于各电力布线部311～313的俯视图形状。
半导体装置D1的电力布线部312与半导体装置A1的电力布线部312相比，不同点在于还包含多个突出部312c。另外，半导体装置D1的电力布线部313与半导体装置A1的电力布线部313相比，不同点在于还包含多个突出部313c。
多个突出部312c分别从焊盘部312a的每一个向第二方向y的一侧(多个第二半导体元件21所在的一侧)突出。多个突出部312c分别在俯视图中分别配置于在第一方向x上相邻的两个第二半导体元件21之间。多个突出部312c的每一个与两个连接部件52B接合。这些连接部件52B在俯视图中与位于第一方向x的两侧的各第二半导体元件21的第五电极212接合。
多个突出部313c分别从焊盘部313a的每一个向第二方向y的一侧(多个第一半导体元件11所在的一侧)突出。多个突出部313c分别在俯视图中分别配置于在第一方向x上相邻的两个第一半导体元件11之间。多个突出部313c的每一个与两个连接部件52A接合。这些连接部件52A在俯视图中与位于第一方向x的两侧的各第一半导体元件11的第二电极112接合。
半导体装置D1的作用效果如下。
在半导体装置D1中，也与半导体装置A1、B1、C1一样，具有第一导体以及第三导体。在半导体装置D1中，第一导体与半导体装置A1一样，是与一个第一半导体元件11的第二电极112接合的连接部件51A、与另一个第一半导体元件11的第二电极112接合的连接部件51A、以及介于焊盘部313a(电力布线部313)中的与上述的各连接部件51A分别接合的部位之间的部分。第二导体是配置在两个第一半导体元件11之间的突出部313c和与该突出部313c接合的两个连接部件52A。并且，在第一方向x上相邻的任意两个第一半导体元件11中，两个第二电极112彼此也在通过第一导体的第一导通路径以及通过第二导体的第二导通路径各路径中导通。在半导体装置D1中，也与半导体装置A1、B1、C1一样，第一导通路径是在形成主电流路径时相连的第二电极112之间的导通路径。第一导通路径与第二导通路径至少一部分处于并联关系，第一导通路径的电感与第二导通路径的电感的合成电感比第一导通路径的电感小。根据该结构，半导体装置D1与半导体装置A1一样，在第一方向x上相邻的任意两个第一半导体元件11中，第二电极112(源极)之间的电感也通过第二导通路径而降低。因此，半导体装置D1能够抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
在半导体装置D1中，电力布线部313包含：从焊盘部313a突出且配置于在第一方向x上相邻的两个第一半导体元件11之间的突出部313c。并且，与该两个第一半导体元件11的第二电极112分别接合的各连接部件52A与该突出部313c接合。根据该结构，在第一方向x上相邻的两个第一半导体元件11的第二电极112之间的导通中，能够使上述第二导通路径的长度比上述第一导通路径的长度短。另外，关于半导体装置D1，第二导通路径的长度比第一导通路径的长度短，由此，能够使第二导通路径的电感比第一导通路径的电感降低。
在半导体装置D1中，在第一方向x上相邻的两个第一半导体元件11之间配置有突出部313c。例如，在半导体装置A1中，在第一方向x上相邻的两个第一半导体元件11的第一电极111彼此在焊盘部311a中通过将这些第一电极111直线相连的路径而导通，而在半导体装置D1中，在第一方向x上相邻的两个第一半导体元件11的第一电极111彼此在焊盘部311a中通过避开突出部313c的路径而导通。即，半导体装置D1配置突出部313c使得遮挡将第一方向x上相邻的两个第一电极111彼此直线相连的导通路径，因此，与半导体装置A1相比，第一电极111彼此的导通路径延长。由此，半导体装置D1与半导体装置A1相比，第一电极111之间的电感增加。在本申请发明人的研究中，得到了如下见解：各第一半导体元件11的第一电极111彼此的导通路径的电感越大，越抑制谐振现象的产生。因此，半导体装置D1与半导体装置A1相比，能够进一步抑制使多个第一半导体元件11并联动作时的谐振现象的产生。
在半导体装置D1中，也与半导体装置A1、B1、C1一样，具有第三导体以及第四导体。在半导体装置D1中，第三导体与半导体装置A1一样，是与一个第二半导体元件21的第五电极212接合的连接部件51B、与另一个第二半导体元件21的第五电极212接合的连接部件51B、以及介于焊盘部312a(电力布线部312)中的与上述的各连接部件51B分别接合的部位之间的部分。第四导体是配置在两个第二半导体元件21之间的突出部312c和与该突出部312c接合的两个连接部件52B。并且，在第一方向x上相邻的任意两个第二半导体元件21中，两个第五电极212彼此也在通过第三导体的第三导通路径以及通过第四导体的第四导通路径各路径中导通。在半导体装置D1中，也与半导体装置A1、B1、C1一样，第三导通路径是在形成主电流路径时相连的第五电极212之间的导通路径。第三导通路径与第四导通路径至少一部分处于并联关系，第三导通路径的电感与第四导通路径的电感的合成电感比第三导通路径的电感小。根据该结构，半导体装置D1与半导体装置A1一样，在第一方向x上相邻的任意两个第二半导体元件21中，第五电极212(源极)之间的电感也通过第四导通路径而降低。因此，半导体装置D1能够抑制使多个第二半导体元件21并联动作时的谐振现象的产生。
在半导体装置D1中，电力布线部312包含：从焊盘部312a突出且配置于在第一方向x上相邻的两个第二半导体元件21之间的突出部312c。并且，与该两个第二半导体元件21的第五电极212分别接合的各连接部件52B与该突出部312c接合。根据该结构，在第一方向x上相邻的任意两个第二半导体元件21中，能够使上述第四导通路径的长度比上述第三导通路径的长度短。另外，关于半导体装置D1，第四导通路径的长度比第三导通路径的长度短，由此，能够使第四导通路径的电感比第三导通路径的电感降低。
在半导体装置D1中，在第一方向x上相邻的两个第二半导体元件21之间配置有突出部312c。例如，在半导体装置A1中，在第一方向x上相邻的两个第二半导体元件21的第四电极211彼此在焊盘部313a中通过将这些第四电极211直线相连的路径而导通，而在半导体装置D1中，在第一方向x上相邻的两个第二半导体元件21的第四电极211彼此在焊盘部313a中通过避开突出部312c的路径而导通。即，半导体装置D1配置突出部312c使得遮挡将第一方向x上相邻的两个第四电极211彼此直线相连的导通路径，因此，与半导体装置A1相比，第四电极211彼此的导通路径延长。由此，半导体装置D1与半导体装置A1相比，第四电极211之间的电感增加。因此，半导体装置D1与半导体装置A1相比，能够进一步抑制使多个第二半导体元件21并联动作时的谐振现象的产生。
本公开的半导体装置不限于上述的实施方式。本公开的半导体装置的各部分的具体结构可以自由地进行各种设计变更。例如，本公开包含以下的附记所记载的实施方式。
附记1.
一种半导体装置，具有：
两个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，并根据输入到所述第三电极的第一驱动信号来控制开关动作；
第一导体，其将所述两个第一半导体元件各自的所述第二电极之间电连接；
第二导体，其将所述两个第一半导体元件各自的所述第二电极之间电连接；以及
第一电力端子，其与所述第一导体电连接，并与所述两个第一半导体元件各自的所述第二电极导通，
所述两个第一半导体元件并联地电连接，
在所述两个第一半导体元件各自的所述第二电极之间，具有通过所述第一导体的第一导通路径和通过所述第二导体的第二导通路径，
所述第一导通路径和所述第二导通路径两者至少一部分处于并联关系，
所述第一导通路径的电感与所述第二导通路径的电感的合成电感比所述第一导通路径的电感小。
附记2.
根据附记1所述的半导体装置，其中，
所述第二导通路径的电感比所述第一导通路径的电感小。
附记3.
根据附记1或2所述的半导体装置，其中，
所述第二导通路径比所述第一导通路径短。
附记4.
根据附记1～3中任一项所述的半导体装置，其中，
所述半导体装置还具有：
相互分离的第一布线部及第二布线部；以及
第一连接部件，其与所述两个第一半导体元件各自的所述第二电极导通，
所述第一布线部与所述两个第一半导体元件各自的所述第一电极导通，
所述第二布线部与所述第一连接部件接合，并经由所述第一连接部件与所述两个第一半导体元件各自的所述第二电极导通，
所述第一导体包含所述第一连接部件的一部分以及所述第二布线部的一部分。
附记5.
根据附记4所述的半导体装置，其中，
所述两个第一半导体元件分别具有：在该第一半导体元件的厚度方向上相互分离的第一元件主面以及第一元件背面，
在所述两个第一半导体元件的每一个中，所述第一电极配置于所述第一元件背面，所述第二电极以及所述第三电极配置于所述第一元件主面。
附记6.
根据附记5所述的半导体装置，其中，
所述两个第一半导体元件各自的所述第一元件背面与所述第一布线部对置，并搭载于所述第一布线部。
附记7.
根据附记6所述的半导体装置，其中，
所述第二导体包含第二连接部件，
所述第二连接部件与所述两个第一半导体元件各自的所述第二电极接合。
附记8.
根据附记7所述的半导体装置，其中，
所述第二连接部件是键合导线。
附记9.
根据附记6所述的半导体装置，其中，
所述第一连接部件包含：相互分离的两个带状部、被所述两个带状部夹持且与所述两个带状部相连的连结部，
所述两个带状部中的一个带状部与所述两个第一半导体元件中的一个第一半导体元件的所述第二电极和所述第二布线部接合，
所述两个带状部中的另一个带状部与所述两个第一半导体元件中的另一个第一半导体元件的所述第二电极和所述第二布线部接合，
所述第一导体包含所述两个带状部以及以下部分：介于所述第二布线部中的与所述两个带状部分别接合的部位之间的部分，
所述第二导体包含所述连结部以及以下部分：所述两个带状部各自中的从与所述第二电极接合的部位到与所述连结部相连的部位的部分。
附记10.
根据附记9所述的半导体装置，其中，
所述连结部与如下部分相连：所述两个带状部各自中的、在所述厚度方向上观察与所述两个第一半导体元件分别重叠的部分。
附记11.
根据附记6所述的半导体装置，其中，
所述半导体装置还具有：
树脂部件，其覆盖所述两个第一半导体元件各自的至少一部分；
布线层，其配置于所述两个第一半导体元件各自的所述第一元件主面的上方，且被所述树脂部件覆盖；以及
端子部，其从所述树脂部件露出，并与所述第一连接部件接合，
所述端子部与所述两个第一半导体元件各自的所述第二电极导通，
所述布线层与所述两个第一半导体元件各自的所述第二电极导通，且从所述厚度方向观察，与所述两个第一半导体元件各自的所述第二电极重叠。
附记12.
根据附记11所述的半导体装置，其中，
所述端子部包含：两个焊盘部，其相互分离，并与所述第一连接部件接合，
在所述厚度方向上观察，所述两个焊盘部中的一个焊盘部与所述两个第一半导体元件中的一个第一半导体元件的所述第二电极重叠，
在所述厚度方向上观察，所述两个焊盘部中的另一个焊盘部与所述两个第一半导体元件中的另一个第一半导体元件的所述第二电极重叠。
附记13.
根据附记6～12中任一项所述的半导体装置，其中，
所述半导体装置还具有：
两个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，并根据输入至所述第六电极的第二驱动信号来控制开关动作；
第三导体，其将所述两个第二半导体元件各自的所述第五电极之间电连接；
第四导体，其将所述两个第二半导体元件各自的所述第五电极之间电连接；以及
第二电力端子，其与所述第三导体电连接，并与所述两个第二半导体元件各自的所述第五电极导通，
所述两个第二半导体元件并联地电连接，
在所述两个第二半导体元件的所述第五电极之间具有通过所述第三导体的第三导通路径和通过所述第四导体的第四导通路径，
所述第三导通路径和所述第四导通路径两者至少一部分处于并联关系，
所述第三导通路径的电感与所述第四导通路径的电感的合成电感比所述第三导通路径的电感小。
附记14.
根据附记13所述的半导体装置，其中，
所述第四导通路径的电感比所述第三导通路径的电感小。
附记15.
根据附记13或14中任一项所述的半导体装置，其中，
所述第四导通路径比所述第三导通路径短。
附记16.
根据附记13～15中任一项所述的半导体装置，其中，
所述半导体装置还具有：
第三布线部，其与所述第一布线部以及所述第二布线部分别分离；以及
第三连接部件，其与所述两个第二半导体元件各自的所述第五电极导通，
所述第二布线部与所述两个第二半导体元件各自的所述第四电极导通，
所述第三布线部与所述第三连接部件接合，并经由所述第三连接部件与所述两个第二半导体元件各自的所述第五电极导通，
所述第三导体包含所述第三连接部件的一部分以及所述第三布线部的一部分。
附记17.
根据附记16所述的半导体装置，其中，
所述半导体装置还具有：第三电力端子，其与所述第一布线部连接，
所述第二电力端子及所述第三电力端子是直流电压的输入端子，
所述直流电压通过所述两个第一半导体元件及所述两个第二半导体元件的各开关动作而转换为交流电压，
所述第一电力端子是所述交流电压的输出端子。
附记18.
根据附记13～17中任一项所述的半导体装置，其中，
所述两个第二半导体元件分别是MOSFET，
所述第四电极是漏极，
所述第五电极是源极，
所述第六电极是栅极。
附记19.
根据附记1～18中任一项所述的半导体装置，其中，
所述两个第一半导体元件分别是MOSFET，
所述第一电极是漏极，
所述第二电极是源极，
所述第三电极是栅极。
符号说明
A1、B1、B2、B3、C1、C2、D1：半导体装置
1：第一开关部 10a：主面
10b：背面 11：第一半导体元件
11a：第一元件主面 11b：第一元件背面
111：第一电极 112：第二电极
113：第三电极 12：树脂部件
13：布线层 14：主面端子部
141：第一焊盘部 142：第二焊盘部
15：背面端子部 151：焊盘部
161～164：层间电极 2：第二开关部
20a：主面 20b：背面
21：第二半导体元件 21a：第二元件主面
21b：第二元件背面 211：第四电极
212：第五电极 213：第六电极
22：树脂部件 23：布线层
24：主面端子部 241：第一焊盘部
242：第二焊盘部 25：背面端子部
251：焊盘部 261～264：层间电极
30：绝缘基板 30a：主面
30b：背面 311：电力布线部
311a：焊盘部 311b：焊盘部
311c：延展部 312：电力布线部
312a：焊盘部 312b：焊盘部
312c：突出部 312s：狭缝
313：电力布线部 313a：焊盘部
313b：焊盘部 313c：突出部
321A、321B：信号布线部
322A、322B：信号布线部
323：信号布线部 324：信号布线部
329：信号布线部 33A、33B：导电基板
34A、34B：绝缘层 41、42、43：电力端子
44A、44B、45A、45B、46、47、48：信号端子
441、451、471：保持件
442、452、472：金属管脚
49：绝缘板 51A、51B：连接部件
52A、52B：连接部件 531A、531B：连接部件
532A、532B：连接部件 541A、541B：连接部件
542A、542B：连接部件 55：连接部件
56：连接部件 57A、57B：连接部件
571A、571B：带状部 572A、572B：连结部
60：散热板 61：壳体 62：框部
63：顶板 641～644：端子台
65：树脂部件 7：密封部件
71：树脂主面 72：树脂背面
73、74：树脂侧面 91：热敏电阻。

Claims (19)

1.一种半导体装置，具有：
两个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，并根据输入到所述第三电极的第一驱动信号来控制开关动作；
第一导体，其将所述两个第一半导体元件各自的所述第二电极之间电连接；
第二导体，其将所述两个第一半导体元件各自的所述第二电极之间电连接；以及
第一电力端子，其与所述第一导体电连接，并与所述两个第一半导体元件各自的所述第二电极导通，
所述两个第一半导体元件并联地电连接，
在所述两个第一半导体元件各自的所述第二电极之间，具有通过所述第一导体的第一导通路径和通过所述第二导体的第二导通路径，
所述第一导通路径和所述第二导通路径两者至少一部分处于并联关系，
所述第一导通路径的电感与所述第二导通路径的电感的合成电感比所述第一导通路径的电感小。
2.根据权利要求1所述的半导体装置，其中，
所述第二导通路径的电感比所述第一导通路径的电感小。
3.根据权利要求1或2所述的半导体装置，其中，
所述第二导通路径比所述第一导通路径短。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述半导体装置还具有：
相互分离的第一布线部及第二布线部；以及
第一连接部件，其与所述两个第一半导体元件各自的所述第二电极导通，
所述第一布线部与所述两个第一半导体元件各自的所述第一电极导通，
所述第二布线部与所述第一连接部件接合，并经由所述第一连接部件与所述两个第一半导体元件各自的所述第二电极导通，
所述第一导体包含所述第一连接部件的一部分以及所述第二布线部的一部分。
5.根据权利要求4所述的半导体装置，其中，
所述两个第一半导体元件分别具有：在该第一半导体元件的厚度方向上相互分离的第一元件主面以及第一元件背面，
在所述两个第一半导体元件的每一个中，所述第一电极配置于所述第一元件背面，所述第二电极以及所述第三电极配置于所述第一元件主面。
6.根据权利要求5所述的半导体装置，其中，
所述两个第一半导体元件各自的所述第一元件背面与所述第一布线部对置，并搭载于所述第一布线部。
7.根据权利要求6所述的半导体装置，其中，
所述第二导体包含第二连接部件，
所述第二连接部件与所述两个第一半导体元件各自的所述第二电极接合。
8.根据权利要求7所述的半导体装置，其中，
所述第二连接部件是键合导线。
9.根据权利要求6所述的半导体装置，其中，
所述第一连接部件包含：相互分离的两个带状部、被所述两个带状部夹持且与所述两个带状部相连的连结部，
所述两个带状部中的一个带状部与所述两个第一半导体元件中的一个第一半导体元件的所述第二电极和所述第二布线部接合，
所述两个带状部中的另一个带状部与所述两个第一半导体元件中的另一个第一半导体元件的所述第二电极和所述第二布线部接合，
所述第一导体包含所述两个带状部以及以下部分：介于所述第二布线部中的与所述两个带状部分别接合的部位之间的部分，
所述第二导体包含所述连结部以及以下部分：所述两个带状部各自中的从与所述第二电极接合的部位到与所述连结部相连的部位的部分。
10.根据权利要求9所述的半导体装置，其中，
所述连结部与如下部分相连：所述两个带状部各自中的、在所述厚度方向上观察与所述两个第一半导体元件分别重叠的部分。
11.根据权利要求6所述的半导体装置，其中，
所述半导体装置还具有：
树脂部件，其覆盖所述两个第一半导体元件各自的至少一部分；
布线层，其配置于所述两个第一半导体元件各自的所述第一元件主面的上方，且被所述树脂部件覆盖；以及
端子部，其从所述树脂部件露出，并与所述第一连接部件接合，
所述端子部与所述两个第一半导体元件各自的所述第二电极导通，
所述布线层与所述两个第一半导体元件各自的所述第二电极导通，且从所述厚度方向观察，与所述两个第一半导体元件各自的所述第二电极重叠。
12.根据权利要求11所述的半导体装置，其中，
所述端子部包含：两个焊盘部，其相互分离，并与所述第一连接部件接合，
在所述厚度方向上观察，所述两个焊盘部中的一个焊盘部与所述两个第一半导体元件中的一个第一半导体元件的所述第二电极重叠，
在所述厚度方向上观察，所述两个焊盘部中的另一个焊盘部与所述两个第一半导体元件中的另一个第一半导体元件的所述第二电极重叠。
13.根据权利要求6～12中任一项所述的半导体装置，其中，
所述半导体装置还具有：
两个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，并根据输入至所述第六电极的第二驱动信号来控制开关动作；
第三导体，其将所述两个第二半导体元件各自的所述第五电极之间电连接；
第四导体，其将所述两个第二半导体元件各自的所述第五电极之间电连接；以及
第二电力端子，其与所述第三导体电连接，并与所述两个第二半导体元件各自的所述第五电极导通，
所述两个第二半导体元件并联地电连接，
在所述两个第二半导体元件的所述第五电极之间具有通过所述第三导体的第三导通路径和通过所述第四导体的第四导通路径，
所述第三导通路径和所述第四导通路径两者至少一部分处于并联关系，
所述第三导通路径的电感与所述第四导通路径的电感的合成电感比所述第三导通路径的电感小。
14.根据权利要求13所述的半导体装置，其中，
所述第四导通路径的电感比所述第三导通路径的电感小。
15.根据权利要求13或14中任一项所述的半导体装置，其中，
所述第四导通路径比所述第三导通路径短。
16.根据权利要求13～15中任一项所述的半导体装置，其中，
所述半导体装置还具有：
第三布线部，其与所述第一布线部以及所述第二布线部分别分离；以及
第三连接部件，其与所述两个第二半导体元件各自的所述第五电极导通，
所述第二布线部与所述两个第二半导体元件各自的所述第四电极导通，
所述第三布线部与所述第三连接部件接合，并经由所述第三连接部件与所述两个第二半导体元件各自的所述第五电极导通，
所述第三导体包含所述第三连接部件的一部分以及所述第三布线部的一部分。
17.根据权利要求16所述的半导体装置，其中，
所述半导体装置还具有：第三电力端子，其与所述第一布线部连接，
所述第二电力端子及所述第三电力端子是直流电压的输入端子，
所述直流电压通过所述两个第一半导体元件及所述两个第二半导体元件的各开关动作而转换为交流电压，
所述第一电力端子是所述交流电压的输出端子。
18.根据权利要求13～17中任一项所述的半导体装置，其中，
所述两个第二半导体元件分别是MOSFET，
所述第四电极是漏极，
所述第五电极是源极，
所述第六电极是栅极。
19.根据权利要求1～18中任一项所述的半导体装置，其中，
所述两个第一半导体元件分别是MOSFET，
所述第一电极是漏极，
所述第二电极是源极，
所述第三电极是栅极。
CN202280029810.2A 2021-04-22 2022-04-18 半导体装置 Pending CN117223103A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-072585 2021-04-22
JP2021072585 2021-04-22
PCT/JP2022/018054 WO2022224935A1 (ja) 2021-04-22 2022-04-18 半導体装置

Publications (1)

Publication Number Publication Date
CN117223103A true CN117223103A (zh) 2023-12-12

Family

ID=83723297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280029810.2A Pending CN117223103A (zh) 2021-04-22 2022-04-18 半导体装置

Country Status (5)

Country Link
US (1) US20240030112A1 (zh)
JP (1) JPWO2022224935A1 (zh)
CN (1) CN117223103A (zh)
DE (1) DE112022001575T5 (zh)
WO (1) WO2022224935A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225493A (ja) 2015-06-01 2016-12-28 株式会社Ihi パワーモジュール
EP3761361A4 (en) * 2018-10-05 2021-11-17 Fuji Electric Co., Ltd. SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE AND VEHICLE
JP7198168B2 (ja) * 2019-07-19 2022-12-28 株式会社 日立パワーデバイス パワー半導体モジュール

Also Published As

Publication number Publication date
JPWO2022224935A1 (zh) 2022-10-27
US20240030112A1 (en) 2024-01-25
DE112022001575T5 (de) 2024-01-11
WO2022224935A1 (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
US9129932B2 (en) Semiconductor module
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
US11923278B2 (en) Semiconductor module
US11335660B2 (en) Semiconductor module
US7042730B2 (en) Non-isolated heatsink(s) for power modules
CN111095760A (zh) 电力转换装置
CN117223103A (zh) 半导体装置
WO2023149276A1 (ja) 半導体装置
US20240047433A1 (en) Semiconductor device
CN118020155A (zh) 半导体装置
US20240006402A1 (en) Semiconductor device
WO2022075003A1 (ja) 半導体装置
JP7487411B2 (ja) 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法
US20240178110A1 (en) Semiconductor module
US20240136320A1 (en) Semiconductor device
CN113597671B (zh) 半导体装置
WO2021215294A1 (ja) 半導体装置
US20240038734A1 (en) Semiconductor apparatus
CN117525006A (zh) 具有垂直对准的第一衬底和第二衬底的功率模块
CN116368618A (zh) 半导体装置
CN117337490A (zh) 半导体装置
CN116034472A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination