CN116368618A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116368618A
CN116368618A CN202180072560.6A CN202180072560A CN116368618A CN 116368618 A CN116368618 A CN 116368618A CN 202180072560 A CN202180072560 A CN 202180072560A CN 116368618 A CN116368618 A CN 116368618A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
semiconductor element
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180072560.6A
Other languages
English (en)
Inventor
伊势幸太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116368618A publication Critical patent/CN116368618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体装置，具有：半导体元件、导通部件以及连接部件。所述半导体元件具有形成有第一电极的背面、以及形成有第二电极和第三电极的主面。所述背面和所述主面在z方向上相互分离。根据输入到所述第三电极的驱动信号，对所述第一电极和所述第二电极之间进行导通截止控制。所述导通部件具有分别朝向与所述背面相同的方向的第一接合面以及第二接合面。所述第一接合面与所述第三电极接合。所述第二接合面配置为与所述连接部件接合且在所述z方向上观察时不与所述半导体元件重叠。

Description

半导体装置
技术领域
本公开涉及一种半导体装置。
背景技术
专利文献1公开了以往的半导体装置的一例。该文献所记载的半导体装置具有：半导体元件、芯片搭载部(基片)、金属夹、导线以及多个引线。在该半导体装置中，半导体元件是MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。半导体元件具有：漏极电极、源极电极和栅极电极。半导体元件根据输入到栅极电极的驱动信号对漏极电极和源极电极之间进行导通截止(ON/OFF)控制。在半导体元件的表面形成源极电极和栅极电极，在背面形成漏极电极。漏极电极通过半导体元件与芯片搭载部接合从而与芯片搭载部导通。芯片搭载部与多个引线中的某一个一体地形成。源极电极经由金属夹与多个引线中的某一个导通。栅极电极经由导线与多个引线中的某一个导通。
现有技术文献
专利文献
专利文献1：日本特开2014-82384号公报
发明内容
发明要解决的课题
在通过倒装芯片(flip-chip)接合等将上述的以往半导体元件搭载于支承部件时，表面朝向半导体装置的下方。因此，栅极电极朝向半导体装置的下方，难以将导线直接接合于栅极电极。这样，在以往的半导体装置中，在进行布线方面还存在改善的余地。
鉴于上述情况，本公开的一个课题在于提供一种半导体装置，即使是某个电极(例如驱动信号的输入电极)朝向下方时，也能够容易地进行向该电极的布线。
用于解决课题的手段
本公开的半导体装置具有：第一半导体元件，其具有第一电极、第二电极以及第三电极，并根据输入到所述第三电极的第一驱动信号对所述第一电极和所述第二电极之间进行导通截止控制；第一导通部件，其与所述第三电极接合；第一连接部件，其与所述第一导通部件接合。所述第一半导体元件具有：第一主面以及第一背面，它们在所述第一半导体元件的厚度方向上分离。在所述第一主面形成有所述第二电极以及所述第三电极，在所述第一背面形成有所述第一电极。所述第一导通部件具有：第一接合面以及第二接合面，其分别在所述厚度方向上朝向与所述第一背面相同的方向，且相互分离；凹面，其以所述第一接合面以及所述第二接合面为基准在所述厚度方向上凹陷。所述第一接合面与所述第三电极接合，所述第二接合面与所述第一连接部件接合，且在所述厚度方向上观察时不与所述第一半导体元件重叠。
发明效果
根据上述结构，在半导体装置中，能够容易地对驱动信号的输入电极进行布线，其中，驱动信号用于进行半导体元件的导通截止控制。
附图说明
图1是表示第一实施方式的半导体装置的立体图。
图2是表示第一实施方式的半导体装置的俯视图。
图3是表示第一实施方式的半导体装置的俯视图。
图4是表示第一实施方式的半导体装置的俯视图。
图5是表示第一实施方式的半导体装置的俯视图。
图6是表示第一实施方式的半导体装置的俯视图。
图7是表示第一实施方式的半导体装置的俯视图。
图8是表示第一实施方式的半导体装置的左侧视图。
图9是表示第一实施方式的半导体装置的右侧视图。
图10是表示第一实施方式的半导体装置的仰视图。
图11是沿着图2的XI-XI线的剖视图。
图12是沿着图2的XII-XII线的剖视图。
图13是沿着图2的XIII-XIII线的剖视图。
图14是表示第一实施方式的半导体装置的布线部件的立体图。
图15是表示第二实施方式的半导体装置的剖视图。
图16是表示第三实施方式的半导体装置的剖视图。
图17是表示第四实施方式的半导体装置的剖视图。
图18是表示第五实施方式的半导体装置的俯视图。
图19是表示第五实施方式的半导体装置的俯视图。
图20是表示第六实施方式的半导体装置的俯视图。
图21是沿着图20的XXI-XXI线的剖视图。
图22是表示变形例的半导体装置的俯视图。
具体实施方式
以下，参照附图对本公开的半导体装置的优选实施方式进行说明。以下，对相同或类似的要素标注相同的符号，适当省略重复的说明。
图1～图14表示第一实施方式的半导体装置A1。半导体装置A1包含：第一半导体元件1、第二半导体元件2、多个引线3、布线部件4、多个连接部件5以及密封部件6。在半导体装置A1中，多个引线3包含：第一引线31、第二引线32、第三引线33、第四引线34、第五引线35以及第六引线36，多个连接部件5包含：第一连接部件51、第二连接部件52、第三连接部件53以及第四连接部件54。
图1是表示半导体装置A1的立体图，用假想线(双点划线)表示密封部件6。图2是表示半导体装置A1的俯视图，用假想线表示密封部件6。图3是在图2的俯视图中进一步用假想线表示第二连接部件52的图。图4是在图3的俯视图中省略第二连接部件52，用假想线表示第一半导体元件1的图。图5是在图4的俯视图中省略第一半导体元件1，用假想线表示布线部件4的图。
图6是在图5的俯视图中省略布线部件4，用假想线表示第三连接部件53的图。图7是在图6的俯视图中省略第三连接部件53，用假想线表示第二半导体元件2的图。图8是表示半导体装置A1的左侧视图。图9是表示半导体装置A1的右侧视图。图10是表示半导体装置A1的仰视图。图11是沿着图2的XI-XI线的剖视图。图12是沿着图2的XII-XII线的剖视图。图13是沿着图2的XIII-XIII线的剖视图。图14是表示布线部件4的立体图，是用假想线表示布线部件4的一部分(后述的树脂部件43)的图。
为了便于说明，适当参照相互正交的3个方向，即x方向、y方向、z方向。z方向例如与半导体装置A1的厚度方向对应。
第一半导体元件1和第二半导体元件2分别例如是MOSFET。也可以代替MOSFET，而是第一半导体元件1和第二半导体元件2分别是包含MISFET(Metal-Insulator-Semiconductor FET)、HEMT(High Electron Mobility Transistor)的场效应晶体管、或者IGBT这样的双极晶体管。第一半导体元件1和第二半导体元件2分别例如由SiC(碳化硅)构成。也可以代替SiC，而是第一半导体元件1和第二半导体元件2分别由Si(硅)、GaAs(砷化镓)或GaN(氮化镓)构成。第一半导体元件1和第二半导体元件2在z方向上观察(即，在俯视图中)时例如为矩形状。如图3、图6、图12和图13所示，第一半导体元件1的俯视尺寸比第二半导体元件2小。另外，在俯视图中，第一半导体元件1的整体与第二半导体元件2重叠。
如图12和图13所示，第一半导体元件1具有第一主面101和第一背面102。第一主面101与第一背面102在z方向上相互分离。在半导体装置A1中，第一半导体元件1以第一主面101朝向z1方向，第一背面102朝向z2方向的姿态配置。
如图12和图13所示，第一半导体元件1具有：第一电极11、第二电极12以及第三电极13。第一电极11形成于第一背面102，第二电极12以及第三电极13形成于第一主面101。在第一半导体元件1是MOSFET的例子中，第一电极11是漏极电极，第二电极12是源极电极，第三电极13是栅极电极。第一半导体元件1向第三电极13(栅极电极)输入第一驱动信号(例如栅极电压)，对第一电极11(漏极电极)以及第二电极12(源极电极)间进行导通截止控制。即，在对第三电极13(栅极电极)输入第一驱动信号(例如栅极电压)时，第一半导体元件1根据该第一驱动信号来切换导通状态和阻断状态。将切换该导通状态和阻断状态的动作称为开关动作。在导通状态下，电流从第一电极11(漏极电极)向第二电极12(源极电极)流动，在阻断状态下，该电流不流动。
如图11～图13所示，第二半导体元件2具有第二主面201和第二背面202。第二主面201和第二背面202在z方向上相互分离。在半导体装置A1中，第二半导体元件2以第二主面201朝向z1方向，第二背面202朝向z2方向的姿态配置。
如图11～图13所示，第二半导体元件2具有：第四电极21、第五电极22以及第六电极23。第四电极21形成于第二背面202，第五电极22以及第六电极23形成于第二主面201。在第二半导体元件2是MOSFET的例子中，第四电极21是漏极电极，第五电极22是源极电极，第六电极23是栅极电极。第二半导体元件2向第六电极23(栅极电极)输入第二驱动信号(例如栅极电压)，对第四电极21(漏极电极)以及第五电极22(源极电极)间进行导通截止控制。即，在对第六电极23(栅极电极)输入第二驱动信号(例如栅极电压)时，第二半导体元件2根据该第二驱动信号来切换导通状态和阻断状态。在导通状态下，电流从第四电极21(漏极电极)向第五电极22(源极电极)流动，在阻断状态下，该电流不流动。
半导体装置A1通过第一半导体元件1和第二半导体元件2的各开关动作，将直流电压变换为例如交流电压。在半导体装置A1中，直流电压输入到第二引线32和第三引线33之间，交流电压从第五引线35输出。由该直流电压产生的电流以及由交流电压产生的电流的各路径是半导体装置A1中的主电流路径。半导体装置A1例如构成为半桥型的开关电路。该情况下，第一半导体元件1构成半导体装置A1的上臂电路，第二半导体元件2构成半导体装置A1的下臂电路。第一半导体元件1和第二半导体元件2串联连接，构成桥。
多个引线3支承第一半导体元件1和第二半导体元件2，且与第一半导体元件1和第二半导体元件2适当导通。如图11～图13所示，多个引线3分别在z方向上相对于第二半导体元件2位于第一半导体元件1的相反侧(z1方向侧)。多个引线3由导电性材料构成，例如使用引线框来形成。多个引线3例如通过对Cu或Cu合金等金属制的板材实施冲裁等切断加工及弯曲加工来形成。如图8～图10所示，多个引线3从密封部件6局部地露出，该露出的部分用作半导体装置A1的端子。如上所述，多个引线3包含：第一引线31、第二引线32、第三引线33、第四引线34、第五引线35以及第六引线36。第一引线31、第二引线32、第三引线33、第四引线34、第五引线35以及第六引线36相互分离。
第一引线31与第一半导体元件1的第三电极13(栅极电极)导通。如图8和图10所示，第一引线31的一部分从密封部件6露出。该露出的部分是半导体装置A1的端子，在半导体装置A1中，第一引线31是第一驱动信号的输入端子。
第二引线32与第一半导体元件1的第一电极11(漏极电极)导通。如图8和图10所示，第二引线32的一部分从密封部件6露出。该露出的部分是半导体装置A1的端子，在半导体装置A1中，第二引线32是正极侧的输入端子(P端子)。
第三引线33与第二半导体元件2的第五电极22(源极电极)导通。如图10所示，第三引线33的一部分从密封部件6露出。该露出的部分是半导体装置A1的端子，在半导体装置A1中，第三引线33是负极侧的输入端子(N端子)。如图11～图13所示，第三引线33经由导电性接合材料922与第二半导体元件2的第五电极22接合，搭载有第二半导体元件2。导电性接合材料922例如由焊料、金属膏或烧结金属等构成，在图1～图7中适当省略。
如图7所示，第三引线33包含焊盘部331和多个悬吊部332。如图11～图13所示，焊盘部331是第三引线33中的利用导电性接合材料922与第二半导体元件2的第五电极22接合的部位。多个悬吊部332分别是在半导体装置A1的制造时，在多个引线3为引线框的状态时支承焊盘部331的部位。多个悬吊部332分别在y方向上从密封部件6露出与焊盘部331相连的部分的相反侧的面。
第四引线34与第二半导体元件2的第六电极23(栅极电极)导通。如图9和图10所示，第四引线34的一部分从密封部件6露出。该露出的部分是半导体装置A1的端子，在半导体装置A1中，第四引线34是第二驱动信号的输入端子。
如图7所示，第四引线34包含焊盘部341。焊盘部341是第四引线34中的与第二半导体元件2的第六电极23接合的部位。如图11所示，第六电极23通过导电性接合材料923与焊盘部341接合。导电性接合材料923例如由焊料、金属膏或烧结金属构成。
第五引线35与第一半导体元件1的第二电极12(源极电极)导通，并且与第二半导体元件2的第四电极21(漏极电极)导通。如图9和图10所示，第五引线35的一部分从密封部件6露出。该露出的部分是半导体装置A1的端子，在半导体装置A1中，第五引线35是交流电压的输出端子。
第六引线36与第二半导体元件2的第四电极21(漏极电极)导通。如图8和图10所示，第六引线36的一部分从密封部件6露出。该露出的部分是半导体装置A1的端子，在半导体装置A1中，第六引线36是输出电压的检测用端子。
在半导体装置A1中，如图7所示，第三引线33在x方向上位于半导体装置A1的中央(或者大致中央)，在y方向上相连。第一引线31、第二引线32以及第六引线36位于比第三引线33靠x方向的一侧(x1方向侧)的位置，第四引线34以及第五引线35位于比第三引线33靠x方向的另一侧(x2方向侧)的位置。第一引线31、第二引线32以及第六引线36在y方向上排列，第一引线31在y方向上被第二引线32和第六引线36夹着。第二引线32位于比第一引线31靠y方向的一侧(y2方向侧)的位置。第四引线34位于比第五引线35靠y方向的另一侧(y1方向侧)的位置。在x方向上观察，第六引线36与第四引线34重叠，在x方向上观察，第一引线31和第二引线32分别与第五引线35重叠。各引线3(第一引线31、第二引线32、第三引线33、第四引线34、第五引线35和第六引线36)的形状和配置不限于图示的例子。
如图11～图13所示，布线部件4在z方向上位于第一半导体元件1与第二半导体元件2之间。如图4和图11～图14所示，布线部件4具有：第一导通部件41、第二导通部件42以及树脂部件43。
第一导通部件41由导电性材料构成。该导电性材料例如是Cu或Cu合金。如图4和图11～图13所示，第一导通部件41具有：第一接合面411、第二接合面412、凹面413以及覆盖面414。
如图13所示，第一接合面411和第二接合面412朝向z2方向。即，第一接合面411和第二接合面412在z方向上朝向与第一背面102和第二背面202相同的方向。如图4所示，在俯视图中，第一接合面411与第一半导体元件1重叠，第二接合面412不与第一半导体元件1重叠。另外，第一接合面411在俯视图中不与第二连接部件52重叠。如图13所示，第一接合面411通过导电性接合材料913与第一半导体元件1的第三电极13接合。导电性接合材料913例如由焊料、金属膏或烧结金属构成。如图11所示，第二接合面412与第一连接部件51接合。在半导体装置A1中，第一接合面411和第二接合面412位于与z方向正交的同一平面上。另外，第一接合面411与第二接合面412沿着y方向分离地配置。
如图13和图14所示，凹面413在俯视图中被第一接合面411和第二接合面412夹着，相对于第一接合面411和第二接合面412在z方向上凹陷。在图13和图14所示的例子中，凹面413由多个平面(例如底面以及一对侧面)规定，但也可以作为整体来弯曲(例如可以是上述3个面中的1个面弯曲，也可以是2个或者3个面分别弯曲)。在通过凹面413而凹陷的部分形成有树脂部件43。
如图13所示，覆盖面414被树脂部件43覆盖。覆盖面414朝向z1方向。即，覆盖面414在z方向上朝向第一接合面411和第二接合面412的相反侧。
第二导通部件42由导电性材料构成。该导电性材料例如与第一导通部件41一样为Cu或Cu合金。第二导通部件42与第一导通部件41分离，与第一导通部件41绝缘。第二导通部件42在z方向上被第一半导体元件1和第二半导体元件2夹着。
如图12和图13所示，第二导通部件42具有第一顶面421和第二顶面422。第一顶面421与第二顶面422相互在z方向上分离。第一顶面421朝向z1方向，第二顶面422朝向z2方向。如图12和图13所示，第一顶面421通过导电性接合材料94与第三连接部件53接合。导电性接合材料94例如由焊料、金属膏或烧结金属构成。如图12和图13所示，第二顶面422通过导电性接合材料912与第一半导体元件1的第二电极12接合。导电性接合材料912例如由焊料、金属膏或者烧结金属等构成。在半导体装置A1中，第二顶面422与第一接合面411以及第二接合面412位于与z方向正交的同一平面上。
如图11～图14所示，树脂部件43局部地覆盖第一导通部件41和第二导通部件42。在布线部件4中，第一导通部件41的第一接合面411和第二接合面412、第二导通部件42的第一顶面421和第二顶面422从树脂部件43露出。树脂部件43例如由绝缘性的树脂材料构成。该树脂材料例如是环氧树脂。代替环氧树脂，树脂部件43的构成材料也可以是玻璃环氧树脂。
多个连接部件5分别将相互分离的2个以上的部位彼此导通连接。如上所述，多个连接部件5包含：第一连接部件51、第二连接部件52、第三连接部件53以及第四连接部件54。
第一连接部件51使布线部件4的第一导通部件41与第一引线31导通。第一连接部件51例如是接合线。代替接合线，第一连接部件51也可以是接合带、金属制的板材等。第一连接部件51例如由Au或Au合金、Cu或Cu合金、或者Al或Al合金构成。如图11所示，第一连接部件51的一端与第一导通部件41的第二接合面412接合，另一端与第一引线31的上表面接合。
第二连接部件52使第一半导体元件1的第一电极11与第二引线32导通。第二连接部件52例如是金属制的板材(也称为金属夹)。第二连接部件52例如由Cu或Cu合金构成。第二连接部件52为半导体装置A1中的主电流路径。因此，与接合线相比，金属制的板材更适合大电流/高电压。
第二连接部件52包含2个接合部521、522和连结部523。如图12所示，接合部521经由导电性接合材料911接合在第一电极11上。导电性接合材料911例如由焊料、金属膏或者烧结金属等构成。如图12所示，接合部522经由导电性接合材料952接合在第二引线32上。导电性接合材料952例如由焊料、金属膏或者烧结金属等构成。连结部523与2个接合部521、522相连，将它们连结。2个接合部521、522经由连结部523导通。
第三连接部件53使布线部件4的第二导通部件42与第二半导体元件2的第四电极21(漏极电极)导通，并且使它们与第五引线35导通。第三连接部件53例如是金属制的板材(也称为金属夹)。第三连接部件53例如由Cu或Cu合金构成。第三连接部件53为半导体装置A1中的主电流路径。因此，与接合线相比，金属制的板材更适合大电流/高电压。第三连接部件53包含：夹设部531、接合部532以及连结部533。
如图11～图13所示，夹设部531在z方向上被第二导通部件42和第四电极21夹着，与第二导通部件42和第四电极21导通。夹设部531通过导电性接合材料921接合在第四电极21上。导电性接合材料921例如由焊料、金属膏或烧结金属构成。另外，第二导通部件42通过上述导电性接合材料94接合在夹设部531上。例如，如图1(也参照图2～图5)所示，具有夹设部531(第三连接部件53的一部分)的部分与第四连接部件54的一端接合。该接合部分是在俯视图中与第一半导体元件1、布线部件4以及第二连接部件52均不重叠的部分。
如图12所示，接合部532通过导电性接合材料953接合在第五引线35上。接合部532经由导电性接合材料953与第五引线35导通。导电性接合材料953例如由焊料、金属膏或烧结金属等构成。
如图5、图6和图12所示，连结部533与夹设部531和接合部532相连，将它们连结。夹设部531与接合部532经由连结部533导通。
第四连接部件54使第三连接部件53和第六引线36导通。第四连接部件54例如是接合线。代替接合线，第四连接部件54也可以是接合带、金属制的板材等。第四连接部件54例如由Au或Au合金、Al或Al合金、或者Cu或Cu合金构成。第四连接部件54的一端与第三连接部件53的夹设部531接合，另一端与第六引线36的上表面接合。
如图11～图13所示，密封部件6覆盖第一半导体元件1、第二半导体元件2、多个引线3的各一部分、布线部件4以及多个连接部件5。密封部件6例如由绝缘性的树脂材料构成。作为该树脂材料，例如使用与树脂部件43相同的环氧树脂。如图2～图13所示，密封部件6具有：树脂主面61、树脂背面62以及多个树脂侧面631～634。
如图8、图9和图11～图13所示，树脂主面61和树脂背面62在z方向上分离。树脂主面61朝向z2方向，树脂背面62朝向z1方向。多个树脂侧面631～634分别在z方向上被树脂主面61和树脂背面62夹着，且与树脂主面61和树脂背面62相连。树脂侧面631和树脂侧面632在x方向上分离。树脂侧面631朝向x1方向，树脂侧面632朝向x2方向。树脂侧面633和树脂侧面634在y方向上分离。树脂侧面633朝向y1方向，树脂侧面634朝向y2方向。多个引线3的各一部分从树脂背面62露出。另外，第一引线31、第二引线32以及第三引线33的各一部分从树脂侧面631露出，第四引线34和第五引线35的各一部分从树脂侧面632露出。
半导体装置A1的作用效果如下。
半导体装置A1具有第一半导体元件1和第一导通部件41。第一半导体元件1具有：第一电极11、第二电极12以及第三电极13，并通过输入到第三电极13的第一驱动信号，对第一电极11和第二电极12之间进行导通截止控制。即，第三电极13是第一驱动信号的输入电极。第一电极11形成于第一半导体元件1的第一背面102，第二电极12和第三电极13形成于第一主面101。第一导通部件41具有第一接合面411和第二接合面412。第一接合面411和第二接合面412使第一背面102朝向相同的方向。第一接合面411与第三电极13接合，第二接合面412在俯视图中不与第一半导体元件1重叠。根据该结构，第二接合面412朝向半导体装置A1的上方，不与第一半导体元件1重叠，因此，第一连接部件51向第二接合面412的接合变得容易。因此，半导体装置A1能够容易地对驱动信号向输入电极(第三电极13)进行布线，其中，驱动信号用于进行第一半导体元件1的导通截止控制。
半导体装置A1具有第一半导体元件1和第二半导体元件2。第一半导体元件1在俯视图中与第二半导体元件2重叠。这样，在配置成将第一半导体元件1层叠在第二半导体元件2之上时，第三电极13与第二半导体元件2对置，由此，更难以将第一连接部件51直接与第三电极13接合。在半导体装置A1中，在第一半导体元件1的下方(z1方向)，除了第二半导体元件2之外，还配置有第三连接部件53、第三引线33，因此，第一连接部件51向第三电极13的接合变得更困难。但是，在半导体装置A1中，通过布线部件4(第一导通部件41)，第二接合面412朝向半导体装置A1的上方，因此，第一连接部件51的接合变得容易。即，半导体装置A1在以堆叠构造安装第一半导体元件1和第二半导体元件2且对第一半导体元件1和第二半导体元件2分别进行倒装芯片安装方面更有效。
在半导体装置A1中，第一导通部件41包含从第一接合面411和第二接合面412凹陷的凹面413。根据该结构，第一导通部件41相对于第一半导体元件1仅是第一接合面411经由上述导电性接合材料913与第三电极13导通接合。因此，半导体装置A1能够抑制第一导通部件41与第一半导体元件1的意外导通。例如，能够抑制与第三电极13同样地形成于第一主面101的第一电极11与第一导通部件41的意外导通。
在半导体装置A1中，对第二半导体元件2进行倒装芯片安装，第五电极22(源极电极)与第三引线33接合。根据该结构，能够提高由于第二半导体元件2的开关动作而产生的热的散热性。
在半导体装置A1中，第二接合面412在俯视图中与第三连接部件53(夹设部531)、第二半导体元件2以及第三引线33(焊盘部331)重叠(参照图13)。根据该结构，在将第一连接部件51与第二接合面412接合时，对第二接合面412施加向z方向下方的按压力。与之相对地，布线部件4被第三连接部件53、第二半导体元件2以及第三引线33支承，因此，能够抑制该按压力导致的布线部件4的位置偏移和第一连接部件51的接合不良。
图15表示第二实施方式的半导体装置A2。图15是表示半导体装置A2的剖视图，与图13的截面对应。如图15所示，半导体装置A2与半导体装置A1相比，不同点在于第一半导体元件1的一部分被树脂部件43覆盖。
在半导体装置A2中，树脂部件43除了第一半导体元件1的第一背面102以外，覆盖第一半导体元件1。即，第一背面102从树脂部件43露出。第一半导体元件1的第一电极11形成于第一背面102，因此，第一半导体元件1的第一电极11从树脂部件43露出。
在半导体装置A2中，如图15所示，第二接合面412位于比第一接合面411靠上方(z2方向)的位置，与第一半导体元件1的第一背面102位于同一平面上。由此，即使是树脂部件43局部地覆盖第一半导体元件1时，也能使第二接合面412从树脂部件43露出。
在半导体装置A2中，在半导体装置A2的制造时，事先将第一半导体元件1一体地形成于布线部件4。例如，在将第一导通部件41接合于第一半导体元件1的第三电极13，且将第二导通部件42接合于第一半导体元件1的第二电极12之后，利用树脂部件43覆盖第一半导体元件1、第一导通部件41以及第二导通部件42。由此，形成第一半导体元件1为一体的布线部件4。这样，事先形成第一半导体元件1为一体的布线部件4，制造半导体装置A2。
在半导体装置A2中，也能够获得与半导体装置A1同样的效果。
图16表示第三实施方式的半导体装置A3。图16是表示半导体装置A3的剖视图，与图13的截面对应。如图16所示，半导体装置A3与半导体装置A1相比，不同点在于：布线部件4不包含第二导通部件42，第三连接部件53的夹设部531包含第一部531a和第二部531b。
如图16所示，第一部531a的x方向的尺寸比第二部531b大。即，第一部531a比第二部531b厚。第二电极12经由导电性接合材料912接合于第一部531a的上表面。第一部531a在俯视图中配置于与半导体装置A1的第二导通部件42相同(或大致相同)的位置。布线部件4经由导电性接合材料94接合于第二部531b的上表面。第一部531a的上表面与布线部件4的上表面在z方向上配置于相同(或大致相同)的位置。
在半导体装置A3中，也能够获得与半导体装置A1同样的效果。
图17表示第四实施方式的半导体装置A4。图17是表示半导体装置A4的剖视图，与图13的截面对应。如图17所示，半导体装置A4与半导体装置A3相比，不同点在于布线部件4不包含树脂部件43。此外，如图17所示，第三连接部件53的夹设部531与半导体装置A2的夹设部531一样包含第一部531a和第二部531b。
在半导体装置A3中，布线部件4仅由第一导通部件41构成。第一导通部件41被密封部件6覆盖。因此，半导体装置A3中的覆盖面414被密封部件6覆盖。在半导体装置A3中，在将第一半导体元件1搭载于第一部531a(夹设部531)上之前，预先将第一导通部件41接合于第一半导体元件1的第三电极13，由此，第一导通部件41以与第三连接部件53分离的姿态被支承。
在半导体装置A4中，也能够获得与半导体装置A1同样的效果。
图18和图19表示第五实施方式的半导体装置A5。图18和图19是表示半导体装置A5的俯视图。在图18中，用假想线表示密封部件6，在图19中，省略第二连接部件52，用假想线表示第一半导体元件1和密封部件6。如图18和图19所示，半导体装置A5与半导体装置A1相比，不同点在于：在第一导通部件41中，第一接合面411和第二接合面412沿着x方向分离地配置。
在半导体装置A5中，如上所述，第二接合面412位于第一接合面411的x方向的一侧(x1方向侧)。这样，在俯视图中，第二接合面412不与第一半导体元件1以及第二连接部件52重叠。
在半导体装置A5中，也能够获得与半导体装置A1同样的效果。
图20和图21表示第六实施方式的半导体装置A6。图20是表示半导体装置A6的俯视图，用假想线表示第二连接部件52和密封部件6。图21是沿着图20的XXI-XXI线的剖视图。如图20和图21所示，半导体装置A6与半导体装置A5相比，不同点在于：第一半导体元件1的俯视尺寸与第二半导体元件2的俯视尺寸相同(或大致相同)。此外，在半导体装置A6中，与半导体装置A5一样地使用第一接合面411和第二接合面412沿着y方向配置的第一导通部件41。
在半导体装置A6中，如上所述，第一半导体元件1的俯视尺寸与第二半导体元件2的俯视尺寸相同(或大致相同)。在图20和图21所示的例子中，第一半导体元件1配置成与第二半导体元件2相比在x2方向上稍微偏移。
在半导体装置A6中，也能够获得与半导体装置A1同样的效果。
在第一实施方式至第四实施方式中，表示了第一接合面411和第二接合面412沿着y方向配置的例子，在第五实施方式和第六实施方式中，表示了第一接合面411和第二接合面412沿着x方向配置的例子，但第一接合面411和第二接合面412的各配置可以适当变更。图22是表示该变形例的半导体装置的俯视图，与图19对应。图22所示的半导体装置是在半导体装置A5中变更了第二接合面412的位置的半导体装置。例如图22所示，使凹面413在俯视图中弯曲，由此，能够根据其他构成要素的形状以及位置等适当变更第一接合面411和第二接合面412的各配置。
在第一实施方式至第六实施方式中，展示了第二半导体元件2是晶体管的例子，但不限于此，也可以是二极管、IC等。例如在第二半导体元件2为二极管的例子中，第二半导体元件2具有2个电极，这2个电极可以在第二主面201和第二背面202分别各设置1个，也可以设置在第二主面201或第二背面202的任一方中。另外，在各半导体装置A1～A6中，代替第二半导体元件2，也可以具有电阻器或电容器等电子部件。另外，在各半导体装置A1～A6中，还可以不具有第二半导体元件2。此外，在这些变形例中，多个引线3的配置、形状以及数量可以适当变更。
在第一实施方式至第六实施方式中，各半导体装置A1～A6也可以代替多个引线3而具有形成有布线图案的玻璃环氧基板、硅基板、陶瓷基板等。
本公开的半导体装置不限于上述的实施方式。本公开的半导体装置的各部分的具体结构可以自由地进行各种设计变更。本公开包含以下的附记所记载的实施方式。
附记1.
一种半导体装置，具有：
第一半导体元件，其具有第一电极、第二电极以及第三电极，并根据输入到所述第三电极的第一驱动信号对所述第一电极和所述第二电极之间进行导通截止控制；
第一导通部件，其与所述第三电极接合；以及
第一连接部件，其与所述第一导通部件接合，
所述第一半导体元件具有：第一主面以及第一背面，它们在所述第一半导体元件的厚度方向上分离，
在所述第一主面形成有所述第二电极以及所述第三电极，
在所述第一背面形成有所述第一电极，
所述第一导通部件具有：
第一接合面以及第二接合面，其分别在所述厚度方向上朝向与所述第一背面相同的方向，且相互分离；以及
凹面，其以所述第一接合面以及所述第二接合面为基准在所述厚度方向上凹陷，
所述第一接合面与所述第三电极接合，
所述第二接合面与所述第一连接部件接合，且在所述厚度方向上观察时不与所述第一半导体元件重叠。
附记2.
根据附记1所述的半导体装置，其中，
所述半导体装置还具有：多个引线，其在所述厚度方向上配置于比所述第一半导体元件更朝向所述第一主面的方向，
所述多个引线包含：第一引线，其与所述第一连接部件连接。
附记3.
根据附记2所述的半导体装置，其中，
所述半导体装置还具有：第二连接部件，其与所述第一电极接合，
所述多个引线包含：第二引线，其与所述第二连接部件接合，
所述第一电极与所述第二引线经由所述第二连接部件导通。
附记4.
根据附记3所述的半导体装置，其中，
所述半导体装置还具有：第二半导体元件，其在所述厚度方向上具有朝向与所述第一主面相同的方向的第二主面、以及朝向与所述第一背面相同的方向的第二背面，
所述多个引线包含：第三引线，其在所述厚度方向上相对于所述第二半导体元件位于所述第一半导体元件的相反侧，且搭载有所述第二半导体元件。
附记5.
根据附记4所述的半导体装置，其中，
所述第二半导体元件具有第四电极以及第五电极，所述第四电极形成于所述第二背面，所述第五电极形成于所述第二主面，
所述第三引线与所述第五电极接合。
附记6.
根据附记5所述的半导体装置，其中，
所述第一半导体元件与所述第二半导体元件在所述厚度方向上观察时重叠，
所述第二半导体元件与所述第一主面对置。
附记7.
根据附记6所述的半导体装置，其中，
所述第三电极在所述厚度方向上观察时与所述第二半导体元件重叠。
附记8.
根据附记7所述的半导体装置，其中，
所述第二半导体元件具有形成于所述第二主面的第六电极，并根据输入到所述第六电极的第二驱动信号对所述第四电极和所述第五电极之间进行导通截止控制。
附记9.
根据附记8所述的半导体装置，其中，
所述多个引线包含：第四引线，其与所述第六电极接合。
附记10.
根据附记9所述的半导体装置，其中，
所述半导体装置还具有：板状的第三连接部件，其与所述第二电极和所述第四电极导通，
所述多个引线包含：第五引线，其与所述第三连接部件接合，
所述第二电极以及所述第四电极与所述第五引线经由所述第三连接部件导通。
附记11.
根据附记10所述的半导体装置，其中，
所述半导体装置还具有：绝缘性的树脂部件，其覆盖所述第一导通部件，
所述第一导通部件具有：覆盖面，其在所述厚度方向上朝向所述第一接合面以及所述第二接合面的相反侧，且被所述树脂部件覆盖，
所述第二接合面从所述树脂部件露出。
附记12.
根据附记11所述的半导体装置，其中，
所述半导体装置还具有：第二导通部件，其在所述厚度方向上被所述第一半导体元件和所述第二半导体元件夹着，且与所述第一导通部件绝缘，
所述第二电极和所述第四电极经由所述第二导通部件导通。
附记13.
根据附记12所述的半导体装置，其中，
所述第三连接部件在所述厚度方向上被所述第二导通部件和所述第四电极夹着，
所述第二导通部件和所述第四电极经由所述第三连接部件导通。
附记14.
根据附记13所述的半导体装置，其中，
所述树脂部件覆盖所述第二导通部件，
所述第二导通部件具有：第一顶面，其与所述第三连接部件接合，
所述第一顶面从所述树脂部件露出。
附记15.
根据附记14所述的半导体装置，其中，
所述第二导通部件具有：第二顶面，其与所述第二电极接合，
所述第二顶面从所述树脂部件露出，
所述第二顶面和所述第二接合面位于与所述厚度方向正交的同一平面上。
附记16.
根据附记14所述的半导体装置，其中，
所述树脂部件覆盖所述第一半导体元件，
所述第二接合面和所述第一背面位于与所述厚度方向正交的同一平面上。
附记17.
根据附记12～16中任一项所述的半导体装置，其中，
所述半导体装置还具有：密封部件，其覆盖所述第一半导体元件、所述第二半导体元件、所述第一导通部件以及所述第二导通部件。
符号说明
A1～A6：半导体装置 1：第一半导体元件
101：第一主面 102：第一背面
11：第一电极 12：第二电极
13：第三电极 2：第二半导体元件
201：第二主面 202：第二背面
21：第四电极 22：第五电极
23：第六电极 3：引线
31：第一引线 32：第二引线
33：第三引线 331：焊盘部
332：悬吊部 34：第四引线
341：焊盘部 35：第五引线
36：第六引线 4：布线部件
41：第一导通部件 411：第一接合面
412：第二接合面 413：凹面
414：覆盖面 42：第二导通部件
421：第一顶面 422：第二顶面
43：树脂部件 5：连接部件
51：第一连接部件 52：第二连接部件
521：接合部 522：接合部
523：连结部 53：第三连接部件
531：夹设部 531a：第一部
531b：第二部 532：接合部
533：连结部 54：第四连接部件
6：密封部件 61：树脂主面
62：树脂背面 631～634：树脂侧面
911～913、921～923、94、952、953：导电性接合材料。

Claims (17)

1.一种半导体装置，其特征在于，具有：
第一半导体元件，其具有第一电极、第二电极以及第三电极，并根据输入到所述第三电极的第一驱动信号对所述第一电极和所述第二电极之间进行导通截止控制；
第一导通部件，其与所述第三电极接合；以及
第一连接部件，其与所述第一导通部件接合，
所述第一半导体元件具有：第一主面以及第一背面，它们在所述第一半导体元件的厚度方向上分离，
在所述第一主面形成有所述第二电极以及所述第三电极，
在所述第一背面形成有所述第一电极，
所述第一导通部件具有：
第一接合面以及第二接合面，其分别在所述厚度方向上朝向与所述第一背面相同的方向，且相互分离；以及
凹面，其以所述第一接合面以及所述第二接合面为基准在所述厚度方向上凹陷，
所述第一接合面与所述第三电极接合，
所述第二接合面与所述第一连接部件接合，且在所述厚度方向上观察时不与所述第一半导体元件重叠。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具有：多个引线，其在所述厚度方向上配置于比所述第一半导体元件更朝向所述第一主面的方向，
所述多个引线包含：第一引线，其与所述第一连接部件连接。
3.根据权利要求2所述的半导体装置，其特征在于，
所述半导体装置还具有：第二连接部件，其与所述第一电极接合，
所述多个引线包含：第二引线，其与所述第二连接部件接合，
所述第一电极与所述第二引线经由所述第二连接部件导通。
4.根据权利要求3所述的半导体装置，其特征在于，
所述半导体装置还具有：第二半导体元件，其在所述厚度方向上具有朝向与所述第一主面相同的方向的第二主面、以及朝向与所述第一背面相同的方向的第二背面，
所述多个引线包含：第三引线，其在所述厚度方向上相对于所述第二半导体元件位于所述第一半导体元件的相反侧，且搭载有所述第二半导体元件。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第二半导体元件具有第四电极以及第五电极，所述第四电极形成于所述第二背面，所述第五电极形成于所述第二主面，
所述第三引线与所述第五电极接合。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第一半导体元件与所述第二半导体元件在所述厚度方向上观察时重叠，
所述第二半导体元件与所述第一主面对置。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第三电极在所述厚度方向上观察时与所述第二半导体元件重叠。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第二半导体元件具有形成于所述第二主面的第六电极，并根据输入到所述第六电极的第二驱动信号对所述第四电极和所述第五电极之间进行导通截止控制。
9.根据权利要求8所述的半导体装置，其特征在于，
所述多个引线包含：第四引线，其与所述第六电极接合。
10.根据权利要求9所述的半导体装置，其特征在于，
所述半导体装置还具有：板状的第三连接部件，其与所述第二电极和所述第四电极导通，
所述多个引线包含：第五引线，其与所述第三连接部件接合，
所述第二电极以及所述第四电极与所述第五引线经由所述第三连接部件导通。
11.根据权利要求10所述的半导体装置，其特征在于，
所述半导体装置还具有：绝缘性的树脂部件，其覆盖所述第一导通部件，
所述第一导通部件具有：覆盖面，其在所述厚度方向上朝向所述第一接合面以及所述第二接合面的相反侧，且被所述树脂部件覆盖，
所述第二接合面从所述树脂部件露出。
12.根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置还具有：第二导通部件，其在所述厚度方向上被所述第一半导体元件和所述第二半导体元件夹着，且与所述第一导通部件绝缘，
所述第二电极和所述第四电极经由所述第二导通部件导通。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第三连接部件在所述厚度方向上被所述第二导通部件和所述第四电极夹着，
所述第二导通部件和所述第四电极经由所述第三连接部件导通。
14.根据权利要求13所述的半导体装置，其特征在于，
所述树脂部件覆盖所述第二导通部件，
所述第二导通部件具有：第一顶面，其与所述第三连接部件接合，
所述第一顶面从所述树脂部件露出。
15.根据权利要求14所述的半导体装置，其特征在于，
所述第二导通部件具有：第二顶面，其与所述第二电极接合，
所述第二顶面从所述树脂部件露出，
所述第二顶面和所述第二接合面位于与所述厚度方向正交的同一平面上。
16.根据权利要求14所述的半导体装置，其特征在于，
所述树脂部件覆盖所述第一半导体元件，
所述第二接合面和所述第一背面位于与所述厚度方向正交的同一平面上。
17.根据权利要求12～16中任一项所述的半导体装置，其特征在于，
所述半导体装置还具有：密封部件，其覆盖所述第一半导体元件、所述第二半导体元件、所述第一导通部件以及所述第二导通部件。
CN202180072560.6A 2020-12-15 2021-11-18 半导体装置 Pending CN116368618A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020207600 2020-12-15
JP2020-207600 2020-12-15
PCT/JP2021/042420 WO2022130889A1 (ja) 2020-12-15 2021-11-18 半導体装置

Publications (1)

Publication Number Publication Date
CN116368618A true CN116368618A (zh) 2023-06-30

Family

ID=82058732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180072560.6A Pending CN116368618A (zh) 2020-12-15 2021-11-18 半导体装置

Country Status (5)

Country Link
US (1) US20230275006A1 (zh)
JP (1) JPWO2022130889A1 (zh)
CN (1) CN116368618A (zh)
DE (1) DE112021003551T5 (zh)
WO (1) WO2022130889A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024190426A1 (ja) * 2023-03-15 2024-09-19 ローム株式会社 半導体装置および車両

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package
US20120326287A1 (en) * 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
JP6083109B2 (ja) * 2012-01-18 2017-02-22 富士電機株式会社 半導体装置
JP6161251B2 (ja) 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6041262B2 (ja) * 2012-11-29 2016-12-07 国立研究開発法人産業技術総合研究所 半導体モジュール
WO2016024333A1 (ja) * 2014-08-12 2016-02-18 新電元工業株式会社 半導体モジュール
JP6162764B2 (ja) * 2015-09-17 2017-07-12 ローム株式会社 半導体装置、および、半導体装置の実装構造

Also Published As

Publication number Publication date
JPWO2022130889A1 (zh) 2022-06-23
US20230275006A1 (en) 2023-08-31
WO2022130889A1 (ja) 2022-06-23
DE112021003551T5 (de) 2023-05-25

Similar Documents

Publication Publication Date Title
CN110137160B (zh) 半导体器件
CN117712049B (zh) 半导体模块
CN117833610A (zh) 半导体模块
CN116936561B (zh) 半导体模块
WO2021251126A1 (ja) 半導体装置
CN115335991A (zh) 电子装置
CN116845058B (zh) 半导体模块
CN116368618A (zh) 半导体装置
CN116018677A (zh) 半导体模块
WO2022070741A1 (ja) 半導体装置
CN116195056A (zh) 半导体模块
WO2022264833A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
US20240186256A1 (en) Semiconductor device
WO2022145250A1 (ja) 半導体装置
US20240304527A1 (en) Power module having a multi-level lead frame
WO2023218943A1 (ja) 半導体装置
WO2023149276A1 (ja) 半導体装置
WO2021215294A1 (ja) 半導体装置
WO2022259824A1 (ja) 接合構造および半導体装置
WO2024075514A1 (ja) 接合構造体および半導体装置
US20240047433A1 (en) Semiconductor device
JP2023130642A (ja) 半導体装置
CN117652023A (zh) 半导体装置
CN117223103A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination