CN117652023A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117652023A
CN117652023A CN202280048269.XA CN202280048269A CN117652023A CN 117652023 A CN117652023 A CN 117652023A CN 202280048269 A CN202280048269 A CN 202280048269A CN 117652023 A CN117652023 A CN 117652023A
Authority
CN
China
Prior art keywords
wiring portion
conductive
semiconductor device
semiconductor elements
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280048269.XA
Other languages
English (en)
Inventor
谷川昂平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117652023A publication Critical patent/CN117652023A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08153—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/08155—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置具备导电基板、多个第一半导体元件以及第一导通部件。上述导电基板具有朝向厚度方向的一侧的主面。上述多个第一半导体元件与上述主面接合且分别具有开关功能。上述第一导通部件包括：第一配线部，其在与上述厚度方向正交的x方向上延伸；第二配线部，其相对于该第一配线部在与上述厚度方向以及x方向双方正交的y方向上远离，而且在x方向上延伸；第三配线部，其与第一配线部(51)以及第二配线部(52)连结，而且在y方向上延伸，并与上述多个第一半导体元件连接；第四配线部，其相对于该第三配线部在x方向上远离，而且与上述第一配线部以及第二配线部连结并在y方向上延伸；以及第五配线部，其在y方向上位于上述第一配线部以及第二配线部之间，而且与上述第三配线部及第四配线部连结。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，公知有具备MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)等电力用开关元件的半导体装置。这样的半导体装置搭载于从工业设备至家电、信息终端、汽车用设备的各种电子设备。在专利文献1中公开了以往的半导体装置(功率模块)。专利文献1所记载的半导体装置具备半导体元件以及支撑基板。半导体元件例如是Si(硅)制的IGBT。支撑基板支撑半导体元件。支撑基板包含绝缘性的基体材料和层叠于基体材料的主面以及背面的导体层。基体材料例如由陶瓷构成。各导体层例如由Cu(铜)构成，在一方的导体层接合有半导体元件。
现有技术文献
专利文献
专利文献1：日本特开2015－220382号公报
发明内容
发明所要解决的课题
近年来，要求电子设备的高性能化、小型化等。因此，需要搭载于电子设备的半导体模块的性能提高、小型化等。
本公开是基于上述的情况而研究出的方案，一个课题是提供一种能够与上述的要求相应的半导体装置(半导体模块)。另外，本公开的另一个课题是提供一种适合于流过大电流的半导体装置。
由本公开提供的半导体装置具备：导电基板，其具有朝向厚度方向的一侧的主面、以及朝向与上述主面相反的一侧的背面；多个第一半导体元件，其与上述主面接合，且具有开关功能；以及第一导通部件，其构成通过上述多个第一半导体元件开关的主电路电流的路径，上述第一导通部件包含第一配线部、第二配线部、第三配线部、第四配线部以及第五配线部，上述第一配线部在与上述厚度方向正交的第一方向上延伸，上述第二配线部相对于上述第一配线部在与上述厚度方向以及上述第一方向双方正交的第二方向上远离，并且在上述第一方向上延伸，上述第三配线部与上述第一配线部以及上述第二配线部双方连结，并且在上述第二方向上延伸，上述第四配线部相对于上述第三配线部在上述第一方向上远离，并且与上述第一配线部以及上述第二配线部双方连结并在上述第二方向上延伸，上述第五配线部在上述第二方向上位于上述第一配线部以及上述第二配线部之间，并且与上述第三配线部以及上述第四配线部双方连结，上述第三配线部与上述多个第一半导体元件连接。
发明的效果
根据本公开的半导体装置，能够提供例如在流过大电流方面优选的构造。
本公开的其它特征以及优点通过参照附图在以下进行的详细的说明将更加清楚。
附图说明
图1是表示本公开的第一实施方式的半导体装置的立体图。
图2是在图1的立体图中省略了封固树脂的图。
图3是在图2的立体图中省略了第一导通部件的图。
图4是图1所示的半导体装置的俯视图。
图5是在图4的俯视图中用想像线示出封固树脂的图。
图6是图1所示的半导体装置的右侧视图，是用想像线示出封固树脂的图。
图7是放大了图5的一部分的局部放大图，省略了封固树脂。
图8是第一导通部件的俯视图。
图9是在图5的俯视图中省略了封固树脂以及第一导通部件，并用想像线示出第二导通部件的图。
图10是图1所示的半导体装置的右侧视图。
图11是图1所示的半导体装置的仰视图。
图12是沿图5的XII－XII线的剖视图。
图13是沿图5的XIII－XIII线的剖视图。
图14是放大了图13的一部分的局部放大图。
图15是放大了图13的一部分的局部放大图。
图16是沿图5的XVI－XVI线的剖视图。
图17是沿图5的XVII－XVII线的剖视图。
图18是沿图5的XVIII－XVIII线的剖视图。
图19是表示第一实施方式的变形例的半导体装置的与图7相同的俯视图(省略了封固树脂)。
图20是沿图19的XX－XX线的剖视图。
图21是沿图19的XXI－XXI线的剖视图。
具体实施方式
以下，参照附图对本公开的优选的实施方式进行具体说明。
本公开中的“第一”、“第二”、“第三”等的用语仅用作标记，并非意在对对这些对象物标注顺序。
在本公开中，“某物A形成于某物B”以及“某物A形成于某物B上”，只要没有特别说明，则包含“某物A直接形成于某物B”、以及“在某物A与某物B之间夹设有其它物并且某物A形成于某物B”。同样，“某物A配置于某物B”以及“某物A配置于某物B上”，只要没有特别说明，则包含“某物A直接配置于某物B”、以及“在某物A与某物B之间夹设有其它物并且某物A配置于某物B”。同样，“某物A位于某物B上”，只要没有特别说明，则包含“某物A与某物B相接，某物A位于某物B上”，以及“在某物A与某物B之间夹设有其它物并且某物A位于某物B上”。另外，“某物A与某物B在某方向上观察时重叠”，只要没有特别说明，则包含“某物A与某物B全部重叠”、以及“某物A与某物B的一部分重叠”。
图1～图18表示本公开的第一实施方式的半导体装置。本实施方式的半导体装置A1具备多个第一半导体元件10A、多个第二半导体元件10B、导电基板2、支撑基板3、第一端子41、第二端子42、多个第三端子43、第四端子44、多个控制端子45、控制端子支撑体48、第一导通部件5、第二导通部件6以及封固树脂8。
图1是表示半导体装置A1的立体图。图2是在图1的立体图中省略了封固树脂8的图。图3是在图2的立体图中省略了第一导通部件5的图。图4是表示半导体装置A1的俯视图。图5是在图4的俯视图中用想像线示出封固树脂8的图。图6是半导体装置A1的右侧视图，是用想像线示出封固树脂8的图。图7是放大了图5的一部分的局部放大图，且省略了封固树脂8。图8是第一导通部件5的俯视图。图9是在图5的俯视图中省略了封固树脂8以及第一导通部件5并用想像线示出第二导通部件6的图。图10是半导体装置A1的右侧视图。图11是半导体装置A1的仰视图。图12是沿图5的XII－XII线的剖视图。图13是沿图5的XIII－XIII线的剖视图。图14以及图15是放大了图13的一部分的局部放大图。图16是沿图5的XVI－XVI线的剖视图。图17是沿图5的XVII－XVII线的剖视图。图18是沿图5的XVIII－XVIII线的剖视图。
为了便于说明，参照相互正交的三个方向(x方向、y方向、z方向)。z方向例如是半导体装置A1的厚度方向。x方向是半导体装置A1的俯视图(参照图4)中的左右方向。y方向是半导体装置A1的俯视图(参照图4)中的上下方向。在以下的说明中，“俯视”是指在z方向上观察时。x方向是“第一方向”的一例，y方向是“第二方向”的一例。
多个第一半导体元件10A以及多个第二半导体元件10B分别是成为半导体装置A1的功能中枢的电子部件。各第一半导体元件10A以及各第二半导体元件10B的构成材料例如是以SiC(碳化硅)为主的半导体材料。该半导体材料不限定于SiC，也可以是Si(硅)、GaN(氮化镓)或者C(金刚石)等。各第一半导体元件10A以及各第二半导体元件10B例如是MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等具有开关功能的功率半导体芯片。在本实施方式中，示出了第一半导体元件10A以及第二半导体元件10B为MOSFET的情况，但并不限定于此，也可以是IGBT(Insulated GateBipolar Transistor；绝缘栅极双极晶体管)等其它晶体管。各第一半导体元件10A以及各第二半导体元件10B均为相同元件。各第一半导体元件10A以及各第二半导体元件10B例如是n通道型的MOSFET，但也可以是p通道型的MOSFET。
如图14、图15所示，第一半导体元件10A以及第二半导体元件10B分别具有元件主面101以及元件背面102。在各第一半导体元件10A以及各第二半导体元件10B中，元件主面101与元件背面102在z方向上隔开间隔。元件主面101朝向z2方向，元件背面102朝向z1方向。
在本实施方式中，半导体装置A1具备四个第一半导体元件10A和四个第二半导体元件10B，但第一半导体元件10A的个数以及第二半导体元件10B的个数并不限定于本结构，根据半导体装置A1所要求的性能来适当变更。在图9的例子中，第一半导体元件10A以及第二半导体元件10B分别各配置四个。第一半导体元件10A以及第二半导体元件10B的个数也可以分别是两个或者三个、也可以分别是五个以上。第一半导体元件10A的个数和第二半导体元件10B的个数既可以相等、也可以不同。第一半导体元件10A以及第二半导体元件10B的个数根据半导体装置A1所处理的电流容量来决定。
半导体装置A1例如作为半桥型的开关电路而构成。该情况下，多个第二半导体元件10B构成半导体装置A1的上臂电路，多个第一半导体元件10A构成下臂电路。在上臂电路中，多个第二半导体元件10B彼此并联连接，在下臂电路中，多个第一半导体元件10A彼此并联连接。各第二半导体元件10B与各第一半导体元件10A串联连接，构成桥接层。
如图9以及图17等所示，多个第一半导体元件10A分别搭载于导电基板2。在图9所示的例子中，多个第一半导体元件10A例如在y方向上排列，且彼此隔开间隔。各第一半导体元件10A经由导电性接合材料19而与导电基板2(后述的第一导电部2A)导通接合。各第一半导体元件10A与第一导电部2A接合时，元件背面102与第一导电部2A对置。
如图9以及图18等所示，多个第二半导体元件10B分别搭载于导电基板2。在图9所示的例子中，多个第二半导体元件10B例如在y方向上排列，且彼此隔开间隔。各第二半导体元件10B经由导电性接合材料19而与导电基板2(后述的第二导电部2B)导通接合。各第二半导体元件10B与第二导电部2B接合时，元件背面102与第二导电部2B对置。如从图9理解的那样，在x方向上观察时，多个第一半导体元件10A与多个第二半导体元件10B重叠，但也可以不重叠。
多个第一半导体元件10A以及多个第二半导体元件10B分别具有第一主面电极11、第二主面电极12、第三主面电极13以及背面电极15。以下说明的第一主面电极11、第二主面电极12、第三主面电极13以及背面电极15的结构在各第一半导体元件10A以及各第二半导体元件10B中共用。第一主面电极11、第二主面电极12以及第三主面电极13设于元件主面101。第一主面电极11、第二主面电极12以及第三主面电极13由未图示的绝缘膜绝缘。背面电极15设于元件背面102。
第一主面电极11例如是栅极电极，输入有用于使第一半导体元件10A(第二半导体元件10B)驱动的驱动信号(例如栅极电压)。在第一半导体元件10A(第二半导体元件10B)中，第二主面电极12例如是源极电极，且流动源极电流。第三主面电极13例如是源极感测电极，且流动源极电流。背面电极15例如是漏极电极，且流动漏极电流。背面电极15覆盖元件背面102的整个区域(或者大致整个区域)。背面电极15例如通过镀Ag(银)而构成。
若向第一主面电极11(栅极电极)输入驱动信号(栅极电压)，则各第一半导体元件10A(各第二半导体元件10B)根据该驱动信号，切换导通状态和断开状态。在导通状态下，电流从背面电极15(漏极电极)向第二主面电极12(源极电极)流动，在断开状态下，该电流不流动。也就是，各第一半导体元件10A(各第二半导体元件10B)进行开关动作。半导体装置A1利用多个第一半导体元件10A以及多个第二半导体元件10B的开关功能，将输入到一个第四端子44与两个第一端子41以及第二端子42之间的直流电压例如转换为交流电压，并从第三端子43输出交流电压。
如图5、图9等所示，在半导体装置A1中，具备热敏电阻17。热敏电阻17用作温度检测用传感器。
导电基板2支撑多个第一半导体元件10A以及多个第二半导体元件10B。导电基板2经由导电性接合材料29而接合于支撑基板3上。导电基板2例如俯视时为矩形形状。导电基板2与第一导通部件5以及第二导通部件6一起构成由多个第一半导体元件10A以及多个第二半导体元件10B开关的主电路电流的路径。
导电基板2包含第一导电部2A以及第二导电部2B。第一导电部2A以及第二导电部2B分别是金属制的板状部件。该金属例如是Cu(铜)或者Cu合金。第一导电部2A以及第二导电部2B与第一端子41、第二端子42、多个第三端子43、以及第四端子44一起构成向多个第一半导体元件10A以及多个第二半导体元件10B导通的导通路径。如图12～图18所示，第一导电部2A以及第二导电部2B分别经由导电性接合材料29而接合于支撑基板3上。在第一导电部2A经由导电性接合材料19分别接合有多个第一半导体元件10A。在第二导电部2B经由导电性接合材料19分别接合有多个第二半导体元件10B。导电性接合材料19以及导电性接合材料29的构成材料没有特别限定，例如是焊锡、金属糊料、或者烧结金属等。如图3、图9、图12以及图13所示，第一导电部2A以及第二导电部2B在x方向上隔开间隔。在这些图所示的例子中，第一导电部2A位于比第二导电部2B靠x1方向。第一导电部2A以及第二导电部2B例如俯视时分别为矩形形状。第一导电部2A以及第二导电部2B在x方向上观察时重叠。第一导电部2A以及第二导电部2B分别是，例如x方向的尺寸为15mm～25mm，例如y方向的尺寸为30mm～40mm，z方向的尺寸为1.0mm～5.0mm(优选为2.0mm左右)。
导电基板2具有主面201以及背面202。如图12、图13以及图16～图18所示，主面201以及背面202在z方向上隔开间隔。主面201朝向z2方向，背面202朝向z1方向。主面201是将第一导电部2A的上表面和第二导电部2B的上表面合起来的面。背面202是将第一导电部2A的下表面和第二导电部2B的下表面合起来的面。背面202以与支撑基板3对置的方式与支撑基板3接合。
支撑基板3支撑导电基板2。支撑基板3例如由AMB(Active Metal Brazing，活性金属钎焊)基板构成。支撑基板3包含绝缘层31、第一金属层32以及第二金属层33。
绝缘层31例如是热传导性优异的陶瓷。作为这样的陶瓷，例如有SiN(氮化硅)。绝缘层31并不限于陶瓷，也可以是绝缘树脂片等。绝缘层31例如俯视时为矩形形状。
第一金属层32形成于绝缘层31的上表面(朝向z2方向的面)。第一金属层32的构成材料例如包含Cu。该构成材料也可以包含Al(铝)而不是Cu。第一金属层32包含第一部分32A以及第二部分32B。第一部分32A以及第二部分32B在x方向上隔开间隔。第一部分32A位于第二部分32B的x1方向侧。第一部分32A供第一导电部2A接合，且支撑第一导电部2A。第二部分32B供第二导电部2B接合，且支撑第二导电部2B。第一部分32A以及第二部分32B例如俯视时分别为矩形形状。
第二金属层33形成于绝缘层31的下表面(朝向z1方向的面)。第二金属层33的构成材料与第一金属层32的构成材料相同。在图11所示的例子中，第二金属层33的下表面(后述的底面302)例如从封固树脂8露出。该下表面也可以不从封固树脂8露出而是被封固树脂8覆盖。在俯视时，第二金属层33与第一部分32A以及第二部分32B双方重叠。
如图12～图18所示，支撑基板3具有支撑面301以及底面302。支撑面301与底面302在z方向上隔开间隔。支撑面301朝向z2方向，底面302朝向z1方向。如图11所示，底面302从封固树脂8露出。支撑面301是第一金属层32的上表面，是将第一部分32A的上表面和第二部分32B的上表面合在一起的面。支撑面301与导电基板2对置，且供导电基板2接合。底面302是第二金属层33的下表面。在底面302，能够安装未图示的散热部件(例如散热器)等。支撑基板3的z方向的尺寸(从支撑面301至底面302的沿z方向的距离)例如是0.7mm～2.0mm。
第一端子41、第二端子42、多个第三端子43、以及第四端子44分别由板状的金属板构成。该金属板的构成材料例如是Cu或者Cu合金。在图1～图5、图9以及图11所示的例子中，半导体装置A1具备各一个第一端子41、第二端子42及第四端子44、以及两个第三端子43。
在第一端子41、第二端子42以及第四端子44输入有成为电力转换对象的直流电压。第四端子44是正极(P端子)，第一端子41以及第二端子42分别是负极(N端子)。从多个第三端子43输出利用第一半导体元件10A以及第二半导体元件10B进行了电力转换的交流电压。第一端子41、第二端子42、多个第三端子43、以及第四端子44分别包含被封固树脂8覆盖的部分和从封固树脂8露出的部分。
如图13所示，第四端子44与第二导电部2B一体地形成。也可以与本结构不同，第四端子44与第二导电部2B分离，且与第二导电部2B导通接合。如图9等所示，第四端子44相对于多个第二半导体元件10B以及第二导电部2B(导电基板2)位于x2方向侧。第四端子44与第二导电部2B导通，而且经由第二导电部2B而与各第二半导体元件10B的背面电极15(漏极电极)导通。
如图9所示，第一端子41以及第二端子42分别从第二导电部2B隔开间隔。如图5以及图7所示，第一端子41以及第二端子42分别供第一导通部件5接合。如图5、图9等所示，第一端子41以及第二端子42分别相对于多个第二半导体元件10B以及第二导电部2B(导电基板2)位于x2方向侧。第一端子41以及第二端子42分别与第一导通部件5导通，而且经由第一导通部件5而与各第二半导体元件10B的第二主面电极12(源极电极)导通。
如图1～图5、以及图11等所示，在半导体装置A1中，第一端子41、第二端子42以及第四端子44分别从封固树脂8向x2方向突出。第一端子41、第二端子42以及第四端子44彼此隔开间隔。第一端子41以及第二端子42在y方向上隔着第四端子44位于彼此相反的一侧。第一端子41位于第四端子44的y2方向侧，第二端子42位于第四端子44的y1方向侧。第一端子41、第二端子42以及第四端子44在y方向上观察时彼此重叠。
如从图9以及图12理解的那样，两个第三端子43分别与第一导电部2A一体地形成。也可以与本结构不同，第三端子43与第一导电部2A分离，且与第一导电部2A导通接合。如图9等所示，两个第三端子43分别相对于多个第一半导体元件10A以及第一导电部2A(导电基板2)位于x1方向侧。各第三端子43与第一导电部2A导通，而且经由第一导电部2A而与各第一半导体元件10A的背面电极15(漏极电极)导通。此外，第三端子43的个数并不限定于两个，例如也可以是一个，也可以是三个以上。例如，在第三端子43为一个的情况下，希望与第一导电部2A的y方向上的中央部分连接。
多个控制端子45分别用于控制各第一半导体元件10A以及各第二半导体元件10B的销状的端子。多个控制端子45包含多个第一控制端子46A～46D以及多个第二控制端子47A～47E。多个第一控制端子46A～46D用于各第一半导体元件10A的控制等。多个第二控制端子47A～47E用于各第二半导体元件10B的控制等。
多个第一控制端子46A～46D在y方向上隔开间隔地配置。如图9以及图13等所示，各第一控制端子46A～46D经由控制端子支撑体48(后述的第一支撑部48A)支撑于第一导电部2A。如图5以及图9所示，各第一控制端子46A～46D在x方向上位于多个第一半导体元件10A与两个第三端子43之间。
第一控制端子46A是多个第一半导体元件10A的驱动信号输入用的端子(栅极端子)。在第一控制端子46A输入有用于使多个第一半导体元件10A驱动的驱动信号(例如施加有栅极电压)。
第一控制端子46B是多个第一半导体元件10A的源极信号检测用的端子(源极感测端子)。检测从第一控制端子46B施加于多个第一半导体元件10A的各第二主面电极12(源极电极)的电压(与源极电流对应的电压)。
第一控制端子46C以及第一控制端子46D是与热敏电阻17导通的端子。
多个第二控制端子47A～47E在y方向上隔开间隔地配置。如图9以及图13等所示，各第二控制端子47A～47E经由控制端子支撑体48(后述的第二支撑部48B)支撑于第二导电部2B。如图5以及图9所示，各第二控制端子47A～47E在x方向上位于多个第二半导体元件10B与第一端子41、第二端子42以及第四端子44之间。
第二控制端子47A是多个第二半导体元件10B的驱动信号输入用的端子(栅极端子)。在第二控制端子47A输入有用于使多个第二半导体元件10B驱动的驱动信号(例如施加有栅极电压)。第二控制端子47B是多个第二半导体元件10B的源极信号检测用的端子(源极感测端子)。检测从第二控制端子47B施加于多个第二半导体元件10B的各第二主面电极12(源极电极)的电压(与源极电流对应的电压)。第二控制端子47C以及第二控制端子47D是与热敏电阻17导通的端子。第二控制端子47E是多个第二半导体元件10B的漏极信号检测用的端子(漏极感测端子)。检测从第二控制端子47E施加于多个第二半导体元件10B的各背面电极15(漏极电极)的电压(与漏极电流对应的电压)。
多个控制端子45(多个第一控制端子46A～46D以及多个第二控制端子47A～47E)分别包含支架451以及金属销452。
支架451由导电性材料构成。如图14、图15所示，支架451经由导电性接合材料459而与控制端子支撑体48(后述的第一金属层482)接合。支架451包含筒状部、上端凸边部以及下端凸边部。上端凸边部与筒状部的上方连接，下端凸边部与筒状部的下方连接。在支架451中的至少上端凸边部以及筒状部插通有金属销452。支架451被封固树脂8(后述的第二突出部852)覆盖。
金属销452是在z方向上延伸的棒状部件。金属销452通过压入到支架451来支撑。金属销452至少经由支架451而与控制端子支撑体48(后述的第一金属层482)导通。如图14、图15所示的例子，在金属销452的下端(z1方向侧的端部)在支架451的插通孔内与导电性接合材料459相接的情况下，金属销452经由导电性接合材料459而与控制端子支撑体48导通。
控制端子支撑体48支撑多个控制端子45。控制端子支撑体48在z方向上介于主面201(导电基板2)与多个控制端子45之间。
控制端子支撑体48包含第一支撑部48A以及第二支撑部48B。第一支撑部48A配置在导电基板2的第一导电部2A上，支撑多个控制端子45中的多个第一控制端子46A～46D。如图14所示，第一支撑部48A经由接合材料49而与第一导电部2A接合。接合材料49可以为导电性也可以为绝缘性，例如使用焊锡。第二支撑部48B配置在导电基板2的第二导电部2B上，支撑多个控制端子45中的多个第二控制端子47A～47E。如图15所示，第二支撑部48B经由接合材料49而与第二导电部2B接合。
控制端子支撑体48(第一支撑部48A以及第二支撑部48B各自)例如由DBC(DirectBonded Copper，直接敷铜)基板构成。控制端子支撑体48具有彼此层叠的绝缘层481、第一金属层482以及第二金属层483。
绝缘层481例如由陶瓷构成。绝缘层481例如俯视时为矩形形状。
如图14、图15等所示，第一金属层482形成于绝缘层481的上表面。各控制端子45竖立设置在第一金属层482上。第一金属层482例如是Cu或者Cu合金。如图9等所示，第一金属层482包含第一部分482A、第二部分482B、第三部分482C、第四部分482D、第五部分482E以及第六部分482F。第一部分482A、第二部分482B、第三部分482C、第四部分482D、第五部分482E以及第六部分482F彼此隔开间隔且绝缘。
第一部分482A供多个引线71接合，经由各引线71而与各第一半导体元件10A(各第二半导体元件10B)的第一主面电极11(栅极电极)导通。第一部分482A和第六部分482F供多个引线73连接。由此，第六部分482F经由引线73以及引线71而与各第一半导体元件10A(各第二半导体元件10B)的第一主面电极11(栅极电极)导通。如图9所示，在第一支撑部48A的第六部分482F接合有第一控制端子46A，在第二支撑部48B的第六部分482F接合有第二控制端子47A。
第二部分482B供多个引线72接合，经由各引线72而与各第一半导体元件10A(各第二半导体元件10B)的第二主面电极12(源极电极)导通。如图9所示，在第一支撑部48A的第二部分482B接合有第一控制端子46B，在第二支撑部48B的第二部分482B接合有第二控制端子47B。
第三部分482C以及第四部分482D供热敏电阻17接合。如图9所示，在第一支撑部48A的第三部分482C以及第四部分482D接合有第一控制端子46C、46D，在第二支撑部48B的第三部分482C以及第四部分482D接合有第二控制端子47C、47D。
第一支撑部48A的第五部分482E不与其它结构部位导通。第二支撑部48B的第五部分482E供引线74接合，经由引线74而与第二导电部2B导通。如图9所示，在第二支撑部48B的第五部分482E接合有第二控制端子47E。上述的各引线71～74例如是键合引线。各引线71～74的结构材料例如包含Au(金)、Al或者Cu的任一个。
如图14、图15等所示，第二金属层483形成于绝缘层481的下表面。如图14所示，第一支撑部48A的第二金属层483经由接合材料49而与第一导电部2A接合。如图15所示，第二支撑部48B的第二金属层483经由接合材料49而与第二导电部2B接合。
第一导通部件5以及第二导通部件6与导电基板2一起构成由多个第一半导体元件10A以及多个第二半导体元件10B开关的主电路电流的路径。第一导通部件5以及第二导通部件6在z2方向上从主面201(导电基板2)隔开间隔，而且在俯视时与主面201重叠。在本实施方式中，第一导通部件5以及第二导通部件6分别由金属制的板材构成。该金属例如是Cu或者Cu合金。具体而言，第一导通部件5以及第二导通部件6是适当折弯的金属制的板材。
第一导通部件5与各第一半导体元件10A的第二主面电极12(源极电极)和第一端子41以及第二端子42连接，且使各第一半导体元件10A的第二主面电极12与第一端子41以及第二端子42导通。第一导通部件5构成由多个第一半导体元件10A开关的主电路电流的路径。第一导通部件5中，x方向的最大尺寸例如是25mm～40mm，y方向的最大尺寸例如是30mm～45mm。如图7以及图8所示，第一导通部件5包含第一配线部51、第二配线部52、第三配线部53、第四配线部54以及第五配线部55。
第一配线部51具有第一端部511、第二端部512以及多个开口513。第一端部511与第一端子41连接。第一端部511和第一端子41由导电性接合材料59接合。第一配线部51是在俯视时作为整体而在x方向上延伸的带状的部位。第一配线部51在俯视时与第二导电部2B以及第一导电部2A双方重叠。
第二端部512相对于第一端部511在x方向上远离。如图7、图8等所示，第二端部512相对于第一端部511位于x1方向。
多个开口513分别是在俯视时被局部地切除的部位。多个开口513在x方向上彼此隔开间隔。在图示的例子中，第一配线部51具有三个开口513。x2方向侧的开口513以及X方向上的中央的开口513处于在俯视时与第二导电部2B(导电基板2)的主面201重叠、而且在俯视时不与多个第二半导体元件10B重叠的位置。x1方向侧的开口513处于在俯视时与第一导电部2A(导电基板2)的主面201重叠、而且在俯视时不与多个第一半导体元件10A重叠的位置。各开口513在俯视时设于偏靠第二导电部2B(第一导电部2A)的y2方向。在本实施方式中，开口513是在第一配线部51中从y1方向侧端向y2方向凹陷的圆弧状的切口。此外，开口513的平面形状没有限定，可以如本实施方式那样是切口，也可以与本实施方式不同，而是孔。
第二配线部52具有第三端部521、第四端部522以及多个开口523。第三端部521与第二端子42连接。第三端部521和第二端子42由导电性接合材料59接合。第二配线部52是在俯视时作为整体而在x方向上延伸的带状的部位。第二配线部52相对于第一配线部51在y方向上远离地配置。第二配线部52相对于第一配线部51位于y1方向。第二配线部52在俯视时与第二导电部2B以及第一导电部2A双方重叠。
第四端部522相对于第三端部521在x方向上远离。如图7、图8等所示，第四端部522相对于第三端部521位于x1方向。
多个开口523分别是在俯视时被局部地切除的部位。多个开口523在x方向上彼此隔开间隔。在图示的例子中，第二配线部52具有三个开口523。x2方向侧的开口523以及X方向上的中央的开口523处于在俯视时与第二导电部2B(导电基板2)的主面201重叠、而且在俯视时不与多个第二半导体元件10B重叠的位置。x1方向侧的开口523处于在俯视时与第一导电部2A(导电基板2)的主面201重叠、而且在俯视时不与多个第一半导体元件10A重叠的位置。各开口523在俯视时设于偏靠第二导电部2B(第一导电部2A)的y1方向。在本实施方式中，开口523是在第二配线部52中从y2方向侧端向y1方向凹陷的圆弧状的切口。此外，开口523的平面形状没有限定，可以如本实施方式那样是切口，也可以与本实施方式不同，而是孔。
第三配线部53与第一配线部51(第二端部512)以及第二配线部52(第四端部522)双方连结。第三配线部53是在俯视时在y方向上延伸的带状的部位。如从图7等理解的那样，第三配线部53在俯视时与多个第一半导体元件10A重叠。如图17所示，第三配线部53与各第一半导体元件10A连接。
第三配线部53具有多个凹状区域531。如图17等所示，各凹状区域531是第三配线部53的比其它部位更向z1方向突出的形状。多个凹状区域531分别与多个第一半导体元件10A的任一个接合。第三配线部53的各凹状区域531与各第一半导体元件10A的第二主面电极12经由导电性接合材料59接合。导电性接合材料59的结构材料没有特别限定，例如是焊锡、金属糊料、或者烧结金属等。在本实施方式中，在各凹状区域531形成有开口531a。各开口531a优选在俯视时与第一半导体元件10A的中央部重叠地形成。开口531a例如是形成于第三配线部53的各凹状区域531的贯通孔。开口531a例如在相对于导电基板2定位第一导通部件5时使用。开口531a的平面形状可以是正圆、也可以是椭圆形、矩形等其它形状。
第四配线部54与第一配线部51以及第二配线部52双方连结。第四配线部54是在俯视时在y方向上延伸的带状的部位。第四配线部54在第一端部511与第二端部512之间与第一配线部51连结，在第三端部521与第四端部522之间与第二配线部52连结。第四配线部54相对于第三配线部53在x方向上分离。如图7、图8等所示，第四配线部54相对于第三配线部53位于x2方向。第四配线部54在俯视时与多个第二半导体元件10B重叠。
第四配线部54具有多个凸状区域541。如图18等所示，各凸状区域541是第四配线部54的比其它部位更向z2方向突出的形状。如图7、图18等所示，多个凸状区域541与多个第二半导体元件10B在俯视时彼此重叠。在本实施方式中，如从图7、图8等理解的那样，第三配线部53中的多个凹状区域531与多个凸状区域541在y方向上的位置彼此相等。
第五配线部55与第三配线部53以及第四配线部54双方连结。第五配线部55是在俯视时在x方向上延伸的带状的部位。在本实施方式中，第一导通部件5具备多个(三个)第五配线部55。多个第五配线部55在y方向上位于第一配线部51以及第二配线部52之间，在y方向上隔开间隔地配置。多个第五配线部55平行(或者大致平行)地配置。多个第五配线部55各自的x1方向端连结于第三配线部53中的在y方向上相邻的两个凹状区域531之间。多个第五配线部55各自的x2方向端连结于第四配线部54中的在y方向上相邻的两个凸状区域541之间。此外，在图8中，用想像线表示各第五配线部55与第三配线部53的边界、以及各第五配线部55与第四配线部54的边界。
第二导通部件6与各第二半导体元件10B的第二主面电极12(源极电极)和第一导电部2A连接，使各第二半导体元件10B的第二主面电极12与第一导电部2A导通。第二导通部件6构成由多个第二半导体元件10B开关的主电路电流的路径。如图7以及图9所示，第二导通部件6包含主部61、多个第一连接端部62以及多个第二连接端部63。
主部61在x方向上位于多个第二半导体元件10B与第一导电部2A之间，是在俯视时在y方向上延伸的带状的部位。如图16等所示，主部61相对于第一导通部件5的第五配线部55位于z1方向，处于比第五配线部55更接近主面201(导电基板2)的位置。主部61在俯视时与多个第五配线部55重叠。在本实施方式中，如图7、图9、图13等所示，在主部61形成有多个开口611。多个开口611分别是例如在z方向上贯通的贯通孔。多个开口611在y2方向上隔开间隔地排列。各开口611在俯视时不与第五配线部55重叠。多个开口611是在为了形成封固树脂8而注入流动性的树脂材料时，为了在主部61(第二导通部件6)附近使树脂材料容易在上侧(z2方向侧)与下侧(z1方向侧)之间流动而形成的。主部61(第二导通部件6)的形状不限定于本结构，例如也可以不形成开口611。
多个第一连接端部62以及多个第二连接端部63分别与主部61连接，并与多个第二半导体元件10B对应地配置。如图13、图18等所示，各第一连接端部62、与之对应的任一个第二半导体元件10B的第二主面电极12、以及各第二连接端部63和第一导电部2A分别经由导电性接合材料69而接合。导电性接合材料69的构成材料没有特别限定，例如是焊锡、金属糊料、或者烧结金属等。此外，在本实施方式中，在各第一连接端部62形成有开口621。各开口621优选在俯视时与第二半导体元件10B的中央部重叠地形成。开口621例如是在z方向上贯通的贯通孔。开口621例如在相对于导电基板2对第二导通部件6进行定位时使用。开口621的平面形状也可以是正圆，也可以是椭圆形、矩形等其它形状。
封固树脂8分别覆盖多个第一半导体元件10A、多个第二半导体元件10B、导电基板2、支撑基板3(除底面302以外)、第一端子41、第二端子42、多个第三端子43及第四端子44的各一部分、多个控制端子45的各一部分、控制端子支撑体48、第一导通部件5、第二导通部件6、以及多个引线71～引线74。封固树脂8例如由黑色的环氧树脂构成。封固树脂8例如通过模制成形而形成。封固树脂8中，例如x方向的尺寸为35mm～60mm程度，例如y方向的尺寸为35mm～50mm程度，例如z方向的尺寸为4mm～15mm程度。这些尺寸是沿各方向的最大部分的大小。封固树脂8具有树脂主面81、树脂背面82以及多个树脂侧面831～834。
如图10、图12以及图17等所示，树脂主面81与树脂背面82在z方向上隔开间隔。树脂主面81朝向z2方向，树脂背面82朝向z1方向。多个控制端子45(多个第一控制端子46A～46D以及多个第二控制端子47A～47E)从树脂主面81突出。如图11所示，树脂背面82是在俯视时包围支撑基板3的底面302(第二金属层33的下表面)的框状。支撑基板3的底面302从树脂背面82露出，例如与树脂背面82表面一致。多个树脂侧面831～834分别与树脂主面81以及树脂背面82双方连接，而且在z方向上被它们夹着。如图4等所示，树脂侧面831与树脂侧面832在x方向上隔开间隔。树脂侧面831朝向x1方向，树脂侧面832朝向x2方向。两个第三端子43从树脂侧面831突出，第一端子41、第二端子42以及第四端子44从树脂侧面832突出。如图4等所示，树脂侧面833与树脂侧面834在y方向上隔开间隔。树脂侧面833朝向y1方向，树脂侧面834朝向y2方向。
如图4所示，在树脂侧面832形成有多个凹部832a。各凹部832a是在俯视时在x方向上凹陷的部位。多个凹部832a具有在俯视时形成于第一端子41与第四端子44之间的部分、以及形成于第二端子42与第四端子44之间的部分。多个凹部832a是为了使第一端子41与第四端子44的沿树脂侧面832的沿面距离、以及第二端子42与第四端子44的沿树脂侧面832的沿面距离增大而设置的。
图12以及图13等所示，封固树脂8具有多个第一突出部851、多个第二突出部852以及树脂空隙部86。
多个第一突出部851分别从树脂主面81沿z方向突出。多个第一突出部851在俯视时配置于封固树脂8的四个拐角附近。在各第一突出部851的前端(z2方向的端部)形成有第一突出端面851a。多个第一突出部851中的各第一突出端面851a与树脂主面81平行(或者大致平行)，而且处于同一平面(x－y平面)上。各第一突出部851例如是有底中空的圆锥台状。在利用由半导体装置A1生成的电源的设备中，在该设备所具有的控制用的电路基板等上搭载有半导体装置A1时，利用多个第一突出部851作为间隔物。多个第一突出部851分别具有凹部851b、以及形成于该凹部851b的内壁面851c。各第一突出部851的形状是柱状即可，优选为圆柱状。凹部851b的形状为圆柱状，优选在俯视时，内壁面851c是单一的正圆状。
半导体装置A1存在相对于控制用的电路基板等而利用螺纹固定等方法来机械地固定的情况。在该情况下，能够在多个第一突出部851中的凹部851b的内壁面851c形成内螺纹的螺纹牙。也可以在多个第一突出部851中的凹部851b埋入嵌入螺母。
如图13等所示，多个第二突出部852从树脂主面81沿z方向突出。多个第二突出部852在俯视时与多个控制端子45重叠。多个控制端子45的各金属销452从各第二突出部852突出。各第二突出部852是圆锥台状。第二突出部852在各控制端子45中覆盖支架451和金属销452的一部分。
如图12所示，树脂空隙部86在z方向上从树脂主面81连通到导电基板2的主面201。树脂空隙部86形成为在z方向上随着从树脂主面81朝向主面201而剖面面积变小的锥形状。树脂空隙部86在封固树脂8的模制成形时形成，是在该模制成形时未形成封固树脂8的部分。
虽然省略了图示说明，但树脂空隙部86例如通过在封固树脂8的模制成形时、因按压部件占位而未填充流动性的树脂材料而形成。该按压部件在模制成形时向导电基板2的主面201赋予按压力，且在第一导通部件5的各开口513以及各开口523中插通。由此，能够不与第一导通部件5干涉地由上述的按压部件按压导电基板2，能够抑制与导电基板2接合的支撑基板3的翘曲。
在本实施方式中，如图12所示，半导体装置A1具备树脂填充部88。树脂填充部88以填埋树脂空隙部86的方式填充于树脂空隙部86。树脂填充部88例如与封固树脂8相同地由环氧树脂构成，但也可以是与封固树脂8不同的材料。
以下，对本实施方式的作用效果进行说明。
半导体装置A1具备多个第一半导体元件10A、导电基板2以及第一导通部件5。多个第一半导体元件10A分别具有开关功能，且与导电基板2接合。第一导通部件5构成由多个第一半导体元件10A开关的主电路电流的路径。第一导通部件5包含第一配线部51、第二配线部52、第三配线部53、第四配线部54以及第五配线部55。第一配线部51以及第二配线部52分别在x方向上延伸，且在y方向上彼此远离。第三配线部53以及第四配线部54分别与第一配线部51以及第二配线部52双方连结，且在y方向上延伸。第三配线部53以及第四配线部54在x方向上彼此远离。在第三配线部53连接有多个第一半导体元件10A。第五配线部55在y方向上位于第一配线部51以及第二配线部52之间，且与第三配线部53以及第四配线部54双方连结。
根据这样的结构，第一导通部件5通过第一配线部51、第二配线部52、第三配线部53、第四配线部54以及第五配线部55而具有在俯视时纵横呈网眼状的电流路径。由此，在半导体装置A1中受到其它结构要素的制约，第一导通部件5能够确保在俯视时比较大的面积。在半导体装置A1中，从多个第一半导体元件10A经由第三配线部53流经第一导通部件5的主电路电流流过大面积的分散的电流路径。因此，半导体装置A1在流过大电流方面是优选的构造。
第三配线部53具有多个凹状区域531。各凹状区域531是向z1方向突出的形状。多个凹状区域531分别与多个第一半导体元件10A的任一个接合。根据这样的结构，能够使第三配线部53(第一导通部件5)与多个第一半导体元件10A适当地导通，并且能够确保第三配线部53(第一导通部件5)的展开状态的面积较大。因此，半导体装置A1在流过大电流方面是更加优选的构造。
第四配线部54具有多个凸状区域541。各凸状区域541是向z2方向突出的形状。第三配线部53中的多个凹状区域531与多个凸状区域541在y方向上的位置彼此相等。根据这样的结构，能够使第三配线部53与第四配线部54的展开状态的在y方向上的长度大致相等。由此，能够抑制在第四配线部54产生歪斜。此外，在半导体装置A1中，在第一导通部件5的第三配线部53设置有多个凹状区域531，而且在第四配线部54设置有多个凸状区域541，但也可以与本实施方式不同，做成在第四配线部54不设置凸状区域541的结构。根据第三配线部53中的屈曲部(凹状区域531)的形状，即使在第四配线部54不设置凸状区域541也能够抑制歪斜。
在本实施方式中，第一导通部件5具有多个第五配线部55。多个第五配线部55在y方向上隔开间隔地配置，且分别在x方向上延伸。根据这样的结构，能够更大地确保网眼状的第一导通部件5的俯视时的面积。因此，半导体装置A1在流过大电流方面是更加优选的构造。
导电基板2包含第一导电部2A以及第二导电部2B。半导体装置A1具备多个第二半导体元件10B、以及第二导通部件6。多个第二半导体元件10B分别具有开关功能，且与第二导电部2B接合。第二导通部件6与多个第二半导体元件10B和第一导电部2A连接，构成由多个第二半导体元件10B开关的主电路电流的路径。第二导通部件6(主部61)在俯视时与多个第五配线部55重叠。这种结构的半导体装置A1适合于降低电感成分，在流过大电流方面是更加优选的构造。
第一导通部件5的第四配线部54在俯视时与多个第二半导体元件10B重叠。第四配线部54中的多个凸状区域541与多个第二半导体元件10B在俯视时彼此重叠。根据这样的结构，如图18等所示，在各第二半导体元件10B上设置接合第二导通部件6(第一连接端部62)的区域，也防止第四配线部54与第二导通部件6(第一连接端部62)接触。
图19表示第一实施方式的变形例的半导体装置。图19是在上述实施方式中示出的与图7相同的俯视图。图20是沿图19的XX－XX线的剖视图。图21是沿图19的XXI－XXI线的剖视图。此外，在图19以后的附图中，对于与上述实施方式的半导体装置A1相同或者类似的要素，标注与上述实施方式相同的符号，并适当省略说明。
在本变形例的半导体装置A2中，第一导通部件5的结构与上述实施方式不同，主要是第三配线部53以及第四配线部54的结构不同。在本变形例中，在第三配线部53的各凹状区域531形成有狭缝531b。如图19、图20所示，狭缝531b位于凹状区域531的y方向上的中央，在x方向上延伸。各凹状区域531由隔着狭缝531b而在y方向上分离的两个部位构成。如图19、图21所示，与上述实施方式不同，第四配线部54不屈曲，不具有凸状区域541。第四配线部54的整体在z方向上从第二导电部2B的主面201分离相同的距离。
在半导体装置A2中，第一导通部件5通过第一配线部51、第二配线部52、第三配线部53、第四配线部54以及第五配线部55而具有在俯视时纵横呈网眼状的电流路径。由此，在半导体装置A2中受到其它结构要素的制约，第一导通部件5能够确保在俯视时比较大的面积。在半导体装置A2中，从多个第一半导体元件10A经由第三配线部53流经第一导通部件5的主电路电流流过大面积的分散的电流路径。因此，半导体装置A2在流过大电流方面是优选的构造。
在第三配线部53中的多个凹状区域531分别形成有在x方向上延伸的狭缝531b。第四配线部54不具有屈曲部而是平坦的。根据这样的结构，能够使第三配线部53与第四配线部54的展开状态的在y方向上的长度大致相等。由此，能够抑制在第四配线部54产生歪斜。此外，与本变形例不同，不是在多个凹状区域531的每个中设置狭缝531b，也可以在多个凹状区域531中选择的至少一个凹状区域531设置狭缝531b。除此以外，在与上述实施方式的半导体装置A1相同的结构的范围内，也起到与上述实施方式相同的作用效果。
本公开的半导体装置不限定于上述的实施方式。本公开的半导体装置的各部的具体的结构能够自由地进行各种设计变更。
本公开包括以下的附记所记载的实施方式。
附记1.
一种半导体装置，其具备：
导电基板，其具有朝向厚度方向的一侧的主面、以及朝向与上述主面相反的一侧的背面；
多个第一半导体元件，其与上述主面接合，且具有开关功能；以及
第一导通部件，其构成通过上述多个第一半导体元件开关的主电路电流的路径，
上述第一导通部件包含第一配线部、第二配线部、第三配线部、第四配线部以及第五配线部，
上述第一配线部在与上述厚度方向正交的第一方向上延伸，
上述第二配线部相对于上述第一配线部在与上述厚度方向以及上述第一方向双方正交的第二方向上远离，并且在上述第一方向上延伸，
上述第三配线部与上述第一配线部以及上述第二配线部双方连结，并且在上述第二方向上延伸，
上述第四配线部相对于上述第三配线部在上述第一方向上远离，并且与上述第一配线部以及上述第二配线部双方连结并在上述第二方向上延伸，
上述第五配线部在上述第二方向上位于上述第一配线部以及上述第二配线部之间，并且与上述第三配线部以及上述第四配线部双方连结，
上述第三配线部与上述多个第一半导体元件连接。
附记2.
根据附记1所记载的半导体装置，
上述第一导通部件由金属制的板材构成。
附记3.
根据附记2所记载的半导体装置，
上述第三配线部具有多个凹状区域，该多个凹状区域呈向上述厚度方向的另一侧突出的形状，
上述多个凹状区域分别与上述多个第一半导体元件的任一个接合。
附记4.
根据附记3所记载的半导体装置，
上述第四配线部具有多个凸状区域，该多个凸状区域呈向上述厚度方向的一侧突出的形状。
附记5.
根据附记4所记载的半导体装置，
上述多个凹状区域和上述多个凸状区域在第二方向上的位置彼此相等。
附记6.
根据附记3所记载的半导体装置，
上述多个凹状区域中的至少一个具有在上述第一方向上延伸的狭缝。
附记7.
根据附记3所记载的半导体装置，
上述导电基板包含在上述第一方向的一侧以及另一侧彼此隔开间隔地配置的第一导电部以及第二导电部，
上述多个第一半导体元件与上述第一导电部电接合。
附记8.
根据附记7所记载的半导体装置，还具备：
多个第二半导体元件，其与上述第二导电部电接合，且具有开关功能；以及
第二导通部件，其与上述多个第二半导体元件和上述第一导电部连接，且由金属制的板材构成。
附记9.
根据附记8所记载的半导体装置
在上述厚度方向上观察时，上述第四配线部与上述多个第二半导体元件重叠。
附记10.
根据附记9所记载的半导体装置，
上述第四配线部具有多个凸状区域，该多个凸状区域呈向上述厚度方向的一侧突出的形状，
在上述厚度方向上观察时，上述多个凸状区域与上述多个第二半导体元件彼此重叠。
附记11.
根据附记8或者9所记载的半导体装置，
上述多个凹状区域中的至少一个具有在上述第一方向上延伸的狭缝。
附记12.
根据附记8至11任一项中所记载的半导体装置，还具备：
第一端子，其相对于上述第二导电部配置在上述第一方向的一侧，并且与第一配线部连接；
第二端子，其相对于上述第二导电部配置在上述第一方向的一侧，并且与第二配线部连接；
第三端子，其与上述第一导电部连接；以及
第四端子，其与上述第二导电部连接。
附记13.
根据附记12所记载的半导体装置，
在上述第二方向上观察时，上述第一端子、上述第二端子以及上述第四端子彼此重叠。
附记14.
根据附记8至13任一项中所记载的半导体装置，
在厚度方向上观察时，上述第二导通部件与上述第五配线部重叠。
附记15.
根据附记8至14任一项中所记载的半导体装置，
在上述第一方向上观察时，上述多个第一半导体元件与上述多个第二半导体元件彼此重叠。
附记16.
根据附记2至15任一项中所记载的半导体装置，
上述第一导通部件含有铜。
附记17.
根据附记1至16任一项中所记载的半导体装置，
上述第五配线部包含多个配线部，该多个配线部在上述第二方向上隔开间隔地配置，并且分别在上述第一方向上延伸。
符号说明
A1、A2—半导体装置；10A—第一半导体元件；10B—第二半导体元件；101—元件主面；102—元件背面；11—第一主面电极；12—第二主面电极；13—第三主面电极；15—背面电极；17—热敏电阻；19—导电性接合材料；2—导电基板；2A—第一导电部；2B—第二导电部；201—主面；202—背面；29—导电性接合材料；3—支撑基板；301—支撑面；302—底面；31—绝缘层；32—第一金属层；32A—第一部分；32B—第二部分；321—第一接合层；33—第二金属层；41—第一端子；42—第二端子；43—第三端子；44—第四端子；45—控制端子；451—支架；452—金属销；459—导电性接合材料；46A、46B、46C、46D—第一控制端子；47A、47B、47C、47D、47E—第二控制端子；48—控制端子支撑体；481—绝缘层；482—第一金属层；482A—第一部分；482B—第二部分；482C—第三部分；482D—第四部分；482E—第五部分；482F—第六部分；483—第二金属层；49—接合材料；5—第一导通部件；51—第一配线部；511—第一端部；512—第二端部；513—开口；52—第二配线部；521—第三端部；522—第四端部；53—第三配线部；531—凹状区域；531a—开口；531b—狭缝；54—第四配线部；541—凸状区域541；55—第五配线部；59—导电性接合材料；6—第二导通部件；61—主部；611—开口；62—第一连接端部；621—开口；63—第二连接端部；69—导电性接合材料；71、72、73、74—引线；8—封固树脂；81—树脂主面；82—树脂背面；831、832—树脂侧面；832a—凹部；833、834—树脂侧面；851—第一突出部；851a—第一突出端面；851b—凹部；851c—内壁面；852—第二突出部；86—树脂空隙部；88—树脂填充部。

Claims (17)

1.一种半导体装置，其特征在于，具备：
导电基板，其具有朝向厚度方向的一侧的主面、以及朝向与上述主面相反的一侧的背面；
多个第一半导体元件，其与上述主面接合，且具有开关功能；以及
第一导通部件，其构成通过上述多个第一半导体元件开关的主电路电流的路径，
上述第一导通部件包含第一配线部、第二配线部、第三配线部、第四配线部以及第五配线部，
上述第一配线部在与上述厚度方向正交的第一方向上延伸，
上述第二配线部相对于上述第一配线部在与上述厚度方向以及上述第一方向双方正交的第二方向上远离，并且在上述第一方向上延伸，
上述第三配线部与上述第一配线部以及上述第二配线部双方连结，并且在上述第二方向上延伸，
上述第四配线部相对于上述第三配线部在上述第一方向上远离，并且与上述第一配线部以及上述第二配线部双方连结并在上述第二方向上延伸，
上述第五配线部在上述第二方向上位于上述第一配线部以及上述第二配线部之间，并且与上述第三配线部以及上述第四配线部双方连结，
上述第三配线部与上述多个第一半导体元件连接。
2.根据权利要求1所述的半导体装置，其特征在于，
上述第一导通部件由金属制的板材构成。
3.根据权利要求2所述的半导体装置，其特征在于，
上述第三配线部具有多个凹状区域，该多个凹状区域呈向上述厚度方向的另一侧突出的形状，
上述多个凹状区域分别与上述多个第一半导体元件的任一个接合。
4.根据权利要求3所述的半导体装置，其特征在于，
上述第四配线部具有多个凸状区域，该多个凸状区域呈向上述厚度方向的一侧突出的形状。
5.根据权利要求4所述的半导体装置，其特征在于，
上述多个凹状区域和上述多个凸状区域在第二方向上的位置彼此相等。
6.根据权利要求3所述的半导体装置，其特征在于，
上述多个凹状区域中的至少一个具有在上述第一方向上延伸的狭缝。
7.根据权利要求3所述的半导体装置，其特征在于，
上述导电基板包含第一导电部以及第二导电部，该第一导电部以及第二导电部彼此隔开间隔地配置在上述第一方向的一侧以及另一侧，
上述多个第一半导体元件与上述第一导电部电接合。
8.根据权利要求7所述的半导体装置，其特征在于，还具备：
多个第二半导体元件，其与上述第二导电部电接合，且具有开关功能；以及
第二导通部件，其与上述多个第二半导体元件和上述第一导电部连接，且由金属制的板材构成。
9.根据权利要求8所述的半导体装置，其特征在于，
在上述厚度方向上观察时，上述第四配线部与上述多个第二半导体元件重叠。
10.根据权利要求9所述的半导体装置，其特征在于，
上述第四配线部具有多个凸状区域，该多个凸状区域呈向上述厚度方向的一侧突出的形状，
在上述厚度方向上观察时，上述多个凸状区域与上述多个第二半导体元件彼此重叠。
11.根据权利要求8或9所述的半导体装置，其特征在于，
上述多个凹状区域中的至少一个具有在上述第一方向上延伸的狭缝。
12.根据权利要求8至11中任一项所述的半导体装置，其特征在于，还具备：
第一端子，其相对于上述第二导电部配置在上述第一方向的一侧，并且与第一配线部连接；
第二端子，其相对于上述第二导电部配置在上述第一方向的一侧，并且与第二配线部连接；
第三端子，其与上述第一导电部连接；以及
第四端子，其与上述第二导电部连接。
13.根据权利要求12所述的半导体装置，其特征在于，
在上述第二方向上观察时，上述第一端子、上述第二端子以及上述第四端子彼此重叠。
14.根据权利要求8至13中任一项所述的半导体装置，其特征在于，
在厚度方向上观察时，上述第二导通部件与上述第五配线部重叠。
15.根据权利要求8至14中任一项所述的半导体装置，其特征在于，
在上述第一方向上观察时，上述多个第一半导体元件与上述多个第二半导体元件彼此重叠。
16.根据权利要求2至15中任一项所述的半导体装置，其特征在于，
上述第一导通部件含有铜。
17.根据权利要求1至16中任一项所述的半导体装置，其特征在于，
上述第五配线部包含多个配线部，该多个配线部在上述第二方向上隔开间隔地配置，并且分别在上述第一方向上延伸。
CN202280048269.XA 2021-08-10 2022-07-15 半导体装置 Pending CN117652023A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021130765 2021-08-10
JP2021-130765 2021-08-10
PCT/JP2022/027807 WO2023017708A1 (ja) 2021-08-10 2022-07-15 半導体装置

Publications (1)

Publication Number Publication Date
CN117652023A true CN117652023A (zh) 2024-03-05

Family

ID=85200477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280048269.XA Pending CN117652023A (zh) 2021-08-10 2022-07-15 半导体装置

Country Status (5)

Country Link
US (1) US20240105578A1 (zh)
JP (1) JPWO2023017708A1 (zh)
CN (1) CN117652023A (zh)
DE (1) DE112022003485T5 (zh)
WO (1) WO2023017708A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6228490B2 (ja) * 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
CN111919295A (zh) * 2018-03-26 2020-11-10 松下知识产权经营株式会社 半导体组件
JP7284566B2 (ja) * 2018-10-29 2023-05-31 ローム株式会社 半導体装置
CN116057696A (zh) * 2020-08-05 2023-05-02 罗姆股份有限公司 半导体装置

Also Published As

Publication number Publication date
DE112022003485T5 (de) 2024-05-16
WO2023017708A1 (ja) 2023-02-16
JPWO2023017708A1 (zh) 2023-02-16
US20240105578A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
JP3847676B2 (ja) パワー半導体装置
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
JP2008060529A (ja) 複数の電子構成部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
CN116936561B (zh) 半导体模块
CN116825768B (zh) 半导体模块
CN116936486B (zh) 半导体模块
CN117652023A (zh) 半导体装置
WO2022270306A1 (ja) 半導体装置
CN116018677A (zh) 半导体模块
WO2022264834A1 (ja) 半導体装置
CN112397472A (zh) 半导体装置
WO2022259824A1 (ja) 接合構造および半導体装置
WO2024075514A1 (ja) 接合構造体および半導体装置
WO2023017707A1 (ja) 半導体装置
WO2023140050A1 (ja) 半導体装置
US20240136320A1 (en) Semiconductor device
WO2023214500A1 (ja) 半導体装置
WO2024024378A1 (ja) 半導体装置
WO2024024372A1 (ja) 半導体装置、電力変換ユニットおよび半導体装置の製造方法
US20220330429A1 (en) Semiconductor device and method of manufacturing the same
WO2024084954A1 (ja) 半導体装置および半導体装置の製造方法
US20230087499A1 (en) Semiconductor unit and semiconductor device
WO2022130889A1 (ja) 半導体装置
JP2023130642A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication