CN116057696A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116057696A
CN116057696A CN202180057990.0A CN202180057990A CN116057696A CN 116057696 A CN116057696 A CN 116057696A CN 202180057990 A CN202180057990 A CN 202180057990A CN 116057696 A CN116057696 A CN 116057696A
Authority
CN
China
Prior art keywords
semiconductor device
bonding
main surface
pair
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180057990.0A
Other languages
English (en)
Inventor
神田泽水
福田谅介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116057696A publication Critical patent/CN116057696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

半导体装置具备：第一导电板，其具有朝向厚度方向的第一主面；第二导电板，其具有朝向与上述第一主面相同的一侧的第二主面，并且在与上述厚度方向正交的第一方向上与上述第一导电板隔开间隔；多个半导体元件，其与上述第一主面接合；以及导电部件。各半导体元件具有设于上述第一主面的相反侧的电极。上述导电部件具有：主体部；与上述多个半导体元件各自的电极单独而且电接合的多个第一接合部；以及与上述第二主面电接合的第二接合部。并且上述导电部件具有：将上述主体部及上述多个第一接合部连接的第一连结部；以及将上述主体部及上述第二接合部连接的第二连结部。

Description

半导体装置
技术领域
本公开涉及搭载有开关元件等多个半导体元件的半导体装置。
背景技术
基于电信号变换电流的搭载有多个开关元件的半导体装置广为人知。这种半导体装置例如在逆变器等的电力变换电路中使用。在专利文献1中公开了搭载有多个开关元件的半导体装置的一例。该半导体装置具备与第一金属图案接合的多个开关元件(半导体芯片)。多个开关元件分别具有下表面电极以及上表面电极。下表面电极与第一金属图案电接合。多个金属丝各自的一端与上表面电极电接合。该多个金属丝各自的另一端与位于第一金属图案旁边的第二金属图案电接合。
专利文献1所公开的半导体装置由多个金属丝进行多个开关元件与第二金属图案的导通。因此，该半导体装置是不适合于流过更大的电流的结构。并且，多个金属丝分别与多个开关元件的上表面电极和第二金属图案单独地接合。因此，多个金属丝的接合需要时间，由此成为导致该半导体装置的制造效率下降的主要原因。因此，希望对上述问题的改善。
现有技术文献
专利文献
专利文献1：日本特开2016－72421号公报
发明内容
发明所要解决的课题
鉴于上述事情，本公开的一个课题是提供一种半导体装置，其能够与更大的电流对应，并且能够实现装置的制造效率的提高。
用于解决课题的方案
由本公开提供的半导体装置具备：第一导电板，其具有朝向厚度方向的第一主面；第二导电板，其具有在上述厚度方向上朝向与上述第一主面相同的一侧的第二主面，并且在与上述厚度方向正交的第一方向上位于远离上述第一导电板的位置；多个半导体元件，其具有在上述厚度方向上设于上述第一主面所朝向的一侧的电极，并且与上述第一主面接合；以及导电部件，其与上述多个半导体元件的上述电极和上述第二主面的各个电接合。上述导电部件具有：主体部；与上述多个半导体元件的上述电极单独而且电接合的多个第一接合部；与上述第二主面电接合的第二接合部；将上述主体部及上述多个第一接合部连接的第一连结部；以及将上述主体部及上述第二接合部连接的第二连结部。
发明效果
根据本公开的半导体装置，能够与更大的电流对应，并且能够实现该装置的制造效率的提高。
本公开的其它特征以及优点通过基于附图在以下进行的详细说明将会变得更加清楚。
附图说明
图1是本公开的第一实施方式的半导体装置的立体图。
图2是与图1所示的半导体装置的俯视图。
图3是与图2对应的俯视图，透过了封固树脂。
图4是图1所示的半导体装置的仰视图。
图5是图1所示的半导体装置的主视图。
图6是图1所示的半导体装置的右侧视图。
图7是沿图3的VII－VII线的剖视图。
图8是沿图3的VIII－VIII线的剖视图。
图9是沿图3的IX－IX线的剖视图。
图10是沿图3的X－X线的剖视图。
图11是沿图3的XI－XI线的剖视图。
图12是图1所示的半导体装置的第一导电部件的俯视图。
图13是图1所示的半导体装置的第二导电部件的俯视图。
图14是图3的局部放大图。
图15是图7的局部放大图。
图16是图3的局部放大图。
图17是图8的局部放大图。
图18是图7的局部放大图。
图19是本公开的第二实施方式的半导体装置的立体图。
图20是与图19对应的立体图，省略了封固树脂的图示。
图21是与图19对应的立体图，省略了封固树脂以及第二导电部件的图示。
图22是图19所示的半导体装置的俯视图。
图23是与图22对应的俯视图，透过了封固树脂。
图24是图23的局部放大图。
图25是与图22对应的俯视图，省略了封固树脂以及第二导电部件的图示。
图26是图25的局部放大图。
图27是图19所示的半导体装置的右侧视图。
图28是图19所示的半导体装置的仰视图。
图29是图19所示的半导体装置的后视图。
图30是图19所示的半导体装置的主视图。
图31是沿图23的XXXI－XXXI线的剖视图。
图32是沿图23的XXXII－XXXII线的剖视图。
图33是图32的局部放大图。
图34是沿图23的XXXIV－XXXIV线的剖视图。
图35是沿图23的XXXV－XXXV线的剖视图。
图36是沿图23的XXXVI－XXXVI线的剖视图。
图37是沿图19所示的半导体装置的电路图。
具体实施方式
基于附图对用于实施本公开的方式进行说明。
基于图1～图18，对本公开的第一实施方式的半导体装置A10进行说明。半导体装置A10具备第一导电板11、第二导电板12、第一输入端子13、输出端子14、第二输入端子15、多个半导体元件20、芯片接合层23、第一导电部件31、多个第一接合层33、第二接合层34以及封固树脂50。在半导体装置A10中，多个半导体元件20包含一对开关元件21、以及一对保护元件22。并且半导体装置A10具备第一栅极端子161、第二栅极端子162、第一检测端子171、第二检测端子172、第二导电部件32、多个第三接合层35、第四接合层36、一对栅极金属丝41、以及一对检测金属丝42。在此，为了便于理解，图3透过了封固树脂50。图3中用想象线(双点划线)示出透过的封固树脂50。在图3中，分别用单点划线示出IX－IX线、以及X－X线。
在半导体装置A10的说明中，为了方便，将第一导电板11以及第二导电板12各自的厚度方向称为“厚度方向z”。将与厚度方向z正交的方向称为“第一方向x”。将与厚度方向z以及第一方向x这双方正交的方向称为“第二方向y”。
半导体装置A10通过一对开关元件21将施加于第一输入端子13以及第二输入端子15的直流的电源电压变换成交流电力。变换后的交流电力从输出端子14输入至马达等电力供给对象。半导体装置A10在称为例如逆变器的电力变换电路中使用。
如图3、图7以及图8所示，第一导电板11是搭载一对开关元件21中的一方的该开关元件21(后述的第一元件21A)、以及一对保护元件22中的一方的该保护元件22(后述的第一二极管22A)的导电部件。第一导电板11与第二导电板12、第一输入端子13、输出端子14、第二输入端子15、第一栅极端子161、第二栅极端子162、第一检测端子171以及第二检测端子172一起由同一引线框构成。该引线框是铜(Cu)、或者铜合金。因此，第一导电板11、第二导电板12、第一输入端子13、输出端子14、第二输入端子15、第一栅极端子161、第二栅极端子162、第一检测端子171以及第二检测端子172各自的组成包含铜(即、各部件含有铜)。第一导电板11具有第一主面111以及第一背面112。第一主面111朝向厚度方向z。在第一主面111上搭载有后述的第一元件21A、以及后述的第一二极管22A。第一背面112在厚度方向z上朝向与第一主面111相反的一侧。在第一背面112例如实施有镀锡(Sn)。如图7以及图8所示，第一导电板11的厚度T1比第一导电部件31的最大厚度tmax大。
如图3、图7以及图8所示，第二导电板12是搭载一对开关元件21中的另一方的该开关元件21(后述的第二元件21B)、以及一对保护元件22中的一方的该保护元件22(后述的第二二极管22B)的导电部件。第二导电板12在第一方向x上位于远离第一导电板11的位置。第二导电板12具有第二主面121以及第二背面122。第二主面121在厚度方向z上朝向与第一主面111相同的一侧。在第二主面121上搭载有后述的第二元件21B、以及后述的第二二极管22B。第二背面122在厚度方向z上朝向与第二背面122相反的一侧。在第二背面122例如实施有镀锡。如图7以及图8所示，第二导电板12的厚度T2比第一导电部件31的最大厚度tmax大。
如图3以及图7所示，一对开关元件21包含第一元件21A以及第二元件21B。第一元件21A与第一导电板11的第一主面111接合。第二元件21B与第二导电板12的第二主面121接合。一对开关元件21例如是MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属氧化物半导体场效应晶体管)。在半导体装置A10的说明中，一对开关元件21以n通道型而且纵型构造的MOSFET为对象。一对开关元件21分别包含化合物半导体基板。该化合物半导体基板含有碳化硅(SiC)。除此以外，该化合物半导体基板也可以是含有氮化镓(GaN)的情况。如图15所示，一对开关元件21分别具有第一电极211、第二电极212以及第三电极213。
如图15所示，第一电极211设为与第一导电板11的第一主面111、以及第二导电板12的第二主面121的任一个对置。在第一电极211施加有与成为变换对象的电力对应的电压。即，第一电极211相当于漏极电极。
如图15所示，第二电极212在厚度方向z上设置在第一导电板11的第一主面111所朝向的一侧、即与第一电极211相反的一侧。在第二电极212流动与由一对开关元件21的任一个变换后的电力对应的电流。即，第二电极212相当于源极电极。第二电极212包含多个金属镀层。第二电极212包含镀镍(Ni)层、以及层叠在该镀镍层之上的镀金(Au)层。除此以外，第二电极212也可以是包含镀镍层、层叠在该镀镍层之上的镀钯(Pd)层、以及层叠在该镀钯层之上的镀金层的情况。
如图14以及图15所示，第三电极213在厚度方向z上设置在与第二电极212相同的一侧，而且位于远离第二电极212的位置。在第三电极213施加有用于驱动一对开关元件21的任一个的栅极电压。即，第三电极213相当于栅极电极。在一对开关元件21的每个中，基于该栅极电压，变换与施加于第一电极211的电压对应的电流。沿厚度方向z观察时，第三电极213的面积比第二电极212的面积小。
如图3以及图8所示，一对保护元件22包含第一二极管22A以及第二二极管22B。第一二极管22A与第一导电板11的第一主面111接合。第二二极管22B与第二导电板12的第二主面121接合。一对保护元件22例如是肖特基势垒二极管。第一二极管22A相对于第一元件21A并联连接。第二二极管22B相对于第二元件21B并联连接。一对保护元件22分别是如下所谓的环流二极管：在对一对开关元件21分别施加了反偏压的情况下，不是向该开关元件21而是向与之并联连接的该保护元件22流动电流。如图18所示，一对保护元件22分别具有上表面电极221以及下表面电极222。
如图17所示，上表面电极221在厚度方向z上设置在第一导电板11的第一主面111所朝向的一侧(图17中的上侧)。在一对保护元件22的每个中，上表面电极221与相对于该保护元件22并联连接的一对开关元件21的任一个的第二电极212导通。即，上表面电极221相当于阳极电极。
如图17所示，下表面电极222在厚度方向z上设置在与上表面电极221相反的一侧。在一对保护元件22的每个中，下表面电极222与相对于该保护元件22并联连接的一对开关元件21的任一个的第一电极211导通。即，下表面电极222相当于阴极电极。
如图3所示，在第一导电板11的第一主面111中，第一元件21A以及第一二极管22A沿第二方向y排列。在第二导电板12的第二主面121中，第二元件21B以及第二二极管22B沿第二方向y排列。这样，在半导体装置A10中，多个半导体元件20沿第二方向y排列。
如图3、图15以及图18所示，芯片接合层23包含位于第一导电板11的第一主面111以及第二导电板12的第二主面121、与一对开关元件21的第一电极211以及一对保护元件22的下表面电极222之间的部分。芯片接合层23具有导电性。芯片接合层23例如是无铅焊锡。除此以外，芯片接合层23也可以是铅焊锡。芯片接合层23将第一元件21A的第一电极211、以及第一二极管22A的下表面电极222与第一主面111电接合。由此，第一元件21A的第一电极211以及第一二极管22A的下表面电极222与第一导电板11导通。芯片接合层23将第二元件21B的第一电极211以及第二二极管22B的下表面电极222与第二主面121电接合。由此，第二元件21B的第一电极211以及第二二极管22B的下表面电极222与第二导电板12导通。
如图3所示，第一输入端子13包含沿第二方向y延伸的部分，并且与第一导电板11连接。因此，第一输入端子13与第一导电板11导通。第一输入端子13是被施加有成为电力变换对象的直流的电源电压的P端子(正极)。第一输入端子13具有包覆部13A以及露出部13B。如图9所示，包覆部13A与第一导电板11相连，而且被封固树脂50覆盖。沿第一方向x观察时，包覆部13A屈曲。如图2～图5所示，露出部13B与包覆部13A相连，而且从封固树脂50露出。露出部13B在第二方向y上向远离第一导电板11的一侧延伸。在露出部13B的表面例如实施有镀锡。
如图3所示，输出端子14包含沿第二方向y延伸的部分，并且与第二导电板12连接。因此，输出端子14与第二导电板12导通。由输出端子14输出通过一对开关元件21变换的交流电力。输出端子14具有包覆部14A以及露出部14B。包覆部14A与第二导电板12相连，而且被封固树脂50覆盖(参照图11)。沿第一方向x观察时，包覆部14A与第一输入端子13的包覆部13A相同地屈曲。如图2～图5所示，露出部14B与包覆部14A相连，而且从封固树脂50露出。露出部14B在第二方向y上向远离第二导电板12的一侧延伸。在露出部14B的表面例如实施有镀锡。
如图3所示，第二输入端子15在第二方向y上位于远离第一导电板11以及第二导电板12这双方的位置，而且在第一方向x上位于第一输入端子13与输出端子14之间。第二输入端子15沿第二方向y延伸。第二输入端子15与第二元件21B的第二电极212和第二二极管22B的上表面电极221导通。第二输入端子15是被施加有成为电力变换对象的直流的电源电压的N端子(负极)。第二输入端子15具有包覆部15A以及露出部15B。如图10所示，包覆部15A被封固树脂50覆盖。如图2～图5所示，露出部15B与包覆部15A相连，而且从封固树脂50露出。露出部15B在第二方向y上向远离第一导电板11以及第二导电板12这双方的一侧延伸。在露出部15B的表面例如实施有镀锡。
如图3所示，第一栅极端子161在第二方向y上位于远离第一导电板11的位置，而且位于第一方向x的一方端。如图3所示，第二栅极端子162在第二方向y上位于远离第二导电板12的位置，而且位于第一方向x的另一方端。第一栅极端子161与第一元件21A的第三电极213导通。在第一栅极端子161施加有用于驱动第一元件21A的栅极电压。第二栅极端子162与第二元件21B的第三电极213导通。在第二栅极端子162施加有用于驱动第二元件21B的栅极电压。
如图3所示，第一栅极端子161具有包覆部161A以及露出部161B。如图11所示，包覆部161A被封固树脂50覆盖。如图2～图5所示，露出部161B与包覆部161A相连，而且从封固树脂50露出。露出部161B在第二方向y上向远离第一导电板11的一侧延伸。在露出部161B的表面例如实施有镀锡。
如图3所示，第二栅极端子162具有包覆部162A以及露出部162B。如图11所示，包覆部162A被封固树脂50覆盖。如图2～图5所示，露出部162B与包覆部162A相连，而且从封固树脂50露出。露出部162B在第二方向y上向远离第二导电板12的一侧延伸。在露出部162B的表面例如实施有镀锡。
如图3所示，第一检测端子171在第二方向y上位于远离第一导电板11的位置，而且在第一方向x上位于第一输入端子13与第一栅极端子161之间。如图3所示，第二检测端子172在第二方向y上位于远离第二导电板12的位置，而且在第一方向x上位于输出端子14与第二栅极端子162之间。第一检测端子171与第一元件21A的第二电极212导通。在第一检测端子171施加有与流向第一元件21A的第二电极212的电流对应的电压。第二检测端子172与第二元件21B的第二电极212导通。在第二检测端子172施加有与流向第二元件21B的第二电极212的电流对应的电压。
如图3所示，第一检测端子171具有包覆部171A以及露出部171B。如图11所示，包覆部171A被封固树脂50覆盖。如图2～图5所示，露出部171B与包覆部171A相连，而且从封固树脂50露出。露出部171B在第二方向y上向远离第一导电板11的一侧延伸。在露出部171B的表面例如实施有镀锡。
如图3所示，第二检测端子172具有包覆部172A以及露出部172B。如图11所示，包覆部172A被封固树脂50覆盖。如图2～图5所示，露出部172B与包覆部172A相连，而且从封固树脂50露出。露出部172B在第二方向y上向远离第二导电板12的一侧延伸。在露出部172B的表面例如实施有镀锡。
如图5所示，在半导体装置A10中，第一输入端子13的露出部13B、输出端子14的露出部14B、以及第二输入端子15的露出部15B各自的高度h均相同。并且，它们各自的厚度也均相同。因此，沿第一方向x观察时，第二输入端子15的至少一部分(露出部15B)与第一输入端子13以及输出端子14分别重叠(参照图6)。
如图3所示，第一导电部件31与第一元件21A的第二电极212、第一二极管22A的上表面电极221、以及第二导电板12的第二主面121电接合。由此，第一元件21A的第二电极212与第一二极管22A的上表面电极221以它们相互导通的状态与第二导电板12导通。第一导电部件31含有铜。在半导体装置A10中，第一导电部件31是金属夹。如图12所示，第一导电部件31具有主体部311、多个第一接合部312、第一连结部313、第二接合部314以及第二连结部315。
如图12所示，主体部311构成第一导电部件31的主要部分。主体部311沿第二方向y延伸。如图7以及图8所示，主体部311相对于第一导电板11的第一主面111平行。如图3所示，沿厚度方向z观察时，主体部311的一部分与第一主面111重叠。
如图3、图7以及图8所示，多个第一接合部312相对于第一元件21A的第二电极212、以及第一二极管22A的上表面电极221单独而且电地接合。多个第一接合部312分别与第一元件21A的第二电极212、以及第一二极管22A的上表面电极221的任一个对置。如图14以及图16所示，多个第一接合部312分别具有开口312A。开口312A在厚度方向z上贯通多个第一接合部312的任一个。开口312A沿厚度方向z观察时是圆形状。开口312A的开口面积为0.25mm2以上。多个第一接合部312分别包含重复区域312B。沿厚度方向z观察时，重复区域312B是指与第一元件21A的第二电极212、以及第一二极管22A的上表面电极221的任一个重叠的区域(但是除开口312A以外。)。沿厚度方向z观察时，重复区域312B的面积为第一元件21A的第二电极212、以及第一二极管22A的上表面电极221各自的面积的70％以上。
如图7以及图12所示，第一连结部313将主体部311与多个第一接合部312连接。如图7所示，沿第二方向y观察时，第一连结部313越从多个第一接合部312朝向主体部311，则越向远离第一导电板11的第一主面111的方向倾斜。沿第二方向y观察时，第一连结部313相对于多个第一接合部312各自所成的锐角α(参照图15以及图17)的大小为30°以上且60°以下。
如图3、图10以及如图11所示，第二接合部314与第二导电板12的第二主面121电接合。第二接合部314与第二主面121对置。在半导体装置A10中，第二接合部314包含在第二方向y上位于相互分离的位置的两个区域。
如图7、图8以及图12所示，第二连结部315将主体部311与第二接合部314连接。沿第二导电板12的第二主面121的面内方向(半导体装置A10中为第二方向y)观察时，第二连结部315越从第二接合部314朝向主体部311，则越向远离第二主面121的方向倾斜。
如图15以及图17所示，多个第一接合层33分别位于第一元件21A的第二电极212、以及第一二极管22A的上表面电极221任一个和与之对置的第一导电部件31的多个第一接合部312的任一个之间的部分。多个第一接合层33具有导电性。多个第一接合层33例如为无铅焊锡。除此以外，多个第一接合层33也可以是铅焊锡。多个第一接合层33将多个第一接合部312与第一元件21A的第二电极212、以及第一二极管22A的上表面电极221单独而且电地接合。因此，第一导电部件31通过多个第一接合层33而与第一元件21A的第二电极212、以及第一二极管22A的上表面电极221电接合。如图14以及图16所示，沿厚度方向z观察时，多个第一接合层33分别包含比多个第一接合部312的任一个的重复区域312B更向外方伸出的部分。在比多个第一接合部312的任一个的重复区域312B更向外方伸出的该第一接合层33形成有焊脚。如图14～图17所示，焊脚呈以下形状：作为焊锡的该第一接合层33越从该重复区域312B向外方离开，则该焊脚的厚度方向z的尺寸越朝向第一元件21A的第二电极212的表面、以及第一二极管22A的上表面电极221的表面的任一个逐渐变小。
如图15以及图17所示，多个第一接合层33相对于多个第一接合部312单独连接。并且多个第一接合层33各自还与规定多个第一接合部312各自的开口312A的该第一接合部312的内周面相接。因此，多个第一接合层33分别包含陷入到多个第一接合部312的任一个的开口312A中的部分。多个第一接合部312各自的厚度t为0.1mm以上，而且为多个第一接合层33各自的最大厚度Tmax的2倍以下。在此，多个第一接合层33各自的最大厚度Tmax不包含贯入到开口312A的该第一接合层33的部分。多个第一接合层33各自的最大厚度Tmax比多个半导体元件20各自的厚度大。
如图8以及图16所示，第二接合层34包含位于第二导电板12的第二主面121和与之对置的第一导电部件31的第二接合部314之间的部分。第二接合层34具有导电性。第二接合层34例如是无铅焊锡。除此以外，第二接合层34也可以是铅焊锡。第二接合层34将第二接合部314与第二主面121电接合。因此，第一导电部件31通过第二接合层34而与第二主面121电接合。
如图3所示，第二导电部件32与第二元件21B的第二电极212、第二二极管22B的上表面电极221、以及第二输入端子15的包覆部15A接合。由此，第二元件21B的第二电极212与第二二极管22B的上表面电极221以它们相互导通的状态与第二输入端子15导通。第二导电部件32含有铜。在半导体装置A10中，第二导电部件32是金属夹。如图13所示，第二导电部件32具有主体部321、多个第三接合部322、第三连结部323、第四接合部324以及第四连结部325。
如图13所示，主体部321构成第二导电部件32的主要部分。主体部321沿第二方向y延伸。如图7、图8以及图10所示，主体部311与第二导电板12的第二主面121平行。主体部321位于比第一导电部件31的主体部311更远离第一导电板11的第一主面111以及第二主面121这双方的位置，并且跨越第一导电部件31的第二接合部314。
如图3、图7以及图8所示，多个第三接合部322相对于第二元件21B的第二电极212、以及第二二极管22B的上表面电极221单独而且电地接合。多个第三接合部322分别与第二元件21B的第二电极212、以及第二二极管22B的上表面电极221的任一个对置。
如图8以及图13所示，第三连结部323将主体部321与多个第三接合部322连接。如图8所示，沿第二方向y观察时，第三连结部323越从多个第三接合部322朝向主体部321，则越向远离第二导电板12的第二主面121的方向倾斜。
图3、图10以及如图11所示，第四接合部324与第二输入端子15的包覆部15A电接合。第四接合部324与包覆部15A对置。
如图10所示，第四连结部325将主体部321与第四接合部324连接。沿第一方向x观察时，第四连结部325越从第四接合部324朝向主体部321，则越向远离第二导电板12的第二主面121的方向倾斜。
如图7以及图8所示，多个第三接合层35分别包含位于第一二极管22A的第二电极212、以及第二二极管22B的上表面电极221的任一个、和与之对置的第二导电部件32的多个第三接合部322的任一个之间的部分。多个第三接合层35具有导电性。多个第三接合层35例如是无铅焊锡。除此以外，多个第三接合层35也可以是铅焊锡。多个第三接合层35将多个第三接合部322、第二元件21B的第二电极212、以及第二二极管22B的上表面电极221单独而且电地接合。因此，第二导电部件32通过多个第三接合层35而与第二元件21B的第二电极212和第二二极管22B的上表面电极221电接合。
如图10以及图11所示，第四接合层36包含位于第二输入端子15的包覆部15A和与之对置的第二导电部件32的第四接合部324之间的部分。第四接合层36具有导电性。第四接合层36例如是无铅焊锡。除此以外，第四接合层36也可以是铅焊锡。第四接合层36将第四接合部324和包覆部15A电接合。因此，第二导电部件32通过第四接合层36而与包覆部15A电接合。
如图3以及图14所示，一对栅极金属丝41与一对开关元件21的第三电极213、第一栅极端子161的包覆部161A、以及第二栅极端子162的包覆部162A单独而且电地接合。由此，第一栅极端子161与第一元件21A的第三电极213导通。第二栅极端子162与第二元件21B的第三电极213导通。一对栅极金属丝41分别含有金。除此以外，一对栅极金属丝41各自也可以是含有铜的情况、含有铝(Al)的情况。
如图3以及图14所示，一对检测金属丝42与一对开关元件21的第二电极212、第一检测端子171的包覆部171A、以及第二检测端子172的包覆部172A单独而且电接合。由此，第一检测端子171与第一元件21A的第二电极212导通。第二检测端子172与第二元件21B的第二电极212导通。一对检测金属丝42分别含有金。除此以外，一对检测金属丝42各自也可以是含有铜的情况、含有铝的情况。
如图3、以及图7～图10所示，封固树脂50覆盖一对开关元件21、一对保护元件22、第一导电部件31以及第二导电部件32、第一导电板11以及第二导电板12各自的一部分。封固树脂50具有电绝缘性。封固树脂50例如由包含黑色的环氧树脂的材料构成。封固树脂50具有顶面51、底面52、一对第一侧面53、一对第二侧面54、多个凹部55、以及槽部56。
如图7～图10所示，顶面51在厚度方向z上朝向与第一导电板11的第一主面111相同的一侧。如图7～图10所示，底面52在厚度方向z上朝向与顶面51相反的一侧。如图4所示，第一导电板11的第一背面112、以及第二导电板12的第二背面122从底面52露出。
如图2、图4以及图6所示，一对第一侧面53在第一方向x上位于相互分离的位置。一对第一侧面53分别与顶面51以及底面52连接。
如图2、图4以及图5所示，一对第二侧面54在第二方向y上位于相互分离的位置。一对第二侧面54分别与顶面51以及底面52连接。如图5所示，第一输入端子13的露出部13B、输出端子14的露出部14B、以及第二输入端子15的露出部15B从一对第二侧面54中的一方的该第二侧面54露出。并且第一栅极端子161的露出部161B、第二栅极端子162的露出部162B、第一检测端子171的露出部171B、以及第二检测端子172的露出部172B从该第二侧面54露出。
如图2、图4以及图5所示，多个凹部55从一对第二侧面54中的第一输入端子13的露出部13B等所露出的第二侧面54朝向第一方向x凹陷，并且在厚度方向z上从顶面51至底面52。在第一方向x上，多个凹部55单独地位于第一输入端子13与第一检测端子171之间、第一输入端子13与第二输入端子15之间、输出端子14与第二输入端子15之间、以及输出端子14与第二检测端子172之间。通过多个凹部55，可确保第一输入端子13、输出端子14、第二输入端子15、第一检测端子171以及第二检测端子172的任意两个所涉及的封固树脂50的沿面距离更长。并且，可确保第一栅极端子161以及第二栅极端子162的任一个、与第一输入端子13、输出端子14以及第二输入端子15的任一个所涉及的封固树脂50的沿面距离更长。这在实现半导体装置A10的绝缘耐压的提高的方面是合适的。
如图4、图6、以及图9～图11所示，槽部56从底面52沿厚度方向z凹陷，并且沿第一方向x延伸。槽部56的第一方向x的两端与一对第一侧面53连接。通过槽部56，可确保第一导电板11以及第二导电板12与第一输入端子13、输出端子14、第二输入端子15、第一栅极端子161、第二栅极端子162、第一检测端子171以及第二检测端子172所涉及的封固树脂50的沿面距离更长。这在实现半导体装置A10的绝缘耐压的提高的方面是合适的。
以下，对半导体装置A10的作用效果进行说明。
半导体装置A10具备与多个半导体元件20的电极(在半导体装置A10中为第一元件21A的第二电极212、以及第一二极管22A的上表面电极221)和第二导电板12的第二主面121分别电接合的导电部件(第一导电部件31)。导电部件具有主体部311、多个第一接合部312、第一连结部313、第二接合部314以及第三接合层35。多个第一接合部312与多个半导体元件20的电极单独而且电地接合。第二接合部314与第二主面121电接合。由此，导电部件的上述的部分的接合成为一括的接合，因此能够以更短时间而且高效地将该导电部件与多个半导体元件20的电极单独而且电地接合。因此，根据半导体装置A10，能够与更大的电流对应，并且能够实现半导体装置A10的制造效率的提高。
多个第一接合部312分别包含沿厚度方向z观察时与多个半导体元件20的任一个的电极重叠的重复区域312B。沿厚度方向z观察时，重复区域312B的面积为多个半导体元件20各自的电极的面积的70％以上。这能够向多个半导体元件20分别流动更大的电流，并且适合于缓和作用于第一接合层33和多个第一接合部312各自的热应力集中。
沿厚度方向z观察时，主体部311的至少一部分与第一导电板11的第一主面111重叠。这在缩小半导体装置A10的第一方向x的尺寸的方面是有效的。
沿第二方向y观察时，第一连结部313越从第一接合部312朝向主体部311，则越向远离第一导电板11的第一主面111的方向倾斜。由此，在多个第一接合层33分别容易形成多个半导体元件20的任一个电极的位于第一方向x的一方的焊脚。因此，能够有效地降低作用于多个半导体元件20各自的电极与第一接合层33的界面的热应力集中。在该情况下，沿第二方向y观察时，第一连结部313相对于第一接合部312所成的锐角α的大小为30°以上且60°以下，成为适合于缓和该热应力集中的焊脚的形状。另一方面，在锐角α小于30°的情况下，由于多个半导体元件20的任一个与导电部件(第一导电部件31)之间的距离变得过小，因此从防止该半导体元件20的耐压破坏的观点出发，不推荐。另一方面，在锐角α超过60°的情况下，形成于多个第一接合层33的任一个的焊脚的体积变得过大，在该第一接合层33产生的热应力容易集中。从缓和该第一接合层33的热应力集中的观点出发，不推荐。
第一接合部312的厚度t为第一接合层33的最大厚度Tmax的2倍以下。由此，确保第一接合层33的热耐久性，能够降低作用于第一接合层33与第一接合部312的界面的热应力集中。
多个第一接合部312分别具有在厚度方向z上贯通的开口312A。在利用第一接合层33将第一接合部312与多个半导体元件20各自的电极电接合时，通过设置开口312A，能够使熔融的第一接合层33所含的气泡向外部放出。并且，第一接合层33与规定开口312A的第一接合部312的内周面相接。由此，在熔融的第一接合层33获得使第一接合部312的位置相对于开关元件21的电极处于预定的位置的自对准效果。
导电部件含有铜。由此，与含有铝的金属丝比较，能够使导电部件的电阻降低。这适合于向开关元件21流动更大的电流。
第一导电板11含有铜。并且，第一导电板11的厚度T1比导电部件的最大厚度tmax大。由此，能够实现第一导电板11的导热率的提高，并且能够提高第一主面111的面内方向(第一方向x以及第二方向y)的导热的效率。这有助于半导体装置A10的散热性的提高。
基于图19～图37，对本公开的第二实施方式的半导体装置A20进行说明。在这些图中，对与上述的半导体装置A10相同、或者类似的要素标注相同的符号，并省略重复的说明。在此，为了便于理解，图20省略了封固树脂50的图示。为了便于理解，图21以及图25分别省略了封固树脂50以及第二导电部件32的图示。为了便于理解，图23透过了封固树脂50。在图23中，用想象线示出透过的封固树脂50。
对于半导体装置A10而言，半导体装置A20还具备支撑基板60、一对第一二极管端子181、一对第二二极管端子182、一对控制配线70、以及多个二极管金属丝43。
如图20以及图21所示，支撑基板60支撑第一导电板11以及第二导电板12。在半导体装置A20中，支撑基板60由DBC(Direct Bonded Copper，直接粘结铜)基板构成。如图31～图36所示，支撑基板60具有绝缘层61、一对第一金属层62、以及第二金属层63。支撑基板60除了第二金属层63的一部分以外，被封固树脂50覆盖。
如图31～图36所示，绝缘层61包含在厚度方向z上介于一对第一金属层62与第二金属层63之间的部分。绝缘层61由导热性比较高的材料构成。绝缘层61例如由包含氮化铝(AlN)的陶瓷构成。绝缘层61除了陶瓷以外也可以是由绝缘树脂片构成的结构。
如图31～图36所示，一对第一金属层62位于绝缘层61的厚度方向z的一方侧。一对第一金属层62在第一方向x上位于相互分离的位置。一对第一金属层62分别含有铜。第一导电板11的第一背面112通过接合层69接合于一对第一金属层62中的一方的该第一金属层62。第二导电板12的第二背面122通过接合层69接合于一对第一金属层62中的另一方的该第一金属层62。由此，在半导体装置A20中，成为第一导电板11以及第二导电板12支撑于支撑基板60的结构。接合层69例如是含有银(Ag)的钎料。如图25所示，沿厚度方向z观察时，一对第一金属层62分别位于比绝缘层61的周缘更靠内方。
如图31～图36所示，第二金属层63位于绝缘层61的厚度方向z的另一方侧。如图28所示，第二金属层63的表面(朝向厚度方向z的面)从封固树脂50的底面52露出。该表面与散热器(省略图示)接合。第二金属层63含有铜。沿厚度方向z观察时，第二金属层63的周缘位于比绝缘层61的周缘更靠内方。
如图23以及图32所示，第一输入端子13位于第一方向x的一方侧，而且与第一导电板11成为一体。第一输入端子13从第一导电板11沿第一方向x延伸。第一输入端子13的厚度比第一导电板11的厚度T1小。如图23以及图32所示，输出端子14位于第一方向x的另一方侧，而且与第二导电板12成为一体。在半导体装置A20中，输出端子14包含在第二方向y上位于相互分离的位置的一对区域。该一对区域分别从第二导电板12沿第一方向x延伸。该一对区域各自的厚度比第二导电板12的厚度T2小。如图23以及图31所示，第二输入端子15位于第一方向x的一方侧。第二输入端子15位于与第一导电板11在第一方向x上分离的位置。在半导体装置A20中，第二输入端子15包含在第二方向y上位于相互分离的位置的一对区域。该一对区域位于第一输入端子13的第二方向y的两侧。该一对区域分别沿第一方向x延伸。
在半导体装置A20中，多个半导体元件20包含多个开关元件21。如图23以及图25所示，多个开关元件21包含一对第一元件21A、一对第二元件21B、第三元件21C以及第四元件21D。其中，第三元件21C以及第四元件21D各自的结构与一对第一元件21A、以及一对第二元件21B各自的结构不同。第三元件21C以及第四元件21D是彼此相同的结构。第三元件21C与第一导电板11的第一主面111接合。第四元件21D与第二导电板12的第二主面121接合。
多个开关元件21分别具备图37所示的开关功能部Q1、以及环流二极管D2。多个开关元件21中的第三元件21C以及第四元件21D除了开关功能部Q1以及环流二极管D2以外，还具备图37所示的二极管功能部D1。第三元件21C以及第四元件21D分别除了第一电极211、第二电极212以及第三电极213以外还具备第四电极214、以及一对第五电极215。在第三元件21C以及第四元件21D各自中，在第四电极214流动与流向第二电极212的电流相同的电流。在第三元件21C以及第四元件21D各自中，一对第五电极215与二极管功能部D1导通。
如图37所示，半导体装置A20构成半桥型的开关电路。一对第一元件21A、以及第三元件21C构成上臂电路。在该上臂电路中，一对第一元件21A、以及第三元件21C相互并联连接。一对第二元件21B、以及第四元件21D构成下臂电路。在该下臂电路中，一对第二元件21B、以及第四元件21D相互并联连接。
如图23以及图25所示，在第一导电板11的第一主面111中，一对第一元件21A、以及第三元件21C沿第二方向y排列。在第二导电板12的第二主面121中，一对第二元件21B、以及第四元件21D沿第二方向y排列。这样，即使在半导体装置A20中，多个半导体元件20也沿第二方向y排列。
一对控制配线70构成第一栅极端子161、第二栅极端子162、第一检测端子171、第二检测端子172、一对第一二极管端子181、以及一对第二二极管端子182与多个开关元件21的导电路径的一部分。如图23～图25所示，一对控制配线70包含第一配线70A以及第二配线70B。在第一方向x上，第一配线70A位于一对第一元件21A以及第三元件21C与第一输入端子13以及第二输入端子15之间。第一配线70A与第一导电板11的第一主面111接合。在第一方向x上，第二配线70B位于一对第二元件21B以及第四元件21D与输出端子14之间。第二配线70B与第二导电板12的第二主面121接合。如图32以及图36所示，一对控制配线70分别具有绝缘层71、多个配线层72、金属层73、多个支架74、以及多个包覆层75。控制配线70除了多个支架74各自的一部分和多个包覆层75以外，被封固树脂50覆盖。
如图33所示，绝缘层71包含在厚度方向z上介于多个配线层72与金属层73之间的部分。绝缘层71例如由陶瓷构成。绝缘层71除了陶瓷以外也可以是由绝缘树脂片构成的结构。
如图33所示，多个配线层72位于绝缘层71的厚度方向z的一方侧。多个配线层72分别含有铜。如图25所示，多个配线层72包含第一配线层721、第二配线层722、以及一对第三配线层723。沿厚度方向z观察时，一对第三配线层723各自的面积比第一配线层721以及第二配线层722各自的面积小。
如图33所示，金属层73位于绝缘层71的厚度方向z的另一方侧。金属层73含有铜。第一配线70A的金属层73通过接合层78而与第一导电板11的第一主面111接合。第二配线70B的金属层73通过接合层78而与第二导电板12的第二主面121接合。接合层78由不论是否有无导电性的材料构成。接合层78例如是无铅焊锡。
如图33所示，多个支架74通过支架接合层79而与多个配线层72单独而且电地接合。多个支架74由金属等导电性材料构成。多个支架74分别是沿厚度方向z延伸的筒状。多个支架74各自的厚度方向z的下端与多个配线层72的任一个电接合。多个支架74各自的厚度方向z的上端从封固树脂50露出。支架接合层79具有导电性。支架接合层79例如是无铅焊锡。
如图32以及图36所示，多个包覆层75单独地覆盖多个支架74的厚度方向z的上端。多个包覆层75与后述的封固树脂50的第二凸部58单独地相接地配置。多个包覆层75分别具有电绝缘性。多个包覆层75分别由含有合成树脂的材料构成。
如图19～图21所示，在半导体装置A20中，第一栅极端子161、第二栅极端子162、第一检测端子171、第二检测端子172、一对第一二极管端子181、以及一对第二二极管端子182分别由在厚度方向z上延伸的金属销构成。这些端子单独地压入到一对控制配线70的多个支架74。由此，这些端子单独地支撑于多个支架74。并且，如图29、图30以及图36所示，这些端子各自的一部分被控制配线70的多个包覆层75的任一个覆盖。
如图24所示，第一栅极端子161被压入到多个支架74中的与第一配线70A的第一配线层721接合的该支架74。由此，第一栅极端子161支撑于该支架74，并且与第一配线70A的第一配线层721导通。
如图24以及图33所示，第一检测端子171被压入到多个支架74中的与第一配线70A的第二配线层722接合的该支架74。由此，第一检测端子171支撑于该支架74，并且与第一配线70A的第二配线层722导通。
如图24所示，一对第一二极管端子181单独地压入到多个支架74中的与第一配线70A的一对第三配线层723接合的该一对支架74。由此，一对第一二极管端子181支撑于该一对支架74，并且与第一配线70A的一对第三配线层723单独地导通。
如图25以及图36所示，第二栅极端子162被压入到多个支架74中的与第二配线70B的第一配线层721接合的该支架74。由此，第二栅极端子162支撑于该支架74，并且与第二配线70B的第一配线层721导通。
如图25以及图36所示，第二检测端子172被压入到多个支架74中的与第二配线70B的第二配线层722接合的该支架74。由此，第二检测端子172支撑于该支架74，并且与第二配线70B的第二配线层722导通。
如图25以及图36所示，一对第二二极管端子182被单独地压入到多个支架74中的与第二配线70B的一对第三配线层723接合的该一对支架74。由此，一对第二二极管端子182支撑于该一对支架74，并且与第二配线70B的一对第三配线层723单独地导通。
如图25所示，多个栅极金属丝41与多个开关元件21的第三电极213、和第一配线70A的第一配线层721以及第二配线70B的第一配线层721单独而且电地接合。由此，第一栅极端子161与一对第一元件21A的第三电极213、以及第三元件21C的第三电极213导通。第二栅极端子162与一对第二元件21B的第三电极213、以及第四元件21D的第三电极213导通。
如图25所示，多个检测金属丝42与一对第一元件21A的第二电极212、一对第二元件21B的第二电极212、第三元件21C的第四电极214以及第四元件21D的第四电极214、和第一配线70A的第二配线层722以及第二配线70B的第二配线层722单独而且电地接合。由此，第一检测端子171与一对第一元件21A的第二电极212、以及第三元件21C的第四电极214导通。第二检测端子172与一对第二元件21B的第二电极212、以及第四元件21D的第四电极214导通。
如图25所示，多个二极管金属丝43与第三元件21C的一对第五电极215以及第四元件21D的一对第五电极215、和第一配线70A的一对第三配线层723以及第二配线70B的一对第三配线层723单独而且电地接合。由此，一对第一二极管端子181与第三元件21C的一对第五电极215单独地导通。一对第二二极管端子182与第四元件21D的一对第五电极215单独地导通。多个二极管金属丝43分别含有金。除此以外，多个二极管金属丝43分别也可以是含有铜的情况、含有铝的情况。
如图25所示，第一导电部件31与一对第一元件21A的第二电极212、第三元件21C的第二电极212、以及第二导电板12的第二主面121电接合。由此，一对第一元件21A的第二电极212和第三元件21C的第二电极212以它们相互导通的状态与第二导电板12导通。
如图25、图26以及图33所示，在半导体装置A20中，多个第一接合部312与一对第一元件21A的第二电极212以及第三元件21C的第二电极212单独而且电地接合。多个第一接合部312分别与一对第一元件21A的第二电极212以及第三元件21C的第二电极212的任一个对置。
在半导体装置A20中，如图25所示，第一导电部件31的第一连结部313包含多个连结区域313A(在图25中为三个连结区域313A)。多个连结区域313A在第二方向y上位于相互分离的位置。多个连结区域313A与第一导电部件31的多个第一接合部312单独地连接。如图32所示，沿第二方向y观察时，多个连结区域313A的每个越从多个第一接合部312的任一个朝向第一导电部件31的主体部311，则越向远离第一导电板11的第一主面111的方向倾斜。沿第二方向y观察时，与该第一接合部312连接的多个连结区域313A的任一个相对于多个第一接合部312的每个所成的锐角α(参照图33)的大小为30°以上且60°以下。
如图24所示，第二导电部件32与一对第二元件21B的第二电极212、第四元件21D的第二电极212、以及第二输入端子15的包覆部15A接合。由此，一对第二元件21B的第二电极212和第四元件21D的第二电极212以它们相互导通的状态与第二输入端子15导通。在半导体装置A20中，如图24所示，第二导电部件32具有一对主体部321、多个第三接合部322、多个第三连结部323、一对第四接合部324、一对第四连结部325、一对中间部326、以及多个横梁部327。
如图24所示，一对主体部321在第二方向y上位于相互分离的位置。一对主体部321分别沿第一方向x延伸。如图31所示，一对主体部321分别与第一导电板11的第一主面111、以及第二导电板12的第二主面121这双方平行。一对主体部321位于比第一导电部件31的主体部311更远离第一主面111以及第二主面121这双方的位置。
如图24所示，一对中间部326在第二方向y上位于相互分离的位置，并且在第二方向y上位于一对主体部321之间。一对中间部326分别沿第一方向x延伸。一对中间部326各自的第一方向x的尺寸比一对主体部321各自的第一方向x的尺寸小。沿厚度方向z观察时，一对第二元件21B位于一对中间部326中的一方的中间部326的第二方向y的两侧。沿厚度方向z观察时，一对第二元件21B的任一个和第四元件21D位于一对中间部326中的另一方的中间部326的第二方向y的两侧。
如图24所示，多个第三接合部322与一对第二元件21B的第二电极212、以及第四元件21D的第二电极212单独而且电地接合。多个第三接合部322分别与一对第二元件21B的第二电极212、以及第四元件21D的第二电极212的任一个对置。
如图24以及图35所示，多个第三连结部323中的一对该第三连结部323与多个第三接合部322的任一个的第二方向y的两端连接。一对该第三连结部323与一对中间部326、或者一对中间部326的任一个、以及一对主体部321的任一个连接。沿第一方向x观察时，多个第三连结部323的每个越从多个第三接合部322的任一个朝向一对主体部321的任一个、或者一对中间部326的任一个，则越向远离第二导电板12的第二主面121的方向倾斜。
如图24以及图31所示，一对第四接合部324与第二输入端子15的包覆部15A的一对区域单独而且电地接合。一对第四接合部324分别与包覆部15A的该一对区域的任一个对置。
如图24以及图31所示，一对第四连结部325将一对主体部321与一对第四接合部324单独地连接。沿第二方向y观察时，一对第四连结部325的每个越从一对第四接合部324的任一个朝向一对主体部321的任一个，则越向远离第一导电板11的第一主面111的方向倾斜。
如图24以及图34所示，多个横梁部327沿第二方向y排列。沿厚度方向z观察时，多个横梁部327包含与第一导电部件31的多个第一接合部312单独地重叠的区域。多个横梁部327各自的第二方向y的两端与一对中间部326、或者一对中间部326的任一个、以及一对主体部321的任一个连接。沿第一方向x观察时，多个横梁部327的每个在厚度方向z中的第一导电板11的第一主面111所朝向的一侧呈凸状。
在半导体装置A20中，如图22、以及图27～图30所示，封固树脂50除了顶面51、底面52、一对第一侧面53、一对第二侧面54、多个凹部55、以及槽部56以外，还具有多个第一凸部57、以及多个第二凸部58。
如图27、图29以及图30所示，多个第一凸部57从顶面51朝向厚度方向z突出。如图22所示，沿厚度方向z观察时，多个第一凸部57配置在封固树脂50的四个角。多个第一凸部57各自的外形是圆锥台状。如图22以及图31所示，多个第一凸部57分别具有安装孔571。多个第一凸部57各自的安装孔571未在厚度方向z上贯通该安装孔571。在将驱动模块搭载于半导体装置A20时利用多个第一凸部57。该驱动模块负责半导体装置A20的驱动以及控制。
如图27、图29以及图30所示，多个第二凸部58从顶面51朝向厚度方向z突出。如图22所示，多个第二凸部58相对于第一栅极端子161、第二栅极端子162、第一检测端子171、第二检测端子172、一对第一二极管端子181、以及一对第二二极管端子182单独地配置。如图32以及图36所示，多个第二凸部58分别覆盖一对控制配线70的多个支架74的任一个的一部分。多个支架74的任一个的厚度方向z的上端从多个第二凸部58分别露出。
如图29以及图30所示，在半导体装置A20中，第一输入端子13的露出部13B、以及第二输入端子15的露出部15B从一对第一侧面53中的一方的该第一侧面53露出。输出端子14的露出部14B从一对第一侧面53中的另一方的该第一侧面53露出。
在半导体装置A20中，如图22、图28以及图29所示，多个凹部55从一对第一侧面53中的第一输入端子13的露出部13B、以及第二输入端子15的露出部15B所露出的该第一侧面53朝向第一方向x凹陷，并且在厚度方向z上从顶面51到达底面52。在第二方向y上，多个凹部55位于第一输入端子13的第二方向y的两侧。通过多个凹部55，可确保第一输入端子13以及第二输入端子15所涉及的封固树脂50的沿面距离更长。这在实现半导体装置A20的绝缘耐压的提高的方面是合适的。
在半导体装置A20中，如图27、图28、图31以及图32所示，槽部56从底面52沿厚度方向z凹陷，并且沿第二方向y延伸。槽部56的第二方向y的两端与一对第二侧面54连接。槽部56包含在第一方向x上位于相互分离的的位置的一对区域。在第一方向x上，支撑基板60的第二金属层63位于该一对区域之间。通过槽部56，可确保第一输入端子13以及第二输入端子15与输出端子14所涉及的封固树脂50的沿面距离更长。这在实现半导体装置A20的绝缘耐压的提高的方面是合适的。
以下，对半导体装置A20的作用效果进行说明。
半导体装置A20具备与多个半导体元件20的电极(在半导体装置A20中为一对第一元件21A的第二电极212、以及第四元件21D的第二电极212)和第二导电板12的第二主面121分别电接合的导电部件(第一导电部件31)。导电部件具有主体部311、多个第一接合部312、第一连结部313、第二接合部314以及第三接合层35。多个第一接合部312与多个半导体元件20的电极单独而且电地接合。第二接合部314与第二主面121电接合。导电部件的上述的部分的接合成为一并的接合。因此，根据半导体装置A20，也能够与更大的电流对应，实现半导体装置A20的制造效率的提高。
在半导体装置A20中，第一导电部件31的第一连结部313包含在第二方向y上位于相互分离的位置的多个连结区域313A。多个连结区域313A与第一导电部件31的多个第一接合部312单独地连接。并且，沿第二方向y观察时，多个连结区域313A的每个越从多个第一接合部312的任一个朝向第一导电部件31的主体部311，则越向远离第一导电板11的第一主面111的方向倾斜。由此，在多个第一接合层33分别容易形成多个半导体元件20的任一个电极的位于第一方向x的一方的焊脚。并且，在包含多个连结区域313A的每个和主体部311的边界而且以第一方向x为面外方向的第一导电部件31的剖面中，该剖面的剖面二次力矩更小，因此能够更容易地进行第一连结部313相对于主体部311的弯曲加工。
本公开不限定于上述的实施方式。本公开的各部的具体的结构自由地进行各种设计变更。
本公开包含以下的附记所记载的结构。
附记1.
一种半导体装置，具备：
第一导电板，其具有朝向厚度方向的第一主面；
第二导电板，其具有在上述厚度方向上朝向与上述第一主面相同的一侧的第二主面，并且在与上述厚度方向正交的第一方向上位于远离上述第一导电板的位置；
多个半导体元件，其具有在上述厚度方向上设于上述第一主面所朝向的一侧的电极，并且与上述第一主面接合；以及
导电部件，其与上述多个半导体元件的上述电极和上述第二主面的各个电接合，
上述导电部件具有：主体部；与上述多个半导体元件的上述电极单独而且电接合的多个第一接合部；与上述第二主面电接合的第二接合部；将上述主体部及上述多个第一接合部连接的第一连结部；以及将上述主体部及上述第二接合部连接的第二连结部。
附记2.
根据附记1所记载的半导体装置，
上述多个第一接合部分别包含沿上述厚度方向观察时与上述多个半导体元件的任一个的上述电极重叠的重复区域，
沿上述厚度方向观察时，上述重复区域的面积为上述多个半导体元件各自的上述电极的面积的70％以上。
附记3.
根据附记2所记载的半导体装置，
沿上述厚度方向观察时，上述主体部的至少一部分与上述第一主面重叠。
附记4.
根据附记2或3所记载的半导体装置，
上述多个半导体元件沿与上述厚度方向以及上述第一方向双方正交的第二方向排列，
上述主体部沿上述第二方向延伸。
附记5.
根据附记4所记载的半导体装置，
上述第一连结部包含在上述第二方向上位于相互分离的位置的多个连结区域，
上述多个连结区域与上述多个第一接合部单独地连接。
附记6.
根据附记5所记载的半导体装置，
沿上述第二方向观察时，上述多个连结区域的各个越从上述多个第一接合部的任一个朝向上述主体部，则越向远离上述第一主面的方向倾斜。
附记7.
根据附记6所记载的半导体装置，
沿上述第二方向观察时，与该第一接合部连接的多个连结区域的任一个相对于上述多个第一接合部的各个所成的锐角的大小为30°以上且60°以下。
附记8.
根据附记2至7任一项中所记载的半导体装置，
还具备多个第一接合层，该多个第一接合层具有导电性，并且将上述多个第一接合部与上述多个半导体元件的上述电极单独而且电接合，
沿上述厚度方向观察时，上述多个第一接合层分别包含比上述多个第一接合部的任一个的上述重复区域更向外方伸出的部分。
附记9.
根据附记8所记载的半导体装置，
上述多个第一接合层含有锡。
附记10.
根据附记9所记载的半导体装置，
上述多个第一接合部各自的厚度为与该第一接合部相接的上述多个第一接合层的任一个的最大厚度的2倍以下。
附记11.
根据附记10所记载的半导体装置，
上述多个第一接合层各自的最大厚度为100μm以上。
附记12.
根据附记8至11任一项中所记载的半导体装置，
上述多个第一接合部分别具有在上述厚度方向上贯通的开口，
上述多个第一接合层的任一个与规定上述开口的该第一接合部的内周面相接。
附记13.
根据附记8至12任一项中所记载的半导体装置，
还具备第二接合层，该第二接合层具有导电性，并且将上述第二接合部与上述第二主面电接合，
上述第二接合层由与上述多个第一接合层相同的材料构成。
附记14.
根据附记1至13任一项中所记载的半导体装置，
上述第一导电板、上述第二导电板以及上述导电部件各自均含有铜。
附记15.
根据附记1至14任一项中所记载的半导体装置，
上述第一导电板以及上述第二导电板各自的厚度比上述导电部件的最大厚度大。
附记16.
根据附记1至15任一项中所记载的半导体装置，
沿上述第二主面的面内方向观察时，上述第二连结部越从上述第二接合部朝向上述主体部，则越向远离上述第二主面的方向倾斜。
附记17.
根据附记1至16任一项中所记载的半导体装置，
还具备覆盖上述多个半导体元件以及上述导电部件的封固树脂，
上述封固树脂与上述第一主面以及上述第二主面相接。
附记18.
根据附记17所记载的半导体装置，
上述第一导电板具有在上述厚度方向上朝向与上述第一主面相反的一侧的第一背面，
上述第二导电板具有在上述厚度方向上朝向与上述第二主面相反的一侧的第二背面，
上述第一背面以及上述第二背面从上述封固树脂露出。
附记19.
根据附记1至18任一项中所记载的半导体装置，
上述多个半导体元件的至少任一个包含化合物半导体基板。
附记20.
根据附记19所记载的半导体装置，
上述化合物半导体基板含有碳化硅。
符号的说明
A10、A20—半导体装置，11—第一导电板，111—第一主面，112—第一背面，12—第二导电板，121—第二主面，122—第二背面，13—第一输入端子，13A—包覆部，13B—露出部，14—输出端子，14A—包覆部，14B—露出部，15—第二输入端子，15A—包覆部，15B—露出部，161—第一栅极端子，161A—包覆部，161B—露出部，162—第二栅极端子，162A—包覆部，162B—露出部，171—第一检测端子，171A—包覆部，171B—露出部，172—第二检测端子，172A—包覆部，172B—露出部，181—第一二极管端子，182—第二二极管端子，20—半导体元件，21—开关元件，21A—第一元件，21B—第二元件，21C—第三元件，21D—第四元件，211—第一电极，212—第二电极，213—第三电极，214—第四电极，215—第五电极，22—保护元件，22A—第一二极管，22B—第二二极管，221—上表面电极，222—下表面电极，23—芯片接合层，31—第一导电部件，311—主体部，312—第一接合部，312A—开口，312B—重复区域，313—第一连结部，313A—连结区域，314—第二接合部，315—第二连结部，32—第二导电部件，321—主体部，322—第三接合部，322A—开口，323—第三连结部，324—第四接合部，325—第四连结部，326—中间部，327—横梁部，33—第一接合层，34—第二接合层，35—第三接合层，36—第四接合层，41—栅极金属丝，42—检测金属丝，43—二极管金属丝，50—封固树脂，51—顶面，52—底面，53—第一侧面，54—第二侧面，55—凹部，56—槽部，57—第一凸部，571—安装孔，58—第二凸部，60—支撑基板，61—绝缘层，62—第一金属层，63—第二金属层，69—接合层，70—控制配线，70A—第一配线，70B—第二配线，71—绝缘层，72—配线层，721—第一配线层，722—第二配线层，723—第三配线层，73—金属层，74—支架，75—包覆层，78—接合层，79—支架接合层，z—厚度方向，x—第一方向，y—第二方向。

Claims (15)

1.一种半导体装置，其特征在于，具备：
第一导电板，其具有朝向厚度方向的第一主面；
第二导电板，其具有在上述厚度方向上朝向与上述第一主面相同的一侧的第二主面，并且在与上述厚度方向正交的第一方向上位于远离上述第一导电板的位置；
多个半导体元件，其具有在上述厚度方向上设于上述第一主面所朝向的一侧的电极，并且与上述第一主面接合；以及
导电部件，其与上述多个半导体元件的上述电极和上述第二主面的各个电接合，
上述导电部件具有：主体部；与上述多个半导体元件的上述电极单独而且电接合的多个第一接合部；与上述第二主面电接合的第二接合部；将上述主体部及上述多个第一接合部连接的第一连结部；以及将上述主体部及上述第二接合部连接的第二连结部。
2.根据权利要求1所述的半导体装置，其特征在于，
上述多个第一接合部分别包含沿上述厚度方向观察时与上述多个半导体元件的任一个的上述电极重叠的重复区域，
沿上述厚度方向观察时，上述重复区域的面积为上述多个半导体元件各自的上述电极的面积的70％以上。
3.根据权利要求2所述的半导体装置，其特征在于，
沿上述厚度方向观察时，上述主体部的至少一部分与上述第一主面重叠。
4.根据权利要求2或3所述的半导体装置，其特征在于，
上述多个半导体元件沿与上述厚度方向以及上述第一方向双方正交的第二方向排列，
上述主体部沿上述第二方向延伸。
5.根据权利要求4所述的半导体装置，其特征在于，
上述第一连结部包含在上述第二方向上位于相互分离的位置的多个连结区域，
上述多个连结区域与上述多个第一接合部单独地连接。
6.根据权利要求5所述的半导体装置，其特征在于，
沿上述第二方向观察时，上述多个连结区域的各个越从上述多个第一接合部的任一个朝向上述主体部，则越向远离上述第一主面的方向倾斜。
7.根据权利要求6所述的半导体装置，其特征在于，
沿上述第二方向观察时，与该第一接合部连接的多个连结区域的任一个相对于上述多个第一接合部的各个所成的锐角的大小为30°以上且60°以下。
8.根据权利要求2至7任一项中所述的半导体装置，其特征在于，
还具备多个第一接合层，该多个第一接合层具有导电性，并且将上述多个第一接合部与上述多个半导体元件的上述电极单独而且电接合，
沿上述厚度方向观察时，上述多个第一接合层分别包含比上述多个第一接合部的任一个的上述重复区域更向外方伸出的部分。
9.根据权利要求8所述的半导体装置，其特征在于，
上述多个第一接合层分别含有锡。
10.根据权利要求9所述的半导体装置，其特征在于，
上述多个第一接合部各自的厚度为与该第一接合部相接的上述多个第一接合层的任一个的最大厚度的2倍以下。
11.根据权利要求10所述的半导体装置，其特征在于，
上述多个第一接合层各自的最大厚度为100μm以上。
12.根据权利要求8至11任一项中所述的半导体装置，其特征在于，
还具备第二接合层，该第二接合层具有导电性，并且将上述第二接合部与上述第二主面电接合，
上述第二接合层由与上述多个第一接合层相同的材料构成。
13.根据权利要求1至12任一项中所述的半导体装置，其特征在于，
上述第一导电板、上述第二导电板以及上述导电部件各自均含有铜。
14.根据权利要求1至13任一项中所述的半导体装置，其特征在于，
上述第一导电板以及上述第二导电板各自的厚度比上述导电部件的最大厚度大。
15.根据权利要求1至14任一项中所述的半导体装置，其特征在于，
沿上述第二主面的面内方向观察时，上述第二连结部越从上述第二接合部朝向上述主体部，则越向远离上述第二主面的方向倾斜。
CN202180057990.0A 2020-08-05 2021-07-20 半导体装置 Pending CN116057696A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-133193 2020-08-05
JP2020133193 2020-08-05
PCT/JP2021/027095 WO2022030244A1 (ja) 2020-08-05 2021-07-20 半導体装置

Publications (1)

Publication Number Publication Date
CN116057696A true CN116057696A (zh) 2023-05-02

Family

ID=80117310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180057990.0A Pending CN116057696A (zh) 2020-08-05 2021-07-20 半导体装置

Country Status (5)

Country Link
US (1) US20230299036A1 (zh)
JP (1) JPWO2022030244A1 (zh)
CN (1) CN116057696A (zh)
DE (2) DE212021000214U1 (zh)
WO (1) WO2022030244A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117652023A (zh) * 2021-08-10 2024-03-05 罗姆股份有限公司 半导体装置
WO2023189840A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置
WO2023190334A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置
WO2024018790A1 (ja) * 2022-07-19 2024-01-25 ローム株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765853B2 (ja) * 2006-09-08 2011-09-07 富士電機株式会社 半導体装置の製造方法
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
JP6475918B2 (ja) * 2014-02-05 2019-02-27 ローム株式会社 パワーモジュール
JP6357394B2 (ja) 2014-09-30 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2017050441A (ja) * 2015-09-03 2017-03-09 ローム株式会社 半導体装置
JP7281267B2 (ja) * 2017-11-06 2023-05-25 ローム株式会社 半導体装置、半導体装置の製造方法
CN111919295A (zh) * 2018-03-26 2020-11-10 松下知识产权经营株式会社 半导体组件
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置
JP2020092108A (ja) * 2018-12-03 2020-06-11 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022030244A1 (ja) 2022-02-10
US20230299036A1 (en) 2023-09-21
DE112021002615T5 (de) 2023-03-23
JPWO2022030244A1 (zh) 2022-02-10
DE212021000214U1 (de) 2022-02-16

Similar Documents

Publication Publication Date Title
US9490200B2 (en) Semiconductor device
CN116057696A (zh) 半导体装置
US11532538B2 (en) Component structure, power module and power module assembly structure
US6144093A (en) Commonly housed diverse semiconductor die with reduced inductance
US7851908B2 (en) Semiconductor device
US10398023B2 (en) Semiconductor device
US20120267682A1 (en) Semiconductor device
US11515292B2 (en) Semiconductor device
JP7137558B2 (ja) 半導体装置
US11456244B2 (en) Semiconductor device
US11664298B2 (en) Semiconductor module
JP5652346B2 (ja) パワー半導体モジュール
JP4349364B2 (ja) 半導体装置
US20240014193A1 (en) Semiconductor device
JP7035920B2 (ja) 半導体装置および電力変換装置
WO2022019023A1 (ja) 半導体装置
US20220165719A1 (en) Semiconductor device
WO2022259825A1 (ja) 半導体装置
US20240006368A1 (en) Semiconductor device
US20220328444A1 (en) Semiconductor device and semiconductor chip
WO2023120353A1 (ja) 半導体装置
US20240006402A1 (en) Semiconductor device
US20230087499A1 (en) Semiconductor unit and semiconductor device
US20240178110A1 (en) Semiconductor module
US20220102264A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination