WO2024084954A1

WO2024084954A1 - 半導体装置および半導体装置の製造方法

Info

Publication number: WO2024084954A1
Application number: PCT/JP2023/036019
Authority: WO
Inventors: 克彦吉原
Original assignee: ローム株式会社
Priority date: 2022-10-18
Filing date: 2023-10-03
Publication date: 2024-04-25

Abstract

半導体装置は、半導体素子と、前記半導体素子を支持する支持導体と、前記支持導体を支持する支持基板と、前記支持導体と前記支持基板との間に介在する第１中間接合材と、を備える。前記支持導体と前記第１中間接合材との接合、および前記支持基板と前記第１中間接合材との接合は、いずれも固相接合である。前記支持導体と前記第１中間接合材との接合界面および前記支持基板と前記第１中間接合材との接合界面のいずれかは、周辺部位と接合状態が異なる接合特異領域を含む。

Description

半導体装置および半導体装置の製造方法

　本開示は、半導体装置および半導体装置の製造方法に関する。

　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家電や情報端末、自動車用機器まで様々な電子機器に搭載される。特許文献１には、従来の半導体装置（パワーモジュール）が開示されている。特許文献１に記載のパワーモジュールは、複数のトランジスタ、主基板、信号基板および信号端子を備える。複数のトランジスタは、主基板に搭載される。

特開２０１５－１２６３４２号公報

　特許文献１のようなパワーモジュールでは、複数の部材を接合する際に、固相接合が採用される場合がある。固相接合においては、２つの物体の間に中間接合材を介在させることが一般的である。中間接合材がずれると、適切な接合が困難となる。

　本開示は、従来より改良が施された半導体装置を提供すること、およびそのような半導体装置の製造方法を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、中間接合材の位置ずれを抑制することが可能な半導体装置、およびそのような半導体装置の製造方法を提供することを一の課題とする。

　本開示の第１の側面によって提供される半導体装置は、半導体素子と、前記半導体素子を支持する支持導体と、前記支持導体を支持する支持基板と、前記支持導体と前記支持基板との間に介在する第１中間接合材と、を備える。前記支持導体と前記第１中間接合材との接合、および前記支持基板と前記第１中間接合材との接合は、いずれも固相接合である。前記支持導体と前記第１中間接合材との接合界面および前記支持基板と前記第１中間接合材との接合界面のいずれかは、周辺部位と接合状態が異なる接合特異領域を含む。

　本開示の第２の側面によって提供される半導体装置の製造方法は、第１中間接合材と、支持導体および支持基板のいずれか一方とを、加圧によって仮接合する工程と、前記第１中間接合材を前記支持導体および前記支持基板が挟む状態で、加圧することにより、前記第１中間接合材と前記支持導体とを固相接合し、且つ前記前記第１中間接合材と前記支持基板とを固相接合すると、を備える。

　本開示の半導体装置によれば、中間接合材の位置ずれを抑制することができる。

図１は、本開示の第１実施形態にかかる半導体装置を示す斜視図である。図２は、本開示の第１実施形態にかかる半導体装置を示す部分斜視図である。図３は、本開示の第１実施形態にかかる半導体装置を示す部分斜視図である。図４は、本開示の第１実施形態にかかる半導体装置を示す平面図である。図５は、本開示の第１実施形態にかかる半導体装置を示す部分平面図である。図６は、本開示の第１実施形態にかかる半導体装置を示す部分右側面図である。図７は、本開示の第１実施形態にかかる半導体装置を示す部分左側面図である。図８は、本開示の第１実施形態にかかる半導体装置を示す部分平面図である。図９は、本開示の第１実施形態にかかる半導体装置右側面図である。図１０は、本開示の第１実施形態にかかる半導体装置を示す底面図である。図１１は、図５のＸＩ－ＸＩ線に沿う断面図である。図１２は、図５のＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図１２の一部を拡大した部分拡大断面図である。図１４は、本開示の第１実施形態にかかる実装構造体の一例を示す部分拡大断面図である。図１５は、本開示の第１実施形態にかかる実装構造体の他の例を示す部分拡大断面図である。図１６は、図１２の一部を拡大した部分拡大断面図である。図１７は、本開示の第１実施形態にかかる実装構造体の他の例を示す部分拡大断面図である。図１８は、本開示の第１実施形態にかかる実装構造体の他の例を示す部分拡大断面図である。図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。図２１は、図５のＸＸＩ－ＸＸＩ線に沿う断面図である。図２２は、図５のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。図２３は、本開示の第１実施形態にかかる半導体装置の製造方法の一例を示す平面図である。図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。図２５は、本開示の第１実施形態にかかる半導体装置の製造方法の一例を示す断面図である。図２６は、本開示の第１実施形態にかかる半導体装置の製造方法の一例を示す部分拡大断面図である。図２７は、本開示の第１実施形態にかかる半導体装置の製造方法の一例を示す断面図である。図２８は、本開示の第１実施形態にかかる半導体装置の製造方法の一例を示す断面図である。図２９は、本開示の第１実施形態にかかる半導体装置の製造方法の一例を示す断面図である。図３０は、本開示の第１実施形態にかかる半導体装置の第１変形例を示す部分平面図である。図３１は、本開示の第２実施形態にかかる半導体装置を示す部分拡大断面図である。図３２は、本開示の第２実施形態にかかる半導体装置を示す部分拡大断面図である。図３３は、本開示の第２実施形態にかかる半導体装置の製造方法の一例を示す断面図である。図３４は、本開示の第２実施形態にかかる半導体装置の製造方法の一例を示す断面図である。図３５は、本開示の第２実施形態にかかる半導体装置の製造方法の一例を示す断面図である。

　本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

　本開示において、実施形態のある構成についての一例は、当該構成の後に括弧を付して、当該括弧内に示される場合がある。括弧が付された構成は、一例である括弧内の構成を含む。当該括弧内の構成は、括弧が付された構成の一例であるから、当該括弧内の構成に限定されない。

　本開示において、略称および化学記号等で示された名称は、当該構成の後に括弧を付して、当該括弧内にその別名称を示す場合がある。この場合、括弧内の名称は、括弧が付された名称と同一のものを示す。

　本開示において、「ある部材がある金属を主成分とする」との記載は、当該ある部材が、ある金属のみからなる構成、ある金属に添加金属等が加えられた構成、ある金属の種々の合金等、が含まれる。

　半導体装置Ａ１：
　図１～図２９は、本開示の一実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、複数の半導体素子１、支持導体２、支持基板３、複数の電力端子４１～４３、複数の制御端子４４、信号基板５、接着層６、第１導通部材７１、第２導通部材７２、複数のワイヤ７３～７６、樹脂部材８および樹脂充填部８８を備えうる。

　支持導体２は、第１導電部２Ａおよび第２導電部２Ｂを含みうる。複数の制御端子４４は、複数の第１制御端子４５および複数の第２制御端子４６を含みうる。信号基板５は、第１信号基板５Ａおよび第２信号基板５Ｂを含みうる。接着層６は、第１接着体６Ａおよび第２接着体６Ｂを含みうる。

　説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向とする。一例として、ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向およびｙ方向は、ｚ方向に直交する方向である。以下の説明において、「平面視」とは、ｚ方向に視ることをいう。なお、「上」、「下」、「上方」、「下方」、「上面」および「下面」などの記載は、ｚ方向における各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。

　複数の半導体素子１：
　複数の半導体素子１はそれぞれ、半導体装置Ａ１の機能中枢となる電子部品である。複数の半導体素子１の各構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料としうる。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＮ（窒化ガリウム）あるいはＣ（ダイヤモンド）などであってよい。各半導体素子１は、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップとしうる。本実施形態においては、各半導体素子１がＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などの他のトランジスタであってよい。各半導体素子１は、いずれも同一種の素子としうる。各半導体素子１は、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってよい。各半導体素子１は、同一種の異なる極性の素子としうる。

　複数の半導体素子１は、複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂを含みうる。図８に示すように、半導体装置Ａ１は、４つの第１スイッチング素子１Ａと４つの第２スイッチング素子１Ｂを備えうるが、第１スイッチング素子１Ａの数および第２スイッチング素子１Ｂの数は、本構成に限定されない。第１スイッチング素子１Ａの数および第２スイッチング素子１Ｂの数は、半導体装置Ａ１に要求される性能に応じて適宜変更される。第１スイッチング素子１Ａの数および第２スイッチング素子１Ｂの数とは、等しくても、異なってもよい。第１スイッチング素子１Ａの数および第２スイッチング素子１Ｂの数は、半導体装置Ａ１が取り扱う電流容量によって決定されうる。

　本開示において、複数の第１スイッチング素子１Ａに関する構成は、対応する複数の半導体素子１に関する構成の符番号の末尾にＡを付して示しうる。本開示において、複数の第１スイッチング素子１Ａに関する構成は、対応する複数の半導体素子１に関する構成の後に括弧を付して、当該括弧内に示しうる。この場合、括弧内の構成は、当該括弧の前の構成の一例であることを意味しうる。本開示において、複数の第２スイッチング素子１Ｂに関する構成は、対応する複数の半導体素子１に関する構成の符番号の末尾にＢを付して示しうる。本開示において、複数の第２スイッチング素子１Ｂに関する構成は、対応する複数の半導体素子１に関する構成の後に括弧を付して、当該括弧内に示しうる。この場合、括弧内の構成は、当該括弧の前の構成の一例であることを意味しうる。

　半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路として構成されうる。この場合、複数の第１スイッチング素子１Ａは、半導体装置Ａ１の上アーム回路を構成し、複数の第２スイッチング素子１Ｂは、半導体装置Ａ１の下アーム回路を構成しうる。複数の第１スイッチング素子１Ａは上アーム回路において互いに並列に接続され、、複数の第２スイッチング素子１Ｂは下アーム回路において互いに並列に接続されうる。各第１スイッチング素子１Ａと各第２スイッチング素子１Ｂとは、直列に接続されうる。各第１スイッチング素子１Ａは、複数の第２スイッチング素子１Ｂのいずれかと直列に接続されうる。各第２スイッチング素子１Ｂは、複数の第１スイッチング素子１Ａのいずれかと直列に接続されうる。

　複数の半導体素子１（複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂ）のそれぞれは、図１３および図１６に示すように、素子主面１０ａおよび素子裏面１０ｂを有しうる。各半導体素子１において、素子主面１０ａおよび素子裏面１０ｂは、ｚ方向に離隔しうる。素子主面１０ａは、ｚ２側を向き、素子裏面１０ｂは、ｚ１側を向く。

　複数の第１スイッチング素子１Ａはそれぞれ、図８、図１２、図１３および図２１などに示すように、支持導体２（第１導電部２Ａ）に搭載されうる。図８に示す例では、複数の第１スイッチング素子１Ａは、たとえばｙ方向に配列され、互いに離隔しうる。複数の第１スイッチング素子１Ａはそれぞれ、第２中間接合材１９ａを介して、支持導体２（第１導電部２Ａ）に導通接合されうる。各第１スイッチング素子１Ａは、第１導電部２Ａに接合された際、素子裏面１０ｂが支持導体２（第１導電部２Ａ）に対向しうる。

　複数の第２スイッチング素子１Ｂはそれぞれ、図８、図１２、図１６および図２０などに示すように、支持導体２（第２導電部２Ｂ）に搭載されうる。図８に示す例では、複数の第２スイッチング素子１Ｂは、たとえばｙ方向に配列され、互いに離隔しうる。複数の第２スイッチング素子１Ｂはそれぞれ、第２中間接合材１９ｂを介して、支持導体２（第２導電部２Ｂ）に導通接合されうる。各第２スイッチング素子１Ｂは、第２導電部２Ｂに接合された際、素子裏面１０ｂが支持導体２（第２導電部２Ｂ）に対向しうる。図８から理解されるように、ｘ方向に見て、複数の第１スイッチング素子１Ａと複数の第２スイッチング素子１Ｂとが重なる。この構成と異なり、複数の第１スイッチング素子１Ａと複数の第２スイッチング素子１Ｂとは、ｘ方向に見て、重なっていなくてよい。

　複数の半導体素子１（複数の第１スイッチング素子１Ａおび複数の第２スイッチング素子１Ｂ）はそれぞれ、図８、図１３および図１６に示すように、第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５を有しうる。以下で説明する、第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５の各構成は、各半導体素子１において共通しうる。第１主面電極１１、第２主面電極１２および第３主面電極１３は、素子主面１０ａの上方に位置しうる。第１主面電極１１、第２主面電極１２および第３主面電極１３は、図示しない絶縁膜により絶縁されている。裏面電極１５は、素子裏面１０ｂの上方に位置しうる。裏面電極１５は、素子裏面１０ｂの全域（あるいは略全域）を覆っている。裏面電極１５は、たとえばＡｇ（銀）めっきにより構成されうる。

　各半導体素子１がＭＯＳＦＥＴで構成された例では、第１主面電極１１は、たとえばゲート電極であって、各半導体素子１を駆動させるための駆動信号（たとえばゲート電圧）が入力されるように構成されうる。第２主面電極１２は、たとえばソース電極であって、ソース電流が流れるように構成されうる。第３主面電極１３は、たとえばソースセンス電極であって、第２主面電極１２と同電位となりうる。第３主面電極１３は、第２主面電極１２と同じソース電流が流れるように構成されうる。裏面電極１５は、たとえばドレイン電極であって、ドレイン電流が流れるように構成されうる。

　各半導体素子１は、第１主面電極１１（ゲート電極）に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わるように構成されうる。この導通状態と遮断状態とが切り替わる動作をスイッチング動作という。導通状態の半導体素子１は、裏面電極１５（ドレイン電極）から第２主面電極１２（ソース電極）に順方向電流が流れうる。遮断状態の半導体素子１は、この順方向電流が流れない。半導体装置Ａ１は、各半導体素子１の機能により、第１電源電圧（たとえば直流電圧）を第２電源電圧（たとえば交流電圧）に変換するように構成されうる。第１電源電圧は、電力端子４１と２つの電力端子４２との間に入力または印加されうる。第２電源電圧は、２つの電力端子４３に入力または印加されうる。

　半導体装置Ａ１は、図５および図８などに示すように、２つのサーミスタ１７を備える。各サーミスタ１７は、温度検出用のセンサとして用いられうる。

　支持導体２：
　支持導体２は、複数の半導体素子１（複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂ）を支持しうる。支持導体２は、支持基板３上に接合されている。支持導体２は、たとえば平面視矩形状としうる。支持導体２は、第１導通部材７１および第２導通部材７２とともに、複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂによってスイッチングされる主回路電流の経路を構成しうる。

　支持導体２は、第１導電部２Ａおよび第２導電部２Ｂを含みうる。図１４および図１５に示すように、第１導電部２Ａは、本体層２０Ａ、第３接合層２１Ａおよび第１接合層２２Ａを有しうる。図１７および図１８に示すように、第２導電部２Ｂは、本体層２０Ｂ、第３接合層２１Ｂおよび第１接合層２２Ｂを有しうる。本体層２０Ａおよび本体層２０Ｂはそれぞれ、金属製の板状部材としうる。この金属は、Ｃｕ（銅）を主成分としうる。Ｃｕを主成分とする構成としては、Ｃｕのみからなる構成、Ｃｕに添加金属等が加えられた構成、および種々のＣｕ合金が含まれる。第３接合層２１Ａ、第１接合層２２Ａ、第３接合層２１Ｂ、および第１接合層２２Ｂの具体的構成は、後述する。第１導電部２Ａおよび第２導電部２Ｂは、複数の電力端子４１～４３とともに、複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂへの導通経路を構成しうる。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、たとえば平面視矩形状としうる。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、たとえばｘ方向の寸法が１５ｍｍ以上２５ｍｍ以下であり、たとえばｙ方向の寸法が３０ｍｍ以上４０ｍｍ以下であり、ｚ方向の寸法が１．０ｍｍ以上５．０ｍｍ以下である大きさとしうる。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、ｚ方向の寸法が好ましくは２．０ｍｍ程度である。第１導電部２Ａおよび第２導電部２Ｂのこれらの寸法は、上記した数値例に限定されず、半導体装置Ａ１の仕様に応じて適宜変更されうる。第１導電部２Ａおよび第２導電部２Ｂのこれらの寸法は、互いに同じ寸法に限定されず、互いに異なる寸法を採用しうる。

　図１１～図２２に示すように、第１導電部２Ａは、第１中間接合材２９ａを介して支持基板３に接合され、第２導電部２Ｂは、第１中間接合材２９ｂを介して支持基板３に接合されている。第１導電部２Ａには、第２中間接合材１９ａを介して、複数の第１スイッチング素子１Ａがそれぞれ接合されている。第２導電部２Ｂには、第２中間接合材１９ｂを介して、複数の第２スイッチング素子１Ｂがそれぞれ接合されている。第１導電部２Ａおよび第２導電部２Ｂは、図３、図８、図１１、図１２および図１９に示すように、ｘ方向に離隔しうる。これらの図に示す例では、第１導電部２Ａは、第２導電部２Ｂよりｘ１側に位置しうる。第１導電部２Ａと第２導電部２Ｂとは、ｘ方向に見て重なりうる。なお、第１スイッチング素子１Ａの第１導電部２Ａへの接合、および第２スイッチング素子１Ｂの第２導電部２Ｂへの接合は、第２中間接合材１９ａを介した接合に限定されず、たとえばはんだによる接合等であってよい。

　支持導体２（第１導電部２Ａおよび第２導電部２Ｂの各々）は、主面２０１および裏面２０２を有しうる。主面２０１および裏面２０２は、図１１～図２２に示すように、ｚ方向に離隔しうる。主面２０１は、ｚ２側を向き、裏面２０２は、ｚ１側を向く。裏面２０２は、支持基板３に対向しうる。

　図１４に示すように、半導体装置Ａ１は、固相接合による接合部分を有しうる。この接合部分は、第１スイッチング素子１Ａと、第１導電部２Ａとが、第２中間接合材１９ａを介して接合されたものである。固相接合は、同じ金属を主成分とする２つの層が、互いに直接接した状態で、所定の圧力と温度とが加えられることによって実現される接合手法であり、たとえば固相拡散接合、固相変形接合、等を含む。

　第２中間接合材１９ａは、基材層１９０ａ、第３表面層１９１ａおよび第４表面層１９２ａを有しうる。

　基材層１９０ａは、Ａｌ（アルミニウム）を主成分としうる。Ａｌを主成分とする構成としては、Ａｌのみからなる構成、Ａｌに添加金属等が加えられた構成、および種々のＡｌ合金等、が含まれる。基材層１９０ａの厚さは何ら限定されず、本実施形態においては、基材層１９０ａは、第３表面層１９１ａおよび第４表面層１９２ａより厚くしうる。基材層１９０ａの厚さは、たとえば５０μｍ以上３００μｍ以下としうる。

　第３表面層１９１ａは、基材層１９０ａのｚ方向のｚ２側に位置しうる。第３表面層１９１ａは、第１スイッチング素子１Ａと固相接合されうる。本実施形態においては、第３表面層１９１ａは、Ａｇ（銀）を主成分としうる。第３表面層１９１ａの厚さは何ら限定されず、本実施形態においては、第３表面層１９１ａは、基材層１９０ａより薄くしうる。第３表面層１９１ａの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　本実施形態においては、第１スイッチング素子１Ａが第４接合層１５１をさらに有しうる。第４接合層１５１は、裏面電極１５のｚ方向のｚ１側に位置しうる。第４接合層１５１は、第３表面層１９１ａと固相接合されうる。本実施形態においては、第４接合層１５１は、Ａｇ（銀）を主成分としうる。第４接合層１５１の厚さは何ら限定されず、たとえば０．０１μｍ以上５μｍ以下としうる。

　なお、第３表面層１９１ａおよび第４接合層１５１は、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　互いに固相接合された第３表面層１９１ａと第４接合層１５１との境界は、たとえば異種金属の境界である基材層１９０ａと第３表面層１９１ａとの境界と比べて不明瞭となりうる。第３表面層１９１ａと第４接合層１５１との境界は、ほとんど認識できないか、固相接合時に生じた僅かな空隙等の存在によって認識できる程度である場合が、一般的である。これらの点は、本開示における他の固相接合の部位において同様である。

　第４表面層１９２ａは、基材層１９０ａのｚ方向のｚ１側に位置しうる。第４表面層１９２ａは、第１導電部２Ａと固相接合されうる。本実施形態においては、第４表面層１９２ａは、Ａｇ（銀）を主成分としうる。第４表面層１９２ａの厚さは何ら限定されず、本実施形態においては、第４表面層１９２ａは、基材層１９０ａより薄くしうる。第４表面層１９２ａの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　第１導電部２Ａの第３接合層２１Ａは、本体層２０Ａのｚ方向のｚ２側に位置しうる。第３接合層２１Ａは、第４表面層１９２ａと固相接合されうる。本実施形態においては、第３接合層２１Ａは、Ａｇ（銀）を主成分としうる。第３接合層２１Ａの厚さは何ら限定されず、たとえば０．１μｍ以上１５μｍ以下としうる。

　なお、第４表面層１９２ａおよび第３接合層２１Ａは、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　図１７に示すように、半導体装置Ａ１は、固相接合による接合部分を有しうる。この接合部分は、第２スイッチング素子１Ｂと、第２導電部２Ｂとが、第２中間接合材１９ｂを介して接合された構造体としうる。

　第２中間接合材１９ｂは、基材層１９０ｂ、第３表面層１９１ｂおよび第４表面層１９２ｂを有しうる。

　基材層１９０ｂは、Ｃｕ（銅）を主成分としうる。基材層１９０ｂの厚さは何ら限定されない。本実施形態においては、基材層１９０ｂは、第３表面層１９１ｂおよび第４表面層１９２ｂより厚くしうる。基材層１９０ｂの厚さは、たとえば５０μｍ以上３００μｍ以下としうる。

　第３表面層１９１ｂは、基材層１９０ｂのｚ方向のｚ２側に位置しうる。第３表面層１９１ｂは、第２スイッチング素子１Ｂと固相接合されている。本実施形態においては、第３表面層１９１ｂは、Ａｇ（銀）を主成分としうる。第３表面層１９１ｂの厚さは何ら限定されない。本実施形態においては、第３表面層１９１ｂは、基材層１９０ｂより薄くしうる。第３表面層１９１ｂの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　本実施形態においては、第２スイッチング素子１Ｂが第１スイッチング素子１Ａと同様の第４接合層１５１をさらに有しうる。第２スイッチング素子１Ｂの第４接合層１５１は、第３表面層１９１ｂと固相接合されうる。

　なお、第３表面層１９１ｂおよび第４接合層１５１は、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　第４表面層１９２ｂは、基材層１９０ｂのｚ方向のｚ１側に位置しうる。第４表面層１９２ｂは、第２導電部２Ｂと固相接合されている。本実施形態においては、第４表面層１９２ｂは、Ａｇ（銀）を主成分としうる。第４表面層１９２ｂの厚さは何ら限定されず、本実施形態においては、第４表面層１９２ｂは、基材層１９０ｂより薄い。第４表面層１９２ｂの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　第２導電部２Ｂの第３接合層２１Ｂは、本体層２０Ｂのｚ方向のｚ２側に位置しうる。第３接合層２１Ｂは、第４表面層１９２ｂと固相接合されうる。本実施形態においては、第３接合層２１Ｂは、Ａｇ（銀）を主成分としうる。第３接合層２１Ｂの厚さは何ら限定されず、たとえば０．１μｍ以上１５μｍ以下としうる。

　なお、第４表面層１９２ｂおよび第３接合層２１Ｂは、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　支持基板３：
　支持基板３は、支持導体２を支持する。支持基板３は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成されうる。この構成とは異なり、支持基板３は、たとえばＤＢＡ（Direct Bonded Aluminum）基板で構成されてよい。支持基板３は、絶縁層３１、第１金属層３２および第２金属層３３を含みうる。

　絶縁層３１は、たとえば熱伝導性に優れたセラミックにより構成されうる。このようなセラミックとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ₂Ｏ₃（酸化アルミニウム）またはＺＴＡ（ジルコニア強化アルミナ）などがある。絶縁層３１は、セラミックではなく、絶縁樹脂により構成されてよい。絶縁層３１は、たとえば平面視矩形状としうる。

　第１金属層３２は、絶縁層３１の上面（ｚ２側を向く面）に位置しうる。第１金属層３２は、たとえばＣｕ（銅）を主成分としうる。第１金属層３２は、Ａｌ（アルミニウム）を含んでいてよい。第１金属層３２は、第１部分３２Ａおよび第２部分３２Ｂを含みうる。第１部分３２Ａおよび第２部分３２Ｂは、ｘ方向に離隔しうる。第１部分３２Ａは、第２部分３２Ｂのｘ１側に位置しうる。第１部分３２Ａは、第１導電部２Ａが接合され、第１導電部２Ａを支持しうる。第２部分３２Ｂは、第２導電部２Ｂが接合され、第２導電部２Ｂを支持しうる。第１部分３２Ａおよび第２部分３２Ｂはそれぞれ、たとえば平面視矩形状としうる。

　第２金属層３３は、絶縁層３１の下面（ｚ１側を向く面）に位置しうる。第２金属層３３の構成材料は、第１金属層３２の構成材料と同じとしうる。第２金属層３３の下面（ｚ１側を向く面）は、図１０～図２２に示すように、樹脂部材８から露出しうる。この構成と異なり、第２金属層３３の下面は、樹脂部材８に覆われていてよい。第２金属層３３の下面が樹脂部材８から露出する構成においては、当該下面には、図示しない放熱部材（たとえばヒートシンク）などを取り付け可能としうる。第２金属層３３は、平面視において、第１部分３２Ａおよび第２部分３２Ｂの両方に重なりうる。

　図１５に示すように、半導体装置Ａ１は、固相接合による接合部分を有しうる。この接合部分は、第１導電部２Ａと、支持基板３とが、第１中間接合材２９ａを介して接合された構造体としうる。

　第１中間接合材２９ａは、基材層２９０ａ、第１表面層２９１ａおよび第２表面層２９２ａを有しうる。

　基材層２９０ａは、Ｃｕ（銅）を主成分としうる。基材層２９０ａの厚さは何ら限定されない。本実施形態においては、基材層２９０ａは、第１表面層２９１ａおよび第２表面層２９２ａより厚くしうる。基材層２９０ａの厚さは、たとえば５０μｍ以上３００μｍ以下としうる。

　第１表面層２９１ａは、基材層２９０ａのｚ方向のｚ２側に位置しうる。第１表面層２９１ａは、第１導電部２Ａと固相接合されうる。本実施形態においては、第１表面層２９１ａは、Ａｇ（銀）を主成分としうる。第１表面層２９１ａの厚さは何ら限定されない。本実施形態においては、第１表面層２９１ａは、基材層２９０ａより薄くしうる。第１表面層２９１ａの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　第１導電部２Ａの第１接合層２２Ａは、本体層２０Ａのｚ方向のｚ１側に位置しうる。第１接合層２２Ａは、第１表面層２９１ａと固相接合されうる。本実施形態においては、第１接合層２２Ａは、Ａｇ（銀）を主成分としうる。第１接合層２２Ａの厚さは何ら限定されず、たとえば０．１μｍ以上１５μｍ以下としうる。

　なお、第１表面層２９１ａおよび第１接合層２２Ａは、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　第２表面層２９２ａは、基材層２９０ａのｚ方向のｚ１側に位置しうる。第２表面層２９２ａは、支持基板３と固相接合されうる。本実施形態においては、第２表面層２９２ａは、Ａｇ（銀）を主成分としうる。第２表面層２９２ａの厚さは何ら限定されず、本実施形態においては、第２表面層２９２ａは、基材層２９０ａより薄い。第２表面層２９２ａの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　本実施形態の支持基板３は、第２接合層３２１Ａをさらに有しうる。第２接合層３２１Ａは、第１部分３２Ａのｚ方向のｚ２側に位置しうる。第２接合層３２１Ａは、第２表面層２９２ａと固相接合されうる。本実施形態においては、第２接合層３２１Ａは、Ａｇ（銀）を主成分としうる。第２接合層３２１Ａの厚さは何ら限定されず、たとえば０．１μｍ以上１５μｍ以下としうる。

　なお、第２表面層２９２ａおよび第２接合層３２１Ａは、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　第１導電部２Ａと第１中間接合材２９ａとの接合界面および支持基板３と第１中間接合材２９ａとの接合界面のいずれかは、接合特異領域Ｐｃａを含みうる。接合特異領域Ｐｃａは、周囲部位と接合状態が異なる領域である。接合特異領域Ｐｃａは、後述の半導体装置Ａ１の製造方法において、仮接合する工程が行われることによって形成されうる。接合特異領域Ｐｃａの一例としては、周囲部位より接合強度が高い構成が挙げられ、たとえば、周囲部位より固相接合によって不可避的に生じうる微細な空隙部が相対的に少ない構成となり得る。接合特異領域Ｐｃａは、たとえばＳＡＴ（超音波探傷検査）を行った場合に、周囲部位とは像の濃淡状態が異なる領域として認められる。

　接合特異領域Ｐｃａの個数は何ら限定されず、１つであってよいし、複数であってよい。図８に示す例においては、半導体装置Ａ１は、２つの接合特異領域Ｐｃａを有する。２つの接合特異領域Ｐｃａは、平面視において、複数の第１スイッチング素子１Ａを避けた位置に位置しうる。２つの接合特異領域Ｐｃａは、第１導電部２Ａおよび第１部分３２Ａの１つの対角線上に分かれて位置しうる。接合特異領域Ｐｃａの形状は、何ら限定されず、図８に示す円形状の他に、三角形状、矩形状、多角形状等の種々の形状を採用可能としうる。

　本実施形態において、第１導電部２Ａの第１接合層２２Ａと第１中間接合材２９ａの第１表面層２９１ａとの接合界面は、接合特異領域Ｐｃａを含む。本実施形態において、支持基板３の第２接合層３２１Ａと第１中間接合材２９ａの第２表面層２９２ａとの接合界面は、接合特異領域Ｐｃａを含んでいない。これは、後述の半導体装置Ａ１の製造方法の手順によって決定される。

　図１８に示すように、半導体装置Ａ１は、固相接合による接合部分を有しうる。この接合部分は、第２導電部２Ｂと、支持基板３とが、第１中間接合材２９ｂを介して接合された構造体としうる。

　第１中間接合材２９ｂは、基材層２９０ｂ、第１表面層２９１ｂおよび第２表面層２９２ｂを有しうる。

　基材層２９０ｂは、Ｃｕ（銅）を主成分としうる。基材層２９０ｂの厚さは何ら限定されず、本実施形態においては、基材層２９０ｂは、第１表面層２９１ｂおよび第２表面層２９２ｂより厚くしうる。基材層２９０ｂの厚さは、たとえば５０μｍ以上３００μｍ以下としうる。

　第１表面層２９１ｂは、基材層２９０ｂのｚ方向のｚ２側に位置しうる。第１表面層２９１ｂは、第２スイッチング素子１Ｂと固相接合されうる。本実施形態においては、第１表面層２９１ｂは、Ａｇ（銀）を主成分としうる。第１表面層２９１ｂの厚さは何ら限定されない。本実施形態においては、第１表面層２９１ｂは、基材層２９０ｂより薄くしうる。第１表面層２９１ｂの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　第２導電部２Ｂの第１接合層２２Ｂは、本体層２０Ｂのｚ方向のｚ１側に位置しうる。第１接合層２２Ｂは、第１表面層２９１ｂと固相接合されうる。本実施形態においては、第１接合層２２Ｂは、Ａｇ（銀）を主成分としうる。第１接合層２２Ｂの厚さは何ら限定されず、たとえば０．１μｍ以上１５μｍ以下としうる。

　なお、第１表面層２９１ｂおよび第１接合層２２Ｂは、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　第２表面層２９２ｂは、基材層２９０ｂのｚ方向のｚ１側に位置しうる。第２表面層２９２ｂは、支持基板３と固相接合されうる。本実施形態においては、第２表面層２９２ｂは、Ａｇ（銀）を主成分としうる。第２表面層２９２ｂの厚さは何ら限定されない。本実施形態においては、第２表面層２９２ｂは、基材層２９０ｂより薄くしうる。第２表面層２９２ｂの厚さは、たとえば０．１μｍ以上１５μｍ以下としうる。

　本実施形態の支持基板３は、第２接合層３２１Ｂをさらに有しうる。第２接合層３２１Ｂは、第２部分３２Ｂのｚ方向のｚ２側に位置しうる。第２接合層３２１Ｂは、第２表面層２９２ｂと固相接合されうる。本実施形態においては、第２接合層３２１Ｂは、Ａｇ（銀）を主成分としうる。第２接合層３２１Ｂの厚さは何ら限定されず、たとえば０．１μｍ以上１５μｍ以下としうる。

　なお、第２表面層２９２ｂおよび第２接合層３２１Ｂは、互いに固相接合が可能な構成であれば、主成分とされる金属は、何ら限定されない。

　第２導電部２Ｂと第１中間接合材２９ｂとの接合界面および支持基板３と第１中間接合材２９ｂとの接合界面のいずれかは、接合特異領域Ｐｃｂを含みうる。接合特異領域Ｐｃｂは、周囲部位と接合状態が異なる領域としうる。接合特異領域Ｐｃｂは、接合特異領域Ｐｃａと同様に、後述の半導体装置Ａ１の製造方法において、仮接合する工程が行われることによって形成されうる。接合特異領域Ｐｃｂの一例としては、周囲部位より接合強度が高い構成が挙げられ、たとえば、周囲部位より固相接合によって不可避的に生じうる微細な空隙部が相対的に少ない構成となり得る。接合特異領域Ｐｃｂは、たとえばＳＡＴ（超音波探傷検査）を行った場合に、周囲部位とは像の濃淡状態が異なる領域として認められる。

　接合特異領域Ｐｃｂの個数は何ら限定されず、１つであってよいし、複数であってよい。図８に示す例においては、半導体装置Ａ１は、２つの接合特異領域Ｐｃｂを有する。２つの接合特異領域Ｐｃｂは、平面視において、複数の第２スイッチング素子１Ｂを避けた位置に位置しうる。２つの接合特異領域Ｐｃｂは、第２導電部２Ｂおよび第２部分３２Ｂの１つの対角線上に分かれて位置しうる。接合特異領域Ｐｃｂの形状は、何ら限定されず、図８に示す円形状の他に、三角形状、矩形状、多角形状等の種々の形状を採用可能としうる。

　本実施形態において、第２導電部２Ｂの第１接合層２２Ｂと第１中間接合材２９ｂの第１表面層２９１ｂとの接合界面は、接合特異領域Ｐｃｂを含む。本実施形態において、支持基板３の第２接合層３２１Ｂと第１中間接合材２９ｂの第２表面層２９２ｂとの接合界面は、接合特異領域Ｐｃｂを含んでいない。これは、後述の半導体装置Ａ１の製造方法の手順によって決定される。

　複数の電力端子４１～４３：
　複数の電力端子４１～４３はそれぞれ、板状の金属板としうる。この金属板の構成材料は、たとえばＣｕを主成分としうる。図１～図５、図８および図１０に示す例では、半導体装置Ａ１は、１つの電力端子４１、２つの電力端子４２および２つの電力端子４３を備えうる。

　電力端子４１と２つの電力端子４２との間には、上記第１電源電圧が印加されうる。電力端子４１は、たとえば直流電源の正極に接続される端子（Ｐ端子）であり、２つの電力端子４２はそれぞれ、たとえば直流電源の負極に接続される端子（Ｎ端子）であるとしうる。この構成と異なり、電力端子４１がＮ端子であり、２つの電力端子４２がそれぞれＰ端子であってよい。この場合には、端子の極性を変更したことに合わせて、パッケージ内部の配線を適宜変更すればよい。２つの電力端子４３にはそれぞれ、上記第２電源電圧が印加されうる。２つの電力端子４３はそれぞれ、複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂの各スイッチング動作によって電圧変換された電圧（上記第２電源電圧）を出力可能な出力端子としうる。複数の電力端子４１～４３はそれぞれ、樹脂部材８に覆われた部分と樹脂部材８から露出する部分とを含みうる。

　電力端子４１は、図８、図１２および図１９に示すように、第１導電部２Ａと一体構成としうる。この構成と異なり、電力端子４１は、第１導電部２Ａと分離され、第１導電部２Ａに導通接合されていてよい。電力端子４１は、図８に示すように、複数の半導体素子１および第１導電部２Ａ（支持導体２）よりｘ２側に位置しうる。絶縁層３１は、第１導電部２Ａに導通し、且つ、第１導電部２Ａを介して、複数の第１スイッチング素子１Ａの裏面電極１５（ドレイン電極）に導通する。

　２つの電力端子４２はそれぞれ、図８および図１１などに示すように、第１導電部２Ａから離隔しうる。２つの電力端子４２にはそれぞれ、第２導通部材７２が接合されうる。２つの電力端子４２はそれぞれ、図８に示すように、複数の半導体素子１および第１導電部２Ａ（支持導体２）よりｘ２側に位置しうる。２つの電力端子４２はそれぞれ、第２導通部材７２に導通しうる。２つの電力端子４２はそれぞれ、導通した第２導通部材７２を介して、複数の第２スイッチング素子１Ｂの第２主面電極１２（ソース電極）に導通しうる。

　電力端子４１および２つの電力端子４２はそれぞれ、樹脂部材８から、ｘ２側に突き出ている。電力端子４１および２つの電力端子４２は、互いに離隔しうる。２つの電力端子４２は、ｙ方向において、電力端子４１を挟んで互いに反対側に位置しうる。図６、図７および図９から理解されるように、電力端子４１および２つの電力端子４２は、ｙ方向に見て互いに重なりうる。

　２つの電力端子４３はそれぞれ、図８および図１１に示すように、たとえば第２導電部２Ｂと一体構成としうる。この構成と異なり、２つの電力端子４３はそれぞれ、第２導電部２Ｂと分離され、第２導電部２Ｂに導通接合された構成であってよい。２つの電力端子４３はそれぞれ、図８に示すように、複数の半導体素子１および第２導電部２Ｂ（支持導体２）より、ｘ１側に位置しうる。各電力端子４３は、第１導電部２Ａに導通し、且つ、導通した第１導電部２Ａを介して、各第２スイッチング素子１Ｂの裏面電極１５（ドレイン）に導通しうる。なお、電力端子４３の数は、２つに限定されず、たとえば１つであってよいし、３つ以上であってよい。たとえば、電力端子４３が１つである場合、第２導電部２Ｂのｙ方向における中央部分に繋がっていることが望ましい。

　複数の制御端子４４：
　複数の制御端子４４はそれぞれ、複数の半導体素子１（複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂ）の駆動を制御するためのピン状の端子としうる。複数の制御端子４４はそれぞれ、たとえばプレスフィット端子としうる。複数の制御端子４４の各ｚ方向の寸法は、たとえば１０ｍｍ以上３０ｍｍ以下（一例では１５．８ｍｍ）としうる。制御端子４４のｚ方向の寸法は、後述のホルダ４４１の下端（ｚ１側側の端部）から後述の金属ピン４４２の上端（ｚ２側側の端部）までの長さとしうる。複数の制御端子４４は、図１および図４に示すように、複数の第１制御端子４５および複数の第２制御端子４６を含みうる。複数の第１制御端子４５は、複数の第１スイッチング素子１Ａの制御に用いられうる。複数の第２制御端子４６は、複数の第２スイッチング素子１Ｂの制御に用いられうる。

　複数の制御端子４４（複数の第１制御端子４５および複数の第２制御端子４６）はそれぞれ、ホルダ４４１および金属ピン４４２を含みうる。

　ホルダ４４１は、導電性材料としうる。ホルダ４４１は、図１３および図１６に示すように、導電性接合材４４９を介して、信号基板５（後述の第１金属層５２）に接合される。ホルダ４４１は、筒状部、上端鍔部および下端鍔部を含みうる。上端鍔部は、筒状のｚ方向上方（ｚ２側）の端部に繋がり、下端鍔部は、筒状部のｚ方向下方（ｚ１側）の端部に繋がる。ホルダ４４１のうちの少なくとも上端鍔部および筒状部に、金属ピン４４２が挿通されうる。ホルダ４４１は、樹脂部材８に覆われうる。

　金属ピン４４２は、ｚ方向に延びる棒状部材としうる。金属ピン４４２は、ホルダ４４１に圧入されることで支持されうる。金属ピン４４２は、少なくともホルダ４４１を介して、信号基板５（後述の第１金属層５２）に導通しうる。図１３および図１６に示すように、金属ピン４４２の下端（ｚ１側側の端部）がホルダ４４１の挿通孔内で導電性接合材４４９に接している場合には、金属ピン４４２は、導電性接合材４４９を介しても、信号基板５に導通しうる。

　複数の第１制御端子４５：
　複数の第１制御端子４５は、図４に示すように、ｙ方向に間を隔てて位置しうる。複数の第１制御端子４５は、信号基板５（第１信号基板５Ａ）に固定される。複数の第１制御端子４５は、図５～図７および図１２に示すように、ｘ方向において、複数の第１スイッチング素子１Ａと複数の電力端子４１，４２との間に位置しうる。複数の第１制御端子４５は、図１および図４に示すように、第１駆動端子４５Ａおよび複数の第１検出端子４５Ｂ～４５Ｅを含みうる。

　第１駆動端子４５Ａは、複数の第１スイッチング素子１Ａの駆動信号入力用の端子（ゲート端子）としうる。第１駆動端子４５Ａには、複数の第１スイッチング素子１Ａを駆動させるための第１駆動信号が入力可能に構成されうる（たとえばゲート電圧が印加可能に構成されうる）。

　第１検出端子４５Ｂは、複数の第１スイッチング素子１Ａのソース信号検出用の端子（ソースセンス端子）としうる。第１検出端子４５Ｂは、複数の第１スイッチング素子１Ａの導通状態を検出するための第１検出信号が出力可能に構成されうる。たとえば、第１検出端子４５Ｂは、第１スイッチング素子１Ａの第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が第１検出信号として検出可能に構成されうる。

　第１検出端子４５Ｃおよび第１検出端子４５Ｄは、２つのサーミスタ１７の一方にそれぞれ導通する端子としうる。当該一方のサーミスタ１７は、後述の第１信号基板５Ａに搭載されたものとしうる。

　第１検出端子４５Ｅは、複数の第１スイッチング素子１Ａのドレイン信号検出用の端子（ドレインセンス端子）としうる。第１検出端子４５Ｅから、複数の第１スイッチング素子１Ａの各裏面電極１５（ドレイン電極）に印加される電圧（ドレイン電流に対応した電圧）が検出可能に構成されうる。

　複数の第２制御端子４６：
　複数の第２制御端子４６は、図４に示すように、ｙ方向に間を隔てて位置しうる。複数の第２制御端子４６は、信号基板５（第２信号基板５Ｂ）に固定されうる。複数の第２制御端子４６は、図５～図７および図１２に示すように、ｘ方向において、複数の第２スイッチング素子１Ｂと複数の電力端子４３との間に位置しうる。複数の第２制御端子４６は、図１および図４に示すように、第２駆動端子４６Ａおよび複数の第２検出端子４６Ｂ～４６Ｅを含みうる。

　第２駆動端子４６Ａは、複数の第２スイッチング素子１Ｂの駆動信号入力用の端子（ゲート端子）としうる。第２駆動端子４６Ａには、複数の第２スイッチング素子１Ｂを駆動させるための第２駆動信号が入力可能に構成される（たとえばゲート電圧が印加可能に構成されうる）。

　第２検出端子４６Ｂは、複数の第２スイッチング素子１Ｂのソース信号検出用の端子（ソースセンス端子）としうる。複数の第２検出端子４６Ｂは、複数の第２スイッチング素子１Ｂの導通状態を検出するための第２検出信号が出力可能に構成されうる。たとえば、第２検出端子４６Ｂは、第２スイッチング素子１Ｂの第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が第２検出信号として検出可能に構成されうる。

　第２検出端子４６Ｃおよび第２検出端子４６Ｄは、２つのサーミスタ１７の他方にそれぞれ導通する端子としうる。当該他方のサーミスタ１７は、後述の第２信号基板５Ｂに搭載されたものとしうる。

　第２検出端子４６Ｅは、複数の第２スイッチング素子１Ｂのドレイン信号検出用の端子（ドレインセンス端子）としうる。第２検出端子４６Ｅから、複数の第２スイッチング素子１Ｂの各裏面電極１５（ドレイン電極）に印加される電圧（ドレイン電流に対応した電圧）が検出しうる。

　信号基板５：
　信号基板５は、複数の制御端子４４を支持しうる。信号基板５は、ｚ方向において、支持導体２と各制御端子４４との間に介在しうる。信号基板５の厚さ（ｚ方向の寸法）は、たとえば０．５ｍｍ以上１．０ｍｍ以下としうる。各制御端子４４のｚ方向の寸法は、当該信号基板５の厚さ（ｚ方向の寸法）に対して２０倍以上３０倍以下としうる。信号基板５は、第１信号基板５Ａおよび第２信号基板５Ｂを含みうる。

　第１信号基板５Ａは、図５、図１２および図１３に示すように、第１導電部２Ａ上に位置し、複数の第１制御端子４５を支持しうる。第１信号基板５Ａは、図１２、図１３および図１９に示すように、接着層６（第１接着体６Ａ）を介して、第１導電部２Ａに接着されうる。

　第２信号基板５Ｂは、図５、図１２および図１６に示すように、第２導電部２Ｂ上に位置し、複数の第２制御端子４６を支持しうる。第２信号基板５Ｂは、図１２、図１６および図１９に示すように、接着層６（第２接着体６Ｂ）を介して、第２導電部２Ｂに接着されうる。

　信号基板５（第１信号基板５Ａおよび第２信号基板５Ｂのそれぞれ）は、たとえばＤＢＣ基板で構成されうる。信号基板５は、互いに積層された絶縁基板５１、第１金属層５２および第２金属層５３を有しうる。以下で説明する絶縁基板５１、第１金属層５２および第２金属層５３は、特段の断りがない限り、第１信号基板５Ａおよび第２信号基板５Ｂで共通しうる。

　絶縁基板５１は、たとえばセラミックにより構成されうる。このようなセラミックスとしては、たとえばＡｌＮ、ＳｉＮまたはＡｌ₂Ｏ₃などが採用される。絶縁基板５１は、たとえば平面視矩形状としうる。絶縁基板５１は、図１３および図１６に示すように、主面５１ａおよび裏面５１ｂを有しうる。主面５１ａおよび裏面５１ｂは、ｚ方向に離隔しうる。主面５１ａは、ｚ２側を向き、裏面５１ｂは、ｚ１側を向く。裏面５１ｂは、支持導体２に対向しうる。

　第２金属層５３は、図１３および図１６に示すように、絶縁基板５１の裏面５１ｂ上方に位置しうる。第２金属層５３は、接着層６を介して、支持導体２に接着されうる。第１信号基板５Ａの第２金属層５３は、後述の第１接着体６Ａを介して、第１導電部２Ａに接着されうる。第２信号基板５Ｂの第２金属層５３は、第２接着体６Ｂを介して、第２導電部２Ｂに接着されうる。第２金属層５３は、たとえばＣｕを主成分としうる。第２金属層５３は、「金属層」の一例としうる。

　第１金属層５２は、図１３および図１６に示すように、絶縁基板５１の主面５１ａ上方に位置しうる。複数の制御端子４４はそれぞれ、第１金属層５２に立設されういる。第１信号基板５Ａの第１金属層５２には、複数の第１制御端子４５が立設されうる。第２信号基板５Ｂの第１金属層５２には、複数の第２制御端子４６が立設されうる。第１金属層５２は、たとえばＣｕを主成分としうる。図８に示すように、第１金属層５２は、複数の配線層５２１～５２６を含む。複数の配線層５２１～５２６は、互いに離隔し、絶縁されうる。

　配線層５２１は、図８に示すように、複数のワイヤ７３が接合されうる。配線層５２１は、接合した各ワイヤ７３を介して、各半導体素子１の第１主面電極１１（ゲート電極）に導通しうる。第１信号基板５Ａの配線層５２１は、接合した各ワイヤ７３を介して、各第１スイッチング素子１Ａの第１主面電極１１に導通しうる。第２信号基板５Ｂの配線層５２１は、接合した各ワイヤ７３を介して、各第２スイッチング素子１Ｂの第１主面電極１１に導通しうる。

　配線層５２６は、図８に示すように、複数のワイヤ７５が接合されうる。配線層５２６は、接合した各ワイヤ７５を介して、配線層５２１に導通しうる。第１信号基板５Ａの配線層５２６は、各ワイヤ７５、第１信号基板５Ａの配線層５２１および各ワイヤ７３を介して、各第１スイッチング素子１Ａの第１主面電極１１（ゲート電極）に導通しうる。第２信号基板５Ｂの配線層５２６は、各ワイヤ７５、第２信号基板５Ｂの配線層５２１および各ワイヤ７３を介して、各第２スイッチング素子１Ｂの第１主面電極１１（ゲート電極）に導通しうる。第１信号基板５Ａの配線層５２６は、第１駆動端子４５Ａが接合されうる。第２信号基板５Ｂの配線層５２６は、第２駆動端子４６Ａが接合されうる。

　配線層５２２は、図８に示すように、複数のワイヤ７４が接合されうる。配線層５２２は、各ワイヤ７４を介して、各半導体素子１の第３主面電極１３（ソースセンス電極）に導通しうる。第１信号基板５Ａの配線層５２２は、各ワイヤ７４を介して、各第１スイッチング素子１Ａの第３主面電極１３（ソースセンス電極）に導通しうる。第２信号基板５Ｂの配線層５２２は、各ワイヤ７４を介して、各第２スイッチング素子１Ｂの第３主面電極１３（ソースセンス電極）に導通しうる。第１信号基板５Ａの配線層５２２には、第１検出端子４５Ｂが接合されうる。第２信号基板５Ｂの配線層５２２には、第２検出端子４６Ｂが接合されうる。

　配線層５２３および配線層５２４は、図８に示すように、サーミスタ１７が接合されうる。図８に示すように、第１信号基板５Ａの配線層５２３は、第１検出端子４５Ｃに接合されうる。図８に示すように、第１信号基板５Ａの配線層５２４は、第１検出端子４５Ｄに接合されうる。第２信号基板５Ｂの配線層５２３は、第２検出端子４６Ｃに接合されうる。第２信号基板５Ｂの配線層５２４は、第２検出端子４６Ｄに接合されうる。

　配線層５２５は、各ワイヤ７６が接合されうる。配線層５２５は、接合した各ワイヤ７６を介して、支持導体２に導通しうる。図８に示すように、第１信号基板５Ａの配線層５２５は、ワイヤ７６を介して、第１導電部２Ａに導通しうる。第２信号基板５Ｂの配線層５２５は、ワイヤ７６を介して、第２導電部２Ｂに導通しうる。第１信号基板５Ａの配線層５２５には、第１検出端子４５Ｅが接合されうる。第２信号基板５Ｂの配線層５２５には、第２検出端子４６Ｅが接合されうる。

　なお、信号基板５は、ＤＢＣ基板ではなく、ガラスエポキシ基板などのプリント基板であってよい。当該プリント基板には、上記配線層５２１～５２６が少なくとも形成されうる。

　接着層６：
　接着層６は、信号基板５と支持導体２とを接着しうる。接着層６は、ｚ方向において信号基板５と支持導体２との間に介在しうる。接着層６は、平面視において、信号基板５に重なりうる。接着層６の厚さ（ｚ方向の寸法）は、たとえば２０μｍ以上２００μｍ以下（一例では８５μｍ）としうる。

　接着層６は、図１２～図１６に示すように、第１接着体６Ａおよび第２接着体６Ｂを含みうる。第１接着体６Ａは、第１信号基板５Ａと第１導電部２Ａとを接着しうる。第１接着体６Ａは、第１信号基板５Ａと第１導電部２Ａとの間に介在し、平面視において第１信号基板５Ａに重なりうる。第２接着体６Ｂは、第２信号基板５Ｂと第２導電部２Ｂとを接着しうる。第２信号基板５Ｂと第２導電部２Ｂとの間に介在し、平面視において第２信号基板５Ｂに重なりうる。

　接着層６（第１接着体６Ａおよび第２接着体６Ｂのそれぞれ）は、図１３および図１６に示すように、絶縁層６１および一対の粘着層６２，６３を含みうる。以下に説明する絶縁層６１および一対の粘着層６２，６３は、特段の断りがない限り、第１接着体６Ａおよび第２接着体６Ｂのそれぞれで共通しうる。

　絶縁層６１は、樹脂材料により構成されうる。当該樹脂材料は、耐熱性および絶縁性を考慮すると、たとえばポリイミドが好ましい。第１接着体６Ａの絶縁層６１は、第１信号基板５Ａと第１導電部２Ａとを電気的に絶縁しうる。第２接着体６Ｂの絶縁層６１は、第２信号基板５Ｂと第２導電部２Ｂとを電気的に絶縁しうる。絶縁層６１は、たとえばフィルム状としうる。絶縁層６１は、フィルム状ではなく、シート状あるいは板状であってよい。本開示において、シートとは、フィルムと同様に柔らかいが、フィルムより厚いものとしうる。板状とは、フィルムおよびシートより硬く、曲げにくいものであり、シートより厚いものとしうる。なお、フィルム、シート、板状の定義は、これに限定されず、慣用的な分類に沿って適宜変更されうる。絶縁層６１の厚さ（ｚ方向の寸法）は、各制御端子４４のｚ方向の寸法に対して０．１％以上１．０％以下としうる。絶縁層６１の厚さ（ｚ方向の寸法）は、接着層６の厚さ（ｚ方向の寸法）に対して２０％以上７５％以下としうる。絶縁層６１の厚さ（ｚ方向の寸法）は、たとえば１０μｍ以上１５０μｍ以下（一例では２５μｍ）としうる。

　絶縁層６１は、図１３および図１６に示すように、主面６１ａおよび裏面６１ｂを含みうる。主面６１ａおよび裏面６１ｂは、ｚ方向に離隔しうる。主面６１ａは、ｚ２側（ｚ方向上方）を向き、裏面６１ｂは、ｚ１側（ｚ方向下方）を向きうる。

　一対の粘着層６２，６３は、絶縁層６１のｚ方向の両面上方に位置しうる。一対の粘着層６２，６３はそれぞれ、樹脂接着剤のいずれかにより構成されうる。樹脂接着剤は、たとえばシリコーン系粘着剤、およびアクリル系粘着剤などを含みうる。一対の粘着層６２，６３の各々の厚さ（ｚ方向の寸法）は、絶縁層６１の厚さ（ｚ方向の寸法）に対して１０％以上１５０％以下としうる。一対の粘着層６２，６３の各厚さ（ｚ方向の寸法）は、たとえば５μｍ以上５０μｍ以下（一例では３０μｍ）としうる。

　粘着層６２は、図１３および図１６に示すように、主面６１ａ上方に位置しうる。粘着層６２は、ｚ方向において、絶縁層６１と信号基板５との間に介在しうる。第１接着体６Ａの粘着層６２は、ｚ方向において、第１接着体６Ａの絶縁層６１と第１信号基板５Ａとの間に介在しうる。第２接着体６Ｂの粘着層６２は、ｚ方向において、第２接着体６Ｂの絶縁層６１と第２信号基板５Ｂとの間に介在しうる。

　粘着層６３は、図１３および図１６に示すように、裏面６１ｂ上方に位置しうる。粘着層６３は、ｚ方向において、絶縁層６１と支持導体２との間に介在しうる。第１接着体６Ａの粘着層６３は、ｚ方向において、第１接着体６Ａの絶縁層６１と第１導電部２Ａとの間に介在しうる。第２接着体６Ｂの粘着層６３は、第２接着体６Ｂの絶縁層６１と第２導電部２Ｂとの間に介在しうる。

　上記した構成から理解されるように、本開示の接着層６は、たとえば両面粘着テープのようなものとしうる。半導体装置Ａ１の製造工程において、接着層６は、たとえば複数の制御端子４４が接合された信号基板５に貼り付けられた後、支持導体２に貼り付けられうる。なお、接着層６は、両面粘着テープでなくてよく、２つの部材を接着する際に、はんだのように一時的に溶融状態となるものを除く。換言すると、接着層６は、２つの部材を接着する際に、溶融状態になることなく、接着可能なものであればよい。

　第１導通部材７１および第２導通部材７２：
　第１導通部材７１および第２導通部材７２は、支持導体２とともに、複数の半導体素子１（複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂ）によってスイッチングされる主回路電流の経路を構成しうる。第１導通部材７１および第２導通部材７２は、第１導電部２Ａおよび第２導電部２Ｂの各主面２０１からｚ２側に離隔し、且つ、平面視において各主面２０１に重なりうる。第１導通部材７１および第２導通部材７２はそれぞれ、たとえば金属製の板材により構成されうる。当該金属は、たとえばＣｕまたはＣｕ合金としうる。第１導通部材７１および第２導通部材７２には、適宜折り曲げ加工が施されうる。

　第１導通部材７１は、複数の第１スイッチング素子１Ａと第２導電部２Ｂとを導通させうる。第１導通部材７１は、図５および図８に示すように、各第１スイッチング素子１Ａの第２主面電極１２（ソース電極）と第２導電部２Ｂとに接続されうる。第１導通部材７１は、図５および図８に示すように、各第１スイッチング素子１Ａの第２主面電極１２と第２導電部２Ｂとを導通させうる。第１導通部材７１は、複数の第１スイッチング素子１Ａによってスイッチングされる主回路電流の経路を構成しうる。第１導通部材７１は、図５、図８および図１２に示すように、主部７１１、複数の第１接続端部７１２および複数の第２接続端部７１３を含みうる。

　主部７１１は、ｘ方向において、複数の第１スイッチング素子１Ａと第２導電部２Ｂとの間に位置しうる。主部７１１は、ｙ方向に延びる帯状の部位としうる。図１２に示すように、主部７１１は、複数の第１接続端部７１２および複数の第２接続端部７１３より、ｚ２側に位置しうる。本実施形態では、図５、図８および図１２に示すように、主部７１１には、複数の開口７１１ａを含みうる。複数の開口７１１ａはそれぞれ、第１導通部材７１（主部７１１）をｚ方向に貫通する貫通孔としうる。複数の開口７１１ａは、ｙ方向に間隔を隔てて並びうる。複数の開口７１１ａは、平面視において、第２導通部材７２に重ならない。複数の開口７１１ａは、樹脂部材８を形成するために流動性の樹脂材料を注入する際に、主部７１１（第１導通部材７１）の付近において上側（ｚ２側側）と下側（ｚ１側側）との間で樹脂材料を流動しやすくするために形成されうる。主部７１１の形状は、本構成に限定されず、たとえば開口７１１ａが形成されていなくてよい。

　複数の第１接続端部７１２および複数の第２接続端部７１３はそれぞれ、主部７１１に繋がりうる。複数の第１接続端部７１２および複数の第２接続端部７１３は、複数の第１スイッチング素子１Ａにいずれかが対向しうる。図１２に示すように、複数の第１接続端部７１２はそれぞれ、導電性接合材７１９を介して、複数の第１スイッチング素子１Ａの各第２主面電極１２のいずれかに接合される。複数の第２接続端部７１３はそれぞれ、導電性接合材７１９を介して、第２導電部２Ｂのいずれかに接合される。導電性接合材７１９は、たとえば、はんだ、金属ペースト材あるいは焼結金属などとしうる。図８、図１２、図１３および図２１に示す例では、各第１接続端部７１２には、開口７１２ａを含みうる。各開口７１２ａの位置は、平面視において、各第１スイッチング素子１Ａの中央部に重なりうる。各開口７１２ａは、図１２、図１３および図２１に示すように、たとえば各第１接続端部７１２をｚ方向に貫通する貫通孔としうる。開口７１２ａは、たとえば支持導体２に対して第１導通部材７１を位置決めする際に使用される。

　図示された例では、複数の第１接続端部７１２および複数の第２接続端部７１３はそれぞれ、主部７１１によって互いに繋がっているが、この構成とは異なり、主部７１１が複数の部位に分割され、当該分割された部位が複数の第１接続端部７１２の各々と複数の第２接続端部７１３の各々とを繋ぐ構成であってよい。つまり、複数の第１スイッチング素子１Ａの各々に対して、それぞれ１つの第１導通部材７１を備える構成であってよい。

　第２導通部材７２は、図５に示すように、各第２スイッチング素子１Ｂの第２主面電極１２（ソース電極）と、複数の電力端子４２とに接続されうる。第２導通部材７２は、各第２スイッチング素子１Ｂの第２主面電極１２と各電力端子４２とを導通させうる。第２導通部材７２は、複数の第２スイッチング素子１Ｂによってスイッチングされる主回路電流の経路を構成しうる。第２導通部材７２は、ｘ方向の最大寸法がたとえば２５ｍｍ以上４０ｍｍ以下であり、ｙ方向の最大寸法がたとえば３０ｍｍ以上４５ｍｍ以下としうる。図５などに示すように、第２導通部材７２は、一対の第１配線部７２１、第２配線部７２２、第３配線部７２３および第４配線部７２４を含みうる。

　一対の第１配線部７２１の一方は、一対の電力端子４２の一方に接続され、一対の第１配線部７２１の他方は、一対の電力端子４２の他方に接続されうる。図５に示すように、一対の第１配線部７２１はそれぞれ、平面視において、ｘ方向に延びる帯状としうる。一対の第１配線部７２１は、ｙ方向に離隔し、且つ、平行（あるいは略平行）に位置しうる。図５および図１１に示すように、一対の第１配線部７２１はそれぞれ、第１端部７２１ａを含みうる。各第１端部７２１ａは、各第１配線部７２１のうちのｘ２側側の端部としうる。図１１に示すように、各第１端部７２１ａは、各第１配線部７２１の他の部分より、ｚ１側に位置しうる。図１１に示すように、各第１端部７２１ａは、一対の電力端子４２のそれぞれに、導電性接合材７２９を介して接合されうる。導電性接合材７２９は、たとえばはんだ、金属ペーストあるいは焼結金属などとしうる。図５に示す例では、各第１配線部７２１には、一または複数の窪みを有しうる。各第１配線部７２１が有する一または複数の窪みは、平面視においてたとえば半円状としうる。一または複数の窪みは、平面視において支持導体２に重なりうる。

　第２配線部７２２は、図５に示すように、一対の第１配線部７２１の両方に繋がりうる。第２配線部７２２は、ｙ方向において、一対の第１配線部７２１に挟まれている。第２配線部７２２は、平面視において、ｙ方向に延びる帯状としうる。第２配線部７２２は、図５に示すように、複数の第２スイッチング素子１Ｂに重なりうる。第２配線部７２２は、各第２スイッチング素子１Ｂに接続されうる。第２配線部７２２は、複数の凹状領域７２２ａを有しうる。複数の凹状領域７２２ａはそれぞれ、図２０に示すように、第２配線部７２２の他の部位よりｚ方向下方（ｚ１側）に延びている。第２配線部７２２の各凹状領域７２２ａと、複数の第２スイッチング素子１Ｂの各第２主面電極１２（ソース電極）とは、図２０に示すように、導電性接合材７２９を介して接合されうる。図５および図２０に示す例では、各凹状領域７２２ａには、スリットを有しうる。スリットは、各凹状領域７２２ａのｙ方向における中央に位置し、ｘ方向に延びうる。各凹状領域７２２ａは、スリットを挟んでｙ方向に離れた２つの部位を含みうる。なお、各凹状領域７２２ａにスリットを有さずともよい。

　第３配線部７２３は、図５に示すように、一対の第１配線部７２１の両方に繋がりうる。第１配線部７２１は、ｙ方向において、一対の第１配線部７２１に挟まれうる。第３配線部７２３は、平面視において、ｙ方向に延びる帯状としうる。第３配線部７２３は、ｘ方向において、第２配線部７２２と離隔しうる。第３配線部７２３は、第２配線部７２２と平行（あるいは略平行）に並びうる。第３配線部７２３は、図５に示すように、平面視において、複数の第１スイッチング素子１Ａに重なりうる。第３配線部７２３は、ｚ方向において、第１導通部材７１の各第１接続端部７１２より上方（ｚ２側）に位置しうる。第３配線部７２３は、平面視において、第１接続端部７１２に重なりうる。

　複数の第４配線部７２４はそれぞれ、図５に示すように、第２配線部７２２および第３配線部７２３の両方に繋がりうる。各第４配線部７２４は、ｘ方向において、第２配線部７２２と第３配線部７２３との間に位置しうる。各第４配線部７２４は、平面視において、ｘ方向に延びる帯状としうる。複数の第４配線部７２４は、ｙ方向に離隔しており、平面視において、平行（あるいは略平行）に並びうる。複数の第４配線部７２４は、一対の第１配線部７２１と平行（あるいは略平行）に並びうる。複数の第４配線部７２４はそれぞれ、ｘ方向における一端が、第３配線部７２３のうちの平面視においてｙ方向に隣接する２つの第１スイッチング素子１Ａの間に重なる部分に繋がりうる。複数の第４配線部７２４はそれぞれ、ｘ方向における他端が、第２配線部７２２のうちの平面視においてｙ方向に隣接する２つの第２スイッチング素子１Ｂの間に重なる部分に繋がりうる。複数の第４配線部７２４はそれぞれ、たとえば第１導通部材７１（主部７１１）に重なりうる。

　複数のワイヤ７３～７６：
　複数のワイヤ７３～７６はそれぞれ、たとえばボンディングワイヤであり、互いに離隔する２つの部位を導通させうる。各ワイヤ７３～７６の構成材料は、たとえばＡｕ（金）、Ａｌ、およびＣｕのいずれかを主としうる。

　複数のワイヤ７３は、配線層５２１と各半導体素子１の第１主面電極１１（ゲート電極）とに接合され、これらを導通させうる。図８に示すように、複数のワイヤ７３は、各第１スイッチング素子１Ａの第１主面電極１１および第１信号基板５Ａの配線層５２１に接合されたものと、各第２スイッチング素子１Ｂの第１主面電極１１および第２信号基板５Ｂの配線層５２１に接合されたものと、を含みうる。

　複数のワイヤ７４は、配線層５２２と各半導体素子１の第３主面電極１３（ソースセンス電極）とに接合され、これらを導通させうる。図８に示すように、複数のワイヤ７４は、各第１スイッチング素子１Ａの第３主面電極１３および第１信号基板５Ａの配線層５２２に接合されたものと、各第２スイッチング素子１Ｂの第３主面電極１３および第２信号基板５Ｂの配線層５２２に接合されたものと、を含みうる。複数のワイヤ７４は、各半導体素子１に第３主面電極１３がない構成では、各第３主面電極１３の代わりに、各第２主面電極１２に接合される。

　複数のワイヤ７５は、配線層５２１と配線層５２６とに接合され、これらを導通させる。図８に示すように、複数のワイヤ７５は、第１信号基板５Ａの配線層５２１および第１信号基板５Ａの配線層５２６に接合されたものと、第２信号基板５Ｂの配線層５２１および第２信号基板５Ｂの配線層５２６に接合されたものと、を含みうる。

　複数のワイヤ７６は、配線層５２５と支持導体２とに接合され、これらを導通させうる。図８に示すように、複数のワイヤ７６は、第１信号基板５Ａの配線層５２５および第１導電部２Ａに接合されたものと、第２信号基板５Ｂの配線層５２５および第２導電部２Ｂに接合されたものと、を含みうる。

　樹脂部材８：
　樹脂部材８は、複数の半導体素子１（複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂ）を保護する封止材としうる。樹脂部材８は、複数の半導体素子１（複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂ）と、支持導体２（第１導電部２Ａおよび第２導電部２Ｂ）と、支持基板３（第２金属層３３の下面を除く）と、複数の電力端子４１～４３の一部ずつと、複数の制御端子４４の一部ずつと、信号基板５（第１信号基板５Ａおよび第２信号基板５Ｂ）と、接着層６（第１接着体６Ａおよび第２接着体６Ｂ）と、第１導通部材７１と、第２導通部材７２と、複数のワイヤ７３～７６とを覆いうる。樹脂部材８は、たとえば黒色のエポキシ樹脂により構成されうる。樹脂部材８は、たとえばモールド成形により形成されうる。樹脂部材８は、たとえばｘ方向の寸法が３５ｍｍ以上６０ｍｍ以下程度であり、たとえばｙ方向の寸法が３５ｍｍ以上５０ｍｍ以下程度であり、たとえばｚ方向の寸法が４ｍｍ以上１５ｍｍ以下程度としうる。これらの寸法は、各方向に沿う最大部分の大きさとしうる。樹脂部材８は、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有しうる。

　樹脂主面８１および樹脂裏面８２は、図６、図７、図９、図１１、図１２および図１９～図２２に示すように、ｚ方向に離隔しうる。樹脂主面８１は、ｚ２側を向き、樹脂裏面８２は、ｚ１側を向きうる。樹脂主面８１から複数の制御端子４４（複数の第１制御端子４５および複数の第２制御端子４６）が突き出る構成としうる。樹脂裏面８２は、図１０に示すように、平面視において、支持基板３の第２金属層３３の下面を囲む枠状としうる。当該第２金属層３３の下面は、樹脂裏面８２から露出し、たとえば樹脂裏面８２と面一としうる。複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２の双方に繋がり、且つ、ｚ方向においてこれらの間に位置する。図４などに示すように、樹脂側面８３１と樹脂側面８３２とは、ｘ方向に離隔しうる。樹脂側面８３１は、ｘ１側を向き、樹脂側面８３２は、ｘ２側を向きうる。樹脂側面８３１から２つの電力端子４３が突き出て、樹脂側面８３２から複数の電力端子４１，４２が突き出た構成としうる。図４などに示すように、樹脂側面８３３と樹脂側面８３４とは、ｙ方向に離隔しうる。樹脂側面８３３は、ｙ１側を向き、樹脂側面８３４は、ｙ２側を向きうる。

　樹脂側面８３２には、図４に示すように複数の凹部８３２ａを有しうる。各凹部８３２ａは、平面視において、ｘ方向に窪んだ部位としうる。複数の凹部８３２ａは、平面視において、２つの電力端子４２の一方および電力端子４１の間に位置するものと、２つの電力端子４２の他方および電力端子４１の間に位置するものと、を含みうる。複数の凹部８３２ａは、電力端子４１および２つの電力端子４２の一方の間の樹脂側面８３２に沿った沿面距離、および、電力端子４１および２つの電力端子４２の他方の間の樹脂側面８３２に沿った沿面距離のいずれかを大きくできる。

　樹脂部材８は、図１１および図１２などに示すように、複数の第１突出部８５１、複数の第２突出部８５２および樹脂空隙部８６を有しうる。

　複数の第１突出部８５１はそれぞれ、樹脂主面８１からｚ方向に突出しうる。複数の第１突出部８５１は、平面視において、樹脂部材８の四隅付近に位置しうる。各第１突出部８５１の先端（ｚ２側の端部）には、第１突出端面８５１ａを有しうる。複数の第１突出部８５１の各第１突出端面８５１ａは、樹脂主面８１と平行（あるいは略平行）としうる。複数の第１突出端面８５１ａは、同一平面（ｘ－ｙ平面）上に位置しうる。各第１突出部８５１は、たとえば有底中空の円錐台状としうる。複数の第１突出部８５１は、制御用の回路基板などに半導体装置Ａ１が搭載される際に、スペーサーとして利用されうる。当該制御用の回路基板は、半導体装置Ａ１によって生成された電源を利用する機器が有するものとしうる。図１１に示すように、複数の第１突出部８５１はそれぞれ、凹部８５１ｂと、当該凹部８５１ｂを規定する内壁面８５１ｃとを有しうる。各第１突出部８５１の形状は柱状であればよく、円柱状であることが好ましい。凹部８５１ｂの形状は円柱状であって、平面視において内壁面８５１ｃは単一の真円状であることが好ましい。

　半導体装置Ａ１は、ねじ止めなどの方法によって、上記制御用の回路基板などに固定される場合がある。この場合には、各第１突出部８５１の凹部８５１ｂの内壁面８５１ｃに、雌ねじのねじ山を有しうる。第１突出部８５１の凹部８５１ｂの内壁面８５１ｃは、雌ねじのねじ山を形成可能に構成されうる。各第１突出部８５１の凹部８５１ｂは、内部にインサートナットなどを埋め込んだ構成としうる。

　複数の第２突出部８５２は、図１２などに示すように、樹脂主面８１からｚ方向に突出しうる。複数の第２突出部８５２は、平面視において複数の制御端子４４に重なりうる。複数の制御端子４４の各金属ピン４４２は、各第２突出部８５２から突き出た構成としうる。各第２突出部８５２は、円錐台状としうる。各第２突出部８５２は、各制御端子４４においてホルダ４４１と金属ピン４４２の一部とを覆いうる。

　樹脂空隙部８６は、図１１に示すように、ｚ方向において、樹脂主面８１から第１導電部２Ａおよび第２導電部２Ｂの各主面２０１に通じうる。樹脂空隙部８６は、テーパー形状であってよく、樹脂主面８１から各主面２０１にｚ方向に向かうにつれて、ｚ方向に直交する平面による断面積が小さくなりうる。樹脂空隙部８６は、樹脂部材８のモールド成形時に形成され、当該モールド成形時に樹脂部材８が形成されない部分としうる。

　樹脂空隙部８６は、たとえば樹脂部材８のモールド成形の際に押さえ部材が占めていたことによって流動性の樹脂材料が充填されなかったことで形成されうる。当該押さえ部材は、モールド成形の際に、各主面２０１への押圧力を与えるものであり、第２導通部材７２の各第１配線部７２１に有する上記窪みに挿通される。これにより、第２導通部材７２に干渉することなく上記押さえ部材により支持導体２（第１導電部２Ａおよび第２導電部２Ｂ）を押さえることが可能となり、支持導体２が接合される支持基板３の反りを低減することができる。

　本実施形態において、半導体装置Ａ１は、図１１に示すように、樹脂充填部８８を備える。樹脂充填部８８は、樹脂空隙部８６を埋めるように、樹脂空隙部８６に充填されうる。樹脂充填部８８は、たとえば樹脂部材８と同様にエポキシ樹脂としうるが、樹脂部材８と異なる樹脂材料であってよい。

　次に、半導体装置Ａ１の製造方法について、図２３～図２９を参照しつつ、以下に説明する。

　まず、図２３および図２４に示す押圧金型Ｍ１ａおよび押圧金型Ｍ１ｂを用意する。押圧金型Ｍ１ａおよび押圧金型Ｍ１ｂは、複数の突起ｍ１を有しうる。突起ｍ１は、ｚ方向のｚ１側に突出しうる。図示された例においては、押圧金型Ｍ１ａおよび押圧金型Ｍ１ｂのそれぞれが２つずつの突起ｍ１を有しうる。２つの突起ｍ１は、押圧金型Ｍ１ａおよび押圧金型Ｍ１ｂそれぞれの対角線上において互いに分かれて位置する。

　図２４に示すように、第１導電部２Ａ上に第１中間接合材２９ａを載置し、第２導電部２Ｂ上に第１中間接合材２９ｂを載置する。そして、第１中間接合材２９ａ上に押圧金型Ｍ１ａを配置し、第１中間接合材２９ｂ上に押圧金型Ｍ１ｂを配置しうる。

　次いで、図２５に示すように、押圧金型Ｍ１ａによって、第１中間接合材２９ａを第１導電部２Ａに向けて押圧する。押圧金型Ｍ１ｂによって、第１中間接合材２９ｂを第２導電部２Ｂに向けて押圧する。これらの押圧による突起ｍ１の先端における圧力は、たとえば後述の固相接合する工程において接合面に加圧される圧力と同じ（あるいは略同じ）としうる。この押圧における雰囲気温度は、後述の固相接合する工程における雰囲気温度より低く、たとえば固相接合される材質であるＡｇ（銀）の再結晶温度より低くしうる。押圧金型Ｍ１ａおよび押圧金型Ｍ１ｂを用いた加圧により、図２６に示すように、接合特異領域Ｐｃａが形成されうる。同図においては、第１中間接合材２９ａのうち突起ｍ１によって加圧された部位が、周囲部位より若干凹んだ態様となっているが、これは、一例である。本実施形態においては、接合特異領域Ｐｃａは、固相接合と類似の接合がなされた部位としうる。この工程が、本開示の仮接合する工程としうる。

　なお、図２３～図２５においては、理解の便宜上第１導電部２Ａおよび第１中間接合材２９ａの仮接合と、第２導電部２Ｂおよび第１中間接合材２９ｂの仮接合とを一括して行う場合を説明したが、これに限定されない。仮接合は、タイミングおよび場所の一方または両方を別に行いうる。

　次いで、図２７に示すように、接合型枠Ｍ２を用意する。接合型枠Ｍ２は、第１凹部ｍ２１、第２凹部ｍ２２ａ、第３凹部ｍ２２ｂ、第４凹部ｍ２３、第１貫通孔ｍ２４ａおよび第２貫通孔ｍ２４ｂを有しうる。

　第１凹部ｍ２１は、ｚ方向のｚ２側からｚ１側に凹んだ部位としうる。第１凹部ｍ２１は、支持基板３を収容しうる平面視の大きさおよび形状としうる。

　第２凹部ｍ２２ａは、第１凹部ｍ２１の底部からｚ方向のｚ２側に凹んでいる。第２凹部ｍ２２ａは、第１導電部２Ａを収容しうる平面視の大きさおよび形状としうる。第２凹部ｍ２２ａの平面視での大きさは、支持基板３の平面視での大きさより小さい。第２凹部ｍ２２ａのｚ方向の深さは、第１導電部２Ａのｚ方向の厚さより小さい。第３凹部ｍ２２ｂは、第１凹部ｍ２１の底部からｚ方向のｚ２側に窪みうる。第３凹部ｍ２２ｂは、第２凹部ｍ２２ａとｘ方向に並びうる。第３凹部ｍ２２ｂは、第２導電部２Ｂを収容しうる平面視の大きさおよび形状としうる。第３凹部ｍ２２ｂの平面視での大きさは、支持基板３の平面視での大きさより小さい。第３凹部ｍ２２ｂのｚ方向の深さは、第２導電部２Ｂのｚ方向の厚さより小さい。

　第４凹部ｍ２３は、ｚ方向のｚ１側からｚ２側に凹んだ部位としうる。第４凹部ｍ２３は、半導体装置Ａ１における複数の第１スイッチング素子１Ａおよび複数の第２スイッチング素子１Ｂのすべてと平面視において重なる大きさおよび形状としうる。

　第１貫通孔ｍ２４ａは、ｚ方向に貫通しており、第２凹部ｍ２２ａと第４凹部ｍ２３とに到達しうる。第１貫通孔ｍ２４ａは、第１スイッチング素子１Ａを収容し得る大きさおよび形状である。第１貫通孔ｍ２４ａは、第１導電部２Ａより小さい。第１貫通孔ｍ２４ａのｚ方向の大きさは、第１スイッチング素子１Ａのｚ方向の厚さ、および第２中間接合材１９ａのｚ方向の厚さ、の２つを合計した厚さと同じ（あるいは略同じ）としうる。第１貫通孔ｍ２４ａの個数は、第１スイッチング素子１Ａの個数と同数としうる。

　第２貫通孔ｍ２４ｂは、ｚ方向に貫通しており、第３凹部ｍ２２ｂと第４凹部ｍ２３とに到達している。第１貫通孔ｍ２４ａは、第２スイッチング素子１Ｂを収容し得る大きさおよび形状としうる。第１貫通孔ｍ２４ａは、第２導電部２Ｂより小さい。第２貫通孔ｍ２４ｂのｚ方向の大きさは、第２スイッチング素子１Ｂのｚ方向の厚さ、および第２中間接合材１９ｂのｚ方向の厚さ、の２つを合計した厚さと同じ（あるいは略同じ）としうる。第２貫通孔ｍ２４ｂの個数は、第２スイッチング素子１Ｂの個数と同数としうる。

　第１中間接合材２９ａを仮接合した第１導電部２Ａを、第２凹部ｍ２２ａ内に載置する。第１中間接合材２９ｂを仮接合した第２導電部２Ｂを、第３凹部ｍ２２ｂ内に載置する。次いで、第１凹部ｍ２１内に支持基板３を挿入する。これにより、第１中間接合材２９ａ上に第１部分３２Ａが載置され、第１中間接合材２９ｂ上に第２部分３２Ｂが載置される。

　次に、接合型枠Ｍ２と、接合型枠Ｍ２に載置された第１導電部２Ａ、第２導電部２Ｂ、第１中間接合材２９ａ、第１中間接合材２９ｂおよび支持基板３とを、一括してｚ方向において反転させる。そして、図２８に示すように、第１貫通孔ｍ２４ａ内に、第２中間接合材１９ａおよび第１スイッチング素子１Ａを載置する。この際、第２中間接合材１９ａは、第１スイッチング素子１Ａに予め固定されていることが好ましい。ただし、この固定は、固相接合でなくてよい。第２貫通孔ｍ２４ｂ内に、第２中間接合材１９ｂおよび第２スイッチング素子１Ｂを載置する。この際、第２中間接合材１９ｂは、第２スイッチング素子１Ｂに予め固定されていることが好ましい。ただし、この固定は、固相接合でなくてよい。

　次いで、ｚ方向のｚ１側からｚ２側に押圧金型Ｍ３を接近させる。そして、図２９に示すように、第１スイッチング素子１Ａ、第２スイッチング素子１Ｂおよび接合型枠Ｍ２の第４凹部ｍ２３の底部に押圧金型Ｍ３を加圧する。この際、雰囲気温度は、固相接合される材質であるＡｇ（銀）の再結晶温度以上に設定されうる。これにより、図１４、図１５、図１７および図１８を参照して説明した、固相接合による接合界面が形成されうる。これが、本開示の固相接合する工程としうる。

　この後は、信号基板５、複数の制御端子４４、ワイヤ７３～７６、および樹脂部材８等の形成を順次行うことにより、半導体装置Ａ１が得られうる。

　次に、半導体装置Ａ１および半導体装置Ａ１の製造方法の作用について説明する。

　本実施形態においては、図１５に示すように、第１導電部２Ａと第１中間接合材２９ｂとの接合界面が接合特異領域Ｐｃａを含みうる。本実施形態においては、図１５に示すように、図１８に示すように、第２導電部２Ｂと２９ｂとの接合界面が接合特異領域Ｐｃｂを含む。これらの接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂは、図２９に示す固相接合する工程の前に、図２５に示す仮接合する工程によって形成された領域としうる。接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂを有することにより、固相接合する工程の準備工程である、図２７および図２８等の載置工程において、第１中間接合材２９ａおよび第１中間接合材２９ｂの位置がずれることを低減することができる。これにより、本開示の半導体装置Ａ１の製造方法は、固相接合をより適切かつ確実に行うことができる。

　接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂの接合状況は仮接合および固相接合の条件等によって、周囲部位より接合状況が劣る場合、および接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂの接合状況は良好であるのの、接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂに隣接する部位の接合状況が劣る場合、が想定されうる。図８に示すように、接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂは、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂから平面視において離れて位置しうる。これにより、仮に接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂの接合状況、および接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂに隣接する部位の接合状況、の少なくとも一方が十分でない場合に、第１スイッチング素子１Ａや第２スイッチング素子１Ｂの放熱を適切に維持しうる。

　半導体装置Ａ１の製造方法では、図２７に示すように、第２凹部ｍ２２ａおよび第３凹部ｍ２２ｂによって、第１導電部２Ａおよび第２導電部２Ｂの位置決めを行い、第１凹部ｍ２１によって支持基板３の位置決めを行うことができる。半導体装置Ａ１の製造方法では、図２８に示すように、第１貫通孔ｍ２４ａおよび第２貫通孔ｍ２４ｂによって第１スイッチング素子１Ａおよび半導体素子１ｂの位置決めを行うことができる。したがって、半導体装置Ａ１の製造方法では、固相接合における各要素の位置をより正確に仕上げることができる。

　図３０～図３５は、本開示の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。

　半導体装置Ａ１１：
　図３０は、半導体装置Ａ１の第１変形例を示している。本変形例の半導体装置Ａ１１は、接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂの個数が、半導体装置Ａ１とは異なる。

　本変形例においては、４つの接合特異領域Ｐｃａと４つの接合特異領域Ｐｃｂとを有する。４つの接合特異領域Ｐｃａは、第１導電部２Ａおよび第１部分３２Ａの四隅付近に位置しうる。４つの接合特異領域Ｐｃｂは、第２導電部２Ｂおよび第２部分３２Ｂの四隅付近に位置しうる。

　本変形例によって、半導体装置Ａ１は、第１中間接合材２９ａおよび第１中間接合材２９ｂの位置ずれを小さくすることができる。本変形例から理解されるように、接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂの個数および位置は、何ら限定されない。

　半導体装置Ａ２：
　図３１および図３２は、本開示の第２実施形態に係る半導体装置Ａ２を示している。本実施形態の半導体装置Ａ２においては、接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂの位置が半導体装置Ａ１と異なる。

　図３１に示すように、本実施形態においては、第１中間接合材２９ａの第２表面層２９２ａと第１部分３２Ａの第２接合層３２１Ａとの接合界面が、接合特異領域Ｐｃａを含んでおり、第１中間接合材２９ａの第１表面層２９１ａと第１導電部２Ａの第１接合層２２Ａとの接合界面は、接合特異領域Ｐｃａを含んでいない。

　図３２に示すように、本実施形態においては、第１中間接合材２９ｂの第２表面層２９２ｂと第２部分３２Ｂの第２接合層３２１Ｂとの接合界面が、接合特異領域Ｐｃｂを含んでおり、第１中間接合材２９ａの第１表面層２９１ｂと第２導電部２Ｂの第１接合層２２Ｂとの接合界面は、接合特異領域Ｐｃｂを含んでいない。

　図３３～図３５は、半導体装置Ａ２の製造方法の一例を示している。本実施形態においては、図３３に示すように、支持基板３の第１部分３２Ａ上に、第１中間接合材２９ａを載置し、第２部分３２Ｂ上に第１中間接合材２９ｂを載置しうる。押圧金型Ｍ１は、たとえば上述の実施形態における押圧金型Ｍ１ａと押圧金型Ｍ１ｂとを一体化させたものとしうる。押圧金型Ｍ１をｚ方向のｚ２側からｚ１側に移動させ、第１中間接合材２９ａおよび第１中間接合材２９ｂ上に載置しうる。

　そして、図３４に示すように、押圧金型Ｍ１によって、第１中間接合材２９ａおよび第１中間接合材２９ｂを押圧しうる。この際の加圧力および雰囲気温度は、図２５を参照して説明した仮接合する工程と同様としうる。図３４に示す仮接合する工程により、第１中間接合材２９ａと第１部分３２Ａとの界面に接合特異領域Ｐｃａが形成され、第１中間接合材２９ｂと第２部分３２Ｂとの界面に接合特異領域Ｐｃｂが形成されうる。

　次いで、図３５に示すように、接合型枠Ｍ２の第２凹部ｍ２２ａ内に第１導電部２Ａを載置し、第３凹部ｍ２２ｂ内に第２導電部２Ｂを載置する。次いで、第１中間接合材２９ａおよび第１中間接合材２９ｂを仮接合した支持基板３を、第１凹部ｍ２１内に載置する。これにより、第１中間接合材２９ａが第１導電部２Ａ上に載置され、第１中間接合材２９ｂが第２導電部２Ｂ上に載置される。

　この後は、図２９を参照して説明した場合と同様に、固相接合を行う。これにより、半導体装置Ａ２が得られる。

　本実施形態によって、半導体装置Ａ２の製造方法は、第１中間接合材２９ａおよび第１中間接合材２９ｂの位置ずれを低減することができる。本実施形態から理解されるように、接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂは、第１中間接合材２９ａおよび第１中間接合材２９ｂのどちら側に位置してもよい。ただし、半導体装置Ａ１および半導体装置Ａ２を、上述の製造方法で製造した場合、第１中間接合材２９ａおよび第１中間接合材２９ｂのｚ方向のいずれか一方側のみに接合特異領域Ｐｃａおよび接合特異領域Ｐｃｂが形成されうる。

　本開示にかかる半導体および半導体装置の製造方法は、上記した実施形態に限定されるものではない。本開示の半導体および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載された実施形態を含む。

　付記１．
　半導体素子と、
　前記半導体素子を支持する支持導体と、
　前記支持導体を支持する支持基板と、
　前記支持導体と前記支持基板との間に介在する第１中間接合材と、を備え、
　前記支持導体と前記第１中間接合材との接合、および前記支持基板と前記第１中間接合材との接合は、いずれも固相接合であり、
　前記支持導体と前記第１中間接合材との接合界面および前記支持基板と前記第１中間接合材との接合界面のいずれかは、周辺部位と接合状態が異なる接合特異領域を含む、半導体装置。
　付記２．
　前記支持導体と前記第１中間接合材との接合界面が、前記接合特異領域を含む、付記１に記載の半導体装置。
　付記３．
　前記支持基板と前記第１中間接合材との接合界面が、前記接合特異領域を含む、付記１に記載の半導体装置。
　付記４．
　前記第１中間接合材は、基材層、前記基材層と前記支持導体との間に介在する第１表面層、および前記基材層と前記支持基板との間に介在する第２表面層、を含む、付記１ないし３のいずれかに記載の半導体装置。
　付記５．
　前記支持導体は、本体層と、前記本体層と前記第１中間接合材との間に介在する第１接合層と、を含み、
　前記第１接合層と前記第１表面層とが、固相接合されている、付記４に記載の半導体装置。
　付記６．
　前記前記第１接合層および前記第１表面層は、Ａｇを主成分とする、付記５に記載の半導体装置。
　付記７．
　前記支持基板は、第１金属層と、前記第１金属層と前記第１中間接合材との間に介在する第２接合層と、を含み、
　前記第２接合層と前記第２表面層とが、固相接合されている、付記５または６に記載の半導体装置。
　付記８．
　前記前記第２接合層および前記第２表面層は、Ａｇを主成分とする、付記７に記載の半導体装置。
　付記９．
　前記本体層は、Ａｌを主成分とする、付記５ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記本体層は、Ｃｕを主成分とする、付記５ないし８のいずれかに記載の半導体装置。
　付記１１．
　前記第１金属層は、Ｃｕを主成分とする、付記７に記載の半導体装置。
　付記１２．
　前記支持基板は、前記第１金属層が接合された絶縁層と、前記絶縁層に対して前記第１金属層とは反対側に接合された第２金属層と、を有する、付記７に記載の半導体装置。
　付記１３．
　前記絶縁層は、セラミックスを主成分とする、付記１２に記載の半導体装置。
　付記１４．
　前記第２金属層は、Ｃｕを主成分とする、付記１２または１３に記載の半導体装置。
　付記１５．
　前記半導体素子と前記支持導体との間介在する第２中間接合材をさらに備え、
　前記半導体素子と前記第２中間接合材との接合、および前記支持導体と前記第２中間接合材との接合は、固相接合である、付記１ないし１４のいずれかに記載の半導体装置。
　付記１６．
　第１中間接合材と、支持導体および支持基板のいずれか一方とを、加圧によって仮接合する工程と、
　前記第１中間接合材を前記支持導体および前記支持基板が挟む状態で、加圧することにより、前記第１中間接合材と前記支持導体とを固相接合し、且つ前記第１中間接合材と前記支持基板とを固相接合する工程と、を備える、半導体装置の製造方法。
　付記１７．
　前記仮接合する工程においては、前記第１中間接合材と前記支持導体とを仮接合する、付記１６に記載の半導体装置の製造方法。
　付記１８．
　前記仮接合する工程においては、前記第１中間接合材と前記支持基板とを仮接合する、付記１６に記載の半導体装置の製造方法。

Ａ１，Ａ１１，Ａ２：半導体装置　　　　１：半導体素子
１Ａ：第１スイッチング素子　　　　１Ｂ：第２スイッチング素子
１ｂ：半導体素子　　　　２：支持導体
２Ａ：第１導電部　　　　２Ｂ：第２導電部
３：支持基板　　　　５：信号基板
５Ａ：第１信号基板　　　　５Ｂ：第２信号基板
６：接着層　　　　６Ａ：第１接着体
６Ｂ：第２接着体　　　　８：樹脂部材
１０ａ：素子主面　　　　１０ｂ：素子裏面
１１：第１主面電極　　　　１２：第２主面電極
１３：第３主面電極　　　　１５：裏面電極
１７：サーミスタ　　　　１９ａ，１９ｂ：第２中間接合材
２０Ａ，２０Ｂ：本体層　　　　２１Ａ，２１Ｂ：第３接合層
２２Ａ，２２Ｂ：第１接合層　　　　２９ａ，２９ｂ：第１中間接合材
３１：絶縁層　　　　３２：第１金属層
３２Ａ：第１部分　　　　３２Ｂ：第２部分
３３：第２金属層　　　　４１，４２，４３：電力端子
４４：制御端子　　　　４５：第１制御端子
４５Ａ：第１駆動端子　　　　
４５Ｂ，４５Ｃ，４５Ｄ，４５Ｅ：第１検出端子
４６：第２制御端子　　　　４６Ａ：第２駆動端子
４６Ｂ，４６Ｃ，４６Ｄ，４６Ｅ：第２検出端子　　　　５１：絶縁基板
５１ａ：主面　　　　５１ｂ：裏面
５２：第１金属層　　　　５３：第２金属層
６１：絶縁層　　　　６１ａ：主面
６１ｂ：裏面　　　　６２，６３：粘着層
７１：第１導通部材　　　　７２：第２導通部材
７３，７４，７５，７６：ワイヤ　　　　８１：樹脂主面
８２：樹脂裏面　　　　８６：樹脂空隙部
８８：樹脂充填部　　　　１５１：第４接合層
１９０ａ，１９０ｂ：基材層　　　　１９１ａ，１９１ｂ：第３表面層
１９２ａ，１９２ｂ：第４表面層　　　　２０１：主面
２０２：裏面　　　　２９０ａ，２９０ｂ：基材層
２９１ａ，２９１ｂ：第１表面層　　　　２９２ａ，２９２ｂ：第２表面層
３２１Ａ，３２１Ｂ：第２接合層　　　　４４１：ホルダ
４４２：金属ピン　　　　４４９：導電性接合材
５２１，５２２，５２３，５２４，５２５，５２６：配線層
７１１：主部　　　　７１１ａ：開口
７１２：第１接続端部　　　　７１２ａ：開口
７１３：第２接続端部　　　　７１９：導電性接合材
７２１：第１配線部　　　　７２１ａ：第１端部
７２２：第２配線部　　　　７２２ａ：凹状領域
７２３：第３配線部　　　　７２４：第４配線部
７２９：導電性接合材　　　　８３１，８３２：樹脂側面
８３２ａ：凹部　　　　８３３：樹脂側面
８３４：樹脂側面　　　　８５１：第１突出部
８５１ａ：第１突出端面　　　　８５１ｂ：凹部
８５１ｃ：内壁面　　　　８５２：第２突出部
Ｍ１，Ｍ１ａ，Ｍ１ｂ：押圧金型　　　　Ｍ２：接合型枠
Ｍ３：押圧金型　　　　Ｐｃａ，Ｐｃｂ：接合特異領域
ｍ１：突起　　　　ｍ２１：第１凹部
ｍ２２ａ：第２凹部　　　　ｍ２２ｂ：第３凹部
ｍ２３：第４凹部　　　　ｍ２４ａ：第１貫通孔
ｍ２４ｂ：第２貫通孔

Claims

　半導体素子と、
　前記半導体素子を支持する支持導体と、
　前記支持導体を支持する支持基板と、
　前記支持導体と前記支持基板との間に介在する第１中間接合材と、を備え、
　前記支持導体と前記第１中間接合材との接合、および前記支持基板と前記第１中間接合材との接合は、いずれも固相接合であり、
　前記支持導体と前記第１中間接合材との接合界面および前記支持基板と前記第１中間接合材との接合界面のいずれかは、周辺部位と接合状態が異なる接合特異領域を含む、半導体装置。
　前記支持導体と前記第１中間接合材との接合界面が、前記接合特異領域を含む、請求項１に記載の半導体装置。
　前記支持基板と前記第１中間接合材との接合界面が、前記接合特異領域を含む、請求項１に記載の半導体装置。
　前記第１中間接合材は、基材層、前記基材層と前記支持導体との間に介在する第１表面層、および前記基材層と前記支持基板との間に介在する第２表面層、を含む、請求項１ないし３のいずれかに記載の半導体装置。
　前記支持導体は、本体層と、前記本体層と前記第１中間接合材との間に介在する第１接合層と、を含み、
　前記第１接合層と前記第１表面層とが、固相接合されている、請求項４に記載の半導体装置。
　前記前記第１接合層および前記第１表面層は、Ａｇを主成分とする、請求項５に記載の半導体装置。
　前記支持基板は、第１金属層と、前記第１金属層と前記第１中間接合材との間に介在する第２接合層と、を含み、
　前記第２接合層と前記第２表面層とが、固相接合されている、請求項５または６に記載の半導体装置。
　前記前記第２接合層および前記第２表面層は、Ａｇを主成分とする、請求項７に記載の半導体装置。
　前記本体層は、Ａｌを主成分とする、請求項５ないし８のいずれかに記載の半導体装置。
　前記本体層は、Ｃｕを主成分とする、請求項５ないし８のいずれかに記載の半導体装置。
　前記第１金属層は、Ｃｕを主成分とする、請求項７に記載の半導体装置。
　前記支持基板は、前記第１金属層が接合された絶縁層と、前記絶縁層に対して前記第１金属層とは反対側に接合された第２金属層と、を有する、請求項７に記載の半導体装置。
　前記絶縁層は、セラミックスを主成分とする、請求項１２に記載の半導体装置。
　前記第２金属層は、Ｃｕを主成分とする、請求項１２または１３に記載の半導体装置。
　前記半導体素子と前記支持導体との間に介在する第２中間接合材をさらに備え、
　前記半導体素子と前記第２中間接合材との接合、および前記支持導体と前記第２中間接合材との接合は、固相接合である、請求項１ないし１４のいずれかに記載の半導体装置。
　第１中間接合材と、支持導体および支持基板のいずれか一方とを、加圧によって仮接合する工程と、
　前記第１中間接合材を前記支持導体および前記支持基板が挟む状態で、加圧することにより、前記第１中間接合材と前記支持導体とを固相接合し、且つ前記第１中間接合材と前記支持基板とを固相接合する工程と、を備える、半導体装置の製造方法。
　前記仮接合する工程においては、前記第１中間接合材と前記支持導体とを仮接合する、請求項１６に記載の半導体装置の製造方法。
　前記仮接合する工程においては、前記第１中間接合材と前記支持基板とを仮接合する、請求項１６に記載の半導体装置の製造方法。