CN117833610A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN117833610A
CN117833610A CN202410016150.5A CN202410016150A CN117833610A CN 117833610 A CN117833610 A CN 117833610A CN 202410016150 A CN202410016150 A CN 202410016150A CN 117833610 A CN117833610 A CN 117833610A
Authority
CN
China
Prior art keywords
terminal
supply terminal
terminal portion
semiconductor module
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410016150.5A
Other languages
English (en)
Inventor
林口匡司
神田泽水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117833610A publication Critical patent/CN117833610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体模块，其构成要素包含半导体装置和汇流条。半导体装置具备绝缘基板、导电部件、多个开关元件、第一输入端子和第二输入端子。绝缘基板具有在厚度方向上彼此朝向相反侧的主面和背面。导电部件配置于主面。多个开关元件与导通部件以导通的状态接合。第一输入端子具有第一端子部并且与导电部件以导通的状态接合。第二输入端子具有沿着厚度方向来看与第一端子部重叠的第二端子部并且与多个开关元件导通。第二输入端子在厚度方向上相对于第一输入端子和导电部件双方分离配置。汇流条具备第一供给端子和第二供给端子。第一供给端子与第一端子部以导通的状态接合。第二供给端子与第二端子部以导通的状态接合。

Description

半导体模块
本发明是申请号为201980039178.8(国际申请号为PCT/JP2019/019110)、发明名称为“半导体模块”、申请日为2019年5月14日的发明申请的分案申请。
技术领域
本公开涉及一种半导体模块，其构成要素包含：具备多个开关元件的半导体装置；以及与该半导体装置以导通的状态接合并且实施了层叠配线的汇流条。
背景技术
以往公知有安装MOSFET等多个开关元件的半导体装置。该半导体装置具有通过多个开关元件将直流电力变换为交流电力的作用。该半导体装置具备可输入直流电力的一对输入端子。
专利文献1公开了一例半导体模块，其具备上述的半导体装置、以及与该半导体装置的一对输入端子连接的棒状导体组件。通过使棒状导体组件与直流电源连接，从而可经由棒状导体组件向该半导体装置供给直流电力。在棒状导体组件中沿着该半导体装置的短边方向排列有两个由构成正极的棒状导体、和构成负极的棒状导体经由绝缘片材接近配置成一组的导体棒。由此在棒状导体组件中实施了层叠配线。
当该半导体装置工作时，如果多个开关元件从接通变为关断，则会在该半导体装置中产生电感。但是由于在棒状导体组件中实施了层叠配线，因此会由于在一组导体棒中产生的磁场而降低电感。当电感减小时，则会减小由开关时的di/dt引起的浪涌电压、噪声，从而抑制该半导体装置的电力损失。
但是，一对输入端子在该半导体装置的短边方向上彼此分离。因此在一对输入端子中解除了层叠配线。因此存在通过棒状导体组件减小了的电感在一对输入端子中再次増加的问题。
现有技术文献
专利文献
专利文献1:日本特开2015－130751号公报
发明内容
发明所要解决的课题
本公开针对上述情况做出，其课题是提供一种半导体模块，其能够以更稳定的状态减小半导体装置的电感。
用于解决课题的方案
根据本公开所提供的半导体模块，其构成要素包含半导体装置和汇流条，其中，上述半导体装置具备：绝缘基板，其具有在厚度方向上彼此朝向相反侧的主面和背面；导电部件，其配置于上述主面；多个开关元件，其与上述导电部件以导通的状态接合；第一输入端子，其具有第一端子部并且与上述导电部件以导通的状态接合；以及第二输入端子，其具有沿着上述厚度方向来看与上述第一端子部重叠的第二端子部，并且在上述厚度方向上相对于上述第一输入端子及上述导电部件双方分离地配置，并与上述多个开关元件导通，上述汇流条具备：第一供给端子；以及第二供给端子，其在上述厚度方向上相对于上述第一供给端子分离地配置，并且沿着上述厚度方向来看与上述第一供给端子至少一部分重叠，上述第一供给端子与上述第一端子部以导通的状态接合，上述第二供给端子与上述第二端子部以导通的状态接合。
本公开的其它特征和优点可通过以下基于附图进行的详细说明而更加清楚。
附图说明
图1是本公开第一实施方式的半导体模块的立体图。
图2是图1所示半导体模块的构成要素所含半导体装置的俯视图。
图3是图2所示半导体装置的俯视图且透过了封固树脂。
图4是与图3对应的俯视图且透过了第二输入端子。
图5是图2所示半导体装置的仰视图。
图6是图2所示半导体装置的右侧视图。
图7是图2所示半导体装置的左侧视图。
图8是图2所示半导体装置的主视图。
图9是沿着图3的IX－IX线的剖视图。
图10是沿着图3的X－X线的剖视图。
图11是图3的局部放大图。
图12是沿着图11的XII－XII线的剖视图。
图13是图1所示半导体模块的俯视图。
图14是沿着图13的XIV－XIV线的剖视图。
图15是沿着图13的XV－XV线的剖视图。
图16是图14的局部放大图。
图17是本公开第一实施方式的第一变形例的半导体模块的剖视图。
图18是本公开第一实施方式的第二变形例的半导体模块的剖视图。
图19是本公开第二实施方式的半导体模块的俯视图。
图20是图19的局部放大图且透过了塑封树脂。
图21是图19所示半导体模块的局部仰视放大图且透过了塑封树脂。
图22是沿着图19的XXII－XXII线的剖视图。
图23是沿着图20的XXIII－XXIII线的剖视图。
图24是沿着图20的XXIV－XXIV线的剖视图。
图25是本公开第二实施方式的第一变形例的半导体模块的剖视图。
图26是本公开第二实施方式的第二变形例的半导体模块的剖视图。
图27是本公开第三实施方式的半导体模块的构成要素所含半导体装置的俯视图。
图28是图27所示半导体装置的仰视图。
图29是图27所示半导体装置的右侧视图。
图30是沿着图27的XXX－XXX线的剖视图。
图31是本公开第三实施方式的半导体模块的俯视图。
图32是沿着图31的XXXII－XXXII线的剖视图。
图33是图32的局部放大图。
具体实施方式
以下参照附图对本公开的实施方式进行说明。
〔第一实施方式〕
基于图1～图16对本公开第一实施方式的半导体模块A10进行说明。如图1所示，半导体模块A10的构成要素包含半导体装置B10和汇流条C10。汇流条C10是与半导体装置B10以导通的状态接合的电力供给部件。此外，图3为了便于理解而透过了封固树脂50。在图3中分别以单点划线示出了IX－IX线和X－X线。图4为了便于理解而透过了封固树脂50和第二输入端子22。在图13中以单点划线示出了XV－XV线。
＜半导体装置B10＞
对半导体模块A10的构成要素所含的半导体装置B10进行说明。图2～图12所示的半导体装置B10是安装有MOSFET等多个开关元件的电力变换装置(功率模块)。半导体装置B10可用于电动机的驱动源、各种电器产品的逆变器装置、以及DC/DC转换器等。半导体装置B10包含：绝缘基板10、导电部件11、第一输入端子21、第二输入端子22、输出端子23、一对栅极端子24、一对检测端子25、多个虚接端子26、多个开关元件30、以及封固树脂50。多个开关元件30包含多个第一元件30A和多个第二元件30B。此外，半导体装置B10还具备一对绝缘层12、一对栅极层13以及一对检测层14。
在对包含半导体装置B10和汇流条C10的半导体模块A10进行说明时，为了方便而将绝缘基板10的厚度方向称为“厚度方向z”。将与厚度方向z正交的方向称为“第一方向x”。将与厚度方向z和第一方向x双方正交的方向称为“第二方向y”。半导体装置B10沿厚度方向z来看即俯视呈矩形状。第一方向x对应于半导体装置B10的长边方向。第二方向y对应于半导体装置B10的短边方向。另外，在对半导体模块A10进行说明时，为了方便而将第一方向x上的第一输入端子21和第二输入端子22所在的一侧称为“第一方向x的一侧”。将第一方向x上的输出端子23所在的一侧称为“第一方向x的另一侧”。此外，“厚度方向z”、“第一方向x”、“第二方向y”、“第一方向x的一侧”以及“第一方向x的另一侧”在对后述的半导体模块A20和半导体模块A30进行说明时也适用。
绝缘基板10如图3、图9和图10所示那样配置有导电部件11。绝缘基板10构成了导电部件11和多个开关元件30的支撑部件。绝缘基板10由包含导热性优异的陶瓷的材料制成。作为该陶瓷例如可举出氮化铝(AlN)。
如图3、图9和图10所示，在半导体装置B10的示例中，绝缘基板10包含第一基板10A和第二基板10B。第一基板10A和第二基板10B在第一方向x上彼此分离。第一基板10A位于第一方向x的一侧。第二基板10B位于第一方向x的另一侧。沿厚度方向z来看，第一基板10A和第二基板10B是以第二方向y为长边的矩形状。第一基板10A和第二基板10B各自具有在厚度方向z上彼此朝向相反侧的主面101和背面102。主面101朝向厚度方向z上的配置导电部件11的一侧。主面101与导电部件11以及多个开关元件30一起被封固树脂50覆盖。如图5所示，背面102从封固树脂50露出。此外，绝缘基板10的结构不限于本结构，也可以是由一块基板构成的单一结构。
导电部件11如图3、图9和图10所示那样配置于绝缘基板10的主面101。导电部件11与第一输入端子21、第二输入端子22以及输出端子23一起构成了多个开关元件30与汇流条C10等电力供给部件的导电路径。导电部件11是金属板。该金属板由铜(Cu)或者铜合金制成。导电部件20例如通过银(Ag)膏等接合材料(未图示)与主面101接合。在导电部件11的表面例如可以实施镀银。
如图3、图9和图10所示，在半导体装置B10的示例中，导电部件11包含第一导电部11A和第二导电部11B。沿厚度方向z来看，第一导电部11A和第二导电部11B是以第二方向y为长边的矩形状。此外，导电部件11的结构不限于本结构，可以根据对应于半导体装置B10所要求的性能设定的多个开关元件30的个数和配置而任意设定。
如图3和图9所示，第一导电部11A与第一基板10A的主面101接合。在第一导电部11A的表面，多个第一元件30A与第一导电部11A以导通的状态接合。如图3和图10所示，第二导电部11B与第二基板10B的主面101接合。在第二导电部11B的表面，多个第二元件30B与第二导电部11B以导通的状态接合。
一对绝缘层12如图4、图9和图10所示那样，其中一方与第一导电部11A的表面接合，且另一方与第二导电部11B的表面接合。一对绝缘层12呈延伸于第二方向y的帯状。与第一导电部11A的表面接合的绝缘层12相对于多个第一元件30A位于第一方向x的另一侧。与第二导电部11B的表面接合的绝缘层12相对于多个第二元件30B位于第一方向x的一侧。一对绝缘层12例如由包含玻璃环氧树脂的材料制成。
一对栅极层13如图4、图9和图10所示那样，其中一方配置于与第一导电部11A的表面接合的绝缘层12，且另一方配置于与第二导电部11B的表面接合的绝缘层12。一对栅极层13呈延伸于第二方向y的帯状。一对栅极层13具有导电性。一对栅极层13例如由包含铜的材料制成。
一对检测层14如图4、图9和图10所示那样，其中一方配置于与第一导电部11A的表面接合的绝缘层12，且另一方配置于与第二导电部11B的表面接合的绝缘层12。一对检测层14在第一方向x上位于一对栅极层13的附近。一对检测层14呈延伸于第二方向y的帯状。一对检测层14具有导电性。一对检测层14例如由包含铜的材料制成。
如图2～图6所示，第一输入端子21和第二输入端子22位于第一方向x的一侧。直流电压经由汇流条C10施加于第一输入端子21和第二输入端子22。第一输入端子21是正极(P端子)。第二输入端子22是负极(N端子)。如图10所示，第二输入端子22在厚度方向z上相对于第一输入端子21和导电部件11双方分离配置。第一输入端子21和第二输入端子22是金属板。该金属板由铜或者铜合金制成。
如图4所示，第一输入端子21具有第一焊垫部211和第一端子部212。在第一输入端子21上，第一焊垫部211和第一端子部212的边界是沿着第二方向y和厚度方向z的面，并且是包含位于第一方向x的一侧的封固树脂50的第一侧面531(详情后述)的面。第一焊垫部211全部被封固树脂50覆盖。第一焊垫部211的第一方向x的另一侧呈梳齿状。该梳齿状的部分以与第一导电部11A导通的状态与其表面接合。该接合可通过焊锡接合或者超声波接合等进行。由此，第一输入端子21与第一导电部20A导通。
如图4和图5所示，第一端子部212从封固树脂50向第一方向x的一侧延伸。沿厚度方向z来看，第一端子部212呈矩形状。第一端子部212的第二方向y上的两侧被封固树脂50覆盖。除此以外，第一端子部212的其它部分从封固树脂50露出。由此，第一输入端子21被封固树脂50支撑。另外，第一基板10A经由第一导电部11A被第一输入端子21支撑。
如图3所示，第二输入端子22具有第二焊垫部221和第二端子部222。在第二输入端子22上，第二焊垫部221和第二端子部222的边界与第一输入端子21上的第一焊垫部211和第一端子部212的边界一致。第二焊垫部221具有连结部221A和多个延伸部221B。连结部221A呈延伸于第二方向y的帯状。连结部221A与第二端子部222相连。多个延伸部221B呈从连结部221A向第一方向x的另一侧延伸的帯状。多个延伸部221B在第二方向y上彼此分离。如图10所示，沿第二方向y来看，多个延伸部221B弯曲。在多个延伸部221B的表面例如可以实施镀银。
如图2和图3所示，第二端子部222从封固树脂50向第一方向x的一侧延伸。沿厚度方向z来看，第二端子部222呈矩形状。第二端子部222的第二方向y上的两侧被封固树脂50覆盖。除此以外，第二端子部222的其它部分从封固树脂50露出。如图3和图4所示，沿厚度方向z来看，第二端子部222与第一输入端子21的第一端子部212重叠。如图10所示，第二端子部222相对于第一端子部212向厚度方向z的绝缘基板10的主面101所朝向的一侧分离。此外，在半导体装置B10的示例中，第二端子部222的形状与第一端子部212的形状相同。
如图6和图10所示，绝缘部件29在厚度方向z上夹在第一输入端子21的第一端子部212、与第二输入端子22的第二端子部222之间。绝缘部件29是平板。绝缘部件29例如由绝缘纸构成。沿厚度方向z来看，第一输入端子21的全部与绝缘部件29重叠。在第二输入端子22上，沿厚度方向z来看，第二焊垫部221的一部分和第二端子部222的全部与绝缘部件29相接。沿厚度方向z来看与绝缘部件29重叠的这些部分与绝缘部件29相接。第一输入端子21和第二输入端子22因绝缘部件29而彼此绝缘。绝缘部件29的一部分(第一方向x的另一侧和第二方向y的两侧)被封固树脂50覆盖。
如图3、图4和图10所示，绝缘部件29具有介入部291和延伸部292。介入部291在厚度方向z上位于第一输入端子21的第一端子部212、与第二输入端子22的第二端子部222之间。介入部291的全部夹在第一端子部212和第二端子部222之间。延伸部292从介入部291起与第一端子部212和第二端子部222相较而言进一步向第一方向x的一侧延伸。因此，延伸部292与第一端子部212和第二端子部222相较而言位于第一方向x的一侧。延伸部292的第二方向y上的两侧被封固树脂50覆盖。
如图2～图7(图6除外)所示，输出端子23位于第一方向x的另一侧。通过多个开关元件30进行了电力变换的交流电力(电压)从输出端子23输出。输出端子23是金属板。该金属板由铜或者铜合金制成。输出端子23具有焊垫部231和端子部232。焊垫部231和端子部232的边界是沿着第二方向y和厚度方向z的面，并且是包含位于第一方向x的另一侧的封固树脂50的第一侧面531(详情后述)的面。焊垫部231全部被封固树脂50覆盖。焊垫部231的第一方向x的一侧呈梳齿状。该梳齿状的部分以与第二导电部11B导通的状态与其表面接合。该接合可通过焊锡接合或者超声波接合等进行。由此，输出端子23与第二导电部11B导通。如图2～图5所示，端子部232从封固树脂50向第一方向x的另一侧延伸。沿厚度方向z来看，端子部232呈矩形状。端子部232的第二方向y上的两侧被封固树脂50覆盖。除此以外，端子部232的其它部分从封固树脂50露出。由此，输出端子23被封固树脂50支撑。另外，第二基板10B经由第二导电部11B被输出端子23支撑。
如图3、图9和图10所示，多个开关元件30(多个第一元件30A和多个第二元件30B)与构成导电部件11的第一导电部11A和第二导电部11B以导通的状态接合。沿厚度方向z来看，多个开关元件30沿第二方向y来看交错配置。在多个开关元件30中，多个第一元件30A构成了半导体装置B10的上臂电路。另外，多个第二元件30B构成了半导体装置B10的下臂电路。多个开关元件30沿厚度方向z来看呈矩形状(在半导体装置B10中为正方形状)。在半导体装置B10的示例中，多个开关元件30由四个第一元件30A和四个第二元件30B构成。此外，多个开关元件30的个数不限于本结构，可根据半导体装置B10所要求的性能任意设定。
多个第一元件30A和多个第二元件30B是采用以碳化硅(SiC)为主的半导体材料构成的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)。此外，多个第一元件30A和多个第二元件30B不限于MOSFET，也可以是包含MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor：金属绝缘体半导体场效应晶体管)的场效应晶体管、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等双极型晶体管。在对半导体装置B10进行说明时，将第一元件30A和第二元件30B这些全部为n沟道型并且纵型结构的MOSFET的情况作为一例。
如图11和图12所示，多个第一元件30A和多个第二元件30B各自具有：第一面301、第二面302、第一电极31、第二电极32、栅极电极33和绝缘膜34。第一面301和第二面302在厚度方向z上彼此朝向相反侧。其中，第一面301朝向绝缘基板10的主面101所朝向的一侧。
如图11和图12所示，第一电极31设置于第一面301。在第一电极31流通源电流。在半导体装置B10的示例中，第一电极31分割为四个区域。
如图11所示，在第一元件30A的第一电极31上分割的四个区域各自分别地连接有多个第一引线401。多个第一引线401例如由铝制成。与多个第一元件30A的第一电极31连接的多个第一引线401与第二导电部11B的表面连接。由此，多个第一元件30A的第一电极31与第二导电部11B导通。多个第一引线401延伸于第一方向x。
如图11所示，在第二元件30B的第一电极31上分割的四个区域各自分别地连接有多个第二引线402。多个第二引线402例如由铝制成。与多个第二元件30B的第一电极31连接的多个第二引线402与第二输入端子22的多个延伸部221B(第二焊垫部221)的表面连接。由此，多个第二元件30B的第一电极31与第二输入端子22导通。因此，第二输入端子22与构成多个开关元件30的一部分的多个第二元件30B导通。多个第二引线402延伸于第一方向x。
如图12所示，第二电极32设置于第二面302的整体。在第二电极32流通漏电流。第一元件30A的第二电极32通过具有导电性的导电接合层39以与第一导电部11A导通的状态与其表面接合。导电接合层39例如是以锡(Sn)为主成分的无铅焊锡。第二元件30B的第二电极32通过导电接合层39以与第二导电部11B导通的状态与其表面接合。
如图11所示，栅极电极33设置于第一面301。用于多个第一元件30A和多个第二元件30B各自的驱动的栅极电压施加于栅极电极33。栅极电极33的大小与第一电极31的大小相比较小。栅极电极33与多个栅极引线403的任一个连接。多个栅极引线403例如由铝制成。与多个第一元件30A的栅极电极33连接的多个栅极引线403与在与第一导电部11A接合的绝缘层12上配置的栅极层13连接。与多个第二元件30B的栅极电极33连接的多个栅极引线403与在与第二导电部11B接合的绝缘层12上配置的栅极层13连接。
如图11所示，多个第一元件30A和多个第二元件30B各自的第一电极31与多个检测引线404的任一个连接。该检测引线404与在第一电极31上分割的四个区域的任一个连接。多个检测引线404例如由铝制成。与多个第一元件30A的第一电极31连接的多个检测引线404与在与第一导电部11A接合的绝缘层12上配置的检测层14连接。与多个第二元件30B的第一电极31连接的多个检测引线404与在与第二导电部11B接合的绝缘层12上配置的检测层14连接。
如图11和图12所示，绝缘膜34设置于第一面301。绝缘膜34沿厚度方向z来看将第一电极31包围。绝缘膜34从第一面301起依次层叠有例如二氧化硅(SiO2)层、氮化硅(Si3N4)层、聚苯并恶唑(PBO)层。此外，在绝缘膜34中，也可以取代该聚苯并恶唑层而采用聚酰亚胺层。
一对栅极端子24、一对检测端子25和多个虚接端子26如图3所示那样在第二方向y上位于绝缘基板10的附近。这些端子沿着第一方向x排列。在半导体装置B10中，一对栅极端子24、一对检测端子25和多个虚接端子26均由相同的导线框构成。
一对栅极端子24如图3所示那样，其中一方在第二方向y上位于第一基板10A的附近，且另一方在第二方向y上位于第二基板10B的附近。用于多个第一元件30A和多个第二元件30B的任一个的驱动的栅极电压分别地施加于一对栅极端子24。一对栅极端子24各自具有焊垫部241和端子部242。焊垫部241被封固树脂50覆盖。由此，一对栅极端子24被封固树脂50支撑。此外，在焊垫部241的表面例如可以实施镀银。端子部242与焊垫部241相连，并且从封固树脂50露出(参照图8)。沿第一方向x来看，端子部242呈L字形。
一对检测端子25如图3所示那样，在第一方向x上位于一对栅极端子24的附近。从一对检测端子25分别地可检测向多个第一元件30A和多个第二元件30B其中一方所对应的多个第一电极31施加的电压(与源电流对应的电压)。一对检测端子25各自具有焊垫部251和端子部252。焊垫部251被封固树脂50覆盖。由此，一对检测端子25被封固树脂50支撑。此外，在焊垫部251的表面例如可以实施镀银。端子部252与焊垫部251相连，并且从封固树脂50露出(参照图8)。沿第一方向x来看，端子部252呈L字形。
多个虚接端子26如图3所示那样，在第一方向x上相对于一对检测端子25位于与一对栅极端子24的相反侧。在半导体装置B10的示例中，虚接端子26的数量为六个。其中三个虚接端子26位于第一方向x的一侧。其余三个虚接端子26位于第一方向x的另一侧。此外，多个虚接端子26的数量不限于本结构。此外，在半导体装置B10中，也可以是没有多个虚接端子26的结构。多个虚接端子26各自具有焊垫部261和端子部262。焊垫部261被封固树脂50覆盖。由此，多个虚接端子26被封固树脂50支撑。此外，在焊垫部261的表面例如可以实施镀银。端子部262与焊垫部261相连，并且从封固树脂50露出(参照图8)。如图6和图7所示，沿第一方向x来看，端子部262呈L字形。此外，一对栅极端子24的端子部242和一对检测端子25的端子部252各自的形状与端子部262的形状相同。
半导体装置B10如图3和图11所示那样，具备一对第一连接引线41和一对第二连接引线42。一对第一连接引线41和一对第二连接引线42例如由铝制成。
一对第一连接引线41如图3和图11所示那样，与一对栅极层13和一对栅极端子24各自分别地连接。在一对栅极端子24上，一对第一连接引线41与一对焊垫部241的表面连接。由此，在第二方向y上位于第一基板10A附近的栅极端子24与多个第一元件30A的栅极电极33导通。在第二方向y上位于第二基板10B附近的栅极端子24与多个第二元件30B的栅极电极33导通。
一对第二连接引线42如图3和图11所示那样，与一对检测层14和一对检测端子25各自分别地连接。在一对检测端子25上，一对第二连接引线42与一对焊垫部251的表面连接。由此，在第二方向y上位于第一基板10A附近的检测端子25与多个第一元件30A的第一电极31导通。在第二方向y上位于第二基板10B附近的检测端子25与多个第二元件30B的第一电极31导通。
封固树脂50如图9和图10所示那样，将绝缘基板10(但是一对背面102除外)、导电部件11、多个开关元件30(多个第一元件30A和多个第二元件30B)覆盖。封固树脂50还覆盖：多个第一引线401、多个第二引线402、多个栅极引线403、多个检测引线404、一对第一连接引线41、以及一对第二连接引线42。封固树脂50例如由包含环氧树脂的材料构成。如图2和图5～图8所示，封固树脂50具有：顶面51、底面52、一对第一侧面531、一对第二侧面532、多个第三侧面533、多个第四侧面534以及多个安装孔54。
如图9和图10所示，顶面51朝向厚度方向z的绝缘基板10的主面101所朝向的一侧。底面52朝向厚度方向z的绝缘基板10的背面102所朝向的一侧。如图5所示，一对背面102从底面52露出。底面52呈围绕一对背面102的框状。
如图2和图5～图7所示，一对第一侧面531与顶面51和底面52双方相连并且朝向第一方向x。从位于第一方向x的一侧的第一侧面531起，第一输入端子21的第一端子部212和第二输入端子22的第二端子部222朝向第一方向x的一侧延伸。从位于第二方向y的另一侧的第一侧面531起，输出端子23的端子部232朝向第一方向x的另一侧延伸。
如图2和图5～图8所示，一对第二侧面532与顶面51和底面52双方相连并且朝向第二方向y。一对栅极端子24的端子部242、一对检测端子25的端子部252以及多个虚接端子26的端子部262从一对第二侧面532的任意一方露出。
如图2和图5～图7所示，多个第三侧面533与顶面51和底面52双方相连并且朝向第二方向y。多个第三侧面533包括：位于第一方向x的一侧的一对第三侧面533、以及位于第一方向x的另一侧的一对第三侧面533。在第一方向x的一侧和另一侧各有一个第三侧面533在第二方向y上对置。另外，在第一方向x的一侧和另一侧各自分别地，一对第三侧面533与第一侧面531的第二方向y上的两侧相连。
如图2和图5～图8所示，多个第四侧面534与顶面51和底面52双方相连并且朝向第一方向x。多个第四侧面534在第一方向x上与一对第一侧面531相较而言位于半导体装置B10的外侧。多个第四侧面534包括：位于第一方向x的一侧的一对第四侧面534、以及位于第一方向x的另一侧的一对第四侧面534。在第一方向x的一侧和另一侧各自分别地，一对第四侧面534的第二方向y上的两侧与一对第二侧面532和一对第三侧面533相连。
如图9所示，多个安装孔54在厚度方向z上从顶面51到底面52贯通封固树脂50。多个安装孔54用于将半导体装置B10安装于散热器(未图示)。如图2和图5所示，沿厚度方向z来看，多个安装孔54的孔缘呈圆形状。多个安装孔54沿厚度方向z来看位于封固树脂50的四角。
＜汇流条C10＞
对半导体模块A10的构成要素所含的汇流条C10进行说明。汇流条C10具备：第一供给端子61、第二供给端子62、绝缘体69以及塑封树脂80。
如图13～图15所示，第一供给端子61和第二供给端子62呈延伸于第一方向x的帯状。第二供给端子62相对于第一供给端子61在厚度方向z的绝缘基板10的主面101所朝向的一侧侧分离配置。沿厚度方向z来看，第二供给端子62与第一供给端子61重叠。在汇流条C10的示例中，第一供给端子61和第二供给端子62的形状相同。第一供给端子61和第二供给端子62是金属板。该金属板由铜或者铜合金制成。
绝缘体69如图14所示那样，在厚度方向z上夹在第一供给端子61和第二供给端子62之间。如图16所示，与第一供给端子61和第二供给端子62各自位于第一方向x的另一侧的前端相较而言，绝缘体69位于第一方向x的一侧。绝缘体69例如由包含玻璃环氧树脂的材料制成。第一供给端子61在厚度方向z的绝缘基板10的背面102所朝向的一侧与绝缘体69相接。第二供给端子62在厚度方向z的绝缘基板10的主面101所朝向的一侧与绝缘体69相接。由此，第一供给端子61和第二供给端子62沿厚度方向z来看彼此重叠，并且构成通过绝缘体69彼此电绝缘的层叠配线。
如图16所示，绝缘体69具有一对分离部691和基部692。一对分离部691位于绝缘体69的第一方向x的一侧。一对分离部691在厚度方向z上彼此分离。由此，在厚度方向z上并在一对分离部691之间设置间隙。基部692是绝缘体69中的将一对分离部691除外的部分。基部692的厚度比一对分离部691各自的厚度大。基部692在第一方向x的另一侧与一对分离部691双方相连。
塑封树脂80如图13和图14所示那样，将第一供给端子61、第二供给端子62以及绝缘体69各自的一部分覆盖。塑封树脂80的材料是环氧树脂等具有电绝缘性的合成树脂。第一供给端子61、第二供给端子62以及绝缘体69各自的一部分从塑封树脂80的第一方向x的两侧突出。此外，汇流条C10也可以是没有塑封树脂80的结构。
＜半导体模块A10＞
对半导体模块A10进行说明。
在半导体模块A10中，如图16所示，第一供给端子61与第一输入端子21的第一端子部212以导通的状态接合，并且第二供给端子62与第二输入端子22的第二端子部222以导通的状态接合。如图15和图16所示，第一供给端子61的第一方向x的另一侧与第一端子部212重叠。第二供给端子62的第一方向x的另一侧与第二端子部222重叠。此时，绝缘部件29的延伸部292插入到在厚度方向z上设置于绝缘体69的一对分离部691之间的间隙中。第一供给端子61和第二供给端子62各自通过激光焊接与第一端子部212和第二端子部222分别地以导通的状态接合。
在半导体模块A10中，第一供给端子61为正极，第二供给端子62为负极。如图17和图18所示，通过使第一供给端子61和第二供给端子62的第一方向x的一侧与直流电源DC连接，从而经由汇流条C10向半导体装置B10供给直流电力。
〔第一实施方式的第一变形例〕
基于图17对本公开第一实施方式的第一变形例的半导体模块A11进行说明。半导体模块A11相对于半导体模块A10而言还具备电容器C。
如图17所示，第一供给端子61和第二供给端子62的第一方向x的一侧与用于向半导体装置B10供给直流电力的直流电源DC连接。电容器C相对于与直流电源DC连接的第一供给端子61和第二供给端子62并联连接。电容器C是陶瓷电容器、薄膜电容器等。电容器C的静电容量根据半导体装置B10的频率特性来设定。
〔第一实施方式的第二变形例〕
基于图18对本公开第一实施方式的第二变形例的半导体模块A12进行说明。半导体模块A12相对于半导体模块A11而言还具备电阻器R。
如图18所示，第一供给端子61和第二供给端子62的第一方向x的一侧与用于向半导体装置B10供给直流电力的直流电源DC连接。电容器C相对于与直流电源DC连接的第一供给端子61和第二供给端子62并联连接。电阻器R相对于电容器C串联连接。在第一供给端子61和第二供给端子62与电容器C的导电路径上，电阻器R在第一供给端子61和电容器C之间连接。由此，在半导体模块A12中构成了缓冲电路(Snubber circuit)。
接下来对半导体模块A10的作用效果进行说明。
半导体模块A10的构成要素包含半导体装置B10和汇流条C10，该半导体装置B10具备具有第一端子部212的第一输入端子21、以及具有第二端子部222的第二输入端子22，该汇流条C10具备第一供给端子61和第二供给端子62。第二端子部222在厚度方向z上相对于第一端子部212分离，并且沿厚度方向z来看与第一端子部212重叠。第二供给端子62在厚度方向z上相对于第一供给端子61分离，并且沿厚度方向z来看与第一供给端子61重叠。第一供给端子61与第一端子部212以导通的状态接合，第二供给端子62与第二端子部222以导通的状态接合。由此，在半导体模块A10中，第一端子部212和第一供给端子61通过第二端子部222和第二供给端子62而构成连续的层叠配线。因此，可经由该层叠配线向半导体装置B10供给直流电力，因此能够利用该层叠配线而以更稳定的状态减小在半导体装置B10中产生的电感。因此，根据半导体模块A10，能够以更稳定的状态减小半导体装置B10的电感。
半导体装置B10还具备在厚度方向z上夹在第一端子部212和第二端子部222之间的绝缘部件29。由此，能够容易地使第一端子部212和第二端子部222成为层叠配线。
汇流条C10还具备在厚度方向z上夹在第一供给端子61和第二供给端子62之间的绝缘体69。由此，能够容易地使第一供给端子61和第二供给端子62成为层叠配线。另外，与第一供给端子61和第二供给端子62各自位于第一方向x的另一侧的前端相较而言，绝缘体69位于第一方向x的一侧。由此，在第一供给端子61和第二供给端子62的第一方向x的另一侧，在第一供给端子61和第二供给端子62之间形成间隙。通过使第一端子部212和第二端子部222的第一方向x的一侧插入该间隙，从而能够形成第一端子部212和第二端子部222在厚度方向z上被第一供给端子61和第二供给端子62夹持的结构。换言之，在半导体模块A10中可以构成为，第一供给端子61与第一端子部212重叠，并且第二供给端子62与第二端子部222重叠。
第一供给端子61和第二供给端子62各自通过激光焊接与第一端子部212和第二端子部222分别地以导通的状态接合。通过采用激光焊接，从而即使在第一供给端子61与第一端子部212重叠并且第二供给端子62与第二端子部222重叠的情况下，也能够容易地使第一供给端子61和第二供给端子62各自以确保导通的状态接合。
绝缘部件29具有从介入部291起与第一端子部212和第二端子部222相较而言进一步向第一方向x的一侧延伸的延伸部292。绝缘体69具有在厚度方向z上彼此分离的一对分离部691。如图16所示，延伸部292插入到在厚度方向z上设置于一对分离部691之间的间隙中。由此，在将第一端子部212和第二端子部222的第一方向x的一侧插入到在第一供给端子61和第二供给端子62之间设置的间隙中时，可在半导体装置B10和汇流条C10双方抑制相对于第一方向x的倾斜。因此，使得第一端子部212与第一供给端子61的接触状态、以及第二端子部222与第二供给端子62的接触状态更加稳定。
在半导体模块A11(参照图17)中，还具备相对于第一供给端子61和第二供给端子62并联连接的电容器C。由于半导体装置B10的多个开关元件30的驱动，从而在第一输入端子21和第二输入端子22产生反电动势，该反电动势是产生电感的主要原因。电容器C具有将该反电动势作为电荷蓄积的功能。由此，能够更有效地减小半导体装置B10的电感。此外，电容器C中蓄积的电荷可用作向半导体装置B10供给的直流电力的一部分。
在半导体模块A12(参照图18)中还具备：相对于第一供给端子61和第二供给端子62并联连接的电容器C、相对于电容器C串联连接的电阻器R。电阻器R能够使在第一输入端子21和第二输入端子22产生的反电动势的电压下降。由此，能够防止电容器C的过度充电。
半导体装置B10具备以绝缘基板10的背面102露出的方式覆盖多个开关元件30的封固树脂50。由此，能够使背面102与散热器接合，因此能够提高半导体装置B10的散热性。另外，第一端子部212、第二端子部222以及绝缘部件29各自的一部分被封固树脂50覆盖。由此，能够将第一输入端子21、第二输入端子22以及绝缘部件29支撑于封固树脂50。
〔第二实施方式〕
基于图19～图24对本公开第二实施方式的半导体模块A20进行说明。在这些图中，对于和上述半导体模块A10相同或者类似的要素标记相同的符号并省略重复的说明。半导体模块A20具备半导体装置B10和汇流条C20。其中，汇流条C20的结构与上述的半导体模块A10不同。此外，半导体装置B10的结构与上述的半导体模块A10相同，因此这里省略说明。此外，图20和图21为了便于理解而透过了塑封树脂80。
＜汇流条C20＞
对半导体模块A20的构成要素所含的汇流条C20进行说明。汇流条C20具备：第一供给端子61、第二供给端子62、绝缘体69、绝缘基材70、第一导电层71、第二导电层72以及塑封树脂80。
如图21、图22和图24所示，第一供给端子61具有第一连接部611和第一立起部612。第一连接部611呈延伸于第一方向x的帯状。第一连接部611在厚度方向z的绝缘基板10的背面102所朝向的一侧与绝缘体69相接。第一立起部612从第一连接部611的第一方向x的一侧的前端起朝向厚度方向z的绝缘基板10的主面101所朝向的一侧延伸。在汇流条C20的示例中，第一立起部612具有在第二方向y上彼此分离的三个区域。因此，第一立起部612呈梳齿状。此外，该区域的数量不限于本结构。
如图20、图22和图23所示，第二供给端子62具有第二连接部621和第二立起部622。第二连接部621在厚度方向z的绝缘基板10的主面101所朝向的一侧与绝缘体69相接。第二连接部621沿厚度方向z来看与第一连接部611重叠。第二立起部622从第二连接部621的第一方向x的一侧的前端起朝向厚度方向z的主面101所朝向的一侧延伸。在汇流条C20的示例中，第二立起部622具有在第二方向y上彼此分离的三个区域。因此，第二立起部622呈梳齿状。此外，该区域的数量不限于本结构。第二立起部622与第一立起部612相较而言位于第一方向x的另一侧，并且沿第一方向x来看与第一立起部612重叠。塑封树脂80在第一方向x上介于第二立起部622和第二连接部621之间。
绝缘体69如图22和图23所示那样，在厚度方向z上夹在第一供给端子61的第一连接部611、与第二供给端子62的第二连接部621之间。与第一连接部611和第二连接部621各自位于第一方向x的另一侧的前端相较而言，绝缘体69位于第一方向x的一侧。绝缘体69与汇流条C10的绝缘体69同样地具有一对分离部691和基部692。
如上所述，沿厚度方向z来看，第二供给端子62的至少一部分与第一供给端子61重叠。第二供给端子62相对于第一供给端子61向厚度方向z的主面101所朝向的一侧分离。另外，第一供给端子61和第二供给端子62具有沿着厚度方向z和第一方向x双方来看彼此重叠的部分，并且形成了通过绝缘体69和塑封树脂80而彼此电绝缘的层叠配线。
绝缘基材70如图19和图22所示那样，呈延伸于第一方向x的帯状。绝缘基材70相对于第二供给端子62的第二连接部621，配置于厚度方向z的绝缘基板10的主面101所朝向的一侧。绝缘基材70由包含玻璃环氧树脂、或者氧化铝等陶瓷的材料构成。
第一导电层71如图22所示那样，在厚度方向z的绝缘基板10的主面101所朝向的一侧配置于绝缘基材70。如图20所示，第一导电层71的第一方向x的另一侧的前端与绝缘基材70的第一方向x的另一侧的前端相较而言位于第一方向x的一侧。第一导电层71是金属板。该金属板由铜或者铜合金制成。
第二导电层72如图22所示那样，在厚度方向z的绝缘基板10的背面102所朝向的一侧配置于绝缘基材70。在第二导电层72设有贯通于厚度方向z的开口部721。如图21所示，沿厚度方向z来看，开口部721呈矩形状。如上所述，第一导电层71和第二导电层72具有沿厚度方向z来看彼此重叠的部分，并且形成了通过绝缘基材70而彼此电绝缘的层叠配线。
如图20～图24(图23除外)所示，在绝缘基材70和第一导电层71双方，设有贯通于厚度方向z的多个第一贯通孔731。多个第一贯通孔731的数量与第一供给端子61的第一立起部612的区域的数量对应。多个第一贯通孔731沿着第二方向y排列。如图21所示，多个第一贯通孔731位于第二导电层72的开口部721中。第一立起部612插入于多个第一贯通孔731。如图24所示，第一立起部612通过导电接合层79与第一导电层71以导通的状态接合。导电接合层79例如是以锡为主成分的无铅焊锡。由此，第一供给端子61与第一导电层71导通。
如图20、图22和图23所示，在绝缘基材70和第二导电层72双方，设有贯通于厚度方向z的多个第二贯通孔732。多个第二贯通孔732的数量与第二供给端子62的第二立起部622的区域的数量对应。多个第二贯通孔732与多个第一贯通孔731相较而言，位于第一方向x的另一侧。多个第二贯通孔732沿着第二方向y排列。第二立起部622插入于多个第二贯通孔732。如图23所示，第二立起部622通过导电接合层79与第二导电层72以导通的状态接合。由此，第二供给端子62与第二导电层72导通。
塑封树脂80如图19和图22所示那样，将第一供给端子61、第二供给端子62、绝缘体69、绝缘基材70、第一导电层71以及第二导电层72各自的一部分覆盖。绝缘基材70、第一导电层71以及第二导电层72各自的一部分从塑封树脂80的第一方向x的一侧突出。第一供给端子61的第一连接部611、第二供给端子62的第二连接部621、以及绝缘体69各自的一部分从塑封树脂80的第一方向x的另一侧突出。
＜半导体模块A20＞
对半导体模块A20进行说明。
在半导体模块A20中，如图22所示，第一供给端子61的第一连接部611与第一输入端子21的第一端子部212以导通的状态接合，并且第二供给端子62的第二连接部621与第二输入端子22的第二端子部222以导通的状态接合。第一连接部611的第一方向x的另一侧与第一端子部212重叠。第二连接部621的第一方向x的另一侧与第二端子部222重叠。此时，绝缘部件29的延伸部292插入到在厚度方向z上设置于绝缘体69的一对分离部691之间的间隙中。第一连接部611和第二连接部621各自通过激光焊接与第一端子部212和第二端子部222分别地以导通的状态接合。
在半导体模块A20中，第一供给端子61和第一导电层71为正极，第二供给端子62和第二导电层72为负极。如图25和图26所示，通过使第一导电层71和第二导电层72的第一方向x的一侧与直流电源DC连接，从而可经由汇流条C20向半导体装置B10供给直流电力。
〔第二实施方式的第一变形例〕
基于图25，对本公开第二实施方式的第一变形例的半导体模块A21进行说明。半导体模块A21相对于半导体模块A20而言还具备电容器C。
如图25所示，第一导电层71和第二导电层72的第一方向x的一侧与用于向半导体装置B10供给直流电力的直流电源DC连接。电容器C相对于与直流电源DC连接的第一导电层71和第二导电层72并联连接。
〔第二实施方式的第二变形例〕
基于图26对本公开第二实施方式的第二变形例的半导体模块A22进行说明。半导体模块A22相对于半导体模块A21而言还具备电阻器R。
如图26所示，第一导电层71和第二导电层72的第一方向x的一侧与用于向半导体装置B10供给直流电力的直流电源DC连接。电容器C相对于与直流电源DC连接的第一导电层71和第二导电层72并联连接。电阻器R相对于电容器C串联连接。在第一导电层71和第二导电层72与电容器C的导电路径上，电阻器R连接在第一导电层71和电容器C之间。由此，在半导体模块A22中构成了缓冲电路。
接下来对半导体模块A20的作用效果进行说明。
半导体模块A20的构成要素包含半导体装置B10和汇流条C20，该汇流条C20具备：具有第一连接部611的第一供给端子61、以及具有第二连接部621的第二供给端子62。第二供给端子62在厚度方向z上相对于第一供给端子61分离，并且沿厚度方向z来看至少一部分(第二连接部621)与第一供给端子61重叠。第一连接部611与第一端子部212以导通的状态接合，第二连接部621与第二端子部222以导通的状态接合。因此，采用半导体模块A20，也能够以更稳定的状态减小半导体装置B10的电感。
汇流条C20还具备：绝缘基材70、第一导电层71以及第二导电层72。第一导电层71在厚度方向z的绝缘基板10的主面101所朝向的一侧配置于绝缘基材70。第二导电层72在厚度方向z的绝缘基板10的背面102所朝向的一侧配置于绝缘基材70。第一供给端子61与第一导电层71导通。第二供给端子62与第二导电层72导通。由此，在半导体模块A20中，第一导电层71为正极，第二导电层72为负极。因此，在使半导体装置B10的背面102与散热器接合时，更容易将与第一导电层71和第二导电层72连接的直流电源DC(参照图25和图26)的接地设定于散热器。
第一供给端子61具有第一立起部612，该第一立起部612从第一连接部611的第一方向x的一侧的前端起，朝向厚度方向z的绝缘基板10的主面101所朝向的一侧延伸。第一立起部612与第一导电层71以导通的状态接合。第二供给端子62具有第二立起部622，该第二立起部622从第一立起部612的第一方向x的一侧的前端起，朝向厚度方向z的主面101所朝向的一侧延伸。第二立起部622与第二导电层72以导通的状态接合。第二立起部622沿第一方向x来看与第一立起部612重叠。由此，在汇流条C20中能够通过第一供给端子61及第一导电层71、第二供给端子62及第二导电层72形成连续的层叠配线。
在绝缘基材70和第一导电层71设有贯通于厚度方向z的第一贯通孔731。通过使第一立起部612插入于第一贯通孔731，从而能够使第一立起部612与第一导电层71以导通的状态接合。在绝缘基材70和第二导电层72设有贯通于厚度方向z的第二贯通孔732。通过使第二立起部622插入于第二贯通孔732，从而能够使第二立起部622与第二导电层72以导通的状态接合。另外，第二贯通孔732与第一贯通孔731相较而言位于第一方向x的另一侧。由此，能够避免第一立起部612和第二立起部622彼此干涉。
〔第三实施方式〕
基于图27～图33对本公开第三实施方式的半导体模块A30进行说明。在这些图中对于和上述半导体模块A10相同或者类似的要素标记相同的符号并省略重复的说明。半导体模块A30具备半导体装置B20和汇流条C30。
＜半导体装置B20＞
对半导体模块A30的构成要素所含的半导体装置B20进行说明。在半导体装置B20中，第一输入端子21和第二输入端子22的结构与构成上述半导体模块A10的半导体装置B10不同。
如图27、图29和图30所示，第一输入端子21的第一端子部212具有第一基部212A和第一凸缘部212B。第一基部212A延伸于第一方向x。第一基部212A的第二方向y上的两侧被封固树脂50覆盖。第一凸缘部212B从第一基部212A的第一方向x的一侧的前端起，朝向厚度方向z的绝缘基板10的背面102所朝向的一侧延伸。在第一凸缘部212B设有贯通于第一方向x的第一孔212C。
如图28～图30所示，第二输入端子22的第二端子部222具有第二基部222A和第二凸缘部222B。第二基部222A延伸于第一方向x。第二基部222A的第二方向y上的两侧被封固树脂50覆盖。第二凸缘部222B从第二基部222A的第一方向x的一侧的前端起，朝向厚度方向z的绝缘基板10的主面101所朝向的一侧延伸。在第二凸缘部222B设有贯通于第一方向x的第二孔222C。
如图30所示，绝缘部件29的介入部291在厚度方向z上位于第一端子部212的第一基部212A、与第二端子部222的第二基部222A之间。第二输入端子22相对于第一输入端子21向厚度方向z的绝缘基板10的主面101所朝向的一侧分离。
＜汇流条C30＞
对半导体模块A30的构成要素所含的汇流条C30进行说明。在汇流条C30中，第一供给端子61、第二供给端子62以及绝缘体69的结构与构成上述半导体模块A10的汇流条C10不同。
如图32所示，第一供给端子61具有第三基部613和第三凸缘部614。第三基部613延伸于第一方向x。第三基部613在厚度方向z的绝缘基板10的背面102所朝向的一侧与绝缘体69相接。第三凸缘部614从第三基部613的第一方向x的另一侧的前端起，朝向厚度方向z的背面102所朝向的一侧延伸。如图33所示，在第三凸缘部614设有贯通于第一方向x的第三孔615。第三孔615的位置和大小与在第一端子部212的第一凸缘部212B设置的第一孔212C的位置和大小对应。
如图31和图32所示，第二供给端子62具有第四基部623和第四凸缘部624。第四基部623延伸于第一方向x。第四基部623在厚度方向z的绝缘基板10的主面101所朝向的一侧与绝缘体69相接。第四凸缘部624从第四基部623的第一方向x的另一侧的前端起，朝向厚度方向z的主面101所朝向的一侧延伸。如图33所示，在第四凸缘部624设有贯通于第一方向x的第四孔625。第四孔625的位置和大小与在第二端子部222的第二凸缘部222B设置的第二孔222C的位置和大小对应。
如图32所示，第二供给端子62相对于第一供给端子61向厚度方向z的绝缘基板10的主面101所朝向的一侧分离。第一供给端子61的第三基部613与第二供给端子62的第四基部623沿厚度方向z来看重叠，并且构成通过绝缘体69而彼此电绝缘的层叠配线。此外，汇流条C30也可以是不具备塑封树脂80的结构。
＜半导体模块A30＞
对半导体模块A30进行说明。
如图32所示，在半导体模块A30中，第一供给端子61的第三凸缘部614与第一端子部212(第一输入端子21)的第一凸缘部212B以导通的状态接合。第三凸缘部614与第一凸缘部212B对接。如图31和图32所示，第二供给端子62的第四凸缘部624与第二端子部222(第二输入端子22)的第二凸缘部222B以导通的状态接合。第四凸缘部624与第二凸缘部222B对接。此时，如图33所示，绝缘部件29的延伸部292插入到在厚度方向z上设置于第一供给端子61的第三基部613和第二供给端子62的第四基部623之间的间隙中。
如图33所示，紧固部件90插入于在第一端子部212的第一凸缘部212B设置的第一孔212C、和在第一供给端子61的第三凸缘部614设置的第三孔615中。紧固部件90例如是螺栓、螺母。由此，第一凸缘部212B与第三凸缘部614以导通的状态接合。另外，紧固部件90插入于在第二端子部222的第二凸缘部222B设置的第二孔222C、和在第二供给端子62的第四凸缘部624设置的第四孔625。由此，第二凸缘部222B与第四凸缘部624以导通的状态接合。
在半导体模块A30中，第一供给端子61是正极，第二供给端子62是负极。因此，与半导体模块A10的情况同样地，可通过使第一供给端子61和第二供给端子62的第一方向x的一侧与直流电源DC(参照图17和图18)连接，从而经由汇流条C30向半导体装置B20供给直流电力。
半导体模块A30可以与图17所示的半导体模块A11同样地构成为，还具备相对于第一供给端子61和第二供给端子62并联连接的电容器C。另外，半导体模块A30可以与图18所示的半导体模块A12同样地构成为，还具备电容器C和相对于电容器C串联连接的电阻器R。
接下来对半导体模块A30的作用效果进行说明。
半导体模块A30的构成要素包含半导体装置B20和汇流条C30，该半导体装置B20具备具有第一端子部212的第一输入端子21、以及具有第二端子部222的第二输入端子22，该汇流条C30具备第一供给端子61和第二供给端子62。第二端子部222在厚度方向z上相对于第一端子部212分离，并且沿厚度方向z来看与第一端子部212重叠。第二供给端子62在厚度方向z上相对于第一供给端子61分离，并且沿厚度方向z来看与第一供给端子61重叠。第一供给端子61与第一端子部212以导通的状态接合，第二供给端子62与第二端子部222以导通的状态接合。因此，采用半导体模块A30也能够以更稳定的状态减小半导体装置B20的电感。
第一端子部212具有第一凸缘部212B，该第一凸缘部212B从第一基部212A的第一方向x的一侧的前端起，朝向厚度方向z的绝缘基板10的背面102所朝向的一侧延伸。第二端子部222具有第二凸缘部222B，该第二凸缘部222B从第二基部222A的第一方向x的一侧的前端起，朝向厚度方向z的绝缘基板10的主面101所朝向的一侧延伸。第一供给端子61具有第三凸缘部614，该第三凸缘部614从第三基部613的第一方向x的另一侧的前端起，朝向厚度方向z的背面102所朝向的一侧延伸。第二供给端子62具有第四凸缘部624，该第四凸缘部624从第四基部623的第一方向x的另一侧的前端起，朝向厚度方向z的主面101所朝向的一侧延伸。第三凸缘部614与第一凸缘部212B对接。它们通过紧固部件90彼此接合。由此，能够使第一供给端子61与第一端子部212以导通的状态接合。第四凸缘部624与第二凸缘部222B对接。它们通过紧固部件90彼此接合。由此，能够使第二供给端子62与第二端子部222以导通的状态接合。
本公开不限于上述实施方式。本公开各部的具体结构可任意进行各种设计变更。
本公开的各种实施方式可规定为以下的附记。
附记1.一种半导体模块，其构成要素包含半导体装置和汇流条，其中，
上述半导体装置具备：绝缘基板，其具有在厚度方向上彼此朝向相反侧的主面和背面；导电部件，其配置于上述主面；多个开关元件，其与上述导电部件以导通的状态接合；第一输入端子，其具有第一端子部并且与上述导电部件以导通的状态接合；以及第二输入端子，其具有沿着上述厚度方向来看与上述第一端子部重叠的第二端子部，并且在上述厚度方向上相对于上述第一输入端子及上述导电部件双方分离地配置，并与上述多个开关元件导通，
上述汇流条具备：第一供给端子；以及第二供给端子，其在上述厚度方向上相对于上述第一供给端子分离地配置，并且沿着上述厚度方向来看与上述第一供给端子至少一部分重叠，
上述第一供给端子与上述第一端子部以导通的状态接合，
上述第二供给端子与上述第二端子部以导通的状态接合。
附记2.根据附记1所述的半导体模块，其中，
上述半导体装置还具备绝缘部件，该绝缘部件在上述厚度方向上夹在上述第一端子部和上述第二端子部之间。
附记3.根据附记2所述的半导体模块，其中，
沿着上述厚度方向来看，上述第一端子部及上述第二端子部朝向相对于上述厚度方向正交的第一方向的一侧延伸，
上述绝缘部件具有：介入部，其在上述厚度方向上位于上述第一端子部和上述第二端子部之间；以及延伸部，其与上述第一端子部及上述第二端子部相比从上述介入部进一步向上述第一方向的上述一侧延伸。
附记4.根据附记3所述的半导体模块，其中，
上述汇流条还具备绝缘体，该绝缘体在上述厚度方向上夹在上述第一供给端子和上述第二供给端子之间，
与上述第一供给端子及上述第二供给端子的位于上述第一方向的另一侧的各自的前端相比，上述绝缘体位于上述第一方向的上述一侧。
附记5.根据附记4所述的半导体模块，其中，
上述绝缘体具有在上述厚度方向上彼此分离的一对分离部，
上述延伸部插入到在上述厚度方向上设置于一对上述分离部之间的间隙中。
附记6.根据附记5所述的半导体模块，其中，
上述第二端子部相对于上述第一端子部向上述厚度方向的上述主面所朝向的一侧分离，
上述第二供给端子相对于上述第一供给端子向上述厚度方向的上述主面所朝向的一侧分离。
附记7.根据附记6所述的半导体模块，其中，
上述第一供给端子的上述第一方向的上述另一侧与上述第一端子部重叠，
上述第二供给端子的上述第一方向的上述另一侧与上述第二端子部重叠。
附记8.根据附记7所述的半导体模块，其中，
上述第一供给端子及上述第二供给端子各自通过激光焊接与上述第一端子部及上述第二端子部各自以导通的状态接合。
附记9.根据附记6所述的半导体模块，其中，
上述汇流条还具备：绝缘基材；第一导电层，其在上述厚度方向的上述主面所朝向的一侧配置于上述绝缘基材；以及第二导电层，其在上述厚度方向的上述背面所朝向的一侧配置于上述绝缘基材，
上述第一供给端子与上述第一导电层导通，
上述第二供给端子与上述第二导电层导通。
附记10.根据附记9所述的半导体模块，其中，
上述第一供给端子具有：第一连接部，其与上述第一端子部及上述绝缘体双方相接；以及第一立起部，其从上述第一连接部的上述第一方向的上述一侧的前端向上述厚度方向的上述主面所朝向的一侧延伸，
在上述绝缘基材及上述第一导电层双方设有贯通于上述厚度方向的第一贯通孔，
上述第一立起部插入于上述第一贯通孔，并且与上述第一导电层以导通的状态接合。
附记11.根据附记10所述的半导体模块，其中，
上述第二供给端子具有：第二连接部，其与上述第二端子部及上述绝缘体双方相接，并且沿着上述厚度方向来看与上述第一连接部重叠；以及第二立起部，其从上述第二连接部的上述第一方向的上述一侧的前端向上述厚度方向的上述主面所朝向的一侧延伸，并且沿着上述第一方向来看与上述第一立起部重叠，
在上述绝缘基材及上述第二导电层双方设置有第二贯通孔，该第二贯通孔与上述第一贯通孔相比位于上述第一方向的上述另一侧，并且贯通于上述厚度方向，
上述第二立起部插入于上述第二贯通孔，并且与上述第二导电层以导通的状态接合。
附记12.根据附记4所述的半导体模块，其中，
上述延伸部插入到在上述厚度方向上设置于上述第一供给端子和上述第二供给端子之间的间隙中。
附记13.根据附记12所述的半导体模块，其中，
上述第二端子部相对于上述第一端子部向上述厚度方向的上述主面所朝向的一侧分离，
上述第二供给端子相对于上述第一供给端子向上述厚度方向的上述主面所朝向的一侧分离，
上述第一端子部具有：第一基部，其在上述第一方向上延伸；以及第一凸缘部，其从上述第一基部的上述第一方向的上述一侧的前端向上述厚度方向的上述背面所朝向的一侧延伸，
上述第二端子部具有：第二基部，其在上述第一方向上延伸；以及第二凸缘部，其从上述第二基部的上述第一方向的上述一侧的前端向上述厚度方向的上述主面所朝向的一侧延伸，
上述第一供给端子具有：第三基部，其在上述第一方向上延伸；以及第三凸缘部，其从上述第三基部的上述第一方向的上述另一侧的前端向上述厚度方向的上述背面所朝向的一侧延伸，
上述第二供给端子具有：第四基部，其在上述第一方向上延伸；以及第四凸缘部，其从上述第四基部的上述第一方向的上述另一侧的前端向上述厚度方向的上述主面所朝向的一侧延伸，
上述第三凸缘部与上述第一凸缘部对接，
上述第四凸缘部与上述第二凸缘部对接。
附记14.根据附记13所述的半导体模块，其中，
上述第一凸缘部及上述第三凸缘部和上述第二凸缘部及上述第四凸缘部通过紧固部件各自以导通的状态接合。
附记15.根据附记2至14中任一项所述的半导体模块，其中，
还具备电容器，该电容器相对于上述第一供给端子及上述第二供给端子并联连接。
附记16.附记15所述的半导体模块，其中，
还具备电阻器，该电阻器相对于上述电容器串联连接。
附记17.根据附记2至16中任一项所述的半导体模块，其中，
上述半导体装置还具备封固树脂，该封固树脂以上述背面露出的方式覆盖上述多个开关元件，
上述第一端子部、上述第二端子部及上述绝缘部件各自的一部分分别被上述封固树脂覆盖。

Claims (25)

1.一种半导体模块，其特征在于，
其构成要素包含半导体装置和汇流条，
上述半导体装置具备：绝缘基板，其具有在厚度方向上彼此朝向相反侧的主面和背面；导电部件，其配置于上述主面；多个开关元件，其与上述导电部件以导通的状态接合；第一输入端子，其具有包含彼此朝向相反侧的第一平面和第二平面的第一端子部，并且与上述导电部件以导通的状态接合；以及第二输入端子，其具有沿着上述第一端子部的上述第一平面的法线方向观察与上述第一端子部重叠的第二端子部，并且在上述第一端子部的上述第一平面的法线方向上相对于上述第一输入端子及上述导电部件双方分离地配置，并与上述多个开关元件导通，
上述汇流条具备：第一供给端子，其包含彼此朝向相反侧的第三平面和第四平面；以及第二供给端子，其在上述第一供给端子的上述第三平面的法线方向上相对于上述第一供给端子分离地配置，并且沿着上述第一供给端子的上述第四平面的法线方向观察与上述第一供给端子至少一部分重叠，
上述第一供给端子与上述第一端子部以导通的状态接合，
上述第二供给端子与上述第二端子部以导通的状态接合。
2.根据权利要求1所述的半导体模块，其特征在于，
上述半导体装置还具备绝缘部件，该绝缘部件在上述第一端子部的上述第一平面的法线方向上夹在上述第一端子部和上述第二端子部之间。
3.根据权利要求1所述的半导体模块，其特征在于，
上述第二端子部相对于上述第一端子部向上述第一端子部的上述第一平面的法线方向的上述第一端子部的上述第一平面所朝向的一侧分离，
上述第二供给端子相对于上述第一供给端子向上述第一供给端子的上述第三平面的法线方向的上述第一供给端子的上述第三平面所朝向的一侧分离。
4.根据权利要求1所述的半导体模块，其特征在于，
上述第二端子部相对于上述第一端子部向上述第一端子部的上述第一平面的法线方向的上述第一端子部的上述第一平面所朝向的一侧分离，
上述第二供给端子相对于上述第一供给端子向上述第一供给端子的上述第三平面的法线方向的上述第一供给端子的上述第三平面所朝向的一侧分离，
上述第一端子部具有：第一基部，其包含上述第一端子部的上述第一平面和上述第二平面，并且在与上述第一端子部的上述第一平面平行的方向上延伸；以及第一凸缘部，其从上述第一基部的与上述第一端子部的上述第一平面平行的方向的上述一侧的前端朝向上述第一端子部的上述第一平面的法线方向的上述第一端子部的上述第二平面所朝向的一侧延伸，
上述第二端子部具有：第二基部，其在与上述第一端子部的上述第一平面平行的方向上延伸；以及第二凸缘部，其从上述第二基部的与上述第一端子部的上述第一平面平行的方向的上述一侧的前端朝向上述第一端子部的上述第一平面的法线方向的上述第一端子部的上述第一平面所朝向的一侧延伸，
上述第一凸缘部具有贯通上述第一凸缘部的第一孔，上述第二凸缘部具有贯通上述第二凸缘部的第二孔，
上述第一供给端子具有：第三基部，其在与上述第一供给端子的上述第三平面平行的方向上延伸；以及第三凸缘部，其从上述第三基部的与上述第一供给端子的上述第三平面平行的方向的上述另一侧的前端朝向上述第一供给端子的上述第三平面的法线方向的上述第一供给端子的上述第四平面所朝向的一侧延伸，
上述第二供给端子具有：第四基部，其在与上述第一供给端子的上述第三平面平行的方向上延伸；以及第四凸缘部，其从上述第四基部的与上述第一供给端子的上述第三平面平行的方向的上述另一侧的前端朝向上述第一供给端子的上述第三平面的法线方向的上述第一供给端子的上述第三平面所朝向的一侧延伸，
上述第三凸缘部与上述第一凸缘部对接，
上述第四凸缘部与上述第二凸缘部对接。
5.根据权利要求4所述的半导体模块，其特征在于，
上述第一凸缘部及上述第三凸缘部和上述第二凸缘部及上述第四凸缘部通过紧固部件各自以导通的状态接合。
6.根据权利要求2所述的半导体模块，其特征在于，
还具备电容器，该电容器相对于上述第一供给端子及上述第二供给端子并联连接。
7.根据权利要求6所述的半导体模块，其特征在于，
还具备电阻器，该电阻器相对于上述电容器串联连接。
8.根据权利要求1至7中任一项所述的半导体模块，其特征在于，
上述半导体装置还具备封固树脂，该封固树脂以上述背面露出的方式覆盖上述多个开关元件，
上述第一端子部及上述第二端子部各自的一部分分别被上述封固树脂覆盖。
9.一种半导体模块，其特征在于，具备：
绝缘基板，其具有在厚度方向上彼此朝向相反侧的主面和背面；
第一导电部及第二导电部，其在与上述厚度方向正交的第一方向上彼此分离，并且各自配置于上述主面；
第一开关元件，其与上述第一导电部电连接，并且与上述第二导电部导通；
第二开关元件，其与上述第二导电部电连接；
第一输入端子，其具有第一端子部，并且与上述第一导电部电连接；
第二输入端子，其具有第二端子部，并且与上述第二开关元件电接合；以及
封固树脂，其覆盖上述第一端子部及上述第二端子部各自的一部分，
在上述厚度方向上观察，上述第二端子部与上述第一端子部重叠，
在上述厚度方向上观察，上述第一端子部及上述第二端子部各自具有：一对第一缘，其在上述第一方向上延伸，并且在与上述厚度方向及上述第一方向分别正交的第二方向上彼此分离；以及第二缘，其在上述第二方向上延伸，并且位于上述一对第一缘之间，
上述第二缘在上述第一方向上以上述一对第一缘为基准而位于与上述第一导电部相反的一侧，
上述封固树脂覆盖上述第一端子部及上述第二端子部各自的上述一对第一缘和上述第一端子部及上述第二端子部各自的上述第二缘的两端。
10.根据权利要求9所述的半导体模块，其特征在于，
还具备绝缘部件，该绝缘部件包含在上述厚度方向上夹在上述第一端子部和上述第二端子部之间的部分。
11.根据权利要求10所述的半导体模块，其特征在于，
上述绝缘部件具有：介入部，其位于上述第一端子部和上述第二端子部之间；以及延伸部，其从上述第一端子部及上述第二端子部各自露出，
上述延伸部在上述第一方向上以上述第二缘为基准而从上述介入部向与上述一对第一缘所在的一侧相反的一侧延伸。
12.根据权利要求11所述的半导体模块，其特征在于，
在上述厚度方向上观察，上述延伸部具有在上述第二方向上延伸的端缘，
上述端缘的长度比上述第一端子部及上述第二端子部各自的上述第二缘的长度长。
13.根据权利要求12所述的半导体模块，其特征在于，
上述封固树脂具有第一侧面，该第一侧面在上述第一方向上以上述第二缘为基准而朝向与上述一对第一缘所在的一侧相反的一侧，
上述端缘位于比上述第二缘靠近上述第一侧面。
14.根据权利要求10至13中任一项所述的半导体模块，其特征在于，
上述绝缘部件由绝缘纸构成。
15.根据权利要求10至14中任一项所述的半导体模块，其特征在于，
上述绝缘部件、上述第一导电部及上述第二导电部各自的上述厚度方向的尺寸小于上述封固树脂的上述厚度方向的尺寸的50％。
16.根据权利要求10至15中任一项所述的半导体模块，其特征在于，
上述绝缘部件的一部分被上述封固树脂覆盖。
17.根据权利要求9至16中任一项所述的半导体模块，其特征在于，
还具备与上述第二导电部电连接的输出端子，
上述输出端子在上述第一方向上在与上述第一端子部及上述第二端子部各自露出的一侧相反的一侧从上述封固树脂露出。
18.根据权利要求17所述的半导体模块，其特征在于，
在上述封固树脂形成有向上述第一方向凹陷的凹部，
上述凹部在上述第一方向上以上述第二导电部为基准而位于与上述第一导电部相反的一侧，
上述输出端子的一部分收纳于上述凹部。
19.根据权利要求17或18所述的半导体模块，其特征在于，
还具备控制端子，
上述封固树脂具有多个侧面，该多个侧面分别朝向与上述厚度方向正交的方向，
上述第一端子部、上述第二端子部、上述输出端子及上述控制端子分别从上述多个侧面的任一个露出，
在上述多个侧面中，将上述控制端子露出的侧面与将上述第一端子部及上述第二端子部露出的侧面和将上述输出端子露出的侧面不同。
20.根据权利要求9至19中任一项所述的半导体模块，其特征在于，
上述第二导电部具有表面，该表面在上述厚度方向上朝向与上述主面相同的一侧，
上述第二开关元件配置在上述表面上。
21.根据权利要求9至20中任一项所述的半导体模块，其特征在于，
上述背面从上述封固树脂露出。
22.根据权利要求9至21中任一项所述的半导体模块，其特征在于，
上述第一开关元件及上述第二开关元件分别是使用包含碳化硅的半导体材料构成的MOSFET和IGBT中的任一个。
23.根据权利要求9至22中任一项所述的半导体模块，其特征在于，
上述第一开关元件具有与上述第一导电部对置的第一对置面，
上述第一开关元件经由上述第一对置面与上述第一导电部导通。
24.根据权利要求9至23中任一项所述的半导体模块，其特征在于，
上述第二开关元件具有与上述第二导电部对置的第二对置面，
上述第二开关元件经由上述第二对置面与上述第二导电部导通。
25.根据权利要求9至24中任一项所述的半导体模块，其特征在于，
上述第二输入端子具有：连结部，其与上述第二端子部相连；以及多个连接部，其在上述第一方向上以上述连结部为基准而位于与上述第二端子部相反的一侧，并且分别从上述连结部向上述第一方向延伸，
上述多个连接部沿着上述第二方向排列，
上述多个连接部的任一个与上述第二开关元件电连接。
CN202410016150.5A 2018-06-11 2019-05-14 半导体模块 Pending CN117833610A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-110934 2018-06-11
JP2018110934 2018-06-11
PCT/JP2019/019110 WO2019239771A1 (ja) 2018-06-11 2019-05-14 半導体モジュール
CN201980039178.8A CN112352314B (zh) 2018-06-11 2019-05-14 半导体模块

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980039178.8A Division CN112352314B (zh) 2018-06-11 2019-05-14 半导体模块

Publications (1)

Publication Number Publication Date
CN117833610A true CN117833610A (zh) 2024-04-05

Family

ID=68842159

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410016150.5A Pending CN117833610A (zh) 2018-06-11 2019-05-14 半导体模块
CN201980039178.8A Active CN112352314B (zh) 2018-06-11 2019-05-14 半导体模块

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980039178.8A Active CN112352314B (zh) 2018-06-11 2019-05-14 半导体模块

Country Status (5)

Country Link
US (4) US11328985B2 (zh)
JP (2) JP7228587B2 (zh)
CN (2) CN117833610A (zh)
DE (2) DE112019001335T5 (zh)
WO (1) WO2019239771A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD981356S1 (en) * 2020-01-28 2023-03-21 Rohm Co., Ltd. Semiconductor module
DE102020119169B4 (de) * 2020-07-21 2022-03-10 Danfoss Silicon Power Gmbh Schaltkomponenten
JP7180812B1 (ja) 2022-06-09 2022-11-30 富士電機株式会社 電力変換装置
WO2024070384A1 (ja) * 2022-09-27 2024-04-04 ローム株式会社 パワーユニット

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736850B2 (ja) 2006-02-28 2011-07-27 株式会社豊田自動織機 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP5506740B2 (ja) * 2011-05-31 2014-05-28 日立オートモティブシステムズ株式会社 電力変換装置
JP2013153010A (ja) * 2012-01-24 2013-08-08 Denso Corp 半導体モジュール及び半導体装置
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP5860784B2 (ja) * 2012-09-10 2016-02-16 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2014187149A (ja) 2013-03-22 2014-10-02 Hitachi Automotive Systems Ltd パワーモジュール
JP2015130751A (ja) 2014-01-08 2015-07-16 三菱電機株式会社 電力変換装置
WO2015162712A1 (ja) * 2014-04-23 2015-10-29 株式会社日立製作所 半導体モジュールおよびそれを用いた電力変換器
JP6361447B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法
JP6509147B2 (ja) * 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス
DE112017002796T5 (de) * 2016-06-01 2019-02-28 Rohm Co., Ltd. Halbleiter-Leistungsmodul
US10021802B2 (en) * 2016-09-19 2018-07-10 General Electric Company Electronic module assembly having low loop inductance

Also Published As

Publication number Publication date
US20220246507A1 (en) 2022-08-04
US11923278B2 (en) 2024-03-05
JPWO2019239771A1 (ja) 2021-07-08
US11664298B2 (en) 2023-05-30
US20210098347A1 (en) 2021-04-01
DE212019000087U1 (de) 2020-01-15
CN112352314B (zh) 2023-11-28
JP7228587B2 (ja) 2023-02-24
CN112352314A (zh) 2021-02-09
DE112019001335T5 (de) 2020-11-26
US20240178110A1 (en) 2024-05-30
US20230275009A1 (en) 2023-08-31
JP2023062046A (ja) 2023-05-02
WO2019239771A1 (ja) 2019-12-19
JP7498814B2 (ja) 2024-06-12
US11328985B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
CN112352314B (zh) 半导体模块
CN109417067B (zh) 半导体功率模块
US20220319975A1 (en) Semiconductor device
WO2018168924A1 (ja) 半導体装置
WO2018194090A1 (ja) 半導体装置
CN112997298B (zh) 半导体装置
JP2020080348A (ja) 半導体装置
WO2019235146A1 (ja) 半導体モジュール
US11955440B2 (en) Semiconductor device with detection conductor
US20210028078A1 (en) Semiconductor Module Arrangement
US12002794B2 (en) Semiconductor device
CN113748509B (zh) 半导体装置
WO2020044668A1 (ja) 半導体装置
WO2024111367A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
US20240186256A1 (en) Semiconductor device
WO2023047890A1 (ja) 半導体モジュール
WO2023199808A1 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
WO2022224935A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device
US20230132511A1 (en) Semiconductor device
CN117999650A (zh) 半导体装置
CN117425957A (zh) 半导体装置
CN116686086A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination