WO2024070384A1 - パワーユニット - Google Patents

パワーユニット Download PDF

Info

Publication number
WO2024070384A1
WO2024070384A1 PCT/JP2023/030864 JP2023030864W WO2024070384A1 WO 2024070384 A1 WO2024070384 A1 WO 2024070384A1 JP 2023030864 W JP2023030864 W JP 2023030864W WO 2024070384 A1 WO2024070384 A1 WO 2024070384A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
terminal
output terminal
power supply
supply terminal
Prior art date
Application number
PCT/JP2023/030864
Other languages
English (en)
French (fr)
Inventor
亮祐 石戸
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024070384A1 publication Critical patent/WO2024070384A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • This disclosure relates to a power unit.
  • Patent Document 1 discloses an example of a semiconductor device used in a conventional power unit.
  • the semiconductor device disclosed in this document functions as a power module and includes multiple switching elements, a first power supply terminal, a second power supply terminal, and an output terminal.
  • the multiple switching elements form a half-bridge circuit, which is an example of a power conversion circuit.
  • the first power supply terminal and the second power supply terminal are stacked with a terminal insulating member sandwiched between them.
  • the power unit may be provided with a capacitor module.
  • the capacitor module is electrically connected between the DC power source and the semiconductor device. Depending on the arrangement of the first power supply terminal and the second power supply terminal, it may be difficult to properly connect to the capacitor module.
  • An object of the present disclosure is to provide a power unit that is improved over conventional power units.
  • an object of the present disclosure is to provide a power unit that is capable of properly connecting a power module and a capacitor module.
  • the power unit provided by the first aspect of the present disclosure comprises a power conversion circuit, a power module having a first power terminal and a second power terminal, and a capacitor module having a capacitor element, a first output terminal connected to the first power terminal, and a second output terminal connected to the second power terminal.
  • the first power terminal and the second power terminal are aligned in a first direction, and are different in position in a specific direction intersecting the first direction.
  • the first output terminal and the second output terminal are aligned in the first direction, and are different in position in the specific direction.
  • FIG. 1 is a perspective view showing a power module according to a first embodiment of the present disclosure.
  • FIG. 2 is a partial perspective view showing a power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 3 is a plan view showing the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 4 is a partial plan view showing a power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 5 is a front view showing the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 6 is a bottom view showing the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 7 is a left side view showing the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 8 is a right side view showing the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a cross-sectional view showing a capacitor module of a power unit according to the first embodiment of the present disclosure.
  • FIG. 11 is a circuit diagram of the power unit according to the first embodiment of the present disclosure.
  • FIG. 12 is a cross-sectional view showing a first modified example of the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view showing a second modified example of the power module of the power unit according to the first embodiment of the present disclosure.
  • FIG. 14 is a left side view showing a third modified example of the power unit according to the first embodiment of the present disclosure.
  • FIG. 15 is a perspective view showing a power module of a power unit according to the second embodiment of the present disclosure.
  • FIG. 16 is a plan view showing a power module of a power unit according to the second embodiment of the present disclosure.
  • FIG. 17 is a partial plan view showing a power module of a power unit according to the second embodiment of the present disclosure.
  • FIG. 18 is a bottom view showing a power module of a power unit according to the second embodiment of the present disclosure.
  • FIG. 19 is a left side view showing a power module of a power unit according to the second embodiment of the present disclosure.
  • FIG. 20 is a cross-sectional view taken along line XX-XX in FIG.
  • FIG. 21 is a cross-sectional view taken along line XXI--XXI in FIG.
  • FIG. 22 is a cross-sectional view taken along line XXI
  • an object A is formed on an object B" and “an object A is formed on an object B” include “an object A is formed directly on an object B” and “an object A is formed on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A is disposed on an object B” and “an object A is disposed on an object B” include “an object A is disposed directly on an object B” and “an object A is disposed on an object B with another object interposed between the object A and the object B" unless otherwise specified.
  • an object A is located on an object B includes “an object A is located on an object B in contact with an object B” and “an object A is located on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A overlaps an object B when viewed in a certain direction includes “an object A overlaps the entire object B” and “an object A overlaps a part of an object B.”
  • a surface A faces (one side or the other side of) direction B” is not limited to the case where the angle of surface A with respect to direction B is 90 degrees, but also includes the case where surface A is tilted with respect to direction B.
  • First embodiment: 1 to 11 show a power unit according to a first embodiment of the present disclosure.
  • a power unit C10 of this embodiment includes a power module A10 and a capacitor module B10.
  • the power unit C10 is connected to a DC power source such as a battery and a load such as a motor.
  • the power unit C10 functions as an inverter that converts DC power from a DC power source into AC power and outputs the AC power to the load.
  • the function of the power unit of the present disclosure is not limited in any way as long as it converts input power into desired power.
  • the power module A10 of this embodiment includes a support 1, a plurality of first semiconductor elements 2A, a plurality of second semiconductor elements 2B, a sealing body 3, a plurality of main current terminals 4, a plurality of control terminals 5, a first conductive member 61 and a second conductive member 62.
  • FIG. 1 is a perspective view of the power unit C10.
  • FIG. 2 is a partial perspective view of the power module A10.
  • FIG. 3 is a plan view of the power module A10.
  • FIG. 4 is a partial plan view of the power module A10.
  • FIG. 5 is a front view of the power module A10.
  • FIG. 6 is a bottom view of the power module A10.
  • FIG. 7 is a left side view of the power module A10.
  • FIG. 8 is a right side view of the power module A10.
  • FIG. 9 is a cross-sectional view along line IX-IX in FIG. 4.
  • FIG. 10 is a cross-sectional view of a capacitor module of a power unit according to the first embodiment of the present disclosure.
  • FIG. 11 is a circuit diagram of the power unit C10.
  • the thickness direction of the support 1 is the thickness direction z.
  • a direction perpendicular to the thickness direction z is defined as the first direction y, and a direction perpendicular to the first direction y and the thickness direction z is defined as the second direction x.
  • the support 1 supports a plurality of first semiconductor elements 2A and a plurality of second semiconductor elements 2B.
  • the specific configuration of the support 1 is not limited in any way, and in this embodiment, the support 1 includes a first metal layer 11, a second metal layer 12, an intermediate layer 13, and an insulating layer 14.
  • a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate may be used as the support 1.
  • the first metal layer 11 is formed on the lower surface of the intermediate layer 13 (the surface facing the z1 side in the thickness direction z).
  • the constituent material of the first metal layer 11 includes, for example, Cu (copper).
  • the first metal layer 11 includes a first region 11A and a second region 11B.
  • the second metal layer 12 is formed on the upper surface of the intermediate layer 13 (the surface facing the z2 side in the thickness direction z).
  • the constituent material of the second metal layer 12 includes, for example, Cu (copper).
  • the second metal layer 12 includes a first region 12A and a second region 12B.
  • the first region 12A and the second region 12B are spaced apart in the second direction x.
  • the first region 12A is located on the x1 side of the second region 12B in the second direction x.
  • the first region 12A and the second region 12B are each, for example, rectangular in plan view.
  • the intermediate layer 13 is a layer mainly composed of graphite, which has excellent thermal conductivity. Unlike the present embodiment, when the support 1 is a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate, the intermediate layer 13 is mainly composed of ceramics. Examples of such ceramics include Al2O3 (alumina) and SiN (silicon nitride).
  • the intermediate layer 13 includes a first region 13A and a second region 13B.
  • the insulating layer 14 is formed on the lower surface (the surface facing the z1 side in the thickness direction z) of the first metal layer 11.
  • the insulating layer 14 is mainly composed of, for example, ceramics. Examples of such ceramics include AlN (aluminum nitride), SiN (silicon nitride), and Al2O3 (aluminum oxide).
  • the insulating layer 14 includes a first region 14A and a second region 14B. When the support 1 is a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate, the support 1 may not have the insulating layer 14.
  • DBC Direct Bonded Copper
  • AMB Active Metal Brazing
  • first region 11A, the first region 12A, the first region 13A, and the first region 14A are stacked, and the second region 11B, the second region 12B, the second region 13B, and the second region 14B are stacked.
  • a plurality of first semiconductor elements 2A, a plurality of second semiconductor elements 2B The first semiconductor elements 2A and the second semiconductor elements 2B are electronic components that are the core of the power module A10.
  • the material of each of the first semiconductor elements 2A and the second semiconductor elements 2B is a semiconductor material mainly made of, for example, silicon carbide (SiC). This semiconductor material is not limited to SiC, and may be silicon (Si), gallium nitride (GaN), or diamond (C).
  • Each of the first semiconductor elements 2A and the second semiconductor elements 2B is a power semiconductor chip having a switching function, such as a metal oxide semiconductor field effect transistor (MOSFET).
  • MOSFET metal oxide semiconductor field effect transistor
  • the first semiconductor element 2A and the second semiconductor element 2B are MOSFETs, but are not limited to this and may be other transistors such as IGBTs (Insulated Gate Bipolar Transistors).
  • Each first semiconductor element 2A and each second semiconductor element 2B is the same element.
  • Each first semiconductor element 2A and each second semiconductor element 2B is, for example, an n-channel MOSFET, but may also be a p-channel MOSFET.
  • the drain electrodes of the multiple first semiconductor elements 2A are conductively joined to the first region 12A.
  • the drain electrodes of the multiple second semiconductor elements 2B are conductively joined to the second region 12B.
  • the sealing body 3 covers the first semiconductor elements 2A, the second semiconductor elements 2B, a portion of the support 1, each of the main current terminals 4, each of the control terminals 5, the first conductive member 61, and the second conductive member 62.
  • the sealing body 3 of this embodiment is made of, for example, a black epoxy resin.
  • the sealing body 3 is formed by, for example, molding. As shown in Figures 1 and 3 to 9, the sealing body 3 has a first surface 301, a second surface 302, a third surface 303, a fourth surface 304, a fifth surface 305, and a sixth surface 306.
  • the first surface 301 faces the z2 side in the thickness direction z.
  • the second surface 302 faces the z1 side in the thickness direction z.
  • the third surface 303 faces the x1 side in the second direction x.
  • the fourth surface 304 faces the x2 side in the second direction x.
  • the fifth surface 305 faces the y1 side in the first direction y.
  • the sixth surface 306 faces the y2 side in the first direction y.
  • the insulating layer 14 is exposed from the second surface 302.
  • the main current terminals 4 are terminals through which the main current switched by the power module A10 is input and output. As shown in Figures 1 to 9, in this embodiment, the main current terminals 4 include a first power supply terminal 41, a second power supply terminal 42, and an output terminal 43. Each of these main current terminals 4 is made of a plate-shaped metal plate. This metal plate contains, for example, Cu (copper) or a Cu alloy.
  • the first power supply terminal 41 is disposed on the x1 side of the second direction x.
  • the first power supply terminal 41 is directly bonded to the first region 12A using, for example, a conductive bonding material.
  • the first power supply terminal 41 is electrically connected to the drain electrodes of the multiple first semiconductor elements 2A.
  • the first power supply terminal 41 protrudes from the third surface 303 of the sealing body 3.
  • the first power supply terminal 41 has a mounting hole 411.
  • the mounting hole 411 penetrates the first power supply terminal 41 in the thickness direction z and is, for example, circular.
  • the second power terminal 42 is disposed on the x1 side in the second direction x, and on the y2 side of the first power terminal 41 in the first direction y. That is, the first power terminal 41 and the second power terminal 42 are arranged side by side in the first direction y.
  • the second power terminal 42 is conductively connected to the source electrodes of the multiple second semiconductor elements 2B via the second conductive member 62.
  • the second conductive member 62 is conductively connected to the source electrodes of the multiple second semiconductor elements 2B via the spacer 626.
  • 626 includes, for example, Cu (copper) or a Cu alloy.
  • the second conductive member 62 includes, for example, a plate-shaped metal plate. This metal plate includes, for example, Cu (copper) or a Cu alloy.
  • the second conductive member 62 may be formed integrally with the second power terminal 42.
  • the second power terminal 42 protrudes from the third surface 303 of the sealing body 3.
  • the second power terminal 42 has an attachment hole 421.
  • the mounting hole 421 penetrates the second power terminal 42 in the thickness direction z and is, for example, circular.
  • the first power supply terminal 41 and the second power supply terminal 42 are at different positions in the thickness direction z.
  • the thickness direction z corresponds to the specific direction of this disclosure.
  • the distance da between the upper surface (the surface on the z2 side in the thickness direction z) of the first power supply terminal 41 and the upper surface (the surface on the z2 side in the thickness direction z) of the second power supply terminal 42 is set in consideration of the connection with the capacitor module B10. As shown in Figure 9, in the illustrated example, the distance da is set by providing a spacer 626.
  • the output terminal 43 is disposed on the x2 side of the second direction x, and protrudes from the fourth surface 304 of the sealing body 3.
  • the output terminal 43 is conductively connected to the second region 12B via a spacer 436.
  • the spacer 436 contains, for example, Cu (copper) or a Cu alloy.
  • the second region 12B is also conductively connected to the source electrodes of the multiple first semiconductor elements 2A via a first conductive member 61.
  • the first conductive member 61 is made of, for example, a plate-shaped metal plate. This metal plate contains, for example, Cu (copper) or a Cu alloy.
  • the multiple control terminals 5 are terminals through which control signals, detection signals, and the like for operating the power module A10 are input and output. As shown in Fig. 8, the multiple control terminals 5 protrude from the fifth surface 305 of the sealing body 3 to the y1 side in the first direction y. Furthermore, the multiple control terminals 5 have a bent shape, with their tips extending to the z2 side in the thickness direction z.
  • the multiple control terminals 5 include a first gate terminal 51A and a second gate terminal 51B.
  • the first gate terminal 51A is electrically connected to the gate electrodes of the multiple first semiconductor elements 2A.
  • the second gate terminal 51B is electrically connected to the gate electrodes of the multiple second semiconductor elements 2B.
  • the other control terminals 5 are used as appropriate, for example, a source sense terminal, a temperature monitoring terminal, a current monitoring terminal, a voltage monitoring terminal, etc.
  • Capacitor module B10 10
  • the capacitor module B10 has a capacitor element 80, a first output terminal 81, a second output terminal 82, a first metal plate 83, a second metal plate 84, an input terminal 85, an input terminal 86, an insulating layer 87, and a sealing resin 88.
  • the specific configuration of the capacitor module B10 is not limited to the configuration shown in the figure.
  • Capacitor element 80 is an element configured, for example, by a film capacitor. There are no limitations on the specific configuration and number of capacitor elements 80. Capacitor element 80 may be an element of a type other than a film capacitor. Furthermore, the number of capacitor elements 80 may be one or more.
  • the first output terminal 81 and the second output terminal 82 are terminals through which power is output from the capacitor module B10 and are connected to the power module A10.
  • the first output terminal 81 and the second output terminal 82 protrude from the sealing resin 88 to the x2 side of the second direction x.
  • the first output terminal 81 and the second output terminal 82 are aligned in the first direction y.
  • the first output terminal 81 is located on the y1 side of the first direction y
  • the second output terminal 82 is located on the y2 side of the first direction y.
  • the first output terminal 81 and the second output terminal 82 are located at different positions in the thickness direction z (the method of identification in this example).
  • the first output terminal 81 has a mounting hole 811.
  • the mounting hole 811 penetrates the first output terminal 81 in the thickness direction z and is, for example, circular.
  • the second output terminal 82 also has a mounting hole 821.
  • the mounting hole 821 penetrates the second output terminal 82 in the thickness direction z and is, for example, circular.
  • the first output terminal 81 and the first power supply terminal 41 are connected to each other, and in this example, are fixed by a bolt 91 and a nut 93.
  • the bolt 91 is inserted through the mounting hole 811 of the first output terminal 81 and the mounting hole 411 of the first power supply terminal 41.
  • the nut 93 is screwed into the bolt 91.
  • the second output terminal 82 and the second power supply terminal 42 are connected to each other, and in this example, are fixed by a bolt 92 and a nut 94.
  • the bolt 92 is inserted through the mounting hole 821 of the second output terminal 82 and the mounting hole 421 of the second power supply terminal 42.
  • the nut 94 is screwed into the bolt 92.
  • the specific fixing form between the first output terminal 81 and the first power supply terminal 41 and the second output terminal 82 and the second power supply terminal 42 is not limited in any way. In addition to the screwing described above, various methods can be used for this fixing form, such as joining such as welding, mechanical fitting, etc. Furthermore, the first output terminal 81 and the first power supply terminal 41 and the second output terminal 82 and the second power supply terminal 42 are not limited to a configuration in which they are fixed to each other, as long as they are connected to each other.
  • connection form is not limited in any way, and it is sufficient that the connection form (for example, contact, etc.) is such that the relative positional relationship between the first output terminal 81 and the first power supply terminal 41 and the relative positional relationship between the second output terminal 82 and the second power supply terminal 42 are in the desired relationship.
  • the first output terminal 81 is located on the z1 side in the thickness direction z, and the second output terminal 82 is located on the z2 side in the thickness direction z.
  • the first output terminal 81 is disposed on the z2 side in the thickness direction z with respect to the first power supply terminal 41.
  • the second output terminal 82 is disposed on the z2 side in the thickness direction z with respect to the second power supply terminal 42.
  • the distance db1 in the thickness direction z between the connection surface (the surface on the z1 side in the thickness direction z) of the first output terminal 81 and the connection surface (the surface on the z1 side in the thickness direction z) of the second output terminal 82 is the same as the distance da described above.
  • the first metal plate 83 is electrically connected to one electrode of the capacitor element 80.
  • the first metal plate 83 contains, for example, Cu (copper) or a Cu alloy.
  • the second metal plate 84 is electrically connected to the other electrode of the capacitor element 80.
  • the second metal plate 84 contains, for example, Cu (copper) or a Cu alloy.
  • the input terminal 85 and the input terminal 86 are terminals through which power is input to the capacitor module B10, and are connected to a DC power source such as a battery.
  • a DC power source such as a battery.
  • the input terminal 85 and the input terminal 86 protrude from the sealing resin 88 to the x1 side in the second direction x.
  • the first output terminal 81 and the input terminal 85 are integrally formed with the first metal plate 83. Furthermore, the first output terminal 81 and the first metal plate 83 are connected flatly.
  • the second output terminal 82 and the input terminal 86 are integrally formed with the second metal plate 84. Furthermore, the second output terminal 82 and the second metal plate 84 are connected flatly.
  • the distance db2 between the center of the first metal plate 83 in the thickness direction z and the center of the second metal plate 84 in the thickness direction z is the same as the distance db1 described above.
  • the insulating layer 87 is sandwiched between the first metal plate 83 and the second metal plate 84.
  • the insulating layer 87 insulates the first metal plate 83 and the second metal plate 84 from each other.
  • the sealing resin 88 covers the capacitor element 80, the first metal plate 83, and the second metal plate 84.
  • the sealing resin 88 is made of, for example, epoxy resin.
  • FIG. 11 shows the circuit configuration of the power unit C10.
  • the power module A10 has a half-bridge circuit Ct0.
  • the half-bridge circuit Ct0 is a power conversion circuit of the power module A10 and is an example of an inverter circuit.
  • the half-bridge circuit Ct0 includes an upper arm circuit Ct1 and a lower arm circuit Ct2.
  • the upper arm circuit Ct1 is composed of a first region 12A and a plurality of first semiconductor elements 2A electrically connected thereto.
  • the plurality of first semiconductor elements 2A are connected in parallel between the first power supply terminal 41 and the output terminal 43.
  • the gate electrodes of the plurality of first semiconductor elements 2A in the upper arm circuit Ct1 are connected in parallel to the first gate terminal 51A.
  • the lower arm circuit Ct2 is composed of a second region 12B and a plurality of second semiconductor elements 2B electrically connected thereto.
  • the plurality of second semiconductor elements 2B are connected in parallel between the output terminal 43 and the second power supply terminal 42.
  • the gate electrodes of the plurality of second semiconductor elements 2B in the lower arm circuit Ct2 are connected in parallel to the second gate terminal 51B.
  • a gate voltage is applied to the second gate terminal 51B by a drive circuit such as a gate driver arranged outside the power module A10, and the plurality of second semiconductor elements 2B in the lower arm circuit Ct2 are driven simultaneously.
  • the capacitor module B10 is connected to the first power supply terminal 41 and the second power supply terminal 42 of the power module A10.
  • the capacitor element 80 is connected in parallel to the conductive path connecting the first output terminal 81 and the input terminal 85 and the conductive path connecting the second output terminal 82 and the input terminal 86.
  • the first power supply terminals 41 and 42 are aligned in the first direction y, and are located at different positions in the thickness direction z.
  • the configuration of the capacitor module B10 favors that the first output terminal 81 and the second output terminal 82 are located at different positions in the thickness direction z
  • the first power supply terminal 41 and the first output terminal 81, and the second power supply terminal 42 and the second output terminal 82 can be more appropriately connected. Therefore, the power module A10 and the capacitor module B10 can be more appropriately connected.
  • the first power supply terminal 41 and the first output terminal 81, and the second power supply terminal 42 and the second output terminal 82 can be more appropriately fixed.
  • the distance da and the distance db1 being equal to each other are preferable for fixing the first power supply terminal 41 and the first output terminal 81, and the second power supply terminal 42 and the second output terminal 82, respectively.
  • the first output terminal 81 and the second output terminal 82 are both disposed on the z2 side of the thickness direction z with respect to the first power supply terminal 41 and the second power supply terminal 42.
  • the first power supply terminal 41 and the first output terminal 81, and the second power supply terminal 42 and the second output terminal 82 can be easily and reliably fixed.
  • the first output terminal 81 is formed integrally with the first metal plate 83
  • the second output terminal 82 is formed integrally with the second metal plate 84.
  • the first metal plate 83 and the second metal plate 84 are stacked on top of each other. For this reason, the distance db1 between the first output terminal 81 and the second output terminal 82 tends to be approximately the same as the distance db2 between the first metal plate 83 and the second metal plate 84.
  • the fact that the first power supply terminal 41 and the second power supply terminal 42 differ in position in the thickness direction z by the distance da is advantageous for connection to a capacitor module B10 having such a configuration.
  • the first output terminal 81 and the first metal plate 83 are connected flatly, and the second output terminal 82 and the second metal plate 84 are connected flatly. This reduces the inductance in the capacitor module B10.
  • FIGS. 12 to 22 show other embodiments of the present disclosure.
  • elements that are the same as or similar to those in the above embodiment are given the same reference numerals as in the above embodiment.
  • the configurations of each part in each modified example and each embodiment can be combined with each other as appropriate to the extent that no technical contradictions arise.
  • First Modification of First Embodiment 12 shows a first modified example of the power module A 10.
  • the power module A11 of this embodiment differs from the above-described embodiment in that it has a spacer 416.
  • the first power supply terminal 41 is conductively connected to the first region 12A via a spacer 416.
  • the spacer 416 contains, for example, Cu (copper) or a Cu alloy.
  • the distance da is set approximately by the difference in thickness between the spacer 626 and the spacer 416 in the thickness direction z.
  • This modification also allows the first power supply terminal 41 and the first output terminal 81 to be more appropriately connected to the second power supply terminal 42 and the second output terminal 82.
  • the distance da can be adjusted to a desired size by appropriately setting the thickness of the spacer 416.
  • Second Modification of First Embodiment 13 shows a second modified example of the power module A 10.
  • the power module A12 of this embodiment differs from the above-described example in the specific directions of the first power terminal 41 and the second power terminal 42.
  • the first power supply terminal 41 and the second power supply terminal 42 include a portion extending from the third surface 303 of the sealing body 3 toward the x1 side in the second direction x, and a portion extending along the thickness direction z.
  • the portions of the first power supply terminal 41 and the second power supply terminal 42 that are connected to the first output terminal 81 and the second output terminal 82 of the capacitor module B10 are located at different positions in the second direction x. That is, in this modified example, the second direction x is a specific direction.
  • This modified example also allows the first power supply terminal 41 and the first output terminal 81 to be more appropriately connected to the second power supply terminal 42 and the second output terminal 82.
  • the specific direction of the present disclosure can be set to various directions.
  • Third Modification of First Embodiment 14 shows a third modified example of the power unit C10.
  • the connection between the first power supply terminal 41 and the second power supply terminal 42 of the power module A10 and the first output terminal 81 and the second output terminal 82 of the capacitor module B10 is different from that of the power unit C10.
  • the first output terminal 81 is located on the z2 side of the first power supply terminal 41 in the thickness direction z
  • the second output terminal 82 is located on the z1 side of the second power supply terminal 42 in the thickness direction z.
  • the first output terminal 81 and the second output terminal 82 may be fixed to the first power supply terminal 41 and the second power supply terminal 42 from the same side in a specific direction such as the thickness direction z, or may be fixed to different sides.
  • a power unit C20 and a power module A20 according to the second embodiment of the present disclosure will be described with reference to Figures 15 to 22.
  • the power module A20 is connected to the above-mentioned capacitor module B10 to configure the power unit C20. Also, a capacitor module having a different configuration from the capacitor module B10 may be used in accordance with the configuration of the power module A20.
  • the power module A20 comprises a support 1, a plurality of first semiconductor elements 2A, a plurality of second semiconductor elements 2B, a sealing body 3, a plurality of main current terminals 4, and a plurality of control terminals 5.
  • FIG. 17 shows a transparent view of a sealing resin 32 and a cover 33, which will be described later.
  • FIG. 15 is a perspective view showing the power module A20.
  • FIG. 16 is a plan view showing the power module A20.
  • FIG. 17 is a partial plan view showing the power module A20.
  • FIG. 18 is a bottom view showing the power module A20.
  • FIG. 19 is a left side view showing the power unit C20 and the power module A20.
  • FIG. 20 is a cross-sectional view taken along line XX-XX in FIG. 17.
  • FIG. 21 is a cross-sectional view taken along line XXI-XXI in FIG. 17.
  • FIG. 22 is a cross-sectional view taken along line VI-VI in FIG. 17.
  • the power module A20 is used, for example, in inverter devices for various electrical products. As shown in Figures 15 and 16, the power module A20 is rectangular when viewed from the thickness direction z of the support 1. The power module A20 is also shaped such that the second direction x is the longitudinal direction.
  • the support 1 supports a plurality of first semiconductor elements 2A and a plurality of second semiconductor elements 2B.
  • the support 1 includes a first metal layer 11, a second metal layer 12, and an intermediate layer 13.
  • the specific configuration of the support 1 is not limited in any way.
  • the first metal layer 11 is a layer whose main component is a metal such as Cu (copper). As shown in Figures 20 and 22, the first metal layer 11 is exposed on the z1 side in the z direction from the sealing body 3.
  • the first metal layer 11 also has a plurality of support holes 115.
  • the plurality of support holes 115 are arranged at the four corners of the first metal layer 11, and each of them penetrates the first metal layer 11 in the z direction.
  • the intermediate layer 13 is disposed on the z1 side in the z direction with respect to the first metal layer 11.
  • the intermediate layer 13 is made of an insulating material, and is mainly composed of ceramics such as AlN (aluminum nitride) and Al2O3 (alumina).
  • the intermediate layer 13 includes a first region 13A, a second region 13B, and a third region 13C.
  • the first region 13A is disposed closest to the x1 side in the x direction.
  • the second region 13B is disposed closest to the x2 side in the x direction.
  • the third region 13C is disposed between the first region 13A and the second region 13B in the x direction.
  • the intermediate layer 13 is joined to the first metal layer 11 via a third metal layer 141 and a bonding layer 142.
  • the third metal layer 141 is made of a metal material such as copper foil.
  • the bonding layer 142 is a bonding material interposed between the first metal layer 11 and the third metal layer 141.
  • the constituent material of the bonding layer 142 is a lead-free solder whose main component is tin.
  • the second metal layer 12 is disposed on the z1 side of the intermediate layer 13 in the z direction.
  • the second metal layer 12 is in direct contact with the intermediate layer 13.
  • the second metal layer 12 is mainly composed of a metal such as Cu (copper).
  • the second metal layer 12 of this embodiment includes a first region 121A, a first region 122A, a first region 123A, a second region 121B, a second region 122B, a second region 123B, a third region 121C, a third region 122C, and a third region 123C.
  • the second metal layer 12 of the illustrated example includes a number of other small regions.
  • the first region 121A is disposed on the x1 side of the second direction x with respect to the first region 123A.
  • the first region 122A is disposed on the x2 side of the second direction x with respect to the first region 123A.
  • the second region 123B is disposed on the y2 side of the y direction with respect to the first region 123A.
  • the second region 121B is disposed on the x1 side of the second direction x with respect to the second region 123B.
  • the second region 122B is disposed on the x2 side of the second direction x with respect to the second region 123B.
  • the third region 123C is disposed on the y2 side of the y direction with respect to the second region 123B.
  • the third region 121C is disposed on the x1 side of the second direction x with respect to the third region 123C.
  • the third region 122C is disposed on the x2 side of the second direction x with respect to the
  • First region 121A, first region 122A, and first region 123A are mutually conductive by a plurality of wires.
  • Second region 121B, second region 122B, and second region 123B are mutually conductive by a plurality of wires.
  • Third region 121C, third region 122C, and third region 123C are mutually conductive by a plurality of wires.
  • the second metal layer 12, the intermediate layer 13, and the third metal layer 141 constitute a so-called DBC (Direct Bonding Copper) substrate.
  • the DBC substrate and the first metal layer 11 are bonded via a bonding layer 142.
  • Such a configuration of the support 1 is one example of the support of the present disclosure, and is not limited thereto.
  • a plurality of first semiconductor elements 2A, a plurality of second semiconductor elements 2B The multiple first semiconductor elements 2A and the multiple second semiconductor elements 2B are supported by the support 1. As shown in Fig. 17, the multiple first semiconductor elements 2A are mounted on the first region 121A, the first region 122A, and the first region 123A of the second metal layer 12. The multiple second semiconductor elements 2B are mounted on the second region 121B, the second region 122B, and the second region 123B of the second metal layer 12.
  • the first semiconductor element 2A and the second semiconductor element 2B are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) made of semiconductor materials mainly made of SiC (silicon carbide) and Si (silicon).
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • the first semiconductor element 2A and the second semiconductor element 2B are not limited to MOSFETs and may be IGBTs (Insulated Gate Bipolar Transistors).
  • the first semiconductor element 2A and the second semiconductor element 2B are n-channel type MOSFETs made of semiconductor materials mainly made of SiC (silicon carbide).
  • a protection element such as a diode is connected to each of the first semiconductor element 2A and the second semiconductor element 2B.
  • the drain electrodes of the multiple first semiconductor elements 2A are conductively connected to the first region 121A, the first region 122A, and the first region 123A of the second metal layer 12.
  • the drain electrodes of the multiple second semiconductor elements 2B are conductively connected to the second region 121B, the second region 122B, and the second region 123B of the second metal layer 12.
  • the source electrodes of the multiple first semiconductor elements 2A are conductively connected to the first region 122A, the second region 122B, and the second region 123B by multiple wires.
  • the source electrodes of the multiple second semiconductor elements 2B are conductively connected to the third region 121C, the third region 122C, and the third region 123C by multiple wires.
  • Encapsulation body 3 The sealing body 3 seals and protects the first semiconductor elements 2A and the second semiconductor elements 2B. There is no limitation on the specific configuration of the sealing body 3.
  • the sealing body 3 includes a case 31, a sealing resin 32, and a cover 33.
  • the case 31 is an electrical insulating member that surrounds the first semiconductor elements 2A, the second semiconductor elements 2B, and the second metal layer 12 when viewed from the thickness direction z.
  • the case 31 is, for example, frame-shaped.
  • the case 31 is mainly composed of a synthetic resin that has electrical insulation properties and excellent heat resistance, such as PPS (polyphenylene sulfide).
  • the case 31 also has a first support portion 311, a second support portion 312, and two third support portions 313.
  • the first support portion 311, the second support portion 312, and the two third support portions 313 are portions that individually support a plurality of main current terminals 4 (first power supply terminal 41, second power supply terminal 42, and two output terminals 43) described below.
  • the first support portion 311 and the second support portion 312 protrude on the x1 side of the second direction x.
  • the first support portion 311 is located on the y1 side of the first direction y
  • the second support portion 312 is located on the y2 side of the first direction y.
  • the two third support portions 313 protrude on the x2 side of the second direction x.
  • the two third support portions 313 are aligned in the first direction y.
  • a nut 93 is housed in the first support portion 311.
  • a nut 94 is housed in the second support portion 312.
  • other nuts may be housed in the two third support portions 313.
  • the case 31 of this embodiment has a plurality of mounting holes 39.
  • the positions of the plurality of mounting holes 39 correspond to the plurality of support holes 115 provided in the first metal layer 11.
  • the plurality of mounting holes 39 and the plurality of support holes 115 are used to attach the power module A20 to, for example, a heat sink (not shown).
  • the sealing resin 32 is contained in an area surrounded by the support 1 and the case 31.
  • the sealing resin 32 covers the multiple first semiconductor elements 2A and the multiple second semiconductor elements 2B.
  • the sealing resin 32 is preferably a synthetic resin that has excellent heat resistance and adhesion, as well as electrical insulation.
  • the sealing resin 32 is, for example, a silicone gel whose main component is a thermosetting organopolysiloxane.
  • the cover 33 covers the internal area of the power module A20 formed by the support 1 and the case 31 from the z2 side in the z direction.
  • the cover 33 is made of synthetic resin having electrical insulation properties.
  • the main current terminals 4 are terminals through which the main current switched by the power module A20 is input and output.
  • the main current terminals 4 include a first power supply terminal 41, a second power supply terminal 42, and two output terminals 43.
  • the first power supply terminal 41 is disposed on the x1 side in the second direction x, and is conductively connected to the first region 121A via multiple wires. As a result, the first power supply terminal 41 is conductively connected to the drain electrodes of the multiple first semiconductor elements 2A.
  • the first power supply terminal 41 is supported from the z1 side in the thickness direction z by the first support portion 311.
  • the first power supply terminal 41 has a mounting hole 411.
  • the mounting hole 411 penetrates the first power supply terminal 41 in the thickness direction z, and is, for example, circular.
  • the mounting hole 411 and the hole of the nut 93 are substantially centered with each other when viewed in the thickness direction z.
  • the second power supply terminal 42 is disposed on the x1 side in the second direction x, and is disposed on the y2 side in the first direction y with respect to the first power supply terminal 41.
  • the second power supply terminal 42 is conductively connected to the third region 121C via a plurality of wires.
  • the second power supply terminal 42 is conductively connected to the source electrodes of the plurality of second semiconductor elements 2B.
  • the second power supply terminal 42 is supported from the z1 side in the thickness direction z by the second support portion 312.
  • the second power supply terminal 42 has a mounting hole 421.
  • the mounting hole 421 penetrates the second power supply terminal 42 in the thickness direction z, and is, for example, circular.
  • the mounting hole 421 and the hole of the nut 94 are substantially centered with each other when viewed in the thickness direction z.
  • the first power terminal 41 and the second power terminal 42 are located at different positions in the thickness direction z.
  • the thickness direction z corresponds to the specific direction of this disclosure.
  • the distance da between the top surface of the first power terminal 41 (the surface on the z2 side in the thickness direction z) and the top surface of the second power terminal 42 (the surface on the z2 side in the thickness direction z) is set in consideration of the connection with the capacitor module B10. In this embodiment, the distance da is set by appropriately adjusting the bending points of each of the first power terminal 41 and the second power terminal 42.
  • the first output terminal 81 and the second output terminal 82 of the capacitor module B10 are fixed to the first power terminal 41 and the second power terminal 42 from the z2 side in the thickness direction z. More specifically, the first power terminal 41 and the first output terminal 81 are fixed by a bolt 91.
  • the bolt 91 is inserted through the mounting hole 411 of the first power terminal 41 and the mounting hole 811 of the first output terminal 81, and is screwed into a nut 93 built into the first support part 311.
  • the second power terminal 42 and the second output terminal 82 are fixed by a bolt 92.
  • the bolt 92 is inserted through the mounting hole 421 of the second power terminal 42 and the mounting hole 821 of the second output terminal 82, and is screwed into a nut 94 built into the second support part 312.
  • the two output terminals 43 are arranged on the x2 side in the second direction x.
  • the two output terminals 43 are conductively connected to the second region 122B via multiple wires.
  • the two output terminals 43 are conductively connected to the source electrodes of the multiple first semiconductor elements 2A and the drain electrodes of the multiple second semiconductor elements 2B.
  • the two output terminals 43 are individually supported from the z1 side in the thickness direction z by two third support portions 313.
  • the multiple control terminals 5 are terminals through which control signals, detection signals, etc. for operating the power module A20 are input and output. As shown in Figures 15 to 17, the multiple control terminals 5 are arranged on both ends of the case 31 of the sealing body 3 in the first direction y, and protrude to the z2 side in the z direction.
  • the multiple control terminals 5 include a first gate terminal 51A and a second gate terminal 51B.
  • the first gate terminal 51A is electrically connected to the gate electrodes of the multiple first semiconductor elements 2A.
  • the second gate terminal 51B is electrically connected to the gate electrodes of the multiple second semiconductor elements 2B.
  • the other control terminals 5 are used as appropriate, for example, a source sense terminal, a temperature monitoring terminal, a current monitoring terminal, a voltage monitoring terminal, etc.
  • This embodiment also allows the first power supply terminal 41 and the first output terminal 81 to be more appropriately connected to the second power supply terminal 42 and the second output terminal 82.
  • the specific configuration of the power module disclosed herein is not limited in any way.
  • the power unit according to the present disclosure is not limited to the above-mentioned embodiment.
  • the specific configuration of the power unit according to the present disclosure can be freely designed in various ways.
  • the present disclosure includes the embodiments described in the following appendix.
  • Appendix 1 a power module having a power conversion circuit, a first power supply terminal and a second power supply terminal; a capacitor module having a capacitor element, a first output terminal connected to the first power supply terminal, and a second output terminal connected to the second power supply terminal, the first power supply terminal and the second power supply terminal are aligned in a first direction and are at different positions in a specific direction intersecting the first direction; The power unit, wherein the first output terminal and the second output terminal are aligned in the first direction and are at different positions in the specific direction.
  • Appendix 2. the first power supply terminal and the first output terminal are fixed to each other, 2.
  • the first power supply terminal is located on a first side in the specific direction, 3.
  • Appendix 4. the first output terminal is located on the second side in the specific direction with respect to the first power supply terminal;
  • Appendix 5. the first output terminal is located on the first side in the specific direction with respect to the first power supply terminal;
  • Appendix 6. The power unit according to claim 1, wherein the power module further includes a sealing body that houses the power conversion circuit.
  • Appendix 7. The power unit according to claim 6, wherein the specific direction is a thickness direction of the sealing body.
  • Appendix 9. the capacitor module further includes a first metal plate member and a second metal plate member; the first output terminal is integrally formed with the first metal plate member, the second output terminal is integrally formed with the second metal plate member, The power unit according to any one of claims 6 to 8, wherein the first metal plate member and the second metal plate member overlap the capacitor element when viewed in a thickness direction of the sealing body.
  • the power conversion circuit includes a half-bridge circuit configured with the plurality of semiconductor elements.
  • Appendix 15. The power unit of claim 14, wherein the semiconductor elements include SiC.
  • Appendix 16. 7 The power unit according to claim 6, wherein the first power supply terminal and the second power supply terminal protrude from the sealing body in a second direction intersecting the first direction and a thickness direction of the sealing body. Appendix 17. 7. The power unit described in claim 6, wherein the sealing body has a first support portion that supports the first power supply terminal in a thickness direction of the sealing body, and a second support portion that supports the second power supply terminal in the thickness direction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

パワーユニットは、パワーモジュールと、コンデンサモジュールとを備える。前記パワーモジュールは、電力変換回路、第１電源端子および第２電源端子を有する。前記コンデンサモジュールは、コンデンサ素子、前記第１電源端子に接続される第１出力端子および前記第２電源端子に接続される第２出力端子を有する。前記第１電源端子および前記第２電源端子は、第１方向に並んでおり、且つ前記第１方向と交差する特定方向における位置が異なる。前記第１出力端子および前記第２出力端子は、前記第１方向に並んでおり、且つ前記特定方向における位置が異なる。

Description

パワーユニット
　本開示は、パワーユニットに関する。
　電力変換の機能を果たすパワーユニットは、たとえば直流電源に接続されるインバータとして機能し、直流電力を変換して得られた交流電力をモータ等に供給するユニットとして広く用いられている。特許文献１には、従来のパワーユニットに用いられる半導体装置の一例が開示されている。同文献に開示された半導体装置は、パワーモジュールとして機能し、複数のスイッチング素子、第１電源端子、第２電源端子および出力端子を備える。複数のスイッチング素子は、電力変換回路の一例であるハーフブリッジ回路を構成している。第１電源端子および第２電源端子は、端子絶縁部材を挟んで積層されている。
ＷＯ２０１９／０９８３６８号公報
　パワーユニットには、コンデンサモジュールが設けられる場合がある。コンデンサモジュールは、直流電源と半導体装置との間に電気的に接続される。第１電源端子および第２電源端子の配置によっては、コンデンサモジュールと適切に接続することが困難となる場合がある。
　本開示は、従来よりも改良が施されたパワーユニットを提供することを一の課題とする。特に本開示は、上記した事情に鑑み、パワーモジュールとコンデンサモジュールとを適切に接続することが可能なパワーユニットを提供することを一の課題とする。
　本開示の第１の側面によって提供されるパワーユニットは、電力変換回路、第１電源端子および第２電源端子を有するパワーモジュールと、コンデンサ素子、前記第１電源端子に接続される第１出力端子および前記第２電源端子に接続される第２出力端子を有するコンデンサモジュールと、を備える。前記第１電源端子および前記第２電源端子は、第１方向に並んでおり、且つ前記第１方向と交差する特定方向における位置が異なる。前記第１出力端子および前記第２出力端子は、前記第１方向に並んでおり、且つ前記特定方向における位置が異なる。
　上記構成によれば、パワーモジュールとコンデンサモジュールとを適切に接続することができる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係るパワーモジュールを示す斜視図である。 図２は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す部分斜視図である。 図３は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す平面図である。 図４は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す部分平面図である。 図５は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す正面図である。 図６は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す底面図である。 図７は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す左側面図である。 図８は、本開示の第１実施形態に係るパワーユニットのパワーモジュールを示す右側面図である。 図９は、図４のＩＸ－ＩＸ線に沿う断面図である。 図１０は、本開示の第１実施形態に係るパワーユニットのコンデンサモジュールを示す断面図である。 図１１は、本開示の第１実施形態にかかるパワーユニットの回路図である。 図１２は、本開示の第１実施形態に係るパワーユニットのパワーモジュールの第１変形例を示す断面図である。 図１３は、本開示の第１実施形態に係るパワーユニットのパワーモジュールの第２変形例を示す断面図である。 図１４は、本開示の第１実施形態に係るパワーユニットの第３変形例を示す左側面図である。 図１５は、本開示の第２実施形態にかかるパワーユニットのパワーモジュールを示す斜視図である。 図１６は、本開示の第２実施形態にかかるパワーユニットのパワーモジュールを示す平面図である。 図１７は、本開示の第２実施形態にかかるパワーユニットのパワーモジュールを示す部分平面図である。 図１８は、本開示の第２実施形態にかかるパワーユニットのパワーモジュールを示す底面図である。 図１９は、本開示の第２実施形態にかかるパワーユニットのパワーモジュールを示す左側面図である。 図２０は、図１７のＸＸ－ＸＸ線に沿う断面図である。 図２１は、図１７のＸＸI－ＸＸI線に沿う断面図である。 図２２は、図１７のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。
　第１実施形態：
　図１～図１１は、本開示の第１実施形態に係るパワーユニットを示している。本実施形態のパワーユニットＣ１０は、パワーモジュールＡ１０およびコンデンサモジュールＢ１０を備える。パワーユニットＣ１０は、たとえばバッテリ等の直流電源と、モータ等の負荷とに接続される。パワーユニットＣ１０は、たとえば直流電源からの直流電力を交流電力に変換して負荷に出力する、インバータとして機能する。ただし、本開示のパワーユニットの機能は、何ら限定されず、入力された電力を所望の電力に変換するものであればよい。
　パワーモジュールＡ１０：
　本実施形態のパワーモジュールＡ１０は、支持体１、複数の第１半導体素子２Ａ、複数の第２半導体素子２Ｂ、封止体３、複数の主電流端子４、複数の制御端子５、第１導通部材６１および第２導通部材６２を備える。
　図１は、パワーユニットＣ１０を示す斜視図である。図２は、パワーモジュールＡ１０を示す部分斜視図である。図３は、パワーモジュールＡ１０を示す平面図である。図４は、パワーモジュールＡ１０を示す部分平面図である。図５は、パワーモジュールＡ１０を示す正面図である。図６は、パワーモジュールＡ１０を示す底面図である。図７は、パワーモジュールＡ１０を示す左側面図である。図８は、パワーモジュールＡ１０を示す右側面図である。図９は、図４のＩＸ－ＩＸ線に沿う断面図である。図１０は、本開示の第１実施形態に係るパワーユニットのコンデンサモジュールを示す断面図である。図１１は、パワーユニットＣ１０の回路図である。一例として、これらの図において、支持体１の厚さ方向が厚さ方向ｚである。厚さ方向ｚと直交する一方向を第１方向ｙと定義し、第１方向ｙおよび厚さ方向ｚと直交する方向を第２方向ｘと定義する。
　支持体１：
　支持体１は、複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂを支持する。支持体１の具体的構成は何ら限定されず、本実施形態においては、支持体１は、第１金属層１１、第２金属層１２、中間層１３および絶縁層１４を含む。このような構造の支持体１に代えて、支持体１として、ＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板を用いてもよい。
　第１金属層１１は、中間層１３の下面（厚さ方向ｚのｚ１側を向く面）に形成されている。第１金属層１１の構成材料は、たとえばＣｕ（銅）を含む。第１金属層１１は、第１領域１１Ａおよび第２領域１１Ｂを含む。
　第２金属層１２は、中間層１３の上面（厚さ方向ｚのｚ２側を向く面）に形成されている。第２金属層１２の構成材料は、たとえばＣｕ（銅）を含む。第２金属層１２は、第１領域１２Ａおよび第２領域１２Ｂを含む。
　第１領域１２Ａおよび第２領域１２Ｂは、第２方向ｘに離隔する。第１領域１２Ａは、第２領域１２Ｂの第２方向ｘのｘ１側に位置する。第１領域１２Ａおよび第２領域１２Ｂはそれぞれ、たとえば平面視矩形状である。第１領域１２Ａおよび第２領域１２Ｂは、第１導通部材６１および第２導通部材６２とともに、複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂによってスイッチングされる主回路電流の経路を構成する。
　中間層１３は、たとえば熱伝導性の優れたグラファイトを主成分とする層である。本実施形態と異なり、支持体１がＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板である場合、中間層１３は、セラミックスを主成分とする。このようなセラミックスとしては、たとえばＡｌ2Ｏ3（アルミナ）、ＳｉＮ（窒化ケイ素）等がある。中間層１３は、第１領域１３Ａおよび第２領域１３Ｂを含む。
　絶縁層１４は、第１金属層１１の下面（厚さ方向ｚのｚ１側を向く面）に形成されている。絶縁層１４は、たとえばセラミックスを主成分とする。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ2Ｏ3（酸化アルミニウム）などが挙げられる。絶縁層１４は、第１領域１４Ａおよび第２領域１４Ｂを含む。なお、支持体１がＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板である場合、支持体１は、絶縁層１４を有さない構成であってもよい。
　本実施形態においては、第１領域１１Ａ、第１領域１２Ａ、第１領域１３Ａおよび第１領域１４Ａが積層されており、第２領域１１Ｂ、第２領域１２Ｂ、第２領域１３Ｂおよび第２領域１４Ｂが積層されている。
　複数の第１半導体素子２Ａ、複数の第２半導体素子２Ｂ：
　複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂはそれぞれ、パワーモジュールＡ１０の機能中枢となる電子部品である。各第１半導体素子２Ａおよび各第２半導体素子２Ｂの構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料である。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＮ（窒化ガリウム）あるいはＣ（ダイヤモンド）などであってもよい。各第１半導体素子２Ａおよび各第２半導体素子２Ｂは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップである。
　本実施形態においては、第１半導体素子２Ａおよび第２半導体素子２ＢがＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などの他のトランジスタであってもよい。各第１半導体素子２Ａおよび各第２半導体素子２Ｂは、いずれも同一素子である。各第１半導体素子２Ａおよび各第２半導体素子２Ｂは、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。
　複数の第１半導体素子２Ａのドレイン電極は、第１領域１２Ａに導通接合されている。複数の第２半導体素子２Ｂのドレイン電極は、第２領域１２Ｂに導通接合されている。
　封止体３：
　封止体３は、複数の第１半導体素子２Ａと、複数の第２半導体素子２Ｂと、支持体１の一部と、複数の主電流端子４の一部ずつと、複数の制御端子５の一部ずつと、第１導通部材６１と、第２導通部材６２と、をそれぞれ覆っている。封止体３の具体的な構成は何ら限定されず、本実施形態の封止体３は、たとえば黒色のエポキシ樹脂で構成される。封止体３は、たとえばモールド成形により形成される。図１、図３～図９に示すように、封止体３は、第１面３０１、第２面３０２、第３面３０３、第４面３０４、第５面３０５および第６面３０６を有する。
　第１面３０１は、厚さ方向ｚのｚ２側を向く面である。第２面３０２は、厚さ方向ｚのｚ１側を向く面である。第３面３０３は、第２方向ｘのｘ１側を向く面である。第４面３０４は、第２方向ｘのｘ２側を向く面である。第５面３０５は、第１方向ｙのｙ１側を向く面である。第６面３０６は、第１方向ｙのｙ２側を向く面である。本実施形態においては、第２面３０２から絶縁層１４が露出している。
　複数の主電流端子４：
　複数の主電流端子４は、パワーモジュールＡ１０によってスイッチングされる主電流が入出力される端子である。図１～図９に示すように、本実施形態においては、複数の主電流端子４は、第１電源端子４１、第２電源端子４２および出力端子４３を含む。これらの主電流端子４は、それぞれ、板状の金属板からなる。この金属板は、たとえばＣｕ（銅）またはＣｕ合金を含む。
　第１電源端子４１は、第２方向ｘのｘ１側に配置されている。第１電源端子４１は、たとえば導電性接合材を用いて第１領域１２Ａに直接接合されている。これにより、第１電源端子４１は、複数の第１半導体素子２Ａのドレイン電極に導通している。第１電源端子４１は、封止体３の第３面３０３から突出している。図示された例においては、第１電源端子４１は、取付け孔４１１を有する。取付け孔４１１は、第１電源端子４１を厚さ方向ｚに貫通しており、たとえば円形である。
　第２電源端子４２は、第２方向ｘのｘ１側に配置されており、第１方向ｙにおいて第１電源端子４１のｙ２側に配置されている。すなわち、第１電源端子４１と第２電源端子４２とは、第１方向ｙに並んでいる。第２電源端子４２は、第２導通部材６２を介して複数の第２半導体素子２Ｂのソース電極に導通接続されている。第２導通部材６２は、スペーサ６２６を介して複数の第２半導体素子２Ｂのソース電極に導通接続されている。６２６は、たとえばＣｕ（銅）またはＣｕ合金を含む。第２導通部材６２は、たとえば板状の金属板を含む。この金属板は、たとえばＣｕ（銅）またはＣｕ合金を含む。第２導通部材６２は、第２電源端子４２と一体的に形成されていてもよい。第２電源端子４２は、封止体３の第３面３０３から突出している。図示された例においては、第２電源端子４２は、取付け孔４２１を有する。取付け孔４２１は、第２電源端子４２を厚さ方向ｚに貫通しており、たとえば円形である。
　また、図５、図７および図９に示すように、第１電源端子４１と第２電源端子４２とは、厚さ方向ｚにおける位置が異なる。なお、図示された例においては、厚さ方向ｚが、本開示の特定方向に相当する。第１電源端子４１の上面（厚さ方向ｚのｚ２側の面）と第２電源端子４２の上面（厚さ方向ｚのｚ２側の面）との距離ｄａは、コンデンサモジュールＢ１０との接続を考慮して設定されている。図９に示すように、図示された例においては、距離ｄａは、概ねスペーサ６２６が設けられることによって設定されている。
　出力端子４３は、第２方向ｘのｘ２側に配置されており、封止体３の第４面３０４から突出している。出力端子４３は、第２領域１２Ｂにスペーサ４３６を介して導通接続されている。スペーサ４３６は、たとえばＣｕ（銅）またはＣｕ合金を含む。第２領域１２Ｂは、また、第１導通部材６１を介して複数の第１半導体素子２Ａのソース電極に導通接続されている。これにより、出力端子４３は、複数の第１半導体素子２Ａのソース電極と、複数の第２半導体素子２Ｂのドレイン電極とに導通している。第１導通部材６１は、たとえば板状の金属板からなる。この金属板は、たとえばＣｕ（銅）またはＣｕ合金を含む。
　複数の制御端子５：
　複数の制御端子５は、パワーモジュールＡ１０を動作させるための制御信号や検出信号等が入出力される端子である。複数の制御端子５は、図８に示すように、封止体３の第５面３０５から第１方向ｙのｙ１側に突出している。また、複数の制御端子５は、屈曲形状であり、先端が厚さ方向ｚのｚ２側に延びている。
　複数の制御端子５は、第１ゲート端子５１Ａおよび第２ゲート端子５１Ｂを含む。第１ゲート端子５１Ａは、複数の第１半導体素子２Ａのゲート電極と導通している。第２ゲート端子５１Ｂは、複数の第２半導体素子２Ｂのゲート電極と導通している。その他の制御端子５は、たとえばソースセンス端子、温度監視端子、電流監視端子、電圧監視端子、等として適宜用いられる。
　コンデンサモジュールＢ１０：
　コンデンサモジュールＢ１０は、図１０に示すように、コンデンサ素子８０、第１出力端子８１、第２出力端子８２、第１金属板８３、第２金属板８４、入力端子８５、入力端子８６、絶縁層８７および封止樹脂８８を有する。なお、コンデンサモジュールＢ１０の具体的な構成は、図示された構成に何ら限定されない。
　コンデンサ素子８０は、たとえばフィルムコンデンサ等によって構成される素子である。コンデンサ素子８０の具体的な構成および個数等は、何ら限定されない。コンデンサ素子８０は、フィルムコンデンサ以外の形式の素子であってもよい。また、コンデンサ素子８０の個数は、１つでもよいし、複数であってもよい。
　第１出力端子８１および第２出力端子８２は、コンデンサモジュールＢ１０から電力が出力される端子であり、パワーモジュールＡ１０に接続される。第１出力端子８１および第２出力端子８２は、封止樹脂８８から第２方向ｘのｘ２側に突出している。図１および図７に示されるように、第１出力端子８１および第２出力端子８２は、第１方向ｙに並んでいる。第１出力端子８１は、第１方向ｙのｙ１側に位置しており、第２出力端子８２は、第１方向ｙのｙ２側に位置している。第１出力端子８１と第２出力端子８２とは、厚さ方向ｚ（本例の特定方法）における位置が異なる。図示された例においては、第１出力端子８１は、取付け孔８１１を有する。取付け孔８１１は、第１出力端子８１を厚さ方向ｚに貫通しており、たとえば円形である。また、第２出力端子８２は、取付け孔８２１を有する。取付け孔８２１は、第２出力端子８２を厚さ方向ｚに貫通しており、たとえば円形である。
　図示された例においては、第１出力端子８１と第１電源端子４１とは、互いに接続されており、本例においては、ボルト９１およびナット９３によって固定されている。ボルト９１は、第１出力端子８１の取付け孔８１１および第１電源端子４１の取付け孔４１１に挿通されている。ナット９３は、ボルト９１と螺合している。また、第２出力端子８２と第２電源端子４２とは、互いに接続されており、本例においては、ボルト９２およびナット９４によって固定されている。ボルト９２は、第２出力端子８２の取付け孔８２１および第２電源端子４２の取付け孔４２１挿通されている。ナット９４は、ボルト９２と螺合している。
　第１出力端子８１および第１電源端子４１と第２出力端子８２および第２電源端子４２との具体的な固定形態は、何ら限定されない。この固定形態は、上述の螺合の他に、溶接等の接合や、機械的な嵌合等、種々の手法を用いることができる。また、第１出力端子８１および第１電源端子４１と第２出力端子８２および第２電源端子４２とは、それぞれが固定された構成に限定されず、それぞれが接続されていればよい。具体的な接続形態は何ら限定されず、第１出力端子８１および第１電源端子４１の相対的な位置関係、第２出力端子８２および第２電源端子４２の相対的な位置関係が所望の関係にあることが前提である接続形態（たとえば接触等）であればよい。
　第１出力端子８１は、厚さ方向ｚのｚ１側に位置しており、第２出力端子８２は、厚さ方向ｚのｚ２側に位置している。第１出力端子８１は、第１電源端子４１に対して厚さ方向ｚのｚ２側に配置されている。また、第２出力端子８２は、第２電源端子４２に対して厚さ方向ｚのｚ２側に配置されている。第１出力端子８１の接続面（厚さ方向ｚのｚ１側の面）と第２出力端子８２の接続面（厚さ方向ｚのｚ１側の面）との厚さ方向ｚの距離ｄｂ１は、上述の距離ｄａと同じである。
　第１金属板８３は、コンデンサ素子８０の一方の極と導通している。第１金属板８３は、たとえばＣｕ（銅）またはＣｕ合金等を含む。
　第２金属板８４は、コンデンサ素子８０の他方の極と導通している。第２金属板８４は、たとえばＣｕ（銅）またはＣｕ合金等を含む。
　入力端子８５および入力端子８６は、コンデンサモジュールＢ１０に電力が入力される端子であり、バッテリ等の直流電源に接続される。図示された例においては、入力端子８５および入力端子８６は、封止樹脂８８から第２方向ｘのｘ１側に突出している。
　図示された例においては、第１出力端子８１および入力端子８５は、第１金属板８３と一体的に形成されている。さらに、第１出力端子８１と第１金属板８３とは、平坦に繋がっている。第２出力端子８２および入力端子８６は、第２金属板８４と一体的に形成されている。さらに、第２出力端子８２と第２金属板８４とは、平坦に繋がっている。
　第１金属板８３の厚さ方向ｚの中心と第２金属板８４の厚さ方向ｚの中心との距離ｄｂ２は、上述の距離ｄｂ１と同じである。
　絶縁層８７は、第１金属板８３と第２金属板８４との間に挟まれている。絶縁層８７は、第１金属板８３と第２金属板８４とを互いに絶縁している。
　封止樹脂８８は、コンデンサ素子８０、第１金属板８３および第２金属板８４を覆っている。封止樹脂８８は、たとえばエポキシ樹脂からなる。
　図１１は、パワーユニットＣ１０における回路構成を示している。パワーモジュールＡ１０は、ハーフブリッジ回路Ｃｔ０を有する。ハーフブリッジ回路Ｃｔ０は、パワーモジュールＡ１０の電力変換回路であって、インバータ回路の一例である。ハーフブリッジ回路Ｃｔ０は、上アーム回路Ｃｔ１および下アーム回路Ｃｔ２を含む。上アーム回路Ｃｔ１は、第１領域１２Ａと、これらに電気的に接合された複数の第１半導体素子２Ａとにより構成される。複数の第１半導体素子２Ａは、第１電源端子４１と出力端子４３との間において並列接続されている。上アーム回路Ｃｔ１における複数の第１半導体素子２Ａのゲート電極は、第１ゲート端子５１Ａに並列接続されている。パワーモジュールＡ１０の外部に配置されたゲートドライバなどの駆動回路により、第１ゲート端子５１Ａにゲート電圧が印加されることで、上アーム回路Ｃｔ１における複数の第１半導体素子２Ａは同時に駆動する。
　下アーム回路Ｃｔ２は、第２領域１２Ｂと、これらに電気的に接合された複数の第２半導体素子２Ｂと、により構成される。複数の第２半導体素子２Ｂは、出力端子４３と第２電源端子４２との間において並列接続されている。下アーム回路Ｃｔ２における複数の第２半導体素子２Ｂのゲート電極は、第２ゲート端子５１Ｂに並列接続されている。パワーモジュールＡ１０の外部に配置されたゲートドライバなどの駆動回路により、第２ゲート端子５１Ｂにゲート電圧が印加されることで、下アーム回路Ｃｔ２における複数の第２半導体素子２Ｂは同時に駆動する。
　コンデンサモジュールＢ１０は、パワーモジュールＡ１０の第１電源端子４１および第２電源端子４２に接続されている。コンデンサ素子８０は、第１出力端子８１および入力端子８５を結ぶ導通経路と、第２出力端子８２および入力端子８６を結ぶ導通経路とに、並列に接続されている。
　次に、パワーユニットＣ１０の作用について説明する。
　図７に示すように、第１電源端子４１と４２とは、第１方向ｙに並んでおり、厚さ方向ｚにおける位置が互いに異なる。このような構成により、コンデンサモジュールＢ１０の構成によって第１出力端子８１と第２出力端子８２との厚さ方向ｚにおける位置が互いに異なることが好ましい場合に、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２との、それぞれをより適切に接続することができる。したがって、パワーモジュールＡ１０とコンデンサモジュールＢ１０とを適切に接続することができる。また、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２とを、より適切に固定することができる。
　距離ｄａと距離ｄｂ１が互いに等しいことは、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２とのそれぞれを固定するのに好ましい。
　第１出力端子８１および第２出力端子８２は、第１電源端子４１および第２電源端子４２に対して、いずれも厚さ方向ｚのｚ２側に配置されている。これにより、図１に示すよに、パワーモジュールＡ１０に対してコンデンサモジュールＢ１０を厚さ方向ｚのｚ２側からｚ１側に接近させる作業によって、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２とのそれぞれの固定を容易かつ確実に行うことができる。
　図１０に示すように、第１出力端子８１は、第１金属板８３と一体的に形成されており、第２出力端子８２は、第２金属板８４と一体的に形成されている。第１金属板８３と第２金属板８４とは、互いに積層されている。このため、第１出力端子８１と第２出力端子８２との距離ｄｂ１は、第１金属板８３と第２金属板８４との距離ｄｂ２程度となりやすい。第１電源端子４１および第２電源端子４２が距離ｄａだけ厚さ方向ｚの位置が異なることは、このような構成のコンデンサモジュールＢ１０への接続に有利である。
　第１出力端子８１と第１金属板８３とが平坦に繋がっており、第２出力端子８２と第２金属板８４とが平坦に繋がっている。これにより、コンデンサモジュールＢ１０におけるインダクタンスを低減させることができる。
　図１２～図２２は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。
　第１実施形態　第１変形例：
　図１２は、パワーモジュールＡ１０の第１変形例を示している。本実施形態のパワーモジュールＡ１１は、スペーサ４１６を有する点が、上述の実施形態と異なる。
　第１電源端子４１は、第１領域１２Ａにスペーサ４１６を介して導通接続されている。スペーサ４１６は、たとえばＣｕ（銅）またはＣｕ合金を含む。本変形例においては、距離ｄａは、概ねスペーサ６２６とスペーサ４１６との厚さ方向ｚの厚さの差によって設定されている。
　本変形例によっても、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２との、それぞれをより適切に接続することができる。また、本変形例においては、スペーサ４１６の厚さを適宜設定することにより、距離ｄａを所望の大きさに調整することが可能である。
　第１実施形態　第２変形例：
　図１３は、パワーモジュールＡ１０の第２変形例を示している。本実施形態のパワーモジュールＡ１２は、第１電源端子４１および第２電源端子４２についての特定方向が、上述した例と異なっている。
　本変形例においては、第１電源端子４１および第２電源端子４２は、封止体３の第３面３０３から第２方向ｘのｘ１側に延びる部分と、厚さ方向ｚに沿って延びる部分と、を含む。第１電源端子４１および第２電源端子４２のうち、コンデンサモジュールＢ１０の第１出力端子８１および第２出力端子８２と接続される部分は、第２方向ｘにおける位置が互いに異なっている。すなわち、本変形例においては、第２方向ｘが特定方向である。
　本変形例によっても、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２との、それぞれをより適切に接続することができる。また、本変形例から理解されるように、本開示の特定方向は、種々の方向に設定可能である。
　第１実施形態　第３変形例：
　図１４は、パワーユニットＣ１０の第３変形例を示している。本変形例のパワーユニットＣ１３においては、パワーモジュールＡ１０の第１電源端子４１および第２電源端子４２と、コンデンサモジュールＢ１０の第１出力端子８１および第２出力端子８２との接続形態が、パワーユニットＣ１０と異なっている。
　本変形例においては、第１出力端子８１が第１電源端子４１に対して厚さ方向ｚのｚ２側に位置しており、第２出力端子８２が第２電源端子４２に対して厚さ方向ｚのｚ１側に位置している。このように、第１電源端子４１および第２電源端子４２に対して、第１出力端子８１および第２出力端子８２は、厚さ方向ｚ等の特定方向において同じ側から固定されていてもよいし、互いに異なる側から固定されていてもよい。
　第２実施形態：
　図１５～図２２に基づき、本開示の第２実施形態にかかるパワーユニットＣ２０およびパワーモジュールＡ２０について説明する。パワーモジュールＡ２０は、たとえば上述のコンデンサモジュールＢ１０と接続されることにより、パワーユニットＣ２０を構成する。また、パワーモジュールＡ２０の構成に対応させて、コンデンサモジュールＢ１０とは構成が異なるコンデンサモジュールを用いてもよい。
　パワーモジュールＡ２０は、支持体１、複数の第１半導体素子２Ａ、複数の第２半導体素子２Ｂ、封止体３、複数の主電流端子４および複数の制御端子５を備える。なお、図１７は、理解の便宜上、後述の封止樹脂３２およびカバー３３を透過している。
　図１５は、パワーモジュールＡ２０を示す斜視図である。図１６は、パワーモジュールＡ２０を示す平面図である。図１７は、パワーモジュールＡ２０を示す部分平面図である。図１８は、パワーモジュールＡ２０を示す底面図である。図１９は、パワーユニットＣ２０およびパワーモジュールＡ２０を示す左側面図である。図２０は、図１７のＸＸ－ＸＸ線に沿う断面図である。図２１は、図１７のＸＸI－ＸＸI線に沿う断面図である。図２２は、図１７のＶＩ－ＶＩ線に沿う断面図である。
　パワーモジュールＡ２０は、たとえば様々な電気製品のインバータ装置に用いられる。図１５および図１６に示すように、支持体１の厚さ方向ｚから視て、パワーモジュールＡ２０は矩形状である。また、パワーモジュールＡ２０は、第２方向ｘを長手方向とする形状である。
　支持体１：
　支持体１は、複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂを支持している。支持体１は、第１金属層１１、第２金属層１２および中間層１３を含む。なお、支持体１の具体的構成は、何ら限定されない。
　第１金属層１１は、たとえばＣｕ（銅）等の金属を主成分とする層である。第１金属層１１は、図２０および図２２に示すように、封止体３からｚ方向のｚ１側に露出している。
　また、第１金属層１１は、複数の支持孔１１５を有する。複数の支持孔１１５は、第１金属層１１の四隅に配置されており、各々が第１金属層１１をｚ方向に貫通している。
　中間層１３は、第１金属層１１に対してｚ方向のｚ１側に配置されている。中間層１３は、絶縁材料からなり、たとえばＡｌＮ（窒化アルミニウム）、Ａｌ2Ｏ3（アルミナ）等のセラミックス主成分とする。本実施形態においては、中間層１３は、第１領域１３Ａ、第２領域１３Ｂおよび第３領域１３Ｃを含む。第１領域１３Ａは、ｘ方向において最もｘ１側に配置されている。第２領域１３Ｂは、ｘ方向において最もｘ２側に配置されている。第３領域１３Ｃは、ｘ方向において第１領域１３Ａと第２領域１３Ｂとの間に配置されている。
　本実施形態においては、中間層１３は、図２０および図２２に示すように、第３金属層１４１および接合層１４２を介して第１金属層１１に接合されている。第３金属層１４１は、たとえば銅箔などの金属材料から構成される。接合層１４２は、第１金属層１１と第３金属層１４１との間に介在する接合材である。パワーモジュールＡ２０では、接合層１４２の構成材料は、錫を主成分とする鉛フリーはんだである。
　第２金属層１２は、図２０および図２２に示すように、中間層１３に対してｚ方向のｚ１側に配置されている。第２金属層１２は、中間層１３に直接接している。第２金属層１２は、たとえばＣｕ（銅）等の金属を主成分とする。本実施形態の第２金属層１２は、第１領域１２１Ａ、第１領域１２２Ａ、第１領域１２３Ａ、第２領域１２１Ｂ、第２領域１２２Ｂ、第２領域１２３Ｂ、第３領域１２１Ｃ、第３領域１２２Ｃおよび第３領域１２３Ｃを含む。さらに、図示された例の第２金属層１２は、他の複数の小領域を含む。
　第１領域１２１Ａは、第１領域１２３Ａに対して第２方向ｘのｘ１側に配置されている。第１領域１２２Ａは、第１領域１２３Ａに対して第２方向ｘのｘ２側に配置されている。第２領域１２３Ｂは、第１領域１２３Ａに対してｙ方向のｙ２側に配置されている。第２領域１２１Ｂは、第２領域１２３Ｂに対して第２方向ｘのｘ１側に配置されている。第２領域１２２Ｂは、第２領域１２３Ｂに対して第２方向ｘのｘ２側に配置されている。第３領域１２３Ｃは、第２領域１２３Ｂに対してｙ方向のｙ２側に配置されている。第３領域１２１Ｃは、第３領域１２３Ｃに対して第２方向ｘのｘ１側に配置されている。第３領域１２２Ｃは、第３領域１２３Ｃに対して第２方向ｘのｘ２側に配置されている。
　第１領域１２１Ａ、第１領域１２２Ａおよび第１領域１２３Ａは、複数のワイヤによって相互に導通している。第２領域１２１Ｂ、第２領域１２２Ｂおよび第２領域１２３Ｂは、複数のワイヤによって相互に導通している。第３領域１２１Ｃ、第３領域１２２Ｃおよび第３領域１２３Ｃは、複数のワイヤによって相互に導通している。
　本実施形態においては、第２金属層１２、中間層１３および第３金属層１４１が、いわゆるＤＢＣ（Direct Bonding Copper）基板を構成している。また、当該ＤＢＣ基板と第１金属層１１とが、接合層１４２を介して接合されている。このような支持体１の構成は、本開示の支持体の一例であり、これに限定されない。
　複数の第１半導体素子２Ａ、複数の第２半導体素子２Ｂ：
　複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂは、支持体１に支持されている。図１７に示すように、複数の第１半導体素子２Ａは、第２金属層１２の第１領域１２１Ａ、第１領域１２２Ａおよび第１領域１２３Ａに搭載されている。複数の第２半導体素子２Ｂは、第２金属層１２の第２領域１２１Ｂ、第２領域１２２Ｂおよび第２領域１２３Ｂに搭載されている。
　第１半導体素子２Ａおよび第２半導体素子２Ｂは、たとえばＳｉＣ（炭化ケイ素）、Ｓｉ（シリコン）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、第１半導体素子２Ａおよび第２半導体素子２Ｂは、ＭＯＳＦＥＴに限らずＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。パワーモジュールＡ２０の説明においては第１半導体素子２Ａおよび第２半導体素子２Ｂがｎチャンネル型であり、かつＳｉＣ（炭化ケイ素）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴを対象とする。なお、本実施形態においては、第１半導体素子２Ａおよび第２半導体素子２Ｂのそれぞれには、ダイオード等の保護素子が接続されている。
　複数の第１半導体素子２Ａのドレイン電極は、第２金属層１２の第１領域１２１Ａ、第１領域１２２Ａおよび第１領域１２３Ａに導通接合されている。複数の第２半導体素子２Ｂのドレイン電極は、第２金属層１２の第２領域１２１Ｂ、第２領域１２２Ｂおよび第２領域１２３Ｂに導通接合されている。複数の第１半導体素子２Ａのソース電極は、複数のワイヤによって第１領域１２２Ａ、第２領域１２２Ｂおよび第２領域１２３Ｂに導通接続されている。複数の第２半導体素子２Ｂのソース電極は、複数のワイヤによって、第３領域１２１Ｃ、第３領域１２２Ｃおよび第３領域１２３Ｃに導通接続されている。
　封止体３：
　封止体３は、複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂを封止しており、これらを保護している。封止体３の具体的な構成は何ら限定されない。本実施形態においては、封止体３は、ケース３１、封止樹脂３２およびカバー３３を含む。
　ケース３１は、図１７に示すように、厚さ方向ｚから視て複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂや第２金属層１２を囲む電気絶縁部材である。ケース３１は、たとえば枠状である。ケース３１は、たとえばＰＰＳ（ポリフェニレンサルファイド）など、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂を主成分とする。
　また、ケース３１は、第１支持部３１１、第２支持部３１２および２つの第３支持部３１３を有する。第１支持部３１１、第２支持部３１２および２つの第３支持部３１３は、後述の複数の主電流端子４（第１電源端子４１、第２電源端子４２および２つの出力端子４３）を個別に支持する部位である。第１支持部３１１および第２支持部３１２は、第２方向ｘのｘ１側に突出している。第１支持部３１１は、第１方向ｙのｙ１側に位置しており、第２支持部３１２は、第１方向ｙのｙ２側に位置している。２つの第３支持部３１３は、第２方向ｘのｘ２側に突出している。２つの第３支持部３１３は、第１方向ｙに並んでいる。
　図１７および図２０に示すように、第１支持部３１１内には、ナット９３が収容されている。図１７および図２１に示すように、第２支持部３１２内には、ナット９４が収容されている。また、２つの第３支持部３１３内に、他のナットが収容されていてもよい。
　本実施形態のケース３１は、複数の取付け孔３９を有する。複数の取付け孔３９の位置は、第１金属層１１に設けられた複数の支持孔１１５に対応している。複数の取付け孔３９および複数の支持孔１１５は、パワーモジュールＡ２０をたとえばヒートシンク（図示略）に取り付けるために用いられる。
　封止樹脂３２は、図２０～図２２に示すように、支持体１およびケース３１により囲まれた領域に収容されている。封止樹脂３２は、複数の第１半導体素子２Ａおよび複数の第２半導体素子２Ｂを覆っている。封止樹脂３２は、耐熱性および密着性に優れ、かつ電気絶縁性を有する合成樹脂であることが好ましい。封止樹脂３２は、たとえば熱硬化性オルガノポリシロキサンを主成分としたシリコーンゲルである。
　カバー３３は、図１６および図２０～図２２に示すように、支持体１およびケース３１によって形成されたパワーモジュールＡ２０の内部領域をｚ方向のｚ２側から塞いでいる。カバー３３は、カバー３３は、電気絶縁性を有する合成樹脂から構成される。
　複数の主電流端子４：
　複数の主電流端子４は、パワーモジュールＡ２０によってスイッチングされる主電流が入出力される端子である。本実施形態においては、図１５～図１７および図２０～図２２に示すように、複数の主電流端子４は、第１電源端子４１、第２電源端子４２および２つの出力端子４３を含む。
　第１電源端子４１は、第２方向ｘのｘ１側に配置されており、複数のワイヤを介して第１領域１２１Ａに導通接続されている。これにより、第１電源端子４１は、複数の第１半導体素子２Ａのドレイン電極に導通している。第１電源端子４１は、第１支持部３１１によって厚さ方向ｚのｚ１側から支持されている。図示された例においては、第１電源端子４１は、取付け孔４１１を有する。取付け孔４１１は、第１電源端子４１を厚さ方向ｚに貫通しており、たとえば円形である。取付け孔４１１とナット９３の孔とは、厚さ方向ｚに視て互いの中心がほぼ一致している。
　第２電源端子４２は、第２方向ｘのｘ１側に配置されており、第１電源端子４１に対して第１方向ｙのｙ２側に配置されている。第２電源端子４２は、複数のワイヤを介して第３領域１２１Ｃに導通接続されている。これにより、第２電源端子４２は、複数の第２半導体素子２Ｂのソース電極に導通している。第２電源端子４２は、第２支持部３１２によって厚さ方向ｚのｚ１側から支持されている。図示された例においては、第２電源端子４２は、取付け孔４２１を有する。取付け孔４２１は、第２電源端子４２を厚さ方向ｚに貫通しており、たとえば円形である。取付け孔４２１とナット９４の孔とは、厚さ方向ｚに視て互いの中心がほぼ一致している。
　図１５、図１９、図２０および図２１に示すように、第１電源端子４１と第２電源端子４２とは、厚さ方向ｚにおける位置が異なる。なお、図示された例においては、厚さ方向ｚが、本開示の特定方向に相当する。第１電源端子４１の上面（厚さ方向ｚのｚ２側の面）と第２電源端子４２の上面（厚さ方向ｚのｚ２側の面）との距離ｄａは、コンデンサモジュールＢ１０との接続を考慮して設定されている。本実施形態においては、距離ｄａは、第１電源端子４１および第２電源端子４２のそれぞれの折り曲げ箇所を適宜調整することにより設定されている。
　図１９に示すように、パワーユニットＣ２０では、第１電源端子４１および第２電源端子４２に対して厚さ方向ｚのｚ２側からコンデンサモジュールＢ１０の第１出力端子８１および第２出力端子８２がそれぞれ固定されている。より具体的には、第１電源端子４１と第１出力端子８１とは、ボルト９１によって固定されている。ボルト９１は、第１電源端子４１の取付け孔４１１および第１出力端子８１の取付け孔８１１に挿通され、第１支持部３１１に内蔵されたナット９３に螺合している。また、第２電源端子４２と第２出力端子８２とは、ボルト９２によって固定されている。ボルト９２は、第２電源端子４２の取付け孔４２１および第２出力端子８２の取付け孔８２１に挿通され、第２支持部３１２に内蔵されたナット９４に螺合している。
　２つの出力端子４３は、第２方向ｘのｘ２側に配置されている。２つの出力端子４３は、複数のワイヤを介して、第２領域１２２Ｂに導通接続されている。これにより、２つの出力端子４３は、複数の第１半導体素子２Ａのソース電極と、複数の第２半導体素子２Ｂのドレイン電極とに導通している。２つの出力端子４３は、２つの第３支持部３１３によって厚さ方向ｚのｚ１側から個別に支持されている。
　複数の制御端子５：
　複数の制御端子５は、パワーモジュールＡ２０を動作させるための制御信号や検出信号等が入出力される端子である。複数の制御端子５は、図１５～図１７に示すように、封止体３のケース３１の第１方向ｙの両端側に配置されており、ｚ方向のｚ２側に突出している。
　複数の制御端子５は、第１ゲート端子５１Ａおよび第２ゲート端子５１Ｂを含む。第１ゲート端子５１Ａは、複数の第１半導体素子２Ａのゲート電極と導通している。第２ゲート端子５１Ｂは、複数の第２半導体素子２Ｂのゲート電極と導通している。その他の制御端子５は、たとえばソースセンス端子、温度監視端子、電流監視端子、電圧監視端子、等として適宜用いられる。
　本実施形態によっても、第１電源端子４１および第１出力端子８１と、第２電源端子４２および第２出力端子８２との、それぞれをより適切に接続することができる。また、本実施形態から理解されるように、本開示のパワーモジュールの具体的な構成は、何ら限定されない。
　本開示に係るパワーユニットは、上述した実施形態に限定されるものではない。本開示に係るパワーユニットの具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　電力変換回路、第１電源端子および第２電源端子を有するパワーモジュールと、
　コンデンサ素子、前記第１電源端子に接続される第１出力端子および前記第２電源端子に接続される第２出力端子を有するコンデンサモジュールと、を備え、
　前記第１電源端子および前記第２電源端子は、第１方向に並んでおり、且つ前記第１方向と交差する特定方向における位置が異なり、
　前記第１出力端子および前記第２出力端子は、前記第１方向に並んでおり、且つ前記特定方向における位置が異なる、パワーユニット。
　付記２．
　前記第１電源端子と前記第１出力端子とは、互いに固定されており、
　前記第２電源端子と前記第２出力端子とは、互いに固定されている、付記１に記載のパワーユニット。
　付記３．
　前記第１電源端子は、前記特定方向の第１側に位置し、
　前記第２電源端子は、前記特定方向の第２側に位置する、付記１または２に記載のパワーユニット。
　付記４．
　前記第１出力端子は、前記第１電源端子に対して前記特定方向の前記第２側に位置し、
　前記第２出力端子は、前記第２電源端子に対して前記特定方向の前記第２側に位置する、付記３に記載のパワーユニット。
　付記５．
　前記第１出力端子は、前記第１電源端子に対して前記特定方向の前記第１側に位置し、
　前記第２出力端子は、前記第２電源端子に対して前記特定方向の前記第２側に位置する、付記３に記載のパワーユニット。
　付記６．
　前記パワーモジュールは、前記電力変換回路を収容する封止体をさらに有する、付記１ないし５のいずれかに記載のパワーユニット。
　付記７．
　前記特定方向は、前記封止体の厚さ方向である、付記６に記載のパワーユニット。
　付記８．
　前記特定方向は、前記第１方向および前記封止体の厚さ方向に交差する第２方向である、付記６に記載のパワーユニット。
　付記９．
　前記コンデンサモジュールは、第１金属板部材および第２金属板部材をさらに有し、
　前記第１出力端子は、前記第１金属板部材と一体的に形成されており、
　前記第２出力端子は、前記第２金属板部材と一体的に形成されており、
　前記第１金属板部材および前記第２金属板部材は、前記封止体の厚さ方向に視て前記コンデンサ素子と重なる、付記６ないし８のいずれかに記載のパワーユニット。
　付記１０．
　前記第１金属板部材の中心と前記第２金属板部材の中心との前記厚さ方向における距離は、前記第１出力端子の接続面と前記第２出力端子の接続面との前記厚さ方向における距離と、同じである、付記９に記載のパワーユニット。
　付記１１．
　前記第１出力端子と前記第１金属板部材とは、平坦に繋がっており、
　前記第２出力端子と前記第２金属板部材とは、平坦に繋がっている、付記１０に記載のパワーユニット。
　付記１２．
　前記パワーモジュールの前記電力変換回路は、インバータ回路である、付記１ないし１１のいずれかに記載のパワーユニット。
　付記１３．
　前記パワーモジュールは、前記電力変換回路を構成する複数の半導体素子を有する、付記１２に記載のパワーユニット。
　付記１４．
　前記電力変換回路は、前記複数の半導体素子によって構成されるハーフブリッジ回路を含む、付記１３に記載のパワーユニット。
　付記１５．
　前記複数の半導体素子は、ＳｉＣを含む、付記１４に記載のパワーユニット。
　付記１６．
　前記第１電源端子および前記第２電源端子は、前記封止体から前記第１方向および前記封止体の厚さ方向に交差する第２方向に突出している、付記６に記載のパワーユニット。
　付記１７．
　前記封止体は、前記第１電源端子を前記封止体の厚さ方向において支持する第１支持部と、前記第２電源端子を前記厚さ方向において支持する第２支持部と、を有する、付記６に記載のパワーユニット。
Ａ１０，Ａ１１，Ａ１２，Ａ２０：パワーモジュール
Ｂ１０：コンデンサモジュール
Ｃ１０，Ｃ１３，Ｃ２０：パワーユニット
１：支持体　　　　２Ａ：第１半導体素子
２Ｂ：第２半導体素子　　　　３：封止体
４：主電流端子　　　　５：制御端子
１１：第１金属層　　　　１１Ａ：第１領域
１１Ｂ：第２領域　　　　１２：第２金属層
１２Ａ：第１領域　　　　１２Ｂ：第２領域
１３：中間層　　　　１３Ａ：第１領域
１３Ｂ：第２領域　　　　１３Ｃ：第３領域
１４：絶縁層　　　　１４Ａ：第１領域
１４Ｂ：第２領域　　　　３１：ケース
３２：封止樹脂　　　　３３：カバー
３９：取付け孔　　　　４１：第１電源端子
４２：第２電源端子　　　　４３：出力端子
５１Ａ：第１ゲート端子　　　　５１Ｂ：第２ゲート端子
６１：第１導通部材　　　　６２：第２導通部材
８０：コンデンサ素子　　　　８１：第１出力端子
８２：第２出力端子　　　　８３：第１金属板
８４：第２金属板　　　　８５：入力端子
８６：入力端子　　　　８７：絶縁層
８８：封止樹脂　　　　９１，９２：ボルト
９３，９４：ナット　　　　１１５：支持孔
１２１Ａ：第１領域　　　　１２１Ｂ：第２領域
１２１Ｃ：第３領域　　　　１２２Ａ：第１領域
１２２Ｂ：第２領域　　　　１２２Ｃ：第３領域
１２３Ａ：第１領域　　　　１２３Ｂ：第２領域
１２３Ｃ：第３領域　　　　１４１：第３金属層
１４２：接合層　　　　３０１：第１面
３０２：第２面　　　　３０３：第３面
３０４：第４面　　　　３０５：第５面
３０６：第６面　　　　３１１：第１支持部
３１２：第２支持部　　　　３１３：第３支持部
４１１：取付け孔　　　　４１６：スペーサ
４２１：取付け孔　　　　４３６：スペーサ
６２６：スペーサ　　　　８１１：取付け孔
８２１：取付け孔　　　　Ｃｔ０：ハーフブリッジ回路
Ｃｔ１：上アーム回路　　　　Ｃｔ２：下アーム回路
ｄａ，ｄｂ１，ｄｂ２：距離　　　　ｘ：第２方向
ｙ：第１方向　　　　ｚ：厚さ方向

Claims (17)

  1. 　電力変換回路、第１電源端子および第２電源端子を有するパワーモジュールと、
    　コンデンサ素子、前記第１電源端子に接続される第１出力端子および前記第２電源端子に接続される第２出力端子を有するコンデンサモジュールと、を備え、
    　前記第１電源端子および前記第２電源端子は、第１方向に並んでおり、且つ前記第１方向と交差する特定方向における位置が異なり、
    　前記第１出力端子および前記第２出力端子は、前記第１方向に並んでおり、且つ前記特定方向における位置が異なる、パワーユニット。
  2. 　前記第１電源端子と前記第１出力端子とは、互いに固定されており、
    　前記第２電源端子と前記第２出力端子とは、互いに固定されている、請求項１に記載のパワーユニット。
  3. 　前記第１電源端子は、前記特定方向の第１側に位置し、
    　前記第２電源端子は、前記特定方向の第２側に位置する、請求項１または２に記載のパワーユニット。
  4. 　前記第１出力端子は、前記第１電源端子に対して前記特定方向の前記第２側に位置し、
    　前記第２出力端子は、前記第２電源端子に対して前記特定方向の前記第２側に位置する、請求項３に記載のパワーユニット。
  5. 　前記第１出力端子は、前記第１電源端子に対して前記特定方向の前記第１側に位置し、
    　前記第２出力端子は、前記第２電源端子に対して前記特定方向の前記第２側に位置する、請求項３に記載のパワーユニット。
  6. 　前記パワーモジュールは、前記電力変換回路を収容する封止体をさらに有する、請求項１ないし５のいずれかに記載のパワーユニット。
  7. 　前記特定方向は、前記封止体の厚さ方向である、請求項６に記載のパワーユニット。
  8. 　前記特定方向は、前記第１方向および前記封止体の厚さ方向に交差する第２方向である、請求項６に記載のパワーユニット。
  9. 　前記コンデンサモジュールは、第１金属板部材および第２金属板部材をさらに有し、
    　前記第１出力端子は、前記第１金属板部材と一体的に形成されており、
    　前記第２出力端子は、前記第２金属板部材と一体的に形成されており、
    　前記第１金属板部材および前記第２金属板部材は、前記封止体の厚さ方向に視て前記コンデンサ素子と重なる、請求項６ないし８のいずれかに記載のパワーユニット。
  10. 　前記第１金属板部材の中心と前記第２金属板部材の中心との前記厚さ方向における距離は、前記第１出力端子の接続面と前記第２出力端子の接続面との前記厚さ方向における距離と、同じである、請求項９に記載のパワーユニット。
  11. 　前記第１出力端子と前記第１金属板部材とは、平坦に繋がっており、
    　前記第２出力端子と前記第２金属板部材とは、平坦に繋がっている、請求項１０に記載のパワーユニット。
  12. 　前記パワーモジュールの前記電力変換回路は、インバータ回路である、請求項１ないし１１のいずれかに記載のパワーユニット。
  13. 　前記パワーモジュールは、前記電力変換回路を構成する複数の半導体素子を有する、請求項１２に記載のパワーユニット。
  14. 　前記電力変換回路は、前記複数の半導体素子によって構成されるハーフブリッジ回路を含む、請求項１３に記載のパワーユニット。
  15. 　前記複数の半導体素子は、ＳｉＣを含む、請求項１４に記載のパワーユニット。
  16. 　前記第１電源端子および前記第２電源端子は、前記封止体から前記第１方向および前記封止体の厚さ方向に交差する第２方向に突出している、請求項６に記載のパワーユニット。
  17. 　前記封止体は、前記第１電源端子を前記封止体の厚さ方向において支持する第１支持部と、前記第２電源端子を前記厚さ方向において支持する第２支持部と、を有する、請求項６に記載のパワーユニット。
PCT/JP2023/030864 2022-09-27 2023-08-28 パワーユニット WO2024070384A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-153761 2022-09-27
JP2022153761 2022-09-27

Publications (1)

Publication Number Publication Date
WO2024070384A1 true WO2024070384A1 (ja) 2024-04-04

Family

ID=90477077

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/030864 WO2024070384A1 (ja) 2022-09-27 2023-08-28 パワーユニット

Country Status (1)

Country Link
WO (1) WO2024070384A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324625A (ja) * 2007-08-31 2007-12-13 Mitsubishi Electric Corp パワーモジュール
WO2019239771A1 (ja) * 2018-06-11 2019-12-19 ローム株式会社 半導体モジュール
JP2021190505A (ja) * 2020-05-27 2021-12-13 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324625A (ja) * 2007-08-31 2007-12-13 Mitsubishi Electric Corp パワーモジュール
WO2019239771A1 (ja) * 2018-06-11 2019-12-19 ローム株式会社 半導体モジュール
JP2021190505A (ja) * 2020-05-27 2021-12-13 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
WO2014002442A1 (ja) 半導体装置および半導体装置の接続構造
US8546926B2 (en) Power converter
JP7498814B2 (ja) 半導体モジュール
JP2004047850A (ja) パワー半導体装置
WO2021005916A1 (ja) 半導体装置及び電子装置
CN110600457A (zh) 半导体装置
WO2020241346A1 (ja) 半導体装置
JP2004040900A (ja) 半導体モジュール及び電力変換装置
CN114080672A (zh) 半导体装置
WO2024070384A1 (ja) パワーユニット
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20240006123A1 (en) Laminate capacitor and semiconductor device
WO2022264833A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2024203278A1 (ja) 半導体モジュールおよび車両
WO2024116743A1 (ja) 半導体装置
WO2023189840A1 (ja) 半導体装置
WO2023214500A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
WO2024203152A1 (ja) 半導体モジュール、半導体装置および車両
WO2024018795A1 (ja) 半導体装置
WO2023190180A1 (ja) 半導体装置
US20240038643A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23871625

Country of ref document: EP

Kind code of ref document: A1