WO2023190180A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023190180A1
WO2023190180A1 PCT/JP2023/011857 JP2023011857W WO2023190180A1 WO 2023190180 A1 WO2023190180 A1 WO 2023190180A1 JP 2023011857 W JP2023011857 W JP 2023011857W WO 2023190180 A1 WO2023190180 A1 WO 2023190180A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
terminal
conductive
portions
path
Prior art date
Application number
PCT/JP2023/011857
Other languages
English (en)
French (fr)
Inventor
知輝 藤村
智洋 安西
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023190180A1 publication Critical patent/WO2023190180A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 discloses a conventional semiconductor device (power module).
  • the semiconductor device described in Patent Document 1 includes a semiconductor element and a support substrate (ceramic substrate).
  • the semiconductor element is, for example, an IGBT made of Si (silicon).
  • the support substrate supports the semiconductor element.
  • the support substrate includes an insulating base material and conductor layers laminated on both sides of the base material.
  • the base material is made of ceramic, for example.
  • Each conductor layer is made of, for example, Cu (copper), and a semiconductor element is bonded to one conductor layer.
  • the semiconductor element is covered with, for example, a sealing resin.
  • An object of the present disclosure is to provide a semiconductor device that is improved over the conventional semiconductor device. Particularly, in view of the above-mentioned circumstances, an object of the present disclosure is to provide a semiconductor device that can further simplify the structure of members forming conductive paths. Another object of the present disclosure is to provide a semiconductor device capable of suppressing current concentration in a conduction path within a power module. Another object of the present disclosure is to provide a semiconductor device that can suppress shortening of product life even when deformation such as curvature occurs in a component.
  • a semiconductor device provided by one aspect of the present disclosure includes a first conductive portion having a first main surface facing one side in the thickness direction and located on one side in a first direction perpendicular to the thickness direction. , and a second conductive part having a second main surface facing one side in the thickness direction and located on the other side in the first direction; a plurality of first semiconductor elements having a switching function and arranged in a second direction perpendicular to both the thickness direction and the first direction; and a plurality of first semiconductor elements mounted on the second conductive part and each having a switching function.
  • the first conductive member has a plurality of first joint parts joined to the plurality of first semiconductor elements, and a second joint part joined to the second conductive part.
  • the second conductive member has a plurality of third joints joined to the plurality of second semiconductor elements.
  • the third bonding portion includes two flat portions each connected to the second semiconductor element and arranged in the second direction, and two flat portions connected to the outside in the second direction with respect to the two flat portions. 1 inclined part.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a perspective view of main parts showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 3 is a perspective view of a main part of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 4 is a plan view showing a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 5 is a plan view of main parts showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 6 is a side view of main parts showing a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 7 is an enlarged plan view of a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a perspective view of main parts showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 3
  • FIG. 8 is a plan view of main parts showing a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 9 is a plan view of main parts showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 10 is a side view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 11 is a bottom view of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG.
  • FIG. 14 is an enlarged cross-sectional view of a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 14 is an enlarged cross-sectional view of a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 15 is an enlarged cross-sectional view of a main part of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG.
  • FIG. 20 is a sectional view taken along line XX-XX in FIG. 5.
  • FIG. 21 is a perspective view showing the second conductive member of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 22 is a plan view showing the second conductive member of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 23 is a front view showing the second conductive member of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 24 is an enlarged front view of main parts showing the second conductive member of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 25 is a side view showing the second conductive member of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 26 is a cross-sectional view showing a first modification of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 27 is a cross-sectional view showing a first modification of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 28 is a perspective view of main parts showing a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 29 is a perspective view of a main part of a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 30 is a plan view of main parts showing a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 31 is a cross-sectional view taken along the XXXI-XXXI line in FIG. 30.
  • FIG. 32 is a cross-sectional view taken along line XXXII-XXXII in FIG. 30.
  • FIG. 33 is a cross-sectional view taken along the line XXIII-XXXIII in FIG. 30.
  • FIG. 34 is a perspective view showing the second conductive member of the semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 35 is a plan view showing the second conductive member of the semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 36 is a plan view showing a first modification of the second conductive member of the semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 37 is a plan view showing a second modification of the second conductive member of the semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 38 is a schematic diagram of a vehicle equipped with the semiconductor device of the present disclosure.
  • a thing A is formed on a thing B and "a thing A is formed on a thing B” mean “a thing A is formed on a thing B” unless otherwise specified.
  • "something A is placed on something B” and “something A is placed on something B” mean "something A is placed on something B” unless otherwise specified.
  • a certain surface A faces (one side or the other side of) the direction B is not limited to the case where the angle of the surface A with respect to the direction B is 90 degrees; Including cases where it is tilted to the opposite direction.
  • the semiconductor device A1 of this embodiment includes a plurality of first semiconductor elements 10A, a plurality of second semiconductor elements 10B, a support substrate 3, a first terminal 41, a second terminal 42, a plurality of third terminals 43, and a fourth terminal 44. , a plurality of control terminals 45 , a control terminal support 48 , a first conduction member 5 , a second conduction member 6 , and a sealing resin 8 .
  • FIG. 1 is a perspective view showing a semiconductor device A1.
  • 2 and 3 are perspective views of essential parts of the semiconductor device A1.
  • FIG. 4 is a plan view showing the semiconductor device A1.
  • FIG. 5 is a plan view of essential parts of the semiconductor device A1.
  • FIG. 6 is a side view of essential parts of the semiconductor device A1.
  • FIG. 7 is an enlarged plan view of the main parts of the semiconductor device A1.
  • 8 and 9 are principal part plan views showing the semiconductor device A1.
  • FIG. 10 is a side view showing the semiconductor device A1.
  • FIG. 11 is a bottom view showing the semiconductor device A1.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG.
  • FIG. 14 and 15 are enlarged cross-sectional views of essential parts of the semiconductor device A1.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG.
  • FIG. 20 is a sectional view taken along line XX-XX in FIG. 5.
  • FIG. 21 is a perspective view showing the second conductive member 6 of the semiconductor device A1.
  • FIG. 22 is a plan view showing the second conductive member 6 of the semiconductor device A1.
  • FIG. 21 is a perspective view showing the second conductive member 6 of the semiconductor device A1.
  • FIG. 22 is a plan view showing the second conductive member 6 of the semiconductor device A1.
  • FIG. 21 is a perspective view
  • FIG. 23 is a front view showing the second conductive member 6 of the semiconductor device A1.
  • FIG. 24 is an enlarged front view of the main part showing the second conductive member of the semiconductor device A1.
  • FIG. 25 is a side view showing the second conductive member 6 of the semiconductor device A1.
  • the z direction is an example of the thickness direction of the present disclosure
  • the x direction is an example of the first direction of the present disclosure
  • the y direction is an example of the second direction of the present disclosure.
  • one side in the x direction is referred to as the x1 side in the x direction
  • the other side in the x direction is referred to as the x2 side in the x direction.
  • one side in the y direction is referred to as the y1 side in the y direction
  • the other side in the y direction is referred to as the y2 side in the y direction.
  • one side in the z direction is referred to as a z1 side in the z direction
  • the other side in the z direction is referred to as a z2 side in the z direction.
  • the plurality of first semiconductor elements 10A and the plurality of second semiconductor elements 10B are each electronic components that serve as the functional center of the semiconductor device A1.
  • the constituent material of each first semiconductor element 10A and each second semiconductor element 10B is, for example, a semiconductor material mainly composed of SiC (silicon carbide). This semiconductor material is not limited to SiC, and may be Si (silicon), GaN (gallium nitride), C (diamond), or the like.
  • Each of the first semiconductor elements 10A and each of the second semiconductor elements 10B is a power semiconductor chip having a switching function, such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • first semiconductor element 10A and the second semiconductor element 10B are MOSFETs, but the present invention is not limited to this, and other transistors such as IGBTs (Insulated Gate Bipolar Transistors) can be used. There may be.
  • Each first semiconductor element 10A and each second semiconductor element 10B are the same element.
  • Each first semiconductor element 10A and each second semiconductor element 10B is, for example, an n-channel MOSFET, but may be a p-channel MOSFET.
  • the first semiconductor element 10A and the second semiconductor element 10B each have an element main surface 101 and an element back surface 102, as shown in FIGS. 14 and 15.
  • the element main surface 101 and the element back surface 102 are separated in the z direction.
  • the element main surface 101 faces the z1 side in the z direction
  • the element back surface 102 faces the z2 side in the z direction.
  • the semiconductor device A1 includes four first semiconductor elements 10A and four second semiconductor elements 10B, but the number of first semiconductor elements 10A and the number of second semiconductor elements 10B are different from each other. It is not limited to the configuration and may be changed as appropriate depending on the performance required of the semiconductor device A1. In the examples of FIGS. 8 and 9, four first semiconductor elements 10A and four second semiconductor elements 10B are arranged. The number of the first semiconductor elements 10A and the second semiconductor elements 10B may be two or three, or five or more each. The number of first semiconductor elements 10A and the number of second semiconductor elements 10B may be equal or different. The number of first semiconductor elements 10A and second semiconductor elements 10B is determined by the current capacity handled by semiconductor device A1.
  • the semiconductor device A1 is configured, for example, as a half-bridge switching circuit.
  • the plurality of first semiconductor elements 10A constitute an upper arm circuit of the semiconductor device A1
  • the plurality of second semiconductor elements 10B constitute a lower arm circuit.
  • the plurality of first semiconductor elements 10A are connected in parallel with each other
  • the plurality of second semiconductor elements 10B are connected in parallel with each other.
  • Each first semiconductor element 10A and each second semiconductor element 10B are connected in series and constitute a bridge layer.
  • the plurality of first semiconductor elements 10A are each mounted on a first conductive portion 32A of the support substrate 3, which will be described later, as shown in FIGS. 8, 9, and 19.
  • the plurality of first semiconductor elements 10A are arranged, for example, in the y direction and separated from each other.
  • Each first semiconductor element 10A is conductively bonded to the first conductive portion 32A via a conductive bonding material 19.
  • the element back surface 102 faces the first conductive part 32A.
  • the plurality of first semiconductor elements 10A may be mounted on a metal member different from a part of the DBC substrate or the like. In this case, the metal member corresponds to the first conductive part in the present disclosure. This metal member may be supported by, for example, the first conductive portion 32A.
  • the plurality of second semiconductor elements 10B are each mounted on a second conductive portion 32B of the support substrate 3, which will be described later, as shown in FIGS. 8, 9, and 18.
  • the plurality of second semiconductor elements 10B are arranged, for example, in the y direction and separated from each other.
  • Each second semiconductor element 10B is conductively bonded to the second conductive portion 32B via a conductive bonding material 19.
  • the element back surface 102 faces the second conductive part 32B.
  • the plurality of first semiconductor elements 10A and the plurality of second semiconductor elements 10B overlap, but they do not need to overlap.
  • the plurality of second semiconductor elements 10B may be mounted on a metal member different from a part of the DBC substrate or the like.
  • the metal member corresponds to the second conductive part in the present disclosure. This metal member may be supported, for example, by the second conductive portion 32B.
  • the plurality of first semiconductor elements 10A and the plurality of second semiconductor elements 10B each have a first main surface electrode 11, a second main surface electrode 12, a third main surface electrode 13, and a back electrode 15.
  • the configurations of the first main surface electrode 11, second main surface electrode 12, third main surface electrode 13, and back surface electrode 15 described below are common to each first semiconductor element 10A and each second semiconductor element 10B.
  • the first main surface electrode 11, the second main surface electrode 12, and the third main surface electrode 13 are provided on the element main surface 101.
  • the first main surface electrode 11, the second main surface electrode 12, and the third main surface electrode 13 are insulated by an insulating film (not shown).
  • the back electrode 15 is provided on the back surface 102 of the element.
  • the first principal surface electrode 11 is, for example, a gate electrode, and a drive signal (for example, gate voltage) for driving the first semiconductor element 10A (second semiconductor element 10B) is input.
  • the second main surface electrode 12 is, for example, a source electrode, through which a source current flows.
  • the second main surface electrode 12 of this embodiment has a gate finger 121.
  • the gate finger 121 is made of, for example, a linear insulator extending in the x direction, and divides the second main surface electrode 12 into two in the y direction.
  • the third main surface electrode 13 is, for example, a source sense electrode, through which a source current flows.
  • the back electrode 15 is, for example, a drain electrode, through which a drain current flows.
  • the back electrode 15 covers substantially the entire area of the back surface 102 of the element.
  • the back electrode 15 is made of, for example, Ag (silver) plating.
  • each first semiconductor element 10A (each second semiconductor element 10B) changes between a conductive state and a disconnected state according to this drive signal. The state changes. In a conductive state, a current flows from the back electrode 15 (drain electrode) to the second main surface electrode 12 (source electrode), and in a cutoff state, this current does not flow. That is, each first semiconductor element 10A (each second semiconductor element 10B) performs a switching operation.
  • the semiconductor device A1 receives input between one fourth terminal 44 and two first terminals 41 and second terminals 42 due to the switching functions of the plurality of first semiconductor elements 10A and the plurality of second semiconductor elements 10B. For example, the DC voltage is converted into an AC voltage, and the AC voltage is output from the third terminal 43.
  • the semiconductor device A1 includes a thermistor 17, as shown in FIGS. 5, 8, 9, etc.
  • the thermistor 17 is used as a temperature detection sensor. Note that, in addition to the thermistor 17, the configuration may include, for example, a temperature-sensitive diode, or the configuration may not include the thermistor 17 or the like.
  • the support substrate 3 supports the plurality of first semiconductor elements 10A and the plurality of second semiconductor elements 10B.
  • the specific structure of the support substrate 3 is not limited at all, and may be formed of, for example, a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate.
  • Support substrate 3 includes an insulating layer 31, a first metal layer 32, and a back metal layer 33.
  • the first metal layer 32 includes a first conductive part 32A and a second conductive part 32B.
  • the dimension of the support substrate 3 in the z direction is, for example, 0.4 mm or more and 3.0 mm or less.
  • the insulating layer 31 is made of, for example, ceramics with excellent thermal conductivity. Such ceramics include, for example, SiN (silicon nitride).
  • the insulating layer 31 is not limited to ceramics, and may be an insulating resin sheet or the like.
  • the insulating layer 31 has, for example, a rectangular shape in plan view.
  • the dimension of the insulating layer 31 in the z direction is, for example, 0.05 mm or more and 1.0 mm or less.
  • the first conductive part 32A supports the plurality of first semiconductor elements 10A
  • the second conductive part 32B supports the plurality of second semiconductor elements 10B.
  • the first conductive part 32A and the second conductive part 32B are formed on the upper surface of the insulating layer 31 (the surface facing the z1 side in the z direction).
  • the constituent material of the first conductive part 32A and the second conductive part 32B includes, for example, Cu (copper).
  • the constituent material may include, for example, Al (aluminum) other than Cu (copper).
  • the first conductive part 32A and the second conductive part 32B are separated in the x direction.
  • the first conductive part 32A is located on the x1 side of the second conductive part 32B in the x direction.
  • the first conductive portion 32A and the second conductive portion 32B each have, for example, a rectangular shape in plan view.
  • the first conductive part 32A and the second conductive part 32B, together with the first conductive member 5 and the second conductive member 6, are paths for the main circuit current switched by the plurality of first semiconductor elements 10A and the plurality of second semiconductor elements 10B. Configure.
  • the first conductive part 32A has a first main surface 301A.
  • the first main surface 301A is a plane facing the z1 side in the z direction.
  • a plurality of first semiconductor elements 10A are each bonded to the first main surface 301A of the first conductive portion 32A via a conductive bonding material 19.
  • the second conductive portion 32B has a second main surface 301B.
  • the second main surface 301B is a plane facing the z1 side in the z direction.
  • a plurality of second semiconductor elements 10B are bonded to the second main surface 301B of the second conductive portion 32B via a conductive bonding material 19.
  • the constituent material of the conductive bonding material 19 is not particularly limited, and may be, for example, solder, metal paste material, or sintered metal.
  • the dimensions of the first conductive part 32A and the second conductive part 32B in the z direction are, for example, 0.1 mm or more and 1.5 mm or less.
  • the back metal layer 33 is formed on the lower surface of the insulating layer 31 (the surface facing the z2 side in the z direction).
  • the constituent material of the back metal layer 33 is the same as that of the first metal layer 32.
  • Back metal layer 33 has a back surface 302.
  • the back surface 302 is a plane facing the z2 side in the z direction. In the example shown in FIG. 11, the back surface 302 is exposed from the sealing resin 8, for example.
  • a heat dissipating member for example, a heat sink, etc. (not shown) can be attached to the back surface 302.
  • the back surface 302 may not be exposed from the sealing resin 8 and may be covered with the sealing resin 8.
  • the back metal layer 33 overlaps both the first conductive part 32A and the second conductive part 32B in plan view.
  • the first terminal 41, the second terminal 42, the plurality of third terminals 43, and the fourth terminal 44 are each made of a plate-shaped metal plate.
  • This metal plate includes, for example, Cu (copper) or a Cu (copper) alloy. In the examples shown in FIGS. 1 to 5, FIG. 8, FIG. 9, and FIG. However, the number of each terminal is not limited at all.
  • a DC voltage to be subjected to power conversion is input to the first terminal 41, the second terminal 42, and the fourth terminal 44.
  • the fourth terminal 44 is a positive electrode (P terminal), and the first terminal 41 and the second terminal 42 are each negative electrodes (N terminal).
  • P terminal positive electrode
  • N terminal negative electrodes
  • the first terminal 41 , the second terminal 42 , the plurality of third terminals 43 , and the fourth terminal 44 each include a portion covered with the sealing resin 8 and a portion exposed from the sealing resin 8 .
  • the fourth terminal 44 is electrically connected to the first conductive portion 32A.
  • the method of conductive bonding is not limited at all, and methods such as ultrasonic bonding, laser bonding, welding, or methods using solder, metal paste, silver sintered body, etc. are appropriately employed.
  • the fourth terminal 44 is located on the x1 side in the x direction with respect to the plurality of first semiconductor elements 10A and the first conductive portion 32A, as shown in FIGS. 8, 9, and the like.
  • the fourth terminal 44 is electrically connected to the first conductive portion 32A and, via the first conductive portion 32A, to the back electrode 15 (drain electrode) of each first semiconductor element 10A.
  • the first terminal 41 and the second terminal 42 are electrically connected to the second conductive member 6.
  • the first terminal 41 and the second conductive member 6 are integrally formed.
  • the first terminal 41 and the second conductive member 6 are integrally formed, for example, by cutting and bending a single metal plate material, and are joined together. Refers to a configuration that does not include any bonding materials, etc.
  • the second terminal 42 and the second conductive member 6 are integrally formed. Note that the first terminal 41 and the second terminal 42 may have a structure as long as they are electrically connected to the second conductive member 6, and unlike this embodiment, they may have a structure that has a joint portion that joins them to each other.
  • the first terminal 41 and the second terminal 42 are respectively located on the x1 side in the x direction with respect to the plurality of first semiconductor elements 10A and the first conductive portion 32A, as shown in FIGS. 5, 8, and the like.
  • the first terminal 41 and the second terminal 42 are each electrically connected to the second conductive member 6 and connected to the second main surface electrode 12 (source electrode) of each second semiconductor element 10B via the second conductive member 6. Conduct.
  • the first terminal 41, the second terminal 42, and the fourth terminal 44 each protrude from the sealing resin 8 toward the x1 side in the x direction in the semiconductor device A1.
  • the first terminal 41, the second terminal 42, and the fourth terminal 44 are spaced apart from each other.
  • the first terminal 41 and the second terminal 42 are located on opposite sides of the fourth terminal 44 in the y direction.
  • the first terminal 41 is located on the y1 side of the fourth terminal 44 in the y direction
  • the second terminal 42 is located on the y2 side of the fourth terminal 44 in the y direction.
  • the first terminal 41, the second terminal 42, and the fourth terminal 44 overlap each other when viewed in the y direction.
  • the two third terminals 43 are each electrically connected to the second conductive portion 32B.
  • the method of conductive bonding is not limited at all, and methods such as ultrasonic bonding, laser bonding, welding, or methods using solder, metal paste, silver sintered body, etc. are appropriately employed.
  • the two third terminals 43 are each located on the x2 side in the x direction with respect to the plurality of second semiconductor elements 10B and the second conductive portion 32B.
  • Each third terminal 43 is electrically connected to the second conductive portion 32B and, via the second conductive portion 32B, to the back electrode 15 (drain electrode) of each second semiconductor element 10B.
  • third terminals 43 is not limited to two, and may be one, for example, or three or more. For example, when there is only one third terminal 43, it is desirable that it is connected to the central portion of the second conductive portion 32B in the y direction.
  • Each of the plurality of control terminals 45 is a pin-shaped terminal for controlling each first semiconductor element 10A and each second semiconductor element 10B.
  • the plurality of control terminals 45 include a plurality of first control terminals 46A-46E and a plurality of second control terminals 47A-47D.
  • the plurality of first control terminals 46A to 46E are used for controlling each first semiconductor element 10A.
  • the plurality of second control terminals 47A to 47D are used for controlling each second semiconductor element 10B.
  • the plurality of first control terminals 46A to 46E are arranged at intervals in the y direction. As shown in FIGS. 8, 13, and 20, each of the first control terminals 46A to 46E is supported by the first conductive portion 32A via a control terminal support 48 (a first support portion 48A to be described later). Ru. As shown in FIGS. 5 and 8, each of the first control terminals 46A to 46E is connected between the plurality of first semiconductor elements 10A and the first terminal 41, the second terminal 42, and the fourth terminal 44 in the x direction. Located in
  • the first control terminal 46A is a terminal (gate terminal) for inputting a drive signal for the plurality of first semiconductor elements 10A.
  • a drive signal for driving the plurality of first semiconductor elements 10A is input to the first control terminal 46A (for example, a gate voltage is applied).
  • the first control terminal 46B is a source signal detection terminal (source sense terminal) of the plurality of first semiconductor elements 10A.
  • the voltage (voltage corresponding to the source current) applied to each second main surface electrode 12 (source electrode) of the plurality of first semiconductor elements 10A is detected from the first control terminal 46B.
  • the first control terminal 46C and the first control terminal 46D are terminals that are electrically connected to the thermistor 17.
  • the first control terminal 46E is a drain signal detection terminal (drain sense terminal) of the plurality of first semiconductor elements 10A.
  • the voltage (voltage corresponding to the drain current) applied to each back electrode 15 (drain electrode) of the plurality of first semiconductor elements 10A is detected from the first control terminal 46E.
  • the plurality of second control terminals 47A to 47D are arranged at intervals in the y direction. As shown in FIGS. 8 and 13, each of the second control terminals 47A to 47D is supported by the second conductive portion 32B via a control terminal support 48 (second support portion 48B to be described later). Each of the second control terminals 47A to 47D is located between the plurality of second semiconductor elements 10B and the two third terminals 43 in the x direction, as shown in FIGS. 5 and 8.
  • the second control terminal 47A is a terminal (gate terminal) for inputting drive signals for the plurality of second semiconductor elements 10B.
  • a drive signal for driving the plurality of second semiconductor elements 10B is input to the second control terminal 47A (for example, a gate voltage is applied).
  • the second control terminal 47B is a terminal (source sense terminal) for detecting source signals of the plurality of second semiconductor elements 10B.
  • the voltage (voltage corresponding to the source current) applied to each second main surface electrode 12 (source electrode) of the plurality of second semiconductor elements 10B is detected from the second control terminal 47B.
  • the second control terminal 47C and the second control terminal 47D are terminals that are electrically connected to the thermistor 17.
  • Each of the plurality of control terminals 45 (the plurality of first control terminals 46A to 46E and the plurality of second control terminals 47A to 47D) includes a holder 451 and a metal pin 452.
  • the holder 451 is made of a conductive material. As shown in FIGS. 14 and 15, the holder 451 is bonded to the control terminal support 48 (first metal layer 482, which will be described later) via a conductive bonding material 459.
  • the holder 451 includes a cylindrical portion, an upper end flange, and a lower end flange. The upper end flange is connected above the cylindrical part, and the lower end flange is connected below the cylindrical part.
  • a metal pin 452 is inserted through at least the upper end flange and the cylindrical portion of the holder 451 .
  • the holder 451 is covered with a sealing resin 8 (a second protrusion 852 to be described later).
  • the metal pin 452 is a rod-shaped member extending in the z direction.
  • the metal pin 452 is supported by being press-fitted into the holder 451.
  • the metal pin 452 is electrically connected to the control terminal support 48 (first metal layer 482 described below) through at least the holder 451.
  • the control terminal support 48 first metal layer 482 described below
  • the metal pin 452 is electrically connected to the control terminal support 48 via a conductive bonding material 459.
  • the control terminal support 48 supports the plurality of control terminals 45.
  • the control terminal support body 48 is interposed between the first main surface 301A and the second main surface 301B and the plurality of control terminals 45 in the z direction.
  • the control terminal support 48 includes a first support portion 48A and a second support portion 48B.
  • the first support portion 48A is disposed on the first conductive portion 32A and supports a plurality of first control terminals 46A to 46E among the plurality of control terminals 45.
  • the first support portion 48A is bonded to the first conductive portion 32A via a bonding material 49, as shown in FIG.
  • the bonding material 49 may be conductive or insulating, and for example, solder is used.
  • the second support portion 48B is disposed on the second conductive portion 32B and supports a plurality of second control terminals 47A to 47D among the plurality of control terminals 45.
  • the second support portion 48B is bonded to the second conductive portion 32B via a bonding material 49, as shown in FIG.
  • the control terminal support body 48 (each of the first support part 48A and the second support part 48B) is composed of, for example, a DBC (Direct Bonded Copper) board.
  • the control terminal support 48 includes an insulating layer 481, a first metal layer 482, and a second metal layer 483 that are stacked on each other.
  • the insulating layer 481 is made of ceramics, for example.
  • the insulating layer 481 has, for example, a rectangular shape in plan view.
  • the first metal layer 482 is formed on the upper surface of the insulating layer 481, as shown in FIGS. 14, 15, etc. Each control terminal 45 is erected on the first metal layer 482.
  • the first metal layer 482 includes, for example, Cu (copper) or a Cu (copper) alloy. As shown in FIG. 8 and the like, the first metal layer 482 includes a first portion 482A, a second portion 482B, a third portion 482C, a fourth portion 482D, a fifth portion 482E, and a sixth portion 482F.
  • the first portion 482A, the second portion 482B, the third portion 482C, the fourth portion 482D, the fifth portion 482E, and the sixth portion 482F are spaced apart and insulated from each other.
  • the first portion 482A is connected to a plurality of wires 71 and is electrically connected to the first main surface electrode 11 (gate electrode) of each first semiconductor element 10A (each second semiconductor element 10B) via each wire 71.
  • a plurality of wires 73 are connected to the first portion 482A and the sixth portion 482F.
  • the sixth portion 482F is electrically connected to the first main surface electrode 11 (gate electrode) of each first semiconductor element 10A (each second semiconductor element 10B) via the wire 73 and the wire 71.
  • the first control terminal 46A is connected to the sixth portion 482F of the first support portion 48A
  • the second control terminal 47A is connected to the sixth portion 482F of the second support portion 48B. It is joined.
  • the second portion 482B has a plurality of wires 72 joined and is electrically connected to the third main surface electrode 13 (source sense electrode) of each first semiconductor element 10A (each second semiconductor element 10B) via each wire 72.
  • the first control terminal 46B is connected to the second portion 482B of the first support portion 48A
  • the second control terminal 47B is connected to the second portion 482B of the second support portion 48B. It is joined.
  • the thermistor 17 is joined to the third portion 482C and the fourth portion 482D.
  • first control terminals 46C and 46D are connected to the third portion 482C and fourth portion 482D of the first support portion 48A
  • the third portion 482C and the fourth portion 482D of the second support portion 48B are Second control terminals 47C and 47D are connected to the fourth portion 482D.
  • a wire 74 is joined to the fifth portion 482E of the first support portion 48A, and the fifth portion 482E is electrically connected to the first conductive portion 32A via the wire 74. As shown in FIG. 8, the first control terminal 46E is joined to the fifth portion 482E of the first support portion 48A. The fifth portion 482E of the second support portion 48B is not electrically connected to other components.
  • Each of the wires 71 to 74 described above is, for example, a bonding wire.
  • the constituent material of each wire 71 to 74 includes, for example, one of Au (gold), Al (aluminum), or Cu (copper).
  • the second metal layer 483 is formed on the lower surface of the insulating layer 481, as shown in FIGS. 14, 15, etc.
  • the second metal layer 483 of the first support portion 48A is bonded to the first conductive portion 32A via a bonding material 49, as shown in FIG.
  • the second metal layer 483 of the second support portion 48B is bonded to the second conductive portion 32B via a bonding material 49, as shown in FIG.
  • the first conductive member 5 and the second conductive member 6 are spaced apart from the first main surface 301A and the second main surface 301B toward the z1 side in the z direction, and are separated from the first main surface 301A and the second main surface 301B in a plan view. overlaps with In this embodiment, the first conductive member 5 and the second conductive member 6 are each made of a metal plate.
  • the metal includes, for example, Cu (copper) or a Cu (copper) alloy.
  • the first conductive member 5 and the second conductive member 6 are appropriately bent metal plates.
  • the first conductive member 5 is connected to the second main surface electrode 12 (source electrode) of each first semiconductor element 10A and the second conductive part 32B, and is connected to the second main surface electrode 12 (source electrode) of each first semiconductor element 10A and the second conductive part 32B. 2 conductive portion 32B.
  • the first conductive member 5 constitutes a path for main circuit current switched by the plurality of first semiconductor elements 10A.
  • the first conductive member 5 includes a main portion 51, a plurality of first joints 52, and a plurality of second joints 53, as shown in FIGS. 7 and 8.
  • the main portion 51 is a band-shaped portion that is located between the plurality of first semiconductor elements 10A and the second conductive portion 32B in the x direction and extends in the y direction in a plan view.
  • the main portion 51 overlaps both the first conductive portion 32A and the second conductive portion 32B in a plan view, and is spaced from the first main surface 301A and the second main surface 301B in the z direction toward the z1 side in the z direction.
  • the main portion 51 is located on the z2 side in the z direction with respect to a third path portion 66 and a fourth path portion 67 of the second conductive member 6, which will be described later, and is located on the z2 side in the z direction. It is located closer to the first main surface 301A and the second main surface 301B than the fourth path portion 67 is.
  • the main portion 51 is arranged parallel (or substantially parallel) to the first main surface 301A and the second main surface 301B.
  • the main portion 51 extends continuously in the y direction corresponding to the region where the plurality of first semiconductor elements 10A are arranged.
  • a plurality of first openings 514 are formed in the main portion 51.
  • Each of the plurality of first openings 514 is, for example, a through hole penetrating in the z direction (thickness direction of the main portion 51).
  • the plurality of first openings 514 are arranged at intervals in the y direction.
  • the plurality of first openings 514 are provided corresponding to each of the plurality of first semiconductor elements 10A.
  • the main portion 51 is provided with four first openings 514, and these first openings 514 and the plurality of (four) first semiconductor elements 10A are at the same position in the y direction.
  • each first opening 514 overlaps the gap between the first conductive part 32A and the second conductive part 32B in plan view.
  • the plurality of first openings 514 are arranged so that the upper side (z1 side in the z direction) and the It is formed to facilitate the flow of the resin material between the lower side (z2 side in the z direction).
  • each first joint portion 52 and the plurality of second bonding portions 53 are each connected to the main portion 51 and are arranged corresponding to the plurality of first semiconductor elements 10A.
  • each first joint portion 52 is located on the x1 side in the x direction with respect to the main portion 51.
  • Each second joint portion 53 is located on the x2 side of the main portion 51 in the x direction.
  • each first bonding portion 52 and the corresponding second main surface electrode 12 of one of the first semiconductor elements 10A are bonded via a conductive bonding material 59.
  • Each second joint portion 53 and the second conductive portion 32B are joined via a conductive joining material 59.
  • the constituent material of the conductive bonding material 59 is not particularly limited, and may be, for example, solder, metal paste material, or sintered metal.
  • the first joint portion 52 has two portions spaced apart in the y direction. These two parts are joined to the second main surface electrode 12 on both sides in the y direction, with the gate fingers 121 of the second main surface electrode 12 of the first semiconductor element 10A interposed therebetween.
  • the second conductive member 6 connects the second main surface electrode 12 (source electrode) of each second semiconductor element 10B to the first terminal 41 and the second terminal 42.
  • the second conductive member 6 is integrally formed with the first terminal 41 and the second terminal 42.
  • the second conductive member 6 constitutes a path for main circuit current switched by the plurality of second semiconductor elements 10B. As shown in FIG. 7 and FIG. 21 to FIG. A path section 67 is included. Further, in the illustrated example, the second conductive member 6 includes a first step portion 602 and a second step portion 603.
  • the plurality of third bonding parts 61 are parts that are individually bonded to the plurality of second semiconductor elements 10B.
  • Each third bonding portion 61 and the second main surface electrode 12 of each second semiconductor element 10B are bonded via a conductive bonding material 69.
  • the constituent material of the conductive bonding material 69 is not particularly limited, and may be, for example, solder, metal paste material, or sintered metal.
  • the third joint portion 61 has two flat portions 611 and two first inclined portions 612.
  • the two flat parts 611 are lined up in the y direction.
  • the two flat parts 611 are spaced apart from each other in the y direction.
  • the shape of the flat portion 611 is not limited at all, and in the illustrated example, it is rectangular.
  • the two flat parts are joined to the second main surface electrode 12 on both sides in the y direction, with the gate finger 121 of the second main surface electrode 12 of the second semiconductor element 10B interposed therebetween.
  • the two first inclined parts 612 are connected to the outside of the two flat parts 611 in the y direction. That is, the first inclined portion 612 located on the y1 side in the y direction is connected to the y1 side in the y direction with respect to the flat portion 611 located on the y1 side in the y direction. Further, the first inclined portion 612 located on the y2 side in the y direction is connected to the y2 side in the y direction with respect to the flat portion 611 located on the y2 side in the y direction.
  • the first inclined portion 612 is inclined so that the farther it is from the flat portion 611 in the y direction, the closer it is to the z1 side in the z direction.
  • the first path portion 64 is interposed between the plurality of third joint portions 61 and the first terminal 41.
  • the first path section 64 is connected to the first terminal 41 via the first step section 602.
  • the first path portion 64 overlaps the first conductive portion 32A in plan view.
  • the first path portion 64 has a shape that extends in the x direction as a whole.
  • the first path portion 64 includes a first strip portion 641 and a first extension portion 643.
  • the first strip portion 641 is located on the x2 side in the x direction with respect to the first terminal 41, and is substantially parallel to the first main surface 301A.
  • the first strip portion 641 has a shape that extends in the x direction as a whole.
  • the first strip 641 has a recess 649 .
  • the recessed portion 649 is a portion where a portion of the first strip portion 641 is recessed toward the y1 side in the y direction. In FIG. 5, the first metal part 35 is exposed through the recess 649.
  • the first extending portion 643 extends from the side end of the first strip portion 641 on the y1 side in the y direction to the z2 side in the z direction.
  • the first extending portion 643 is spaced apart from the first conductive portion 32A.
  • the first extending portion 643 has a shape along the z direction, and has an elongated rectangular shape whose longitudinal direction is the x direction. Note that the first path portion 64 may be configured without the first extending portion 643.
  • the second path portion 65 is interposed between the plurality of third joint portions 61 and the second terminal 42.
  • the second path section 65 is connected to the second terminal 42 via the second step section 603.
  • the second path portion 65 overlaps the first conductive portion 32A in plan view.
  • the second path portion 65 has a shape that extends in the x direction as a whole.
  • the second path portion 65 includes a second strip portion 651 and a second extension portion 653.
  • the second strip portion 651 is located on the x2 side in the x direction with respect to the second terminal 42, and is substantially parallel to the first main surface 301A.
  • the second strip portion 651 has a shape that extends in the x direction as a whole.
  • the second strip portion 651 has a recess 659 .
  • the recessed portion 659 is a portion of the second strip portion 651 that is recessed toward the y2 side in the y direction. In FIG. 5, the second metal portion 36 is exposed through the recess 659.
  • the second extending portion 653 extends from the side end of the second strip portion 651 on the y2 side in the y direction to the z2 side in the z direction.
  • the second extending portion 653 is spaced apart from the first conductive portion 32A.
  • the second extending portion 653 has a shape along the z direction, and has an elongated rectangular shape whose longitudinal direction is the x direction. Note that the second path portion 65 may be configured without the second extension portion 653.
  • the configuration regarding the first path section 64 is, for example, in a line-symmetrical relationship with respect to a center line extending in the x direction,
  • the second path section 65 can also be appropriately adopted.
  • the plurality of third path portions 66 are individually connected to the plurality of third joint portions 61.
  • Each of the third path sections 66 has a shape extending in the x direction, and is arranged to be spaced apart from each other in the y direction.
  • the number of the plurality of third path sections 66 is not limited at all, and in the illustrated example, five third path sections 66 are arranged.
  • Each third path section 66 is arranged to be located between the plurality of second semiconductor elements 10B in the y direction or to be located outside of the plurality of second semiconductor elements 10B in the y direction. .
  • Concave portions 669 are formed in the two third path portions 66 located on both outer sides in the y direction.
  • the recess 669 is recessed from the inside to the outside in the y direction.
  • one recess 669 is formed in each of the two third path portions 66 .
  • the second conductive portion 32B is exposed through these recesses 669.
  • one third joint portion 61 is arranged between two third path portions 66 adjacent to each other in the y direction.
  • the first inclined part 612 located on the y1 side in the y direction is the third route part located on the y1 side in the y direction among the two third route parts 66 adjacent in the y direction. It is connected to 66.
  • the first inclined portion 612 located on the y2 side in the y direction is the third path portion 612 located on the y2 side in the y direction among the two third path portions 66 adjacent in the y direction. It is connected to 66.
  • the fourth path portion 67 is connected to the end of the plurality of third path portions 66 on the x1 side in the x direction.
  • the fourth path portion 67 has a shape that extends long in the y direction.
  • the fourth path portion 67 is connected to the ends of the first band portion 641 of the first path portion 64 and the second band portion 651 of the second path portion 65 on the x2 side in the x direction.
  • the first path portion 64 is connected to the end of the fourth path portion 67 on the y1 side in the y direction.
  • the second path portion 65 is connected to the end of the fourth path portion 67 on the y2 side in the y direction.
  • the positions of the flat portions 611 of the plurality of third bonding portions 61 in the z direction are set in accordance with the curvature of the support substrate 3. More specifically, as shown in FIG. 23, the positions of the plurality of third path sections 66 in the z direction are the same (or substantially the same). Furthermore, the positions of the plurality of third path portions 66 and the fourth path portions 67 in the z direction are the same (or substantially the same). The distance Gz in the z direction between the flat portions 611 of the plurality of third joints 61 and the fifth joints 63 is set in accordance with the curvature of the support substrate 3.
  • the distance Gz1, the distance Gz2, the distance Gz3, and the distance Gz4 are set in order from the distance Gz of the third joint 61 located on the y2 side in the y direction.
  • the curved imaginary line in the figure shows the curved shape of the curved second main surface 301B of the support substrate 3 in an exaggerated manner for convenience of understanding.
  • the second main surface 301B is curved such that the center portion in the y direction is located on the z2 side in the z direction, and both end portions in the y direction are located on the z1 side in the z direction.
  • distance Gz1 is smaller than distance Gz2.
  • the distance Gz4 is smaller than the distance Gz3.
  • the distance Gz1 and the distance Gz4 are, for example, substantially the same, and the distance Gz2 and the distance Gz3 are substantially the same.
  • the difference between the distance Gz1 and the distance Gz2 is, for example, about 40 ⁇ m.
  • the difference between the distances Gz3 and Gz4 is, for example, about 40 ⁇ m.
  • the thickness of the conductive bonding material 69 is, for example, 60 ⁇ m or more and 120 ⁇ m or less. Note that the magnitude relationship between the distances Gz1 to Gz4 is appropriately set depending on the direction and amount of curvature of the support substrate 3 (second main surface 301B).
  • the thickness t2 of the first inclined portion 612 is thinner than the thickness t1 of the flat portion 611. Further, the thickness t2 of the first inclined portion 612 is thinner than the thickness t0 of the third path portion 66. Further, the thickness t1 of the flat portion 611 and the thickness t0 of the third path portion 66 are the same (or substantially the same).
  • an intermediate portion that will become the flat portion 611 and the first inclined portion 612 is formed in a metal plate material by cutting or the like.
  • one third joint portion 61 is formed by two intermediate portions.
  • a gap 619 is provided between these two intermediate portions.
  • the gap 619 is a portion where the gate finger 121 of the second main surface electrode 12 of the second semiconductor element 10B is positioned. Therefore, the size of the gap 619 is set to be approximately the same as or slightly larger than the y-direction dimension of the gate finger 121, for example.
  • the portions that will become the two flat portions 611 are sandwiched between, for example, a mold, and moved toward the z2 side in the z direction with respect to the third path portion 66 and the fourth path portion 67.
  • a portion of each of the two intermediate portions has an inclined shape, forming two first inclined portions 612.
  • the portion that becomes the first inclined portion 612 is subjected to tensile processing. Therefore, the thickness t2 is thinner than the thickness t1 and the thickness t0.
  • the dimension of the gap 619 in the y direction hardly changes before and after moving the mold toward the z2 side in the z direction.
  • the magnitudes of the distances Gz1 to Gz4 described above can be adjusted, for example, by the amount by which the mold is moved.
  • the sealing resin 8 includes a plurality of first semiconductor elements 10A, a plurality of second semiconductor elements 10B, a support substrate 3 (excluding the back surface 302), a first terminal 41, a second terminal 42, and a plurality of third terminals. 43, a portion of each of the fourth terminals 44, a portion of each of the plurality of control terminals 45, the control terminal support 48, the first conduction member 5, the second conduction member 6, and the plurality of wires 71 to 43.
  • the wires 74 and 74 are respectively covered.
  • the sealing resin 8 is made of, for example, black epoxy resin.
  • the sealing resin 8 is formed by, for example, molding.
  • the sealing resin 8 has, for example, a dimension in the x direction of about 35 mm to 60 mm, a dimension in the y direction, for example, about 35 mm to 50 mm, and a dimension in the z direction, for example, about 4 mm to 15 mm. These dimensions are the largest along each direction.
  • the sealing resin 8 has a resin main surface 81, a resin back surface 82, and a plurality of resin side surfaces 831 to 834.
  • the resin main surface 81 and the resin back surface 82 are separated in the z direction, as shown in FIGS. 10, 12, and 18.
  • the main resin surface 81 faces the z1 side in the z direction
  • the resin back surface 82 faces the z2 side in the z direction.
  • a plurality of control terminals 45 protrude from the main resin surface 81.
  • the resin back surface 82 has a frame shape that surrounds the back surface 302 of the support substrate 3 (the lower surface of the back metal layer 33) in plan view.
  • the back surface 302 of the support substrate 3 is exposed from the resin back surface 82, and is flush with the resin back surface 82, for example.
  • Each of the plurality of resin side surfaces 831 to 834 is connected to both the resin main surface 81 and the resin back surface 82, and is sandwiched between them in the z direction. As shown in FIG. 4 and the like, the resin side surface 831 and the resin side surface 832 are separated from each other in the x direction.
  • the resin side surface 831 faces the x2 side in the x direction
  • the resin side surface 832 faces the x1 side in the x direction.
  • Two third terminals 43 protrude from the resin side surface 831, and a first terminal 41, a second terminal 42, and a fourth terminal 44 protrude from the resin side surface 832.
  • the resin side surface 833 and the resin side surface 834 are separated from each other in the y direction.
  • the resin side surface 833 faces the y2 side in the y direction
  • the resin side surface 834 faces the y1 side in the y direction.
  • a plurality of recesses 832a are formed in the resin side surface 832.
  • Each recessed portion 832a is a portion depressed in the x direction in plan view.
  • the plurality of recesses 832a include those formed between the first terminal 41 and the fourth terminal 44 and those formed between the second terminal 42 and the fourth terminal 44 in plan view.
  • the plurality of recesses 832a are provided to increase the creepage distance along the resin side surface 832 between the first terminal 41 and the fourth terminal 44, and the creepage distance along the resin side surface 832 between the second terminal 42 and the fourth terminal 44. It is provided.
  • the sealing resin 8 has a plurality of first protrusions 851, a plurality of second protrusions 852, and a resin cavity 86, as shown in FIGS. 12 and 13.
  • Each of the plurality of first protrusions 851 protrudes from the main resin surface 81 in the z direction.
  • the plurality of first protrusions 851 are arranged near the four corners of the sealing resin 8 in plan view.
  • a first protrusion end surface 851a is formed at the tip of each first protrusion 851 (end on the z1 side in the z direction).
  • Each first protruding end surface 851a of the plurality of first protrusions 851 is substantially parallel to the main resin surface 81 and on the same plane (xy plane).
  • Each first protrusion 851 is, for example, shaped like a hollow truncated cone with a bottom.
  • the plurality of first protrusions 851 are used as spacers when the semiconductor device A1 is mounted on a control circuit board or the like of a device that uses a power source generated by the semiconductor device A1.
  • Each of the plurality of first protrusions 851 has a recess 851b and an inner wall surface 851c formed in the recess 851b.
  • the shape of each first protrusion 851 may be columnar, and is preferably columnar.
  • the recess 851b has a cylindrical shape
  • the inner wall surface 851c has a single perfect circular shape when viewed from above.
  • the semiconductor device A1 may be mechanically fixed to a control circuit board or the like by a method such as screwing.
  • a female thread can be formed on the inner wall surface 851c of the recess 851b in the plurality of first protrusions 851.
  • Insert nuts may be embedded in the recesses 851b of the plurality of first protrusions 851.
  • the plurality of second protrusions 852 protrude from the main resin surface 81 in the z direction, as shown in FIG. 13 and the like.
  • the plurality of second protrusions 852 overlap the plurality of control terminals 45 in plan view.
  • Each metal pin 452 of the plurality of control terminals 45 protrudes from each second protrusion 852 .
  • Each second protrusion 852 has a truncated cone shape.
  • the second protrusion 852 covers the holder 451 and a portion of the metal pin 452 at each control terminal 45 .
  • the first terminal 41 and the second conductive member 6 are integrally formed. Thereby, compared to a configuration in which the first terminal 41 and the second conductive member 6 are joined, it is possible to reduce the number of joining steps in the manufacturing process of the semiconductor device A1. Moreover, it is possible to avoid cracking, peeling, etc. from occurring at the bonded portion when the semiconductor device A1 is used. Therefore, it is possible to simplify the manufacturing process of the semiconductor device A1 or improve its reliability during use.
  • the second terminal 42 and the second conductive member 6 are integrally formed. Thereby, compared to a configuration in which the second terminal 42 and the second conductive member 6 are joined, it is possible to reduce the number of joining steps in the manufacturing process of the semiconductor device A1. Moreover, it is possible to avoid cracking, peeling, etc. from occurring at the bonded portion when the semiconductor device A1 is used. Therefore, it is possible to simplify the manufacturing process of the semiconductor device A1 or improve its reliability during use.
  • the second conductive member 6 has a first stepped portion 602 connected to the first terminal 41. Thereby, the rigidity of the connecting portion between the second conductive member 6 and the first terminal 41 can be increased.
  • the second conductive member 6 has a second stepped portion 603 connected to the second terminal 42. Thereby, the rigidity of the connecting portion between the second conductive member 6 and the second terminal 42 can be increased.
  • the third joint part 61 has two flat parts 611 and two first slope parts 612.
  • the two first inclined parts 612 are connected to the outside of the two flat parts 611 in the y direction. Therefore, the current flowing through the second main surface electrode 12 flows from the second main surface electrode 12 to both sides in the y direction via the flat part 611 and the first slope part 612. Thereby, it is possible to suppress the current flowing through the second main surface electrode 12 from concentrating in one place.
  • the two flat parts 611 are separated in the y direction. This allows current to flow reliably through both the two flat parts 611 and the two first slope parts 612, which is preferable for suppressing current concentration.
  • the gate finger 121 of the second main surface electrode 12 can be placed between them.
  • One third joint portion 61 is arranged between two third path portions 66 adjacent in the y direction. Thereby, it is possible to distribute the current flowing through the second main surface electrode 12 of one second semiconductor element 10B to the two third path sections 66.
  • the positions of the flat portions 611 of the plurality of third bonding portions 61 in the z direction are set in accordance with the curvature of the support substrate 3 (second main surface 301B). Thereby, it is possible to make the distances in the z direction between the flat portions 611 of the plurality of third bonding portions 61 and the second main surface electrodes 12 of the plurality of second semiconductor elements 10B more uniform.
  • the thickness of the conductive bonding material 69 that joins the second principal surface electrode 12 of one of the second semiconductor elements 10B and the flat portion 611 of the third bonding portion 61 becomes unduly thin, and the conductive It is possible to suppress the occurrence of cracks and peeling in the bonding material 69, and it is possible to suppress shortening of the product life.
  • the distance Gz in the z direction between the flat portions 611 of the plurality of third joint portions 61 and the third path portion 66 is set in accordance with the curvature of the support substrate 3 (second main surface 301B).
  • the third path portion 66, the fourth path portion 67, etc. are formed into a flat shape, for example, regardless of the curvature of the support substrate 3, and when the plurality of third joint portions 61 are formed, the third path portion 66, the fourth path portion 67, etc. , the curvature of the support substrate 3 may be considered.
  • the thickness t2 of the first inclined portion 612 is thinner than the thickness t1 of the flat portion 611.
  • Such a configuration can be formed by the above-mentioned tensile processing using a mold. In this case, there is an advantage that the size of the gap 619 can be easily controlled to a desired size.
  • 26 to 37 illustrate variations and other embodiments of the present disclosure.
  • the same or similar elements as in the above embodiment are given the same reference numerals as in the above embodiment.
  • the configurations of each part in each modification and each embodiment can be combined with each other as appropriate within a range that does not cause technical contradiction.
  • 26 and 27 show a first modification of the semiconductor device A1.
  • the second conductive member 6 does not have the above-described first step portion 602 and second step portion 603.
  • the position of the first terminal 41 in the z-direction is the same (or substantially the same) as the position of the first strip portion 641 of the first path portion 64 in the z-direction. That is, the first terminal 41 and the first strip portion 641 are connected to form an integral flat plate.
  • the position of the second terminal 42 in the z-direction is the same as the position of the second strip portion 651 of the second path portion 65 in the z-direction. That is, the second terminal 42 and the second strip portion 651 are connected to form an integral flat plate.
  • the specific shape of the connecting portion between the second conductive member 6, the first terminal 41, and the second terminal 42 is not limited at all.
  • the semiconductor device A2 of this embodiment differs from the above-described embodiment mainly in the configuration of the second conductive member 6.
  • the dimension in the x direction of the fourth path portion 67 of the second conductive member 6 is the same as that in the x direction of the fourth path portion 67 in the above-described embodiment.
  • larger than the dimensions of The fourth path portion 67 has a size that overlaps both the first conductive portion 32A and the second conductive portion 32B when viewed in the z direction.
  • the dimension of the third path section 66 in the x direction is significantly smaller than the dimension of the fourth path section 67 in the x direction.
  • the gap between the fourth path portion 67 and the third joint portion 61 in the x direction is smaller than the dimension of the third joint portion 61 in the x direction.
  • the second conductive member 6, the first terminal 41, and the second terminal 42 are connected to each other via a conductive bonding material 69. It is joined. That is, the second conductive member 6, the first terminal 41, and the second terminal 42 are not integrally formed.
  • the conductive bonding material 69 is, for example, solder, metal paste material, or sintered metal.
  • the second conductive member 6 has a fourth joint 62 and a fifth joint 63.
  • the fourth joint portion 62 is connected to the end of the first path portion 64 on the x1 side in the x direction.
  • the fourth joint portion 62 is joined to the first terminal 41 by a conductive joining material 69.
  • the fifth joint portion 63 is connected to the end of the second path portion 65 on the x1 side in the x direction.
  • the fifth bonding portion 63 is bonded to the second terminal 42 by a conductive bonding material 69.
  • the thermistor 17 is not provided in the first support portion 48A. Therefore, the semiconductor device A2 does not include the first control terminal 46C and the first control terminal 46D in the above embodiment.
  • the second conductive member 6, the first terminal 41, and the second terminal 42 may not be integrally formed.
  • the fourth path portion 67 has a large dimension in the x direction, for example, larger than the dimension in the x direction of the third path portion 66, current concentration in the fourth path portion 67 can be further suppressed.
  • the third joint portion 61 has two second slope portions 613 in addition to two flat portions 611 and two first slope portions 612.
  • the two second inclined portions 613 are spaced apart from each other in the y direction and extend from the fourth path portion 67 toward the x2 side in the x direction.
  • the two second inclined parts 613 are individually connected to the two flat parts 611.
  • the second inclined portion 613 is inclined so that the further it goes from the flat portion 611 toward the x1 side in the x direction, the more it is located on the z1 side in the z direction.
  • a plurality of openings 618 are formed corresponding to the plurality of second slopes 613.
  • the plurality of openings 618 are provided, for example, to prevent unintended cracks from occurring in the second conductive member 6 during tension processing (drawing processing) when forming the third joint portion 61.
  • the third joint portion 61 includes two third slope portions 614 in addition to two flat portions 611, two first slope portions 612, and two second slope portions 613. has. Further, the second conductive member 6 further includes a plurality of fifth path portions 68.
  • the plurality of fifth path portions 68 are connected to the ends of the plurality of third path portions 66 on the x2 side in the x direction, and extend on both sides in the y direction.
  • the two third inclined portions 614 are spaced apart from each other in the y direction and extend from the fifth path portion 68 toward the x1 side in the x direction.
  • the two third inclined parts 614 are individually connected to the two flat parts 611.
  • the third inclined portion 614 is inclined so that the further it goes from the flat portion 611 toward the x2 side in the x direction, the more it is located on the z1 side in the z direction.
  • a plurality of openings 617 are formed corresponding to the plurality of third slope portions 614.
  • the plurality of openings 617 are provided, for example, to avoid unintended cracks or the like from occurring in the second conductive member 6 during tension processing (drawing processing) when forming the third joint portion 61.
  • the third joint portion 61 further includes two third slope portions 614, current concentration can be further suppressed.
  • the openings 617 and 618 may not be provided as appropriate depending on the processing conditions of the tension processing (drawing processing).
  • Vehicle B is, for example, an electric vehicle (EV).
  • EV electric vehicle
  • vehicle B includes an on-vehicle charger 91, a storage battery 92, and a drive system 93.
  • Electric power is wirelessly supplied to the on-vehicle charger 91 from a power supply facility (not shown) installed outdoors.
  • the means for supplying power from the power supply facility to the on-vehicle charger 91 may be wired.
  • the on-vehicle charger 91 includes a step-up DC-DC converter.
  • the voltage of the power supplied to the on-vehicle charger 91 is boosted by the converter and then supplied to the storage battery 92 .
  • the boosted voltage is, for example, 600V.
  • the drive system 93 drives the vehicle B.
  • Drive system 93 includes an inverter 931 and a drive source 932.
  • Semiconductor device A10 constitutes a part of inverter 931.
  • the power stored in the storage battery 92 is supplied to the inverter 931.
  • the power supplied from the storage battery 92 to the inverter 931 is DC power.
  • a step-up DC-DC converter may be further provided between the storage battery 92 and the inverter 931.
  • Inverter 931 converts DC power into AC power.
  • the inverter 931 including the semiconductor device A10 is electrically connected to a drive source 932.
  • Drive source 932 includes an AC motor and a transmission.
  • the AC motor rotates and the rotation is transmitted to the transmission.
  • the transmission rotates the drive shaft of vehicle B after appropriately reducing the number of rotations transmitted from the AC motor.
  • vehicle B is driven.
  • the semiconductor device A10 in the inverter 931 is necessary to output AC power whose frequency is appropriately changed in order to correspond to the required rotational speed of the AC motor.
  • the semiconductor device according to the present disclosure is not limited to the embodiments described above.
  • the specific configuration of each part of the semiconductor device according to the present disclosure can be changed in design in various ways.
  • a first conductive portion having a first main surface facing one side in the thickness direction and located on one side in a first direction perpendicular to the thickness direction; and a second main surface facing one side in the thickness direction.
  • a support substrate having a second conductive portion having a surface and located on the other side in the first direction; a plurality of first semiconductor elements mounted on the first conductive part, each having a switching function, and arranged in a second direction perpendicular to both the thickness direction and the first direction; a plurality of second semiconductor elements mounted on the second conductive part, each having a switching function, and arranged in the second direction; a first terminal protruding toward one side in the first direction with respect to the first conductive part; a first conductive member that connects the plurality of first semiconductor elements and the second conductive part; a second conductive member that connects the plurality of second semiconductor elements and the first terminal; a sealing resin that covers the plurality of first semiconductor elements, the plurality of second semiconductor elements, the first conductive member and the second
  • a semiconductor device having a slope portion Appendix 2.
  • the second semiconductor element has a first main surface electrode, a second main surface electrode, and a third main surface electrode located on one side in the thickness direction,
  • Appendix 4. The semiconductor device according to appendix 3, wherein the second main surface electrode has a gate finger located between the two flat parts in the second direction.
  • the second conductive member includes a first path portion interposed between the plurality of third joint portions and the first terminal, and a second path portion interposed between the plurality of third joint portions and the second terminal.
  • a plurality of third path portions each extending in the first direction, one side end of the plurality of third path portions in the first direction, connected to the first path portion and the second path portion; a fourth path portion extending in the second direction; 5.
  • the semiconductor device according to appendix 3 or 4 wherein the first inclined portion extends from the third path portion in the second direction when viewed in the thickness direction. Appendix 6.
  • one third joint portion is disposed between adjacent third path portions in the second direction;
  • Appendix 7. The semiconductor device according to appendix 6, wherein the thickness of the first sloped portion is equal to or less than the thickness of the flat portion.
  • Appendix 8. The semiconductor device according to appendix 7, wherein a thickness of the first inclined portion is less than or equal to a thickness of the third path portion.
  • Appendix 9. The semiconductor device according to appendix 8, wherein the thickness of the flat portion and the thickness of the third path portion are the same (or substantially the same).
  • Appendix 10. 9. The semiconductor device according to any one of appendices 5 to 9, wherein the third bonding portion has two second inclined portions that are individually connected to the two flat portions on one side in the first direction. Appendix 11.
  • Appendix 12. The semiconductor device according to any one of appendices 5 to 11, wherein the first terminal and the second conductive member are integrally formed.
  • Appendix 13. The semiconductor device according to appendix 12, wherein the second terminal and the second conductive member are integrally formed.
  • Appendix 14. 14 The semiconductor device according to attachment 13, wherein the second conductive portion has a first step portion interposed between the first terminal and the first path portion.
  • the first bonding portion has two flat portions, each of which is bonded to the first semiconductor element and arranged in the second direction, At least one of the positions of the flat parts of the plurality of first joint parts in the thickness direction and the positions of the flat parts of the plurality of third joint parts in the thickness direction are determined by the curvature of the support substrate.
  • the semiconductor device according to appendix 16 wherein positions of the flat portions of the plurality of third bonding portions in the thickness direction are set to correspond to curvature of the support substrate.
  • a driving source A semiconductor device according to any one of Supplementary Notes 1 to 17, The vehicle, wherein the semiconductor device is electrically connected to the drive source.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、支持基板と、複数の第１半導体素子と、複数の第２半導体素子と、第１端子と、前記複数の第１半導体素子と第２導電部とを導通させる第１導通部材と、前記複数の第２半導体素子と前記第１端子とを導通させる第２導通部材と、封止樹脂と、を備え、前記第１導通部材は、前記複数の第１半導体素子に接合された複数の第１接合部と、前記第２導電部に接合された第２接合部と、を有し、前記第２導通部材は、前記複数の第２半導体素子に接合された複数の第３接合部を有し、前記第３接合部は、各々が前記第２半導体素子に接合され且つｙ方向に並んだ２つの平坦部と、前記２つの平坦部に対してｙ方向の外側に繋がる２つの第１傾斜部と、を有する。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家電や情報端末、自動車用機器まであらゆる電子機器に搭載される。特許文献１には、従来の半導体装置（パワーモジュール）が開示されている。特許文献１に記載の半導体装置は、半導体素子、および、支持基板（セラミック基板）を備えている。半導体素子は、たとえばＳｉ（シリコン）製のＩＧＢＴである。支持基板は、半導体素子を支持する。支持基板は、絶縁性の基材と、基材の両面に積層された導体層とを含む。基材は、たとえばセラミックからなる。各導体層は、たとえばＣｕ（銅）からなり、一方の導体層には、半導体素子が接合される。半導体素子は、たとえば封止樹脂により覆われている。
特開２０２１－１９０５０５号公報
　パワーモジュールの製造工程の簡略化、または使用時の信頼性向上を図るには、パワーモジュール内の導通経路を構成する部材構造をより簡素化することが好ましい。
　また、パワーモジュールの大電流化を図るためには、パワーモジュール内の導通経路における電流集中を抑制することが好ましい。
　また、パワーモジュールの構成部材に湾曲等の変形が生じた場合であっても、製品寿命の短縮を抑制することが好ましい。
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、導通経路を構成する部材構造をより簡素化することが可能な半導体装置を提供することをその一の課題とする。また、本開示は、パワーモジュール内の導通経路における電流集中を抑制することが可能な半導体装置を提供することを他の課題とする。また、本開示は、構成部材に湾曲等の変形が生じた場合であっても、製品寿命の短縮を抑制することが可能な半導体装置を提供することを他の課題とする。
　本開示の一の側面によって提供される半導体装置は、厚さ方向の一方側を向く第１主面を有し且つ前記厚さ方向と直交する第１方向の一方側に位置する第１導電部、および前記厚さ方向の一方側を向く第２主面を有し且つ前記第１方向の他方側に位置する第２導電部、を有する支持基板と、前記第１導電部に搭載され且つ各々がスイッチング機能を有するとともに前記厚さ方向および前記第１方向の双方に直交する第２方向に配列された複数の第１半導体素子と、前記第２導電部に搭載され且つ各々がスイッチング機能を有するとともに前記第２方向に配列された複数の第２半導体素子と、前記第１導電部に対して前記第１方向の一方側に突出する第１端子と、前記複数の第１半導体素子と前記第２導電部とを導通させる第１導通部材と、前記複数の第２半導体素子と前記第１端子とを導通させる第２導通部材と、前記複数の第１半導体素子、前記複数の第２半導体素子、前記第１導通部材および前記第２導通部材と、前記支持基板および前記第１端子それぞれの一部と、を覆う封止樹脂と、を備える。前記第１導通部材は、前記複数の第１半導体素子に接合された複数の第１接合部と、前記第２導電部に接合された第２接合部と、を有する。前記第２導通部材は、前記複数の第２半導体素子に接合された複数の第３接合部を有する。前記第３接合部は、各々が前記第２半導体素子に接合され且つ前記第２方向に並んだ２つの平坦部と、前記２つの平坦部に対して前記第２方向の外側に繋がる２つの第１傾斜部と、を有する。
　上記構成によれば、パワーモジュール内の導通経路における電流集中を抑制することが可能な半導体装置を提供することができる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図３は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図４は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図５は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図６は、本開示の第１実施形態に係る半導体装置を示す要部側面図である。 図７は、本開示の第１実施形態に係る半導体装置を示す要部拡大平面図である。 図８は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図９は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図１０は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図１１は、本開示の第１実施形態に係る半導体装置を示す底面図である。 図１２は、図５のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図１５は、本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図１６は、図５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。 図２１は、本開示の第１実施形態に係る半導体装置の第２導通部材を示す斜視図である。 図２２は、本開示の第１実施形態に係る半導体装置の第２導通部材を示す平面図である。 図２３は、本開示の第１実施形態に係る半導体装置の第２導通部材を示す正面図である。 図２４は、本開示の第１実施形態に係る半導体装置の第２導通部材を示す要部拡大正面図である。 図２５は、本開示の第１実施形態に係る半導体装置の第２導通部材を示す側面図である。 図２６は、本開示の第１実施形態に係る半導体装置の第１変形例を示す断面図である。 図２７は、本開示の第１実施形態に係る半導体装置の第１変形例を示す断面図である。 図２８は、本開示の第２実施形態に係る半導体装置を示す要部斜視図である。 図２９は、本開示の第２実施形態に係る半導体装置を示す要部斜視図である。 図３０は、本開示の第２実施形態に係る半導体装置を示す要部平面図である。 図３１は、図３０のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図３２は、図３０のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。 図３３は、図３０のＸＸＸＩＩＩ－ＸＸＸＩＩＩ線に沿う断面図である。 図３４は、本開示の第２実施形態に係る半導体装置の第２導通部材を示す斜視図である。 図３５は、本開示の第２実施形態に係る半導体装置の第２導通部材を示す平面図である。 図３６は、本開示の第２実施形態に係る半導体装置の第２導通部材の第１変形例を示す平面図である。 図３７は、本開示の第２実施形態に係る半導体装置の第２導通部材の第２変形例を示す平面図である。 図３８は、本開示の半導体装置が搭載された車両の概要図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。
　図１～図２５は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、複数の第１半導体素子１０Ａ、複数の第２半導体素子１０Ｂ、支持基板３、第１端子４１、第２端子４２、複数の第３端子４３、第４端子４４、複数の制御端子４５、制御端子支持体４８、第１導通部材５、第２導通部材６および封止樹脂８を備えている。
　図１は、半導体装置Ａ１を示す斜視図である。図２、図３は、半導体装置Ａ１を示す要部斜視図である。図４は、半導体装置Ａ１を示す平面図である。図５は、半導体装置Ａ１を示す要部平面図である。図６は、半導体装置Ａ１を示す要部側面図である。図７は、半導体装置Ａ１を示す要部拡大平面図である。図８、図９は、半導体装置Ａ１を示す要部平面図である。図１０は、半導体装置Ａ１を示す側面図である。図１１は、半導体装置Ａ１を示す底面図である。図１２は、図５のＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４、図１５は、半導体装置Ａ１を示す要部拡大断面図である。図１６は、図５のＸＶＩ－ＸＶＩ線に沿う断面図である。図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。図２１は、半導体装置Ａ１の第２導通部材６を示す斜視図である。図２２は、半導体装置Ａ１の第２導通部材６を示す平面図である。図２３は、半導体装置Ａ１の第２導通部材６を示す正面図である。図２４は、半導体装置Ａ１の第２導通部材を示す要部拡大正面図である。図２５は、半導体装置Ａ１の第２導通部材６を示す側面図である。
　これらの図において、ｚ方向は、本開示の厚さ方向の一例であり、ｘ方向は、本開示の第１方向の一例であり、ｙ方向は、本開示の第２方向の一例である。また、ｘ方向の一方側をｘ方向のｘ１側、ｘ方向の他方側をｘ方向のｘ２側と称する。また、ｙ方向の一方側をｙ方向のｙ１側、ｙ方向の他方側をｙ方向のｙ２側と称する。また、ｚ方向の一方側をｚ方向のｚ１側、ｚ方向の他方側をｚ方向のｚ２側と称する。
　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、半導体装置Ａ１の機能中枢となる電子部品である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂの構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料である。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＮ（窒化ガリウム）あるいはＣ（ダイヤモンド）などであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップである。本実施形態においては、第１半導体素子１０Ａおよび第２半導体素子１０ＢがＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などの他のトランジスタであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、いずれも同一素子である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。
　第１半導体素子１０Ａおよび第２半導体素子１０Ｂはそれぞれ、図１４、図１５に示すように、素子主面１０１および素子裏面１０２を有する。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて、素子主面１０１と素子裏面１０２とはｚ方向に離隔する。素子主面１０１は、ｚ方向のｚ１側を向き、素子裏面１０２は、ｚ方向のｚ２側を向く。
　本実施形態では、半導体装置Ａ１は、４つの第１半導体素子１０Ａと４つの第２半導体素子１０Ｂとを備えているが、第１半導体素子１０Ａの数および第２半導体素子１０Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて適宜変更される。図８、図９の例では、第１半導体素子１０Ａおよび第２半導体素子１０Ｂがそれぞれ４個ずつ配置される。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、それぞれ２個または３個でもよく、それぞれ５個以上でもよい。第１半導体素子１０Ａの数と第２半導体素子１０Ｂの数とは、等しくてもよく、異なってもよい。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、半導体装置Ａ１が取り扱う電流容量によって決定される。
　半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路として構成される。この場合、複数の第１半導体素子１０Ａは、半導体装置Ａ１の上アーム回路を構成し、複数の第２半導体素子１０Ｂは、下アーム回路を構成する。上アーム回路において、複数の第１半導体素子１０Ａは互いに並列に接続され、下アーム回路において、複数の第２半導体素子１０Ｂは互いに並列に接続される。各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、直列に接続され、ブリッジ層を構成する。
　複数の第１半導体素子１０Ａはそれぞれ、図８、図９および図１９などに示すように、後述の支持基板３の第１導電部３２Ａに搭載されている。図８、図９に示す例では、複数の第１半導体素子１０Ａは、たとえばｙ方向に並んでおり、互いに離隔している。各第１半導体素子１０Ａは、導電性接合材１９を介して、第１導電部３２Ａに導通接合されている。各第１半導体素子１０Ａは、第１導電部３２Ａに接合された際、素子裏面１０２が第１導電部３２Ａに対向する。なお、本実施形態とは異なり、複数の第１半導体素子１０Ａは、ＤＢＣ基板等の一部とは異なる金属部材に搭載されていてもよい。この場合、当該金属部材が本開示における第１導電部に相当する。この金属部材は、たとえば第１導電部３２Ａに支持されていてもよい。
　複数の第２半導体素子１０Ｂはそれぞれ、図８、図９および図１８などに示すように、後述の支持基板３の第２導電部３２Ｂに搭載されている。図８、図９に示す例では、複数の第２半導体素子１０Ｂは、たとえばｙ方向に並んでおり、互いに離隔している。各第２半導体素子１０Ｂは、導電性接合材１９を介して、第２導電部３２Ｂに導通接合されている。各第２半導体素子１０Ｂは、第２導電部３２Ｂに接合された際、素子裏面１０２が第２導電部３２Ｂに対向する。図９から理解されるように、ｘ方向に見て、複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、重なっているが、重なっていなくてもよい。なお、本実施形態とは異なり、複数の第２半導体素子１０Ｂは、ＤＢＣ基板等の一部とは異なる金属部材に搭載されていてもよい。この場合、当該金属部材が本開示における第２導電部に相当する。この金属部材は、たとえば第２導電部３２Ｂに支持されていてもよい。
　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５を有する。以下で説明する第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５の構成は、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて共通する。第１主面電極１１、第２主面電極１２および第３主面電極１３は、素子主面１０１に設けられている。第１主面電極１１、第２主面電極１２および第３主面電極１３は、図示しない絶縁膜により絶縁されている。裏面電極１５は、素子裏面１０２に設けられている。
　第１主面電極１１は、たとえばゲート電極であって、第１半導体素子１０Ａ（第２半導体素子１０Ｂ）を駆動させるための駆動信号（たとえばゲート電圧）が入力される。第１半導体素子１０Ａ（第２半導体素子１０Ｂ）において、第２主面電極１２は、たとえばソース電極であって、ソース電流が流れる。本実施形態の第２主面電極１２は、ゲートフィンガー１２１を有する。ゲートフィンガー１２１は、たとえばｘ方向に延びる線状の絶縁体からなり、第２主面電極１２をｙ方向に２分割している。第３主面電極１３は、たとえばソースセンス電極であって、ソース電流が流れる。裏面電極１５は、たとえばドレイン電極であって、ドレイン電流が流れる。裏面電極１５は、素子裏面１０２の略全域を覆っている。裏面電極１５は、たとえばＡｇ（銀）めっきにより構成される。
　各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、第１主面電極１１（ゲート電極）に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。導通状態では、裏面電極１５（ドレイン電極）から第２主面電極１２（ソース電極）に電流が流れ、遮断状態では、この電流が流れない。つまり、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、スイッチング動作を行う。半導体装置Ａ１は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂのスイッチング機能により、１つの第４端子４４と２つの第１端子４１および第２端子４２との間に入力される直流電圧をたとえば交流電圧に変換して、第３端子４３から交流電圧を出力する。
　半導体装置Ａ１では、図５、図８、図９などに示すように、サーミスタ１７を備える。サーミスタ１７は、温度検出用センサとして用いられる。なお、サーミスタ１７の他に、たとえば感温ダイオード等を備える構成であってもよいし、サーミスタ１７等を備えない構成であってもよい。
　支持基板３は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂを支持する。支持基板３の具体的構成は何ら限定されず、たとえばＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板で構成される。支持基板３は、絶縁層３１、第１金属層３２および裏面金属層３３を含む。第１金属層３２は、第１導電部３２Ａおよび第２導電部３２Ｂを含む。支持基板３のｚ方向の寸法は、たとえば０．４ｍｍ以上３．０ｍｍ以下である。
　絶縁層３１は、たとえば熱伝導性の優れたセラミックスである。このようなセラミックスとしては、たとえばＳｉＮ（窒化ケイ素）がある。絶縁層３１は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。絶縁層３１は、たとえば平面視矩形状である。絶縁層３１のｚ方向の寸法は、たとえば０．０５ｍｍ以上１．０ｍｍ以下である。
　第１導電部３２Ａは、複数の第１半導体素子１０Ａを支持し、第２導電部３２Ｂは、複数の第２半導体素子１０Ｂを支持する。第１導電部３２Ａおよび第２導電部３２Ｂは、絶縁層３１の上面（ｚ方向のｚ１側を向く面）に形成されている。第１導電部３２Ａおよび第２導電部３２Ｂの構成材料は、たとえばＣｕ（銅）を含む。当該構成材料はＣｕ（銅）以外のたとえばＡｌ（アルミニウム）を含んでいてもよい。第１導電部３２Ａおよび第２導電部３２Ｂは、ｘ方向に離隔する。第１導電部３２Ａは、第２導電部３２Ｂのｘ方向のｘ１側に位置する。第１導電部３２Ａおよび第２導電部３２Ｂはそれぞれ、たとえば平面視矩形状である。第１導電部３２Ａおよび第２導電部３２Ｂは、第１導通部材５および第２導通部材６とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。
　第１導電部３２Ａは、第１主面３０１Ａを有する。第１主面３０１Ａは、ｚ方向のｚ１側を向く平面である。第１導電部３２Ａの第１主面３０１Ａには、導電性接合材１９を介して複数の第１半導体素子１０Ａがそれぞれ接合されている。第２導電部３２Ｂは、第２主面３０１Ｂを有する。第２主面３０１Ｂは、ｚ方向のｚ１側を向く平面である。第２導電部３２Ｂの第２主面３０１Ｂには、導電性接合材１９を介して複数の第２半導体素子１０Ｂが接合されている。導電性接合材１９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。第１導電部３２Ａおよび第２導電部３２Ｂのｚ方向の寸法は、たとえば０．１ｍｍ以上１．５ｍｍ以下である。
　裏面金属層３３は、絶縁層３１の下面（ｚ方向のｚ２側を向く面）に形成されている。裏面金属層３３の構成材料は、第１金属層３２の構成材料と同じである。裏面金属層３３は、裏面３０２を有する。裏面３０２は、ｚ方向のｚ２側を向く平面である。裏面３０２は、図１１に示す例では、たとえば封止樹脂８から露出する。裏面３０２には、図示しない放熱部材（たとえばヒートシンク）などが取り付け可能である。裏面３０２は、封止樹脂８から露出せず、封止樹脂８に覆われていてもよい。裏面金属層３３は、平面視において、第１導電部３２Ａおよび第２導電部３２Ｂの双方に重なる。
　第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４はそれぞれ、板状の金属板からなる。この金属板は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。図１～図５、図８、図９および図１１に示す例では、半導体装置Ａ１は、１つずつの第１端子４１、第２端子４２および第４端子４４と、２つの第３端子４３とを備えているが、各端子の個数は何ら限定されない。
　第１端子４１、第２端子４２および第４端子４４には、電力変換対象となる直流電圧が入力される。第４端子４４は正極（Ｐ端子）であり、第１端子４１および第２端子４２はそれぞれ負極（Ｎ端子）である。複数の第３端子４３から、第１半導体素子１０Ａおよび第２半導体素子１０Ｂにより電力変換された交流電圧が出力される。第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４はそれぞれ、封止樹脂８に覆われた部分と封止樹脂８から露出した部分とを含む。
　第４端子４４は、図１３に示すように、第１導電部３２Ａに導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。第４端子４４は、図８、図９などに示すように、複数の第１半導体素子１０Ａおよび第１導電部３２Ａに対して、ｘ方向のｘ１側に位置する。第４端子４４は、第１導電部３２Ａに導通し、かつ、第１導電部３２Ａを介して、各第１半導体素子１０Ａの裏面電極１５（ドレイン電極）に導通する。
　第１端子４１と第２端子４２とは、第２導通部材６に導通している。本実施形態においては、第１端子４１と第２導通部材６とは、一体的に形成されている。第１端子４１と第２導通部材６とが一体的に形成されているとは、たとえば単一の金属板材料に対して切断加工および折り曲げ加工等を施すことによって形成されており、互いを接合するための接合材等を含まない構成をいう。また、本実施形態においては、第２端子４２と第２導通部材６とは、一体的に形成されている。なお、第１端子４１および第２端子４２は、第２導通部材６と導通する構成であればよく、本実施形態とは異なり、互いを接合する接合部を有する構成であってもよい。第１端子４１および第２端子４２はそれぞれ、図５、図８などに示すように、複数の第１半導体素子１０Ａおよび第１導電部３２Ａに対して、ｘ方向のｘ１側に位置する。第１端子４１および第２端子４２はそれぞれ、第２導通部材６に導通し、かつ、第２導通部材６を介して、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）に導通する。
　図１～図５および図１１などに示すように、第１端子４１、第２端子４２および第４端子４４はそれぞれ、半導体装置Ａ１において、封止樹脂８からｘ方向のｘ１側に突き出ている。第１端子４１、第２端子４２および第４端子４４は、互いに離隔している。第１端子４１および第２端子４２は、ｙ方向において第４端子４４を挟んで互いに反対側に位置する。第１端子４１は、第４端子４４のｙ方向のｙ１側に位置し、第２端子４２は、第４端子４４のｙ方向のｙ２側に位置する。第１端子４１、第２端子４２および第４端子４４は、ｙ方向に視て互いに重なる。
　２つの第３端子４３はそれぞれ、図８、図９および図１２から理解されるように、第２導電部３２Ｂに導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。２つの第３端子４３はそれぞれ、図８などに示すように、複数の第２半導体素子１０Ｂおよび第２導電部３２Ｂに対して、ｘ方向のｘ２側に位置する。各第３端子４３は、第２導電部３２Ｂに導通し、かつ、第２導電部３２Ｂを介して、各第２半導体素子１０Ｂの裏面電極１５（ドレイン電極）に導通する。なお、第３端子４３の数は、２つに限定されず、たとえば１つであってもよいし、３つ以上であってもよい。たとえば、第３端子４３が１つである場合、第２導電部３２Ｂのｙ方向における中央部分につながっていることが望ましい。
　複数の制御端子４５はそれぞれ、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂを制御するためのピン状の端子である。複数の制御端子４５は、複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄを含む。複数の第１制御端子４６Ａ～４６Ｅは、各第１半導体素子１０Ａの制御などに用いられる。複数の第２制御端子４７Ａ～４７Ｄは、各第２半導体素子１０Ｂの制御などに用いられる。
　複数の第１制御端子４６Ａ～４６Ｅは、ｙ方向に間隔を隔てて配置されている。各第１制御端子４６Ａ～４６Ｅは、図８、図１３および図２０などに示すように、制御端子支持体４８（後述の第１支持部４８Ａ）を介して、第１導電部３２Ａに支持される。各第１制御端子４６Ａ～４６Ｅは、図５および図８に示すように、ｘ方向において、複数の第１半導体素子１０Ａと、第１端子４１、第２端子４２および第４端子４４との間に位置する。
　第１制御端子４６Ａは、複数の第１半導体素子１０Ａの駆動信号入力用の端子（ゲート端子）である。第１制御端子４６Ａには、複数の第１半導体素子１０Ａを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。
　第１制御端子４６Ｂは、複数の第１半導体素子１０Ａのソース信号検出用の端子（ソースセンス端子）である。第１制御端子４６Ｂから、複数の第１半導体素子１０Ａの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。
　第１制御端子４６Ｃおよび第１制御端子４６Ｄは、サーミスタ１７に導通する端子である。
　第１制御端子４６Ｅは、複数の第１半導体素子１０Ａのドレイン信号検出用の端子（ドレインセンス端子）である。第１制御端子４６Ｅから、複数の第１半導体素子１０Ａの各裏面電極１５（ドレイン電極）に印加される電圧（ドレイン電流に対応した電圧）が検出される。
　複数の第２制御端子４７Ａ～４７Ｄは、ｙ方向に間隔を隔てて配置されている。各第２制御端子４７Ａ～４７Ｄは、図８および図１３などに示すように、制御端子支持体４８（後述の第２支持部４８Ｂ）を介して、第２導電部３２Ｂに支持される。各第２制御端子４７Ａ～４７Ｄは、図５および図８に示すように、ｘ方向において、複数の第２半導体素子１０Ｂと２つの第３端子４３との間に位置する。
　第２制御端子４７Ａは、複数の第２半導体素子１０Ｂの駆動信号入力用の端子（ゲート端子）である。第２制御端子４７Ａには、複数の第２半導体素子１０Ｂを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。第２制御端子４７Ｂは、複数の第２半導体素子１０Ｂのソース信号検出用の端子（ソースセンス端子）である。第２制御端子４７Ｂから、複数の第２半導体素子１０Ｂの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。第２制御端子４７Ｃおよび第２制御端子４７Ｄは、サーミスタ１７に導通する端子である。
　複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）はそれぞれ、ホルダ４５１および金属ピン４５２を含む。
　ホルダ４５１は、導電性材料からなる。ホルダ４５１は、図１４、図１５に示すように、導電性接合材４５９を介して、制御端子支持体４８（後述の第１金属層４８２）に接合されている。ホルダ４５１は、筒状部、上端鍔部および下端鍔部を含む。上端鍔部は、筒状部の上方につながり、下端鍔部は、筒状部の下方につながる。ホルダ４５１のうちの少なくとも上端鍔部および筒状部に、金属ピン４５２が挿通されている。ホルダ４５１は、封止樹脂８（後述の第２突出部８５２）に覆われている。
　金属ピン４５２は、ｚ方向に延びる棒状部材である。金属ピン４５２は、ホルダ４５１に圧入されることで支持されている。金属ピン４５２は、少なくともホルダ４５１を介して、制御端子支持体４８（後述の第１金属層４８２）に導通する。図１４、図１５に示す例のように、金属ピン４５２の下端（ｚ方向のｚ２側の端部）がホルダ４５１の挿通孔内で導電性接合材４５９に接している場合には、金属ピン４５２は、導電性接合材４５９を介して、制御端子支持体４８に導通する。
　制御端子支持体４８は、複数の制御端子４５を支持する。制御端子支持体４８は、ｚ方向において、第１主面３０１Ａおよび第２主面３０１Ｂと複数の制御端子４５との間に介在する。
　制御端子支持体４８は、第１支持部４８Ａおよび第２支持部４８Ｂを含む。第１支持部４８Ａは、第１導電部３２Ａ上に配置され、複数の制御端子４５のうちの複数の第１制御端子４６Ａ～４６Ｅを支持する。第１支持部４８Ａは、図１４に示すように、接合材４９を介して、第１導電部３２Ａに接合されている。接合材４９は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第２支持部４８Ｂは、第２導電部３２Ｂ上に配置され、複数の制御端子４５のうちの複数の第２制御端子４７Ａ～４７Ｄを支持する。第２支持部４８Ｂは、図１５に示すように、接合材４９を介して、第２導電部３２Ｂに接合されている。
　制御端子支持体４８（第１支持部４８Ａおよび第２支持部４８Ｂのそれぞれ）は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成される。制御端子支持体４８は、互いに積層された絶縁層４８１、第１金属層４８２および第２金属層４８３を有する。
　絶縁層４８１は、たとえばセラミックスからなる。絶縁層４８１は、たとえば平面視矩形状である。
　第１金属層４８２は、図１４、図１５などに示すように、絶縁層４８１の上面に形成されている。各制御端子４５は、第１金属層４８２上に立設されている。第１金属層４８２は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。図８などに示すように、第１金属層４８２は、第１部分４８２Ａ、第２部分４８２Ｂ、第３部分４８２Ｃ、第４部分４８２Ｄ、第５部分４８２Ｅおよび第６部分４８２Ｆを含む。第１部分４８２Ａ、第２部分４８２Ｂ、第３部分４８２Ｃ、第４部分４８２Ｄ、第５部分４８２Ｅおよび第６部分４８２Ｆは、互いに離隔し、絶縁されている。
　第１部分４８２Ａは、複数のワイヤ７１が接合され、各ワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第１主面電極１１（ゲート電極）に導通する。第１部分４８２Ａと第６部分４８２Ｆとは、複数のワイヤ７３が接続されている。これにより、第６部分４８２Ｆは、ワイヤ７３およびワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第１主面電極１１（ゲート電極）に導通する。図８に示すように、第１支持部４８Ａの第６部分４８２Ｆには、第１制御端子４６Ａが接合されており、第２支持部４８Ｂの第６部分４８２Ｆには、第２制御端子４７Ａが接合されている。
　第２部分４８２Ｂは、複数のワイヤ７２が接合され、各ワイヤ７２を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第３主面電極１３（ソースセンス電極）に導通する。図８に示すように、第１支持部４８Ａの第２部分４８２Ｂには、第１制御端子４６Ｂが接合されており、第２支持部４８Ｂの第２部分４８２Ｂには、第２制御端子４７Ｂが接合されている。
　第３部分４８２Ｃおよび第４部分４８２Ｄは、サーミスタ１７が接合されている。図８に示すように、第１支持部４８Ａの第３部分４８２Ｃおよび第４部分４８２Ｄには、第１制御端子４６Ｃ，４６Ｄが接合されており、第２支持部４８Ｂの第３部分４８２Ｃおよび第４部分４８２Ｄには、第２制御端子４７Ｃ，４７Ｄが接合されている。
　第１支持部４８Ａの第５部分４８２Ｅは、ワイヤ７４が接合され、ワイヤ７４を介して、第１導電部３２Ａに導通する。図８に示すように、第１支持部４８Ａの第５部分４８２Ｅには、第１制御端子４６Ｅが接合されている。第２支持部４８Ｂの第５部分４８２Ｅは、他の構成部位とは導通していない。上記の各ワイヤ７１～７４は、たとえばボンディングワイヤである。各ワイヤ７１～７４の構成材料は、たとえばＡｕ（金）、Ａｌ（アルミ）あるいはＣｕ（銅）のいずれかを含む。
　第２金属層４８３は、図１４、図１５などに示すように、絶縁層４８１の下面に形成されている。第１支持部４８Ａの第２金属層４８３は、図１４に示すように、接合材４９を介して、第１導電部３２Ａに接合される。第２支持部４８Ｂの第２金属層４８３は、図１５に示すように、接合材４９を介して、第２導電部３２Ｂに接合される。
　第１導通部材５および第２導通部材６は、第１導電部３２Ａおよび第２導電部３２Ｂとともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第１導通部材５および第２導通部材６は、第１主面３０１Ａおよび第２主面３０１Ｂからｚ方向のｚ１側に離隔し、かつ、平面視において第１主面３０１Ａおよび第２主面３０１Ｂに重なる。本実施形態では、第１導通部材５および第２導通部材６はそれぞれ、金属製の板材により構成される。当該金属は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。具体的には、第１導通部材５および第２導通部材６は、適宜折り曲げられた金属製の板材である。
　第１導通部材５は、各第１半導体素子１０Ａの第２主面電極１２（ソース電極）と第２導電部３２Ｂとに接続され、各第１半導体素子１０Ａの第２主面電極１２と第２導電部３２Ｂとを導通させる。第１導通部材５は、複数の第１半導体素子１０Ａによってスイッチングされる主回路電流の経路を構成する。第１導通部材５は、図７および図８に示すように、主部５１、複数の第１接合部５２および複数の第２接合部５３を含む。
　主部５１は、ｘ方向において、複数の第１半導体素子１０Ａと第２導電部３２Ｂとの間に位置し、平面視においてｙ方向に延びる帯状の部位である。主部５１は、平面視において第１導電部３２Ａおよび第２導電部３２Ｂの双方に重なり、ｚ方向において第１主面３０１Ａおよび第２主面３０１Ｂからｚ方向のｚ１側に離隔している。図１６などに示すように、主部５１は、後述する第２導通部材６の第３経路部６６および第４経路部６７に対してｚ方向のｚ２側に位置し、第３経路部６６および第４経路部６７よりも第１主面３０１Ａおよび第２主面３０１Ｂに近接する位置にある。
　本実施形態において、主部５１は、第１主面３０１Ａおよび第２主面３０１Ｂと平行（或いは略平行）に配置されている。
　図８などに示すように、主部５１は、ｙ方向において複数の第１半導体素子１０Ａが配置された領域に対応して一連に延びている。本実施形態では、図７、図８、図１３などに示すように、主部５１には、複数の第１開口５１４が形成される。複数の第１開口５１４はそれぞれ、たとえばｚ方向（主部５１の板厚方向）に貫通する貫通孔である。複数の第１開口５１４は、ｙ方向に間隔を隔てて並ぶ。複数の第１開口５１４は、複数の第１半導体素子１０Ａそれぞれに対応して設けられる。本実施形態では、主部５１には４つの第１開口５１４が設けられており、これら第１開口５１４と複数（４つ）の第１半導体素子１０Ａとは、ｙ方向における位置が互いに等しい。
　本実施形態では、図８、図１３などに示すように、各第１開口５１４は、平面視において、第１導電部３２Ａと第２導電部３２Ｂとの間の隙間に重なる。複数の第１開口５１４は、封止樹脂８を形成するために流動性の樹脂材料を注入する際に、主部５１（第１導通部材５）の付近において上側（ｚ方向のｚ１側）と下側（ｚ方向のｚ２側）との間で樹脂材料を流動しやすくするために形成される。
　図８などに示すように、複数の第１接合部５２および複数の第２接合部５３はそれぞれ、主部５１につながっており、複数の第１半導体素子１０Ａに対応して配置される。具体的には、各第１接合部５２は、主部５１に対してｘ方向のｘ１側に位置している。各第２接合部５３は、主部５１に対してｘ方向のｘ２側に位置している。図１４に示すように、各第１接合部５２とこれに対応するいずれかの第１半導体素子１０Ａの第２主面電極１２とは、導電性接合材５９を介して接合される。各第２接合部５３と第２導電部３２Ｂとは、導電性接合材５９を介して接合される。導電性接合材５９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態においては、第１接合部５２は、ｙ方向に離隔した２つの部分を有する。これらの２つの部分は、第１半導体素子１０Ａの第２主面電極１２のゲートフィンガー１２１を挟んで、ｙ方向の両側において第２主面電極１２に接合されている。
　第２導通部材６は、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）と第１端子４１および第２端子４２とを導通させる。第２導通部材６は、第１端子４１および第２端子４２と一体的に形成されている。第２導通部材６は、複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第２導通部材６は、図７および図２１～図２５に示すように、複数の第３接合部６１、第１経路部６４、第２経路部６５、複数の第３経路部６６および第４経路部６７を含む。また、図示された例においては、第２導通部材６は、第１段差部６０２および第２段差部６０３を含む。
　複数の第３接合部６１は、複数の第２半導体素子１０Ｂに個別に接合される部位である。各第３接合部６１と各第２半導体素子１０Ｂの第２主面電極１２とは、導電性接合材６９を介して接合される。導電性接合材６９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態において、第３接合部６１は、２つの平坦部６１１および２つの第１傾斜部６１２を有する。
　２つの平坦部６１１は、ｙ方向に並んでいる。２つの平坦部６１１は、ｙ方向に互いに離隔している。平坦部６１１の形状は何ら限定されず、図示された例においては、矩形状である。２つの平坦部は、第２半導体素子１０Ｂの第２主面電極１２のゲートフィンガー１２１を挟んで、ｙ方向の両側において第２主面電極１２に接合されている。
　２つの第１傾斜部６１２は、２つの平坦部６１１のｙ方向の外側に繋がる。すなわち、ｙ方向のｙ１側に位置する第１傾斜部６１２は、ｙ方向のｙ１側に位置する平坦部６１１に対してｙ方向のｙ１側に繋がっている。また、ｙ方向のｙ２側に位置する第１傾斜部６１２は、ｙ方向のｙ２側に位置する平坦部６１１に対してｙ方向のｙ２側に繋がっている。第１傾斜部６１２は、ｙ方向において平坦部６１１から離隔するほどｚ方向のｚ１側に位置するように傾斜している。
　第１経路部６４は、複数の第３接合部６１と第１端子４１との間に介在している。図示された例においては、第１経路部６４は、第１段差部６０２を介して第１端子４１に繋がっている。第１経路部６４は、平面視において、第１導電部３２Ａに重なる。第１経路部６４は、全体としてｘ方向に延びる形状である。
　第１経路部６４は、第１帯状部６４１および第１延出部６４３を含む。第１帯状部６４１は、第１端子４１に対してｘ方向のｘ２側に位置し、第１主面３０１Ａに対してほぼ平行である。第１帯状部６４１は、全体として、ｘ方向に延びる形状である。図示された例においては、第１帯状部６４１は、凹部６４９を有する。凹部６４９は、第１帯状部６４１の一部が、ｙ方向のｙ１側に凹んだ部位である。図５においては、凹部６４９を通して第１金属部３５が現れている。
　第１延出部６４３は、第１帯状部６４１のｙ方向のｙ１側の側端から、ｚ方向のｚ２側に延出している。第１延出部６４３は、第１導電部３２Ａから離隔している。図示された例においては、第１延出部６４３は、ｚ方向に沿った形状であり、ｘ方向を長手方向とする長矩形状である。なお、第１経路部６４は、第１延出部６４３を有さない構成であってもよい。
　第２経路部６５は、複数の第３接合部６１と第２端子４２との間に介在している。図示された例においては、第２経路部６５は、第２段差部６０３を介して第２端子４２に繋がっている。第２経路部６５は、平面視において、第１導電部３２Ａに重なる。第２経路部６５は、全体としてｘ方向に延びる形状である。
　第２経路部６５は、第２帯状部６５１および第２延出部６５３を含む。第２帯状部６５１は、第２端子４２に対してｘ方向のｘ２側に位置し、第１主面３０１Ａに対してほぼ平行である。第２帯状部６５１は、全体として、ｘ方向に延びる形状である。図示された例においては、第２帯状部６５１は、凹部６５９を有する。凹部６５９は、第２帯状部６５１の一部が、ｙ方向のｙ２側に凹んだ部位である。図５においては、凹部６５９を通して第２金属部３６が現れている。
　第２延出部６５３は、第２帯状部６５１のｙ方向のｙ２側の側端から、ｚ方向のｚ２側に延出している。第２延出部６５３は、第１導電部３２Ａから離隔している。図示された例においては、第２延出部６５３は、ｚ方向に沿った形状であり、ｘ方向を長手方向とする長矩形状である。なお、第２経路部６５は、第２延出部６５３を有さない構成であってもよい。
　なお、以降の説明において、第１経路部６４に関する変形例や他の実施形態を説明する場合、第１経路部６４に関する構成は、たとえばｘ方向に延びる中心線についての線対称となる関係で、第２経路部６５にも適宜採用可能である。
　複数の第３経路部６６は、複数の第３接合部６１に個別に繋がっている。各第３経路部６６は、ｘ方向に延びた形状であり、ｙ方向に互いに離隔して配列されている。複数の第３経路部６６の個数は何ら限定されず、図示された例においては、５つの第３経路部６６が配置されている。各第３経路部６６は、ｙ方向において、複数の第２半導体素子１０Ｂの間に位置するように、または複数の第２半導体素子１０Ｂよりもｙ方向における外側に位置するように配置されている。
　ｙ方向の両外側に位置する２つの第３経路部６６には、凹部６６９が形成されている。凹部６６９は、ｙ方向の内側から外側に向かって凹んでいる。図示された例においては、２つの第３経路部６６に１つずつの凹部６６９が形成されている。図５において、これらの凹部６６９を通して、第２導電部３２Ｂが現れている。
　本実施形態においては、ｙ方向に隣り合う２つの第３経路部６６の間に、１つの第３接合部６１が配置されている。１つの第３接合部６１において、ｙ方向のｙ１側に位置する第１傾斜部６１２は、ｙ方向に隣り合う２つの第３経路部６６のうちｙ方向のｙ１側に位置する第３経路部６６に繋がっている。１つの第３接合部６１において、ｙ方向のｙ２側に位置する第１傾斜部６１２は、ｙ方向に隣り合う２つの第３経路部６６のうちｙ方向のｙ２側に位置する第３経路部６６に繋がっている。
　第４経路部６７は、複数の第３経路部６６のｘ方向のｘ１側の端に繋がっている。第４経路部６７は、ｙ方向に長く延びる形状である。第４経路部６７は、第１経路部６４の第１帯状部６４１および第２経路部６５の第２帯状部６５１のｘ方向のｘ２側の端に繋がっている。図示された例においては、第４経路部６７のｙ方向のｙ１側の端に第１経路部６４が繋がっている。また、第４経路部６７のｙ方向のｙ２側の端に第２経路部６５が繋がっている。
　本実施形態においては、複数の第３接合部６１の平坦部６１１のｚ方向における位置が、支持基板３の湾曲に対応して設定されている。より具体的には、図２３に示すように、複数の第３経路部６６のｚ方向における位置は、互いに同じ（或いは略同じ）である。また、複数の第３経路部６６と第４経路部６７とのｚ方向における位置は、互いに同じ（或いは略同じ）である。複数の第３接合部６１の平坦部６１１と第５接合部６３とのｚ方向における距離Ｇｚが、支持基板３の湾曲に対応して設定されている。
　図２３において、ｙ方向のｙ２側に位置する第３接合部６１の距離Ｇｚから順に距離Ｇｚ１、距離Ｇｚ２、距離Ｇｚ３および距離Ｇｚ４とする。図中の湾曲した想像線は、湾曲した支持基板３の第２主面３０１Ｂの湾曲形状を、理解の便宜上、誇張して示している。図示された例においては、第２主面３０１Ｂは、ｙ方向の中央部分がｚ方向のｚ２側に位置し、ｙ方向の両端部分がｚ方向のｚ１側に位置するように湾曲している。この場合、距離Ｇｚ１は、距離Ｇｚ２よりも小さい。また、距離Ｇｚ４は、距離Ｇｚ３よりも小さい。距離Ｇｚ１と距離Ｇｚ４とは、たとえば略同じであり、距離Ｇｚ２と距離Ｇｚ３とは、略同じである。距離Ｇｚ１と距離Ｇｚ２との差は、たとえば４０μｍ程度である。また、距離Ｇｚ３とＧｚ４との差は、たとえば４０μｍ程度である。この際、導電性接合材６９の厚さは、たとえば６０μｍ以上１２０μｍ以下である。なお、距離Ｇｚ１～距離Ｇｚ４の大小関係は、支持基板３（第２主面３０１Ｂ）の湾曲方向や湾曲量に応じて適宜設定される。
　図２４に示すように、本実施形態においては、第１傾斜部６１２の厚さｔ２は、平坦部６１１の厚さｔ１よりも薄い。また、第１傾斜部６１２の厚さｔ２は、第３経路部６６の厚さｔ０よりも薄い。また、平坦部６１１の厚さｔ１と、第３経路部６６の厚さｔ０とは、同じ（或いは略同じ）である。
　このような第３接合部６１を形成する工程においては、まず、金属板材料に平坦部６１１および第１傾斜部６１２となる中間部分を切断加工等によって形成する。この際、１つの第３接合部６１を２つの中間部分によって形成する。この２つの中間部分の間には、隙間６１９を設ける。隙間６１９は、第２半導体素子１０Ｂの第２主面電極１２のゲートフィンガー１２１を位置させる部位である。このため、隙間６１９の大きさは、たとえばゲートフィンガー１２１のｙ方向寸法と略同じか若干大きく設定される。
　２つの中間部分のうち２つの平坦部６１１となる部分をたとえば金型等によって挟み、第３経路部６６や第４経路部６７に対してｚ方向のｚ２側に移動させる。これにより、２つの中間部それぞれの一部が傾斜形状となり、２つの第１傾斜部６１２となる。この加工において、第１傾斜部６１２となった部分には、引張加工が施される格好となる。このため、厚さｔ２が、厚さｔ１および厚さｔ０よりも薄い関係となる。隙間６１９のｙ方向の寸法は、金型をｚ方向のｚ２側に移動させる前後において、ほとんど変化しない。上述の距離Ｇｚ１～距離Ｇｚ４の大きさは、たとえば金型を移動させる量によって調整することができる。
　封止樹脂８は、複数の第１半導体素子１０Ａと、複数の第２半導体素子１０Ｂと、支持基板３（裏面３０２を除く）と、第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４それぞれの一部と、複数の制御端子４５それぞれの一部と、制御端子支持体４８と、第１導通部材５と、第２導通部材６と、複数のワイヤ７１～ワイヤ７４と、をそれぞれ覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂で構成される。封止樹脂８は、たとえばモールド成形により形成される。封止樹脂８は、たとえばｘ方向の寸法が３５ｍｍ～６０ｍｍ程度であり、たとえばｙ方向の寸法が３５ｍｍ～５０ｍｍ程度であり、たとえばｚ方向の寸法が４ｍｍ～１５ｍｍ程度である。これらの寸法は、各方向に沿う最大部分の大きさである。封止樹脂８は、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有する。
　樹脂主面８１と樹脂裏面８２とは、図１０、図１２および図１８などに示すように、ｚ方向に離隔する。樹脂主面８１は、ｚ方向のｚ１側を向き、樹脂裏面８２は、ｚ方向のｚ２側を向く。樹脂主面８１から複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）が突き出ている。樹脂裏面８２は、図１１に示すように、平面視において支持基板３の裏面３０２（裏面金属層３３の下面）を囲む枠状である。支持基板３の裏面３０２は、樹脂裏面８２から露出し、たとえば樹脂裏面８２と面一である。複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２の双方につながり、かつ、ｚ方向においてこれらに挟まれている。図４などに示すように、樹脂側面８３１と樹脂側面８３２とはｘ方向に離隔する。樹脂側面８３１はｘ方向のｘ２側を向き、樹脂側面８３２は、ｘ方向のｘ１側を向く。樹脂側面８３１から２つの第３端子４３が突き出ており、樹脂側面８３２から第１端子４１、第２端子４２および第４端子４４が突き出ている。図４などに示すように、樹脂側面８３３と樹脂側面８３４とは、ｙ方向に離隔する。樹脂側面８３３は、ｙ方向のｙ２側を向き、樹脂側面８３４は、ｙ方向のｙ１側を向く。
　樹脂側面８３２には、図４に示すように、複数の凹部８３２ａが形成されている。各凹部８３２ａは、平面視においてｘ方向に窪んだ部位である。複数の凹部８３２ａは、平面視において第１端子４１と第４端子４４との間に形成されたものと、第２端子４２と第４端子４４との間に形成されたものとがある。複数の凹部８３２ａは、第１端子４１と第４端子４４との樹脂側面８３２に沿う沿面距離、および、第２端子４２と第４端子４４との樹脂側面８３２に沿う沿面距離を大きくするために設けられている。
　封止樹脂８は、図１２および図１３などに示すように、複数の第１突出部８５１、複数の第２突出部８５２および樹脂空隙部８６を有する。
　複数の第１突出部８５１はそれぞれ、樹脂主面８１からｚ方向に突出している。複数の第１突出部８５１は、平面視において封止樹脂８の四隅付近に配置されている。各第１突出部８５１の先端（ｚ方向のｚ１側の端部）には、第１突出端面８５１ａが形成されている。複数の第１突出部８５１における各第１突出端面８５１ａは、樹脂主面８１と略平行であり、かつ、同一平面（ｘ－ｙ平面）上にある。各第１突出部８５１は、たとえば有底中空の円錐台状である。複数の第１突出部８５１は、半導体装置Ａ１によって生成された電源を利用する機器において、その機器が有する制御用の回路基板などに半導体装置Ａ１が搭載される際に、スペーサーとして利用される。複数の第１突出部８５１は、それぞれ、凹部８５１ｂと、当該凹部８５１ｂに形成された内壁面８５１ｃとを有する。各第１突出部８５１の形状は柱状であればよく、円柱状であることが好ましい。凹部８５１ｂの形状は円柱状であって、平面視において内壁面８５１ｃは単一の真円状であることが好ましい。
　半導体装置Ａ１は、制御用の回路基板などに対して、ねじ止めなどの方法によって機械的に固定される場合がある。この場合には、複数の第１突出部８５１における凹部８５１ｂの内壁面８５１ｃに、めねじのねじ山を形成することができる。複数の第１突出部８５１における凹部８５１ｂにインサートナットを埋め込んでもよい。
　複数の第２突出部８５２は、図１３などに示すように、樹脂主面８１からｚ方向に突出している。複数の第２突出部８５２は、平面視において複数の制御端子４５に重なる。複数の制御端子４５の各金属ピン４５２は、各第２突出部８５２から突き出ている。各第２突出部８５２は、円錐台状である。第２突出部８５２は、各制御端子４５において、ホルダ４５１と金属ピン４５２の一部とを覆う。
　次に、本実施形態の作用について説明する。
　第１端子４１と第２導通部材６とは、一体的に形成されている。これにより、第１端子４１と第２導通部材６とが接合された構成と比べて、半導体装置Ａ１の製造工程における接合工程を削減することが可能である。また、半導体装置Ａ１の使用時に、接合部に亀裂や剥離等が生じることを回避することが可能である。したがって、半導体装置Ａ１の製造工程の簡略化、または使用時の信頼性向上を図ることができる。
　また、第２端子４２と第２導通部材６とは、一体的に形成されている。これにより、第２端子４２と第２導通部材６とが接合された構成と比べて、半導体装置Ａ１の製造工程における接合工程を削減することが可能である。また、半導体装置Ａ１の使用時に、接合部に亀裂や剥離等が生じることを回避することが可能である。したがって、半導体装置Ａ１の製造工程の簡略化、または使用時の信頼性向上を図ることができる。
　第２導通部材６は、第１端子４１に繋がる第１段差部６０２を有する。これにより、第２導通部材６と第１端子４１との連結部分の剛性を高めることができる。
　第２導通部材６は、第２端子４２に繋がる第２段差部６０３を有する。これにより、第２導通部材６と第２端子４２との連結部分の剛性を高めることができる。
　第３接合部６１は、２つの平坦部６１１と２つの第１傾斜部６１２とを有する。２つの第１傾斜部６１２は、２つの平坦部６１１に対してｙ方向の外側に繋がっている。このため、第２主面電極１２を流れる電流は、第２主面電極１２から平坦部６１１および第１傾斜部６１２を介してｙ方向の両側に流れる。これにより、第２主面電極１２に流れる電流が一箇所に集中することを抑制することができる。
　２つの平坦部６１１は、ｙ方向に離隔している。これにより、２つの平坦部６１１および２つの第１傾斜部６１２の双方に、確実に電流を流すことが可能であり、電流集中の抑制に好ましい。
　２つの平坦部６１１を互いに離隔することにより、これらの間に第２主面電極１２のゲートフィンガー１２１を配置させることができる。
　ｙ方向において隣り合う２つの第３経路部６６の間に、１つの第３接合部６１が配置されている。これにより、１つの第２半導体素子１０Ｂの第２主面電極１２を流れる電流を２つの第３経路部６６に分散して流すことが可能である。
　複数の第３接合部６１の平坦部６１１のｚ方向における位置は、支持基板３（第２主面３０１Ｂ）の湾曲に対応して設定されている。これにより、複数の第３接合部６１の平坦部６１１と、複数の第２半導体素子１０Ｂの第２主面電極１２とのｚ方向における距離を、より均一化することが可能である。これにより、いずれかの第２半導体素子１０Ｂの第２主面電極１２と第３接合部６１の平坦部６１１とを接合する導電性接合材６９の厚さが不当に薄くなるなどにより、導電性接合材６９に亀裂や剥離が生じることを抑制可能であり、製品寿命の短縮を抑制することができる。
　複数の第３接合部６１の平坦部６１１と第３経路部６６とのｚ方向における距離Ｇｚが、支持基板３（第２主面３０１Ｂ）の湾曲に対応して設定されている。このような構成により、第３経路部６６および第４経路部６７等の形成においては、支持基板３の湾曲に関係なく、たとえば平坦な形状に形成し、複数の第３接合部６１の形成において、支持基板３の湾曲を考慮すればよい。
　第１傾斜部６１２の厚さｔ２は、平坦部６１１の厚さｔ１よりも薄い。このような構成は、上述した、金型による引張加工によって形成可能である。この場合、隙間６１９の大きさを所望の大きさに管理しやすいという利点がある。
　図２６～図３７は、本開示の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。
　図２６および図２７は、半導体装置Ａ１の第１変形例を示している。本変形例の半導体装置Ａ１１においては、第２導通部材６が、上述の第１段差部６０２および第２段差部６０３を有していない。
　本変形例においては、第１端子４１のｚ方向における位置は、第１経路部６４の第１帯状部６４１のｚ方向における位置と同じ（或いは略同じ）である。すなわち、第１端子４１と第１帯状部６４１とは、一体的な平板状に繋がっている。
　また、第２端子４２のｚ方向における位置は、第２経路部６５の第２帯状部６５１のｚ方向における位置と同じである。すなわち、第２端子４２と第２帯状部６５１とは、一体的な平板状に繋がっている。
　本変形例によっても、半導体装置Ａ１１の製造工程の簡略化、または使用時の信頼性向上を図ることができる。また、本変形例から理解されるように、第２導通部材６と第１端子４１および第２端子４２との連結部分の具体的な形状は、何ら限定されない。
　図２８～図３５は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２は、主に第２導通部材６の構成が、上述の実施形態と異なっている。
本実施形態においては、図２８、図３０～図３５に示すように、第２導通部材６の第４経路部６７のｘ方向の寸法が、上述した実施形態の第４経路部６７のｘ方向の寸法よりも大きい。第４経路部６７は、ｚ方向に視て、第１導電部３２Ａおよび第２導電部３２Ｂの双方と重なる大きさである。また、第３経路部６６のｘ方向の寸法は、第４経路部６７のｘ方向の寸法よりも顕著に小さい。第４経路部６７と第３接合部６１とのｘ方向の隙間は、第３接合部６１のｘ方向の寸法よりも小さい。
　また、図２８、図３０、図３１および図３３に示すように、本実施形態においては、第２導通部材６と第１端子４１および第２端子４２とは、導電性接合材６９を介して接合されている。すなわち、第２導通部材６と第１端子４１および第２端子４２とは、一体的に形成されていない。導電性接合材６９は、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。
　第２導通部材６は、第４接合部６２および第５接合部６３を有する。第４接合部６２は、第１経路部６４のｘ方向のｘ１側の端部に繋がっている。第４接合部６２は、導電性接合材６９によって第１端子４１に接合されている。第５接合部６３は、第２経路部６５のｘ方向のｘ１側の端部に繋がっている。第５接合部６３は、導電性接合材６９によって第２端子４２に接合されている。
　また、図２８～図３０に示すように、第１支持部４８Ａには、サーミスタ１７は設けられていない。このため、半導体装置Ａ２は、上述の実施形態における第１制御端子４６Ｃおよび第１制御端子４６Ｄを備えていない。
　本実施形態によっても、第２主面電極１２に流れる電流が一箇所に集中することを抑制することができる。また、本実施形態から理解されるように、第２導通部材６と第１端子４１および第２端子４２とは、一体的に形成されていない構成であってもよい。
　第４経路部６７のｘ方向の寸法が大きく、たとえば第３経路部６６のｘ方向の寸法よりも大きい構成により、第４経路部６７における電流集中をより抑制することができる。
　図３６および図３７は、半導体装置Ａ２に用いられる第２導通部材６の変形例を示している。
　図３６に示す第１変形例においては、第３接合部６１が、２つの平坦部６１１、２つの第１傾斜部６１２に加えて、２つの第２傾斜部６１３を有する。
　２つの第２傾斜部６１３は、ｙ方向に離隔して並んでおり、第４経路部６７からｘ方向のｘ２側に延びている。２つの第２傾斜部６１３は、２つの平坦部６１１に個別に繋がっている。第２傾斜部６１３は、ｘ方向において平坦部６１１からｘ１側に向かうほど、ｚ方向のｚ１側に位置するように傾斜している。また、本変形例においては、複数の第２傾斜部６１３に対応して、複数の開口部６１８が形成されている。複数の開口部６１８は、たとえば、第３接合部６１を形成する際の引張加工（絞り加工）において、第２導通部材６に意図しない亀裂等が生じることを回避するためのものである。
　本変形例によっても、第２主面電極１２に流れる電流が一箇所に集中することを抑制することができる。また、第３接合部６１が、２つの第２傾斜部６１３をさらに有することにより、電流集中をさらに抑制することができる。
　図３７に示す第２変形例においては、第３接合部６１が、２つの平坦部６１１、２つの第１傾斜部６１２、２つの第２傾斜部６１３に加えて、２つの第３傾斜部６１４を有する。また、第２導通部材６は、複数の第５経路部６８をさらに有する。
　複数の第５経路部６８は、複数の第３経路部６６のｘ方向のｘ２側の端部に繋がっており、ｙ方向の両側に延びている。２つの第３傾斜部６１４は、ｙ方向に離隔して並んでおり、第５経路部６８からｘ方向のｘ１側に延びている。２つの第３傾斜部６１４は、２つの平坦部６１１に個別に繋がっている。第３傾斜部６１４は、ｘ方向において平坦部６１１からｘ２側に向かうほど、ｚ方向のｚ１側に位置するように傾斜している。また、本変形例においては、複数の第３傾斜部６１４に対応して、複数の開口部６１７が形成されている。複数の開口部６１７は、たとえば、第３接合部６１を形成する際の引張加工（絞り加工）において、第２導通部材６に意図しない亀裂等が生じることを回避するためのものである。
　本変形例によっても、第２主面電極１２に流れる電流が一箇所に集中することを抑制することができる。また、第３接合部６１が、２つの第３傾斜部６１４をさらに有することにより、電流集中をさらに抑制することができる。なお、図３６および図３７に示す変形例においては、引張加工（絞り加工）の加工条件等に応じて、開口部６１７，６１８を適宜設けない構成であってもよい。
　次に、図３８に基づき、半導体装置Ａ１０が搭載された車両Ｂについて説明する。車両Ｂは、たとえば電気自動車（ＥＶ）である。
　図３８に示すように、車両Ｂは、車載充電器９１、蓄電池９２および駆動系統９３を備える。車載充電器９１には、屋外に設置された給電施設（図示略）から無線により電力が供給される。この他、給電施設から車載充電器９１への電力の供給手段は、有線でもよい。車載充電器９１には、昇圧型のＤＣ－ＤＣコンバータが構成されている。車載充電器９１に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池９２に給電される。昇圧された電圧は、たとえば６００Ｖである。
　駆動系統９３は、車両Ｂを駆動する。駆動系統９３は、インバータ９３１および駆動源９３２を有する。半導体装置Ａ１０は、インバータ９３１の一部を構成する。蓄電池９２に蓄えられた電力は、インバータ９３１に給電される。蓄電池９２からインバータ９３１に給電される電力は、直流電力である。この他、図２４に示す電力系統とは異なり、蓄電池９２とインバータ９３１との間に昇圧型のＤＣ－ＤＣコンバータをさらに設けてもよい。インバータ９３１は、直流電力を交流電力に変換する。半導体装置Ａ１０を含めたインバータ９３１は、駆動源９３２に導通している。駆動源９３２は、交流モータおよび変速機を有する。インバータ９３１によって変換された交流電力が駆動源９３２に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Ｂの駆動軸を回転させる。これにより、車両Ｂが駆動する。車両Ｂの駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。そこで、インバータ９３１における半導体装置Ａ１０は、要求される交流モータの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。
　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
　付記１．
　厚さ方向の一方側を向く第１主面を有し且つ前記厚さ方向と直交する第１方向の一方側に位置する第１導電部、および前記厚さ方向の一方側を向く第２主面を有し且つ前記第１方向の他方側に位置する第２導電部、を有する支持基板と、
　前記第１導電部に搭載され且つ各々がスイッチング機能を有するとともに前記厚さ方向および前記第１方向の双方に直交する第２方向に配列された複数の第１半導体素子と、
　前記第２導電部に搭載され且つ各々がスイッチング機能を有するとともに前記第２方向に配列された複数の第２半導体素子と、
　前記第１導電部に対して前記第１方向の一方側に突出する第１端子と、
　前記複数の第１半導体素子と前記第２導電部とを導通させる第１導通部材と、
　前記複数の第２半導体素子と前記第１端子とを導通させる第２導通部材と、
　前記複数の第１半導体素子、前記複数の第２半導体素子、前記第１導通部材および前記第２導通部材と、前記支持基板および前記第１端子それぞれの一部と、を覆う封止樹脂と、を備え、
　前記第１導通部材は、前記複数の第１半導体素子に接合された複数の第１接合部と、前記第２導電部に接合された第２接合部と、を有し、
　前記第２導通部材は、前記複数の第２半導体素子に接合された複数の第３接合部を有し、
　前記第３接合部は、各々が前記第２半導体素子に接合され且つ前記第２方向に並んだ２つの平坦部と、前記２つの平坦部に対して前記第２方向の外側に繋がる２つの第１傾斜部と、を有する、半導体装置。
　付記２．
　前記２つの平坦部は、前記第２方向に離隔している、付記１に記載の半導体装置。
　付記３．
　前記第２半導体素子は、前記厚さ方向の一方側に位置する第１主面電極、第２主面電極および第３主面電極を有し、
　前記２つの平坦部は、前記第２主面電極に接合されている、付記２に記載の半導体装置。
　付記４．
　前記第２主面電極は、前記第２方向において前記２つの平坦部の間に位置するゲートフィンガーを有する、付記３に記載の半導体装置。
　付記５．
　前記第１導電部に対して前記第１方向の一方側に突出し且つ前記第１端子に対して前記第２方向の他方側に位置する第２端子をさらに備え、
　前記第２導通部材は、前記複数の第３接合部および前記第１端子の間に介在する第１経路部と、前記複数の第３接合部および前記第２端子の間に介在する第２経路部と、各々が前記第１方向に延びる複数の第３経路部と、前記複数の第３経路部の前記第１方向の一方側端、前記第１経路部および前記第２経路部に繋がり且つ前記第２方向に延びる第４経路部と、を有し、
　前記第１傾斜部は、前記厚さ方向に視て前記第３経路部から前記第２方向に延びている、付記３または４に記載の半導体装置。
　付記６．
　前記第２方向において隣り合う前記第３経路部の間に、１つの前記第３接合部が配置されている、
付記５に記載の半導体装置。
　付記７．
　前記第１傾斜部の厚さは、前記平坦部の厚さ以下である、付記６に記載の半導体装置。
　付記８．
　前記第１傾斜部の厚さは、前記第３経路部の厚さ以下である、付記７に記載の半導体装置。
　付記９．
　前記平坦部の厚さと、前記第３経路部の厚さは、同じ（或いは略同じ）である、付記８に記載の半導体装置。
　付記１０．
　前記第３接合部は、２つの前記平坦部に前記第１方向の一方側に個別に繋がる２つの第２傾斜部を有する、付記５ないし９のいずれかに記載の半導体装置。
　付記１１．
　前記第３接合部は、２つの前記平坦部に前記第１方向の他方側に個別に繋がる２つの第３傾斜部を有する、付記１０に記載の半導体装置。
　付記１２．
　前記第１端子と前記第２導通部材とは、一体的に形成されている、付記５ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記第２端子と前記第２導通部材とは、一体的に形成されている、付記１２に記載の半導体装置。
　付記１４．前記第２導電部は、前記第１端子と前記第１経路部との間に介在する第１段差部を有する、付記１３に記載の半導体装置。
　付記１５．
　前記第２導電部は、前記第２端子と前記第２経路部との間に介在する第２段差部を有する、付記１４に記載の半導体装置。
　付記１６．
　前記第１接合部は、各々が前記第１半導体素子に接合され且つ前記第２方向に並んだ２つの平坦部を有し、
　前記複数の第１接合部の前記平坦部の前記厚さ方向における位置、および前記複数の第３接合部の前記平坦部の前記厚さ方向における位置、の少なくともいずれかは、前記支持基板の湾曲に対応して設定されている、付記５ないし１５のいずれかに記載の半導体装置。
　付記１７．
　前記複数の第３接合部の前記平坦部の前記厚さ方向における位置が、前記支持基板の湾曲に対応して設定されている、付記１６に記載の半導体装置。
　付記１８．
　駆動源と、
　付記１ないし１７のいずれかに記載の半導体装置と、を備え、
　前記半導体装置は、前記駆動源に導通している、車両。
Ａ１，Ａ１１，Ａ２：半導体装置　　　Ｂ:車両
３：支持基板　　　５：第１導通部材
６：第２導通部材　　　８：封止樹脂
１０Ａ：第１半導体素子　　　１０Ｂ：第２半導体素子
１１：第１主面電極　　　１２：第２主面電極
１３：第３主面電極　　　１５：裏面電極
１７：サーミスタ　　　１９：導電性接合材
３１：絶縁層　　　３２：第１金属層
３２Ａ：第１導電部　　　３２Ｂ：第２導電部
３３：裏面金属層　　　３５：第１金属部
３６：第２金属部　　　４１：第１端子
４２：第２端子　　　４３：第３端子
４４：第４端子　　　４５：制御端子
４６Ａ，４６Ｂ，４６Ｃ，４６Ｄ，４６Ｅ：第１制御端子
４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ：第２制御端子
４８：制御端子支持体
４８Ａ：第１支持部　　　４８Ｂ：第２支持部
４９：接合材　　　５１：主部
５２：第１接合部　　　５３：第２接合部
５９：導電性接合材　　　６１：第３接合部
６２：第４接合部　　　６３：第５接合部
６４：第１経路部　　　６５：第２経路部
６６：第３経路部　　　６７：第４経路部
６８：第５経路部　　　６９：導電性接合材
７１，７２，７３，７４：ワイヤ　　　８１：樹脂主面
８２：樹脂裏面　　　８６：樹脂空隙部
１０１：素子主面　　　１０２：素子裏面
１２１：ゲートフィンガー　　　３０１Ａ：第１主面
３０１Ｂ：第２主面　　　３０２：裏面
４５１：ホルダ　　　４５２：金属ピン
４５９：導電性接合材　　　４８１：絶縁層
４８２：第１金属層　　　４８２Ａ：第１部分
４８２Ｂ：第２部分　　　４８２Ｃ：第３部分
４８２Ｄ：第４部分　　　４８２Ｅ：第５部分
４８２Ｆ：第６部分　　　４８３：第２金属層
５１４：第１開口　　　６０２：第１段差部
６０３：第２段差部　　　６１１：平坦部
６１２：第１傾斜部　　　６１３：第２傾斜部
６１４：第３傾斜部　　　６１７，６１８：開口部
６１９：隙間　　　６４１：第１帯状部
６４３：第１延出部　　　６４９：凹部
６５１：第２帯状部　　　６５３：第２延出部
６５９：凹部　　　６６９：凹部
８３１：樹脂側面　　　８３２：樹脂側面
８３２ａ：凹部　　　８３３：樹脂側面
８３４：樹脂側面　　　８５１：第１突出部
８５１ａ：第１突出端面　　　８５１ｂ：凹部
８５１ｃ：内壁面　　　８５２：第２突出部
９１：車載充電器　　　９２：蓄電池
９３：駆動系統　　　９３１：インバータ
９３２：駆動源　　　Ｇｚ，Ｇｚ１，Ｇｚ２，Ｇｚ３，Ｇｚ４：距離
ｔ０，ｔ１，ｔ２：厚さ

Claims (18)

  1. 　厚さ方向の一方側を向く第１主面を有し且つ前記厚さ方向と直交する第１方向の一方側に位置する第１導電部、および前記厚さ方向の一方側を向く第２主面を有し且つ前記第１方向の他方側に位置する第２導電部、を有する支持基板と、
    　前記第１導電部に搭載され且つ各々がスイッチング機能を有するとともに前記厚さ方向および前記第１方向の双方に直交する第２方向に配列された複数の第１半導体素子と、
    　前記第２導電部に搭載され且つ各々がスイッチング機能を有するとともに前記第２方向に配列された複数の第２半導体素子と、
    　前記第１導電部に対して前記第１方向の一方側に突出する第１端子と、
    　前記複数の第１半導体素子と前記第２導電部とを導通させる第１導通部材と、
    　前記複数の第２半導体素子と前記第１端子とを導通させる第２導通部材と、
    　前記複数の第１半導体素子、前記複数の第２半導体素子、前記第１導通部材および前記第２導通部材と、前記支持基板および前記第１端子それぞれの一部と、を覆う封止樹脂と、を備え、
    　前記第１導通部材は、前記複数の第１半導体素子に接合された複数の第１接合部と、前記第２導電部に接合された第２接合部と、を有し、
    　前記第２導通部材は、前記複数の第２半導体素子に接合された複数の第３接合部を有し、
    　前記第３接合部は、各々が前記第２半導体素子に接合され且つ前記第２方向に並んだ２つの平坦部と、前記２つの平坦部に対して前記第２方向の外側に繋がる２つの第１傾斜部と、を有する、半導体装置。
  2. 　前記２つの平坦部は、前記第２方向に離隔している、請求項１に記載の半導体装置。
  3. 　前記第２半導体素子は、前記厚さ方向の一方側に位置する第１主面電極、第２主面電極および第３主面電極を有し、
    　前記２つの平坦部は、前記第２主面電極に接合されている、請求項２に記載の半導体装置。
  4. 　前記第２主面電極は、前記第２方向において前記２つの平坦部の間に位置するゲートフィンガーを有する、請求項３に記載の半導体装置。
  5. 　前記第１導電部に対して前記第１方向の一方側に突出し且つ前記第１端子に対して前記第２方向の他方側に位置する第２端子をさらに備え、
    　前記第２導通部材は、前記複数の第３接合部および前記第１端子の間に介在する第１経路部と、前記複数の第３接合部および前記第２端子の間に介在する第２経路部と、各々が前記第１方向に延びる複数の第３経路部と、前記複数の第３経路部の前記第１方向の一方側端、前記第１経路部および前記第２経路部に繋がり且つ前記第２方向に延びる第４経路部と、を有し、
    　前記第１傾斜部は、前記厚さ方向に視て前記第３経路部から前記第２方向に延びている、請求項３または４に記載の半導体装置。
  6. 　前記第２方向において隣り合う前記第３経路部の間に、１つの前記第３接合部が配置されている、
    請求項５に記載の半導体装置。
  7. 　前記第１傾斜部の厚さは、前記平坦部の厚さ以下である、請求項６に記載の半導体装置。
  8. 　前記第１傾斜部の厚さは、前記第３経路部の厚さ以下である、請求項７に記載の半導体装置。
  9. 　前記平坦部の厚さと、前記第３経路部の厚さは、同じ或いは略同じである、請求項８に記載の半導体装置。
  10. 　前記第３接合部は、２つの前記平坦部に前記第１方向の一方側に個別に繋がる２つの第２傾斜部を有する、請求項５ないし９のいずれかに記載の半導体装置。
  11. 　前記第３接合部は、２つの前記平坦部に前記第１方向の他方側に個別に繋がる２つの第３傾斜部を有する、請求項１０に記載の半導体装置。
  12. 　前記第１端子と前記第２導通部材とは、一体的に形成されている、請求項５ないし１１のいずれかに記載の半導体装置。
  13. 　前記第２端子と前記第２導通部材とは、一体的に形成されている、請求項１２に記載の半導体装置。
  14. 　前記第２導電部は、前記第１端子と前記第１経路部との間に介在する第１段差部を有する、請求項１３に記載の半導体装置。
  15. 　前記第２導電部は、前記第２端子と前記第２経路部との間に介在する第２段差部を有する、請求項１４に記載の半導体装置。
  16. 　前記第１接合部は、各々が前記第１半導体素子に接合され且つ前記第２方向に並んだ２つの平坦部を有し、
    　前記複数の第１接合部の前記平坦部の前記厚さ方向における位置、および前記複数の第３接合部の前記平坦部の前記厚さ方向における位置、の少なくともいずれかは、前記支持基板の湾曲に対応して設定されている、請求項５ないし１５のいずれかに記載の半導体装置。
  17. 　前記複数の第３接合部の前記平坦部の前記厚さ方向における位置が、前記支持基板の湾曲に対応して設定されている、請求項１６に記載の半導体装置。
  18. 　駆動源と、
    　請求項１ないし１７のいずれかに記載の半導体装置と、を備え、
    　前記半導体装置は、前記駆動源に導通している、車両。
PCT/JP2023/011857 2022-03-30 2023-03-24 半導体装置 WO2023190180A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022055493 2022-03-30
JP2022-055493 2022-03-30

Publications (1)

Publication Number Publication Date
WO2023190180A1 true WO2023190180A1 (ja) 2023-10-05

Family

ID=88201473

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/011857 WO2023190180A1 (ja) 2022-03-30 2023-03-24 半導体装置

Country Status (1)

Country Link
WO (1) WO2023190180A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070999A (ja) * 2007-09-12 2009-04-02 Denso Corp 電子回路部品実装構造
WO2013047231A1 (ja) * 2011-09-30 2013-04-04 富士電機株式会社 半導体装置及びその製造方法
JP2013131592A (ja) * 2011-12-21 2013-07-04 Mitsubishi Electric Corp リード端子およびこれを用いた半導体装置
JP2015053425A (ja) * 2013-09-09 2015-03-19 三菱電機株式会社 半導体装置
JP2020072106A (ja) * 2018-10-29 2020-05-07 ローム株式会社 半導体装置
JP2020080348A (ja) * 2018-11-12 2020-05-28 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070999A (ja) * 2007-09-12 2009-04-02 Denso Corp 電子回路部品実装構造
WO2013047231A1 (ja) * 2011-09-30 2013-04-04 富士電機株式会社 半導体装置及びその製造方法
JP2013131592A (ja) * 2011-12-21 2013-07-04 Mitsubishi Electric Corp リード端子およびこれを用いた半導体装置
JP2015053425A (ja) * 2013-09-09 2015-03-19 三菱電機株式会社 半導体装置
JP2020072106A (ja) * 2018-10-29 2020-05-07 ローム株式会社 半導体装置
JP2020080348A (ja) * 2018-11-12 2020-05-28 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP7267930B2 (ja) 半導体装置
CN110137160B (zh) 半导体器件
JP2006134990A (ja) 半導体装置
WO2021005916A1 (ja) 半導体装置及び電子装置
WO2022080055A1 (ja) 半導体モジュール
WO2020241346A1 (ja) 半導体装置
WO2022080063A1 (ja) 半導体モジュール
WO2022080122A1 (ja) 半導体モジュール
JP6667737B1 (ja) 半導体モジュールおよび電力変換装置
WO2023190180A1 (ja) 半導体装置
WO2023189840A1 (ja) 半導体装置
WO2017112863A1 (en) Metal slugs for double-sided cooling of power module
WO2022080072A1 (ja) 半導体モジュール
JP2004031485A (ja) 半導体装置
WO2023190334A1 (ja) 半導体装置
US20220301998A1 (en) Power semiconductor module and method for producing a power semiconductor module
WO2022080114A1 (ja) 半導体モジュール
WO2024057860A1 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
WO2024024372A1 (ja) 半導体装置、電力変換ユニットおよび半導体装置の製造方法
WO2023214500A1 (ja) 半導体装置
WO2024024378A1 (ja) 半導体装置
WO2024075514A1 (ja) 接合構造体および半導体装置
WO2023140050A1 (ja) 半導体装置
WO2023017707A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23780190

Country of ref document: EP

Kind code of ref document: A1