DE112017002796T5 - Halbleiter-Leistungsmodul - Google Patents

Halbleiter-Leistungsmodul Download PDF

Info

Publication number
DE112017002796T5
DE112017002796T5 DE112017002796.9T DE112017002796T DE112017002796T5 DE 112017002796 T5 DE112017002796 T5 DE 112017002796T5 DE 112017002796 T DE112017002796 T DE 112017002796T DE 112017002796 T5 DE112017002796 T5 DE 112017002796T5
Authority
DE
Germany
Prior art keywords
terminal
insulating substrate
power supply
supply terminal
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017002796.9T
Other languages
English (en)
Inventor
Kenji Hayashi
Masashi Hayashiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112017002796T5 publication Critical patent/DE112017002796T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J5/00—Devices or arrangements for controlling character selection
    • B41J5/30—Character or syllable selection controlled by recorded information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Halbleiter-Leistungsmodul beinhaltet: ein isolierendes Substrat, das eine Oberfläche und eine weitere Oberfläche aufweist, ein ausgangsseitiges Terminal, das an einer Oberflächenseite des isolierenden Substrates angeordnet ist, ein erstes Leistungsversorgungs-Terminal, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist, ein zweites Leistungsversorgungs-Terminal, an das eine Spannung mit einer Größe anzulegen ist, die gegenüber einer Spannung unterschiedlich ist, die an das erste Leistungsversorgungs-Terminal angelegt wird, wobei das zweite Leistungsversorgungs-Terminal an einer anderen Oberflächenseite des isolierenden Substrates angeordnet ist, so, dass es dem ersten Leistungsversorgungs-Terminal über das isolierende Substrat gegenüberliegt, ein erstes Schaltbauteil, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist und das elektrisch mit dem ausgangsseitigen Terminal und dem ersten Leistungsversorgungs-Terminal verbunden ist, und ein zweites Schaltbauteil, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist und das elektrisch mit dem ausgangsseitigen Terminal und dem zweiten Leistungsversorgungs-Terminal verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiter-Leistungsmodul.
  • Hintergrund
  • Ein Invertermodul bzw. Wechselrichtermodul ist als ein Beispiel eines Halbleiter-Leistungsmoduls, das Schaltbauteile beinhaltet, im Patentdokument 1 offenbart. Dieses Invertermodul beinhaltet ein erstes Halbleiterbauteil (erstes Schaltbauteil), ein zweites Halbleiterbauteil (zweites Schaltbauteil), und ein Kunstharzgehäuse, das die Halbleiterbauteile gehäusemäßig umschließt.
  • Ein positives Terminal (Leistungsversorgungs-Terminal), das mit dem ersten Halbleiterbauteil verbunden ist, und ein negatives Terminal (Leistungsversorgungs-Terminal), das mit dem zweiten Halbleiterbauteil verbunden ist, sind bei diesem Invertermodul über ein Intervall bzw. in einem Abstand voneinander an einem Endabschnitt des Kunstharzgehäuses angeordnet. Ein Paar von ausgangsseitigen Terminals, die gemeinschaftlich mit dem ersten Halbleiterbauteil und dem zweiten Halbleiterbauteil verbunden sind, ist an einem anderen Endabschnitt des Kunstharzgehäuses angeordnet.
  • Zitatliste
  • Patentliteratur
  • Patentliteratur 1: Japanische Patentanmeldungsveröffentlichung mit der Nr. 2013-222885
  • Überblick über die Erfindung
  • Technisches Problem
  • Ein Halbleiter-Leistungsmodul, das Schaltbauteile beinhaltet, besitzt generell ein Problem dahingehend, dass eine Stoßspannung („surge voltage“) während eines Schaltvorganges wahrscheinlich erzeugt wird. Eine Größe der Stoßspannung ist proportional zu einer Induktivitätskomponente eines Strompfades, wie einer Verdrahtung, etc., über den ein Strom fließt, und ein Problempunkt besteht folglich darin, die Induktivitätskomponente von dem Strompfad zu entfernen.
  • Bei dem Halbleiter-Leistungsmodul, das in dem Patentdokument 1 offenbart ist, sind die zwei Leistungsversorgungs-Terminals, an die wechselseitig unterschiedliche Spannungen angelegt werden, über ein Intervall bzw. in einem Abstand voneinander an einem Endabschnitt des Kunstharzgehäuses angeordnet.
  • Eine Distanz zwischen den zwei Leistungsversorgungs-Terminals nimmt einen vergleichsweise großen Wert an, da diese in Abhängigkeit von einer Form des Kunstharzgehäuses eingestellt wird. Ein magnetisches Feld, da an einem Leistungsversorgungs-Terminal erzeugt wird, und ein magnetisches Feld, das an dem anderen Leistungsversorgungs-Terminal erzeugt wird, können daher nicht zufriedenstellend ausgelöscht werden, und eine wechselseitige bzw. gegenseitige Induktivitätskomponente zwischen den Terminals nimmt daher aufgrund eines wechselseitigen Induktionseffektes wahrscheinlich zu.
  • Die vorliegende Erfindung stellt folglich ein Halbleiter-Leistungsmodul bereit, bei dem eine Induktivitätskomponente reduziert werden kann.
  • Lösung für das Problem
  • Die vorliegende Erfindung stellt ein Halbleiter-Leistungsmodul bereit, mit: einem isolierenden Substrat, das eine Oberfläche und eine weitere Oberfläche aufweist; einem ausgangsseitigen Terminal, das an einer Oberflächenseite des isolierenden Substrates angeordnet ist; einem ersten Leistungsversorgungs-Terminal, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist; einem zweiten Leistungsversorgungs-Terminal, an das eine Spannung mit einer Größe anzulegen ist, die gegenüber einer Spannung unterschiedlich ist, die an das erste Leistungsversorgungs-Terminal angelegt wird, wobei das zweite Leistungsversorgungs-Terminal an einer anderen Oberflächenseite des isolierenden Substrates angeordnet ist, so, dass es dem ersten Leistungsversorgungs-Terminal über das isolierende Substrat gegenüberliegt; einem ersten Schaltbauteil, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist und das elektrisch mit dem ausgangsseitigen Terminal und dem ersten Leistungsversorgungs-Terminal verbunden ist; und einem zweiten Schaltbauteil, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist und das elektrisch mit dem ausgangsseitigen Terminal und dem zweiten Leistungsversorgungs-Terminal verbunden ist.
  • Mit dem vorliegenden Halbleiter-Leistungsmodul kann eine Distanz zwischen dem ersten Leistungsversorgungs-Terminal und dem zweiten Leistungsversorgungs-Terminal basierend auf einer Dicke des isolierenden Substrates eingestellt werden, an dem das erste Leistungsversorgungs-Terminal und das zweite Leistungsversorgungs-Terminal gegenüberliegend bzw. auf dieses zuweisend angeordnet sind. Das erste Leistungsversorgungs-Terminal und das zweite Leistungsversorgungs-Terminal können daher in Nähe zueinander angeordnet werden, während eine Isolationseigenschaft aufrechterhalten wird.
  • Ein magnetisches Feld, das an dem ersten Leistungsversorgungs-Terminal erzeugt wird, und ein magnetisches Feld, das an dem zweiten Leistungsversorgungs-Terminal erzeugt wird, können daher zufriedenstellend ausgelöscht werden, und folglich kann eine wechselseitige Induktivitätskomponente zwischen dem ersten Leistungsversorgungs-Terminal und dem zweiten Leistungsversorgungs-Terminal reduziert werden. Ein Halbleiter-Leistungsmodul, bei dem eine Induktivitätskomponente reduziert werden kann, kann folglich bereitgestellt werden.
  • Die zuvor genannten und noch weitere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung ergeben sich in klarstellender Art und Weise durch die nachstehende Beschreibung von bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügte Zeichnung.
  • Figurenliste
    • 1 ist ein elektrisches Schaltungsdiagramm der elektrischen Struktur eines Halbleiter-Leistungsmoduls gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine perspektivische Ansicht des Halbleiter-Leistungsmoduls der 1 aus einer Aussicht von einer oberen Seite.
    • 3 ist eine perspektivische Ansicht des Halbleiter-Leistungsmoduls der 2 aus einer Ansicht von einer unteren Seite.
    • 4 ist eine perspektivische Explosionsansicht der internen bzw. inneren Struktur des Halbleiter-Leistungsmoduls der 1.
    • 5 ist eine Draufsicht auf die interne Struktur des Halbleiter-Leistungsmoduls der 1.
    • 6 ist eine Seitenansicht der internen Struktur des Halbleiter-Leistungsmoduls der 1.
    • 7 ist eine vergrößerte Ansicht einer Region VII der 5.
    • 8 ist eine Schnittansicht entlang einer Linie VIII-VIII der 7.
    • 9 ist ein elektrisches Schaltungsdiagramm einer elektrischen Struktur gemäß einem ersten Modifikationsbeispiel des Halbleiter-Leistungsmoduls der 1.
    • 10 ist ein elektrisches Schaltungsdiagramm einer elektrischen Struktur gemäß einem zweiten Modifikationsbeispiel des Halbleiter-Leistungsmodul der 1.
  • Beschreibung von Ausführungsformen
  • 1 ist ein elektrisches Schaltungsdiagramm der elektrischen Struktur eines Halbleiter-Leistungsmoduls 1 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 1 beinhaltet das Halbleiter-Leistungsmodul 1 gemäß der bevorzugten Ausführungsform ein ausgangsseitiges Terminal 2, ein hochspannungsseitiges Terminal 3 (erstes Leistungsversorgungs-Terminal), ein niederspannungsseitiges Terminal 4 (zweites Leistungsversorgungs-Terminal), an das eine Spannung angelegt wird, die niedriger ist als eine Spannung, die an das hochspannungsseitige Terminal 3 angelegt wird.
  • Das Halbleiter-Leistungsmodul 1 beinhaltet eine Vielzahl (fünf in der vorliegenden bevorzugten Ausführungsform) von ersten Schaltbauteilen 5, die zwischen dem ausgangsseitigen Terminal 2 und dem hochspannungsseitigen Terminal 3 angeschlossen sind, und eine Vielzahl (fünf bei der vorliegenden bevorzugten Ausführungsform) von zweiten Schaltbauteilen 6, die zwischen dem ausgangsseitigen Terminal 2 und dem niederspannungsseitigen Terminal 4 angeschlossen bzw. verbunden sind.
  • Eine Halbbrücken-Schaltung 7 ist gebildet durch das ausgangsseitige Terminal 2, das hochspannungsseitige Terminal 3, das niederspannungsseitige Terminal 4, die Vielzahl von ersten Schaltbauteilen 5 und die Vielzahl von zweiten Schaltbauteilen 6. Das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 sind in Nähe bzw. in Nachbarschaft zueinander angeordnet.
  • Die Vielzahl von ersten Schaltbauteilen 5 bilden einen hochspannungsseitigen oberen Arm 8, und die Vielzahl von zweiten Schaltbauteilen 6 bilden einen niederspannungsseitigen unteren Arm 9, und zwar in der Halbbrücken-Schaltung 7.
  • Jedes erste Schaltbauteil 5 beinhaltet einen MISFET (Feldeffekttransistor mit isoliertem Gate), der in einem Si-Substrat, in einem SiC-Substrat oder in einem Halbleitersubstrat von einem Typ mit weiter bzw. breiter Bandlücke gebildet ist, und weist eine erste Source-Elektrode 10, eine erste Drain-Elektrode 11 und eine erste Gate-Elektrode 12 auf, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Die erste Source-Elektrode 10 und die erste Drain-Elektrode 11 bilden ein Paar von ersten Hauptelektroden, und die erste Gate-Elektrode 12 bildet eine erste Steuerelektrode, mittels der ein zwischen dem Paar von ersten Hauptelektroden fließender Strom gesteuert wird, und zwar in jedem ersten Schaltbauteil 5. Jedes erste Schaltbauteil 5 beinhaltet eine erste Diode 13, die mit umgekehrter Vorspannung („reverse bias“) zwischen der ersten Drain-Elektrode 11 und der ersten Source-Elektrode 10 angeschlossen ist.
  • Jedes erste Schaltbauteil 5 ist zwischen dem hochspannungsseitigen Terminal 3 und dem niederspannungsseitigen Terminal 4 bzw. dem ausgangsseitigen Terminal 2 angeschlossen, und zwar dadurch, dass die erste Source-Elektrode 10 elektrisch mit dem ausgangsseitigen Terminal 2 verbunden ist und die erste Drain-Elektrode 11 elektrisch mit dem hochspannungsseitigen Terminal 3 verbunden ist. Die erste Gate-Elektrode 12 von jedem ersten Schaltbauteil 5 ist elektrisch auf einer Hochspannungsseite gemeinsam mit einem ersten Gate-Terminal 14 (erstes Steuer-Terminal) verbunden.
  • Das erste Gate-Terminal 14 ist ein Terminal, mittels dessen die jeweiligen ersten Schaltbauteile 5 (jeweilige erste Gate-Elektroden 12) angetrieben und gesteuert werden. Die ersten Source-Elektroden 10 von jedem ersten Schaltbauteil 5 sind elektrisch gemeinsam mit einem ersten Source-Erfassungs-Terminal 15 verbunden, und zwar auf einer Hochspannungsseite zusätzlich zu dem ausgangsseitigen Terminal 2. Das erste Source-Erfassungs-Terminal 15 ist ein Potentialerfassungsterminal zum Erfassen eines Potentials der ersten Source-Elektroden 10.
  • Jedes zweite Schaltbauteil 6 beinhaltet einen MISFET, der in einem Si-Substrat, einem SiC-Substrat oder in einem Halbleitersubstrat von einem Typ mit breiter Bandlücke gebildet ist, und weist eine zweite Source-Elektrode 16, eine zweite Drain-Elektrode 17 und eine zweite Gate-Elektrode 18 auf, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Die zweite Source-Elektrode 16 und die zweite Drain-Elektrode 17 bilden ein Paar von zweiten Hauptelektroden, und die zweite Gate-Elektrode 18 bildet eine zweite Steuerelektrode, mittels der in jedem zweiten Schaltbauteil 6 ein Strom gesteuert wird, der zwischen dem Paar von zweiten Hauptelektroden fließt. Jedes zweite Schaltbauteil 6 beinhaltet eine zweite Diode 19, die mit umgekehrter Vorspannung („reverse bias“) zwischen der zweiten Drain-Elektrode 17 und der zweiten Source-Elektrode 16 angeschlossen ist.
  • Jedes zweite Schaltbauteil 6 ist zwischen dem ausgangsseitigen Terminal 2 und dem niederspannungsseitigen Terminal 4 angeschlossen, und zwar dadurch, dass die zweite Drain-Elektrode 17 elektrisch mit dem ausgangsseitigen Terminal 2 verbunden ist und die zweite Source-Elektrode 16 elektrisch mit dem niederspannungsseitigen Terminal 4 verbunden ist.
  • Das ausgangsseitige Terminal 2 ist ein gemeinsames Terminal, mit dem die ersten Source-Elektroden 10 der ersten Schaltbauteile 5 und die zweiten Drain-Elektroden 17 der zweiten Schaltbauteile 6 gemeinsam verbunden sind. Die zweite Gate-Elektrode 18 von jedem zweiten Schaltbauteil 6 ist elektrisch gemeinsam mit einem zweiten Gate-Terminal 20 (erstes bzw. zweites Steuer-Terminal) verbunden, und zwar auf einer Niederspannungsseite
  • Das zweite Gate-Terminal 20 ist ein Terminal, mittels dessen die jeweiligen zweiten Schaltbauteile 6 (jeweilige zweite Gate-Elektroden 18) angesteuert bzw. angetrieben und gesteuert werden. Die zweite Source-Elektrode 16 von jedem zweiten Schaltbauteil 6 ist elektrisch gemeinsam mit einem zweiten Source-Erfassungs-Terminal 21 auf einer Niederspannungsseite zusätzlich zu dem niederspannungsseitigen Terminal 4 verbunden. Das zweite Source-Erfassungs-Terminal 21 ist ein Potentialerfassungsterminal zum Erfassen eines Potentials der zweiten Source-Elektroden 16.
  • Das Halbleiter-Leistungsmodul 1 gemäß der vorliegenden bevorzugten Ausführungsform ist beispielsweise als ein Inverter- bzw. Wechselrichtermodul ausgebildet, das dazu angeordnet bzw. ausgebildet ist, eine beliebige Phase von einer U-Phase, einer V-Phase und einer W-Phase in einem dreiphasigen Motor anzutreiben bzw. anzusteuern, der die U-Phase, die V-Phase und die W-Phase besitzt. Ein Inverterbauteil, das dazu ausgebildet ist, einen dreiphasigen Motor anzusteuern, kann folglich bereitgestellt werden, indem drei Halbleiter-Leistungsmodule 1 gemäß der U-Phase, der V-Phase und der W-Phase aufgenommen werden.
  • Bei dem Inverterbauteil ist eine Gleichstrom-Leistungsversorgung zwischen den hochspannungsseitigen Terminals 3 und den niederspannungsseitigen Terminals 4 der jeweiligen Halbleiter-Leistungsmodule 1 angeschlossen, und der dreiphasige Motor ist als eine Last an den ausgangsseitigen Terminals 2 der jeweiligen Halbleiter-Leistungsmodule angeschlossen. Zwischen den hochspannungsseitigen Terminals 3 und den niederspannungsseitigen Terminals 4 wird beispielsweise eine Gleichstrom-Spannung von nicht weniger als 500V und nicht mehr als 2000V angelegt, wobei die Seite des niederspannungsseitigen Terminals 4 als ein Referenzpotential ausgebildet ist.
  • Bei dem Inverterbauteil werden die ersten Schaltbauteile 5 und die zweiten Schaltbauteile 6 von jedem Halbleiter-Leistungsmodul 1 angetrieben und gesteuert mittels eines vorbestimmten Schaltmusters. Die Gleichstrom-Spannung wird hierdurch in eine dreiphasige Wechselstromspannung gewandelt und dem dreiphasigen Motor zugeführt. Der dreiphasige Motor wird hierdurch sinus-verlauf-artig angetrieben.
  • Ein äußeres Erscheinungsbild des Halbleiter-Leistungsmoduls 1 wird nunmehr unter Bezugnahme auf die 2 und 3 beschrieben.
  • 2 ist eine perspektivische Ansicht des Halbleiter-Leistungsmoduls 1 der 1 aus einer Ansicht von einer oberen Seite. 3 ist eine perspektivische Ansicht des Halbleiter-Leistungsmoduls 1 der 2 aus einer Ansicht von einer unteren Seite.
  • Das Halbleiter-Leistungsmodul 1 beinhaltet einen Gehäusekörperabschnitt bzw. -korpusabschnitt 31, der in einer rechteckförmigen Parallelepiped-Form ausgebildet ist. Der Gehäusekörperabschnitt 31 weist eine obere Fläche 32 von in Draufsicht viereckiger Form auf, weist eine untere Fläche 33 der gleichen Form wie die obere Fläche 32 auf, und weist vier Seitenflächen 34 auf, die die obere Fläche 32 und die untere Fläche 33 verbinden.
  • Im Folgenden können zum Zwecke einer einfacheren Beschreibung in 2 und 3 eine +X-Richtung und eine -X-Richtung, eine +Y-Richtung und eine -Y-Richtung sowie eine +Z-Richtung und eine -Z-Richtung verwendet werden.
  • Die +X-Richtung und die -X-Richtung sind zwei Richtungen, die entlang einer Seite des Gehäusekörperabschnittes 31 orientiert sind, und diese Richtungen werden einfach als „X-Richtung“ bezeichnet, wenn auf sie kollektiv Bezug genommen wird. Die +Y-Richtung und die -Y-Richtung sind zwei Richtungen, die entlang einer anderen Seite des Gehäusekörperabschnittes 31 orientiert sind, und zwar orthogonal zu der oben genannten einen Seite, und diese werden einfach als die „Y-Richtung“ bezeichnet, wenn auf sie kollektiv Bezug genommen wird. Die +Z-Richtung und die -Z-Richtung sind zwei Richtungen, die entlang einer Dickenrichtung des Gehäusekörperabschnittes 31 orientiert sind, und diese werden einfach als die „Z-Richtung“ bezeichnet, wenn auf sie kollektiv Bezug genommen wird.
  • Wenn der Gehäusekörperabschnitt 31 auf einer horizontalen Fläche angeordnet wird, werden die X-Richtung und die Y-Richtung zwei horizontale Richtungen, die entlang von zwei wechselseitig orthogonalen horizontalen geraden bzw. gradlinigen Linien (einer X-Achse und einer Y-Achse) orientiert sind, und die Z-Richtung wird eine vertikale Richtung, die entlang einer vertikalen gradlinigen Linie (eine Z-Achse) orientiert ist.
  • Der Gehäusekörperabschnitt 31 ist aus einem Kunstharz- bzw. Harzmaterial (ein duroplastisches Harzmaterial) hergestellt, wie ein Epoxyharz, etc., um ein Beispiel zu nennen, und versiegelt bzw. dichtet die ersten Schaltbauteile 5, die zweiten Schaltbauteile 6, etc.
  • Das ausgangsseitige Terminal 2, das oben erwähnt wurde, ist gegenüber der Seitenfläche 34 an einer +X-Richtungs-Seite entlang der +X-Richtung freigelegt, und zwar an der Seitenfläche 34 in dem Gehäusekörperabschnitt 31. Das ausgangsseitige Terminal 2 ist in einer viereckigen Form in Draufsicht bei der vorliegenden bevorzugten Ausführungsform von einer inneren Seite hin zu einer äußeren Seite des Gehäusekörperabschnittes 31 herausgeführt.
  • Das hochspannungsseitiges Terminal 3 und das niederspannungsseitige Terminal 4, die oben erwähnt wurden, sind gegenüber der Seitenfläche 34 auf einer Seite einer -X-Richtung entlang der -X-Richtung freigelegt, bei der es sich um eine Richtung in einer entgegengesetzten Richtung zu der Richtung des Freilegens des ausgangsseitigen Terminals 2 handelt. Das heißt, das ausgangsseitige Terminal 2 und das hochspannungsseitige Terminal 3 zuzüglich dem niederspannungsseitigen Terminal 4 sind an Positionen angeordnet, die einander über dem Gehäusekörperabschnitt 31 gegenüberliegen.
  • Das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 sind jeweils an einen Abschnitt eines isolierenden Substrates 41 gebondet, das nachstehend beschrieben wird (ein erster Verlängerungs- bzw. Erweiterungsabschnitt 74 des isolierenden Substrates 41). Das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 sind in in Draufsicht in viereckigen Formen von der inneren Seite hin zu der äußeren Seite des Gehäusekörperabschnittes 31 herausgeführt, und zwar zusammen mit dem Abschnitt bzw. Erweiterungsabschnitt des isolierenden Substrates 41.
  • Das niederspannungsseitige Terminal 4 ist an eine Fläche auf einer Seite der +Z-Richtung des isolierenden Substrates 41 gebondet (nachstehend einfach bezeichnet als „vordere Fläche 42 des isolierenden Substrates 41“), wie es in 2 gezeigt ist. Das hochspannungsseitige Terminal 3 ist an eine Fläche auf einer Seite der -Z-Richtung des isolierenden Substrates 41 (nachstehend einfach bezeichnet als „hintere Fläche 43 des isolierenden Substrates 41“) gebondet, wie es in 3 gezeigt ist.
  • Das erste Gate-Terminal 14 und das erste Source-Erfassungs-Terminal 15, die oben erwähnt sind, als auch das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal, die oben erwähnt sind, sind gegenüber der Seitenfläche 34 auf einer Seite der +Y-Richtung entlang der +Y-Richtung freigelegt, bei der es sich um eine unterschiedliche Richtung gegenüber der Richtung des Freiliegens des ausgangsseitigen Terminals 2 (der +X-Richtung) und der Richtung des Freiliegens des hochspannungsseitigen Terminals 3 und des niederspannungsseitigen Terminals 4 (die -X-Richtung) handelt, und zwar in dem Gehäusekörperabschnitt 31.
  • Das erste Gate-Terminal 14, das erste Source-Erfassungs-Terminal 15, das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal 21 sind jeweils an einen Abschnitt des isolierenden Substrates 41 gebondet, das nachstehend beschrieben wird (ein zweiter Erweiterungsabschnitt 75 des isolierenden Substrates 41).
  • Das erste Gate-Terminal 14, das erste Source-Erfassung-Terminal 15, das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal 21 sind in Draufsicht bandförmig (in viereckigen bzw. rechteckförmigen Formen in Draufsicht) von der inneren Seite hin zu der äußeren Seite des Gehäusekörperabschnittes 31 herausgeführt, und zwar zusammen mit dem Abschnitt des isolierenden Substrates 41 (dem zweiten Erweiterungsabschnitt 75 des isolierenden Substrates 41).
  • Das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal 21 sind an die vordere Fläche 42 des isolierenden Substrates 41 gebondet, wie es in 2 gezeigt ist. Das erste Gate-Terminal 14 und das erste Source-Erfassungs-Terminal 15 sind an die hintere Fläche 43 des isolierenden Substrates 41 gebondet, wie es in 3 gezeigt ist.
  • Wie es in 3 gezeigt ist, ist an der unter Fläche 33 des Gehäusekörperabschnittes 31 ein Wärmeableitungselement bzw. Wärmeübertragungselement 35 freigelegt. Wärme, die von den ersten Schaltbauteilen 5 und den zweiten Schaltbauteilen 6 erzeugt wird, wird über das Wärmeableitungselement 35 an die Umgebung abgeleitet.
  • Die interne Struktur des HalbleiterLeistungsmoduls 1 wird nunmehr spezifisch unter Bezugnahme auf die 4 bis 8 beschrieben.
  • 4 ist eine perspektivische Explosionsansicht der internen Struktur des Halbleiter-Leistungsmoduls 1 der 1. 5 ist eine Draufsicht auf die interne Struktur des Halbleiter-Leistungsmoduls 1 der 1. 6 ist eine Seitenansicht der internen Struktur des Halbleiter-Leistungsmoduls 1 der 1. 7 ist eine vergrößerte Ansicht einer Region VII der 5. 8 ist eine Schnittansicht entlang einer Linie VIII-VIII der 7.
  • Unter Bezugnahme auf die 4 bis 6 beinhaltet das Halbleiter-Leistungsmodul 1 das isolierende Substrat 41. Das isolierende Substrat 41 hat die vordere Oberfläche bzw. Fläche 42 und die hintere Oberfläche bzw. Fläche 43. Das niederspannungsseitige Terminal 4 ist auf der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet. Das ausgangsseitige Terminal 2 ist auf der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 angeordnet.
  • Das hochspannungsseitige Terminal 3 ist an der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 angeordnet. Die ersten Schaltbauteile 5, die elektrisch mit dem ausgangsseitigen Terminal 2 und mit dem hochspannungsseitigen Terminal 3 verbunden sind, und die zweiten Schaltbauteile 6, die elektrisch mit dem ausgangsseitigen Terminal 2 und dem niederspannungsseitigen Terminal 4 verbunden sind, sind auf der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 angeordnet.
  • Das Halbleiter-Leistungsmodul 1 weist eine Struktur auf, bei der das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 einander über das isolierende Substrat 41 überliegen. Das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 und die Struktur in deren Umgebung wird nunmehr beschrieben.
  • Unter Bezugnahme auf 4 beinhaltet das Halbleiter-Leistungsmodul 1 gemäß der bevorzugten vorliegenden Ausführungsform eine erste Einheit U1, die die ersten Schaltbauteile 5, die zweiten Schaltbauteile 6 und das ausgangsseitige Terminal 2 beinhaltet, und weist eine zweite Einheit U2 auf, die das isolierende Substrat 41, das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 beinhaltet, wobei das Halbleiter-Leistungsmodul 1 eine Struktur hat, bei der die zweite Einheit U2 stapelartig auf der ersten Einheit U1 angeordnet ist bzw. darauf gestapelt ist.
  • Unter Bezugnahme auf die 4 bis 6 beinhaltet die erste Einheit U1 ein Trägersubstrat 44, das in Draufsicht in einer viereckigen Form gebildet ist, ein erstes Leitungsmuster 45, das auf dem Trägersubstrat 44 gebildet ist, wobei die ersten Schaltbauteile 5 auf dem ersten Leitungsmuster 45 angeordnet sind, wobei die zweiten Schaltbauteile 6 auf dem ersten Leitungsmuster 45 angeordnet sind, und wobei das ausgangsseitige Terminal 2 auf dem ersten Leitungsmuster bzw. Leitermuster 45 angeordnet ist.
  • Das Trägersubstrat 44 beinhaltet eine Oberfläche auf einer Seite einer +Z-Richtung (nachstehend einfach als „vordere Oberfläche 46 des Trägersubstrates 44“ bezeichnet), und beinhaltet eine Oberfläche auf einer Seite der -Z-Richtung (nachstehend einfach als „hintere Oberfläche 47 des Trägersubstrates 44“ bezeichnet). Das Trägersubstrat 44 ist über einen Abstand von dem isolierenden Substrat 41 angeordnet, und zwar in Bezug auf die Seite der hinteren Oberfläche 43 des isolierenden Substrates 41, und trägt auf der Seite der vorderen Oberfläche 46 die ersten Schaltbauteile 5 und die zweiten Schaltbauteile 6.
  • Das Trägersubstrat 44 hat eine Dicke von beispielsweise nicht mehr als 5 mm. Das Trägersubstrat 44 kann eine Dicke von nicht weniger als 0,3 mm haben, und von nicht mehr als 0,7 mm. Das Trägersubstrat 44 kann ein auf einem anorganischen Material basierendes isolierendes Substrat sein, einschließlich einer Keramik (zum Beispiel AlN, SiN oder SiO2), etc., oder kann ein auf einem organischen Material basierendes isolierendes Substrat sein, das ein Harz bzw. Kunstharz (zum Beispiel Epoxyharz) beinhaltet, etc.
  • Das erste Leitungsmuster 45 ist ein Leitungsfilm, der beispielsweise aus Cu (Kupfer) hergestellt ist, und ist direkt an die vordere Oberfläche 46 des Trägersubstrates 44 gebondet. Das erste Leitungsmuster 45 beinhaltet ein erstes hochspannungsseitiges Leitungsmuster 48, das das hochspannungsseitige Terminal 3 und die ersten Schaltbauteile 5 elektrisch verbindet, sowie ein erstes ausgangsseitiges Leitungsmuster 49, das das ausgangsseitige Terminal 2 und die zweiten Schaltbauteile 6 elektrisch verbindet.
  • Das erste hochspannungsseitige Leitungsmuster 48 ist an einem Endabschnitt auf der Seite der -X-Richtung des Trägersubstrates 44 angeordnet und ist in einer viereckigen Form gebildet, die sich in einer Draufsicht entlang der Y-Richtung erstreckt. Andererseits ist das erste ausgangsseitige Leitungsmuster 49 an einem Endabschnitt auf der Seite der +X-Richtung des Trägersubstrates 44 angeordnet und ist in einer viereckiger Form gebildet, die sich in einer Draufsicht entlang der Y-Richtung erstreckt. Eine X-Richtungsbreite des ersten ausgangsseitigen Leitungsmusters 49 wird auf einen Wert größer als eine X-Richtungsbreite des ersten hochspannungsseitigen Leitungsmusters 48 eingestellt.
  • Unter Bezugnahme auf die 4 und 5 sind die ersten Schaltbauteile 5 auf das erste hochspannungsseitige Leitungsmuster 48 gebondet. Die ersten Schaltbauteile 5 sind so angeordnet, dass sie in einer einzelnen Reihe bzw. Spalte entlang der Y-Richtung ausgerichtet sind.
  • Unter Bezugnahme auf die 7 und 8 ist jedes erste Schaltbauteil 5 ein sogenannter vertikaler MISFET, der einen ersten Bauteilkörperabschnitt 52 (bzw. 50) aufweist, der eine erste vordere Bauteiloberfläche 50 (bzw. 52) auf der Seite der +Z-Richtung besitzt, an der die erste Source-Elektrode 10 und die erste Gate-Elektrode 12 angeordnet sind, und eine erste hintere Bauteiloberfläche 51 auf der Seite der -Z-Richtung besitzt, an der die erste Drain-Elektrode 11 angeordnet ist. Der erste Bauteilkörperabschnitt 52 beinhaltet ein Si-Substrat, ein SiC-Substrat oder ein Halbleitersubstrat von einem Typ mit breiter Bandlücke.
  • An der ersten vorderen Bauteiloberfläche 50 sind bei der vorliegenden bevorzugten Ausführungsform vier erste Source-Elektroden 10 und eine erste Gate-Elektrode 12 gebildet. Jedes erste Schaltbauteil 5 ist an das erste hochspannungsseitige Leitungsmuster 48 gebondet, und zwar in einem Zustand, bei dem die erste hintere Bauteiloberfläche 51 des ersten Bauteilkörperabschnittes 52 der vorderen Oberfläche 46 des Trägersubstrates 44 gegenüberliegt.
  • Jedes erste Schaltbauteil 5 ist an das erste hochspannungsseitige Leitungsmuster 48 gebondet, und zwar dadurch, dass die erste Drain-Elektrode 11 und das erste hochspannungsseitige Leitungsmuster 48 über ein erstes leitfähiges Bondmaterial 53 aneinander gebondet sind. Das erste leitfähige Bondmaterial 53 kann ein Lot bzw. Lötmittel sein.
  • Unter Bezugnahme auf die 4 und 5 sind die zweiten Schaltbauteile 6 auf das erste ausgangsseitige Leitungsmuster 49 gebondet. Die zweiten Schaltbauteile 6 sind so angeordnet, dass sie sich in einer einzelnen Reihe bzw. Spalte entlang der Y-Richtung erstrecken und den jeweiligen ersten Schaltbauteilen 5 in einer eins-zu-eins-Entsprechung in X-Richtung gegenüberliegen.
  • Unter Bezugnahme auf die 7 und 8 ist jedes zweite Schaltbauteil 6 ein sogenannter vertikaler MISFET, der einen zweiten Bauteilkörperabschnitt 56 aufweist, der eine zweite vordere Bauteiloberfläche 54 auf der Seite der +Z-Richtung beinhaltet, an der die zweite Source-Elektrode 16 und die zweite Gate-Elektrode 18 angeordnet sind, und eine zweite hintere Bauteiloberfläche 55 auf der Seite der -Z-Richtung beinhaltet, an der die zweite Drain-Elektrode 17 angeordnet ist. Der zweite Bauteilkörperabschnitt 56 beinhaltet ein Si-Substrat, ein SiC-Substrat oder ein Halbleitersubstrat von einem Typ mit breiter Bandlücke.
  • An der zweiten vorderen Bauteiloberfläche 54 sind bei der vorliegenden bevorzugten Ausführungsform vier zweite Source-Elektroden 16 und eine zweite Gate-Elektrode 18 gebildet. Jedes zweite Schaltbauteil 6 ist an das erste ausgangsseitige Leitungsmuster 49 gebondet, und zwar in einem Zustand, bei dem die zweite hintere Bauteiloberfläche 55 des zweiten Bauteilkörperabschnittes 56 der vorderen Oberfläche 46 des Trägersubstrates 44 gegenüberliegt bzw. zu dieser weist.
  • Jedes zweite Schaltbauteil 6 ist an das erste ausgangsseitige Leitungsmuster 49 gebondet, und zwar dadurch, dass die zweite Drain-Elektrode 17 und das erste ausgangsseitige Leitungsmuster 49 über ein zweites leitfähiges Bondmaterial 57 aneinander gebondet sind. Das zweite leitfähige Bondmaterial 57 kann ein Lot bzw. Lötmittel sein.
  • Unter Bezugnahme auf die 4 und 5 ist das ausgangsseitige Terminal 2 auf einer Seite in +X-Richtung eines Endabschnittes des Trägersubstrates 44 angeordnet, und zwar über Abstände bzw. Intervalle von den jeweiligen zweiten Schaltbauteilen 6, und ist an einen zentralen Abschnitt in einer Längenrichtung des ersten ausgangsseitigen Leitungsmusters 49 gebondet.
  • Das ausgangsseitige Terminal 2 weist eine Dicke auf, die größer ist als die Dicke des hochspannungsseitigen Terminals 3 oder eine Dicke des niederspannungsseitigen Terminals 4. Das ausgangsseitige Terminal 2 ist elektrisch gemeinsam mit den ersten Schaltbauteilen 5 und den zweiten Schaltbauteilen 6 verbunden, wie oben erwähnt.
  • Das ausgangsseitige Terminal 2 hat daher vorzugsweise eine Dicke, die zumindest nicht kleiner als ein Gesamtwert der Dicke des hochspannungsseitigen Terminals 3 und der Dicke des niederspannungsseitigen Terminals 4, und zwar aus einem Gesichtspunkt eines Unterdrückens einer Zunahme eines Widerstandswertes heraus.
  • Das ausgangsseitige Terminal 2 ist in einer Plattenform oder in einer Blockform mit einer viereckigen Form in Draufsicht gebildet, die sich in der X-Richtung erstreckt, und weist an einem Endabschnitt 58 auf der Seite der -X-Richtung eine Vielzahl von Nut- bzw. Kerbabschnitten 59 auf, und zwar bei der vorliegenden bevorzugten Ausführungsform. Die Vielzahl von Nutabschnitten 59 ist bei der vorliegenden bevorzugten Ausführungsform jeweils in einer Vertiefungsform ausgebildet, die sich entlang der gleichen Richtung (X-Richtung) erstreckt.
  • Der Endabschnitt 58 des ausgangsseitigen Terminals 2 ist an das erste ausgangsseitige Leitungsmuster 49 gebondet, und zwar über ein drittes leitfähiges Bondmaterial 60. Das dritte leitfähige Bondmaterial 60 kann ein Lot bzw. Lötmittel sein. In einem Zustand, bei dem der Endabschnitt 58 des ausgangsseitigen Terminals 2 und das erste ausgangsseitige Leitungsmuster 49 aneinander gebondet sind, und zwar durch das dritte leitfähige Bondmaterial 60, tritt das dritte leitfähige Bondmaterial 60 in das Innere der Nutabschnitte 59 ein, die an dem Endabschnitt 58 ausgebildet sind.
  • Die erste Einheit U1 beinhaltet ferner das Wärmeableitungselement 35, das an der Seite der hinteren Oberfläche 47 des Trägersubstrates 44 angeordnet ist. Das Wärmeableitungselement 35 bedeckt im Wesentlichen einen gesamten Bereich der hinteren Oberfläche 47 des Trägersubstrates 44, mit der Ausnahme eines Randabschnittes, und ist gebildet durch einen Leitungsfilm einer in Draufsicht viereckigen Form, der aus Kupfer (Cu) hergestellt ist und der direkt an die hintere Oberfläche 47 des Trägersubstrates 44 gebondet ist, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Die von den ersten Schaltbauteilen 5 und von den zweiten Schaltbauteilen 6 erzeugte Wärme wird über das erste Leitungsmuster 45 und das Trägersubstrat 44 auf das Wärmeableitungselement 35 übertragen und an die Umgebung abgeleitet.
  • Unter Bezugnahme auf die 4 bis 6 beinhaltet die zweite Einheit U2 das isolierende Substrat 41, ein zweites Leitungsmuster 71, das an der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 angeordnet ist, und ein drittes Leitungsmuster 72, das an der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet ist.
  • Das isolierende Substrat 41 hat eine Dicke von beispielsweise nicht mehr als 5 mm. Das isolierende Substrat 41 kann die Dicke von nicht weniger als 0,3 mm haben, und von nicht mehr als 0,7 mm. Das isolierende Substrat 41 kann ein auf einem anorganischen Material basiertes isolierendes Substrat sein, einschließlich einer Keramik (zum Beispiel AlN, SiN oder SiO2), etc., oder kann auf einem organischen Material basiertes isolierendes Substrat sein, einschließlich einem Kunstharz (zum Beispiel Epoxyharz), etc.
  • Das isolierende Substrat 41 beinhaltet einen Körperabschnitt 73 mit einer in Draufsicht viereckigen Form, der der vorderen Oberfläche 46 des Trägersubstrates 44 in Draufsicht gegenüberliegt, beinhaltet einen ersten Erweiterungsabschnitt 74, der sich ausgehend von einem Endabschnitt auf der Seite der -X-Richtung des Körperabschnittes 73 entlang der -X-Richtung hin zu einer Region außerhalb des Trägersubstrates 44 erstreckt, und beinhaltet einen zweiten Erweiterungsabschnitt 75, der sich ausgehend von einem Endabschnitt auf einer Seite der +Y-Richtung des Körperabschnittes 73 entlang der +Y-Richtung hin zu der Region außerhalb des Trägersubstrates 44 erstreckt. Das isolierende Substrat 41 ist mittels des Körperabschnittes 73, des ersten Erweiterungsabschnittes 74 und des zweiten Erweiterungsabschnittes 75 in einer Draufsicht in einer L-Form ausgebildet.
  • Der Körperabschnitt 73 des isolierenden Substrates 41 ist so angeordnet, dass er dem ersten hochspannungsseitigen Leitungsmuster 48 und dem ersten ausgangsseitigen Leitungsmuster 49 gegenüberliegt.
  • Der Körperabschnitt 73 des isolierenden Substrates 41 beinhaltet eine Vielzahl (fünf in der vorliegenden bevorzugten Ausführungsform) von ersten Ausnehmungsregionen („removed regions“) 76, die jeweils in Draufsicht die ersten vorderen Bauteiloberflächen 50 der ersten Schaltbauteile 5 freilegen, eine zweite Ausnehmungsregion 77, die die zweiten Schaltbauteile 6 freilegt, und eine Vielzahl (fünf in der vorliegenden bevorzugten Ausführungsform) von dritten Ausnehmungsregionen 78, die selektiv einen Endabschnitt auf der Seite der -X-Richtung des ersten ausgangsseitigen Leitungsmusters 49 freilegen.
  • Die ersten Ausnehmungsregionen 76, die zweite Ausnehmungsregion 77 und die dritten Ausnehmungsregionen 78 sind Regionen, die dadurch gebildet sind, dass Abschnitte des isolierenden Substrates 41 selektiv entfernt werden und jeweils Elemente freilegen, die an einer Region an der Seite der -Z-Richtung des isolierenden Substrates 41 angeordnet sind. Die ersten Ausnehmungsregionen 76, die zweite Ausnehmungsregion 77 und die dritten Ausnehmungsregionen 78 beinhalten jeweils Öffnungen und/oder Nutabschnitte bzw. Kerbabschnitte.
  • Die jeweiligen ersten Ausnehmungsregionen 76 sind Öffnungen mit in Draufsicht viereckigen Formen, die jeweils eines der ersten Schaltbauteile 5 in einer eins-zu-eins-Entsprechung freilegen, und sind so gebildet, dass sie in gleichmäßigen Intervallen in einer einzelnen Reihe bzw. Spalte entlang der Y-Richtung ausgerichtet sind, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Die jeweiligen ersten Ausnehmungsregionen 76 können Nutabschnitte mit in Draufsicht viereckigen Formen sein, die jeweils eines der ersten Schaltbauteile 5 in einer eins-zu-eins-Entsprechung freilegen, und zwar anstelle von Öffnungen. Anstelle der ersten Ausnehmungsregionen 76 können eine Vielzahl oder eine einer ersten Ausnehmungsregion 76 gebildet sein, bei der es sich um eine Öffnung und/oder einen Nutabschnitt mit einer in Draufsicht viereckigen Form handelt, die sich in der Y-Richtung erstreckt, um zwei oder mehr erste Schaltbauteile 5 oder sämtliche Schaltbauteile 5 zusammen freizulegen.
  • Die zweite Ausnehmungsregion 77 ist gebildet durch eine Umfangskante bzw. einen Umfangsrand auf der Seite der +X-Richtung des isolierenden Substrates 41 und legt einen Endabschnitt auf der Seite der +X-Richtung des ersten ausgangsseitigen Leitungsmusters 49 frei, und zwar zusätzlich zu den zweiten Schaltbauteilen 6, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Anstelle der zweiten Ausnehmungsregion 77, die durch den Umfangsrand der +X-Richtung des isolierenden Substrates 41 gebildet ist, können eine Vielzahl von zweiten Ausnehmungsregionen 77 gebildet werden, bei denen es sich jeweils um Öffnungen und/oder Nutabschnitte mit in Draufsicht viereckigen Formen handelt, die jeweils eines der zweiten Schaltbauteile 6 in einer eins-zu-eins-Entsprechung freilegen und die in einer einzelnen Spalte entlang der Y-Richtung ausgerichtet sind.
  • Folglich kann eine Vielzahl oder eine zweite Ausnehmungsregion 77, bei der es sich um eine Öffnung und/oder um einen Nutabschnitt mit in Draufsicht viereckiger Form handelt, die sich in der Y-Richtung erstreckt, so gebildet werden, dass zwei oder mehr zweite Schaltbauteile 6 oder sämtliche zweite Schaltbauteile 6 freigelegt werden.
  • Die Vielzahl von dritten Ausnehmungsregionen 78 sind so gebildet, dass sie in einer einzelnen Spalte entlang der Y-Richtung ausgerichtet sind und der Vielzahl von ersten Ausnehmungsregionen 76 in einer eins-zu-eins-Entsprechung in der X-Richtung gegenüberliegen. Eine Vielzahl oder eine dritte Ausnehmungsregion 78, bei der es sich um eine Öffnung und/oder um einen Nutabschnitt mit einer in Draufsicht viereckigen Form handelt, die sich in der Y-Richtung erstreckt, kann so gebildet sein, dass sie zwei oder mehr ersten Schaltbauteilen 5 oder sämtlichen ersten Schaltbauteilen 5 zusammen in der X-Richtung gegenüberliegt bzw. gegenüberliegen.
  • Der erste Erweiterungsabschnitt 74 des isolierenden Substrates 41 ist ein Abschnitt, der bei der vorliegenden bevorzugten Ausführungsform davon frei ist bzw. befreit ist, dem Trägersubstrat 44 in Draufsicht gegenüberzuliegen, und ist in einer Draufsicht in viereckiger Form ausgebildet. Eine Y-Richtungsbreite des ersten Erweiterungsabschnittes 74 des isolierenden Substrates 41 ist auf einen Wert kleiner als ein Y-Richtungsbreite des Körperabschnittes 73 eingestellt.
  • Der zweite Erweiterungsabschnitt 75 des isolierenden Substrates 41 ist ein Abschnitt, der frei ist bzw. davon befreit ist, dem Trägersubstrat 44 in Draufsicht gegenüberzuliegen, und ist in Draufsicht in einer viereckigen Form gebildet, und zwar bei der vorliegenden bevorzugten Ausführungsform. Eine X-Richtungsbreite des zweiten Erweiterungsabschnittes 75 des isolierenden Substrates 41 ist auf einen Wert kleiner als eine X-Richtungsbreite des Körperabschnittes 73 eingestellt.
  • Unter Bezugnahme auf 4 ist das zweite Leitungsmuster 71, das an der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 angeordnet ist, ein Leitungsfilm bzw. Leiterfilm, der aus Kupfer (Cu) hergestellt ist, um ein Beispiel zu nennen, und ist direkt an die hintere Oberfläche 43 des isolierenden Substrates 41 gebondet.
  • Das zweite Leitungsmuster 71 beinhaltet integral das hochspannungsseitige Terminal 3, das an den ersten Erweiterungsabschnitt 74 des isolierenden Substrates 41 gebondet ist, ein zweites hochspannungsseitiges Leitungsmuster 79, das an den Körperabschnitt 73 des isolierenden Substrates 41 gebondet ist und das elektrisch mit dem hochspannungsseitigen Terminal 3 und dem ersten hochspannungsseitigen Leitungsmuster 48 (erste Schaltbauteile 5) verbunden ist, und ein zweites ausgangsseitiges Leitungsmuster 80, das elektrisch mit dem ersten ausgangsseitigen Leitungsmuster 49 verbunden ist.
  • Das hochspannungsseitige Terminal 3 ist an einer Position über ein einwärts gerichtetes bzw. inneres Intervall bzw. einen inneren Abstand von einer Umfangskante bzw. einem Umfangsrand des ersten Erweiterungsabschnitt 74 an dem ersten Erweiterungsabschnitt 74 des isolierenden Substrates 41 angeordnet und ist in Draufsicht in einer viereckigen Form ausgebildet.
  • Die Umfangskante des hochspannungsseitigen Terminals 3 ist an einer Position angeordnet, bei der es um wenigstens nicht weniger als 2 mm von der Umfangskante des ersten Erweiterungsabschnittes 74 des isolierenden Substrates 41 getrennt bzw. beabstandet ist, und eine Isolierungsregion wird hierdurch zwischen der Umfangskante des hochspannungsseitigen Terminals 3 und der Umfangskante bzw. dem Umfangsrand des ersten Erweiterungsabschnittes 74 des isolierenden Substrates 41 eingerichtet.
  • Das zweite hochspannungsseitige Leitungsmuster 79 beinhaltet einen ersten hochspannungsseitigen Abschnitt 81, der an den Endabschnitt auf der Seite der -X-Richtung des Körperabschnittes 73 gebondet ist und der mit dem hochspannungsseitigen Terminal 3 verbunden ist. Der erste hochspannungsseitige Abschnitt 81 ist elektrisch mit dem ersten hochspannungsseitigen Leitungsmuster 48 verbunden, und zwar über ein viertes leitfähiges Bondmaterial 83.
  • Das zweite hochspannungsseitige Leitungsmuster 79 beinhaltet einen zweiten hochspannungsseitigen Abschnitt 82 einer kammzahnartigen Form, der aus dem ersten hochspannungsseitigen Abschnitt 81 in Richtung hin zu Seiten der jeweiligen ersten Schaltbauteile 5 herausgeführt ist (erste Ausnehmungsregionen 76).
  • Das zweite ausgangsseitige Leitungsmuster 80 ist an einem Endabschnitt auf der Seite der +X-Richtung des isolierenden Substrates 41 angeordnet und ist in Draufsicht in einer viereckigen Form ausgebildet, die sich in der Y-Richtung erstreckt. Das zweite ausgangsseitige Leitungsmuster 80 ist elektrisch mit dem ersten ausgangsseitigen Leitungsmuster 49 über ein fünftes leitfähiges Bondmaterial 85 verbunden, und zwar in einer Region zwischen dem Endabschnitt an der Seite der -X-Richtung des ersten ausgangsseitigen Leitungsmusters 49 und den zweiten Schaltbauteilen 6.
  • Das zweite ausgangsseitige Leitungsmuster 80 weist eine Vielzahl (fünf in der vorliegenden bevorzugten Ausführungsform) von vierten Ausnehmungsregionen 84 auf, die selektiv das erste ausgangsseitige Leitungsmuster 49 an Positionen freilegen, die jedem der Vielzahl von dritten Ausnehmungsregionen 78 des isolierenden Substrates 41 entsprechen.
  • Ein Endabschnitt auf der Seite der -X-Richtung des zweiten ausgangsseitigen Leitungsmusters 80 ist durch die Vielzahl von vierten Ausnehmungsregionen 84 in eine kammzahnartige Form ausgebildet. Die vierten Ausnehmungsregionen 84 können Öffnungen und/oder Nutabschnitte aus viereckigen Formen in Draufsicht sein, die sich in der Y-Richtung erstrecken.
  • Der Endabschnitt auf der Seite der -X-Richtung des ersten ausgangsseitigen Leitungsmusters 49 ist selektiv durch die dritten Ausnehmungsregionen 78 des isolierenden Substrates 41 und durch die vierte Ausnehmungsregion(en) 84 des zweiten ausgangsseitigen Leitungsmusters 80 freigelegt.
  • Das dritte Leitungsmuster 72, das an der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet ist, ist ein Leitungsfilm, der beispielsweise aus Cu (Kupfer) hergestellt ist, und ist direkt an die vordere Oberfläche 42 des isolierenden Substrates 41 gebondet.
  • Das dritte Leitungsmuster 72 beinhaltet integral das niederspannungsseitige Terminal 4, das an den zweiten Erweiterungsabschnitt 75 des isolierenden Substrates 41 gebondet ist, und ein niederspannungsseitiges Leitungsmuster 86, das an den Körperabschnitt 73 des isolierenden Substrates 41 gebondet ist und das mit niederspannungsseitigen Terminal 4 elektrisch verbunden ist.
  • Das niederspannungsseitige Terminal 4 ist an einer Position über ein inneres bzw. einwärts gerichtetes Intervall bzw. einen inneren Abstand von einer Umfangskante bzw. einem Umfangsrand des ersten Erweiterungsabschnittes 74 an dem ersten Erweiterungsabschnitt 74 des isolierenden Substrates 41 angeordnet und ist in Draufsicht in einer viereckigen Form ausgebildet. Das niederspannungsseitige Terminal 4 liegt dem hochspannungsseitigen Terminal 3 über den ersten Erweiterungsabschnitt 74 des isolierenden Substrates 41 gegenüber.
  • Das niederspannungsseitige Terminal 4 ist in Draufsicht in der viereckigen Form ausgebildet, bei der es sich hinsichtlich Fläche und hinsichtlich Form um die gleiche Fläche und Form handelt wie bei dem hochspannungsseitigen Terminal 3, und dessen Gesamtheit liegt in der vorliegenden bevorzugten Ausführungsform dem hochspannungsseitigen Terminal 3 über den ersten Erweiterungsabschnitt 74 des isolierenden Substrates 41 gegenüber.
  • Die Umfangskante des niederspannungsseitigen Terminals 4 ist an einer Position getrennt bzw. beabstandet um wenigstens nicht weniger als 2 mm von dem Umfangsrand (Umfangskante) des ersten Erweiterungsabschnittes 74 des isolierenden Substrates 41 angeordnet, und zwischen der Umfangskante des niederspannungsseitigen Terminals 4 und der Umfangskante des ersten Erweiterungsabschnittes 74 des isolierenden Substrates 41 ist hierdurch eine isolierende Region eingerichtet.
  • Das niederspannungsseitige Leitungsmuster 86 beinhaltet einen ersten niederspannungsseitigen Abschnitt 87, der an den Endabschnitt auf der Seite der -X-Richtung des Körperabschnittes 73 gebondet ist und der mit dem niederspannungsseitigen Terminal 4 verbunden ist, einen zweiten niederspannungsseitigen Abschnitt 88, der an den Endabschnitt auf der Seite der +X-Richtung des Körperabschnittes 73 gebondet ist, und einen dritten niederspannungsseitigen Abschnitt 89, der die obigen Abschnitte verbindet.
  • Der dritte niederspannungsseitige Abschnitt 89 verbindet den ersten niederspannungsseitigen Abschnitt 87 und den zweiten niederspannungsseitigen Abschnitt 88, und zwar unter Umgehung bzw. zur Vermeidung der ersten Ausnehmungsregionen 76 und der dritten Ausnehmungsregionen 78.
  • Das niederspannungsseitige Leitungsmuster 86 liegt dem zweiten hochspannungsseitigen Leitungsmuster 79 über den Körperabschnitt 73 des isolierenden Substrates 41 gegenüber. Genauer gesagt liegt der erste niederspannungsseitige Abschnitt 87 des niederspannungsseitigen Leitungsmusters 86 dem ersten hochspannungsseitigen Abschnitt 81 des zweiten hochspannungsseitigen Leitungsmusters 79 über den Körperabschnitt 73 des isolierenden Substrates 41 gegenüber. Der dritte niederspannungsseitige Abschnitt 89 des niederspannungsseitigen Leitungsmuster 86 liegt dem zweiten hochspannungsseitigen Abschnitt 82 des zweiten hochspannungsseitigen Leitungsmusters 79 über den Körperabschnitt 73 des isolierenden Substrates 41 gegenüber.
  • Unter Bezugnahme auf die 4 und 5 beinhaltet das zweite Leitungsmuster 71, das an der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 angeordnet ist, ferner das hochspannungsseitige erste Gate-Terminal 14 und das hochspannungsseitige erste Source-Erfassungs-Terminal 15, die zuvor erwähnt wurden.
  • Das erste Gate-Terminal 14 und das erste Source-Erfassungs-Terminal 15 sind benachbart zueinander zwischen dem zweiten hochspannungsseitigen Leitungsmuster 79 und dem zweiten ausgangsseitigen Leitungsmuster 80 angeordnet. Das erste Gate-Terminal 14 ist auf der Seite der -X-Richtung angeordnet, und das erste Source-Erfassungs-Terminal 15 ist auf der Seite der +X-Richtung angeordnet, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Das erste Gate-Terminal 14 und das erste Source-Erfassungs-Terminal 15 sind jeweils in Bandformen in Draufsicht (in rechteckförmigen Formen in Draufsicht) ausgebildet, die sich entlang der Y-Richtung erstrecken und aus dem Körperabschnitt 73 des isolierenden Substrates 41 zu dem zweiten Erweiterungsabschnitt 75 herausgeführt sind.
  • Abschnitte des ersten Gate-Terminals 14 und des ersten Source-Erfassungs-Terminals (15), die zu dem zweiten Erweiterungsabschnitt 75 des isolierenden Substrates 41 herausgeführt sind, sind jeweils an Positionen über ein einwärts-gerichtetes Intervall bzw. einen inneren Abstand von der Umfangskante bzw. dem Umfangsrand des zweiten Erweiterungsabschnittes 75 angeordnet.
  • Eine Vielzahl (fünf bei der vorliegenden bevorzugten Ausführungsform) von ersten Kontaktlöchern 92, die selektiv das erste Gate-Terminal 14 freilegen, und eine Vielzahl (fünf bei der vorliegenden bevorzugten Ausführungsform) von zweiten Kontaktlöchern 93, die selektiv das erste Source-Erfassungs-Terminal 15 freilegen, sind selektiv in dem Körperabschnitt 73 des isolierenden Substrates 41 ausgebildet.
  • Jedes der ersten Kontaktlöcher 92 ist in jeder Region zwischen der ersten Ausnehmungsregion 76 und der dritten Ausnehmungsregion 78 vorgesehen. Jedes der zweiten Kontaktlöchern 93 ist in jeder Region zwischen den ersten Ausnehmungsregionen 76 und den dritten Ausnehmungsregionen 78 vorgesehen, so, dass sie wechselseitig benachbart sind zu den ersten Kontaktlöchern 92.
  • Das dritte Leitungsmuster 72, das auf der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet ist, beinhaltet eine Vielzahl (fünf bei der vorliegenden bevorzugten Ausführungsform) von Gate-Pads 94, die mit dem ersten Gate-Terminal 14 über die jeweiligen ersten Kontaktlöcher 92 verbunden sind, und eine Vielzahl (fünf bei der vorliegenden bevorzugten Ausführungsform) von Source-Erfassungspads 95, die mit dem ersten Source-Erfassungs-Terminal 15 über die jeweiligen zweiten Kontaktlöcher 93 verbunden sind.
  • Das dritte Leitungsmuster 72 beinhaltet das niederspannungsseitige zweite Gate-Terminal 20 und das niederspannungsseitige zweite Source-Erfassungs-Terminal 21, die oben erwähnt wurden. Das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal 21 sind jeweils an dem Endabschnitt auf der Seite der +X-Richtung des isolierenden Substrates 41 angeordnet (in einer Region zwischen dem Umfangsrand (Umfangskante) auf der Seite der +X-Richtung des isolierenden Substrates 41 und dem zweiten niederspannungsseitigen Abschnitt 88 des niederspannungsseitigen Leitungsmusters 86). Das zweite Gate-Terminal 20 ist auf der Seite der -X-Richtung angeordnet, und das zweite Source-Erfassungs-Terminal 21 ist auf der Seite der +X-Richtung angeordnet, und zwar bei der vorliegenden bevorzugten Ausführungsform.
  • Das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal 21 sind jeweils in Bandformen in Draufsicht (in rechteckförmigen Formen in Draufsicht) ausgebildet, die sich entlang der Y-Richtung erstrecken und die aus dem Körperabschnitt 73 des isolierenden Substrates 41 hin zu dem zweiten Erweiterungsabschnitt 75 herausgeführt sind.
  • Abschnitte des zweiten Gate-Terminals 20 und des zweiten Source-Fassungs-Terminals 21, die zu dem zweiten Erweiterungsabschnitt 75 des isolierenden Substrates 41 herausgeführt sind, sind jeweils an Positionen über ein einwärts gerichtetes Intervall bzw. einen inneren Abstand von dem Umfangsrand bzw. der Umfangskante des zweiten Erweiterungsabschnittes 75 angeordnet.
  • Das zweite Gate-Terminal 20 und das zweite Source-Erfassungs-Terminal 21 sind an Positionen gebondet, die bei der vorliegenden bevorzugten Ausführungsform frei sind von einer Überlappung mit dem ersten Gate-Terminal 14 und dem ersten Source-Erfassungs-Terminal 15 in Draufsicht (siehe auch 2 und 3).
  • Das erste Leitungsmuster 45, das auf der Seite der vorderen Oberfläche 46 des Trägersubstrates 44 angeordnet ist, beinhaltet ein Dummy-Gate-Terminal 96, das in Entsprechung zu dem ersten Gate-Terminal 14 vorgesehen ist, und ein Dummy-Source-Erfassungs-Terminal 97, das in Entsprechung zu dem ersten Source-Erfassungs-Terminal 15 vorgesehen ist.
  • Das Dummy-Gate-Terminal 96 und das Dummy-Source-Erfassungs-Terminal 97 sind zwischen dem ersten hochspannungsseitigen Leitungsmuster 48 und dem ersten ausgangsseitigen Leitungsmuster 49 angeordnet, und sind in ihrer Gesamtheit auf der vorderen Oberfläche 46 des Trägersubstrates 44 positioniert.
  • Unter Bezugnahme auf die 5, 7 und 8 sind die ersten Source-Elektroden 10 der jeweiligen ersten Schaltbauteile 5 elektrisch mit dem ersten ausgangsseitigen Leitungsmuster 49 verbunden, das an die vordere Oberfläche 46 des Trägersubstrates 44 gebondet ist, und zwar über erste Bond-Drähte 101 als Verbindungselemente.
  • Die ersten Bond-Drähte 101 sind auf der Seite der vordere Oberfläche 42 des isolierenden Substrates 41 angeordnet und verbinden die ersten Source-Elektroden 10 der jeweiligen ersten Schaltbauteile 5 mit dem ersten ausgangsseitigen Leitungsmuster 49, und zwar über die ersten Ausnehmungsregionen 76 und die dritten Ausnehmungsregionen 78 (vierte Ausnehmungsregionen 84 des zweiten ausgangsseitigen Leitungsmusters 80) des isolierenden Substrates 41.
  • Die ersten Source-Elektroden 10 sind daher elektrisch mit dem ausgangsseitigen Terminal 2 über die ersten Bond-Drähte 101 und das erste ausgangsseitige Leitungsmuster 49 verbunden, und zwar bei jedem ersten Schaltbauteil 5.
  • Die erste Drain-Elektrode 11 ist mit dem hochspannungsseitigen Terminal 3 über das erste hochspannungsseitige Leitungsmuster 48 und das zweite hochspannungsseitige Leitungsmuster 79 verbunden, und zwar bei jedem ersten Schaltbauteil 5. Jedes erste Schaltbauteil 5 ist dadurch elektrisch zwischen dem ausgangsseitigen Terminal 2 und dem hochspannungsseitigen Terminal 3 angeschlossen bzw. verbunden.
  • Die erste Gate-Elektrode 12 der jeweiligen ersten Schaltbauteile 5 ist elektrisch mit dem Gate-Pad 94 über einen zweiten Bond-Draht 102 als ein Verbindungselement verbunden. Die erste Gate-Elektrode 12 der jeweiligen ersten Schaltbauteile 5 und das erste Gate-Terminal 14 sind hierdurch elektrisch verbunden.
  • Wenigstens eine der ersten Source-Elektroden 10 von jedem ersten Schaltbauteil 5 ist elektrisch mit einem Source-Erfassungspad 95 über einen dritten Bond-Draht 103 als ein Verbindungselement elektrisch verbunden. Wenigstens eine der ersten Source-Elektroden 10 von jedem ersten Schaltbauteil 5 und das erste Source-Erfassungs-Terminal 15 sind hierdurch elektrisch verbunden.
  • Andererseits sind die zweiten Source-Elektroden 16 der jeweiligen zweiten Schaltbauteile 6 elektrisch mit dem niederspannungsseitigen Leitungsmuster 86 (zweiter niederspannungsseitiger Abschnitt 88 des niederspannungsseitigen Leitungsmusters 86) verbunden, das an die vordere Oberfläche 42 des isolierenden Substrates 41 gebondet ist, und zwar über vierte Bond-Drähte 104 als Verbindungselemente.
  • Die vierten Bond-Drähte 104 sind an der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet und verbinden die zweiten Source-Elektroden 16 der jeweiligen zweiten Schaltbauteile 6 und das niederspannungsseitige Leitungsmuster 86 über die zweite Ausnehmungsregion 77 des isolierenden Substrates 41.
  • Die zweiten Source-Elektroden 16 sind daher elektrisch mit dem niederspannungsseitigen Terminal 4 über die vierten Bond-Drähte 104 und das niederspannungsseitige Leitungsmuster 86 elektrisch verbunden, und zwar bei jedem zweiten Schaltbauteil 6.
  • Die zweite Drain-Elektrode 17 ist elektrisch mit dem ausgangsseitigen Terminal 2 über das erste ausgangsseitige Leitungsmuster 49 verbunden, und zwar bei jedem zweiten Schaltbauteil 6. Jedes zweite Schaltbauteil 6 ist daher elektrisch zwischen dem ausgangsseitigen Terminal 2 und dem niederspannungsseitigen Terminal 4 verbunden bzw. angeschlossen.
  • Die zweite Gate-Elektrode 18 der jeweiligen zweiten Schaltbauteile 6 ist elektrisch mit dem zweiten Gate-Terminal 20 über einen fünften Bond-Draht 105 als ein Verbindungselement verbunden. Der fünfte Bond-Draht 105 ist an der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet und verbindet die zweite Gate-Elektrode 18 der jeweiligen zweiten Schaltbauteile 6 und das zweite Gate-Terminal 20 über die zweite Ausnehmungsregion 77 des isolierenden Substrates 41.
  • Wenigstens eine der zweiten Source-Elektroden 16 von jedem zweiten Schaltbauteil 6 ist elektrisch mit dem zweiten Source-Erfassungs-Terminal 21 über einen sechsten Bond-Draht 106 als ein Verbindungselement verbunden.
  • Die sechsten Bond-Drähte 106 sind an der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 angeordnet und verbinden wenigstens eine der zweiten Source-Elektroden 16 der jeweiligen zweiten Schaltbauteile 6 und das zweite Source-Erfassungs-Terminal 21 über die zweite Ausnehmungsregion 77 des isolierenden Substrates 41.
  • Der Gehäusekörperabschnitt 31 versiegelt das isolierende Substrat 41 und das Trägersubstrat 44 bzw. dichtet diese ab, und zwar derart, um selektiv einen Abschnitt des ausgangsseitigen Terminals 2, einen Abschnitt des hochspannungsseitigen Terminals 3, einen Abschnitt des niederspannungsseitigen Terminals 4, einen Abschnitt des ersten Gate-Terminals 14, einen Abschnitt des ersten Source-Erfassungs-Terminals 15, einen Abschnitt des zweiten Gate-Terminals 20, einen Abschnitt des zweiten Source-Erfassungs-Terminals 21 und das Wärmeableitungselement 35 freizulegen.
  • Der Abschnitt des hochspannungsseitigen Terminals 3 und der Abschnitt des niederspannungsseitigen Terminals 4 sind zusammen mit dem ersten Erweiterungsabschnitt 74 des isolierenden Substrates 41 hin zu der äußeren Seite des Gehäusekörperabschnittes 31 herausgeführt. Der Abschnitt des ersten Gate-Terminals 14, der Abschnitt des ersten Source-Erfassungs-Terminals 15, der Abschnitt des zweiten Gate-Terminals 20 und der Abschnitt des zweiten Source-Erfassungs-Terminals 21 sind zusammen mit dem zweiten Erweiterungsabschnitt 75 des isolierenden Substrates 41 hin zu der äußeren Seite des Gehäusekörperabschnittes 31 herausgeführt.
  • Der Gehäusekörperabschnitt 31 kann gebildet sein durch ein Transfer- bzw. Pressspritzverfahren oder kann gebildet sein durch ein Formpressverfahren.
  • Der Gehäusekörperabschnitt 31, der selektiv das isolierende Substrat 41, etc. versiegelt, ist gebildet durch Gießen eines Kunstharzes in eine metallische Gussform, die einen Hohlraum einer vorbestimmten Form hat, in der das isolierende Substrat 41, etc., aufgenommen sind, und zwar bei dem Transferspritzverfahren. Das isolierende Substrat 41, etc. bezieht sich insbesondere auf die innere Struktur des Halbleiter-Leistungsmoduls 1 mit der Ausnahme des Gehäusekörperabschnittes 31 (das Gleiche gilt nachstehend).
  • Der Gehäusekörperabschnitt 31, der das isolierenden Substrat 41, etc., selektiv versiegelt, ist bei dem Formpressverfahren gebildet durch Einfüllen eines Kunstharzes in das Innere einer metallischen Gussform, die einen Hohlraum einer vorbestimmten Form hat und hiernach durch das Eintauchen des isolierenden Substrates 41 etc., in das Kunstharz, oder durch Aufnehmen und Anordnen des isolierenden Substrates 41, etc., in einem Inneren einer metallischen Gussform, die einen Hohlraum einer vorbestimmten Form hat, und hiernach durch den Schritt des Einfüllens eines Harzes in das Innere der metallischen Gussform.
  • Der Gehäusekörperabschnitt 31 kann eine Anordnung haben, die eine Einhausung, die aus Kunstharz hergestellt ist, beinhaltet (einen Kunstharzkasten bzw. -gehäuse, „resin case“) mit einem inneren Raum, wobei das isolierende Substrat 41, etc., im Inneren des inneren Raumes der Einhausung aufgenommen ist.
  • Wie oben beschrieben, ist gemäß dem Halbleiter-Leistungsmodul 1 die einzelne Halbbrücken-Schaltung 7 gebildet durch das ausgangsseitige Terminal 2, das hochspannungsseitige Terminal 3, das niederspannungsseitige Terminal 4, die ersten Schaltbauteile 5, die mit dem ausgangsseitigen Terminal 2 und mit dem hochspannungsseitigen Terminal 3 verbunden sind, und die zweiten Schaltbauteile 6, die mit dem ausgangsseitigen Terminal 2 und dem niederspannungsseitigen Terminal 4 verbunden sind.
  • Bei der Halbbrücken-Schaltung 7 bilden die ersten Schaltbauteile 5 den hochspannungsseitigen oberen Arm 8 und die zweiten Schaltbauteile 6 bilden den niederspannungsseitigen unteren Arm 9.
  • Gemäß dem Halbleiter-Leistungsmodul 1 sind ein Strompfad, der von dem hochspannungsseitigen Terminal 3 in Richtung zu dem ausgangsseitigen Terminal 2 führt, und zwar über die jeweiligen ersten Schaltbauteile 5, an der Seite der hinteren Oberfläche 43 des isolierenden Substrates 41 gebildet, und ein Strompfad, der von dem ausgangsseitigen Terminal 2 in Richtung hin zu dem niederspannungsseitigen Terminal 4 führt, und zwar über die jeweiligen zweiten Schaltbauteile 6, ist an der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 gebildet.
  • Eine Richtung des Stromes, der durch das hochspannungsseitige Terminal 3 fließt, und eine Richtung des Stromes, der durch das niederspannungsseitige Terminal 4 fließt, verlaufen daher entgegengesetzt über bzw. in Bezug auf das isolierende Substrat 41.
  • Darüber hinaus kann eine Distanz zwischen dem hochspannungsseitigen Terminal 3 und dem niederspannungsseitigen Terminal 4 auf der Grundlage der Dicke (von nicht mehr als 5 mm bei der vorliegenden bevorzugten Ausführungsform) des isolierenden Substrates 41 eingestellt werden, an dem das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 einander gegenüberliegend angeordnet sind, und folglich können das hochspannungsseitige Terminal 3 und das niederspannungsseitige Terminal 4 zufriedenstellend in Nachbarschaft zueinander angeordnet werden, während eine Isolationseigenschaft aufrechterhalten wird.
  • Ein magnetisches Feld, das an dem hochspannungsseitigen Terminal 3 erzeugt wird, und ein magnetisches Feld, das an dem niederspannungsseitigen Terminal 4 erzeugt wird, können folglich zufriedenstellend ausgelöscht werden, und folglich kann eine wechselseitige Induktivitätskomponente zwischen dem hochspannungsseitigen Terminal 3 und dem niederspannungsseitigen Terminal 4 zufriedenstellend reduziert werden. Das Halbleiter-Leistungsmodul 1, bei dem eine Induktivitätskomponente zufriedenstellend reduziert sein kann, kann folglich bereitgestellt werden.
  • Gemäß dem Halbleiter-Leistungsmodul 1 der vorliegenden bevorzugten Ausführungsform beinhaltet das isolierende Substrat 41 selektiv die ersten Ausnehmungsregionen 76, die in Draufsicht die ersten Schaltbauteile 5 freilegen, und die zweite Ausnehmungsregion 77, die die zweiten Schaltbauteile 6 freilegt.
  • Die von den ersten Schaltbauteilen 5 erzeugte Wärme kann folglich von der Seite der hinteren Oberfläche 43 zu der Seite der vordere Oberfläche 42 des isolierenden Substrates 41 abgeleitet werden, und zwar über die ersten Ausnehmungsregionen 76, und die von den zweiten Schaltbauteilen 6 erzeugte Wärme kann von der Seite der hinteren Oberfläche 43 hin zu der Seite der vorderen Oberfläche 42 des isolierenden Substrates 41 abgeleitet werden, und zwar über die zweite Ausnehmungsregion 77.
  • Temperaturanstiege der ersten Schaltbauteile 5 und der zweiten Schaltbauteile 6 können daher zufriedenstellend unterdrückt werden. Gemäß einer Anordnung, bei der das Trägersubstrat 44 auf der Seite der -Z-Richtung des isolierenden Substrates 41 angeordnet ist, insbesondere wie bei dem Halbleiter-Leistungsmodul 1 der vorliegenden bevorzugten Ausführungsform, kann eine Ansammlung bzw. eine Anstauung von Wärme zwischen dem isolierenden Substrat 41 und dem Trägersubstrat 44 effektiv unterdrückt werden, indem das isolierende Substrat 41 mit den ersten Ausnehmungsregionen 76 und der zweiten Ausnehmungsregion 77 bereitgestellt wird.
  • Zusätzlich hierzu ist gemäß dem Halbleiter-Leistungsmodul 1 der vorliegenden bevorzugten Ausführungsform das Wärmeableitungselement 35 an der Seite der hinteren Oberfläche 47 des Trägersubstrates 44 angeordnet. Die von den ersten Schaltbauteilen 5 erzeugte Wärme und die von den zweiten Schaltbauteile 6 erzeugte Wärme kann folglich zufriedenstellend zur Außenseite hin abgeleitet werden, und zwar über das Trägersubstrat 44 und das Wärmeableitungselement 35. Das Halbleiter-Leistungsmodul 1, das die Temperaturanstiege der ersten Schaltbauteile 5 und der zweiten Schaltbauteile 6 effektiv unterdrücken kann, kann folglich bereitgestellt werden.
  • Obgleich oben eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben worden ist, kann die vorliegende Erfindung auch in anderen Ausführungen implementiert werden.
  • Beispielsweise wurde bei der oben beschriebenen bevorzugten Ausführungsform ein Beispiel beschrieben, bei dem die einzelne Halbbrücken-Schaltung 7 gebildet ist durch die ersten Schaltbauteile 5 und die zweiten Schaltbauteile 6. Die Anzahl der ersten Schaltbauteile 5 und die Anzahl der zweiten Schaltbauteile 6 ist jedoch nicht hierauf eingeschränkt.
  • Die einzelne Halbbrücken-Schaltung 7 kann daher gebildet sein durch ein erstes Schaltbauteil 5 und ein zweites Schaltbauteil 6. Die einzelne Halbbrücken-Schaltung 7 kann gebildet sein durch zwei oder mehr erste Schaltbauteile 5 und durch zwei oder mehr zweite Schaltbauteile 6.
  • Obgleich bei der bevorzugten Ausführungsform, die oben beschrieben wurde, ein Beispiel beschrieben wurde, bei dem MISFETs als die ersten Schaltbauteile 5 und als die zweiten Schaltbauteile 6 angewendet wurden, können stattdessen die in 9 oder 10 gezeigten Anordnungen angewendet werden.
  • Im Folgenden wird die Anordnung der 9 beschrieben, und hiernach wird die Anordnung der 10 beschrieben. 9 ist ein elektrisches Schaltungsdiagramm einer elektrischen Struktur gemäß einem ersten Modifikationsbeispiel des Halbleiter-Leistungsmoduls 1 der 1. In 9 sind Anordnungen, die in 1, etc., gezeigt sind und die oben beschrieben sind, mit den gleichen Bezugsziffern versehen und deren Beschreibung wird weggelassen.
  • Bei der Ausführung, die in 9 gezeigt ist, werden anstelle von MISFETs als die ersten Schaltbauteile 5 und die zweiten Schaltbauteile 6 IGBTs (Bipolartransistoren mit isoliertem Gate) angewendet.
  • Das heißt, die Halbbrücken-Schaltung 7 ist durch IGBTs gebildet. Jedes der ersten Schaltbauteile 5 und der zweiten Schaltbauteile 6 kann einen IGBT aufweisen, der in einem Si-Substrat, einem SiC-Substrat oder in einem Halbleitersubstrat von einem Typ mit breiter Bandlücke gebildet ist.
  • In diesem Fall beinhaltet jedes erste Schaltbauteil 5 eine erste Emitter-Elektrode 110 anstelle der ersten Source-Elektrode 10, eine erste Kollektor-Elektrode 111 anstelle der ersten Drain-Elektrode 11, und eine erste Gate-Elektrode 112 anstelle der ersten Gate-Elektrode 12.
  • Bei jedem ersten Schaltbauteil 5 bilden die erste Emitter-Elektrode 110 und die erste Kollektor-Elektrode 111 ein Paar von ersten Hauptelektroden, und die erste Gate-Elektrode 112 bildet eine erste Steuerelektrode, die den Strom steuert, der zwischen dem Paar von ersten Hauptelektroden fließt.
  • Jedes zweite Schaltbauteil 6 beinhaltet eine zweite Emitter-Elektrode 113 anstelle der zweiten Source-Elektrode 16, eine zweite Kollektor-Elektrode 114 anstelle der zweiten Drain-Elektrode 17, und eine zweite Gate-Elektrode 115 anstelle der zweiten Gate-Elektrode 18.
  • Bei jedem zweiten Schaltbauteil 6 bilden die zweite Emitter-Elektrode 113 und die zweite Kollektor-Elektrode 114 ein Paar von ersten Hauptelektroden, und die zweite Gate-Elektrode 115 bildet eine erste Steuerelektrode, die einen Strom steuert, der zwischen dem Paar von ersten Hauptelektroden fließt.
  • Bei der in 9 gezeigten Ausführung sind die ersten Gate-Elektroden 112 elektrisch mit einem ersten Gate-Terminal 116 anstelle des ersten Gate-Terminals 14 verbunden, und die ersten Emitter-Elektroden 110 sind elektrisch mit einem ersten Emitter-Erfassungsterminal 117 anstelle des ersten Source-Erfassungs-Terminals 15 verbunden.
  • Die zweiten Gate-Elektroden 115 sind elektrisch mit einem zweiten Gate-Terminal 118 anstelle des zweiten Gate-Terminals 20 verbunden, und die zweiten Emitter-Elektroden 113 sind elektrisch mit einem zweiten Emitter-Erfassungsterminal 119 anstelle des zweiten Source-Erfassungs-Terminals 21 verbunden. Selbst bei einer derartigen Anordnung können die gleichen Wirkungen aufgezeigt werden, wie die Wirkungen, die oben bei der bevorzugten Ausführungsform beschrieben worden sind.
  • 10 ist ein elektrisches Schaltungsdiagramm einer elektrischen Struktur gemäß einem zweiten Modifikationsbeispiel des Halbleiter-Leistungsmoduls 1 der 1. In 10 werden Anordnungen, die in 1, etc. gezeigt sind und die oben beschrieben sind, mit den gleichen Bezugsziffern versehen und eine Beschreibung hiervon wird weggelassen.
  • Bei der Ausführung, die in 10 gezeigt ist, werden anstelle von MISFETs als die ersten Schaltbauteile 5 und die zweiten Schaltbauteile 6 BJTs (Bipolar-Transistoren) verwendet.
  • Das heißt, die Halbbrücken-Schaltung 7 ist gebildet aus BJTs. Jedes der ersten Schaltbauteile 5 und der zweiten Schaltbauteile 6 kann einen BJT enthalten, der in einem Si-Substrat, einem SiC-Substrat oder in einem Halbleitersubstrat von einem Typ mit breiter Bandlücke gebildet ist.
  • In diesem Fall beinhaltet jedes erste Schaltbauteil 5 eine erste Emitter-Elektrode 120 anstelle der ersten Source-Elektrode 10, eine erste Kollektor-Elektrode 121 anstelle der ersten Drain-Elektrode 11, und eine erste Basis-Elektrode 122 anstelle der ersten Gate-Elektrode 12.
  • Bei jedem ersten Schaltbauteil 5 bilden die erste Emitter-Elektrode 120 und die erste Kollektor-Elektrode 121 ein Paar von ersten Hauptelektroden, und die erste Basis-Elektrode 122 bildet eine erste Steuerelektrode, die einen Strom steuert, der zwischen dem Paar von ersten Hauptelektroden fließt.
  • Jedes zweite Schaltbauteil 6 beinhaltet eine zweite Emitter-Elektrode 123 anstelle der zweiten Source-Elektrode 16, eine zweite Kollektor-Elektrode 124 anstelle der zweiten Drain-Elektrode 17, und eine zweite Basis-Elektrode 125 anstelle der zweiten Gate-Elektrode 18.
  • Bei jedem zweiten Schaltbauteil 6 bilden die zweite Emitter-Elektrode 123 und die zweite Kollektor-Elektrode 124 ein Paar von ersten Hauptelektroden, und die zweite Basis-Elektrode 125 bildet eine erste Steuerelektrode, die einen Strom steuert, der zwischen dem Paar von ersten Hauptelektroden fließt.
  • Bei der in 10 gezeigten Ausführung sind die ersten Basis-Elektroden 122 elektrisch mit einem ersten Basis-Terminal 126 anstelle des ersten Gate-Terminals 14 verbunden, und die ersten Emitter-Elektroden 120 sind elektrisch mit einem ersten Emitter-Erfassungsterminal 127 anstelle des ersten Source-Erfassungs-Terminals 15 verbunden.
  • Die zweiten Basis-Elektroden 125 sind elektrisch mit einem zweiten Basis-Terminal 128 anstelle des zweiten Gate-Terminals 20 verbunden, und die zweite Emitter-Elektroden 123 sind elektrisch mit einem zweiten Emitter-Erfassungsterminal 129 verbunden, und zwar anstelle des zweite Source-Erfassungs-Terminals 21. Selbst mit einer derartigen Anordnung können die gleichen Effekte aufgezeigt werden wie jene Effekte bzw. Wirkungen, die oben in Bezug auf die bevorzugte Ausführungsform beschrieben worden sind.
  • Von dem oben genannten Si-Substrat, dem oben genannten SiC-Substrat und dem oben genannten Halbleitersubstrat vom Typ mit breiter Bandlücke sind jeder MISFET, IGBT, und BJT, die oben erwähnt sind, vorzugsweise in dem SiC-Substrat oder in dem Halbleitersubstrat vom Typ mit breiter Bandlücke gebildet. Eine zusätzliche Beschreibung des Halbleitersubstrates vom Typ mit breiter Bandlücke wird nunmehr vorgestellt.
  • Das Halbleitersubstrat vom Typ mit breiter Bandlücke bezieht sich insbesondere auf ein Substrat, das gebildet ist aus einem Halbleitermaterial, das eine Bandlücke mit einem größeren Wert als eine Bandlücke von Silizium besitzt (= etwa 1,0 eV bis 1,2 eV).
  • Als Beispiele eines Halbleitermaterials des Halbleitersubstrates vom Typ mit breiter Bandlücke lassen sich Gruppe-III-V-Halbleiter, einschließlich von Gruppe-III-Elementen und Gruppe-V-Elementen, Nitrid-Halbleiter (zum Beispiel Galliumnitrid, etc.), und Diamant, etc. nennen. Das oben erwähnte SiC-Substrat ist ein Beispiel des Halbleitersubstrates vom Typ mit breiter Bandlücke.
  • Die vorliegende Anmeldung entspricht der Japanischen Patentanmeldung mit der Nr. 2016-110383 , die am 1. Juni 2016 beim Japanischen Patentamt eingereicht wurde, und die gesamte Offenbarung dieser Anmeldung soll vorliegend durch Bezugnahme enthalten sein.
  • Obgleich oben bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben worden sind, handelt es sich hierbei lediglich um spezielle Beispiele, die dazu verwendet werden, um den technischen Gehalt der vorliegenden Erfindung klarzustellen, und die vorliegende Erfindung sollte nicht so interpretiert werden, dass sie nur auf diese speziellen Beispiele beschränkt ist, wobei der Grundgedanke und der Schutzbereich der vorliegenden Erfindung ausschließlich durch die beigefügten Ansprüche eingeschränkt sind.
    • 1
    Halbleiter-Leistungsmodul
    2
    Ausgangsseitiges Terminal
    3
    Hochspannungsseitiges Terminal
    4
    Niederspannungsseitiges Terminal
    5
    Erstes Schaltbauteil
    6
    Zweites Schaltbauteil
    7
    Halbbrücken-Schaltung
    31
    Gehäusekörperabschnitt
    35
    Wärmeableitungselement bzw. Kühlelement
    41
    Isolierendes Substrat
    42
    Vordere Oberfläche des isolierenden Substrates
    43
    Hintere Oberfläche des isolierenden Substrates
    44
    Trägersubstrat
    46
    Vordere Oberfläche des Trägersubstrates
    47
    Hintere Oberfläche des Trägersubstrates
    76
    Erste Ausnehmungsregion des isolierenden Substrates
    77
    Zweite Ausnehmungsregion des isolierenden Substrates
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016110383 [0171]

Claims (21)

  1. Halbleiter-Leistungsmodul, mit: einem isolierenden Substrat, das eine Oberfläche und eine weitere Oberfläche aufweist; einem ausgangsseitigen Terminal, das an einer Oberflächenseite des isolierenden Substrates angeordnet ist; einem ersten Leistungsversorgungs-Terminal, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist; einem zweiten Leistungsversorgungs-Terminal, an das eine Spannung mit einer Größe anzulegen ist, die gegenüber einer Spannung unterschiedlich ist, die an das erste Leistungsversorgungs-Terminal angelegt wird, wobei das zweite Leistungsversorgungs-Terminal an einer anderen Oberflächenseite des isolierenden Substrates angeordnet ist, so, dass es dem ersten Leistungsversorgungs-Terminal über das isolierende Substrat gegenüberliegt; einem ersten Schaltbauteil, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist und das elektrisch mit dem ausgangsseitigen Terminal und dem ersten Leistungsversorgungs-Terminal verbunden ist; und einem zweiten Schaltbauteil, das an der einen Oberflächenseite des isolierenden Substrates angeordnet ist und das elektrisch mit dem ausgangsseitigen Terminal und dem zweiten Leistungsversorgungs-Terminal verbunden ist.
  2. Halbleiter-Leistungsmodul nach Anspruch 1, wobei durch das ausgangsseitige Terminal, das erste Leistungsversorgungs-Terminal, das zweite Leistungsversorgungs-Terminal, das erste Schaltbauteil und das zweite Schaltbauteil eine Halbbrücken-Schaltung gebildet ist.
  3. Halbleiter-Leistungsmodul nach Anspruch 1 oder 2, wobei eine Richtung eines Stromes, der durch das erste Leistungsversorgungs-Terminal fließt, und eine Richtung eines Stromes, der durch das zweite Leistungsversorgungs-Terminal fließt, so gewählt sind, dass sie über das isolierende Substrat gegenläufig bzw. entgegengesetzt sind.
  4. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 3, wobei das erste Leistungsversorgungs-Terminal ein hochspannungsseitiges Terminal ist und das zweite Leistungsversorgungs-Terminal ein niedrigspannungsseitiges Terminal ist, an das eine Spannung anzulegen ist, die niedriger ist als die Spannung, die an das erste Leistungsversorgungs-Terminal angelegt wird.
  5. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 4, wobei das isolierende Substrat eine entfernte Region bzw. Ausnehmungs-Region, durch die hindurch Wärme, die von dem ersten Schaltbauteil und dem zweiten Schaltbauteil erzeugt ist, von der einen Oberflächenseite hin zu der anderen Oberflächenseite des isolierenden Substrates abgeleitet wird.
  6. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 5, ferner mit: einem Trägersubstrat, das der einen Oberfläche des isolierenden Substrates gegenüberliegt und das eine vordere Oberfläche aufweist, die das erste Schaltbauteil und das zweite Schaltbauteil trägt, wobei das Trägersubstrat zu der einen Oberflächenseite des isolierenden Substrates über ein Intervall bzw. einen Abstand von dem isolierenden Substrat angeordnet ist.
  7. Halbleiter-Leistungsmodul nach Anspruch 6, wobei das Trägersubstrat eine hintere Oberfläche aufweist, die an einer der vorderen Oberfläche gegenüberliegenden Seite positioniert ist, und wobei ein Wärmeableitungselement an der hinteren Oberfläche des Trägersubstrats angeordnet ist.
  8. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 7, wobei das isolierende Substrat eine Dicke von nicht mehr als 5mm aufweist.
  9. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 8, wobei das ausgangsseitige Terminal eine Dicke hat, die größer ist als eine Dicke des ersten Leistungsversorgungs-Terminals oder als eine Dicke des zweiten Leistungsversorgungs-Terminal.
  10. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 9, wobei das ausgangsseitige Terminal eine Dicke hat, die nicht geringer ist als ein Gesamtwert einer Dicke des ersten Leistungsversorgungs-Terminals und einer Dicke des zweiten Leistungsversorgungs-Terminals.
  11. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 10, wobei das erste Schaltbauteil bzw. die ersten Schaltbauteile auf der einen Oberflächenseite des isolierenden Substrates angeordnet ist bzw. sind und das zweite Schaltbauteil bzw. die zweiten Schaltbauteile auf der einen Oberflächenseite des isolierenden Substrates angeordnet ist bzw. sind.
  12. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 11, ferner mit: einem Kunstharz, das das isolierende Substrat versiegelt, derart, dass das ausgangsseitige Terminal, das erste Leistungsversorgungs-Terminal und das zweite Leistungsversorgungs-Terminal selektiv freigelegt sind, und wobei das erste Leistungsversorgungs-Terminal und das zweite Leistungsversorgungs-Terminal zusammen mit dem isolierenden Substrat gegenüber dem Kunstharz freigelegt sind.
  13. Halbleiter-Leistungsmodul nach Anspruch 12, wobei das erste Leistungsversorgungs-Terminal, das gegenüber dem Kunstharz freigelegt ist, an einer Position in einem Abstand von einer Umfangskante des isolierenden Substrates in Richtung hin zu einer inneren Seite angeordnet ist, das gegenüber dem Kunstharz freigelegt ist, und wobei das zweite Leistungsversorgungs-Terminal, das gegenüber dem Kunstharz freigelegt ist, an einer Position in einem Abstand von einer Umfangskante des isolierenden Substrates in Richtung hin zu einer inneren Seite angeordnet ist, das gegenüber dem Kunstharz freigelegt ist.
  14. Halbleiter-Leistungsmodul nach Anspruch 13, wobei eine Distanz zwischen einer Umfangskante des ersten Leistungsversorgungs-Terminals, das gegenüber dem Kunstharz freigelegt ist, und der Umfangskante des isolierenden Substrates, das gegenüber dem Kunstharz freigelegt ist, auf einen Wert von nicht weniger als 2 mm eingestellt ist, und wobei eine Distanz zwischen einer Umfangskante des zweiten Leistungsversorgungs-Terminals, das gegenüber dem Kunstharz freigelegt ist, und der Umfangskante des isolierenden Substrates, das gegenüber dem Kunstharz freigelegt ist, auf einen Wert von nicht weniger als zwei 2 mm eingestellt ist.
  15. Halbleiter-Leistungsmodul nach einem der Ansprüche 12 bis 14, wobei das ausgangsseitige Terminal an einer Position angeordnet ist, bei der es in einer Draufsicht dem ersten Leistungsversorgungs-Terminal und dem zweiten Leistungsversorgungs-Terminal über das Kunstharz gegenüberliegt.
  16. Halbleiter-Leistungsmodul nach einem der Ansprüche 12 bis 15, ferner mit: einem ersten Steuer-Terminal, das das erste Schaltbauteil antreibt und steuert; und einem zweiten Steuer-Terminal, das das zweite Schaltbauteil antreibt und steuert; und wobei das Kunstharz das isolierende Substrat so versiegelt, dass das erste Steuer-Terminal und das zweite Steuer-Terminal selektiv freigelegt sind.
  17. Halbleiter-Leistungsmodul nach Anspruch 16, wobei das erste Steuer-Terminal und das zweite Steuer-Terminal gegenüber dem Kunstharz in einer Richtung freigelegt sind, die sich von einer Richtung unterscheidet, in der das ausgangsseitige Terminal gegenüber dem Kunstharz freigelegt ist, und von einer Richtung, in der das erste Leistungsversorgungs-Terminal und das zweite Leistungsversorgungs-Terminal gegenüber dem Kunstharz freigelegt sind.
  18. Halbleiter-Leistungsmodul nach Anspruch 16 oder 17, wobei das erste Schaltbauteil ein Paar von ersten Hauptelektroden und eine erste Steuerelektrode aufweist, durch die ein zwischen dem Paar von ersten Hauptelektroden fließender Strom gesteuert wird, wobei das zweite Schaltbauteil ein Paar von zweiten Hauptelektroden und eine zweite Steuerelektrode aufweist, durch die ein zwischen dem Paar von zweiten Hauptelektroden fließender Strom gesteuert wird, wobei das erste Steuer-Terminal elektrisch mit der ersten Steuerelektrode des ersten Schaltbauteils verbunden ist, und wobei das zweite Steuer-Terminal elektrisch mit der zweiten Steuerelektrode des zweiten Schaltbauteils verbunden ist.
  19. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 18, wobei das erste Schaltbauteil und das zweite Schaltbauteil einen MISFET, einen IGBT oder einen BJT beinhalten.
  20. Halbleiter-Leistungsmodul nach Anspruch 19, wobei der MISFET, der IGBT oder der BJT in einem Si-Substrat, in einem SiC-Substrat oder in einem Substrat aus einem Halbleiter von einem Typ mit breiter Bandlücke gebildet ist.
  21. Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 20, wobei eine Spannung von nicht weniger als 500 V zwischen dem ersten Leistungsversorgungs-Terminal und dem zweiten Leistungsversorgungs-Terminal angelegt wird.
DE112017002796.9T 2016-06-01 2017-05-31 Halbleiter-Leistungsmodul Pending DE112017002796T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-110383 2016-06-01
JP2016110383 2016-06-01
PCT/JP2017/020303 WO2017209191A1 (ja) 2016-06-01 2017-05-31 半導体パワーモジュール

Publications (1)

Publication Number Publication Date
DE112017002796T5 true DE112017002796T5 (de) 2019-02-28

Family

ID=60478652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002796.9T Pending DE112017002796T5 (de) 2016-06-01 2017-05-31 Halbleiter-Leistungsmodul

Country Status (5)

Country Link
US (5) US10600764B2 (de)
JP (3) JP7053461B2 (de)
CN (2) CN115064526A (de)
DE (1) DE112017002796T5 (de)
WO (1) WO2017209191A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022202894A1 (de) 2022-03-24 2023-09-28 Zf Friedrichshafen Ag Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600764B2 (en) * 2016-06-01 2020-03-24 Rohm Co., Ltd. Semiconductor power module
CN110323142B (zh) * 2018-03-29 2021-08-31 台达电子工业股份有限公司 功率模块及其制造方法
US11328985B2 (en) 2018-06-11 2022-05-10 Rohm Co., Ltd. Semiconductor module
WO2020044668A1 (ja) * 2018-08-31 2020-03-05 ローム株式会社 半導体装置
WO2020050077A1 (ja) * 2018-09-07 2020-03-12 ローム株式会社 接合構造、半導体装置および接合構造の形成方法
DE112019004559T5 (de) 2018-09-12 2021-05-27 Rohm Co., Ltd. Halbleiterbauteil
EP3869548A4 (de) * 2018-10-18 2021-12-01 Nissan Arc, Ltd. Halbleiterbauelement und verfahren zur herstellung davon
JP7267716B2 (ja) * 2018-11-12 2023-05-02 ローム株式会社 半導体装置
US20220319975A1 (en) * 2019-07-02 2022-10-06 Rohm Co., Ltd. Semiconductor device
JP7180570B2 (ja) * 2019-09-03 2022-11-30 三菱電機株式会社 半導体モジュール
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP7491043B2 (ja) 2020-05-13 2024-05-28 富士電機株式会社 半導体モジュール
DE202021004369U1 (de) * 2020-10-14 2023-12-11 Rohm Co., Ltd. Halbleitermodul
TWI836795B (zh) * 2022-12-15 2024-03-21 信通交通器材股份有限公司 功率裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016110383A (ja) 2014-12-05 2016-06-20 コニカミノルタ株式会社 触覚伝達装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP3220366B2 (ja) * 1995-10-09 2001-10-22 株式会社日立製作所 半導体装置
JP3642012B2 (ja) 2000-07-21 2005-04-27 株式会社日立製作所 半導体装置，電力変換装置及び自動車
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
JP4452953B2 (ja) * 2007-08-09 2010-04-21 日立オートモティブシステムズ株式会社 電力変換装置
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP5550553B2 (ja) * 2008-07-10 2014-07-16 三菱電機株式会社 電力用半導体モジュール
JP2011176087A (ja) * 2010-02-24 2011-09-08 Meidensha Corp 半導体モジュール、及び電力変換装置
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US8487407B2 (en) * 2011-10-13 2013-07-16 Infineon Technologies Ag Low impedance gate control method and apparatus
JP6021323B2 (ja) 2011-12-13 2016-11-09 キヤノン株式会社 Ｘ線撮影装置
JP2013125848A (ja) * 2011-12-14 2013-06-24 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
US8648643B2 (en) * 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
JP2013222885A (ja) 2012-04-18 2013-10-28 Toshiba Corp インバータモジュール
JP5626274B2 (ja) * 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
WO2014002442A1 (ja) * 2012-06-29 2014-01-03 株式会社デンソー 半導体装置および半導体装置の接続構造
CN104603934B (zh) * 2012-08-27 2018-01-16 三菱电机株式会社 电力用半导体装置
US9077335B2 (en) * 2013-10-29 2015-07-07 Hrl Laboratories, Llc Reduction of the inductance of power loop and gate loop in a half-bridge converter with vertical current loops
US20170133316A1 (en) * 2015-09-25 2017-05-11 Tesla Motors, Inc. Semiconductor device with stacked terminals
US10600764B2 (en) * 2016-06-01 2020-03-24 Rohm Co., Ltd. Semiconductor power module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016110383A (ja) 2014-12-05 2016-06-20 コニカミノルタ株式会社 触覚伝達装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022202894A1 (de) 2022-03-24 2023-09-28 Zf Friedrichshafen Ag Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Also Published As

Publication number Publication date
US20210175213A1 (en) 2021-06-10
CN115064526A (zh) 2022-09-16
US20240136335A1 (en) 2024-04-25
CN109417067B (zh) 2022-06-07
US11901340B2 (en) 2024-02-13
JPWO2017209191A1 (ja) 2019-04-04
JP7053461B2 (ja) 2022-04-12
JP2023130399A (ja) 2023-09-20
US20200185358A1 (en) 2020-06-11
CN109417067A (zh) 2019-03-01
US10600764B2 (en) 2020-03-24
WO2017209191A1 (ja) 2017-12-07
US11600602B2 (en) 2023-03-07
JP7304998B2 (ja) 2023-07-07
US20230187416A1 (en) 2023-06-15
US20190295990A1 (en) 2019-09-26
US10950582B2 (en) 2021-03-16
JP2022079670A (ja) 2022-05-26

Similar Documents

Publication Publication Date Title
DE112017002796T5 (de) Halbleiter-Leistungsmodul
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE112015005257B4 (de) Halbleitervorrichtung und leistungsmodul
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE112005003614B4 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE112018001884T5 (de) Leistungsmodul
DE112020006524T5 (de) Halbleitermodul
DE102018124171A1 (de) Halbleitervorrichtung
DE112014002061T5 (de) Halbleitermodul
DE112015004571T5 (de) Leistungsmodul und leistungsumwandlungsgerät
DE102018112477A1 (de) Halbleiterpackage mit leiterrahmen
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE112016003982T5 (de) Leistungsmodul, thermische dissipationsanordnung des leistungsmoduls und kontaktierungsverfahren des leistungsmoduls
DE102019112935A1 (de) Halbleitermodul
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102019109275A1 (de) Halbleitervorrichtung
DE102021115824A1 (de) Leistungshalbleitermodul
DE102020104225A1 (de) Halbleitermodul und Leistungswandler unter Verwendung desselben
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102019112936A1 (de) Halbleitermodul
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication