JP2013125848A - パワーモジュール半導体装置およびその製造方法 - Google Patents

パワーモジュール半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013125848A
JP2013125848A JP2011273573A JP2011273573A JP2013125848A JP 2013125848 A JP2013125848 A JP 2013125848A JP 2011273573 A JP2011273573 A JP 2011273573A JP 2011273573 A JP2011273573 A JP 2011273573A JP 2013125848 A JP2013125848 A JP 2013125848A
Authority
JP
Japan
Prior art keywords
voltage side
terminal electrode
low
electrode pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011273573A
Other languages
English (en)
Inventor
Masashi Sasagawa
将 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011273573A priority Critical patent/JP2013125848A/ja
Priority to PCT/JP2012/082555 priority patent/WO2013089242A1/ja
Publication of JP2013125848A publication Critical patent/JP2013125848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】トランスファモールドの小型化を実現するパワーモジュール半導体装置を提供する。
【解決手段】基板１０の第１の辺に配置された低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６と、低圧側ゲート端子電極に隣接して配置された低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と、第１の辺に配置され、低圧側ゲート端子電極および低圧側ソース端子電極と離隔して配置された高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３と、第１の辺に配置され、かつ高圧側ゲート端子電極に隣接して配置された高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３と、第１の辺と別の第２の辺に配置された出力端子電極ＵＬ・ＶＬ・ＷＬと、第１の辺および第２の辺と異なる第３の辺に配置された電源電圧供給端子電極ＰＬと、第３の辺に配置され、かつ電源電圧供給端子電極と離隔して配置された接地電位端子電極ＮＬとを備える。
【選択図】図１

Description

本発明は、パワーモジュール半導体装置およびその製造方法に関し、特に、トランスファモールドの小型化を実現可能なパワーモジュール半導体装置およびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
従来は、シリコンデバイスが主流であり、パワーモジュールの小型化に限界があったが、ＳｉＣデバイスを用いることによって、パワーモジュールの小型化が可能である。
これらのＳｉＣデバイスのパッケージには、ケース型が採用されている。
一方、トランスファモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
特開２００５−１８３４６３号公報
しかしながら、パワーモジュールのサイズを単純に小型化すると、端子間距離が狭くなり、端子間で放電現象が生じる可能性が高くなる。例えば、図２８（ａ）は、従来のデュアルインラインパッケージ３００ａの模式的鳥瞰構成を示す。また、図２８（ｂ）は、単純に小型化された従来のデュアルインラインパッケージ３００ｂの模式的鳥瞰構成を示す。小型化することにより、図２８（ａ）における端子間距離ｔ１は、図２８（ｂ）に示すように、ｔ２（＜ｔ１）となり、端子間距離が縮小化される。
本発明の目的は、トランスファモールドの小型化を実現するパワーモジュール半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、基板と、前記基板の第１の辺に配置された低圧側ゲート端子電極と、前記第１の辺に配置され、かつ前記低圧側ゲート端子電極に隣接して配置された低圧側ソース端子電極と、前記第１の辺に配置され、かつ前記低圧側ゲート端子電極および前記低圧側ソース端子電極と離隔して配置された高圧側ゲート端子電極と、前記第１の辺に配置され、かつ前記高圧側ゲート端子電極に隣接して配置された高圧側ソース端子電極と、前記基板の第１の辺と別の第２の辺に配置された出力端子電極と、前記第１の辺および前記第２の辺と異なる前記基板の第３の辺に配置された電源電圧供給端子電極と、前記第３の辺に配置され、かつ前記電源電圧供給端子電極と離隔して配置された接地電位電極とを備えるパワーモジュール半導体装置が提供される。
本発明の他の態様によれば、セラミック基板上の第１銅プレート層をパターニングして、前記セラミック基板の第１の辺に低圧側ゲート端子電極パターンと、低圧側ソース端子電極パターンと、高圧側ゲート端子電極パターンと、高圧側ソース端子電極パターンとを形成し、かつ前記第１の辺に離隔して低圧側ドレイン電極パターンと、高圧側ドレイン電極パターンと、接地電極パターンとを形成する工程と、前記低圧側ドレイン電極パターン上に低圧側トランジスタおよび前記低圧側トランジスタに逆並列接続される低圧側ダイオードを搭載し、前記高圧側ドレイン電極パターン上に高圧側トランジスタおよび前記高圧側トランジスタに逆並列接続される高圧側ダイオードを搭載する工程と、前記セラミック基板の前記第１の辺において低圧側ゲート端子電極と前記低圧側ゲート端子電極パターンとを接続し、低圧側ソース端子電極と前記低圧側ソース端子電極パターンとを接続し、前記高圧側ゲート端子電極パターンに高圧側ゲート端子電極を接続し、前記高圧側ソース端子電極パターンに高圧側ソース端子電極を接続し、前記セラミック基板の前記第１の辺と別の第２の辺において前記低圧側ドレイン電極パターンに出力端子電極を接続し、前記第１の辺および前記第２の辺と異なる前記セラミック基板の第３の辺において前記接地電極パターンに接地電極を接続し、前記高圧側ドレイン電極パターンに電源電圧供給端子電極を接続する工程と、前記低圧側ソース端子電極パターンと前記低圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記高圧側ソース端子電極パターンと前記高圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記高圧側ゲート端子電極パターンと前記高圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記接地電極パターンと前記低圧側トランジスタのソースパッド電極および前記低圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側トランジスタのソースパッド電極と前記高圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側ダイオードのアノード電極と前記低圧側ドレイン電極パターンとをボンディングワイヤ接続する工程とを有するパワーモジュール半導体装置の製造方法が提供される。
本発明によれば、トランスファモールドの小型化を実現するパワーモジュール半導体装置およびその製造方法を提供することができる。
（ａ）実施の形態に係るパワーモジュール半導体装置の模式的外観平面構成図、（ｂ）図１（ａ）の裏面構成図。 実施の形態に係るパワーモジュール半導体装置の模式的鳥瞰構成図。 実施の形態に係るパワーモジュール半導体装置において、ゲート端子電極の曲げ加工のバリエーションを説明するための図であって、（ａ）曲げ加工を施していない場合の模式的側面構造図、（ｂ）曲げ加工を施している場合の模式的側面構造図、（ｃ）曲げ加工を施していない場合の実装基板上の模式的側面構造図、（ｄ）曲げ加工を施している場合の実装基板上の模式的側面構造図。 実施の形態に係るパワーモジュール半導体装置において、端子電極のすべてを折り曲げた場合の模式的鳥瞰構成図。 実施の形態に係るパワーモジュール半導体装置において、端子電極、トランジスタ、およびダイオードを実装した構造を示す模式的鳥瞰構成図。 図５のＡ部分の拡大図。 実施の形態に係るパワーモジュール半導体装置の端子電極、トランジスタ、およびダイオードを実装した構造を示す模式的平面パターン構成図。 実施の形態に係るパワーモジュール半導体装置の回路構成図。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その１）。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その２）。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その３）。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その４）。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その５）。 図１３の工程に対応する実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その６）。 図１５の工程に対応する実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 実施の形態に係るパワーモジュール半導体装置の製造方法の一工程を説明する模式的断面構造図（その７）。 実施の形態に係るパワーモジュール半導体装置において、（ａ）出力端子近傍の模式的平面パターン構成図、（ｂ）図１８（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 実施の形態に係るパワーモジュール半導体装置において、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬ間に電解コンデンサを接続する様子を説明する模式的鳥瞰構成図。 実施の形態に係るパワーモジュール半導体装置において、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬ間にキャパシタＣを接続した回路構成図。 実施の形態に係るパワーモジュール半導体装置を用いて構成した３相インバータの模式的回路構成図。 実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 （ａ）実施の形態の変形例１に係るパワーモジュール半導体装置の模式的外観平面構成図、（ｂ）図２４（ａ）の裏面構成図。 （ａ）実施の形態の変形例２に係るパワーモジュール半導体装置の模式的外観平面構成図、（ｂ）図２５（ａ）の裏面構成図。 （ａ）実施の形態の変形例３に係るパワーモジュール半導体装置の模式的外観平面構成図、（ｂ）図２６（ａ）の裏面構成図。 （ａ）実施の形態の変形例４に係るパワーモジュール半導体装置の模式的外観平面構成図、（ｂ）図２７（ａ）の裏面構成図。 （ａ）従来のデュアルインラインパッケージの模式的鳥瞰構成図、（ｂ）小型化された従来のデュアルインラインパッケージの模式的鳥瞰構成図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
実施の形態に係るパワーモジュール半導体装置１の模式的外観平面構成は、図１（ａ）に示すように表され、図１（ａ）の裏面構成は、図１（ｂ）に示すように表される。また、実施の形態に係るパワーモジュール半導体装置１のＸＹＺ軸方向に沿う模式的鳥瞰構成は、図２に示すように表される。
実施の形態に係るパワーモジュール半導体装置１は、図１〜図２に示すように、基板と、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６と、低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と、高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３と、高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３と、出力端子電極ＵＬ・ＶＬ・ＷＬと、電源電圧供給端子電極ＰＬと、接地電位端子電極ＮＬとを備える。
ここで、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６は、基板の第１の辺に配置される。低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６にそれぞれ隣接して配置される。
高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６および低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と離隔して配置される。
高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３は、第１の辺に配置され、かつ高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３にそれぞれ隣接して配置される。
出力端子電極ＵＬ・ＶＬ・ＷＬは、基板の第１の辺と対向する第２の辺に配置される。
電源電圧供給端子電極ＰＬは、第１の辺および第２の辺と異なる基板の第３の辺に配置される。
接地電位端子電極ＮＬは、第３の辺に配置され、かつ電源電圧供給端子電極ＰＬと離隔して配置される。
ここで、基板は、後述する図９に示すように、セラミック基板１０と、セラミック基板１０の表面に配置された第１銅プレート層１０ａと、セラミック基板１０の裏面に配置された第２銅プレート層１０ｂとを備える。
図１において、低圧側ソース端子電極ＳＬ６と高圧側ゲート端子電極ＧＬ１との間の端子間距離Ｌ４は、例えば、約６ｍｍであり、高圧側ソース端子電極ＳＬ１と高圧側ゲート端子電極ＧＬ２との間の端子間距離Ｌ５は、例えば、約６ｍｍであり、高圧側ソース端子電極ＳＬ２と高圧側ゲート端子電極ＧＬ３との間の端子間距離Ｌ６は、例えば、約６ｍｍである。また、出力端子電極ＵＬと出力端子電極ＶＬとの間の端子間距離Ｌ１は、例えば、約６ｍｍであり、出力端子電極ＶＬと出力端子電極ＷＬとの間の端子間距離Ｌ２は、例えば、約６ｍｍである。また、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬとの間の端子間距離Ｌ３は、例えば、約６ｍｍである。さらに図示は省略されているが、高圧側ソース端子電極ＳＬ３と接地電位端子電極ＮＬとの間のセラミック基板の縁に沿う端子間距離は、例えば、約６ｍｍである。また、図示は省略されているが、出力端子電極ＷＬと電源電圧供給端子電極ＰＬとの間のセラミック基板の縁に沿う端子間距離は、例えば、約６ｍｍである。さらに、端子電極ＧＬ４・ＳＬ４・ＧＬ５・ＳＬ５・ＧＬ６・ＳＬ６間の距離は、例えば、約１ｍｍである。同様に、端子電極ＧＬ１・ＳＬ１間の距離、端子電極ＧＬ２・ＳＬ２間の距離、および端子電極ＧＬ３・ＳＬ３間の距離は、例えば、約１ｍｍである。なお、端子間距離Ｌ１・Ｌ２は、端子間距離Ｌ４・Ｌ５よりも長いことが望ましい。
また、図１（ｂ）に示すように、セラミック基板１０の裏面には、第２銅プレート層１０ｂが配置されており、放熱板としての機能を有する。図１（ｂ）において、トランスファモールド樹脂１２の幅Ｗ１は、例えば、約６ｍｍ以上である。
さらに、図２に示すように、トランスファモールド樹脂１２のＸ軸方向の長さＬは、約４８ｍｍ、Ｙ軸方向の幅Ｗは、約３２ｍｍ、Ｚ軸方向の厚さは、約３．５ｍｍである。一方、セラミック基板１０の厚さは、約０．３５〜０．６８ｍｍ程度である。Ｚ軸方向の厚さ約３．５ｍｍは、セラミック基板１０の表面、裏面にモールドされるトランスファモールド樹脂１２の厚さ全体の寸法である（図１７参照）。ここで、比較例として、ケース型モジュール構造では、裏面に銅板を貼り付けるため、厚さが厚くなり、厚さは約２９ｍｍ程度となる。
実施の形態に係るパワーモジュール半導体装置１においては、小型化するためにトランスファモールドのモジュールを形成している。この時に、端子電極をモールドパッケージの３方向から出して絶縁距離をとることができる。
実施の形態に係るパワーモジュール半導体装置１においては、インバータ動作の時に高圧側の信号端子は、低圧側の信号端子から離して配置し、低圧側の信号端子は、一部に並べて配置する。このため、低圧側の信号端子を一部に並べて配置し、高圧側の信号端子を互いに離隔して配置し、出力端子を低圧側および高圧側の信号端子から離隔して配置し、かつ電源電圧端子および接地電位端子を出力端子および信号端子から離隔して配置している。
実施の形態に係るパワーモジュール半導体装置１においては、電源電圧端子および接地電位端子・低圧側および高圧側の信号端子・出力端子をトランスファモールドのモジュールパッケージの３方向から出して絶縁距離をとることもできる。
また、実施の形態に係るパワーモジュール半導体装置１においては、電源電圧供給端子電極ＰＬおよび接地電位端子電極ＮＬは、電源ＶおよびキャパシタＣの接続を容易にするため、隣接して配置する。
また、実施の形態に係るパワーモジュール半導体装置１においては、トランスファモールド樹脂の樹脂注入時に歪応力が加わる部分において、出力端子電極ＵＬ・ＶＬ・ＷＬの幅を広く設定しても良い。すなわち、実施の形態に係るパワーモジュール半導体装置１においては、高耐熱モールドモジュールの電力端子側に樹脂注入ゲートを作製すると共に、高耐熱モールドモジュールの電力端子にはずれ防止用の凸部を作製しても良い。
従来は１７５℃以上の高温で動作可能なモジュールはなかったが、ＳｉＣの高温動作の特徴により、小型化が可能となった。しかし、高耐熱樹脂はやや硬く、樹脂注入成型の際に、細い信号線用ボンディングワイヤが外れることが生じる。電力端子側の電力用ボンディングワイヤは、信号線用ボンディングワイヤに比べて太いので、高耐熱樹脂の樹脂注入は、電力端子側から実施することが望ましい。ここで、例えば、信号線用ボンディングワイヤの直径は、例えば、約１５０μｍであり、電力用ボンディングワイヤの直径は、例えば、約３５０μｍである。また、電力端子の強度を上昇するために、電力端子内部に凸部を形成している。電力端子内部に凸部を形成することによって、電力端子の強度を増大することができ、電力用ボンディングワイヤの外れを防止することができる。すなわち、硬度が相対的に高い高耐熱樹脂が、樹脂注入成型の際に応力に強い側から注入するので、組み立て時の不良を低減することができる。
（曲げ加工）
実施の形態に係るパワーモジュール半導体装置１において、端子電極は、パワーモジュール半導体装置１が実装基板２００に実装された際、基板の高さ方向に曲げ加工を施されていても良い。
図３は、実施の形態に係るパワーモジュール半導体装置１において、ゲート端子電極ＧＬの曲げ加工のバリエーションを説明するための図である。図３（ａ）は、曲げ加工を施していない場合、図３（ｂ）は、ゲート端子電極ＧＬの略中央部分でへの字状の曲げ加工ＧＬｓを施している場合を例示している。このようなへの字状の曲げ加工ＧＬｓを施しておけば、ゲート端子電極ＧＬが何らかの荷重を受けたときでも、その応力を吸収することができる。図３（ｃ）は、曲げ加工を施すことなく図面上で左側へなだらかに傾斜させている場合、図３（ｄ）は、図面上で左側へ急激に傾斜する曲げ加工ＧＬｋを施している場合を例示している。図３（ｃ）及び図３（ｄ）のいずれによってもゲート端子電極ＧＬの先端ＧＬｔの高さ位置を調整することは可能であるが、図３（ｃ）よりも図３（ｄ）の方がゲート端子電極ＧＬの先端ＧＬｔをパワーモジュール半導体装置１側に寄せることができる。尚、図３（ａ）〜図３（ｄ）においては、実施の形態に係るパワーモジュール半導体装置１は、トランスファモールド樹脂１２で覆われているため、参照番号１２を用いて表している。また、図３（ｃ）および図３（ｄ）においては、実施の形態に係るパワーモジュール半導体装置１は、実装基板２００上に接着剤１３を介して搭載されている。尚、この接着剤１３は、導電性の接着剤あるいは半田層であっても良い。また、図３（ａ）〜図３（ｄ）においては、ゲート端子電極ＧＬの曲げ加工のバリエーションを説明したが、このゲート端子電極ＧＬは、図１におけるゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３・ＧＬ４・ＧＬ５・ＧＬ６に相当している。また、図３（ａ）〜図３（ｄ）においては、ゲート端子電極ＧＬの曲げ加工のバリエーションを説明したが、他のソース端子電極ＳＬ１・ＳＬ２・ＳＬ３・ＳＬ４・ＳＬ５・ＳＬ６、出力端子電極ＵＬ・ＶＬ・ＷＬ、接地電位端子電極ＮＬ、電源電圧供給端子電極ＰＬなどにおいても同様に適用可能である。
実施の形態に係るパワーモジュール半導体装置１において、端子電極のすべてを折り曲げた場合の模式的鳥瞰構成は、図４に示すように表される。
また、実施の形態に係るパワーモジュール半導体装置１において、端子電極、トランジスタ、およびダイオードを実装した構造を示す模式的鳥瞰構成は、図５に示すように表され、図５のＡ部分の拡大図は、図６に示すように表される。また、図６に示すように、低圧側ドレイン電極パターンＤ（Ｋ４）上には、低圧側トランジスタＱ４が配置されており、低圧側トランジスタＱ４のゲートパッド電極ＧＰ４は、ソースパッド電極ＳＰ４により取り囲まれて配置されている。
また、実施の形態に係るパワーモジュール半導体装置１の端子電極、トランジスタ、およびダイオードを実装した構造を示す模式的平面パターン構成は、図７に示すように表され、実施の形態に係るパワーモジュール半導体装置１の回路構成は、図８に示すように表される。
実施の形態に係るパワーモジュール半導体装置１において、第１銅プレート層１０ａは、図５〜図８に示すように、低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６と、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６と、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３と、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３と、低圧側トランジスタＱ４・Ｑ５・Ｑ６を搭載する低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）と、高圧側トランジスタＱ１・Ｑ２・Ｑ３を搭載する高圧側ドレイン電極パターンＤ（Ｋ）と、接地電極パターンＥＰとを備える。
また、実施の形態に係るパワーモジュール半導体装置１において、図５〜図８に示すように、低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）には、低圧側トランジスタＱ４・Ｑ５・Ｑ６に逆並列接続される低圧側ダイオードＤ４・Ｄ５・Ｄ６が搭載され、高圧側ドレイン電極パターンＤ（Ｋ）には、高圧側トランジスタＱ１・Ｑ２・Ｑ３に逆並列接続される高圧側ダイオードＤ１・Ｄ２・Ｄ３が搭載される。
ここで、トランジスタＱ１・Ｑ２・Ｑ３・Ｑ４・Ｑ５・Ｑ６のチップサイズは、例えば、約４．８ｍｍ×４．８ｍｍであり、厚さは、例えば、約０．２５ｍｍである。また、ダイオードＤ１・Ｄ２・Ｄ３・Ｄ４・Ｄ５・Ｄ６のチップサイズは、例えば、約５．１４ｍｍ×５．１４ｍｍであり、厚さは、例えば、約０．２５ｍｍである。また、接地電極パターンＥＰの厚さは、例えば、約０．３〜０．４ｍｍである。また、各端子電極の厚さは、例えば、約０．２ｍｍである。さらに、半田層１４・１５の厚さは、例えば、約０．１ｍｍである。
また、実施の形態に係るパワーモジュール半導体装置１は、後述する図１４および図１６に示すように、第１ボンディングワイヤＳＷ４・ＳＷ５・ＳＷ６と、第２ボンディングワイヤＧＷ４・ＧＷ５・ＧＷ６と、第３ボンディングワイヤＳＷ１・ＳＷ２・ＳＷ３と、第４ボンディングワイヤＧＷ１・ＧＷ２・ＧＷ３と、第５ボンディングワイヤＡＷ４・ＡＷ５・ＡＷ６と、第６ボンディングワイヤＡＷ１・ＡＷ２・ＡＷ３と、第７ボンディングワイヤＢＷ１・ＢＷ２・ＢＷ３とを備える。
ここで、第１ボンディングワイヤＳＷ４・ＳＷ５・ＳＷ６は、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のソースパッド電極ＳＰ４・ＳＰ５・ＳＰ６とを接続する。
第２ボンディングワイヤＧＷ４・ＧＷ５・ＧＷ６は、低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のゲートパッド電極ＧＰ４・ＧＰ５・ＧＰ６とを接続する。
第３ボンディングワイヤＳＷ１・ＳＷ２・ＳＷ３は、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３と高圧側トランジスタＱ１・Ｑ２・Ｑ３のソースパッド電極ＳＰ１・ＳＰ２・ＳＰ３とを接続する。
第４ボンディングワイヤＧＷ１・ＧＷ２・ＧＷ３は、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３と高圧側トランジスタＱ１・Ｑ２・Ｑ３のゲートパッド電極ＧＰ１・ＧＰ２・ＧＰ３とを接続する。
第５ボンディングワイヤＡＷ４・ＡＷ５・ＡＷ６は、接地電極パターンＥＰと低圧側トランジスタＱ４・Ｑ５・Ｑ６のソースパッド電極ＳＰ４・ＳＰ５・ＳＰ６および低圧側ダイオードＤ４・Ｄ５・Ｄ６のアノード電極Ａ４・Ａ５・Ａ６とをステッチボンディング接続する。
第６ボンディングワイヤＡＷ１・ＡＷ２・ＡＷ３は、高圧側トランジスタＱ１・Ｑ２・Ｑ３のソースパッド電極ＳＰ１・ＳＰ２・ＳＰ３と高圧側ダイオードＤ１・Ｄ２・Ｄ３のアノード電極Ａ１・Ａ２・Ａ３とを接続する。
第７ボンディングワイヤＢＷ１・ＢＷ２・ＢＷ３は、高圧側ダイオードＤ１・Ｄ２・Ｄ３のアノード電極Ａ１・Ａ２・Ａ３と低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）とを接続する。ここで、第６ボンディングワイヤＡＷ１・ＡＷ２・ＡＷ３と第７ボンディングワイヤＢＷ１・ＢＷ２・ＢＷ３は、ステッチボンディング接続されていても良い。
また、図５〜図８に示すように、低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６には、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６が搭載され、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６には、低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６が搭載され、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３には、高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３が搭載され、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３には、高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３が搭載され、接地電極パターンＥＰには、接地電位端子電極ＮＬが搭載され、高圧側ドレイン電極パターンＤ（Ｋ）には、電源電圧供給端子電極ＰＬが搭載され、低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）には、出力端子電極ＵＬ・ＶＬ・ＷＬが搭載される。
実施の形態に係るパワーモジュール半導体装置１において、出力端子電極ＵＬ・ＶＬ・ＷＬは、図７に示すように、強度を上昇するための出力端子電極拡張部ＵＥ・ＶＥ・ＷＥを備えていても良い。
同様に、実施の形態に係るパワーモジュール半導体装置１において、電源電圧供給端子電極ＰＬおよび接地電位端子電極ＮＬは、図７に示すように、強度を上昇するための電源電圧供給端子電極拡張部ＰＬＥおよび接地電位端子電極拡張部ＮＬＥを備えていても良い。
また、図示は省略するが、このような強度を上昇するための電極拡張部は、高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３、高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６、低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６のそれぞれの接続部に形成されていても良い。
また、実施の形態に係るパワーモジュール半導体装置１において、図１(ｂ)および後述する図１７に示すように、セラミック基板１０の表面および裏面には、第２銅プレート層１０ｂ上を除き、トランスファモールド樹脂１２を備える。
ここで、セラミック基板１０は、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3、）、窒化シリコン（ＳｉＮ）のいずれかで形成可能である。
（製造方法）
実施の形態に係るパワーモジュール半導体装置１の製造方法の一工程を説明する模式的断面構造は、図９〜図１３、図１５および図１７に示すように表される。また、図１３の工程に対応する実施の形態に係るパワーモジュール半導体装置１の模式的平面パターン構成は、図１４に示すように表され、図１５の工程に対応する実施の形態に係るパワーモジュール半導体装置１の模式的平面パターン構成は、図１６に示すように表される。
実施の形態に係るパワーモジュール半導体装置１の製造方法は、図９〜図１７に示すように、セラミック基板１０上の第１銅プレート層１０ａをパターニングして、セラミック基板１０の第１の辺において低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６と、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６と、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３と、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３とを形成し、かつ第１の辺に離隔して低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）と、高圧側ドレイン電極パターンＤ（Ｋ）と、接地電極パターンＥＰとを形成する工程を有する。
また、実施の形態に係るパワーモジュール半導体装置１の製造方法は、図１１に示すように、低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）上に低圧側トランジスタＱ４・Ｑ５・Ｑ６および低圧側トランジスタＱ４・Ｑ５・Ｑ６に逆並列接続される低圧側ダイオードＤ４・Ｄ５・Ｄ６を搭載し、高圧側ドレイン電極パターンＤ（Ｋ）上に高圧側トランジスタＱ１・Ｑ２・Ｑ３および高圧側トランジスタＱ１・Ｑ２・Ｑ３に逆並列接続される高圧側ダイオードＤ１・Ｄ２・Ｄ３を搭載する工程を有する。
また、実施の形態に係るパワーモジュール半導体装置１の製造方法は、図１２に示すように、セラミック基板１０の第１の辺において低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６に低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６を接続し、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６に低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６を接続し、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３に高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３を接続し、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３に高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３を接続し、セラミック基板１０の第１の辺と別の第２の辺において低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）に出力端子電極ＵＬ・ＶＬ・ＷＬを接続し、第１の辺および第２の辺と異なるセラミック基板１０の第３の辺において接地電極パターンＥＰに接地電位端子電極ＮＬを接続し、高圧側ドレイン電極パターンＤ（Ｋ）に電源電圧供給端子電極ＰＬを接続する工程を有する。
また、実施の形態に係るパワーモジュール半導体装置１の製造方法は、図１３および図１４に示すように、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のソースパッド電極ＳＰ４・ＳＰ５・ＳＰ６とをボンディングワイヤＳＷ４・ＳＷ５・ＳＷ６を用いて接続し、低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のゲートパッド電極ＧＰ４・ＧＰ５・ＧＰ６とをボンディングワイヤＧＷ４・ＧＷ５・ＧＷ６を用いて接続し、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３と高圧側トランジスタＱ１・Ｑ２・Ｑ３のソースパッド電極ＳＰ１・ＳＰ２・ＳＰ３とをボンディングワイヤＳＷ１・ＳＷ２・ＳＷ３を用いて接続し、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３と高圧側トランジスタＱ１・Ｑ２・Ｑ３のゲートパッド電極ＧＰ１・ＧＰ２・ＧＰ３とをボンディングワイヤＧＷ１・ＧＷ２・ＧＷ３を用いて接続し、接地パターン電極ＥＰと低圧側トランジスタＱ４・Ｑ５・Ｑ６のソースパッド電極ＳＰ４・ＳＰ５・ＳＰ６および低圧側ダイオードＤ４・Ｄ５・Ｄ６のアノード電極Ａ４・Ａ５・Ａ６とをボンディングワイヤＡＷ４・ＡＷ５・ＡＷ６を用いてステッチボンディング接続し、高圧側トランジスタＱ１・Ｑ２・Ｑ３のソースパッド電極ＳＰ１・ＳＰ２・ＳＰ３と高圧側ダイオードＤ１・Ｄ２・Ｄ３のアノード電極Ａ１・Ａ２・Ａ３とをボンディングワイヤＡＷ１・ＡＷ２・ＡＷ３を用いて接続し、高圧側ダイオードＤ１・Ｄ２・Ｄ３のアノード電極Ａ１・Ａ２・Ａ３と低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）とをボンディングワイヤＢＷ１・ＢＷ２・ＢＷ３を用いて接続する工程を有する。
なお、上記のボンディング接続する工程では、ボンディングワイヤＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４・ＳＷ５・ＳＷ６およびボンディングワイヤＧＷ１・ＧＷ２・ＧＷ３・ＧＷ４・ＧＷ５・ＧＷ６は、相対的に細いボンディングワイヤを使用する。また、ボンディングワイヤＡＷ１・ＡＷ２・ＡＷ３・ＡＷ４・ＡＷ５・ＡＷ６およびボンディングワイヤＢＷ１・ＢＷ２・ＢＷ３は、相対的に太いボンディングワイヤを使用する。尚、図示では１本で示されているが、相対的に太いボンディングワイヤは、例えば、４本程度並列に接続されていても良い。
また、相対的に太いボンディングワイヤ接続を、相対的に細いボンディングワイヤ接続よりも先に実行することが望ましい。また、トランジスタＱ１・Ｑ２・Ｑ３・Ｑ４・Ｑ５・Ｑ６およびダイオードＤ１・Ｄ２・Ｄ３・Ｄ４・Ｄ５・Ｄ６間のボンディングワイヤ接続を、端子電極パターンのボンディングワイヤ接続よりも先に実行することが望ましい。相対的に太いボンディングワイヤの接続時に加わる力によって、相対的に細いボンディングワイヤがダメージを被るのを回避するためである。
また、実施の形態に係るパワーモジュール半導体装置１の製造方法は、図１５および図１６の矢印Ｂに示すように、セラミック基板１０の低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）が形成された側からトランスファモールド樹脂１２を注入する工程を有する。
以下、図９〜図１７を参照して、各工程を詳述する。図９〜図１３、図１５および図１７は、図５において、Ｉ−Ｉ線に沿う模式的断面構造を表す。
（ａ）まず、図９に示すように、セラミック基板１０の表面に第１銅プレート層１０ａを備え、セラミック基板１０の裏面に第２銅プレート層１０ｂを備える基板を準備する。
（ｂ）次に、図１０に示すように、第１銅プレート層１０ａをパターニングして、高圧側ソース端子電極パターンＳＬＰ３、接地電極パターンＥＰ、高圧側ドレイン電極パターンＤ（Ｋ）および低圧側ドレイン電極パターンＤ（Ｋ６）を形成する。
（ｃ）次に、図１１に示すように、高圧側ドレイン電極パターンＤ（Ｋ）上に半田層１５を介して、高圧側トランジスタＱ１および高圧側ダイオードＤ３を搭載する。高圧側トランジスタＱ１と高圧側ダイオードＤ３は互いに逆並列接続され、高圧側ドレイン電極パターンＤ（Ｋ）には、高圧側トランジスタＱ１のドレイン電極および高圧側ダイオードＤ３のカソード電極が接続される。
（ｄ）次に、図１２に示すように、高圧側ソース端子電極パターンＳＬＰ３上に半田層１４を介して、高圧側ソース端子電極ＳＬ３を接続し、低圧側ドレイン電極パターンＤ（Ｋ６）上に半田層１６を介して、出力端子電極ＷＬを接続する。
（ｅ）次に、図１３に示すように、高圧側ソース端子電極パターンＳＬＰ３と高圧側トランジスタＱ３のソースパッド電極ＳＰ３とをボンディングワイヤＳＷ３を用いて接続し、高圧側トランジスタＱ３のソースパッド電極ＳＰ３と高圧側ダイオードＤ３のアノード電極Ａ３とをボンディングワイヤＡＷ３を用いて接続し、高圧側ダイオードＤ３のアノード電極Ａ３と低圧側ドレイン電極パターンＤ（Ｋ６）とをボンディングワイヤＢＷ３を用いて接続する。
ここで、詳細には、図１４に示すように、低圧側ソース端子電極パターンＳＬＰ４・ＳＬＰ５・ＳＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のソースパッド電極ＳＰ４・ＳＰ５・ＳＰ６とをボンディングワイヤＳＷ４・ＳＷ５・ＳＷ６を用いて接続する。また、低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のゲートパッド電極ＧＰ４・ＧＰ５・ＧＰ６とをボンディングワイヤＧＷ４・ＧＷ５・ＧＷ６を用いて接続する。また、高圧側ソース端子電極パターンＳＬＰ１・ＳＬＰ２・ＳＬＰ３と高圧側トランジスタＱ１・Ｑ２・Ｑ３のソースパッド電極ＳＰ１・ＳＰ２・ＳＰ３とをボンディングワイヤＳＷ１・ＳＷ２・ＳＷ３を用いて接続する。また、高圧側ゲート端子電極パターンＧＬＰ１・ＧＬＰ２・ＧＬＰ３と高圧側トランジスタＱ１・Ｑ２・Ｑ３のゲートパッド電極ＧＰ１・ＧＰ２・ＧＰ３とをボンディングワイヤＧＷ１・ＧＷ２・ＧＷ３を用いて接続する。また、接地電極パターンＥＰと低圧側トランジスタＱ４・Ｑ５・Ｑ６のソースパッド電極ＳＰ４・ＳＰ５・ＳＰ６および低圧側ダイオードＤ４・Ｄ５・Ｄ６のアノード電極Ａ４・Ａ５・Ａ６とをボンディングワイヤＡＷ４・ＡＷ５・ＡＷ６を用いてステッチボンディング接続する。また、高圧側トランジスタＱ１・Ｑ２・Ｑ３のソースパッド電極ＳＰ１・ＳＰ２・ＳＰ３と高圧側ダイオードＤ１・Ｄ２・Ｄ３のアノード電極Ａ１・Ａ２・Ａ３とをボンディングワイヤＡＷ１・ＡＷ２・ＡＷ３を用い、また、高圧側ダイオードＤ１・Ｄ２・Ｄ３のアノード電極Ａ１・Ａ２・Ａ３と低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）とをボンディングワイヤＢＷ１・ＢＷ２・ＢＷ３を用いてステッチボンディング接続する。また、１本のボンディングワイヤで、ボンディングワイヤＡＷ１とボンディングワイヤＢＷ１で示す部分を連続してステッチボンディングしても良い。ボンディングワイヤＡＷ２とボンディングワイヤＢＷ２、ボンディングワイヤＡＷ３とボンディングワイヤＢＷ３についても同様である。また、ボンディングワイヤＡＷ４で示す部分を接地電極パターンＥＰと低圧側トランジスタＱ４のソースパッド電極ＳＰ４間、低圧側トランジスタＱ４のソースパッド電極ＳＰ４と低圧側ダイオードＤ４のアノード電極Ａ４間とで、それぞれ別のボンディングワイヤでワイヤ
ボンディング接続しても良い。ボンディングワイヤＡＷ５、ボンディングワイヤＡＷ６についても同様である。
（ｆ）次に、図１５の矢印Ｂに示すように、セラミック基板１０の低圧側ドレイン電極パターンＤ（Ｋ６）が配置される側から、トランスファモールド樹脂１２を注入する。
ここで、詳細には、図１６の矢印Ｂに示すように、セラミック基板１０の低圧側ドレイン電極パターンＤ（Ｋ４）・Ｄ（Ｋ５）・Ｄ（Ｋ６）が形成された側からトランスファモールド樹脂１２を注入する。ここで、トランスファモールド樹脂１２の材料としては、例えば、熱硬化性のエポキシ系樹脂などを適用可能である。また、セラミック基板１０の低圧側ゲート端子電極パターンＧＬＰ４・ＧＬＰ５・ＧＬＰ６と低圧側トランジスタＱ４・Ｑ５・Ｑ６のゲートパッド電極ＧＰ４・ＧＰ５・ＧＰ６とを接続するゲートボンディングワイヤ（細線ワイヤ）ＧＷ４・ＧＷ５・ＧＷ６と対面の方向からトランスファモールド樹脂１２を注入しても良い。
（ｇ）次に、図１７に示すように、トランスファモールド樹脂１２をセラミック基板１０の表面および裏面に形成する。ここで、トランスファモールド樹脂１２は、第２銅プレート層１０ｂ上を除き、セラミック基板１０の表面および裏面を覆うように形成される。
以上の工程により、結果として、図１および図２に示された実施の形態に係るパワーモジュール半導体装置１が完成する。
実施の形態に係るパワーモジュール半導体装置１において、出力端子電極ＷＬ近傍の模式的平面パターン構成は、図１８（ａ）に示すように表され、図１８（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造は、図１８（ｂ）に示すように表される。
実施の形態に係るパワーモジュール半導体装置１において、出力端子電極ＷＬは、図１８に示すように、出力端子電極拡張部ＷＥを備えることによって、低圧側ドレイン電極パターンＤ（Ｋ６）と出力端子電極ＷＬとの接続強度を上昇することができる。このため、出力端子電極ＷＬと低圧側ドレイン電極パターンＤ（Ｋ６）との接続外れを防止し、接続の信頼性を向上することができる。
実施の形態に係るパワーモジュール半導体装置１において、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬ間に電解コンデンサ２０を接続する様子を説明する模式的鳥瞰構成は、図１９に示すように表される。
電源電圧供給端子電極ＰＬ・接地電位端子電極ＮＬは、図１９に示すように、電解コンデンサ２０のピン２２Ｐ・２２Ｎを接続するためのピンホール１８Ｐ・１８Ｎを備えていても良い。ＳｉＣＭＯＳＦＥＴでは、小型化してかつ大電流を導通可能である。ＳｉＭＯＳＦＥＴおよびＳｉ系ＩＧＢＴでは、許容電力量は、１０Ｗ／ｃｃが限界とされてきたが、ＳｉＣ系ＭＯＳＦＥＴを搭載した実施の形態に係るパワーモジュール半導体装置１では、５０Ｗ／ｃｃを達成可能である。
Ｓｉ系デバイスでは、相対的に電流をあまり流すことができない。このため、Ｓｉ系デバイスを用いたパワーモジュールでは、プリント基板上にパワーモジュールを配置し、かつプリント基板上に回路を作り、パワーモジュールに対して電解コンデンサなどのキャパシタを接続・配置していた。
ＳｉＣ系デバイスを用いたパワーモジュールでは、大電流を導通可能であるため、プリント基板ではなく、セラミック基板上のバスバーを使用することができる。このため、電源電圧供給端子電極ＰＬおよび接地電位端子電極ＮＬに対して、電解コンデンサ２０のピン２２Ｐ・２２Ｎを接続するためのピンホール１８Ｐ・１８Ｎを形成しておき、電解コンデンサ２０と電源電圧供給端子電極ＰＬおよび接地電位端子電極ＮＬとの接続は、電解コンデンサ２０のピン２２Ｐ・２２Ｎをピンホール１８Ｐ・１８Ｎに挿入することによって、実現可能である。ここで、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬ間に接続される電解コンデンサ２０のサイズは、例えば、長さ約６ｍｍ、直径約１ｍｍであり、キャパシタの値は、約１００μＦ〜約３ｍＦ程度である。
実施の形態に係るパワーモジュール半導体装置１において、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬ間にキャパシタＣを接続した回路構成は、図２０に示すように表される。実施の形態に係るパワーモジュール半導体装置１を電源Ｖと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ系デバイスのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(A/s)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬ間に接続されるキャパシタＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
また、実施の形態に係るパワーモジュール半導体装置１において、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬは、電解コンデンサ２０のピン２２Ｐ・２２Ｎを接続するためのピンホール１８Ｐ・１８Ｎの周囲に丸みを持たせた拡張部を備えていてもよい。このようなピンホール１８Ｐ・１８Ｎの周囲に丸みを持たせた拡張構造を備えることによって、電解コンデンサ２０のピン２２Ｐ・２２Ｎを接続時の接続強度を増大させることができる。
（半導体装置を適用した応用例）
次に、図２１を参照して、実施の形態に係るパワーモジュール半導体装置１を用いて構成した３相交流インバータについて説明する。
図２１に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ、Ｖ、Ｗ相のインバータが接続されている。
パワーモジュール部５２は、キャパシタＣが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
（半導体デバイスの構成例）
実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図２２に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図２２では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴなどで構成されていても良い。
また、実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、ＳｉＣ・ＭＯＳＦＥＴの代わりに、Ｓｉ系ＭＯＳＦＥＴ、ＧａＮ系ＦＥＴなどを適用することもできる。
実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、Ｓｉ系、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図２３に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２３に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図２３の構成例では、図示を省略しているが、図２２或いは、図２３の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２３に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。或いは、図８の中央部のトランジスタ構造において、パッシベーション用の層間絶縁膜４４上にゲートパッド電極ＧＰが延在して配置されていても良い。
（変形例１）
実施の形態の変形例１に係るパワーモジュール半導体装置１ａの模式的外観平面構成は、図２４（ａ）に示すように表され、図２４（ａ）の裏面構成は、図２４（ｂ）に示すように表される。実施の形態の変形例１に係るパワーモジュール半導体装置１ａは、実施の形態と比べ、出力端子電極ＵＬ・ＶＬ・ＷＬを配置する基板の辺を変えた構成を有する。
実施の形態の変形例１に係るパワーモジュール半導体装置１ａは、図２４（ａ）〜図２４（ｂ）に示すように、基板と、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６と、低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と、高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３と、高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３と、出力端子電極ＵＬ・ＶＬ・ＷＬと、電源電圧供給端子電極ＰＬと、接地電位端子電極ＮＬとを備える。ここで、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６は、基板の第１の辺に配置される。低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６にそれぞれ隣接して配置される。高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６および低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と離隔して配置される。高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３は、第１の辺に配置され、かつ高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３にそれぞれ隣接して配置される。出力端子電極ＵＬ・ＶＬ・ＷＬは、基板の第１の辺と別の第２の辺に配置される。電源電圧供給端子電極ＰＬは、第２の辺に対向する基板の第３の辺に配置される。接地電位端子電極ＮＬは、第３の辺に配置され、かつ電源電圧供給端子電極ＰＬと離隔して配置される。
その他の構成は、実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
（変形例２）
実施の形態の変形例２に係るパワーモジュール半導体装置１ａの模式的外観平面構成は、図２５（ａ）に示すように表され、図２５（ａ）の裏面構成は、図２５（ｂ）に示すように表される。実施の形態の変形例２に係るパワーモジュール半導体装置１ａは、実施の形態の変形例１と比べ、さらに、電源電圧供給端子電極ＰＬと接地電位端子電極ＮＬを配置する辺を変えた構成を有する。
実施の形態の変形例２に係るパワーモジュール半導体装置１は、図２５（ａ）〜図２５（ｂ）に示すように、基板と、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６と、低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と、高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３と、高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３と、出力端子電極ＵＬ・ＶＬ・ＷＬと、電源電圧供給端子電極ＰＬと、接地電位端子電極ＮＬとを備える。ここで、低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６は、基板の第１の辺に配置される。低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６にそれぞれ隣接して配置される。高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４・ＧＬ５・ＧＬ６および低圧側ソース端子電極ＳＬ４・ＳＬ５・ＳＬ６と離隔して配置される。高圧側ソース端子電極ＳＬ１・ＳＬ２・ＳＬ３は、第１の辺に配置され、かつ高圧側ゲート端子電極ＧＬ１・ＧＬ２・ＧＬ３にそれぞれ隣接して配置される。出力端子電極ＵＬ・ＶＬ・ＷＬは、基板の第１の辺と別の第２の辺に配置される。電源電圧供給端子電極ＰＬは、第１の辺に対向する基板の第３の辺に配置される。接地電位端子電極ＮＬは、第３の辺に配置され、かつ電源電圧供給端子電極ＰＬと離隔して配置される。
その他の構成は、実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
（変形例３）
実施の形態の変形例３に係るパワーモジュール半導体装置１ａの模式的外観平面構成は、図２６（ａ）に示すように表され、図２６（ａ）の裏面構成は、図２６（ｂ）に示すように表される。実施の形態の変形例３に係るパワーモジュール半導体装置１ａは、回路構成上、単相インバータに対応した構成を備える。
実施の形態の変形例３に係るパワーモジュール半導体装置１ａは、図２６（ａ）〜図２６（ｂ）に示すように、基板と、低圧側ゲート端子電極ＧＬ４と、低圧側ソース端子電極ＳＬ４と、高圧側ゲート端子電極ＧＬ１と、高圧側ソース端子電極ＳＬ１と、出力端子電極ＵＬと、電源電圧供給端子電極ＰＬと、接地電位端子電極ＮＬとを備える。ここで、低圧側ゲート端子電極ＧＬ４は、基板の第１の辺に配置される。低圧側ソース端子電極ＳＬ４は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４に隣接して配置される。高圧側ゲート端子電極ＧＬ１は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４および低圧側ソース端子電極ＳＬ４と離隔して配置される。高圧側ソース端子電極ＳＬ１は、第１の辺に配置され、かつ高圧側ゲート端子電極ＧＬ１に隣接して配置される。出力端子電極ＵＬは、基板の第１の辺に対向する第２の辺に配置される。電源電圧供給端子電極ＰＬは、第１の辺および第２の辺と別の基板の第３の辺に配置される。接地電位端子電極ＮＬは、第３の辺に配置され、かつ電源電圧供給端子電極ＰＬと離隔して配置される。
その他の構成は、実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
（変形例４）
また、実施の形態の変形例４に係るパワーモジュール半導体装置１ａの模式的外観平面構成は、図２７（ａ）に示すように表され、図２７（ａ）の裏面構成は、図２７（ｂ）に示すように表される。実施の形態の変形例４に係るパワーモジュール半導体装置１ａは、実施の形態の変形例３と比べ、出力端子電極ＵＬを配置する基板の辺を変えた構成を有する。実施の形態の変形例４に係るパワーモジュール半導体装置１ａも、回路構成上、単相インバータに対応した構成を備える。
実施の形態の変形例４に係るパワーモジュール半導体装置１ａは、図２７（ａ）〜図２７（ｂ）に示すように、基板と、低圧側ゲート端子電極ＧＬ４と、低圧側ソース端子電極ＳＬ４と、高圧側ゲート端子電極ＧＬ１と、高圧側ソース端子電極ＳＬ１と、出力端子電極ＵＬと、電源電圧供給端子電極ＰＬと、接地電位端子電極ＮＬとを備える。ここで、低圧側ゲート端子電極ＧＬ４は、基板の第１の辺に配置される。低圧側ソース端子電極ＳＬ４は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４に隣接して配置される。高圧側ゲート端子電極ＧＬ１は、第１の辺に配置され、かつ低圧側ゲート端子電極ＧＬ４および低圧側ソース端子電極ＳＬ４と離隔して配置される。高圧側ソース端子電極ＳＬ１は、第１の辺に配置され、かつ高圧側ゲート端子電極ＧＬ１に隣接して配置される。出力端子電極ＵＬは、基板の第１の辺と別の第２の辺に配置される。電源電圧供給端子電極ＰＬは、第２の辺と対向する基板の第３の辺に配置される。接地電位端子電極ＮＬは、第３の辺に配置され、かつ電源電圧供給端子電極ＰＬと離隔して配置される。
その他の構成は、実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
以上に述べたように、本発明によれば、トランスファモールドの小型化を実現する端子配置を有するパワーモジュール半導体装置およびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明は実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体装置は、電気自動車、ハイブリッド自動車、産業用機器、パワーコンディショナー、インバータ、家電製品に搭載されるパワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に適用可能である。
１、１ａ…パワーモジュール半導体装置
１０…セラミック基板
１０ａ、１０ｂ…銅（Ｃｕ）プレート層
１２…トランスファモールド樹脂
１３…接着層
１４、１５，１６…半田層
１８Ｎ、１８Ｐ…ピンホール
２０・・・電解コンデンサ
２２Ｎ、２２Ｐ…ピン
５０…ゲートドライブ部
５２…パワーモジュール部
５４…３相モータ部
２４…ドレイン領域
２６…高抵抗基板
２８…ベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４４…層間絶縁膜
１００…半導体デバイス
２００…実装基板
３００ａ、３００ｂ…デュアルインラインパッケージ
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、ＧＬ、ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＧＬ５、ＧＬ６…ゲート端子電極
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５、ＳＬ６…ソース端子電極
ＮＬ…接地電位端子電極
ＰＬ…電源電圧供給端子電極
ＮＬＥ…接地電位端子電極拡張部
ＰＬ…電源電圧供給端子電極拡張部
ＵＬ、ＶＬ、ＷＬ…出力端子電極
ＵＥ、ＶＥ、ＷＥ…出力端子電極拡張部
Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６…ダイオードアノード電極
Ｋ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、ｋＡ６…ダイオードカソード電極
Ｄ（Ｋ）、Ｄ（Ｋ４）、Ｄ（Ｋ５）、Ｄ（Ｋ６）…ドレイン電極パターン
ＳＰ、ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４、ＳＰ５、ＳＰ６…ソースパッド電極
ＧＰ、ＧＰ１、ＧＰ２、ＧＰ３、ＧＰ４、ＧＰ５、ＧＰ６…ゲートパッド電極
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６…ダイオード
ＳＬＰ１、ＳＬＰ２、ＳＬＰ３、ＳＬＰ４、ＳＬＰ５、ＳＬｐ６…ソース端子プレート電極
ＧＬＰ１、ＧＬＰ２、ＧＬＰ３、ＧＬＰ４、ＧＬＰ５、ＧＬＰ６…ゲート端子プレート電極
ＥＰ…接地プレート電極
ＳＷ１〜ＳＷ６…ソースボンディングワイヤ
ＧＷ１〜ＧＷ６…ゲートボンディングワイヤ
ＡＷ１〜ＡＷ６…アノードボンディングワイヤ
ＢＷ１〜ＢＷ３…出力ボンディングワイヤ

Claims (17)

  1. 基板と、
    前記基板の第１の辺に配置された低圧側ゲート端子電極と、
    前記第１の辺に配置され、かつ前記低圧側ゲート端子電極に隣接して配置された低圧側ソース端子電極と、
    前記第１の辺に配置され、かつ前記低圧側ゲート端子電極および前記低圧側ソース端子電極と離隔して配置された高圧側ゲート端子電極と、
    前記第１の辺に配置され、かつ前記高圧側ゲート端子電極に隣接して配置された高圧側ソース端子電極と、
    前記基板の第１の辺と別の第２の辺に配置された出力端子電極と、
    前記第１の辺および前記第２の辺と異なる前記基板の第３の辺に配置された電源電圧供給端子電極と、
    前記第３の辺に配置され、かつ前記電源電圧供給端子電極と離隔して配置された接地電位電極と
    を備えることを特徴とするパワーモジュール半導体装置。
  2. 前記基板は、
    セラミック基板と、
    前記セラミック基板の表面に配置された第１銅プレート層と、
    前記セラミック基板の裏面に配置された第２銅プレート層と
    を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  3. 前記端子電極は、前記パワーモジュール半導体装置が実装基板に実装された際、前記基板の高さ方向に曲げ加工を施されていることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  4. 前記第１銅プレート層は、低圧側ゲート端子電極パターンと、低圧側ソース端子電極パターンと、高圧側ゲート端子電極パターンと、高圧側ソース端子電極パターンと、低圧側トランジスタを搭載する低圧側ドレイン電極パターンと、高圧側トランジスタを搭載する高圧側ドレイン電極パターンと、接地電極パターンとを備えることを特徴とする請求項２に記載のパワーモジュール半導体装置。
  5. 前記低圧側ドレイン電極パターンには、前記低圧側トランジスタに逆並列接続される低圧側ダイオードが搭載され、前記高圧側ドレイン電極パターンには、前記高圧側トランジスタに逆並列接続される高圧側ダイオードが搭載されることを特徴とする請求項４に記載のパワーモジュール半導体装置。
  6. 前記低圧側ゲート端子電極パターンには、前記低圧側ゲート端子電極が搭載され、前記低圧側ソース端子電極パターンには、前記低圧側ソース端子電極が搭載され、前記高圧側ゲート端子電極パターンには、前記高圧側ゲート端子電極が搭載され、前記高圧側ソース端子電極パターンには、前記高圧側ソース端子電極が搭載され、前記接地電極パターンには、前記接地電位電極が搭載され、前記高圧側ドレイン電極パターンには、前記電源電圧供給端子電極が搭載され、前記低圧側ドレイン電極パターンには、前記出力端子電極が搭載されることを特徴とする請求項４に記載のパワーモジュール半導体装置。
  7. 前記低圧側ソース端子電極パターンと前記低圧側トランジスタのソースパッド電極とを接続する第１ボンディングワイヤと、
    前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とを接続する第２ボンディングワイヤと、
    前記高圧側ソース端子電極パターンと前記高圧側トランジスタのソースパッド電極とを接続する第３ボンディングワイヤと、
    前記高圧側ゲート端子電極パターンと前記高圧側トランジスタのゲートパッド電極とを接続する第４ボンディングワイヤと、
    接地電極パターンと前記低圧側トランジスタのソースパッド電極および前記低圧側ダイオードのアノード電極とを接続する第５ボンディングワイヤと、
    前記高圧側トランジスタのソースパッド電極と前記高圧側ダイオードのアノード電極とを接続する第６ボンディングワイヤと、
    前記高圧側ダイオードのアノード電極と前記低圧側ドレイン電極パターンとを接続する第７ボンディングワイヤと
    を備えることを特徴とする請求項５に記載のパワーモジュール半導体装置。
  8. 前記出力端子電極は、強度を上昇するための出力端子拡張部を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  9. 前記電源電圧供給端子電極および前記接地電位電極は、強度を上昇するための電源電圧供給端子電極拡張部および接地電位電極拡張部を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  10. 前記セラミック基板の前記表面および前記裏面には、前記第２銅プレート層上を除き、トランスファモールド樹脂を備えることを特徴とする請求項７に記載のパワーモジュール半導体装置。
  11. 前記電源電圧供給端子電極および前記接地電位電極は、電解コンデンサのピンを接続するためのピンホールを備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  12. 前記電源電圧供給端子電極および前記接地電位電極は、前記ピンホールの周囲に丸みを持たせた拡張部を備えることを特徴とする請求項１１に記載のパワーモジュール半導体装置。
  13. 前記セラミック基板は、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3、）、窒化シリコン（ＳｉＮ）のいずれかで形成されたことを特徴とする請求項１〜１２のいずれか１項に記載のパワーモジュール半導体装置。
  14. 前記トランジスタは、Ｓｉ、ＳｉＣもしくはＧａＮ系のいずれかであることを特徴とする請求項１〜１３のいずれか１項に記載のパワーモジュール半導体装置。
  15. セラミック基板上の第１銅プレート層をパターニングして、前記セラミック基板の第１の辺において低圧側ゲート端子電極パターンと、低圧側ソース端子電極パターンと、高圧側ゲート端子電極パターンと、高圧側ソース端子電極パターンとを形成し、かつ前記第１の辺に離隔して低圧側ドレイン電極パターンと、高圧側ドレイン電極パターンと、接地電極パターンとを形成する工程と、
    前記低圧側ドレイン電極パターン上に低圧側トランジスタおよび前記低圧側トランジスタに逆並列接続される低圧側ダイオードを搭載し、前記高圧側ドレイン電極パターン上に高圧側トランジスタおよび前記高圧側トランジスタに逆並列接続される高圧側ダイオードを搭載する工程と、
    前記セラミック基板の前記第１の辺において低圧側ゲート端子電極と前記低圧側ゲート端子電極パターンとを接続し、低圧側ソース端子電極と前記低圧側ソース端子電極パターンとを接続し、前記高圧側ゲート端子電極パターンに高圧側ゲート端子電極を接続し、前記高圧側ソース端子電極パターンに高圧側ソース端子電極を接続し、前記セラミック基板の前記第１の辺と別の第２の辺において前記低圧側ドレイン電極パターンに出力端子電極を接続し、前記第１の辺および前記第２の辺と異なる前記セラミック基板の第３の辺において前記接地電極パターンに接地電極を接続し、前記高圧側ドレイン電極パターンに電源電圧供給端子電極を接続する工程と、
    前記低圧側ソース端子電極パターンと前記低圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記高圧側ソース端子電極パターンと前記高圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記高圧側ゲート端子電極パターンと前記高圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記接地電極パターンと前記低圧側トランジスタのソースパッド電極および前記低圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側トランジスタのソースパッド電極と前記高圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側ダイオードのアノード電極と前記低圧側ドレイン電極パターンとをボンディングワイヤ接続する工程と
    を有することを特徴とするパワーモジュール半導体装置の製造方法。
  16. 前記セラミック基板の前記低圧側ドレイン電極パターンが形成された側からトランスファモールド樹脂を注入する工程を有することを特徴とする請求項１５に記載のパワーモジュール半導体装置の製造方法。
  17. 前記セラミック基板の前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とを接続するボンディングワイヤと対面の方向からトランスファモールド樹脂を注入する工程を有することを特徴とする請求項１５に記載のパワーモジュール半導体装置の製造方法。
JP2011273573A 2011-12-14 2011-12-14 パワーモジュール半導体装置およびその製造方法 Pending JP2013125848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011273573A JP2013125848A (ja) 2011-12-14 2011-12-14 パワーモジュール半導体装置およびその製造方法
PCT/JP2012/082555 WO2013089242A1 (ja) 2011-12-14 2012-12-14 パワーモジュール半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011273573A JP2013125848A (ja) 2011-12-14 2011-12-14 パワーモジュール半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013125848A true JP2013125848A (ja) 2013-06-24

Family

ID=48612681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011273573A Pending JP2013125848A (ja) 2011-12-14 2011-12-14 パワーモジュール半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2013125848A (ja)
WO (1) WO2013089242A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181576A (ja) * 2015-03-24 2016-10-13 三菱電機株式会社 半導体モジュール、電力変換装置および半導体モジュールの製造方法
DE102016212360A1 (de) 2015-07-27 2017-02-02 Mitsubishi Electric Corporation Halbleiteranordnung
WO2017209191A1 (ja) * 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
US10192818B2 (en) 2014-11-20 2019-01-29 Nsk Ltd. Electronic part mounting heat-dissipating substrate
US10249558B2 (en) 2014-11-20 2019-04-02 Nsk Ltd. Electronic part mounting heat-dissipating substrate
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate
JP2021048211A (ja) * 2019-09-18 2021-03-25 株式会社東海理化電機製作所 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811329B2 (en) 2015-02-17 2020-10-20 Koninklijke Philips N.V. Ceramic substrate and method for producing a ceramic substrate
WO2018109069A1 (en) 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance
EP3970185B1 (en) * 2019-05-14 2023-05-31 Hitachi Energy Switzerland AG Power semiconductor module with low gate path inductance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028520A1 (en) * 1996-09-06 2000-08-16 Hitachi, Ltd. Semiconductor device
JP2842407B2 (ja) * 1996-09-20 1999-01-06 日本電気株式会社 半導体装置及び半導体装置用パッケージ
JP4277169B2 (ja) * 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP4567029B2 (ja) * 2007-06-22 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate
US10192818B2 (en) 2014-11-20 2019-01-29 Nsk Ltd. Electronic part mounting heat-dissipating substrate
US10249558B2 (en) 2014-11-20 2019-04-02 Nsk Ltd. Electronic part mounting heat-dissipating substrate
JP2016181576A (ja) * 2015-03-24 2016-10-13 三菱電機株式会社 半導体モジュール、電力変換装置および半導体モジュールの製造方法
DE102016212360A1 (de) 2015-07-27 2017-02-02 Mitsubishi Electric Corporation Halbleiteranordnung
US11323041B2 (en) 2015-07-27 2022-05-03 Mitsubishi Electric Corporation Semiconductor device
DE102016212360B4 (de) 2015-07-27 2022-04-28 Mitsubishi Electric Corporation Halbleiteranordnung
CN109417067A (zh) * 2016-06-01 2019-03-01 罗姆股份有限公司 半导体功率模块
US10600764B2 (en) 2016-06-01 2020-03-24 Rohm Co., Ltd. Semiconductor power module
US10950582B2 (en) 2016-06-01 2021-03-16 Rohm Co., Ltd. Semiconductor power module
JP7053461B2 (ja) 2016-06-01 2022-04-12 ローム株式会社 半導体パワーモジュール
JPWO2017209191A1 (ja) * 2016-06-01 2019-04-04 ローム株式会社 半導体パワーモジュール
WO2017209191A1 (ja) * 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
JP2022079670A (ja) * 2016-06-01 2022-05-26 ローム株式会社 半導体パワーモジュール
CN109417067B (zh) * 2016-06-01 2022-06-07 罗姆股份有限公司 半导体功率模块
US11600602B2 (en) 2016-06-01 2023-03-07 Rohm Co., Ltd. Semiconductor power module
JP7304998B2 (ja) 2016-06-01 2023-07-07 ローム株式会社 半導体パワーモジュール
US11901340B2 (en) 2016-06-01 2024-02-13 Rohm Co., Ltd. Semiconductor power module
JP2021048211A (ja) * 2019-09-18 2021-03-25 株式会社東海理化電機製作所 半導体装置

Also Published As

Publication number Publication date
WO2013089242A1 (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
WO2013089242A1 (ja) パワーモジュール半導体装置およびその製造方法
JP6338937B2 (ja) パワーモジュールおよびその製造方法
TWI459536B (zh) 多晶片封裝
US7843044B2 (en) Semiconductor device
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
JP6097013B2 (ja) パワーモジュール半導体装置
JP5930070B2 (ja) 半導体装置
CN101202266A (zh) 芯片级封装及其制造方法和大功率集成电路器件
US20130207256A1 (en) Semiconductor device and manufacturing method thereof
WO2013115315A1 (ja) パワーモジュール半導体装置およびその製造方法
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
US10643930B2 (en) Semiconductor device with semiconductor chips of different sizes and manufacturing method threreof
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
JP2010283053A (ja) 半導体装置及びその製造方法
WO2002049108A1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
US7045831B2 (en) Semiconductor device
US10490523B2 (en) Semiconductor device with a wire bonding and a sintered region, and manufacturing process thereof
CN107611111B (zh) 半导体模块、电力转换装置
TWI700785B (zh) 馬達用模製智能電源模組
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US11302569B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP2018041949A (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
JPWO2013047533A1 (ja) 半導体装置
US20220216135A1 (en) Semiconductor Device and Method For Manufacture of Semiconductor Device
JP2019067950A (ja) 半導体装置の製造方法