DE112015005257B4 - Halbleitervorrichtung und leistungsmodul - Google Patents

Halbleitervorrichtung und leistungsmodul Download PDF

Info

Publication number
DE112015005257B4
DE112015005257B4 DE112015005257.7T DE112015005257T DE112015005257B4 DE 112015005257 B4 DE112015005257 B4 DE 112015005257B4 DE 112015005257 T DE112015005257 T DE 112015005257T DE 112015005257 B4 DE112015005257 B4 DE 112015005257B4
Authority
DE
Germany
Prior art keywords
heat sink
electrical connection
bus bar
exposed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015005257.7T
Other languages
English (en)
Other versions
DE112015005257T5 (de
Inventor
Tomomi Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112015005257T5 publication Critical patent/DE112015005257T5/de
Application granted granted Critical
Publication of DE112015005257B4 publication Critical patent/DE112015005257B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Inverter Devices (AREA)

Abstract

Halbleitervorrichtung mit einer doppelseitigen Kühlstruktur, die eine Stromschiene (61, 61a, 61b, 62), die elektrisch als ein elektrisches Verteilungselement verbunden ist, und Kühler (63, 64) hat, die unabhängig auf beiden Seiten der Halbleitervorrichtung zum Kühlen angeordnet sind, wobei die Halbleitervorrichtung aufweist:einen Halbleiterchip (20, 20a, 20b, 21, 21a, 21b), der ein Element beinhaltet, und eine erste Hauptoberfläche (22), auf der eine erste Hauptelektrode des Elements angeordnet ist, und eine zweite Hauptoberfläche (23) hat, auf der eine zweite Hauptelektrode des Elements angeordnet ist, wobei die zweite Hauptoberfläche (23) gegenüberliegend zu der ersten Hauptoberfläche (22) ist;einen Dichtungsharzkörper (24), der eine erste Oberfläche (25), die der ersten Hauptoberfläche (22) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt ist, und eine zweite Oberfläche (26) hat, die der zweiten Hauptoberfläche (23) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) in einer Dickenrichtung des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt ist, und ebenso eine Seitenfläche (27) hat, die zwischen der ersten Oberfläche (25) und der zweiten Oberfläche (26) verbindet, wobei der Dichtungsharzkörper (24) konfiguriert ist, um den Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) abzudichten;eine erste Wärmesenke (31), die der ersten Hauptoberfläche (22) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt angeordnet ist und elektrisch mit der ersten Hauptelektrode verbunden ist; undeine zweite Wärmesenke (39), die der zweiten Hauptoberfläche (23) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt angeordnet ist und elektrisch mit der zweiten Hauptelektrode verbunden ist,wobei:die erste Wärmesenke (31) von der ersten Oberfläche (25), der zweiten Oberfläche (26) und der Seitenfläche (27) des Dichtungsharzkörpers (24) nur zur ersten Oberfläche (25) des Dichtungsharzkörpers (24) freigelegt ist, um eine erste [vgl. Absatz 136 d. urspr. Beschreibung: „die freigelegten Oberflächen 32, 32a, 32b ebenso als eine erste freigelegte Oberfläche bezeichnet werden“] freigelegte Oberfläche (32) gegenüberliegend zu einer Oberfläche zu haben, die dem Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) zugewandt ist;die zweite Wärmesenke (39) von der ersten Oberfläche (25), der zweiten Oberfläche (26) und der Seitenfläche (27) des Dichtungsharzkörpers (24) nur zur zweiten Oberfläche (26) des Dichtungsharzkörpers (24) freigelegt ist, um eine zweite [vgl. Absatz 136 d. urspr. Beschreibung: „die freigelegten Oberflächen 40, 40a, 40b ebenso als eine zweite freigelegte Oberfläche bezeichnet werden“] freigelegte Oberfläche (40) gegenüberliegend zu einer Oberfläche zu haben, die dem Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) zugewandt ist, wobei die zweite freigelegte Oberfläche (40) von der zweiten Oberfläche (26) freigelegt ist;eine oder beide der ersten freigelegten Oberfläche (32) und der zweiten freigelegten Oberfläche (40) elektrisch mit der Stromschiene (61, 61a, 61b, 62) verbunden ist;eine oder beide ersten freigelegten Oberfläche (32) und der zweiten freigelegten Oberfläche (40) eine Wärmeableitungsregion (33, 33a, 33b, 41, 41b) und eine elektrische Verbindungsregion (34, 34a, 34b, 42) beinhaltet [Vgl. Absatz 33: „Die freigelegte Oberfläche 32 der ersten Wärmesenke 31 hat eine Wärmeableitungsregion 33 und eine elektrische Verbindungsregion 34.“ und Absatz 43: „Ähnlich zur freigelegten Oberfläche 32 hat die freigelegte Oberfläche 40 der zweiten Wärmesenke 39 eine Wärmeableitungsregion 41 und eine elektrische Verbindungsregion 42.“];die Wärmeableitungsregion (33, 33a, 33b, 41, 41b) sich betrachtet in einer Projektionsansicht von der Dickenrichtung mit dem Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) überlappt und thermisch mit den Kühlern (63, 64) verbunden ist [Vgl. ursprünglicher Anspruch 1]; unddie elektrische Verbindungsregion (34, 34a, 34b, 42) eine periphere Region um die Wärmeableitungsregion (33, 33a, 33b, 41, 41b) ist und elektrisch mit der Stromschiene (61, 61a, 61b, 62) verbunden ist [Vgl. ursprünglicher Anspruch 1

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung mit einer doppelseitigen Kühlstruktur mit einer elektrisch damit verbundenen Stromschiene als ein elektrisches Relaiselement und Kühlern, die auf beiden Seiten davon unabhängig zum Kühlen angeordnet sind. Die vorliegende Offenbarung betrifft ebenso ein Leistungsmodul einschließlich der Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Wie in der JP 2013 - 149 684 A beschrieben ist, ist eine Halbleitervorrichtung mit einer doppelseitigen Kühlstruktur mit einer elektrisch damit verbundenen Stromschiene als ein elektrisches Relaiselement und Kühlern, die auf beiden Seiten davon unabhängig zum Kühlen angeordnet sind bekannt.
  • Die Halbleitervorrichtung mit der doppelseitigen Kühlstruktur beinhaltet einen Halbleiterchip mit einem Element wie beispielsweise einem Bipolartransistor mit isoliertem Gate (IGBT) darauf ausgebildet, einen Dichtungsharzkörper, mit dem der Halbleiterchip abgedichtet ist, und eine erste Wärmesenke und eine zweite Wärmesenke zum Ableiten von Wärme vom Halbleiterchip. Der Halbleiterchip hat eine erste Hauptoberfläche, auf der eine erste Hauptelektrode des Elements angeordnet ist, und eine zweite Hauptoberfläche, auf der eine zweite Hauptelektrode des Elements angeordnet ist, wobei die zweite Hauptoberfläche gegenüberliegend zu der ersten Hauptoberfläche ist. Der Dichtungsharzkörper hat eine vordere Oberfläche, die der ersten Hauptoberfläche des Halbleiterchips in einer Dickenrichtung des Halbleiterchips zugewandt ist, eine hintere Oberfläche, die der zweiten Hauptoberfläche des Halbleiterchips in der Dickenrichtung zugewandt ist, und Seitenflächen, die zwischen der vorderen Oberfläche und der hinteren Oberfläche verbinden. Die erste Wärmesenke auf einer Seite der ersten Hauptoberfläche des Halbleiterchips angeordnet und ist elektrisch mit der ersten Hauptelektrode verbunden. Die zweite Wärmesenke ist auf einer Seite der zweiten Hauptoberfläche des Halbleiterchips angeordnet und ist elektrisch mit der zweiten Hauptelektrode verbunden.
  • Die erste Wärmesenke hat eine freigelegte Oberfläche, die von der vorderen Oberfläche des Dichtungsharzkörpers freigelegt ist, wobei die freigelegte Oberfläche gegenüberliegend zu einer Oberfläche ist, die dem Halbleiterchip zugewandt ist. Die zweite Wärmesenke hat eine freigelegte Oberfläche, die von der hinteren Oberfläche des Dichtungsharzkörpers freigelegt ist, wobei die freigelegte Oberfläche gegenüberliegend zu einer Oberfläche ist, die dem Halbleiterchip zugewandt ist.
  • Es wird ferner auf die US 2009/0224398 A1 und die US 2005/0218498 A1 verwiesen, die als Stand der Technik ermittelt wurden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • In der herkömmlichen Halbleitervorrichtung sind die Kühler an einer der freigelegten Oberflächen der jeweiligen Wärmesenken angebracht, um Wärme vom Halbleiterchip abzuleiten. Indessen ist jede Wärmesenke elektrisch mit entsprechenden externen Verbindungsanschlüssen verbunden (beispielsweise N-Anschluss, P- Anschluss, O- Anschluss). Die mehreren Anschlüsse sind von den Seitenflächen des Dichtungsharzkörpers zur Außenseite gezogen und sind elektrisch mit der entsprechenden Stromschiene verbunden. Beispielsweise ist einer der Anschlüsse mit einer positiven Elektrode einer Gleichstromenergiequelle (Gleichspannung) mittels der Stromschiene und eines Glättungskondensators verbunden.
  • Wie so beschrieben ist, sind der Anschluss, der elektrisch mit der ersten Hauptelektrode verbunden ist, und der Anschluss, der elektrisch mit der zweiten Hauptelektrode verbunden ist, von den Seitenflächen des Dichtungsharzkörpers zur Außenseite gezogen. Der beispielsweise durch Transferformen bzw. Spritzpressen ausgebildet. Demnach, wenn der Anschluss dick ist, kann Hervorstehen von Harz bei Formen des Dichtungsharzkörpers auftreten. Demzufolge muss die Dicke des Anschlusses reduziert werden, was eine Zunahme einer Induktivität verursachen kann. Das heißt, eine Stoßspannung zur Schaltzeit wird problematisch.
  • Es ist eine Aufgabe der vorliegenden Offenbarung
    eine Halbleitervorrichtung mit einer doppelseitigen Kühlstruktur bereitzustellen, wobei die Halbleitervorrichtung eine Zunahme einer Induktivität reduzieren kann, die durch einen externen Verbindungsanschluss verursacht wird, und ein Leistungsmodul bereitzustellen.
  • Diese Aufgabe wird durch die Halbleitervorrichtung gemäß dem Anspruch 1 gelöst.
  • Mit dieser Konfiguration sind die Kühler unabhängig thermisch mit Wärmeableitungsregionen auf den freigelegten Oberflächen der jeweiligen Wärmesenken verbunden. Es ist somit möglich, die Wärme des Halbleiterchips an beide Seiten abzuleiten.
  • Ferner ist die Stromschiene elektrisch mit der elektrischen Verbindungsregion auf der freigelegten Oberfläche jeder Wärmesenke verbunden. Wie so beschrieben ist, ist die Stromschiene mit jeder Wärmesenke ohne einen externen Verbindungsanschluss verbunden (Außenleiter). Da kein externer Verbindungsanschluss vorgesehen ist, ist es möglich eine Zunahme einer Induktivität, die durch einen dünnen Anschluss verursacht wird, zu reduzieren.
  • Ferner wird die Aufgabe durch das Leistungsmodul gemäß Anspruch 6 gelöst.
  • Ferner wird die Aufgabe durch das Leistungsmodul gemäß Anspruch 8 gelöst.
  • Mit dieser Konfiguration kann eine Kriechstrecke zwischen dem Kühler und der Stromschiene durch den erweiterten Teil der isolierenden Platten gewonnen werden. Ferner kann der Kontakt zwischen dem Kühler und der Stromschiene verhindert werden.
  • Mit der Halbleitervorrichtung und dem Leistungsmodul gemäß der vorliegenden Offenbarung, ist es möglich, eine Zunahme einer Induktivität zu reduzieren, die durch einen externen Verbindungsanschluss verursacht wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die vorstehenden und weitere Aspekte, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der nachfolgenden detaillierten Beschreibung in Zusammenschau mit den Zeichnungen ersichtlicher.
  • Es zeigen:
    • 1 eine Zeichnung, die eine schematische Konfiguration eines Leistungswandlers darstellt, auf den eine Halbleitervorrichtung angewandt wird;
    • 2 eine Draufsicht, die eine schematische Konfiguration eines Leistungsmoduls einschließlich einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt;
    • 3 eine Schnittansicht entlang Linie III-III in 2;
    • 4 eine Draufsicht, die eine schematische Konfiguration eines Leistungsmoduls gemäß einer zweiten Ausführungsform darstellt;
    • 5 eine Draufsicht des Leistungsmoduls von 4, wobei das Leistungsmodul von der Seite der hinteren Oberfläche betrachtet wird;
    • 6 eine Draufsicht der Halbleitervorrichtung von 4 mit einem von der Halbleitervorrichtung weggelassenen Dichtungsharzkörper;
    • 7 eine Schnittansicht entlang Linie VII-VII von 4;
    • 8 eine Schnittansicht entlang Linie VIII-VIII von 4;
    • 9 eine Schnittansicht, die eine schematische Konfiguration eines Leistungsmoduls einschließlich einer Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt und 3 entspricht;
    • 10 eine Draufsicht, die eine schematische Konfiguration eines Leistungsmoduls einschließlich einer Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellt;
    • 11 eine Schnittansicht entlang Linie XI-XI von 10;
    • 12 eine Draufsicht, die eine schematische Konfiguration eines Leistungsmoduls einschließlich einer Halbleitervorrichtung gemäß einer fünften Ausführungsform darstellt;
    • 13 eine Schnittansicht entlang Linie XIII-XIII von 12;
    • 14 eine Schnittansicht, die ein erstes modifiziertes Beispiel darstellt und 3 entspricht; und
    • 15 eine Draufsicht, die ein zweites modifiziertes Beispiel darstellt und 2 entspricht.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Nachfolgend werden Ausführungsformen der vorliegenden Offenbarung mit Bezug auf die Zeichnungen beschrieben. In den nachfolgend gezeigten Ausführungsformen sind gemeinsame oder relevante Komponenten mit den gleichen Bezugszeichen versehen. Ferner ist eine Dickenrichtung eines Halbleiterchips als eine Z-Richtung definiert, eine Richtung orthogonal zur Z-Richtung ist als eine X-Richtung definiert und eine Richtung orthogonal zu sowohl der X-Richtung als auch der Y-Richtung ist als eine Y-Richtung definiert. Die X-Y-Ebene, die durch die vorstehend beschriebene X-Richtung und Y-Richtung definiert ist, ist eine Ebene orthogonal zur Z-Richtung und eine Form entlang der X-Y-Ebene wird sofern nicht anders spezifiziert als eine planare Form angenommen.
  • (Erste Ausführungsform)
  • Ein Beispiel eines Leistungswandlers, auf den eine Halbleitervorrichtung (Leistungsmodul) der vorliegenden Ausführungsform angewandt wird, ist basierend auf 1 beschrieben.
  • Ein Leistungswandler 100, der in 1 dargestellt ist, ist konfiguriert, um eine Gleichspannung, die von einer Gleichspannungsenergiequelle 101 bereitgestellt wird, in einen Dreiphasenwechselstrom (AC) zu wandeln und die gewandelte Wechselspannung an einen Dreiphasenwechselstrommotor 102 auszugeben. So ein Leistungswandler 100 ist beispielsweise in einem Elektroauto oder einem Hybridauto angebracht. Es ist zu beachten, dass der Leistungswandler 100 ebenso Energie, die durch den Motor 102 erzeugt wird, in eine Gleichspannung wandeln kann und die Gleichspannungsenergiequelle 101 (Batterie) mit der gewandelten Gleichspannung laden kann. Bezugszeichen 103 in 1 kennzeichnet einen Glättungskondensator.
  • Der Leistungswandler 100 hat einen Dreiphaseninverter. Der Dreiphaseninverter hat obere und untere Arme für die drei Phasen, die zwischen einer Hochpotentialstromleitung 104, die mit einer positiven Elektrode (Hochpotentialseite) der Gleichspannungsenergiequelle 101 verbunden ist, und einer Niedrigpotentialenergieleitung 105, die mit einer negativen Elektrode (Niedrigpotentialseite) der Gleichspannungsenergiequelle 101 verbunden ist, vorgesehen sind. In der vorliegenden Ausführungsform sind Arme entsprechend zugeordnet mit Halbleitervorrichtungen 10 konfiguriert.
  • Jede der Halbleitervorrichtungen 10 beinhaltet ein IGBT-Element und ein Rückflussfreilaufdiodenelement (FWD-Element), das umgekehrt bzw. revers parallel mit dem IGBT-Element verbunden ist. In der vorliegenden Ausführungsform wird ein N-Kanal-IGBT-Element verwendet. Eine Kathodenelektrode und eine Kollektorelektrode des FWD-Elements werden als eine gemeinsame Elektrode verwendet und eine Anodenelektrode und eine Emitterelektrode davon werden als eine gemeinsame Elektrode verwendet.
  • In der Halbleitervorrichtung 10 ist eine Kollektorelektrode des oberarmseitigen IGBT-Elements elektrisch mit der Hochpotentialstromleitung 104 verbunden und eine Emitterelektrode derselben ist mit einer entsprechenden Dreiphasenleitung 106 des Motors 102 verbunden. Indessen ist eine Kollektorelektrode des unterarmseitigen IGBT-Elements mit einer entsprechenden Dreiphasenleitung 106 des Motors 102 verbunden und eine Emitterelektrode davon ist elektrisch mit der Niedrigpotentialenergieleitung 105 verbunden.
  • Zusätzlich zum vorstehenden Dreiphaseninverter kann der Leistungswandler 100 einen Aufwärtswandler zum Aufwärtswandeln einer Gleichspannung, die von der Gleichspannungsenergiequelle 101 bereitgestellt wird, und ein Steuerteil zum Steuern einer Operation des Schaltelements, das den Dreiphaseninverter und den Aufwärtswandler bildet, beinhalten.
  • Als nächstes werden eine Konfiguration der Halbleitervorrichtung 10 und eine Konfiguration eines Leistungsmoduls 60 einschließlich der Halbleitervorrichtung 10 basierend auf 2 und 3 beschrieben.
  • Als erstes wird die Halbleitervorrichtung 10 beschrieben. Diese Halbleitervorrichtung 10 ist als ein sogenanntes 1-in-1-Package bekannt. Wie in 2 dargestellt ist, beinhaltet die Halbleitervorrichtung 10 zwei Halbleiterchips 20, 21. Der Halbleiterchip 20 wird durch Ausbilden eines IGBT-Elements als ein Element auf einem Halbleitersubstrat wie beispielsweise Silizium erlangt. Der Halbleiterchip 21 wird durch Ausbilden eines FWD-Elements als ein Element auf einem Halbleitersubstrat erlangt. In der vorliegenden Ausführungsform entsprechen die Halbleiterchips 20, 21 einem Halbleiterchip der vorliegenden Offenbarung. Es ist zu beachten, dass das IGBT-Element und das FWD-Element auf dem gleichen Halbleiterchip ausgebildet sein können.
  • Diese Halbleiterchips 20, 21 sind Seite an Seite in der X-Richtung angeordnet und sind an fast den gleichen Positionen in der Z-Richtung angeordnet. Ferner sind planare Formen der Halbleiterchips 20, 21 jeweils im Wesentlichen rechtwinklig gefertigt.
  • Als die Ebenen orthogonal zur Z-Richtung hat jeder der Halbleiterchips 20, 21 eine erste Hauptoberfläche 22 und eine zweite Hauptoberfläche 23 gegenüberliegend zu der ersten Hauptoberfläche 22. Das IGBT-Element und das FWD-Element sind jeweils mit einer sogenannten vertikalen Struktur ausgebildet, so dass ein Strom in der Z-Richtung fließt. Der Halbleiterchip 20 hat eine Kollektorelektrode als eine erste Hauptelektrode auf einer Seite der ersten Hauptoberfläche 22 und eine Emitterelektrode als eine zweite Hauptelektrode auf einer Seite der zweiten Hauptoberfläche 23. Auf der zweiten Hauptoberfläche 23 ist ein Pad für eine Gateelektrode zusätzlich zur Emitterelektrode ausgebildet. Indessen hat der Halbleiterchip 21 eine Kathodenelektrode als eine erste Hauptelektrode auf der ersten Hauptoberfläche 22 und eine Anodenelektrode als eine zweite Hauptelektrode auf der zweiten Hauptoberfläche 23.
  • Diese Halbleiterchips 20, 21 sind mit einem Dichtungsharzkörper 24 abgedichtet. Der Dichtungsharzkörper 24 ist beispielsweise aus Epoxidharz gefertigt. Der Dichtungsharzkörper 24 ist in einer im Wesentlichen rechtwinkligen Form, in Draufsicht betrachtet, ausgebildet und hat eine vordere Oberfläche 25 orthogonal zur Z-Richtung, eine hintere Oberfläche 26 gegenüberliegend zur vorderen Oberfläche 25 und eine Seitenfläche 27, die die vordere Oberfläche 25 und die hintere Oberfläche 26 verbindet. Die vordere Oberfläche 25 und die hintere Oberfläche 26 sind flache Oberflächen. Die vordere Oberfläche 25 entspricht einer ersten Oberfläche und die hintere Oberfläche 26 entspricht einer zweiten Oberfläche.
  • Ferner hat der Dichtungsharzkörper 24 isolierende Isolatoren 28, 29. Die Details der isolierenden Isolatoren 28, 29 werden später beschrieben.
  • In dem Halbleiterchip 20 ist die Kollektorelektrode fast über die erste Hauptoberfläche 22 ausgebildet. Die Kollektorelektrode ist elektrisch, thermisch und mechanisch mit einer ersten Wärmesenke 31 mittels Lot 30 verbunden. Auf gleiche Weise ist die Kathodenelektrode ebenso elektrisch, thermisch und mechanisch mit der ersten Wärmesenke 31 mittels Lot (nicht dargestellt) verbunden.
  • Die erste Wärmesenke 31 führt eine Funktion zum Ableiten von Wärme, die durch die Halbleiterchips 20, 21 erzeugt wird, zur Außenseite der Halbleitervorrichtung 10, und eine Funktion zum elektrischen Verteilen zwischen den Halbleiterchips 20, 21 und einer ersten Stromschiene 61 aus, die später beschrieben wird. Die erste Wärmesenke 31 ist unter Verwendung mindestens eines Metallmaterials ausgebildet, um thermische Leitfähigkeit und elektrische Leitfähigkeit sicherzustellen. Beispielsweise ist die erste Wärmesenke 31 aus einem Metallmaterial mit exzellenter thermischer Leitfähigkeit und elektrischer Leitfähigkeit wie beispielsweise Kupfer, einer Kupferlegierung oder einer Aluminiumlegierung ausgebildet. Von Oberflächen der ersten Wärmesenke 31 sind eine Seitenfläche und eine Region, die eine Oberfläche ist, die den Halbleiterchips 20, 21 gegenüberliegt und nicht mit dem Lot 30 angeordnet ist, mit dem Dichtungsharzkörper 24 bedeckt. Andererseits ist eine Oberfläche der ersten Wärmesenke 31 gegenüberliegend zur gegenüberliegenden Oberfläche eine freigelegte Oberfläche 32, die von der vorderen Oberfläche 25 des Dichtungsharzkörpers 24 freigelegt ist. Die freigelegte Oberfläche 32 ist fast bündig mit der vorderen Oberfläche 25 des Dichtungsharzkörpers 24.
  • Die freigelegte Oberfläche 32 der ersten Wärmesenke 31 hat eine Wärmeableitungsregion 33 und eine elektrische Verbindungsregion 34. In der vorliegenden Ausführungsform ist eine Kerbe 35 in der ersten Wärmesenke 31 ausgebildet und die freigelegte Oberfläche 32 ist in zwei Abschnitte in der Y-Richtung durch die Kerbe 35 unterteilt. Die Kerbe 35 ist von einem Ende hin zu dem anderen Ende der ersten Wärmesenke 31 entlang der X-Richtung ausgebildet. Die freigelegte Oberfläche 32 ist unterteilt durch diese Kerbe 35 in die Wärmeableitungsregion 33 und die elektrische Verbindungsregion 34. Die Wärmeableitungsregion 33 und die elektrische Verbindungsregion 34 sind jeweils in einer planaren rechtwinkligen Form ausgebildet.
  • Die Wärmeableitungsregion 33 beinhaltet eine Region, die die Halbleiterchips 20, 21 überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In anderen Worten ist die Wärmeableitungsregion 33 definiert, um die Halbleiterchips 20, 21 in einem Koordinatensystem (X-Y-Koordinatensystem) orthogonal zur Z-Richtung zu überlappen. Ein erster Kühler 63 (der später beschrieben wird) ist thermisch mit der Wärmeableitungsregion 33 verbunden. Somit trägt die Wärmeableitungsregion 33 der freigelegten Oberfläche 32 zur Wärmeableitung von den Halbleiterchips 20, 21 bei.
  • Indessen ist die elektrische Verbindungsregion 34 ein Abschnitt der freigelegten Oberfläche 32 mit Ausnahme der Wärmeableitungsregion 33. Die elektrische Verbindungsregion 34 ist eine Region, die die Halbleiterchips 20, 21 nicht überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In anderen Worten ist die elektrische Verbindungsregion 34 definiert, die Halbleiterchips 20, 21 in dem Koordinatensystem orthogonal zur Z-Richtung nicht zu überlappen. Die erste Stromschiene 61 ist elektrisch mit der elektrischen Verbindungsregion 34 durch Schweißen oder dergleichen verbunden. Auf diese Weise trägt die elektrische Verbindungsregion 34 der freigelegten Oberfläche 32 zur elektrischen Verbindung (elektrischen Verteilung bzw. Weiterleitung) zwischen den Halbleiterchips 20, 21 und der ersten Stromschiene 61 bei. In der Y-Richtung ist die elektrische Verbindungsregion 34 beabstandeter als die Wärmeableitungsregion 33 von einer Oberfläche, von der ein Signalanschluss 38 (der später beschrieben wird) hervorsteht, der Seitenfläche 27 des Dichtungsharzkörpers 24 angeordnet.
  • Es ist zu beachten, dass die größere Wärmeableitungsregion 33 bevorzugter hinsichtlich der Wärmeableitung von den Halbleiterchips 20, 21 ist. Indessen kann die elektrische Verbindungsregion 34 die Verbindung mit der ersten Stromschiene 61 sicherstellen. Somit ist eine Fläche der Wärmeableitungsregion 33 größer als eine Fläche der elektrischen Verbindungsregion 34.
  • Der Dichtungsharzkörper 24 ist in der Kerbe 35 der ersten Wärmesenke 31 angeordnet und ein isolierender Separator 28 ist mit dem Dichtungsharzkörper 24 konfiguriert. Der isolierende Separator 28 ist mit dem anderen Abschnitt des Dichtungsharzkörpers 24 gekoppelt. Ähnlich zum anderen Abschnitt der vorderen Oberfläche 25 des Dichtungsharzkörpers 24 ist eine Oberfläche des isolierenden Separators 28 ebenso im Wesentlichen bündig mit der freigelegten Oberfläche 32.
  • Auf dem Halbleiterchip 20 ist die Emitterelektrode in einem Abschnitt der zweiten Hauptoberfläche 23 ausgebildet. Die Emitterelektrode ist elektrisch, thermisch und mechanisch mit einem Anschluss 36 mittels des Lots 30 verbunden. Der Anschluss 36 befindet sich in der Mitte thermischer und elektrischer Leitungspfade zwischen einer zweiten Wärmesenke 39 (die später beschrieben wird) und den jeweiligen Halbleiterchips 20, 21. Somit ist der Anschluss 36 unter Verwendung mindestens eines Metallmaterials ausgebildet, um die thermische Leitfähigkeit und die elektrische Leitfähigkeit sicherzustellen. Beispielsweise ist der Anschluss 36 aus einem Metallmaterial ausgebildet, das exzellente thermische Leitfähigkeit und elektrische Leitfähigkeit hat, wie beispielsweise Kupfer oder Molybdän. Obwohl es in den Zeichnungen nicht dargestellt ist, ist die Anodenelektrode des Halbleiterchips 21 ebenso elektrisch, thermisch und mechanisch mit einem Anschluss mittels Lot verbunden.
  • Ferner ist eine externes Verbindungspad (nicht dargestellt) in einem Abschnitt einer peripheren Region auf der zweiten Hauptoberfläche 23 des Halbleiterchips 20 mit Ausnahme der Emitterelektrodenausbildungsfläche ausgebildet. In der vorliegenden Ausführungsform ist nicht nur das Gateelektrodenpad als das Pad ausgebildet, sondern es sind ebenso ein Kelvin-Emitter-Pad zum Erfassen eines Potentials der Emitterelektrode, ein Pad für ein Anodenpotential einer thermosensitiven Diode (temperatursensitiven Diode) zum Erfassen einer Temperatur eines Halbleiterelements, ein Pad für ein Kathodenpotential der gleichen Diode und ein Strommesspad ausgebildet. Ein Signalanschluss 38 ist elektrisch mit dem Pad mittels eines Bondingdrahts 37 verbunden. Der Signalanschluss 38 erstreckt sich in der Y-Richtung, wie in 2 dargestellt ist. Ein Teil des Signalanschlusses 38 steht nach außen von einer der Seitenflächen 27 des Dichtungsharzkörpers 24 hervor. Auf diese Weise kann der Signalanschluss 38 eine elektrische Verbindung mit einer externen Vorrichtung herstellen. Die Seitenfläche 27 von der der Signalanschluss 38 hervorsteht ist eine Ebene (Z-X-Ebene) orthogonal zu einer Richtung, in der die Wärmeableitungsregion 33 und die elektrische Verbindungsregion 34 Seite an Seite angeordnet sind, und ist eine Ebene, die der Wärmeableitungsregion 33 zugewandt ist.
  • Die zweite Wärmesenke 39 ist elektrisch, thermisch und mechanisch mit einer Oberfläche des Anschlusses 36 gegenüberliegend zum Halbleiterchip 20 mittels des Lots 30 verbunden. Auf gleiche Weise ist ein Anschluss, der dem Halbleiterchip 21 zugewandt ist, ebenso elektrisch, thermisch und mechanisch mit der zweiten Wärmesenke 39 mittels Lot verbunden.
  • Die zweite Wärmesenke 39 führt eine Funktion zum Ableiten der Wärme, die durch die Halbleiterchips 20, 21 erzeugt wird, zur Außenseite der Halbleitervorrichtung 10 und eine Funktion zum elektrischen Verteilen zwischen den Halbleiterchips 20, 21 und einer zweiten Stromschiene 62 (die später beschrieben wird) aus. Diese zweite Wärmesenke 39 hat eine ähnliche Konfiguration wie die der ersten Wärmesenke 31. Die zweite Wärmesenke 39 ist vorgesehen, um die erste Wärmesenke 31 größtenteils zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Beispielsweise kann die zweite Wärmesenke 39 konfiguriert sein, um fast der ersten Wärmesenke 31 überlagert zu sein.
  • Die zweite Wärmesenke 39 ist unter Verwendung mindestens eines Metallmaterials ausgebildet, um die thermische Leitfähigkeit und elektrische Leitfähigkeit sicherzustellen. Von Oberflächen der zweiten Wärmesenke 39 sind eine Seitenfläche und eine Region, die eine Oberfläche ist, die den Halbleiterchips 20, 21 zugewandt ist und nicht mit dem Lot 30 angeordnet ist, mit dem Dichtungsharzkörper 24 bedeckt. Andererseits ist eine Oberfläche der zweiten Wärmesenke 39 gegenüberliegend zu den Halbleiterchips 20, 21 eine freigelegte Oberfläche 40, die von der hinteren Oberfläche 26 des Dichtungsharzkörpers 24 freigelegt ist. Diese freigelegte Oberfläche 40 ist fast bündig mit der hinteren Oberfläche 26.
  • Ähnlich zur freigelegten Oberfläche 32 hat die freigelegte Oberfläche 40 der zweiten Wärmesenke 39 eine Wärmeableitungsregion 41 und eine elektrische Verbindungsregion 42. Die freigelegte Oberfläche 40 ist durch eine Kerbe 43 in zwei Abschnitte in der Y-Richtung unterteilt. Die Kerbe 43 ist von einem Ende hin zu dem anderen Ende der zweiten Wärmesenke 39 entlang der X-Richtung ausgebildet. Die freigelegte Oberfläche 40 ist durch diese Kerbe 43 in die Wärmeableitungsregion 41 und die elektrische Verbindungsregion 42 unterteilt. Die Wärmeableitungsregion 41 und die elektrische Verbindungsregion 42 sind jeweils in einer planaren rechtwinkligen Form ausgebildet.
  • Die Wärmeableitungsregion 41 beinhaltet eine Region, die die Halbleiterchips 20, 21 überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In anderen Worten ist die Wärmeableitungsregion 41 definiert, um die Halbleiterchips 20, 21 in dem Koordinatensystem orthogonal zur Z-Richtung zu überlappen. In der vorliegenden Ausführungsform ist die Wärmeableitungsregion 41 fast der Wärmeableitungsregion 33 überlagert, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Ein zweiter Kühler 64 (der später beschrieben wird) ist thermisch mit der Wärmeableitungsregion 41 verbunden. Somit trägt die Wärmeableitungsregion 41 der freigelegten Oberfläche 40 zu der Wärmeableitung von den Halbleiterchips 20, 21 bei.
  • Indessen ist die elektrische Verbindungsregion 42 ein Abschnitt der freigelegten Oberfläche 40 mit Ausnahme der Wärmeableitungsregion 41. Der elektrische Verbindungsregion 42 ist eine Region, die die Halbleiterchips 20, 21 nicht überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In anderen Worten ist die elektrische Verbindungsregion 42 definiert, um die Halbleiterchips 20, 21 in dem Koordinatensystem orthogonal zur Z-Richtung nicht zu überlappen. Die zweite Stromschiene 62 ist elektrisch mit der elektrischen Verbindungsregion 42 durch Schweißen oder dergleichen verbunden. Auf diese Weise trägt die elektrische Verbindungsregion 42 der freigelegten Oberfläche 40 zur elektrischen Verbindung (Verteilung) zwischen den Halbleiterchips 20, 21 und der zweiten Stromschiene 62 bei.
  • In der vorliegenden Ausführungsform befindet sich in der Y-Richtung die elektrische Verbindungsregion 42 beabstandeter als die Wärmeableitungsregion 41 von einer Oberfläche, von der der Signalanschluss 38 hervorsteht, der Seitenfläche 27 des Dichtungsharzkörpers 24. Das heißt, die Wärmeableitungsregion 41 und die elektrische Verbindungsregion 42 sind Seite an Seite in dem gleichen Muster wie die Wärmeableitungsregion 33 und die elektrische Verbindungsregion 34 auf der freigelegten Oberfläche 32 angeordnet. Die elektrische Verbindungsregion 42 und die elektrische Verbindungsregion 34 haben die räumliche Beziehung, dass sie einander überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In der vorliegenden Ausführungsform als ein Beispiel die elektrischen Verbindungsregionen 34, 42 fast aufeinander überlagert.
  • Es ist zu beachten, dass die größere Wärmeableitungsregion 41 bevorzugter hinsichtlich der Wärmeableitung von den Halbleiterchips 20, 21 ist. Indessen kann die elektrische Verbindungsregion 42 die Verbindung mit der zweiten Stromschiene 62 sicherstellen. Somit ist eine Fläche der Wärmeableitungsregion 41 größer als eine Fläche der elektrischen Verbindungsregion 42.
  • Der Dichtungsharzkörper 24 ist ebenso in der Kerbe 43 der zweiten Wärmesenke 39 angeordnet und ein isolierender Separator 29 ist mit dem Dichtungsharzkörper 24 konfiguriert. Dieser isolierende Separator 29 ist ebenso mit dem anderen Abschnitt des Dichtungsharzkörpers 24 gekoppelt. Ähnlich zum anderen Abschnitt der hinteren Oberfläche 26 des Dichtungsharzkörpers 24, ist die Oberfläche des isolierenden Separators 29 im Wesentlichen bündig mit der freigelegten Oberfläche 40. Nachfolgend werden die erste Wärmesenke 31 und die zweite Wärmesenke 39 ebenso als Wärmesenken 31, 39 bezeichnet.
  • Als nächstes wird das Leistungsmodul 60 einschließlich der vorstehend beschriebenen Halbleitervorrichtung 10 beschrieben.
  • Wie in 2 und 3 dargestellt ist, beinhaltet das Leistungsmodul 60 die erste Stromschiene 61, die zweite Stromschiene 62, den ersten Kühler 63, den zweiten Kühler 64 und isolierende Platten 65. Nachfolgend werden die erste Stromschiene 61 und die zweite Stromschiene 62 ebenso als Stromschienen 61, 62 bezeichnet. Ferner werden der erste Kühler 63 und der zweite Kühler 64 ebenso als Kühler 63, 64 bezeichnet.
  • Die erste Stromschiene 61 und die zweite Stromschiene 62 sind jeweils unter Verwendung eines leitenden Materials wie beispielsweise Kupfer ausgebildet und sind elektrisch mit den elektrischen Verbindungsregionen 34, 42 der entsprechenden Wärmesenken 31, 39 durch Schweißen oder dergleichen verbunden. Wenn die Halbleitervorrichtung 10 auf der Oberarmseite ist, bildet die erste Stromschiene 61, die mit der elektrischen Verbindungsregion 34 der ersten Wärmesenke 31 verbunden ist, mindestens einen Teil der Hochpotentialstromleitung 104. Insbesondere verteilt die erste Stromschiene 61 elektrisch zwischen der positiven Elektrode des Glättungskondensators 103 und jeder der Kollektorelektrode des Halbleiterchips 20 und der Kathodenelektrode des Halbleiterchips 21. Die zweite Stromschiene 62, die mit der elektrischen Verbindungsregion 42 der zweiten Wärmesenke 39 verbunden ist, bildet mindestens einen Teil der Dreiphasenleitung 106. Insbesondere verteilt die zweite Stromschiene 62 elektrisch zwischen dem Motor 102 und jeder der Emitterelektrode des Halbleiterchips 20 und der Anodenelektrode des Halbleiterchips 21.
  • Wenn die Halbleitervorrichtung 10 auf der Unterarmseite ist, bildet die erste Stromschiene 61 mindestens einen Teil der Dreiphasenleitung 106. Die zweite Stromschiene 62 bildet mindestens einen Teil der Niedrigpotentialenergieleitung 105. Insbesondere verteilt die zweite Stromschiene 62 elektrisch zwischen der negativen Elektrode des Glättungskondensators 103 und jeder der Emitterelektrode des Halbleiterchips 20 und der Anodenelektrode des Halbleiterchips 21.
  • Die Stromschienen 61, 62 sind jeweils flache Platten und sind, in Draufsicht betrachtet, in eine rechtwinkligen Form mit einer Längsseite in der Y-Richtung ausgebildet. Die Stromschienen 61, 62 erstrecken sich von den entsprechenden elektrischen Verbindungsregionen 34, 42 zur Außenseite der Halbleitervorrichtung 10 in der entgegengesetzten Richtung zu den Wärmeableitungsregionen 33, 41. Ferner, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung, sind die erste Stromschiene 61 und die zweite Stromschiene 62 in der räumlichen Beziehung, dass sie sich einander überlappen.
  • Beispielsweise darf Kühlmittel innerhalb des ersten Kühlers 63 und des zweiten Kühlers 64 fließen und übliches Kühlmittel, das konfiguriert ist, um effektiv die Wärme von der Halbleitervorrichtung 10 abzuleiten, kann verwendet werden. Der erste Kühler 63 ist entsprechend zur Wärmeableitungsregion 33 der ersten Wärmesenke 31 angeordnet. Der zweite Kühler 64 ist entsprechend zur Wärmeableitungsregion 41 der zweiten Wärmesenke 39 angeordnet.
  • Die isolierenden Platten 65 befinden sich entsprechend zugeordnet zwischen den Kühlern 63, 64 und den entsprechenden Wärmeableitungsregionen 33, 41. Jede der isolierenden Platten 65 hat eine Isoliereigenschaft zum elektrischen Isolieren zwischen der Halbleitervorrichtung 10 und den Kühlern 63, 64 und hat thermische Leitfähigkeit zum bevorzugten Übertragen der Wärme von der Halbleitervorrichtung 10 an die Kühler 63, 64. So eine Isolierplatte 65 ist unter Verwendung von Keramik wie beispielsweise Siliziumnitrid oder -Aluminium ausgebildet und hat eine vorbestimmte Dicke, um die vorstehende Isoliereigenschaft und thermische Leitfähigkeit sicherzustellen.
  • Eine der Isolierplatte 65 ist der vorderen Oberfläche 25 in der Z-Richtung zugewandt angeordnet, um der Wärmeableitungsregion 33 der freigelegten Oberfläche 32 der ersten Wärmesenke 31 gegenüberzuliegen. Ferner ist die andere Isolierplatte 65 ist der hinteren Oberfläche 26 in der Z-Richtung zugewandt angeordnet, um der Wärmeableitungsregion 41 der freigelegten Oberfläche 40 der zweiten Wärmesenke 39 gegenüberzuliegen. Die isolierenden Platten 65 sind an den entsprechenden Wärmeableitungsregionen 33, 41 und Kühlern 63, 64 beispielsweise mittels Fett auf Silikonbasis befestigt.
  • Der isolierende Separator 28 gefertigt aus dem Dichtungsharzkörper 24 befindet sich zwischen der erste Stromschiene 61 und dem ersten Kühler 63. Das heißt, eine Lücke existiert zwischen der ersten Stromschiene 61 und dem ersten Kühler 63 in der Y-Richtung. Ferner befindet sich der isolierende Separator 29 gefertigt aus dem Dichtungsharzkörper 24 zwischen der zweiten Stromschiene 62 und dem zweiten Kühler 64. Das heißt, eine Lücke existiert zwischen der zweiten Stromschiene 62 und dem zweiten Kühler 64 in der Y-Richtung.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 10 einfach beschrieben. In der vorliegenden Ausführungsform ist als ein Beispiel ein Beispiel dargestellt, in dem der Dichtungsharzkörper 24 geschnitten wird nachdem er geformt wird, um die freigelegten Oberflächen 32, 40 freizulegen. Bezüglich des Verfahrens zum Herstellen der Halbleitervorrichtung 10 kann beispielsweise auf die Beschreibung in der JP 2007-27794 A Bezug genommen werden.
  • Als erstes wird jeder der Halbleiterchips 20, 21, der Wärmesenken 31, 39, des Anschlusses 36 und des Signalanschlusses 38 vorbereitet. Zu dieser Zeit werden die Wärmesenken 31, 39 mit den darin ausgebildeten Kerben 35, 43 vorbereitet.
  • Als nächstes wird eine Verbindungsverarbeitung vor Ausformen des Dichtungsharzkörpers 24 ausgeführt. In dieser Verbindungsverarbeitung werden die erste Wärmesenke 31 und die Halbleiterchips 20, 21 miteinander mittels des Lots 30 verbunden. Ferner werden die Halbleiterchips 20, 21 und der Anschluss 36 miteinander mittels des Lots 30 verbunden. Anschließend werden der Signalanschluss 38 und das Pad für den Halbleiterchip 20 miteinander durch einen Bondingdraht 37 verbunden. Ferner werden der Anschluss 36 und die zweite Wärmesenke 39 miteinander mittels des Lots 30 verbunden.
  • Als nächstes wird eine Struktur, die durch die vorstehende Verbindungsverarbeitung ausgebildet ist, in einer Form (nicht dargestellt) angeordnet und Harz wird in einen Hohlraum der Form eingeführt, um den Dichtungsharzkörper 24 auszubilden. In dieser Formverarbeitung wird der Dichtungsharzkörper 24 durch Transferformen unter Verwendung von Epoxidharz geformt. Zu dieser Zeit wird der Dichtungsharzkörper 24 geformt, um die Wärmesenken 31, 39 komplett abzudecken.
  • Als nächstes wird eine Schneidverarbeitung ausgeführt. In dieser Schneidverarbeitung wird der Dichtungsharzkörper 24 von beiden Seiten in der X-Richtung gepresst, während die Seitenfläche 27 des Dichtungsharzkörpers 24 Vakuumeinspannen unter Verwendung einer Preßlehre (nicht dargestellt) unterworfen wird. In diesem Zustand wird die vordere Oberfläche 25 des Dichtungsharzkörpers 24 zusammen mit der ersten Wärmesenke 31 geschnitten. Anschließend wird die hintere Oberfläche 26 zusammen mit der zweiten Wärmesenke 39 geschnitten.
  • Durch dieses Schneiden, werden die freigelegten Oberflächen 32, 40 der Wärmesenken 31, 39 vom Dichtungsharzkörper 24 freigelegt. Ferner ist in der vorliegenden Ausführungsform die freigelegte Oberfläche 32 im Wesentlichen bündig mit der peripheren vorderen Oberfläche 25 und die freigelegte Oberfläche 40 ist im Wesentlichen bündig mit der peripheren hinteren Oberfläche 26. Bei diesem Schneiden wird das Schneiden an Positionen ausgeführt, die seichter bzw. flacher als die Böden der Kerbe 35, 43 sind, und somit verbleiben die Kerben 35, 43 und die isolierenden Isolatoren 28, 29 nach dem Schneiden.
  • Da die Wärmesenken 31, 39, die unter Verwendung des Metallmaterials ausgebildet sind, und der Dichtungsharzkörper 24 sich bezüglich Härte des bildenden Materials unterscheiden, wird etwas Unterschied des Schneidbetrags zwischen ihnen erzeugt. In der Praxis wird eine Stufendifferenz, die nicht größer als mehrere Mikrometer (beispielsweise nicht größer als 2 µm) ist, zwischen der freigelegten Oberfläche 32 und der vorderen Oberfläche 25 und zwischen der freigelegten Oberfläche 40 und der hinteren Oberfläche 26 erzeugt. Jedoch ist die Stufendifferenz nicht größer als mehrere Mikrometer und ein Zustand, in dem eine derartige winzige Stufendifferenz existiert, wird als ein Zustand betrachtet, in dem die Oberflächen im Wesentlichen bündig miteinander sind.
  • Nach Schneiden von Schienen (tie bars) in einem Leiterrahmen (nicht dargestellt) kann die Halbleitervorrichtung 10 erlangt werden.
  • Als nächstes werden vorteilhafte Effekte der Halbleitervorrichtung 10 und des Leistungsmoduls 60 beschrieben.
  • In der vorliegenden Ausführungsform sind die Kühler 63, 64 sind thermisch entsprechend zugeordnet mit den Wärmeableitungsregionen 33, 41 auf den freigelegten Oberflächen 32, 40 der jeweiligen Wärmesenken 31, 39 verbunden. Es ist somit möglich, die Wärme von den Halbleiterchips 20, 21 an beiden Seiten der Halbleitervorrichtung 10 abzuleiten.
  • Ferner sind die Stromschienen 61, 62 elektrisch entsprechend zugeordnet mit den elektrischen Verbindungsregionen 34, 42 auf den freigelegten Oberflächen 32, 40 der jeweiligen Wärmesenken 31, 39 verbunden. Wie so beschrieben ist, sind die Stromschienen 61, 62 mit den Wärmesenken 31, 39 ohne externe Verbindungsanschlüsse (Außenleiter) verbunden. Da kein externer Verbindungsanschluss vorgesehen ist, ist es möglich, eine Zunahme einer Induktivität, die durch einen dünnen Anschluss verursacht wird, zu reduzieren. Das heißt, eine Stoßspannung, die zur Schaltzeit auftritt, kann unterdrückt werden.
  • Ferner sind die elektrische Verbindungsregion 34 der freigelegten Oberfläche 32 und die elektrische Verbindungsregion 42 der freigelegten Oberfläche 40 in der räumlichen Beziehung, dass sie sich einander überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Aus diesem Grund sind die erste Stromschiene 61, die mit der elektrischen Verbindungsregion 34 verbunden ist, und die zweite Stromschiene 62, die mit der elektrischen Verbindungsregion 42 verbunden ist, ebenso in der räumlichen Beziehung, dass sie sich einander überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In der ersten Stromschiene 61 und der zweiten Stromschiene 62 sind Richtungen, in denen ein Strom fließt, entgegengesetzt zueinander, wodurch eine Verstärkung des Effekts zum wechselseitigen Aufheben von Magnetflüssen möglich wird. Somit ist es möglich, parasitäre Induktivität zu reduzieren. Das heißt, ist es möglich, eine Stoßspannung zur Schaltzeit zu unterdrücken.
  • Ferner sind auf der freigelegten Oberfläche 32 die Wärmeableitungsregion 33 und die elektrische Verbindungsregion 34 voneinander durch den Dichtungsharzkörper 24 separiert. Demzufolge kann eine Kriechstrecke (creeping distance) zwischen der ersten Stromschiene 61 und dem ersten Kühler 63 verglichen mit einer Konfiguration, in der der Dichtungsharzkörper 24 nicht zwischen der Wärmeableitungsregion 33 und der elektrischen Verbindungsregion 34 angeordnet ist, wie beispielsweise eine Konfiguration, in der die Wärmeableitungsregion 33 und die elektrische Verbindungsregion 34 kontinuierlich angeordnet sind, gewonnen werden. Ferner kann der Kontakt (Kurzschluss) zwischen der ersten Stromschiene 61 und dem ersten Kühler 63 verhindert werden. Auf gleiche Weise sind auf der freigelegten Oberfläche 40 die Wärmeableitungsregion 41 und die elektrische Verbindungsregion 42 voneinander durch den Dichtungsharzkörper 24 separiert. Die Wirkung durch diese Separation ist die gleiche wie die vorstehend beschriebene.
  • Insbesondere hat in der vorliegenden Ausführungsform die erste Wärmesenke 31 die Kerbe 35 zwischen der Wärmeableitungsregion 33 und der elektrischen Verbindungsregion 34 und der Dichtungsharzkörper 24 ist in der Kerbe 35 angeordnet, um den isolierenden Separator 28 auszubilden. Auf gleiche Weise hat die zweite Wärmesenke 39 die Kerbe 43 zwischen der Wärmeableitungsregion 41 und der elektrischen Verbindungsregion 42 und der Dichtungsharzkörper 24 ist in der Kerbe 43 angeordnet, um den isolierenden Separator 29 auszubilden. Auf diese Weise sind die Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42 voneinander durch die isolierenden Isolatoren 28, 29 des Dichtungsharzkörpers 24 separiert. Wie vorstehend beschrieben ist, wird in der vorliegenden Ausführungsform der Dichtungsharzkörper 24 geschnitten, nachdem er geformt wird, um die freigelegten Oberflächen 32, 40 freizulegen. Durch Anwenden dieses Verfahrens können die Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42 von einander separiert werden, ohne eine neue Verarbeitung hinzuzufügen. Diese ermöglicht somit Vereinfachung der Herstellungsverarbeitung.
  • Obwohl in der vorliegenden Ausführungsform das Beispiel des Freilegens der freigelegten Oberflächen 32, 40 durch das Schneiden gezeigt wurde, können die freigelegten Oberflächen 32, 40 ohne Schneiden freigelegt werden. Beispielsweise kann der Dichtungsharzkörper 24 in einem Zustand ausgeformt werden, in dem die freigelegten Oberflächen 32, 40 der Wärmesenken 31, 39 jeweils auf die Hohlraumwandoberfläche der Form gedrückt werden und nah an dieser befestigt werden. In diesem Fall werden beim Zeitpunkt des Ausformens des Dichtungsharzkörpers 24 die freigelegten Oberflächen 32, 40 vom Dichtungsharzkörper 24 freigelegt. Ferner werden die isolierenden Isolatoren 28, 29 ebenso ausgebildet. Demzufolge, während die Form der Form vereinfacht wird, kann die Schneidverarbeitung eliminiert werden, um die Herstellungsverarbeitung zu vereinfachen.
  • (Zweite Ausführungsform)
  • In der vorliegenden Ausführungsform sind Beschreibungen von Abschnitten gleich denen der Halbleitervorrichtung 10 und des Leistungsmodul 60 der ersten Ausführungsform weggelassen.
  • In der ersten Ausführungsform wurde das Beispiel dargestellt, in dem die Halbleitervorrichtung 10 einen von sechs Armen hat, die den Dreiphaseninverter bilden. Das heißt, die Halbleitervorrichtung 10 der 1-in-1-Package-Struktur wurde in der ersten Ausführungsform dargestellt. Im Gegensatz dazu unterscheidet sich die vorliegende Ausführungsform dadurch, dass eine Halbleitervorrichtung 10 eine hat, wie in 4, 5, 6, 7 und 8 dargestellt ist. Das heißt, die Halbleitervorrichtung 10 hat obere und untere Arme für eine von drei Phasen.
  • Die Halbleitervorrichtung 10 beinhaltet Halbleiterchips 20a, 20b, einen Dichtungsharzkörper 24, erste Wärmesenken 31 a, 31 b, Anschlüsse 36a, 36b, Signalanschlüsse 38a, 38b und zweite Wärmesenken 39a, 39b. Die Halbleiterchips 20a, 20b entsprechen dem Halbleiterchip 20, der in der ersten Ausführungsform beschrieben ist, und die erste Wärmesenken 31 a, 31b entspricht der ersten Wärmesenke 31. Ferner entsprechen die Anschlüsse 36a, 36b dem Anschluss 36 und die Signalanschlüsse 38a, 38b entsprechen dem Signalanschluss 38. Die zweiten Wärmesenken 39a, 39b entsprechen der zweiten Wärmesenke 39.
  • Ein IGBT-Element und ein FWD-Element auf der Oberarmseite sind auf dem Halbleiterchip 20a konfiguriert und ein IGBT-Element und ein FWD-Element auf der Unterarmseite sind auf dem Halbleiterchip 20b konfiguriert. Das IGBT-Element und das FWD-Element können auf unterschiedlichen Halbleiterchips wie in der ersten Ausführungsform ausgebildet sein. Diese Halbleiterchips 20a, 20b haben Formen, die fast gleich zueinander sind. Die Halbleiterchips 20a, 20b sind Seite an Seite in der X-Richtung angeordnet und sind an fast den gleichen Positionen in der Z-Richtung angeordnet.
  • Die Halbleiterchips 20a, 20b haben jeweils eine Kollektorelektrode (ebenso als eine Kathodenelektrode verwendet) als eine erste Hauptelektrode auf einer Seite einer ersten Hauptoberfläche 22 und eine Emitterelektrode (ebenso als eine Andodenelektrode verwendet) als eine zweite Hauptelektrode auf einer Seite einer zweiten Hauptoberfläche 23. In den Halbleiterchips 20a, 20b ist die Kollektorelektrode fast über die erste Hauptoberfläche 22 ausgebildet. Die Kollektorelektrode des Halbleiterchips 20a ist elektrisch, thermisch und mechanisch mit der ersten Wärmesenke 31a mittels des Lots 30 verbunden. Auf gleiche Weise ist die Kollektorelektrode des Halbleiterchips 20b elektrisch, thermisch und mechanisch mit der ersten Wärmesenke 31b mittels des Lots 30 verbunden.
  • Die erste Wärmesenke 31a führt eine Funktion zum Ableiten von Wärme, die durch den Halbleiterchip 20a erzeugt wird, zur Außenseite der Halbleitervorrichtung 10 und eine Funktion zum elektrischen Verteilen zwischen dem Halbleiterchip 20a und einer ersten Stromschiene 61a (die später beschrieben wird) aus. Von Oberflächen der ersten Wärmesenke 31a ist eine Oberfläche gegenüberliegend zu eine Oberfläche, die dem Halbleiterchip 20a gegenüberliegt, eine freigelegte Oberfläche 32a, die von einer vorderen Oberfläche 25 des Dichtungsharzkörpers 24 freigelegt ist. Diese freigelegte Oberfläche 32a ist fast bündig mit der vorderen Oberfläche 25 des Dichtungsharzkörpers 24. Ähnlich führt die erste Wärmesenke 31b eine Funktion zum Ableiten von Wärme, die durch den Halbleiterchip 20b erzeugt wird, zur Außenseite der Halbleitervorrichtung 10 und eine Funktion zum elektrischen Verteilen zwischen dem Halbleiterchip 20b und einer ersten Stromschiene 61b (die später beschrieben wird) aus. Von Oberflächen der ersten Wärmesenke 31b ist eine Oberfläche gegenüberliegend zu einer Oberfläche, die dem Halbleiterchip 20b gegenüberliegt, eine freigelegte Oberfläche 32b, die von der vorderen Oberfläche 25 des Dichtungsharzkörpers 24 freigelegt ist. Diese freigelegte Oberfläche 32b ist ebenso fast bündig mit der vorderen Oberfläche 25 des Dichtungsharzkörpers 24.
  • Die freigelegte Oberfläche 32a der ersten Wärmesenke 31a hat eine Wärmeableitungsregion 33a und eine elektrische Verbindungsregion 34a. In der vorliegenden Ausführungsform ist eine Kerbe 35a in der ersten Wärmesenke 31 ausgebildet und die freigelegte Oberfläche 32a ist in zwei Abschnitte in der Y-Richtung durch die Kerbe 35a unterteilt. Die Kerbe 35a ist von einem Ende hin zu dem anderen Ende der ersten Wärmesenke 31a entlang der X-Richtung ausgebildet. Die freigelegte Oberfläche 32a ist durch diese Kerbe 35a in die Wärmeableitungsregion 33a und die elektrische Verbindungsregion 34a unterteilt. Ähnlich hat die freigelegte Oberfläche 32b der ersten Wärmesenke 31b eine Wärmeableitungsregion 33b und eine elektrische Verbindungsregion 34b. Eine Kerbe 35b ist in der ersten Wärmesenke 31 ausgebildet. Die Kerbe 35b ist von einem Ende hin zu dem anderen Ende der ersten Wärmesenke 31b entlang der X-Richtung ausgebildet. Die freigelegte Oberfläche 32b ist durch diese Kerbe 35b in die Wärmeableitungsregion 33b und die elektrische Verbindungsregion 34b unterteilt.
  • Die Wärmeableitungsregion 33a ist definiert, um den Halbleiterchip 20a zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Ein erster Kühler 63 ist thermisch mit der Wärmeableitungsregion 33a verbunden. Ähnlich ist die Wärmeableitungsregion 33b definiert, um den Halbleiterchip 20b zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Der erste Kühler 63 ist thermisch mit der Wärmeableitungsregion 33b verbunden. Die Wärmeableitungsregionen 33a, 33b befinden sich in der Y-Richtung an fast den gleichen Positionen und sind Seite an Seite in der X-Richtung angeordnet.
  • Indessen ist die elektrische Verbindungsregion 34a ein Abschnitt der freigelegten Oberfläche 32a mit Ausnahme der Wärmeableitungsregion 33a. Der elektrische Verbindungsregion 34a ist eine, die den Halbleiterchip 20a nicht überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Die erste Stromschiene 61a ist elektrisch mit der elektrischen Verbindungsregion 34a verbunden. In der Y-Richtung befindet die elektrische Verbindungsregion 34a sich beabstandeter als die Wärmeableitungsregion 33a von einer Oberfläche, von der ein Signalanschluss 38a (der später beschrieben wird) hervorsteht, von einer Seitenfläche 27 des Dichtungsharzkörpers 24. Ähnlich ist die elektrische Verbindungsregion 34b ein Abschnitt der freigelegten Oberfläche 32b mit Ausnahme der Wärmeableitungsregion 33b. Die elektrische Verbindungsregion 34b ist eine Region, die den Halbleiterchip 20b überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Die erste Stromschiene 61b ist elektrisch mit der elektrischen Verbindungsregion 34b verbunden. In der Y-Richtung befindet sich die elektrische Verbindungsregion 34b beabstandeter als die Wärmeableitungsregion 33b von einer Oberfläche, von der ein Signalanschluss 38b (der später beschrieben wird) hervorsteht, der Seitenfläche 27 des Dichtungsharzkörpers 24. Die elektrischen Verbindungsregionen 34a, 34b befinden sich in der Y-Richtung an fast den gleichen Positionen und sind Seite an Seite in der X-Richtung angeordnet.
  • Der Dichtungsharzkörper 24 ist in den Kerben 35a, 35b der ersten Wärmesenken 31a, 31b angeordnet und isolierende Isolatoren 28a, 28b sind mit dem Dichtungsharzkörper 24 konfiguriert. Ähnlich zum anderen Abschnitt der vorderen Oberfläche 25 des Dichtungsharzkörpers 24 sind Oberflächen der isolierenden Isolatoren 28a, 28b ebenso im Wesentlichen bündig mit den freigelegten Oberflächen 32a, 32b.
  • Auf den Halbleiterchips 20a, 20b sind die Emitterelektroden in Abschnitten der jeweiligen zweiten Hauptoberflächen 23 ausgebildet. Die Emitterelektrode des Halbleiterchips 20a ist elektrisch, thermisch und mechanisch mit dem Anschluss 36a mittels des Lots 30 verbunden. Ähnlich ist die Emitterelektrode des Halbleiterchips 20b elektrisch, thermisch und mechanisch mit dem Anschluss 36b mittels des Lots 30 verbunden.
  • Der Signalanschluss 38a ist elektrisch mit dem Pad für den Halbleiterchip 20a mittels des Bondingdrahts 37 verbunden. Der Signalanschluss 38a erstreckt sich in der Y-Richtung. Ein Teil des Signalanschlusses 38a steht nach Außen von einer der Seitenflächen 27 des Dichtungsharzkörpers 24 hervor. Ähnlich ist der Signalanschluss 38b elektrisch mit dem Pad für den Halbleiterchip 20b mittels des Bondingdrahts 37 verbunden. Der Signalanschluss 38b ist ebenso in der Y-Richtung erweitert bzw. erstreckt sich in dieser. Ein Teil des Signalanschlusses 38b steht nach Außen von der gleichen Oberfläche wie die Oberfläche, von der der Signalanschluss 38a hervorsteht, der Seitenflächen 27 des Dichtungsharzkörpers 24 hervor.
  • Eine zweite Wärmesenke 39a ist elektrisch, thermisch und mechanisch mit einer Oberfläche des Anschlusses 36a gegenüberliegend zum Halbleiterchip 20a mittels des Lots 30 verbunden. Ähnlich ist die zweite Wärmesenke 39b elektrisch, thermisch und mechanisch mit einer Oberfläche des Anschlusses 36b gegenüberliegend zum Halbleiterchip 20b mittels des Lots 30 verbunden.
  • Die zweite Wärmesenke 39a führt eine Funktion zum Ableiten von Wärme, die durch den Halbleiterchip 20a erzeugt wird, zur Außenseite der Halbleitervorrichtung 10 aus. Die zweite Wärmesenke 39a ist vorgesehen, um die erste Wärmesenke 31a zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Die zweite Stromschiene 62 ist nicht mit der zweiten Wärmesenke 39a verbunden.
  • Die zweite Wärmesenke 39b führt eine Funktion zum Ableiten von Wärme, die durch den Halbleiterchip 20b erzeugt wird, zur Außenseite der Halbleitervorrichtung 10 und eine Funktion zum elektrischen Verteilen zwischen dem Halbleiterchip 20b und einer zweiten Stromschiene 62 aus. Die zweite Wärmesenke 39b ist vorgesehen, um die erste Wärmesenke 31b zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung.
  • Von Oberflächen der zweite Wärmesenke 39a ist eine Oberfläche gegenüberliegend zu einer Oberfläche, die dem Halbleiterchip 20a zugewandt ist, eine freigelegte Oberfläche 40a, die von einer hinteren Oberfläche 26 des Dichtungsharzkörpers 24 freigelegt ist. Diese freigelegte Oberfläche 40a ist fast bündig mit der hinteren Oberfläche 26. Die zweite Wärmesenke 39a hat eine Wärmeableitungsregion 41a als die freigelegte Oberfläche 40a. Das heißt, die zweite Wärmesenke 39a hat keine elektrische Verbindungsregion.
  • Von den Oberflächen der zweiten Wärmesenke 39b ist eine Oberfläche gegenüberliegend zu einer Oberfläche, die dem Halbleiterchip 20b zugewandt ist, eine freigelegte Oberfläche 40b, die von der hinteren Oberfläche 26 des Dichtungsharzkörpers 24 freigelegt ist. Diese freigelegte Oberfläche 40b ist fast bündig mit der hinteren Oberfläche 26. Die zweite Wärmesenke 39b hat eine Wärmeableitungsregion 41b und eine elektrische Verbindungsregion 42b als die freigelegte Oberfläche 40b. Die freigelegte Oberfläche 40b ist durch eine Kerbe 43 in zwei Abschnitte in der Y-Richtung unterteilt. Die Kerbe 43 ist von einem Ende hin zu dem anderen Ende der zweiten Wärmesenke 39b entlang der X-Richtung ausgebildet. Die freigelegte Oberfläche 40b ist durch diese Kerbe 43 in die Wärmeableitungsregion 41b und die elektrische Verbindungsregion 42b unterteilt. Die Wärmeableitungsregion 41b und die elektrische Verbindungsregion 42b sind jeweils in einer rechtwinkligen Form ausgebildet, in Draufsicht betrachtet. Die elektrische Verbindungsregion 42b erstreckt sich in der X-Richtung.
  • Die Wärmeableitungsregion 41a ist definiert, um den Halbleiterchip 20a zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In der vorliegenden Ausführungsform ist die Wärmeableitungsregion 41a fast der Wärmeableitungsregion 33a überlagert, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Ein zweiter Kühler 64 ist thermisch mit der Wärmeableitungsregion 41a verbunden. Ähnlich ist die Wärmeableitungsregion 41b definiert, um den Halbleiterchip 20b zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In der vorliegenden Ausführungsform ist die Wärmeableitungsregion 41b fast der Wärmeableitungsregion 33b überlagert, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Der zweite Kühler 64 ist ebenso thermisch mit der Wärmeableitungsregion 41b verbunden. Die Wärmeableitungsregionen 41a, 41b befinden sich in der Y-Richtung an fast den gleichen Positionen und sind Seite an Seite in der X-Richtung angeordnet.
  • Die elektrische Verbindungsregion 42 ist eine Region, die den Halbleiterchip 20b nicht überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Die zweite Stromschiene 62 ist elektrisch mit der elektrischen Verbindungsregion 42 verbunden. Die elektrische Verbindungsregion 42b erstreckt sich in der X-Richtung. Insbesondere erstreckt sich die elektrische Verbindungsregion 42b zu einer Position, wo die elektrische Verbindungsregion 42b die elektrische Verbindungsregion 34a in dem Koordinatensystem orthogonal zur Z-Richtung überlappt.
  • Der Dichtungsharzkörper 24 ist ebenso in der Kerbe 43 der zweiten Wärmesenke 39b angeordnet und der isolierende Separator 29 ist mit dem Dichtungsharzkörper 24 konfiguriert. Ähnlich zum anderen Abschnitt der hinteren Oberfläche 26 des Dichtungsharzkörpers 24 ist die Oberfläche des isolierenden Separators 29 im Wesentlichen bündig mit der freigelegten Oberfläche 40.
  • Ferner hat die Halbleitervorrichtung 10 Verbindungen 44, 45, wie in 6 dargestellt ist. Die Verbindung 44 erstreckt sich von der ersten Wärmesenke 31b hin zur ersten Wärmesenke 31a in der X-Richtung. Ferner erstreckt sich die Verbindung 45 von der zweiten Wärmesenke 39a hin zur zweiten Wärmesenke 39b in der X-Richtung. Die Verbindungen 44, 45 sind elektrisch und mechanisch miteinander durch Lot (nicht dargestellt) verbunden. Die Verbindungen 44, 45 sind völlig mit dem Dichtungsharzkörper 24 bedeckt. Es ist zu beachten, dass eine Konfiguration eingesetzt werden kann, in der eine Verbindung in einer der ersten Wärmesenke 31b und der zweiten Wärmesenke 39a ausgebildet ist. So eine Verbindungsstruktur zum Verbinden des oberen Arms und des unteren Arms ist bekannt und somit wird deren detaillierte Beschreibung weggelassen.
  • Als nächstes wird ein Leistungsmodul 60 einschließlich der vorstehend beschriebenen Halbleitervorrichtung 10 beschrieben.
  • Wie in 4, 5, 7 und 8 dargestellt ist, beinhaltet das Leistungsmodul 60 die ersten Stromschienen 61a, 61b, die zweite Stromschiene 62, den ersten Kühler 63, den zweiten Kühler 64 und isolierende Platten 65. Die ersten Stromschienen 61a, 61b entsprechen der ersten Stromschiene 61 der ersten Ausführungsform. Nachfolgend werden die ersten Stromschienen 61a, 61b ebenso als Stromschienen 61a, 61b bezeichnet.
  • Die erste Stromschiene 61a bildet mindestens einen Teil der Hochpotentialstromleitung 104. Die erste Stromschiene 61a ist mit der elektrischen Verbindungsregion 34a der ersten Wärmesenke 31a verbunden. Die erste Stromschiene 61b bildet mindestens einen Teil einer Dreiphasenleitung 106. Die erste Stromschiene 61b ist mit der elektrischen Verbindungsregion 34b der ersten Wärmesenke 31b verbunden.
  • Wie so beschrieben ist, sind die ersten Stromschienen 61a, 61b jeweils auf einer Seite der vorderen Oberfläche 25 des Dichtungsharzkörpers 24 angeordnet. Die ersten Stromschienen 61a, 61b sind jeweils flache Platten und sind in einer rechtwinkligen Form, in Draufsicht betrachtet, mit einer Längsseite in der Y-Richtung ausgebildet. Die Stromschienen 61a, 61b erstrecken sich von den entsprechenden elektrischen Verbindungsregionen 34a, 34b zur Außenseite der Halbleitervorrichtung 10 in der entgegengesetzten Richtung zu den Wärmeableitungsregionen 33a, 33b. Das heißt, die ersten Stromschienen 61a, 61b sind in der Längsrichtung die gleichen und sind Seite an Seite in der X-Richtung angeordnet.
  • Die zweite Stromschiene 62 bildet mindestens einen Teil der Niedrigpotentialenergieleitung 105. Die zweite Stromschiene 62 ist mit der elektrischen Verbindungsregion 42 der zweiten Wärmesenke 39b verbunden. Auf diese Weise ist die zweite Stromschiene 62 auf einer Seite der hinteren Oberfläche 26 des Dichtungsharzkörpers 24 angeordnet. Die zweite Stromschiene 62 ist eine flache Platte und ist in einer rechtwinkligen Form, in Draufsicht betrachtet, mit einer Längsseite in der Y-Richtung ausgebildet. Die Stromschiene 62 erstreckt sich von der elektrischen Verbindungsregion 42 zur Außenseite der Halbleitervorrichtung 10 in der entgegengesetzten Richtung zur Wärmeableitungsregion 41b. Ferner ist die Stromschiene 62 mit dem Abschnitt der elektrischen Verbindungsregion 42 verbunden, der die elektrische Verbindungsregion 34a überlappt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Das heißt, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung sind die erste Stromschiene 61a und die zweite Stromschiene 62 in der räumlichen Beziehung, dass sie sich einander überlappen.
  • Es ist zu beachten, dass der erste Kühler 63 auf den Wärmeableitungsregionen 33a, 33b mittels der isolierenden Platten 65 angeordnet ist. Ferner ist der zweite Kühler 64 auf den Wärmeableitungsregionen 41a, 41b mittels der isolierenden Platten 65 angeordnet. Der isolierende Separator 28a befindet sich zwischen der ersten Stromschiene 61a und dem ersten Kühler 63. Auf gleiche Weise befindet sich der isolierende Separator 28b zwischen der ersten Stromschiene 61b und dem ersten Kühler 63. Ferner befindet sich der isolierende Separator 29 zwischen der zweiten Stromschiene 62 und dem zweiten Kühler 64.
  • Die Halbleitervorrichtung 10 der 2-in-1-Package-Struktur, die wie vorstehend beschrieben konfiguriert ist, und das Leistungsmodul 60 einschließlich der Halbleitervorrichtung 10 können ebenso vorteilhafte Effekte wie die vorteilhafte Effekte, die in der ersten Ausführungsform beschrieben sind, erreichen. Es ist zu beachten, dass nur die Wärmesenke, die mit der Stromschiene verbunden ist, die Wärmeableitungsregion und die elektrische Verbindungsregion als die freigelegte Oberfläche hat. In der vorliegenden Ausführungsform sind die Stromschienen 61a, 61b, 62 nur mit den ersten Wärmesenken 31a, 31b und den zweiten Wärmesenken 39b der ersten Wärmesenken 31a, 31b und der zweiten Wärmesenken 39a, 39b verbunden. Somit hat die zweiten Wärmesenke 39a nur die Wärmeableitungsregion 41a als die freigelegte Oberfläche 40a.
  • Es ist zu beachten, dass die Stromschiene, die die Dreiphasenleitung 106 bildet, mit mindestens einer der ersten Wärmesenke 31b und der zweiten Wärmesenke 39a verbunden sein kann.
  • In der vorliegenden Ausführungsform ist die erste Stromschiene 61b, die die Dreiphasenleitung 106 bildet, nur mit der ersten Wärmesenke 31b verbunden. Mit der zweiten Wärmesenke 39a, die keine elektrische Verbindungsregion aufweist, ist die elektrische Verbindungsregion 42 der zweiten Wärmesenke 39b bis zu einem leeren Raum erweitert. Somit überlappt die elektrische Verbindungsregion 42 die elektrische Verbindungsregion 34a, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Ferner, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung, sind die erste Stromschiene 61a und die zweite Stromschiene 62 in der räumlichen Beziehung, dass sie sich einander überlappen.
  • Die erste Stromschiene 61a, die die Hochpotentialstromleitung 104 bildet, und die zweite Stromschiene 62, die die Niedrigpotentialenergieleitung 105 bildet, sind in der räumlichen Beziehung, dass sie sich einander überlappen, wodurch weitere Verbesserung des Effekts zum wechselseitigen Aufheben von Magnetflüssen ermöglicht wird. Beispielsweise verglichen mit einer Konfiguration, in der die Stromschiene, die die Hochpotentialstromleitung 104 bildet, und die Stromschiene, die die Dreiphasenleitung 106 bildet, in der räumlichen Beziehung sind, dass sie sich einander überlappen, ist es möglich, den Effekt zum wechselseitigen Aufheben von Magnetflüssen zu verstärken. Ähnlich ist es, verglichen mit einer Konfiguration, in der die Stromschiene die die Niedrigpotentialenergieleitung 105 bildet, und die Stromschiene, die die Dreiphasenleitung 106 bildet, in der räumlichen Beziehung sind, dass sie sich einander überlappen, möglich, den Effekt zum wechselseitigen Aufheben von Magnetflüssen zu verstärken.
  • Jedoch ist es beispielsweise möglich, eine Konfiguration einzusetzen, bei der die erste Stromschiene 61b, die die Dreiphasenleitung 106 bildet, und die zweite Stromschiene 62, die die Niedrigpotentialenergieleitung 105 bildet, einander überlappen. Ferner ist es ebenso möglich, eine Konfiguration einzusetzen, bei der die zweite Wärmesenke 39a eine elektrische Verbindungsregion als die freigelegte Oberfläche 40a hat, und die Stromschiene, die die Dreiphasenleitung 106 bildet, mit dieser elektrischen Verbindungsregion verbunden ist.
  • (Dritte Ausführungsform)
  • In der vorliegenden Ausführungsform sind Beschreibungen von Abschnitten gleich denen der Halbleitervorrichtung 10 und des Leistungsmoduls 60 der ersten Ausführungsform weggelassen.
  • In der ersten Ausführungsform wurde das Beispiel unter Verwendung der plattenförmigen Stromschienen 61, 62 dargestellt. Im Gegensatz dazu ist in der vorliegenden Ausführungsform mindestens eine von Stromschienen 61 und 62 gebogen. Nachfolgend ist ein Beispiel der Biegestruktur dargestellt.
  • In einem Leistungsmodul 60, das in 9 dargestellt ist, sind sowohl die erste Stromschiene 61 als auch die zweite Stromschiene 62 gebogen. Die erste Stromschiene 61 hat einen gebogenen Teil 61c, der sich mehr außen als die Halbleitervorrichtung 10 in der Y-Richtung befindet, die die Erstreckungsrichtung der ersten Stromschiene 61 ist. Dieser gebogene Teil 61c koppelt zwischen einem ersten planaren Teil 61d und einem zweiten planaren Teil 61e. Der erste planare Teil 61d ist eine planarer Abschnitt, der sich in der Y-Richtung erstreckt, wobei die Dickenrichtung davon in der Z-Richtung festgelegt ist. Der zweite planare Teil 61e ist ebenso ein planarer Abschnitt, der sich in der Y-Richtung erstreckt, wobei die Dickenrichtung davon in der Z-Richtung festgelegt ist.
  • Der gebogene Teil 61c hat einen ersten gebogenen Teil 61c1, einen zweiten gebogenen Teil 61c2 und einen Verbindungsteil 61c3. Die erste Stromschiene 61 ist in dem ersten gebogenen Teil 61c1 gebogen. Der Verbindungsteil 61c3 erstreckt sich hin zur hinteren Oberfläche 26, während er in der Y-Richtung geneigt ist. Ferner ist die erste Stromschiene 61 am zweiten gebogenen Teil 61c2 gebogen. Der zweite planare Teil 61e erstreckt sich in der Y-Richtung. Das heißt der erste planare Teil 61d und der zweite planare Teil 61e sind im Wesentlichen parallel zueinander.
  • Ähnlich hat die zweite Stromschiene 62 einen gebogenen Teil 62c, der sich mehr außen als die Halbleitervorrichtung 10 in der Y-Richtung befindet, die die Erstreckungsrichtung der zweiten Stromschiene 62 ist. Dieser gebogene Teil 62c koppelt zwischen einem ersten planaren Teil 62d und einem zweiten planaren Teil 62e. Der erste planare Teil 62d ist ein planarer Abschnitt, der sich in der Y-Richtung erstreckt, wobei die Dickenrichtung davon in der Z-Richtung festgelegt ist. Der zweite planare Teil 62e ist ebenso eine planarer Abschnitt, der sich in der Y-Richtung erstreckt, wobei die Dickenrichtung davon in der Z-Richtung festgelegt ist.
  • Der gebogene Teil 62c hat einen ersten gebogenen Teil 62c1, einen zweiten gebogenen Teil 62c2 und einen Verbindungsteil 62c3. Die zweite Stromschiene 62 ist am ersten gebogenen Teil 62c1 gebogen. Der Verbindungsteil 62c3 erstreckt sich hin zu einer vorderen Oberfläche 25, während er in der Y-Richtung geneigt ist. Ferner ist die zweite Stromschiene 62 am zweiten gebogenen Teil 62c2 gebogen. Der zweite planare Teil 62e erstreckt sich in der Y-Richtung. Das heißt, der erste planare Teil 62d und der zweite planare Teil 62e sind im Wesentlichen parallel zueinander.
  • Durch Aufweisen der gebogenen Teile 61c, 62c ist eine Lücke zwischen der ersten Stromschiene 61 und der zweite Stromschiene 62, die einander gegenüberliegen, (eine Distanz in der Z-Richtung) an der Außenseite der Halbleitervorrichtung 10 schmäler als an einer Position, an der die erste Stromschiene 61 und die zweite Stromschiene 62 die Halbleitervorrichtung 10 überlappen. Insbesondere ist eine Lücke zwischen den zweiten planaren Teilen 61e, 62e, die einander gegenüberliegen, schmäler als eine Lücke zwischen den ersten planaren Teilen 61d, 62d, die einander gegenüberliegen.
  • Einsetzen der Konfiguration, bei der die erste Stromschiene 61 und die zweite Stromschiene 62 gebogen sind, um sich einander in der Z-Richtung zu nähern, ermöglich weitere Verstärkung des Effekts zum wechselseitigen Aufheben von Magnetflüssen.
  • Obwohl das Beispiel in der vorliegenden Ausführungsform gezeigt wurde, in dem sowohl die erste Stromschiene 61 als auch die zweite Stromschiene 62 gebogen sind, können die erste Stromschiene 61 und die zweite Stromschiene 62 durch Biegen einer der Stromschienen 61, 62 einander näher gebracht werden. Ferner ist die gebogene Form nicht auf das vorstehende Beispiel beschränkt.
  • Die Konfiguration, die in der vorliegenden Ausführungsform dargestellt ist, ist ebenso auf die Konfiguration anwendbar, die in der zweiten Ausführungsform dargestellt ist.
  • (Vierte Ausführungsform)
  • In der vorliegenden Ausführungsform sind Beschreibungen von Abschnitten gleich denen der Halbleitervorrichtung 10 und des Leistungsmoduls 60 in der ersten Ausführungsform weggelassen.
  • In der vorliegenden Ausführungsform beinhaltet eine Halbleitervorrichtung 10 ferner einen Abstandshalter, der sich zwischen einer ersten Wärmesenke 31 und einer zweiten Wärmesenke 39 in Übereinstimmung mit elektrischen Verbindungsregionen 34, 42 befindet und konfiguriert ist, um elektrisch die erste Wärmesenke 31 und die zweite Wärmesenke 39 von einander zu separieren, während er mit den jeweiligen Wärmesenken 31, 39 verbunden ist. Nachfolgend ist ein Beispiel des Abstandshalters dargestellt.
  • Die Halbleitervorrichtung 10, die in 10 und 11 dargestellt ist, beinhaltet Chipattrappen 46, 47 und eine Anschlussattrappe 48 als Elemente, die den Abstandshalter bilden.
  • Die Chipattrappe 46 wird durch Ausbilden eines Attrappenelements zum elektrischen Separieren der ersten Wärmesenke 31 und der zweiten Wärmesenke 39 auf einem Halbleitersubstrat wie beispielsweise Silizium erlangt. Eine Dicke der Chipattrappe 46 ist fast die gleiche wie eine Dicke eines Halbleiterchips 20. Ferner ist die Chipattrappe 46 Seite an Seite mit dem Halbleiterchip 20 in der Y-Richtung angeordnet und ist angeordnet, um die elektrischen Verbindungsregionen 34, 42 zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung.
  • Die Chipattrappe 47 wird ebenso durch Ausbilden eines Attrappenelements zum elektrischen Separieren der ersten Wärmesenke 31 und der zweiten Wärmesenke 39 auf einem Halbleitersubstrat erlangt. Eine Dicke der Chipattrappe 47 ist fast die gleiche wie eine Dicke eines Halbleiterchips 21. Ferner ist die Chipattrappe 47 Seite an Seite mit dem Halbleiterchip 21 in der Y-Richtung angeordnet und ist angeordnet, um die elektrischen Verbindungsregionen 34, 42 zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Das heißt, die Chipattrappen 46, 47 sind Seite an Seite in der X-Richtung angeordnet.
  • Eine Elektrode (nicht dargestellt) ist auf einer ersten Hauptoberfläche 22 der Chipattrappe 46 ausgebildet. Diese Elektrode und die erste Wärmesenke 31 sind miteinander mittels Lot 30 verbunden. Eine Elektrode (nicht dargestellt) ist ebenso auf einer zweiten Hauptoberfläche der Chipattrappe 46 ausgebildet. Diese Elektrode und die Anschlussattrappe 48 sind miteinander mittels des Lots 30 verbunden. Die Anschlussattrappe 48 ist mit der zweiten Wärmesenke 39 mittels des Lots 30 verbunden. Demzufolge befinden sich die Chipattrappe 46 und die Anschlussattrappe 48 zwischen der ersten Wärmesenke 31 und der zweiten Wärmesenke 39.
  • Auf gleiche Weise ist eine Elektrode (nicht dargestellt) auf einer Seite einer ersten Hauptoberfläche 22 der Chipattrappe 47 ausgebildet. Diese Elektrode und die erste Wärmesenke 31 sind miteinander mittels des Lots 30 verbunden. Eine Elektrode (nicht dargestellt) ist ebenso auf einer Seite einer zweiten Hauptoberfläche der Chipattrappe 47 ausgebildet. Diese Elektrode und die Anschlussattrappe 48 sind miteinander mittels des Lots 30 verbunden. Die Anschlussattrappe 48 ist mit der zweiten Wärmesenke 39 mittels des Lots 30 verbunden. Demzufolge befinden sich die Chipattrappe 47 und die Anschlussattrappe 48 zwischen der ersten Wärmesenke 31 und der zweiten Wärmesenke 39.
  • Dazwischenbringen der Abstandshalter einschließlich der Chipattrappen 46, 47 und der Anschlussattrappe 48 zwischen die Wärmesenken 31, 39 auf diese Weise kann Erzeugen einer Neigung mindestens einer der Wärmesenken 31 und 39 zur Zeit des Rückfließens des Lots 30 in der Herstellungsverarbeitung der Halbleitervorrichtung 10 unterdrücken.
  • Ferner führen die Chipattrappen 46, 47 und die Anschlussattrappe 48 zu einer Zunahme einer Anzahl von Kontaktpunkten zwischen den Wärmesenken 31, 39. Demzufolge sind die Wärmesenken 31, 39 durch den Druck des Harzes zur Zeit des Ausformens eines Dichtungsharzkörpers 24 geneigt und es ist dabei möglich, die Belastung zu unterdrücken, die auf die Halbleiterchips 20, 21 wirkt.
  • Ferner ist es ebenso möglich, die Belastung zu reduzieren, die auf die Halbleiterchips 20, 21 zur Zeit des Verbindens der Stromschienen 61, 62 wirkt.
  • Obwohl das Beispiel in der vorliegenden Ausführungsform gezeigt wurde, in dem die zwei Chipattrappen 46, 47 vorgesehen sind, ist die Anzahl von Chipattrappen nicht besonders beschränkt. Beispielsweise kann die Halbleitervorrichtung 10 eine Chipattrappe beinhalten oder kann drei oder mehr Chipattrappen beinhalten.
  • Ferner ist der Abstandshalter nicht auf die Chipattrappen 46, 47 und die Anschlussattrappe 48 beschränkt. Der Abstandshalter kann sich zwischen der ersten Wärmesenke 31 und der zweiten Wärmesenke 39 in Übereinstimmung mit den elektrischen Verbindungsregionen 34, 42 befinden, um die erste Wärmesenke 31 und die zweite Wärmesenke 39 von einander elektrisch zu separieren, während er mit den jeweiligen Wärmesenken 31, 39 verbunden ist.
  • Die Konfiguration, die in der vorliegenden Ausführungsform dargestellt ist, ist ebenso auf die Konfigurationen anwendbar, die in der zweiten Ausführungsform und der dritten Ausführungsform dargestellt ist.
  • (Fünfte Ausführungsform)
  • In der vorliegenden Ausführungsform sind Beschreibungen von Abschnitten gleich denen der Halbleitervorrichtung 10 und des Leistungsmoduls 60 in der ersten Ausführungsform weggelassen.
  • Das Beispiel wurde in der ersten Ausführungsform dargestellt, in dem die isolierenden Isolatoren 28, 29 ausgebildet durch den Dichtungsharzkörper 24 die freigelegten Oberflächen 32, 40 in die Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42 separieren. Im Gegensatz dazu separieren in der vorliegenden Ausführungsform die isolierenden Platten 65 die freigelegten Oberflächen 32, 40 in den Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42.
  • Wie in 12 und 13 dargestellt ist, haben die isolierenden Platten 65 erweiterte Teile 65a, die sich mehr nach Außen erstrecken als Lücken zwischen den Wärmeableitungsregionen 33, 41 und Kühlern 63, 64. Die erweiterten Teile 65a erstrecken sich hin zu den elektrischen Verbindungsregionen 34, 42 in eine Richtung, in der die Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42 Seite an Seite (Y-Richtung) angeordnet sind. Ein Abschnitt der freigelegten Oberfläche 32, die von der Isolierplatte 65 freigelegt ist, ist die elektrische Verbindungsregion 34. Auf gleiche Weise ist ein Abschnitt der freigelegten Oberfläche 40, der von der Isolierplatte 65 freigelegt ist, die elektrische Verbindungsregion 42.
  • Wie so beschrieben ist, sind die erweiterten Teile 65a in den isolierende Platten 65 vorgesehen und es ist dabei möglich, die Wärmeableitungsregionen 33, 41, die mit den Kühlern 63, 64 verbunden sind, von den elektrischen Verbindungsregionen 34, 42, die mit Stromschienen 61, 62 verbunden sind, zu separieren. Ferner ist die Isolierplatte 65 zwischen der ersten Stromschiene 61 und dem erste Kühler 63 auf einer Seite einer vorderen Oberfläche 25 eines Dichtungsharzkörper 24 vorgesehen und eine Kriechstrecke kann dabei gewonnen werden. Ferner kann der Kontakt (Kurzschluss) zwischen der ersten Stromschiene 61 und dem ersten Kühler 63 verhindert werden.
  • Auf gleiche Weise ist die Isolierplatte 65 zwischen der zweiten Stromschiene 62 und dem zweiten Kühler 64 auf einer Seite einer hinteren Oberfläche 26 des Dichtungsharzkörpers 24 vorgesehen und eine Kriechstrecke kann dabei gewonnen werden. Ferner kann der Kontakt (Kurzschluss) zwischen der zweiten Stromschiene 62 und dem zweiten Kühler 64 vermieden werden.
  • Es ist zu beachten, dass die Konfiguration, die in der vorliegenden Ausführungsform dargestellt ist, ebenso auf die Konfigurationen anwendbar ist, die in der zweiten Ausführungsform, der dritten Ausführungsform und der vierten Ausführungsform dargestellt sind.
  • Obwohl die bevorzugten Ausführungsformen der vorliegenden Offenbarung beschrieben wurden, ist die vorliegende Offenbarung nicht auf die vorstehende Ausführungsformen beschränkt und kann einer Vielzahl von Modifikationen unterworfen werden und in einem Bereich ausgebildet werden, der den Geist der vorliegenden Offenbarung nicht verlässt.
  • Die Konfiguration der Halbleitervorrichtung 10 ist nicht auf die 1-in-1-Package-Struktur, die nur einen der oberen und unteren Arme aufweist, oder auf die 2-in-1-Package-Struktur beschränkt, die die Arme für eine Phase aufweist. Beispielsweise kann die Konfiguration der Halbleitervorrichtung 10 ebenso auf ein 6-in-1-Package mit oberen und unteren Armen für drei Phasen angewandt werden.
  • Es wurde das Beispiel dargestellt, in dem die Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42 von einander durch die isolierenden Isolatoren 28, 29 ausgebildet durch Anordnen der Dichtungsharzkörper 24 in den Kerben 35, 43 der Wärmesenken 31, 39 separiert sind. Jedoch ist die Separation durch den Dichtungsharzkörper 24 nicht auf das vorstehende Beispiel beschränkt. Beispielsweise sind, wie in einem ersten modifizierten Beispiel, das in 14 dargestellt ist, die Wärmeableitungsregionen 33, 41 und die elektrischen Verbindungsregionen 34, 42 von einander durch isolierende Isolatoren 49, 50 separiert, die auf den freigelegten Oberflächen 32, 40 der Wärmesenken 31, 39 angeordnet sind. Die isolierenden Isolatoren 49, 50 sind über die entsprechenden Wärmesenken 31, 39 entlang der X-Richtung ausgebildet. Die isolierenden Isolatoren 49, 50 sind ein Teil des Dichtungsharzkörpers 24. Es ist zu beachten, dass die freigelegten Oberflächen 32, 32a, 32b ebenso als eine erste freigelegte Oberfläche bezeichnet werden und die freigelegten Oberflächen 40, 40a, 40b ebenso als eine zweite freigelegte Oberfläche bezeichnet werden.
  • Die isolierenden Isolatoren 49, 50 können durch Schneiden der Dichtungsharzkörper 24 zur Zeit des Schneidens, so dass die isolierenden Isolatoren 49, 50 verbleiben, ausgebildet werden. Wenn der Dichtungsharzkörper 24 nicht zu schneiden ist, wird eine Form mit einer Hohlraumwandoberfläche einer vorbestimmten Form verwendet, um Ausbilden der isolierenden Isolatoren 49, 50 zur Zeit des Ausformens der Dichtungsharzkörper 24 zu ermöglichen. Wenn die isolierenden Isolatoren 49, 50, die von den Wärmesenken 31, 39 hervorstehen, auf diese Weise eingesetzt werden, dienen die isolierenden Isolatoren 49, 50 als Versatzstopper, die es einfach machen, die Stromschienen 61, 62, die Kühler 63, 64 und die isolierenden Platten 65 zu positionieren. Ferner kann der Kontakt zwischen den Stromschienen 61, 62 und den entsprechenden Kühlern 63, 64 effektiv unterdrückt werden.
  • Es wurde das Beispiel dargestellt, in dem die elektrische Verbindungsregion 34 der ersten Wärmesenke 31 und die elektrische Verbindungsregion 42 der zweite Wärmesenke 39 vorgesehen sind, um einander zu überlappen, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. Jedoch, kann eine Konfiguration wie einem zweiten modifizierten Beispiel, das in 15 dargestellt ist, eingesetzt werden, wo die elektrischen Verbindungsregionen 34, 42 beabstandet von einander angeordnet sind, betrachtet in der Projektionsansicht ausgehend von der Z-Richtung. In diesem Fall kann der Effekt zum wechselseitigen Aufheben von Magnetflüssen nicht zur Geltung gebracht werden, aber andere vorteilhafte Effekte können zur Geltung gebracht werden.
  • Wie vorstehend können gemäß der vorliegenden Offenbarung Halbleitervorrichtungen und Leistungsmodule in unterschiedlichen Ausbildungen bereitgestellt werden.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung ist eine Halbleitervorrichtung mit einer doppelseitigen Kühlstruktur mit einer elektrisch damit verbundenen Stromschiene als ein elektrisches Relaiselement und Kühlern, die auf beiden Seiten davon unabhängig zum Kühlen angeordnet sind. Die Halbleitervorrichtung beinhaltet: einen Halbleiterchip, der ein Element beinhaltet, und eine erste Hauptoberfläche, auf der eine erste Hauptelektrode des Elements angeordnet ist, und eine zweite Hauptoberfläche hat, auf der eine zweite Hauptelektrode des Elements angeordnet ist, wobei die zweite Hauptoberfläche gegenüberliegend zu der ersten Hauptoberfläche ist; einen Dichtungsharzkörper, der eine vordere Oberfläche, die der ersten Hauptoberfläche des Halbleiterchips in einer Dickenrichtung des Halbleiterchips zugewandt ist, und eine hintere Oberfläche hat, die der zweiten Hauptoberfläche des Halbleiterchips in der Dickenrichtung zugewandt ist, und eine Seitenfläche hat, die zwischen der vorderen Oberfläche und der hinteren Oberfläche verbindet, wobei der Dichtungsharzkörper konfiguriert ist, um den Halbleiterchip abzudichten; eine erste Wärmesenke, die auf der ersten Hauptoberfläche des Halbleiterchips angeordnet ist und elektrisch mit der ersten Hauptelektrode verbunden ist; und eine zweite Wärmesenke, die auf der zweiten Hauptoberfläche des Halbleiterchips angeordnet ist und elektrisch mit der zweiten Hauptelektrode verbunden ist. Die erste Wärmesenke ist von der vorderen Oberfläche, der hinteren Oberfläche und der Seitenfläche des Dichtungsharzkörpers von der vorderen Oberfläche des Dichtungsharzkörpers freigelegt, um eine freigelegte Oberfläche gegenüberliegend zu einer Oberfläche zu haben, die dem Halbleiterchip zugewandt ist. Die zweite Wärmesenke ist von der vorderen Oberfläche, der hinteren Oberfläche und der Seitenfläche des Dichtungsharzkörpers von der hinteren Oberfläche des Dichtungsharzkörpers freigelegt, um eine freigelegte Oberfläche gegenüberliegend zu einer Oberfläche zu haben, die dem Halbleiterchip zugewandt ist, wobei die freigelegte Oberfläche von der hinteren Oberfläche freigelegt ist. Eine freigelegte Oberfläche einer Wärmesenke der ersten Wärmesenke und der zweiten Wärmesenke, die elektrisch mit der Stromschiene zu verbinden ist, entspricht, betrachtet in einer Projektionsansicht von der Dickenrichtung, einer Region, die den Halbleiterchip überlappt, und hat eine Wärmeableitungsregion, die thermisch mit den Kühlern zu verbinden ist, und eine elektrische Verbindungsregion, die elektrisch mit der Stromschiene zu verbinden ist, wobei die elektrische Verbindungsregion eine periphere Region der Wärmeableitungsregion ist.
  • Mit dieser Konfiguration sind die Kühler unabhängig thermisch mit den Wärmeableitungsregionen auf den freigelegten Oberflächen der jeweiligen Wärmesenken verbunden. Es ist somit möglich, die Wärme vom Halbleiterchip an beide Seiten der Halbleitervorrichtung abzuleiten.
  • Ferner ist die Stromschiene elektrisch mit der elektrischen Verbindungsregion auf der freigelegten Oberfläche jeder Wärmesenke verbunden. Wie so beschrieben ist, ist die Stromschiene mit der Wärmesenke ohne einen externen Verbindungsanschluss (Außenleiter) verbunden. Da kein externer Verbindungsanschluss vorgesehen ist, ist es möglich, eine Zunahme einer Induktivität, die durch einen dünnen Anschluss verursacht wird, zu unterdrücken.
  • Ferner kann in der Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung, die elektrische Verbindungsregion der ersten Wärmesenke und die elektrische Verbindungsregion der zweite Wärmesenke in der räumlichen Beziehung sein, dass sie sich einander, betrachtet in der Projektionsansicht von der Dickenrichtung, überlappen.
  • Mit dieser Konfiguration sind die Stromschiene, die mit der elektrischen Verbindungsregion der ersten Wärmesenke verbunden ist, und die Stromschiene, die der elektrischen Verbindungsregion der zweiten Wärmesenke verbunden ist, in der räumlichen Beziehung, dass sie sich, betrachtet in der Projektionsansicht von der Dickenrichtung, einander überlappen. In der Stromschiene, die mit der ersten Wärmesenke (erste Hauptelektrode) verbunden ist, und der Stromschiene, die mit der zweiten Wärmesenke (zweite Hauptelektrode) verbunden ist, sind Richtungen, in denen ein Strom fließt, entgegengesetzt zueinander, wodurch eine Verstärkung des Effekts zum wechselseitigen Aufheben von Magnetflüssen erreicht wird. Somit ist es möglich, parasitäre Induktivität zu reduzieren.
  • Ferner können in der Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung die Wärmeableitungsregion und die elektrische Verbindungsregion von einander durch den Dichtungsharzkörper separiert sein.
  • Mit dieser Konfiguration kann die Kriechstrecke zwischen dem Kühler und der Stromschiene durch den Dichtungsharzkörper, der sich zwischen der Wärmeableitungsregion und der elektrische Verbindungsregion befindet, gewonnen werden. Ferner kann der Kontakt zwischen dem Kühler und der Stromschiene verhindert werden.
  • Ein Leistungsmodul gemäß einem weiteren Aspekt der vorliegenden Offenbarung ist ein Leistungsmodul, das beinhaltet: die Halbleitervorrichtung; Kühler, die unabhängig voneinander auf den Wärmeableitungsregionen der freigelegten Oberflächen der jeweiligen Wärmesenken angeordnet sind und konfiguriert sind, um die Halbleitervorrichtung zu kühlen; eine erste Stromschiene, die mit der elektrischen Verbindungsregion der freigelegten Oberfläche der ersten Wärmesenke verbunden ist; und eine zweite Stromschiene, die mit der elektrischen Verbindungsregion der freigelegten Oberfläche der zweiten Wärmesenke verbunden ist; und isolierende Platten, die sich unabhängig zwischen den Wärmeableitungsregionen der freigelegten Oberflächen der jeweiligen Wärmesenken und den Kühlern befinden und konfiguriert sind, um Wärme der Halbleitervorrichtung an die Kühler zu übertragen und elektrisch die Halbleitervorrichtung und die Kühler voneinander zu separieren. Die isolierenden Platten haben erweiterte Teile, die sich mehr nach Außen erstrecken als Lücken zwischen den Wärmeableitungsregionen und den Kühlern, um die Wärmeableitungsregionen und die elektrischen Verbindungsregionen voneinander zu separieren.
  • Mit dieser Konfiguration kann die Kriechstrecke zwischen dem Kühler und der Stromschiene durch den erweiterten Teil der isolierenden Platte bzw. der Isolierplatte gewonnen werden. Ferner kann der Kontakt zwischen dem Kühler und der Stromschiene verhindert werden.

Claims (8)

  1. Halbleitervorrichtung mit einer doppelseitigen Kühlstruktur, die eine Stromschiene (61, 61a, 61b, 62), die elektrisch als ein elektrisches Verteilungselement verbunden ist, und Kühler (63, 64) hat, die unabhängig auf beiden Seiten der Halbleitervorrichtung zum Kühlen angeordnet sind, wobei die Halbleitervorrichtung aufweist: einen Halbleiterchip (20, 20a, 20b, 21, 21a, 21b), der ein Element beinhaltet, und eine erste Hauptoberfläche (22), auf der eine erste Hauptelektrode des Elements angeordnet ist, und eine zweite Hauptoberfläche (23) hat, auf der eine zweite Hauptelektrode des Elements angeordnet ist, wobei die zweite Hauptoberfläche (23) gegenüberliegend zu der ersten Hauptoberfläche (22) ist; einen Dichtungsharzkörper (24), der eine erste Oberfläche (25), die der ersten Hauptoberfläche (22) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt ist, und eine zweite Oberfläche (26) hat, die der zweiten Hauptoberfläche (23) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) in einer Dickenrichtung des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt ist, und ebenso eine Seitenfläche (27) hat, die zwischen der ersten Oberfläche (25) und der zweiten Oberfläche (26) verbindet, wobei der Dichtungsharzkörper (24) konfiguriert ist, um den Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) abzudichten; eine erste Wärmesenke (31), die der ersten Hauptoberfläche (22) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt angeordnet ist und elektrisch mit der ersten Hauptelektrode verbunden ist; und eine zweite Wärmesenke (39), die der zweiten Hauptoberfläche (23) des Halbleiterchips (20, 20a, 20b, 21, 21a, 21b) zugewandt angeordnet ist und elektrisch mit der zweiten Hauptelektrode verbunden ist, wobei: die erste Wärmesenke (31) von der ersten Oberfläche (25), der zweiten Oberfläche (26) und der Seitenfläche (27) des Dichtungsharzkörpers (24) nur zur ersten Oberfläche (25) des Dichtungsharzkörpers (24) freigelegt ist, um eine erste [vgl. Absatz 136 d. urspr. Beschreibung: „die freigelegten Oberflächen 32, 32a, 32b ebenso als eine erste freigelegte Oberfläche bezeichnet werden“] freigelegte Oberfläche (32) gegenüberliegend zu einer Oberfläche zu haben, die dem Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) zugewandt ist; die zweite Wärmesenke (39) von der ersten Oberfläche (25), der zweiten Oberfläche (26) und der Seitenfläche (27) des Dichtungsharzkörpers (24) nur zur zweiten Oberfläche (26) des Dichtungsharzkörpers (24) freigelegt ist, um eine zweite [vgl. Absatz 136 d. urspr. Beschreibung: „die freigelegten Oberflächen 40, 40a, 40b ebenso als eine zweite freigelegte Oberfläche bezeichnet werden“] freigelegte Oberfläche (40) gegenüberliegend zu einer Oberfläche zu haben, die dem Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) zugewandt ist, wobei die zweite freigelegte Oberfläche (40) von der zweiten Oberfläche (26) freigelegt ist; eine oder beide der ersten freigelegten Oberfläche (32) und der zweiten freigelegten Oberfläche (40) elektrisch mit der Stromschiene (61, 61a, 61b, 62) verbunden ist; eine oder beide ersten freigelegten Oberfläche (32) und der zweiten freigelegten Oberfläche (40) eine Wärmeableitungsregion (33, 33a, 33b, 41, 41b) und eine elektrische Verbindungsregion (34, 34a, 34b, 42) beinhaltet [Vgl. Absatz 33: „Die freigelegte Oberfläche 32 der ersten Wärmesenke 31 hat eine Wärmeableitungsregion 33 und eine elektrische Verbindungsregion 34.“ und Absatz 43: „Ähnlich zur freigelegten Oberfläche 32 hat die freigelegte Oberfläche 40 der zweiten Wärmesenke 39 eine Wärmeableitungsregion 41 und eine elektrische Verbindungsregion 42.“]; die Wärmeableitungsregion (33, 33a, 33b, 41, 41b) sich betrachtet in einer Projektionsansicht von der Dickenrichtung mit dem Halbleiterchip (20, 20a, 20b, 21, 21a, 21b) überlappt und thermisch mit den Kühlern (63, 64) verbunden ist [Vgl. ursprünglicher Anspruch 1]; und die elektrische Verbindungsregion (34, 34a, 34b, 42) eine periphere Region um die Wärmeableitungsregion (33, 33a, 33b, 41, 41b) ist und elektrisch mit der Stromschiene (61, 61a, 61b, 62) verbunden ist [Vgl. ursprünglicher Anspruch 1
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei: sowohl die erste freigelegte Oberfläche (32) als auch die zweite freigelegte Oberfläche (40) elektrisch mit der Stromschiene (61, 61a, 61b, 62) verbunden sind; und die elektrische Verbindungsregion (34, 34a, 34b, 42) der ersten Wärmesenke (31) und die elektrische Verbindungsregion (34, 34a, 34b, 42) der zweiten Wärmesenke (39) eine räumliche Beziehung aufweisen, dass sie einander, betrachtet in der Projektionsansicht von der Dickenrichtung, überlappen.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei: sowohl die erste freigelegte Oberfläche (32) als auch die zweite freigelegte Oberfläche (40) elektrisch mit der Stromschiene (61, 61a, 61b, 62) verbunden sind und die Halbleitervorrichtung ferner aufweist: einen Abstandshalter (46, 47, 48), der sich zwischen der ersten Wärmesenke (31) und der zweiten Wärmesenke (39) in Übereinstimmung mit den elektrischen Verbindungsregionen (34, 34a, 34b, 42) befindet, wobei der Abstandshalter (46, 47, 48) konfiguriert ist, um elektrisch die erste Wärmesenke (31) und die zweite Wärmesenke (39) zu separieren, während er mit jeder der Wärmesenken (31, 39) verbunden ist.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei: die Wärmeableitungsregion (33, 33a, 33b, 41, 41b) und die elektrische Verbindungsregion (34, 34a, 34b, 42) von einander durch den Dichtungsharzkörper (24) separiert sind.
  5. Halbleitervorrichtung gemäß Anspruch 4, wobei: mindestens eine der ersten Wärmesenke (31) und der zweiten Wärmesenke (39) eine Kerbe (35, 35a, 35b, 43) hat, die zwischen der Wärmeableitungsregion (33, 33a, 33b, 41, 41b) und der elektrischen Verbindungsregion (34, 34a, 34b, 42) vorgesehen ist; und der Dichtungsharzkörper (24) in der Kerbe (35, 35a, 35b, 43) angeordnet ist, um die Wärmeableitungsregion (33, 33a, 33b, 41, 41b) und die elektrische Verbindungsregion (34, 34a, 34b, 42) voneinander zu separieren.
  6. Leistungsmodul, aufweisend: die Halbleitervorrichtung (10) gemäß Anspruch 2; Kühler (63, 64), die unabhängig voneinander auf der Wärmeableitungsregion (33, 33a, 33b, 41, 41b) der ersten freigelegten (32) Oberfläche und der zweiten freigelegten Oberfläche (40) angeordnet sind und konfiguriert sind, um die Halbleitervorrichtung zu kühlen; eine erste Stromschiene (61), die mit der elektrischen Verbindungsregion (34, 34a, 34b, 42) der ersten freigelegten Oberfläche (32) der ersten Wärmesenke (31) verbunden ist; und eine zweite Stromschiene (62), die mit der elektrischen Verbindungsregion (34, 34a, 34b, 42) der zweiten freigelegten Oberfläche (40) der zweiten Wärmesenke (39) verbunden ist, wobei: die erste Stromschiene (61) und die zweite Stromschiene (62) sich mehr nach Außen als die Halbleitervorrichtung in einer einzelnen Richtung orthogonal zur Dickenrichtung erstrecken und eine räumliche Beziehung aufweisen, dass sie einander, betrachtet in der Projektionsansicht von der Dickenrichtung, überlappen.
  7. Leistungsmodul gemäß Anspruch 6, wobei: mindestens eine der ersten Stromschiene (61) und der zweiten Stromschiene (62) einen gebogenen Teil (61c, 62c) hat, der mehr nach Außen als die Halbleitervorrichtung vorgesehen ist; und eine Lücke zwischen der ersten Stromschiene (61) und der zweiten Stromschiene (62), die einander zugewandt sind, schmäler als eine Position, die mit der Halbleitervorrichtung überlappt, auf einer Außenseite der Halbleitervorrichtung ist.
  8. Leistungsmodul, aufweisend: die Halbleitervorrichtung (10) gemäß einem der Ansprüche 1 bis 3; Kühler (63, 64), die unabhängig auf der Wärmeableitungsregion (33, 33a, 33b, 41, 41b) der ersten freigelegten Oberfläche (32) und der zweiten freigelegten Oberfläche (40) angeordnet sind und konfiguriert sind, um die Halbleitervorrichtung zu kühlen; eine erste Stromschiene (61), die mit der elektrischen Verbindungsregion (34, 34a, 34b, 42) der ersten freigelegten Oberfläche 32) der ersten Wärmesenke (31) verbunden ist; eine zweite Stromschiene (62), die mit der elektrischen Verbindungsregion (34, 34a, 34b, 42) der zweiten freigelegten Oberfläche (32) der zweiten Wärmesenke (39) verbunden ist; und isolierende Platten (65), die sich unabhängig zwischen der Wärmeableitungsregion (33, 33a, 33b, 41, 41b) der ersten freigelegten Oberfläche (32) und der zweiten freigelegten Oberfläche (40) und jedem der Kühler (63, 64) befinden und konfiguriert sind, um Wärme der Halbleitervorrichtung an die Kühler (63, 64) zu übertragen und elektrisch die Halbleitervorrichtung und die Kühler (63, 64) voneinander zu separieren, wobei: die isolierenden Platten erweiterte Teile (65a) aufweisen, die sich mehr nach Außen erstrecken als Lücken zwischen den Wärmeableitungsregionen (33, 33a, 33b, 41, 41b) und den Kühlern (63, 64), um die Wärmeableitungsregionen (33, 33a, 33b, 41, 41b) und die elektrischen Verbindungsregionen voneinander zu separieren.
DE112015005257.7T 2014-11-21 2015-11-20 Halbleitervorrichtung und leistungsmodul Active DE112015005257B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014236861A JP6344215B2 (ja) 2014-11-21 2014-11-21 半導体装置及びパワーモジュール
JP2014-236861 2014-11-21
PCT/JP2015/005799 WO2016079995A1 (ja) 2014-11-21 2015-11-20 半導体装置及びパワーモジュール

Publications (2)

Publication Number Publication Date
DE112015005257T5 DE112015005257T5 (de) 2017-08-17
DE112015005257B4 true DE112015005257B4 (de) 2024-04-25

Family

ID=56013566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015005257.7T Active DE112015005257B4 (de) 2014-11-21 2015-11-20 Halbleitervorrichtung und leistungsmodul

Country Status (5)

Country Link
US (1) US10026673B2 (de)
JP (1) JP6344215B2 (de)
CN (1) CN107112294B (de)
DE (1) DE112015005257B4 (de)
WO (1) WO2016079995A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013169122A (ja) * 2012-02-17 2013-08-29 Panasonic Corp 非接触充電モジュール及びそれを備えた携帯端末
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置
JP6610568B2 (ja) 2017-01-16 2019-11-27 株式会社デンソー 半導体装置
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
JP6522243B1 (ja) * 2017-07-14 2019-05-29 新電元工業株式会社 電子モジュール
WO2019037867A1 (en) 2017-08-25 2019-02-28 Huawei Technologies Co., Ltd. SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THE SAME
CN111406316B (zh) 2017-10-26 2023-08-01 新电元工业株式会社 电子部件
DE102018205063A1 (de) * 2018-04-04 2019-10-10 Continental Automotive Gmbh Leistungselektronikmodul und Fahrzeugbordnetz
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
JP6969501B2 (ja) * 2018-05-28 2021-11-24 株式会社デンソー 半導体装置
US10622593B2 (en) * 2018-06-05 2020-04-14 Ford Global Technologies, Llc Reduction of packaging parasitic inductance in power modules
JP2020008459A (ja) * 2018-07-10 2020-01-16 日本電産トーソク株式会社 センサユニット
JP7010167B2 (ja) * 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7260278B2 (ja) 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール
JP6982932B2 (ja) * 2018-11-28 2021-12-17 東芝三菱電機産業システム株式会社 電力変換装置
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
DE102019200020A1 (de) * 2019-01-03 2020-07-09 Zf Friedrichshafen Ag Busbaranordnung und Leistungselektronikanordnungen
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7156105B2 (ja) * 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
CN110444520B (zh) * 2019-08-13 2021-06-01 丰鹏创科科技(珠海)有限公司 具有电绝缘散热体的功率器件模组及其制备方法
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
JP7118205B1 (ja) * 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置及びそれを用いた半導体モジュール
US20230260861A1 (en) * 2022-02-11 2023-08-17 Wolfspeed, Inc. Semiconductor packages with increased power handling
CN116093045B (zh) * 2023-04-12 2023-12-19 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218498A1 (en) 2004-03-09 2005-10-06 Toshiyuki Hata Semiconductor device
JP2007027794A (ja) 2003-09-17 2007-02-01 Denso Corp 半導体装置およびその製造方法
US20090224398A1 (en) 2008-03-04 2009-09-10 Denso Corporation Semiconductor module and method of manufacturing the same
JP2013149684A (ja) 2012-01-17 2013-08-01 Denso Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116959A (ja) 1996-10-14 1998-05-06 Hitachi Ltd 面実装型複合半導体装置及びその製造方法
JP3922809B2 (ja) * 1998-07-09 2007-05-30 株式会社東芝 半導体装置
KR100677651B1 (ko) 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2006027315A (ja) 2004-07-12 2006-02-02 Denso Corp モータ駆動回路一体型電動圧縮機
JP2007311518A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP5267021B2 (ja) 2008-09-30 2013-08-21 株式会社デンソー 半導体装置およびそれを用いたインバータ回路
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
JP5581131B2 (ja) 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
CN103843132A (zh) * 2012-02-14 2014-06-04 松下电器产业株式会社 半导体装置及其制造方法
JP2014157927A (ja) 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027794A (ja) 2003-09-17 2007-02-01 Denso Corp 半導体装置およびその製造方法
US20050218498A1 (en) 2004-03-09 2005-10-06 Toshiyuki Hata Semiconductor device
US20090224398A1 (en) 2008-03-04 2009-09-10 Denso Corporation Semiconductor module and method of manufacturing the same
JP2013149684A (ja) 2012-01-17 2013-08-01 Denso Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE112015005257T5 (de) 2017-08-17
US10026673B2 (en) 2018-07-17
JP6344215B2 (ja) 2018-06-20
JP2016100479A (ja) 2016-05-30
US20170317006A1 (en) 2017-11-02
CN107112294B (zh) 2019-07-09
WO2016079995A1 (ja) 2016-05-26
CN107112294A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
DE112015005257B4 (de) Halbleitervorrichtung und leistungsmodul
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE112018005627B4 (de) Leistungs-halbleitervorrichtung und verfahren zum herstellen dieser
DE112011105802B4 (de) Leistungsmodul, elektrischer Leistungswandler und Elektrofahrzeug
DE102012206596B4 (de) Halbleitervorrichtung
DE102013215124B4 (de) Halbleitereinheit
DE102015219852A1 (de) Leistungsmodul mit zweiseitiger Kühlung und Verfahren zur Herstellung desselben
DE112017002796T5 (de) Halbleiter-Leistungsmodul
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE112014005622T5 (de) Halbleitervorrichtung
DE102013213205A1 (de) Halbleitereinheit
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE112018005978T5 (de) Halbleitervorrichtung
DE102018104509A1 (de) Halbleitervorrichtung
DE102015224422A1 (de) Elektronische Schaltungseinheit
DE112019005303T5 (de) Halbleitermodul, leistungsumsetzungsvorrichtung und herstellungsverfahren für das halbleitermodul
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE112020006116T5 (de) Körper einer elektrischen schaltung, leistungsumsetzungsvorrichtung und herstellungsverfahren für körper einer elektrischen schaltung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102020104225A1 (de) Halbleitermodul und Leistungswandler unter Verwendung desselben
DE112021005358T5 (de) Elektrischer Schaltungskörper, Leistungsumsetzer und Herstellungsverfahren für einen elektrischen Schaltungskörper
DE102021203144A1 (de) Leistungsmodul für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Inverter mit einem solchen Leistungsmodul
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112018002625T5 (de) Leistungshalbleitervorrichtung und Leistungsumsetzungseinrichtung, die diese enthält

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023290000

Ipc: H01L0023310000

R018 Grant decision by examination section/examining division