CN107112294B - 半导体装置以及功率模块 - Google Patents
半导体装置以及功率模块 Download PDFInfo
- Publication number
- CN107112294B CN107112294B CN201580062593.7A CN201580062593A CN107112294B CN 107112294 B CN107112294 B CN 107112294B CN 201580062593 A CN201580062593 A CN 201580062593A CN 107112294 B CN107112294 B CN 107112294B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- cooling fin
- busbar
- semiconductor device
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1425—Converter
- H01L2924/14252—Voltage converter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
半导体装置电连接有汇流条(61、62),在两面侧配置冷却器(63、64)并被冷却。半导体装置具备:半导体芯片(20),在第1主面(22)具有第1主电极,在第2主面(23)具有第2主电极;密封树脂体(24);第1散热片(31),与第1主电极电连接;以及第2散热片(39),与第2主电极电连接。第1散热片仅在第1面上露出,并且与半导体芯片侧的面相反的面露出。第2散热片仅在第2面上露出,并且与半导体芯片侧的面相反的面从第2面露出。第1散热片以及第2散热片中的、与汇流条电连接的散热片的露出面与半导体芯片重叠,具有散热区域(33、41)和电连接区域(34、42)。
Description
关联申请的相互参照
本申请基于2014年11月21日提出申请的日本专利申请2014-236861号,在此通过参照引用其记载内容。
技术领域
本公开涉及电连接有作为电中继部件的汇流条、且在两面侧分别配置有冷却器并被冷却的两面冷却构造的半导体装置以及具备该半导体装置的功率模块。
背景技术
以往,如专利文献1所记载,已知一种电连接有作为电中继部件的汇流条、且在两面侧分别配置有冷却器并被冷却的两面冷却构造的半导体装置。
这种两面冷却构造的半导体装置具备形成有IGBT(绝缘栅双极晶体管)等元件的半导体芯片、对半导体芯片进行密封的密封树脂体、用于将半导体芯片的热量散热的第1散热片以及第2散热片。半导体芯片在第1主面具有元件的第1主电极,并在与第1主面相反的第2主面具有第2主电极。密封树脂体在半导体芯片的厚度方向上具有第1主面侧的一面以及第2主面侧的背面,并且具有将一面以及背面相连的侧面。第1散热片配置于半导体芯片的第1主面侧,并与第1主电极电连接。第2散热片配置于半导体芯片的第2主面侧,并与第2主电极电连接。
另外,第1散热片中的与半导体芯片侧的面相反的面成为从密封树脂体的一面露出的露出面,第2散热片中的与半导体芯片侧的面相反的面成为从密封树脂体的背面露出的露出面。
现有技术文献
专利文献
专利文献1:JP 2013-149684A
发明内容
在以往的半导体装置中,在各散热片的露出面分别安装有冷却器,由此对半导体芯片的热量进行散热。另一方面,在各散热片分别电连接有对应的外部连接用的端子(N端子、P端子、O端子等)。多个端子被从密封树脂体的侧面向外部引出,并分别电连接于对应的汇流条。例如端子之一经由汇流条以及滤波用的电容器连接于直流电源的正极。
这样,与第1主电极电连接的端子以及与第2主电极电连接的端子被从密封树脂体的侧面向外部引出。密封树脂体通过传递模制法等成型,因此若端子的厚度较厚,则担心在密封树脂体的成型时产生树脂的突出等。因此,必须减薄端子的厚度,电感增加。即,开关时产生的浪涌电压成为问题。
本公开的目的在于,提供一种能够抑制外部连接用的端子所引起的电感增加的两面冷却构造的半导体装置以及功率模块。
根据本公开的一方式,半导体装置是电连接有作为电中继部件的汇流条、且在两面侧分别配置有冷却器并被冷却的两面冷却构造的半导体装置。半导体装置具备:半导体芯片,形成有元件,在第1主面具有该元件的第1主电极,在与第1主面相反的第2主面具有元件的第2主电极;密封树脂体,在半导体芯片的厚度方向上具有第1主面侧的第1面以及第2主面侧的第2面,并且具有将第1面以及第2面相连的侧面,对半导体芯片进行密封;第1散热片,配置于半导体芯片的第1主面侧,并与第1主电极电连接;以及第2散热片,配置于半导体芯片的第2主面侧,并与第2主电极电连接。第1散热片仅在密封树脂体的第1面、第2面、以及侧面之中的第1面上露出,并且与半导体芯片侧的面相反的面成为露出的露出面。第2散热片仅在密封树脂体的第1面、第2面、以及侧面之中的第2面上露出,并且与半导体芯片侧的面相反的面成为从第2面露出的露出面。在从厚度方向投影观察时,第1散热片以及第2散热片中的、与汇流条电连接的散热片的露出面具有:散热区域,是与半导体芯片重叠的区域,并与冷却器热连接;以及电连接区域,是该散热区域的周边区域,并与汇流条电连接。
据此,在各散热片的露出面中的散热区域分别热连接冷却器。因此,能够将半导体芯片的热量向两面侧释放。
另外,在各散热片的露出面中的电连接区域分别电连接汇流条。这样,能够不经由外部连接用的端子(外部引线)地在散热片连接汇流条。由于不具有外部连接用的端子,因此能够抑制厚度较薄的端子所引起的电感的增加。
根据本公开的另一方式,功率模块具备:半导体装置;冷却器,分别配置于各散热片中的上述露出面的上述散热区域,对上述半导体装置进行冷却;第1汇流条,连接于上述第1散热片中的上述露出面的上述电连接区域;以及第2汇流条,连接于上述第2散热片中的上述露出面的上述电连接区域。上述第1汇流条与上述第2汇流条在与上述厚度方向正交的相同的方向上延伸设置至上述半导体装置的外侧,并且在从上述厚度方向投影观察时成为相互重叠的位置关系。
并且,根据本公开的另一方式,功率模块具备:半导体装置;冷却器,分别配置于各散热片中的上述露出面的上述散热区域,对上述半导体装置进行冷却;第1汇流条,连接于上述第1散热片中的上述露出面的上述电连接区域;第2汇流条,连接于上述第2散热片中的上述露出面的上述电连接区域;以及绝缘板,分别夹设于上述露出面的上述散热区域与上述冷却器之间,将上述半导体装置的热量传递到上述冷却器,并且将上述半导体装置与上述冷却器电分离。上述绝缘板具有比上述散热区域与上述冷却器之间更向外侧延伸设置的延伸设置部,利用上述延伸设置部将上述散热区域与上述电连接区域分离。
据此,能够通过绝缘板的延伸设置部争取冷却器与汇流条的爬电距离。另外,能够抑制冷却器与汇流条的接触。
根据本公开的半导体装置以及功率模块,能够抑制外部连接用的端子所引起的电感的增加。
附图说明
关于本公开的上述目的及其它目的、特征、优点会通过参照了添附的附图的下述的详细说明而变得更明确。在附图中,
图1是表示应用了半导体装置的电力转换装置的概略结构的图,
图2是表示具备第1实施方式的半导体装置的功率模块的概略结构的俯视图,
图3是沿着图2的III-III线的剖面图,
图4是表示第2实施方式的功率模块的概略结构的俯视图,
图5是从背面侧观察图4的功率模块的俯视图,
图6是省略了图4中的半导体装置的密封树脂体的俯视图,
图7是沿着图4的VII-VII线的剖面图,
图8是沿着图4的VIII-VIII线的剖面图,
图9是表示具备第3实施方式的半导体装置的功率模块的概略结构的剖面图,对应于图3,
图10是表示具备第4实施方式的半导体装置的功率模块的概略结构的俯视图,
图11是沿着图10所示的XI-XI线的剖面图,
图12是表示具备第5实施方式的半导体装置的功率模块的概略结构的俯视图,
图13是沿着图12所示的XIII-XIII线的剖面图,
图14是表示第1变形例的剖面图,对应于图3,
图15是表示第2变形例的俯视图,对应于图2。
具体实施方式
以下,参照附图来说明本公开的实施方式。在以下所示的各实施方式中,对共同或相关的要素赋予相同的附图标记。另外,将半导体芯片的厚度方向表示为Z方向,将与Z方向正交的一个方向表示为X方向,将与Z方向以及X方向这两个方向正交的方向表示为Y方向。由上述X方向以及Y方向规定的XY面是与Z方向正交的面,只要没有特别否定,将沿着XY面的形状设为平面形状。
(第1实施方式)
首先,基于图1,对应用了本实施方式的半导体装置(功率模块)的电力转换装置的一个例子进行说明。
图1所示的电力转换装置100构成为,将从直流电源101供给的直流电压转换为三相交流,并向三相交流方式的电动机102进行输出。这样的电力转换装置100例如安装于电动汽车或混合动力车。此外,电力转换装置100也能够将利用电动机102发电的电力转换为直流而向直流电源101(电池)充电。图2所示的附图标记103是滤波电容器。
电力转换装置100具有三相逆变器。三相逆变器具有在连接于直流电源101的正极(高电位侧)的高电位电源线104和连接于负极(低电位侧)的低电位电源线105之间设置的三相的上下臂。在本实施方式中,6个臂分别由半导体装置10构成。
半导体装置10具备IGBT元件和与该IGBT元件反并联连接的回流用的FWD(Freewheel diode,续流二极管)元件。在本实施方式中,采用了n沟道型的IGBT元件。FWD元件的阴极电极被与集电极共用化,阳极电极被与发射电极共用化。
在半导体装置10中,上臂侧的IGBT元件的集电极与高电位电源线104电连接,发射电极连接于电动机102的对应的三相线106。另一方面,下臂侧的IGBT元件的集电极与电动机102的对应的三相线106连接,发射电极与低电位电源线105电连接。
此外,电力转换装置100除了上述三相逆变器之外,还可以具有对从直流电源101供给的直流电压进行升压的升压转换器、对构成三相逆变器或升压转换器的开关元件的动作进行控制的控制部。
接下来,基于图2以及图3,对半导体装置10以及具备该半导体装置10的功率模块60的构成进行说明。
首先,对半导体装置10进行说明。该半导体装置10被已知为所谓的1in1封装体。如图2所示,半导体装置10具备两个半导体芯片20、21。半导体芯片20是在硅等的半导体基板上形成有IGBT元件作为元件而成。半导体芯片21是在半导体基板上形成有FWD元件作为元件而成。在本实施方式中,半导体芯片20、21相当于本公开的半导体芯片。此外,IGBT元件与FWD元件也可以形成于同一个半导体芯片。
这些半导体芯片20、21在X方向上排列地配置,并且在Z方向上配置于大致相同的位置。另外,半导体芯片20、21的平面形状均设为大致矩形状。
半导体芯片20、21具有作为与Z方向正交的面的第1主面22和与第1主面22相反的第2主面23。IGBT元件以及FWD元件都形成为所谓纵型构造,以便电流沿Z方向流过。半导体芯片20在第1主面22侧具有集电极作为第1主电极,在第2主面23具有发射电极作为第2主电极。在第2主面23上,除了发射电极以外还形成有栅电极用等的衬垫。另一方面,半导体芯片21在第1主面22侧具有阴极电极作为第1主电极,在第2主面23具有阳极电极作为第2主电极。
这些半导体芯片20、21被密封树脂体24密封。密封树脂体24例如由环氧类树脂构成。密封树脂体24形成为平面大致矩形状,具有与Z方向正交的一面25、与一面25相反的背面26、以及将一面25与背面26相连的侧面27。一面25以及背面26成为平坦面。一面25相当于第1面,背面26相当于第2面。
另外,密封树脂体24具有绝缘分离部28、29。之后详细叙述这些绝缘分离部28、29。
在半导体芯片20中,集电极形成于第1主面22的大致整个面。集电极经由焊剂30而与第1散热片31电性、热性、且机械性地连接。同样,阴极电极也经由未图示的焊剂而与第1散热片31电性、热性、且机械性地连接。
第1散热片31发挥将半导体芯片20、21所产生的热量向半导体装置10的外部散热的功能、并且发挥将半导体芯片20、21与后述的第1汇流条61进行电中继的功能。第1散热片31为了确保热传导性以及电传导性,至少使用金属材料而形成。例如由铜、铜合金、铝合金等热传导性以及电传导性优异的金属材料构成。第1散热片31的表面中的与半导体芯片20、21对置的对置面并且是未配置有焊剂30的区域和侧面被密封树脂体24覆盖。另一方面,与对置面相反的面成为从密封树脂体24的一面25露出的露出面32。该露出面32与密封树脂体24的一面25成为大致一个面。
第1散热片31的露出面32具有散热区域33和电连接区域34。在本实施方式中,在第1散热片31形成有槽部35,利用该槽部35将露出面32沿Y方向分割为二。槽部35沿着X方向,并且从第1散热片31的一端形成至另一端。利用该槽部35将露出面32划分为散热区域33与电连接区域34。散热区域33以及电连接区域34都形成为平面矩形状。
散热区域33在从Z方向投影观察时,包含与半导体芯片20、21重叠的区域。换言之,在与Z方向正交的坐标系(XY坐标系)中,设定为与半导体芯片20、21重叠。而且,在散热区域33热连接有后述的第1冷却器63。因此,露出面32中的散热区域33有助于半导体芯片20、21的散热。
另一方面,电连接区域34是露出面32中除散热区域33以外的部分。电连接区域34是在从Z方向投影观察时不与半导体芯片20、21重叠的区域。换言之,在与Z方向正交的坐标系中被设定为不与半导体芯片20、21重叠。在该电连接区域34通过焊接等电连接有第1汇流条61。这样,露出面32中的电连接区域34有助于半导体芯片20、21与第1汇流条61之间的电连接(中继)。在Y方向上,电连接区域34位于比散热区域33更远离密封树脂体24的侧面27中的后述的信号端子38所突出的面的位置。
此外,为了释放半导体芯片20、21的热量,优选的是散热区域33较大。另一方面,电连接区域34只要能够确保与第1汇流条61之间的连接即可。因此,散热区域33的面积比电连接区域34的面积大。
在第1散热片31的槽部35内配置有密封树脂体24,利用密封树脂体24构成了绝缘分离部28。绝缘分离部28与密封树脂体24的其他部分连结。绝缘分离部28的表面也与密封树脂体24的一面25的其他部分相同地成为与露出面32大致一个面。
在半导体芯片20中,发射电极形成于第2主面23的一部分。发射电极经由焊剂30而与终端36电性、热性、且机械性地连接。终端36由于位于后述的第2散热片39与各半导体芯片20、21的热传导、电传导路径的中途,因此为了确保热传导性以及电传导性,至少使用金属材料而形成。例如,由铜或钼等热传导性以及电传导性优异的金属材料构成。此外,虽然未图示,半导体芯片21的阳极电极也经由焊剂而与终端电性、热性、且机械性地连接。
另外,在半导体芯片20的第2主面23,在除了发射电极的形成区域之外的外周区域的一部分形成有未图示的外部连接用的衬垫。在本实施方式中,作为衬垫,不仅形成有栅电极用的衬垫,还形成有检测发射电极的电位的开尔文发射极用、检测半导体元件的温度的热敏二极管的阳极电位用、同样还有阴极电位用、电流读出用的衬垫。在衬垫经由焊线37电连接有信号端子38。信号端子38如图2所示那样在Y方向上延伸设置。而且,其一部分从密封树脂体24的侧面27之一向外部突出。这样,信号端子38能够与外部设备电连接。信号端子38所突出的侧面27是与散热区域33以及电连接区域34的排列方向正交的面(ZX面)、并且是散热区域33侧的面。
在终端36中的与半导体芯片20相反的面上,经由焊剂30电性、热性、且机械性地连接有第2散热片39。同样,半导体芯片21侧的终端也经由焊剂而与第2散热片39电性、热性、且机械性地连接。
第2散热片39发挥将半导体芯片20、21所产生的热量向半导体装置10的外部散热的功能、并且发挥将半导体芯片20、21与后述的第2汇流条62进行电中继的功能。该第2散热片39形成与第1散热片31相同的构成。第2散热片39在从Z方向投影观察时,被设为大部分与第1散热片31重叠。例如第2散热片39也可以采用与第1散热片31大致一致的构成。
第2散热片39为了确保热传导性以及电传导性,至少使用金属材料而形成。第2散热片39的表面中的半导体芯片20、21侧的面、并且是未配置有焊剂30的区域和侧面被密封树脂体24覆盖。另一方面,与半导体芯片20、21侧的面相反的面成为从密封树脂体24的背面26露出的露出面40。该露出面40与背面26成为大致一个面。
第2散热片39的露出面40也与露出面32相同地具有散热区域41和电连接区域42。露出面40被槽部43沿Y方向分割为二。槽部43沿着X方向,并且从第2散热片39的一端形成至另一端。利用该槽部43将露出面40划分为散热区域41与电连接区域42。散热区域41以及电连接区域42都形成为平面矩形状。
散热区域41在从Z方向投影观察时,包含与半导体芯片20、21重叠的区域。换言之,在与Z方向正交的坐标系中,设定为与半导体芯片20、21重叠。在本实施方式中,在从Z方向投影观察时,散热区域41与散热区域33大致一致。在该散热区域41热连接有后述的第2冷却器64。因此,露出面40中的散热区域41有助于半导体芯片20、21的散热。
另一方面,电连接区域42是露出面40中除散热区域41以外的部分。电连接区域42是在从Z方向投影观察时不与半导体芯片20、21重叠的区域。换言之,在与Z方向正交的坐标系中被设定为不与半导体芯片20、21重叠。在该电连接区域42通过焊接等电连接有第2汇流条62。这样,露出面40中的电连接区域42有助于半导体芯片20、21与第2汇流条62之间的电连接(中继)。
在本实施方式中,在Y方向上,电连接区域42位于比散热区域41更远离密封树脂体24的侧面27中的信号端子38所突出的面。即,成为与露出面32中的散热区域33与电连接区域34相同的排列。而且,在从Z方向投影观察时,电连接区域42与电连接区域34成为彼此重叠的位置关系。在本实施方式中,作为其一个例子,电连接区域34、42彼此大致一致。
此外,为了释放半导体芯片20、21的热量,优选的是散热区域41较大。另一方面,电连接区域42只要能够确保与第2汇流条62之间的连接即可。因此,电连接区域42的面积比散热区域41的面积的大。
在第2散热片39的槽部43内也配置有密封树脂体24,利用密封树脂体24构成了绝缘分离部29。该绝缘分离部29也与密封树脂体24的其他部分连结。绝缘分离部29的表面与密封树脂体24的背面26的其他部分相同地成为与露出面40大致一个面。此外,以下,也将第1散热片31以及第2散热片39称为散热片31、39。
接下来,对具备上述半导体装置10的功率模块60进行说明。
如图2以及图3所示,功率模块60具备第1汇流条61、第2汇流条62、第1冷却器63、第2冷却器64、以及绝缘板65。以下,也将第1汇流条61以及第2汇流条62称为汇流条61、62。另外,也将第1冷却器63以及第2冷却器64称为冷却器63、64。
第1汇流条61以及第2汇流条62分别使用铜等导电材料而形成,并通过焊接等电连接于对应的散热片31、39的电连接区域34、42。在半导体装置10是上臂侧的情况下,连接于第1散热片31的电连接区域34的第1汇流条61构成高电位电源线104的至少一部分。具体而言,将滤波电容器103的正极侧与半导体芯片20的集电极以及半导体芯片21的阴极电极进行电中继。连接于第2散热片39的电连接区域42的第2汇流条62构成三相线106的至少一部分。具体而言,将电动机102与半导体芯片20的发射电极以及半导体芯片21的阳极电极进行电中继。
此外,在半导体装置10是下臂侧的情况下,第1汇流条61构成三相线106的至少一部分。第2汇流条62构成低电位电源线105的至少一部分。具体而言,将滤波电容器103的负极侧与半导体芯片20的发射电极以及半导体芯片21的阳极电极进行电中继。
汇流条61、62均形成为平板,并形成以Y方向为长边的平面矩形状。而且,汇流条61、62从对应的电连接区域34、42向与散热区域33、41相反的方向延伸设置至半导体装置10的外侧。另外,在从Z方向投影观察时,第1汇流条61与第2汇流条62成为相互重叠的位置关系。
第1冷却器63以及第2冷却器64例如在内部流通有制冷剂,能够采用将来自半导体装置10的热量有效地散热的一般冷却器。第1冷却器63对应地配置于第1散热片31的散热区域33。第2冷却器64对应地配置于第2散热片39的散热区域41。
在各冷却器63、64和对应的散热区域33、41之间分别夹设有绝缘板65。绝缘板65具有将半导体装置10与冷却器63、64电绝缘的绝缘性,并且具有从半导体装置10向冷却器63、64良好地传递热量的热传导性。这样的绝缘板65使用氮化硅或氧化铝等陶瓷而形成,为了确保上述绝缘性、热传导性而具有规定厚度。
绝缘板65以与第1散热片31中的露出面32的散热区域33对置的方式在Z方向上配置于一面25侧。另外,其他绝缘板65以与第2散热片39中的露出面40的散热区域41对置的方式在Z方向上配置于背面26侧。绝缘板65例如经由硅类的润滑脂固定于对应的散热区域33、41以及冷却器63、64。
在第1汇流条61与第1冷却器63之间夹设由密封树脂体24构成的绝缘分离部28。即,在Y方向上,在第1汇流条61与第1冷却器63之间存在间隙。另外,在第2汇流条62与第2冷却器64之间夹设由密封树脂体24构成的绝缘分离部29。即,在Y方向上,在第2汇流条62与第2冷却器64之间存在间隙。
接下来,简单地说明上述半导体装置10的制造方法。在本实施方式中,作为一个例子,在示出通过密封树脂体24的成型后进行切削,从而使露出面32、40露出的例子。关于半导体装置10的制造方法,例如能够引用日本特开2007-27794号公报的记载。
首先,分别准备半导体芯片20、21、散热片31、39、终端36、信号端子38。此时,作为散热片31、39,准备形成有槽部35、43的散热片。
接着,实施将密封树脂体24成型之前的连接工序。在该连接工序中,经由焊剂30将第1散热片31与半导体芯片20、21连接。另外,经由焊剂30将半导体芯片20、21与终端36连接。接着,利用焊线37将信号端子38与半导体芯片20的衬垫连接。而且,经由焊剂30将终端36与第2散热片39连接。
接着,将经由上述连接工序形成的构造体配置于未图示的模具,向模具的型腔内注入树脂,来成型出密封树脂体24。在该成型工序中,通过使用环氧树脂的传递模制法来成型出密封树脂体24。此时,以完全覆盖各散热片31、39的方式成型出密封树脂体24。
接着,实施切削工序。在该切削工序中,通过未图示的按压夹具对密封树脂体24的侧面27进行真空吸附,并从X方向两侧按压密封树脂体24。然后,在该状态下,将密封树脂体24的一面25侧与第1散热片31一起进行切削。接着,将背面26侧与第2散热片39一起进行切削。
通过该切削,散热片31、39的露出面32、40从密封树脂体24露出。另外,在本实施方式中,露出面32与周围的一面25大致成一面,露出面40与周围的背面26大致成一面。在该切削中,由于在比槽部35、43的底浅的位置进行切削,因此即使在切削后,槽部35、43以及绝缘分离部28、29也得以保留。
此外,在使用金属材料形成的散热片31、39与密封树脂体24中,构成材料的硬度不同,因此切削量出现些许差异,实际上在露出面32与一面25之间、以及露出面40与背面26之间分别产生几μm以下(例如2μm以下)的高度差。然而,作为几μm以下,对于具有这种极其微小的高度差的状态来说,视为处于大致一个面。
然后,经由引线框中的未图示的拉杆的切断等,能够获得半导体装置10。
接下来,对上述半导体装置10以及功率模块60的效果进行说明。
在本实施方式中,在各散热片31、39的露出面32、40中的散热区域33、41分别热连接有冷却器63、64。因此,能够使半导体芯片20、21的热量向半导体装置10的两面侧释放。
另外,在各散热片31、39的露出面32、40中的电连接区域34、42分别电连接有汇流条61、62。这样,不经由外部连接用的端子(外部导线)地在散热片31、39连接汇流条61、62。由于不具有外部连接用的端子,因此能够抑制厚度较薄的端子所引起的电感的增加。即,能够抑制开关时产生的浪涌电压。
另外,露出面32的电连接区域34和露出面40的电连接区域42在从Z方向投影观察时成为相互重叠的位置关系。因此,连接于电连接区域34的第1汇流条61和连接于电连接区域42的第2汇流条62在从Z方向投影观察时也成为相互重叠的位置关系。第1汇流条61与第2汇流条62由于电流所流经的方向为相反朝向,因此能够提高彼此抵消磁通的效果。由此,能够减少寄生电感。即,能够更有效地抑制开关时产生的浪涌电压。
而且,在露出面32中,散热区域33与电连接区域34利用密封树脂体24分离。因此,与未在散热区域33与电连接区域34之间配置密封树脂体24的构成,例如散热区域33与电连接区域34连续的构成相比较,能够争取第1汇流条61与第1冷却器63的爬电距离。另外,能够抑制第1汇流条61与第1冷却器63的接触(短路)。同样,在露出面40中,散热区域41与电连接区域42利用密封树脂体24分离。其效果与上述相同。
特别是,在本实施方式中,第1散热片31在散热区域33与电连接区域34之间具有槽部35,在槽部35内配置密封树脂体24而形成绝缘分离部28。同样,第2散热片39在散热区域41与电连接区域42之间具有槽部43,在槽部43内配置密封树脂体24而形成绝缘分离部29。这样,通过密封树脂体24的绝缘分离部28、29,使得散热区域33、41与电连接区域34、42分离。如上述那样,在本实施方式中,虽然通过将密封树脂体24在成型后进行切削,从而使露出面32、40露出,但通过采用该方法,能够不追加新的工序地使散热区域33、41与电连接区域34、42分离。因此,能够简化制造工序。
此外,在本实施方式中,示出了通过切削而使露出面32、40露出的例子,但也能够不切削地使其露出。例如,也可以以将散热片31、39的露出面32、40按压并紧贴于模具的型腔壁面的状态来成型出密封树脂体24。在该情况下,在将密封树脂体24成型的时刻,露出面32、40从密封树脂体24露出。另外,也形成绝缘分离部28、29。据此,能够简化模具形状,并且能够省略切削工序地也将制造工序简化。
(第2实施方式)
在本实施方式中,省略与第1实施方式所示的半导体装置10以及功率模块60共同的部分的说明。
在第1实施方式中,示出了半导体装置10仅具有构成三相逆变器的6个臂中的一个臂的例子。即,在第1实施方式中,示出了1in1封装体构造的半导体装置10。与此相对,在本实施方式中,如图4、图5、图6、图7、以及图8所示,在半导体装置10形成2in1封装体构造这一点不同。即,半导体装置10具有三相中的一相的上下臂。
半导体装置10具备半导体芯片20a、20b、密封树脂体24、第1散热片31a、31b、终端36a、36b、信号端子38a、38b、第2散热片39a、39b。半导体芯片20a、20b与第1实施方式所记载的半导体芯片20对应,第1散热片31a、31b与第1散热片31对应。另外,终端36a、36b与终端36对应,信号端子38a、38b与信号端子38对应。而且,第2散热片39a、39b与第2散热片39对应。
在半导体芯片20a构成有上臂侧的IGBT元件以及FWD元件,在半导体芯片20b构成有下臂侧的IGBT元件以及FWD元件。然而,也可以与第1实施方式相同,将IGBT元件与FWD元件形成于不同的半导体芯片。这些半导体芯片20a、20b彼此形成大致相同的形状。半导体芯片20a、20b在X方向上排列地配置,并且在Z方向配置于大致相同的位置。
半导体芯片20a、20b在第1主面22侧具有集电极(兼作阴极电极)作为第1主电极,在第2主面23侧具有发射电极(兼作阳极电极)作为第2主电极。在半导体芯片20a、20b中,集电极形成于第1主面22的大致整个面。半导体芯片20a的集电极经由焊剂30而与第1散热片31a电性、热性、且机械性地连接。同样,半导体芯片20b的集电极经由焊剂30而与第1散热片31b电性、热性、且机械性地连接。
第1散热片31a发挥将半导体芯片20a所产生的热量向半导体装置10的外部散热的功能、并且发挥将半导体芯片20a与后述的第1汇流条61a进行电中继的功能。第1散热片31a的表面中的与和半导体芯片20a对置的对置面相反的面,成为从密封树脂体24的一面25露出的露出面32a。该露出面32a与密封树脂体24的一面25成为大致一个面。同样,第1散热片31b发挥将半导体芯片20b所产生的热量向半导体装置10的外部散热的功能、并且发挥将半导体芯片20b与后述的第1汇流条61b进行电中继的功能。第1散热片31b的表面中的与和半导体芯片20b对置的对置面相反的面,成为从密封树脂体24的一面25露出的露出面32b。该露出面32b也与密封树脂体24的一面25成为大致一个面。
第1散热片31a的露出面32a具有散热区域33a和电连接区域34a。在本实施方式中,在第1散热片31形成有槽部35a,利用该槽部35a将露出面32a沿Y方向分割为二。槽部35a沿着X方向,并且从第1散热片31a的一端形成至另一端。利用该槽部35a将露出面32a划分为散热区域33a与电连接区域34a。同样,第1散热片31b的露出面32b也具有散热区域33b和电连接区域34b。在第1散热片31形成有槽部35b。槽部35b沿着X方向,并且从第1散热片31b的一端形成至另一端。利用该槽部35b将露出面32b划分为散热区域33b与电连接区域34b。
散热区域33a在从Z方向投影观察时,被设定为与半导体芯片20a重叠。在散热区域33a热连接有第1冷却器63。同样,散热区域33b在从Z方向投影观察时,被设定为与半导体芯片20b重叠。在散热区域33b热连接有第1冷却器63。散热区域33a、33b在Y方向上为大致相同的位置,并且沿X方向排列地配置。
另一方面,电连接区域34a是露出面32a中除散热区域33a以外的部分。电连接区域34a是在从Z方向投影观察时不与半导体芯片20a重叠的区域。在该电连接区域34a电连接有第1汇流条61a。在Y方向上,电连接区域34a位于比散热区域33a更远离密封树脂体24的侧面27中的后述的信号端子38a所突出的面的位置。同样,电连接区域34b是露出面32b中除散热区域33b以外的部分。电连接区域34b是在从Z方向投影观察时不与半导体芯片20b重叠的区域。在该电连接区域34b电连接有第1汇流条61b。在Y方向上,电连接区域34b位于比散热区域33b更远离密封树脂体24的侧面27中的后述的信号端子38b所突出的面的位置。电连接区域34a、34b在Y方向为大致相同的位置,并且沿X方向排列地配置。
在第1散热片31a、31b的槽部35a、35b内分别配置有密封树脂体24,利用密封树脂体24构成了绝缘分离部28a、28b。绝缘分离部28a、28b的表面也与密封树脂体24的一面25的其他部分相同地成为与露出面32a、32b大致一个面。
在半导体芯片20a、20b中,发射电极形成于各个第2主面23的一部分。半导体芯片20a的发射电极经由焊剂30而与终端36a电性、热性、且机械性地连接。同样,半导体芯片20b的发射电极经由焊剂30而与终端36b电性、热性、且机械性地连接。
在半导体芯片20a的衬垫经由焊线37电连接有信号端子38a。信号端子38a在Y方向上延伸设置。而且,其一部分从密封树脂体24的侧面27之一向外部突出。同样,在半导体芯片20b的衬垫经由焊线37电连接有信号端子38b。信号端子38b也在Y方向上延伸设置。而且,其一部分从密封树脂体24的侧面27中的与信号端子38a所突出的面相同的面向外部突出。
在终端36a中的与半导体芯片20a相反的面上,经由焊剂30电性、热性、且机械性地连接有第2散热片39a。同样,在终端36b中的与半导体芯片20b相反的面上,经由焊剂30电性、热性、且机械性地连接有第2散热片39b。
第2散热片39a发挥将半导体芯片20a所产生的热量向半导体装置10的外部散热的功能。该第2散热片39a在从Z方向投影观察时,被设为与第1散热片31a重叠。在第2散热片39a未连接第2汇流条62。
第2散热片39b发挥将半导体芯片20b所产生的热量向半导体装置10的外部散热的功能、并且发挥将半导体芯片20b与第2汇流条62进行电中继的功能。该第2散热片39b在从Z方向投影观察时,被设为与第1散热片31b重叠。
第2散热片39a的表面中的与半导体芯片20a侧的面相反的面成为从密封树脂体24的背面26露出的露出面40a。该露出面40a与背面26成为大致一个面。第2散热片39a仅具有散热区域41a作为露出面40a。即,不具有电连接区域。
第2散热片39b的表面中的与半导体芯片20b侧的面相反的面成为从密封树脂体24的背面26露出的露出面40b。该露出面40b也与背面26成为大致一个面。第2散热片39b具有散热区域41b和电连接区域42b作为露出面40b。露出面40b被槽部43沿Y方向分割为二。槽部43沿着X方向,并且从第2散热片39b的一端形成至另一端。利用该槽部43将露出面40b划分为散热区域41b与电连接区域42b。散热区域41b以及电连接区域42b都形成为平面矩形状。电连接区域42b在X方向上延伸设置。
散热区域41a在从Z方向投影观察时,被设定为与半导体芯片20a重叠。在本实施方式中,在从Z方向投影观察时,散热区域41a与散热区域33a大致一致。在该散热区域41a热连接有第2冷却器64。同样,散热区域41b在从Z方向投影观察时,被设定为与半导体芯片20b重叠。在本实施方式中,在从Z方向投影观察时,散热区域41b与散热区域33b大致一致。在该散热区域41b也热连接有第2冷却器64。散热区域41a、41b在Y方向上为大致相同的位置,并且沿X方向排列地配置。
电连接区域42是在从Z方向投影观察时不与半导体芯片20b重叠的区域。在该电连接区域42电连接有第2汇流条62。电连接区域42b在X方向上延伸设置。详细地说,在与Z方向正交的坐标系中,延伸设置至与电连接区域34a重叠的位置。
在第2散热片39b的槽部43内也配置有密封树脂体24,利用密封树脂体24构成了绝缘分离部29。绝缘分离部29的表面与密封树脂体24的背面26的其他部分相同地成为与露出面40大致一个面。
而且,半导体装置10如图6所示那样具有连接体部44、45。连接体部44从第1散热片31b起在X方向上向第1散热片31a侧延伸设置。另外,连接体部45从第2散热片39a起在X方向上向第2散热片39b侧延伸设置。而且,连接体部44、45通过未图示的焊剂电性且机械性地连接。该连接体部44、45的整体被密封树脂体24覆盖。此外,也能够采用仅在第1散热片31b以及第2散热片39a的一方形成连接体部的构成。这种将上臂与下臂连接的连接体构造已被公知,因此省略详细的说明。
接下来,对具备上述半导体装置10的功率模块60进行说明。
如图4、5、7、8所示,功率模块60具备第1汇流条61a、61b、第2汇流条62、第1冷却器63、第2冷却器64、以及绝缘板65。第1汇流条61a、61b与第1实施方式的第1汇流条61对应。以下,也将第1汇流条61a、61b称为汇流条61a、61b。
第1汇流条61a构成高电位电源线104的至少一部分。第1汇流条61a与第1散热片31a的电连接区域34a连接。第1汇流条61b构成三相线106的至少一部。第1汇流条61b与第1散热片31b的电连接区域34b连接。
这样,第1汇流条61a、61b都配置于密封树脂体24的一面25侧。第1汇流条61a、61b均形成为平板,并形成以Y方向为长边的平面矩形状。而且,汇流条61a、61b从对应的电连接区域34a、34b向与散热区域33a、33b相反的方向延伸设置至半导体装置10的外侧。即,第1汇流条61a、61b将长边方向设为相同,并沿X方向排列地配置。
第2汇流条62构成低电位电源线105的至少一部分。第2汇流条62与第2散热片39b的电连接区域42连接。这样,第2汇流条62配置于密封树脂体24的背面26侧。第2汇流条62形成为平板,并形成以Y方向为长边的平面矩形状。而且,汇流条62从电连接区域42向与散热区域41b相反的方向延伸设置至半导体装置10的外侧。另外,汇流条62与电连接区域42中的、在从Z方向投影观察时与电连接区域34a重叠的部分连接。即,在从Z方向投影观察时,第1汇流条61a与第2汇流条62成为相互重叠的位置关系。
此外,第1冷却器63隔着绝缘板65配置在散热区域33a、33b上。另外,第2冷却器64隔着绝缘板65配置在散热区域41a、41b上。在第1汇流条61a与第1冷却器63之间夹设有绝缘分离部28a。同样,在第1汇流条61b与第1冷却器63之间夹设有绝缘分离部28b。另外,在第2汇流条62与第2冷却器64之间夹设有绝缘分离部29。
以上那样构成的2in1封装体构造的半导体装置10以及具备该半导体装置10的功率模块60也能够起到与第1实施方式所记载的效果同等的效果。此外,仅仅是与汇流条连接的散热片具有散热区域与电连接区域作为露出面。在本实施方式中,仅在第1散热片31a、31b以及第2散热片39a、39b中的第1散热片31a、31b以及第2散热片39b连接有汇流条61a、61b、62。因此,第2散热片39a仅具有散热区域41a作为露出面40a。
此外,构成三相线106的汇流条只要连接于第1散热片31b以及第2散热片39a中的至少一方即可。
在本实施方式中,仅在第1散热片31b连接有构成三相线106的第1汇流条61b。由于第2散热片39a不具有电连接区域,因此第2散热片39b的电连接区域42延伸设置至空余的空间。由此,在从Z方向投影观察时,电连接区域42与电连接区域34a重叠。另外,在从Z方向投影观察时,第1汇流条61a与第2汇流条62成为相互重叠的位置关系。
这样,由于构成高电位电源线104的第1汇流条61a与构成低电位电源线105的第2汇流条62处于重叠的位置关系,因此能够进一步提高彼此抵消磁通的效果。例如,与构成高电位电源线104的汇流条和构成三相线106的汇流条成为重叠的位置关系的构成相比较,能够提高彼此抵消磁通的效果。同样,与构成低电位电源线105的汇流条和构成三相线106的汇流条成为重叠的位置关系的构成相比较,能够提高彼此抵消磁通的效果。
然而,例如也能够采用构成三相线106的第1汇流条61b和构成低电位电源线105的第2汇流条62重叠的构成。另外,也能够采用第2散热片39a具有电连接区域作为露出面40a、并在该电连接区域连接构成三相线106的汇流条的构成。
(第3实施方式)
在本实施方式中,省略与第1实施方式所示的半导体装置10以及功率模块60共同的部分的说明。
在第1实施方式中,示出了使用平板状的汇流条61、62的例子。与此相对,在本实施方式中,以汇流条61、62的至少一方被弯折这一点作为特征。以下,示出弯折构造的一个例子。
在图9所示的功率模块60中,第1汇流条61以及第2汇流条62这两方被弯折。第1汇流条61在作为自身的延伸设置方向的Y方向上,在比半导体装置10靠外侧具有弯折部61c。利用该弯折部61c将第1平板部61d与第2平板部61e连结。第1平板部61d是将自身的板厚方向设为Z方向、并且沿Y方向延伸设置的平板状的部分。第2平板部61e也是将自身的板厚方向设为Z方向、并且沿Y方向延伸设置的平板状的部分。
弯折部61c具有第1弯曲部61c1、第2弯曲部61c2、以及连结部61c3。第1汇流条61在第1弯曲部61c1弯折。而且,连结部61c3在靠近背面26的一侧相对于Y方向倾斜地延伸设置。另外,第1汇流条61在第2弯曲部61c2弯折。而且,第2平板部61e在Y方向上延伸设置。即,第1平板部61d与第2平板部61e彼此大致平行。
同样,第2汇流条62在作为自身的延伸设置方向的Y方向上,在比半导体装置10靠外侧具有弯折部62c。利用该弯折部62c将第1平板部62d与第2平板部62e连结。第1平板部62d是将自身的板厚方向设为Z方向、并且沿Y方向延伸设置的平板状的部分。第2平板部62e也是将自身的板厚方向设为Z方向、并且沿Y方向延伸设置的平板状的部分。
弯折部62c具有第1弯曲部62c1、第2弯曲部62c2、以及连结部62c3。第2汇流条62在第1弯曲部62c1弯折。而且,连结部62c3在靠近一面25的一侧相对于Y方向倾斜地延伸设置。另外,第2汇流条62在第2弯曲部62c2弯折。而且,第2平板部62e在Y方向上延伸设置。即,第1平板部62d与第2平板部62e彼此大致平行。
而且,由于如上述那样具有弯折部61c、62c,使得第1汇流条61与第2汇流条62的对置间隔(Z方向的距离)在半导体装置10的外侧比与半导体装置10重叠的位置更窄。具体而言,第2平板部61e、62e的对置间隔比第1平板部61d、62d的对置间隔窄。
这样,若采用第1汇流条61与第2汇流条62在Z方向上以接近的方式弯折的构造,则能够进一步提高彼此抵消磁通的效果。
此外,在本实施方式中,示出了弯折第1汇流条61与第2汇流条62这两方的例子,但也可以通过仅弯折第1汇流条61以及第2汇流条62中的某一方而在Z方向上接近。另外,弯折形状并不限定于上述例子。
另外,也能够将本实施方式所示的构成应用于第2实施方式所示的构成。
(第4实施方式)
在本实施方式,省略与第1实施方式所示的半导体装置10以及功率模块60共同的部分的说明。
在本实施方式中,半导体装置10以还具备隔件这一点作为特征,该隔件对应于电连接区域34、42地夹设于第1散热片31与第2散热片39之间,连接于各散热片31、39并且将第1散热片31以及第2散热片39电分离。以下,示出隔件的一个例子。
图10以及图11所示的半导体装置10具有虚设芯片46、47和虚设终端48作为构成隔件的要素。
虚设芯片46在硅等的半导体基板上形成有用于将第1散热片31与第2散热片39电分离的虚设元件而成。虚设芯片46的厚度成为与半导体芯片20大致相同的厚度。另外,虚设芯片46在Y方向上与半导体芯片20排列地配置,并且在从Z方向投影观察时被配置为与电连接区域34、42重叠。
虚设芯片47也是在半导体基板上形成有用于将第1散热片31与第2散热片39电分离的虚设元件而成。虚设芯片47的厚度成为与半导体芯片21大致相同的厚度。另外,虚设芯片47在Y方向上与半导体芯片21排列地配置,并且在从Z方向投影观察时被配置为与电连接区域34、42重叠。即,虚设芯片46、47沿X方向排列地配置。
在虚设芯片46的第1主面22侧形成有未图示的电极,该电极与第1散热片31经由焊剂30而连接。在虚设芯片46的第2主面侧也形成有未图示的电极,该电极与虚设终端48经由焊剂30而连接。虚设终端48经由焊剂30连接于第2散热片39。因此,在第1散热片31与第2散热片39之间夹设有虚设芯片46以及虚设终端48。
同样,在虚设芯片47的第1主面22侧形成有未图示的电极,该电极与第1散热片31经由焊剂30而连接。在虚设芯片47的第2主面侧也形成有未图示的电极,该电极与虚设终端48经由焊剂30而连接。虚设终端48经由焊剂30连接于第2散热片39。因此,在第1散热片31与第2散热片39之间夹设有虚设芯片47以及虚设终端48。
这样,若使包含虚设芯片46、47以及虚设终端48的隔件夹设于散热片31、39间,则在半导体装置10的制造工序中,在焊剂30的回流时,能够抑制散热片31、39的至少一方产生倾斜。
另外,通过虚设芯片46、47以及虚设终端48,使得散热片31、39间的连接点增加。因此,在密封树脂体24的成型时,能够抑制散热片31、39因树脂的压力而倾斜,由此导致半导体芯片20、21被作用应力的情况。
另外,也能够减少在连接汇流条61、62时作用于半导体芯片20、21的应力。
此外,在本实施方式中,示出了具备两个虚设芯片46、47的例子,但虚设芯片的个数不被特别限定。例如,半导体装置10可以仅具备一个虚设芯片,也可以具备三个以上的虚设芯片。
另外,作为隔件,并不限定于虚设芯片46、47以及虚设终端48。只要是对应于电连接区域34、42地夹设于第1散热片31与第2散热片39之间、与各散热片31、39连接并且将第1散热片31以及第2散热片39电分离者即可。
另外,也能够将本实施方式所示的构成应用于第2实施方式、第3实施方式所示的构成。
(第5实施方式)
在本实施方式中,省略与第1实施方式所示的半导体装置10以及功率模块60共同的部分的说明。
在第1实施方式中,示出了利用基于密封树脂体24的绝缘分离部28、29将露出面32、40分为散热区域33、41和电连接区域34、42的例子。与此相对,在本实施方式中,特征在于利用绝缘板65将露出面32、40分为散热区域33、41和电连接区域34、42这一点。
如图12以及图13所示,绝缘板65具有比散热区域33、41与冷却器63、64之间更向外侧延伸设置的延伸设置部65a。延伸设置部65a在散热区域33、41与电连接区域34、42的排列方向(Y方向)上朝向电连接区域34、42地延伸设置。而且,露出面32中的从绝缘板65露出的部分成为电连接区域34。同样,露出面40中的从绝缘板65露出的部分成为电连接区域42。
这样,通过在绝缘板65设置延伸设置部65a,能够将冷却器63、64所连接的散热区域33、41和汇流条61、62所连接的电连接区域34、42分离。另外,在密封树脂体24的一面25侧,在第1汇流条61与第1冷却器63之间设置绝缘板65,由此能够争取爬电距离。而且,能够防止第1汇流条61与第1冷却器63的接触(短路)。
同样,在密封树脂体24的背面26侧,在第2汇流条62与第2冷却器64之间设置绝缘板65,由此能够争取爬电距离。而且,能够防止第2汇流条62与第2冷却器64的接触(短路)。
此外,也能够将本实施方式所示的构成应用于第2实施方式、第3实施方式、第4实施方式所示的构成。
以上,说明了本公开的优选的实施方式,本公开完全不被上述实施方式限制,能够在不脱离本公开的主旨的范围进行各种变形来实施。
半导体装置10的构成并不限定于仅具有上述上下臂的一方的1in1封装体构造、具有一相的臂的2in1封装体构造。例如,也能够应用于具有三相的上下臂的6in1封装体。
示出了利用在散热片31、39的槽部35、43配置密封树脂体24而成的绝缘分离部28、29,将散热区域33、41与电连接区域34、42分离的例子。然而,基于密封树脂体24的分离并不限定于上述例子。例如可如图14所示的第1变形例那样,利用配置在散热片31、39的露出面32、40上的绝缘分离部49、50将散热区域33、41与电连接区域34、42分离。绝缘分离部49、50沿着X方向,并且跨越对应的散热片31、39而形成。绝缘分离部49、50是密封树脂体24的一部分。此外,露出面32、32a、32b也被称为第1露出面,露出面40、40a、40b也被称为第2露出面。
绝缘分离部49、50例如能够在对密封树脂体24进行切削时,使绝缘分离部49、50保留的方式切削而形成。另外,在不对密封树脂体24进行切削的情况下,通过使用具有规定形状的型腔壁面的模具,能够在密封树脂体24成型时形成绝缘分离部49、50。这样,若采用从散热片31、39突出的绝缘分离部49、50,则绝缘分离部49、50成为位置偏移的限位器,因此易于将汇流条61、62、冷却器63、64、以及绝缘板65定位。另外,能够更有效地抑制汇流条61、62与对应的冷却器63、64之间的接触。
示出了第1散热片31的电连接区域34与第2散热片39的电连接区域42在从Z方向投影观察时被设为相互重叠的例子。然而,也能够如图15所示的第2变形例那样,采用电连接区域34、42在从Z方向投影观察时分离地配置的构成。此时,虽然不能起到彼此抵消磁通的效果,但能够起到除此以外的效果。
以上,根据本公开,可提供各种方式的半导体装置以及功率模块。
本公开的一方式的半导体装置是电连接有作为电中继部件的汇流条、且在两面侧分别配置有冷却器并被冷却两面冷却构造的半导体装置,其中,上述半导体装置具备:半导体芯片,形成有元件,在第1主面具有该元件的第1主电极,在与第1主面相反的第2主面具有元件的第2主电极;密封树脂体,在半导体芯片的厚度方向上具有第1主面侧的一面以及第2主面侧的背面,并且具有将一面以及背面相连的侧面,对半导体芯片进行密封;第1散热片,配置于半导体芯片的第1主面侧,并与第1主电极电连接;以及第2散热片,配置于半导体芯片的第2主面侧,并与第2主电极电连接。而且,第1散热片仅在密封树脂体的一面、背面、以及侧面之中的一面上露出,并且与半导体芯片侧的面相反的面成为露出的露出面,第2散热片仅在密封树脂体的一面、背面、以及侧面之中的背面上露出,并且与半导体芯片侧的面相反的面成为从背面露出的露出面,在从厚度方向投影观察时,第1散热片以及第2散热片中的、与汇流条电连接的散热片的露出面具有:散热区域,是与半导体芯片重叠的区域,并与冷却器热连接;以及电连接区域,是该散热区域的周边区域,并与汇流条电连接。
据此,在各散热片的露出面中的散热区域分别热连接冷却器。因此,能够将半导体芯片的热量向两面侧释放。
另外,在各散热片的露出面中的电连接区域分别电连接汇流条。这样,能够不经由外部连接用的端子(外部引线)地在散热片连接汇流条。由于不具有外部连接用的端子,因此能够抑制厚度较薄的端子所引起的电感的增加。
而且,本公开的一方式的半导体装置也可以是,在从厚度方向投影观察时,第1散热片的电连接区域与第2散热片的电连接区域成为相互重叠的位置关系。
据此,与第1散热片的电连接区域连接的汇流条和与第2散热片的电连接区域连接的汇流条在从厚度方向投影观察时成为相互重叠的位置关系。由于与第1散热片(第1主电极)连接的汇流条和与第2散热片(第2主电极)连接的汇流条中电流所流经的方向为相反朝向,因此能够提高彼此抵消磁通的效果。由此,能够减少寄生电感。
而且,本公开的一方式的半导体装置也可以是,散热区域与电连接区域通过密封树脂体而分离。
据此,利用位于散热区域与电连接区域之间的密封树脂体,能够争取冷却器与汇流条的爬电距离。另外,能够抑制冷却器与汇流条的接触。
本公开的另一方式的功率模块具备:半导体装置;冷却器,分别配置于各散热片中的露出面的散热区域,对半导体装置进行冷却;第1汇流条,连接于第1散热片中的露出面的电连接区域;第2汇流条,连接于第2散热片中的露出面的电连接区域;以及绝缘板,分别夹设于露出面的散热区域与冷却器之间,将半导体装置的热量传递到冷却器,并且将半导体装置与冷却器电分离,绝缘板具有比散热区域与冷却器之间更向外侧延伸设置的延伸设置部,利用延伸设置部将散热区域与电连接区域分离。
据此,通过绝缘板的延伸设置部,能够争取冷却器与汇流条的爬电距离。另外,能够抑制冷却器与汇流条的接触。
以上,虽然例示了本公开的半导体装置以及功率模块的实施方式、构成、方式,但本公开的实施方式、构成、方式并不限定于上述各实施方式、各构成、各方式。例如,适当地将分别公开于不同的实施方式、构成、方式中的技术部分组合而得的实施方式、构成、方式,也包含在本公开的实施方式、构成、方式的范围内。
Claims (8)
1.一种半导体装置,其是电连接有作为电中继部件的汇流条(61、61a、61b、62)、且在两面侧分别配置有冷却器(63、64)并被冷却的两面冷却构造的半导体装置,其中,上述半导体装置具备:
半导体芯片(20、20a、20b、21、21a、21b),形成有元件,在第1主面(22)具有该元件的第1主电极,在与上述第1主面相反的第2主面(23)具有上述元件的第2主电极;
密封树脂体(24),在上述半导体芯片的厚度方向上具有上述第1主面侧的第1面(25)以及上述第2主面侧的第2面(26),并且具有将上述第1面以及上述第2面相连的侧面(27),对上述半导体芯片进行密封;
第1散热片(31),配置于上述半导体芯片的上述第1主面侧,并与上述第1主电极电连接;以及
第2散热片(39),配置于上述半导体芯片的上述第2主面侧,并与上述第2主电极电连接,
上述第1散热片仅在上述密封树脂体的上述第1面、上述第2面、以及上述侧面之中的上述第1面上露出,并且与上述半导体芯片侧的面相反的面成为露出的第1露出面(32),
上述第2散热片仅在上述密封树脂体的上述第1面、上述第2面、以及上述侧面之中的上述第2面上露出,并且与上述半导体芯片侧的面相反的面成为从上述第2面露出的第2露出面(40),
与上述汇流条电连接的散热片的露出面是上述第1露出面及上述第2露出面中的至少一个,
与上述汇流条电连接的上述散热片的露出面包含散热区域(33、33a、33b、41、41b)和电连接区域(34、34a、34b、42),
上述散热区域是在从上述厚度方向投影观察时与上述半导体芯片重叠的区域,并与上述冷却器热连接,
上述电连接区域是该散热区域的周边区域,并与上述汇流条电连接。
2.根据权利要求1所述的半导体装置,其中,
在从上述厚度方向投影观察时,上述第1散热片的电连接区域与上述第2散热片的电连接区域成为相互重叠的位置关系。
3.根据权利要求1所述的半导体装置,其中,
还具备对应于上述电连接区域而夹设于上述第1散热片与上述第2散热片之间、与各散热片连接并且将上述第1散热片以及上述第2散热片电分离的隔件(46、47、48)。
4.根据权利要求1~3中的任一项所述的半导体装置,其中,
上述散热区域与上述电连接区域通过上述密封树脂体而分离。
5.根据权利要求4所述的半导体装置,其中,
上述第1散热片以及上述第2散热片的至少一方具有形成于上述散热区域与上述电连接区域之间的槽部(35、35a、35b、43),
在上述槽部内也配置有上述密封树脂体,上述散热区域与上述电连接区域分离。
6.一种功率模块,具备:
权利要求2所述的半导体装置(10);
冷却器(63、64),分别配置于各散热片中的上述露出面的上述散热区域,对上述半导体装置进行冷却;
第1汇流条(61),连接于上述第1散热片中的上述露出面的上述电连接区域;以及
第2汇流条(62),连接于上述第2散热片中的上述露出面的上述电连接区域,
上述第1汇流条与上述第2汇流条在与上述厚度方向正交的相同的方向上延伸设置至上述半导体装置的外侧,并且在从上述厚度方向投影观察时成为相互重叠的位置关系。
7.根据权利要求6所述的功率模块,其中,
上述第1汇流条以及上述第2汇流条的至少一方在上述半导体装置的外侧具有弯折部(61c、62c),
上述第1汇流条与上述第2汇流条的对置间隔在上述半导体装置的外侧比与上述半导体装置重叠的位置窄。
8.一种功率模块,具备:
权利要求1~3中的任一项所述的半导体装置(10);
冷却器(63、64),分别配置于各散热片中的上述露出面的上述散热区域,对上述半导体装置进行冷却;
第1汇流条(61),连接于上述第1散热片中的上述露出面的上述电连接区域;
第2汇流条(62),连接于上述第2散热片中的上述露出面的上述电连接区域;以及
绝缘板(65),分别夹设于各散热片中的上述露出面的上述散热区域与上述冷却器之间,将上述半导体装置的热量传递到上述冷却器,并且将上述半导体装置与上述冷却器电分离,
上述绝缘板具有比上述散热区域与上述冷却器之间更向外侧延伸设置的延伸设置部(65a),利用上述延伸设置部将上述散热区域与上述电连接区域分离。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014236861A JP6344215B2 (ja) | 2014-11-21 | 2014-11-21 | 半導体装置及びパワーモジュール |
JP2014-236861 | 2014-11-21 | ||
PCT/JP2015/005799 WO2016079995A1 (ja) | 2014-11-21 | 2015-11-20 | 半導体装置及びパワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107112294A CN107112294A (zh) | 2017-08-29 |
CN107112294B true CN107112294B (zh) | 2019-07-09 |
Family
ID=56013566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580062593.7A Active CN107112294B (zh) | 2014-11-21 | 2015-11-20 | 半导体装置以及功率模块 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10026673B2 (zh) |
JP (1) | JP6344215B2 (zh) |
CN (1) | CN107112294B (zh) |
DE (1) | DE112015005257B4 (zh) |
WO (1) | WO2016079995A1 (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013169122A (ja) * | 2012-02-17 | 2013-08-29 | Panasonic Corp | 非接触充電モジュール及びそれを備えた携帯端末 |
US11570921B2 (en) * | 2015-06-11 | 2023-01-31 | Tesla, Inc. | Semiconductor device with stacked terminals |
JP6689708B2 (ja) * | 2016-08-10 | 2020-04-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP6610568B2 (ja) | 2017-01-16 | 2019-11-27 | 株式会社デンソー | 半導体装置 |
US10074590B1 (en) * | 2017-07-02 | 2018-09-11 | Infineon Technologies Ag | Molded package with chip carrier comprising brazed electrically conductive layers |
CN109511278B (zh) * | 2017-07-14 | 2022-06-17 | 新电元工业株式会社 | 电子模块 |
EP3659177B1 (en) | 2017-08-25 | 2023-10-25 | Huawei Technologies Co., Ltd. | Semiconductor module and method for manufacturing the same |
JP6810279B2 (ja) | 2017-10-26 | 2021-01-06 | 新電元工業株式会社 | 電子部品 |
DE102018205063A1 (de) * | 2018-04-04 | 2019-10-10 | Continental Automotive Gmbh | Leistungselektronikmodul und Fahrzeugbordnetz |
JP2019186403A (ja) * | 2018-04-11 | 2019-10-24 | トヨタ自動車株式会社 | 半導体装置 |
JP6969501B2 (ja) * | 2018-05-28 | 2021-11-24 | 株式会社デンソー | 半導体装置 |
US10622593B2 (en) * | 2018-06-05 | 2020-04-14 | Ford Global Technologies, Llc | Reduction of packaging parasitic inductance in power modules |
JP2020008459A (ja) * | 2018-07-10 | 2020-01-16 | 日本電産トーソク株式会社 | センサユニット |
JP7010167B2 (ja) * | 2018-07-25 | 2022-01-26 | 株式会社デンソー | 半導体装置 |
JP6958529B2 (ja) * | 2018-10-02 | 2021-11-02 | 株式会社デンソー | 半導体装置 |
JP7139862B2 (ja) * | 2018-10-15 | 2022-09-21 | 株式会社デンソー | 半導体装置 |
JP7260278B2 (ja) | 2018-10-19 | 2023-04-18 | 現代自動車株式会社 | 半導体サブアセンブリー及び半導体パワーモジュール |
JP6982932B2 (ja) * | 2018-11-28 | 2021-12-17 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
JP7155990B2 (ja) * | 2018-12-17 | 2022-10-19 | 株式会社デンソー | 半導体モジュール |
DE102019200020A1 (de) * | 2019-01-03 | 2020-07-09 | Zf Friedrichshafen Ag | Busbaranordnung und Leistungselektronikanordnungen |
JP7120083B2 (ja) * | 2019-03-06 | 2022-08-17 | 株式会社デンソー | 半導体装置 |
JP7156105B2 (ja) * | 2019-03-11 | 2022-10-19 | 株式会社デンソー | 半導体モジュール |
JP7095632B2 (ja) * | 2019-03-11 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
CN110444520B (zh) * | 2019-08-13 | 2021-06-01 | 丰鹏创科科技(珠海)有限公司 | 具有电绝缘散热体的功率器件模组及其制备方法 |
JP7268563B2 (ja) * | 2019-09-30 | 2023-05-08 | 株式会社デンソー | 半導体装置 |
JP7118205B1 (ja) * | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | 半導体装置及びそれを用いた半導体モジュール |
US20230260861A1 (en) * | 2022-02-11 | 2023-08-17 | Wolfspeed, Inc. | Semiconductor packages with increased power handling |
CN116093045B (zh) * | 2023-04-12 | 2023-12-19 | 上海陆芯电子科技有限公司 | 一种低热阻封装结构及其制备方法和应用 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103843132A (zh) * | 2012-02-14 | 2014-06-04 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116959A (ja) | 1996-10-14 | 1998-05-06 | Hitachi Ltd | 面実装型複合半導体装置及びその製造方法 |
JP3922809B2 (ja) * | 1998-07-09 | 2007-05-30 | 株式会社東芝 | 半導体装置 |
TW543172B (en) | 2001-04-13 | 2003-07-21 | Yamaha Corp | Semiconductor device and package, and method of manufacture therefor |
JP4289384B2 (ja) | 2003-09-17 | 2009-07-01 | 株式会社デンソー | 半導体装置の製造方法 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP4628687B2 (ja) | 2004-03-09 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006027315A (ja) | 2004-07-12 | 2006-02-02 | Denso Corp | モータ駆動回路一体型電動圧縮機 |
JP2007311518A (ja) * | 2006-05-18 | 2007-11-29 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
JP4748173B2 (ja) * | 2008-03-04 | 2011-08-17 | 株式会社デンソー | 半導体モジュール及びその製造方法 |
JP5267021B2 (ja) | 2008-09-30 | 2013-08-21 | 株式会社デンソー | 半導体装置およびそれを用いたインバータ回路 |
WO2010147201A1 (ja) * | 2009-06-19 | 2010-12-23 | 株式会社安川電機 | 電力変換装置 |
JP5581131B2 (ja) | 2010-06-30 | 2014-08-27 | 日立オートモティブシステムズ株式会社 | パワーモジュール及びそれを用いた電力変換装置 |
JP5729314B2 (ja) | 2012-01-17 | 2015-06-03 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2014157927A (ja) | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
-
2014
- 2014-11-21 JP JP2014236861A patent/JP6344215B2/ja active Active
-
2015
- 2015-11-20 WO PCT/JP2015/005799 patent/WO2016079995A1/ja active Application Filing
- 2015-11-20 US US15/522,972 patent/US10026673B2/en active Active
- 2015-11-20 CN CN201580062593.7A patent/CN107112294B/zh active Active
- 2015-11-20 DE DE112015005257.7T patent/DE112015005257B4/de active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103843132A (zh) * | 2012-02-14 | 2014-06-04 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2016100479A (ja) | 2016-05-30 |
CN107112294A (zh) | 2017-08-29 |
US10026673B2 (en) | 2018-07-17 |
DE112015005257T5 (de) | 2017-08-17 |
WO2016079995A1 (ja) | 2016-05-26 |
JP6344215B2 (ja) | 2018-06-20 |
US20170317006A1 (en) | 2017-11-02 |
DE112015005257B4 (de) | 2024-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107112294B (zh) | 半导体装置以及功率模块 | |
US10854589B2 (en) | Semiconductor device | |
US7705448B2 (en) | Semiconductor device for pipe for passing refrigerant liquid | |
Liang | Status and trend of automotive power packaging | |
US10658342B2 (en) | Vertically stacked multichip modules | |
US8421087B2 (en) | Semiconductor module including a switch and non-central diode | |
US8664755B2 (en) | Power module package and method for manufacturing the same | |
JP2000164800A (ja) | 半導体モジュール | |
WO2005119896A1 (ja) | インバータ装置 | |
US20140054751A1 (en) | Semiconductor device | |
JP2015095560A (ja) | パワーモジュール | |
CN109417066A (zh) | 半导体装置 | |
JP3643525B2 (ja) | インバータ装置 | |
CN109390300A (zh) | 半导体装置 | |
CN113903728A (zh) | 功率半导体模块 | |
CN217719586U (zh) | 电子器件 | |
JP2016004941A (ja) | 半導体装置及びパワーモジュール | |
JP2011115020A (ja) | パワーユニット | |
CN115206905A (zh) | 半导体装置和使用该半导体装置的半导体模块 | |
JP2016035970A (ja) | 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP7118204B1 (ja) | 半導体装置 | |
US11646249B2 (en) | Dual-side cooling semiconductor packages and related methods | |
US20230326876A1 (en) | Thermal performance improvement and stress reduction in semiconductor device modules | |
JP2003347507A (ja) | 半導体パワーデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |