CN109417066A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109417066A
CN109417066A CN201780030762.8A CN201780030762A CN109417066A CN 109417066 A CN109417066 A CN 109417066A CN 201780030762 A CN201780030762 A CN 201780030762A CN 109417066 A CN109417066 A CN 109417066A
Authority
CN
China
Prior art keywords
mentioned
lower arm
upper arm
arm plate
connector portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780030762.8A
Other languages
English (en)
Other versions
CN109417066B (zh
Inventor
石野宽
川原英樹
平光真二
荒井俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN109417066A publication Critical patent/CN109417066A/zh
Application granted granted Critical
Publication of CN109417066B publication Critical patent/CN109417066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

在半导体装置中，构成上臂电路的多个半导体芯片(120H、121H)在一对上臂板(14H、18H)之间并联连接。构成下臂电路的多个半导体芯片(120L、121L)在一对下臂板(14L、18L)之间并联连接。在各臂电路中，多个半导体芯片以与发射极电极和焊盘的排列方向正交的方式排列，焊盘相对于发射极电极配置在相同侧，信号端子在相同的方向上延伸设置。上臂电路和下臂电路的串联连接部(26)包括与对应的上臂板和下臂板(14L、18H)的侧面(14b、18b)相连的接头部(20)。在上臂板及下臂板中将半导体芯片并联连接的并联连接部(140H、140L、180H、180L)的电感分别比串联连接部的电感小。

Description

半导体装置
关联申请的相互参照
本申请基于2016年5月20日提出的日本专利申请第2016－101245号主张优先权，这里引用其记载内容。
技术领域
本发明涉及两面散热构造的半导体装置。
背景技术
如在专利文献1中公开的那样，已知有构成上臂电路的上臂芯片被配置在一对上臂板之间、构成下臂的下臂芯片被配置在一对下臂板之间、上臂电路和下臂电路经由接头部连接而成的两面散热构造的半导体装置。在该半导体装置中，在上臂板之间配置有一个上臂芯片，在下臂板之间配置有一个下臂芯片。
现有技术文献
专利文献
专利文献1：日本特开2016－4941号公报
发明概要
在电力控制的用途下，有想要较大地得到输出(电流容量)的要求，例如有采用将半导体芯片并联连接的结构的情况。但是，如果采用并联连接构造，则电流偏差及栅极的异常振荡成为问题。
通过使电路配置对称，能够抑制电流偏差。在将例如2个上臂芯片并联连接在一对上臂板之间的情况下，可以考虑这样的结构，即：将上臂芯片在与接头部的延伸设置方向正交的方向上排列，并且，使信号端子的延伸设置方向为上臂芯片的排列方向且相互相反的方向。但是，由于同一臂的信号端子在相反的方向上延伸设置，所以信号端子与外部(设备)的连接构造变得复杂。
此外，通过在栅极串联地插入铁氧体磁珠或栅极电阻，能够抑制异常振荡。但是，根据这样的对策，开关损耗会增加。
发明内容
本发明的目的在于，提供能够使信号端子与外部的连接构造简化、并且抑制电流偏差及栅极的异常振荡的半导体装置。
根据本发明的一根据技术方案，半导体装置具备：一对上臂板及一对下臂板，分别作为一对散热板；作为半导体芯片的多个上臂芯片以及与上述上臂芯片相同数量的下臂芯片，上述半导体芯片形成有开关元件，并具有在一面及在板厚方向上与上述一面相反的背面上分别形成的主电极、和在背面上在与主电极不同的位置形成的信号用的焊盘，一面的主电极电连接于一对散热板的一方，背面的主电极电连接于散热板的另一方，上述上臂芯片在与板厚方向正交的第1方向上排列配置，并且在一对上臂板之间相互并联连接，与一对上臂板一起构成上臂电路，上述下臂芯片在与板厚方向正交的第2方向上排列配置，并且在一对下臂板之间相互并联连接，与一对下臂板一起构成下臂电路；信号端子，电连接于对应的半导体芯片的焊盘；接头部，将配置在上臂芯片的低电位侧的上臂板与配置在下臂芯片的高电位侧的下臂板电连接；以及封固树脂体，将一对上臂板的至少一部分、一对下臂板的至少一部分、半导体芯片、接头部、以及信号端子的一部分一体地封固；在与第1方向及板厚方向这两个方向正交的方向上，各上臂芯片的焊盘相对于背面的主电极分别形成在相同侧，并且，与各上臂芯片对应的信号端子分别在相同的方向上延伸设置；在与第2方向及板厚方向这两个方向正交的方向上，各下臂芯片的焊盘相对于背面的主电极分别形成在相同侧，并且，与各下臂芯片对应的信号端子分别在相同的方向上延伸设置；接头部与上臂板中的第1方向上的距下臂板较近侧的端部相连，并且，与下臂板中的第2方向上的距上臂板较近侧的端部相连；在一对上臂板中将多个上臂芯片并联连接的并联连接部的电感以及在一对下臂板中将多个下臂芯片并联连接的并联连接部的电感分别小于包括接头部且将上臂电路与下臂电路串联连接的串联连接部的电感。
由此，在并联连接的多个半导体芯片中，焊盘相对于主电极形成在相同侧，对应的信号端子彼此在同方向上延伸设置。因而，能够使信号端子与外部的连接构造简化。
此外，各并联连接部的电感比包括接头部的串联连接部的电感小。例如如果设串联连接部的电感为规定值，则与使并联连接部的电感为串联连接部的电感以上的结构相比，能够减小并联连接部的电感。由此，能够采用上述的焊盘的配置并且抑制电流偏差。此外，通过满足上述的电感的大小关系，能够抑制栅极的异常振荡。由于可以不插入栅极电阻等，所以能够抑制开关损耗的增大并且抑制栅极的异常振荡。关于异常振荡抑制的效果，通过实验进行了确认。
附图说明
关于本发明的上述目的及其他目的、特征及优点，一边参照附图一边通过下述详细的记述会变得更明确。
图1是表示应用了第1实施方式的半导体装置的电力变换装置的概略结构的图。
图2是表示第1实施方式的半导体装置的概略结构的平面图。
图3是对于图2所示的半导体装置省略了封固树脂体的图。
图4是沿着图2的IV－IV线的剖视图。
图5是上臂电路和下臂电路的等价电路图。
图6是表示比较例的信号波形的图。
图7是关于第1实施方式的半导体装置表示信号波形的图。
图8是在第2实施方式的半导体装置中表示第1接头部周边的剖视图。
图9是在第3实施方式的半导体装置中表示第1接头部周边的剖视图。
图10是表示第1变形例的平面图，与图3对应。
图11是表示第2变形例的平面图。
图12是表示第3变形例的剖视图，与图4对应。
具体实施方式
参照附图说明多个实施方式。在多个实施方式中，对于在功能上及/或构造上对应的部分赋予相同的参照标号。以下，将半导体芯片的厚度方向表示为Z方向，将与Z方向正交、上臂10H侧的半导体芯片的排列方向表示为X方向。此外，将与Z方向及X方向这两个方向正交的方向表示为Y方向。只要没有特别声明，就将沿着由上述X方向及Y方向规定的XY面的形状设为平面形状。Z方向相当于板厚方向，X方向相当于第1方向。
(第1实施方式)
首先，基于图1对应用了半导体装置的电力变换装置的一例进行说明。
图1所示的电力变换装置1构成为，将从直流电源2(电池)供给的直流电压变换为三相交流，向三相交流方式的马达3输出。这样的电力变换装置1例如被搭载在电动汽车或混合动力汽车中。另外，电力变换装置1还能够将由马达3发出的电力变换为直流而向直流电源2充电。图1所示的标号4是平滑电容器。
电力变换装置1具有三相逆变器。三相逆变器具有三相的设置在高电位电源线5与低电位电源线6之间的上下臂，高电位电源线5连接于直流电源2的正极(高电位侧)，低电位电源线6连接于负极(低电位侧)。并且，各相的上下臂分别由半导体装置10构成。即，由一个半导体装置10构成一相的上下臂。上下臂由上臂10H和下臂10L串联连接而成。上下臂的输出端子连接于向马达3的输出线7。上臂10H相当于上臂电路，下臂10L相当于下臂电路。
另外，也可以是，电力变换装置1除了上述的三相逆变器以外，还具有将从直流电源2供给的直流电压升压的升压变换器、对构成三相逆变器及升压变换器的开关元件的动作进行控制的栅极驱动电路等。
接着，基于图2～图4对半导体装置10进行说明。
如图2～图4所示，半导体装置10具备封固树脂体11、半导体芯片12、热沉14、端子16、热沉18、接头部20、主端子21、22、23及信号端子24。以下，标号末尾的H表示是上臂10H侧的要素，末尾的L表示是下臂10L侧的要素。对于要素的一部分，为了使上臂10H、下臂10L明确而对末尾赋予H、L，关于另一部分，在上臂10H和下臂10L中设为共通标号。
封固树脂体11例如由环氧类树脂构成。封固树脂体11例如通过传递模塑(transfer mold)法成形。封固树脂体11具有与Z方向正交的一面11a、与一面11a相反的背面11b、以及将一面11a与背面11b相连的侧面。一面11a及背面11b例如为平坦面。封固树脂体11具有信号端子24突出的侧面11c。
半导体芯片12通过在硅或碳化硅等的半导体基板上作为开关元件而形成绝缘栅双极型晶体管(IGBT)或MOSFET等功率晶体管而成。在本实施方式中，与n沟道型的IGBT一起，形成有反并联连接于IGBT的续流二极管(FWD)。即，在半导体芯片12，形成有RC(ReverseConducting：逆导)－IGBT。半导体芯片12在平面视下呈大致矩形。
IGBT及FWD呈纵型构造，以使电流在Z方向上流动。在半导体芯片12的板厚方向即Z方向上，在半导体芯片12的一面形成有集电极电极13a，在与一面相反的背面形成有发射极电极13b。集电极电极13a也兼作FWD的阴极电极，发射极电极13b也兼作FWD的阳极电极。集电极电极13a及发射极电极13b相当于主电极。
半导体芯片12具有上臂10H侧的半导体芯片120H、121H和下臂10L侧的半导体芯片120L、121L。半导体芯片120H、121H相当于上臂芯片，半导体芯片120L、121L相当于下臂芯片。半导体芯片120H、120L、121H、121L呈相互大致相同的平面形状，具体而言在平面视下呈大致矩形，并且具有相互大致相同的大小和大致相同的厚度。半导体芯片120H、120L、121H、121L为相互相同的结构。上臂10H侧的半导体芯片120H、121H配置为，各自的集电极电极13a为Z方向上的相同侧，各自的发射极电极13b为Z方向上的相同侧。半导体芯片120H、121H在Z方向上位于大致相同的高度，并且在X方向上横向排列而配置。
下臂10L侧的半导体芯片120L、121L配置为，各自的集电极电极13a为Z方向上的相同侧，各自的发射极电极13b为Z方向上的相同侧。半导体芯片120L、121L也在Z方向上位于大致相同的高度，并且在X方向上横向排列而配置。半导体芯片120L、121L的排列方向相当于第2方向。在本实施方式中，第2方向为与第1方向相同的X方向。此外，半导体芯片120H、120L、121H、121L沿着X方向以一列配置。
在半导体芯片12的背面即发射极电极形成面，还形成有作为信号用的电极的焊盘(pad)13c。焊盘13c形成在与发射极电极13b不同的位置。焊盘13c与发射极电极13b在电气上绝缘。焊盘13c在Y方向上形成在与发射极电极13b的形成区域相反侧的端部。
在本实施方式中，各半导体芯片12具有5个焊盘13c。具体而言，作为5个焊盘13c，具有栅极电极用、检测发射极电极13b的电位的开尔文发射极(Kelvin emitter)用、电流感测用、检测半导体芯片12的温度的温度传感器(感温二极管)的阳极电位用、该温度传感器的阴极电位用的焊盘。在平面视大致矩形状的半导体芯片12中，5个焊盘13c一并形成在Y方向的一端侧，并且在X方向上排列而形成。
半导体芯片12在与发射极电极13b和焊盘13c的排列方向及作为板厚方向的Z方向这两个方向正交的方向上排列配置。在本实施方式中，关于全部的半导体芯片12，发射极电极13b和焊盘13c的排列方向为Y方向。因此，全部的半导体芯片12在X方向上排列而配置。
热沉14起到将对应的半导体芯片12的热向半导体装置10的外部散热的功能，并且还起到作为布线的功能。因此，为了确保导热性及导电性，至少使用金属材料形成。热沉14也称作散热板。在本实施方式中，热沉14以设置为，在从Z方向的投影视下，将对应的半导体芯片12包括在内。热沉14在Z方向上相对于对应的半导体芯片12配置在封固树脂体11的一面11a侧。
热沉14经由焊料15而与对应的半导体芯片12的集电极电极13a电连接。热沉14的大部分被封固树脂体11覆盖。热沉14的表面中的与半导体芯片12相反的散热面14a从封固树脂体11露出。散热面14a与一面11a大致共面。热沉14的表面中的除了与焊料15连接的连接部及散热面14a以外的部分被封固树脂体11覆盖。
在本实施方式中，热沉14具有上臂10H侧的热沉14H和下臂10L侧的热沉14L。在热沉14H的与散热面14a相反的面，分别经由焊料15连接着半导体芯片120H、121H的集电极电极13a。此外，在热沉14L的与散热面14a相反的面，分别经由焊料15连接着半导体芯片120L、121L的集电极电极13a。热沉14H、14L在X方向上排列而配置，并且在Z方向上配置在大致相同的位置。热沉14H、14L的散热面14a从封固树脂体11的一面11a露出，并且分别在X方向上排列。
端子16夹在对应的半导体芯片12与热沉18之间。端子16由于位于半导体芯片12与热沉18之间的导热、导电路径的中途，所以为了确保导热性及导电性，至少使用金属材料形成。端子16与发射极电极13b对置配置，端子16经由焊料17而与发射极电极13b电连接。端子16按每个半导体芯片12而设置。
热沉18也与热沉14同样，起到将对应的半导体芯片12的热向半导体装置10的外部散热的功能，并且也起到作为布线的功能。热沉18也称作散热板。在本实施方式中，热沉18设置为，在从Z方向的投影视下，将对应的半导体芯片12包括在内。热沉18在Z方向上相对于对应的半导体芯片12配置在封固树脂体11的背面11b侧。
热沉18与对应的半导体芯片12的发射极电极13b电连接。具体而言，经由焊料17、端子16及焊料19而与发射极电极13b电连接。热沉18的大部分被封固树脂体11覆盖。热沉18的表面中的与半导体芯片12相反的散热面18a从封固树脂体11露出。散热面18a与背面11b大致共面。热沉18的表面中的除了与焊料19连接的连接部及散热面18a以外的部分被封固树脂体11覆盖。
在本实施方式中，热沉18具有上臂10H侧的热沉18H和下臂10L侧的热沉18L。在热沉18H的与散热面18a相反的面，经由焊料19连接着与半导体芯片120H、121H对应的端子16。此外，在热沉18L的与散热面18a相反的面，经由焊料19连接着与半导体芯片120L、121L对应的端子16。热沉18H、18L在X方向上排列配置，并且在Z方向上配置在大致相同的位置。并且，热沉18H、18L的散热面18a从封固树脂体11的背面11b露出，并且分别在X方向上排列。
这样，上臂10H侧的半导体芯片120H、121H在热沉14H、18H之间相互并联连接。因而，热沉14H、18H相当于一对上臂板。同样，下臂10L侧的半导体芯片120L、121L在热沉14L、18L之间相互并联连接。因而，热沉14L、18L相当于一对下臂板。
接头部20将在半导体芯片120H、121H的发射极电极13b侧配置的热沉18H与在半导体芯片120L、121L的集电极电极13a侧配置的热沉14L电连接。换言之，接头部20将在半导体芯片120H、121H的低电位侧配置的上臂10H侧的热沉18H与在半导体芯片120L、121L的高电位侧配置的下臂10L侧的热沉14L电连接。
接头部20的一端与热沉18H的在半导体芯片120H、121H的排列方向上距热沉14L较近的一侧的端部附近相连。接头部20的另一端与热沉14L的在半导体芯片120L、121L的排列方向上距热沉18H较近的一侧的端部附近相连。
在本实施方式中，全部的半导体芯片12沿着X方向以一列配置。此外，热沉14L、18H也在从Z方向的投影视下在X方向上排列配置。接头部20在XY平面视下在X方向上延伸设置。接头部20的一端与热沉18H中的热沉14L侧的侧面18b相连。接头部20的另一端与热沉14L中的热沉18H侧的侧面14b相连。
更详细地讲，接头部20具有与热沉18H相连的第1接头部200以及与热沉14L相连的第2接头部201。第1接头部200通过对同一金属板进行加工而与热沉18H一体地设置。第1接头部200设置得比热沉18H薄，以被封固树脂体11覆盖。第1接头部200以与热沉18H中的半导体芯片12侧的面大致共面的方式与热沉18H相连。第1接头部200呈薄板状，从热沉18H的侧面18b在X方向上延伸。
第2接头部201通过对同一金属板进行加工而与热沉14L一体地设置。第2接头部201设置得比热沉14L薄，以被封固树脂体11覆盖。第2接头部201与热沉14L中的半导体芯片12侧的面大致共面地相连。第2接头部201从热沉14L的侧面14b朝向热沉18H延伸设置。从Z方向来看，第2接头部201在X方向上延伸设置。在本实施方式中，如图4所示，第2接头部201具有2处弯曲部。在从Z方向的投影视下，第2接头部201的前端部分与第1接头部200重叠。并且，第2接头部201与第1接头部200经由焊料202连接。
主端子21是用来将半导体装置10与高电位电源线5连接的外部连接端子。主端子21也称作高电位电源端子、P端子。主端子21与热沉14H相连，从热沉14H在Y方向上延伸设置。在本实施方式中，通过对同一金属板进行加工，主端子21和热沉14H一体地设置。主端子21与热沉14H中的Y方向的一端相连。主端子21具有与热沉14H大致相同的厚度。主端子21的一面与热沉14H的散热面14a大致共面地相连，与散热面14a一起从封固树脂体11的一面11a露出。
主端子22是用来将半导体装置10与马达3的输出线7连接的外部连接端子。主端子22也称作输出端子、O端子。主端子22与热沉14L相连，从热沉14L在Y方向上且与主端子21相同的一侧延伸设置。在本实施方式中，通过对同一金属板进行加工，主端子22与热沉14L一体地设置。主端子22与热沉14L的Y方向的一端相连。主端子22具有与热沉14L大致相同的厚度。主端子22的一面与热沉14L的散热面14a大致共面地相连，与散热面14a一起从封固树脂体11的一面11a露出。即，热沉14H、14L的散热面14a以及主端子21、22从一面11a露出。
主端子23是用来将半导体装置10与低电位电源线6连接的外部连接端子。主端子23也称作低电位电源端子、N端子。主端子23与热沉18L相连，从热沉18L在Y方向上且与主端子21相同的一侧延伸设置。在本实施方式中，通过对同一金属板进行加工，主端子23与热沉18L一体地设置。主端子23与热沉18L的Y方向的一端相连。主端子23具有与热沉18L大致相同的厚度。主端子23的一面与热沉18L的散热面18a大致共面地相连，与散热面18a一起从封固树脂体11的背面11b露出。即，热沉18H、18L的散热面18a以及主端子23从背面11b露出。
主端子23的一部分在从Z方向的投影视下与主端子21重叠。即，在Z方向上，形成有主端子21(P端子)和主端子23(N端子)的层叠构造。具体而言，主端子21从热沉14H的Y方向的一侧面的、距下臂10L较近侧的部分延伸设置。换言之，从距半导体芯片120H、121H中的半导体芯片120H较近侧延伸设置。主端子21以前端在X方向上向下臂10L接近的方式在Y方向上延伸设置。即，主端子21斜向地延伸设置。
此外，主端子23从热沉18L的Y方向的一侧面的、距上臂10H较近侧的部分延伸设置。换言之，从距半导体芯片120L、121L中的半导体芯片120L较近侧延伸设置。主端子23以前端在X方向上向上臂10H接近的方式在Y方向上延伸设置。即，主端子23斜向地延伸设置。并且，在从Z方向的投影视下，主端子21、23的前端部分重叠。
信号端子24经由键合线25电连接于对应的半导体芯片12的焊盘13c。在本实施方式中，采用铝类键合线25。信号端子24在封固树脂体11的内部同键合线25连接，从封固树脂体11的侧面11c向外部突出。
在本实施方式中，信号端子24具有上臂10H侧的信号端子24H和下臂10L侧的信号端子24L。信号端子24H与对应的半导体芯片120H、121H的焊盘13c电连接。信号端子24L与对应的半导体芯片120L、121L的焊盘13c电连接。与半导体芯片120H、121H分别对应的信号端子24H在相同方向上延伸设置。此外，与半导体芯片120L、121L分别对应的信号端子24L在相同方向上延伸设置。
更详细地讲，全部的半导体芯片12沿着X方向以一列配置。此外，各半导体芯片12的焊盘13c配置在Y方向的相同侧。因而，信号端子24H及信号端子24L在相同方向上延伸设置。信号端子24H及信号端子24L在Y方向的与主端子21、22、23相对于热沉14H、14L、18H的延伸设置方向相反的方向上延伸设置。
在如以上那样构成的半导体装置10中，通过封固树脂体11，将半导体芯片12、热沉14的一部分、端子16、热沉18的一部分、主端子21、22、23的一部分以及信号端子24的一部分一体地封固。在封固树脂体11中，将半导体芯片120H、120l、121H、121L封固。即，将构成一相的上下臂的一个上臂10H和一个下臂10L封固。因此，半导体装置10也称作2in1封装。
此外，热沉14、18被与封固树脂体11一起切削加工。一面11a及散热面14a为切削面。热沉14H、14L的散热面14a位于同一面内，并且与封固树脂体11的一面11a大致共面。同样，背面11b及散热面18a为切削面。热沉18H、18L的散热面18a位于同一面内，并且与封固树脂体11的背面11b大致共面。这样，半导体装置10呈散热面14a、18a都从封固树脂体11露出的两面散热构造。
在本实施方式中，如上述那样，主端子21、22的与散热面14a相连的一面也为切削面。此外，主端子23的与散热面18a相连的一面也为切削面。这样的半导体装置10能够通过周知的制造方法形成。
接着，基于图3～图5，对上臂10H、下臂10L以及将上臂10H与下臂10L串联连接的串联连接部26的详细情况进行说明。
如上述那样，热沉14H、14L在X方向上排列配置。此外，半导体芯片120H、120L、121H、121L沿着X方向以一列配置。在X方向上，以半导体芯片121H、半导体芯片120H、半导体芯片120L、半导体芯片121L的顺序排列配置。接头部20在XY平面视下在X方向上延伸，将热沉18H的侧面18b与热沉14L的侧面14b连结。
上臂10H具备作为一对上臂板的热沉14H、18H、半导体芯片120H、121H而构成。在X方向上，半导体芯片120H为距接头部20较近侧，半导体芯片121H为距接头部20较远侧。即，在X方向上，半导体芯片120H和半导体芯片121H距接头部20的距离不同。在热沉14H中，经由焊料15的半导体芯片120H的连接部分与经由焊料15的半导体芯片121H的连接部分之间的部分成为集电极电极13a侧的并联连接部140H。同样，在热沉18H中，经由焊料19的半导体芯片120H的连接部分与经由焊料19的半导体芯片121H的连接部分之间的部分成为发射极电极13b侧的并联连接部180H。在图4中，被虚线夹着的部分是并联连接部140H、180H。
上臂10H除了上述以外还具备焊料15、17、19及端子16。但是，如上述那样，对于半导体芯片120H和半导体芯片121H而言，一对热沉14H、18H间的Z方向的连接构造(层叠构造)相同。
下臂10L具备作为一对下臂板的热沉14L、18L、半导体芯片120L、121L而构成。在X方向上，半导体芯片120L为距接头部20较近侧，半导体芯片121L为距接头部20较远侧。即，在X方向上，半导体芯片120L和半导体芯片121L距接头部20的距离不同。在热沉14L中，经由焊料15的半导体芯片120L的连接部分与经由焊料15的半导体芯片121L的连接部分之间的部分为集电极电极13a侧的并联连接部140L。同样，在热沉18L中，经由焊料19的半导体芯片120L的连接部分与经由焊料19的半导体芯片121L的连接部分之间的部分为发射极电极13b侧的并联连接部180L。关于并联连接部180L，也为与并联连接部180H相同的结构。在图4中，被虚线夹着的部分是并联连接部140L、180L。
下臂10L除了上述以外还具备焊料15、17、19及端子16。但是，如上述那样，对于半导体芯片120L和半导体芯片121L而言，一对热沉14L、18L间的Z方向的连接构造(层叠构造)相同。
此外，在X方向上，在接头部20与半导体芯片120H之间有规定的间隙。即，在X方向上，在侧面18b与半导体芯片120H之间有间隙。同样，在X方向上，在接头部20与半导体芯片120L之间有规定的间隙。即，在X方向上，在侧面14b与半导体芯片120L之间有间隙。因而，在本实施方式中，由接头部20、热沉18H的从侧面18b到半导体芯片120H之间的部分、以及热沉14L的从侧面14b到半导体芯片120L的部分，形成将上臂10H与下臂10L串联连接的串联连接部26。
并联连接部140H、140L的电流流动的方向即X方向的长度(路径长)彼此大致相等。并联连接部180H、180L的电流流动的方向即X方向的长度彼此大致相等。在并联连接部140H、140L和并联连接部180H、180L中，X方向的长度稍稍不同，但为了方便，将全部的并联连接部140H、140L、180H、180L的X方向的长度表示为A1。此外，热沉14H、14L、18H、18L的沿着Y方向的长度即宽度彼此大致相等，沿着Z方向的长度即厚度彼此大致相等。因而，全部的并联连接部140H、140L、180H、180L的宽度为彼此大致相等的值B1。此外，并联连接部140H、140L、180H、180L的厚度为彼此大致相等的值C1。
因而，上臂10H、下臂10L及串联连接部26的等价电路能够如图5那样表示。如上述那样，在上臂10H和下臂10L中，虽然长度A1稍稍不同，但宽度B1、厚度C1相等，所以在图5中为了方便而将各并联连接部140H、140L、180H、180L的电感设为L1。此外，将串联连接部26的电感设为L2。上臂10H经由主端子21连接到高电位电源线5。下臂10L经由主端子23连接到低电位电源线6。
如图4所示，长度A1比在串联连接部26中电流流动的方向的长度(路径长)A2短。严格地讲，长度更长的发射极电极13b侧的并联连接部180H、180L的长度A1即长度A1的最大值比长度A2短。另外，在图4中，将长度A2用双头箭头表示。
此外，如图3所示，宽度B1比主要构成串联连接部26的接头部20的宽度B2宽。如图4所示，厚度C1比构成接头部20的第1接头部200及第2接头部201的至少一方的厚度厚。在本实施方式中，厚度C1比第2接头部201的厚度C2厚。此外，厚度C1比第1接头部200的厚度厚。通过以上，并联连接部140H、140L、180H、180L的电感L1变得比串联连接部26的电感L2小。
接着，对上述半导体装置10的效果进行说明。
在本实施方式中，并联连接的半导体芯片120H、121H的焊盘13c在Y方向上相对于作为主电极的发射极电极13b形成在相同侧。并且，与半导体芯片120H、121H分别对应的信号端子24H在Y方向的相同侧延伸设置。同样，并联连接的半导体芯片120L、121L的焊盘13c在Y方向上相对于作为主电极的发射极电极13b形成在相同侧。并且，与半导体芯片120L、121L分别对应的信号端子24L在Y方向的相同侧延伸设置。这样，在同一个臂中，信号端子24的延伸设置方向为相同的方向，所以能够使信号端子24与外部(设备)的连接构造简化。
此外，在本实施方式中，并联连接部140H、140L、180H、180L各自的电感L1比包括接头部20的串联连接部26的电感L2小。例如如果设串联连接部26的电感L2为规定值，则与使电感L1为电感L2以上的结构相比，能够减小电感L1。由此，能够在采用上述焊盘13c的配置的同时抑制电流偏差。主电路布线的电阻成分的影响由于发射极侧比集电极侧大，所以特别是通过使并联连接部180H、180L各自的电感L1比电感L2小，能够抑制电流偏差。
此外，通过满足L1<L2的关系，能够抑制栅极的异常振荡。由于可以不对栅极串联地插入栅极电阻等，所以能够抑制开关损耗的增大并且抑制栅极的异常振荡。关于这一点，通过基于本发明的结构的实验，实际确认到了效果。
图6表示相对于本实施方式的比较例的信号波形，图7表示本实施方式的半导体装置10的信号波形。都是接通(turn on)时的波形。在图6中，实线表示并联连接的半导体芯片的开尔文发射极间的电压，虚线表示距接头部较近侧的半导体芯片的Ice，单点划线表示距接头部较远侧的半导体芯片的Ice，双点划线表示Vce。在图7中，实线表示开尔文发射极间的电压，虚线表示Vge，单点划线表示在并联连接的半导体芯片中流过的电流Ice之和，双点划线表示Vce。将电感L2固定为3nH，在比较例中将电感L1设为20nH，在本实施方式的例子中将电感L1设为1nH。在比较例中，在与本实施方式基本相同的结构下，使得满足L1>L2。
如图6及图7所示，在设为L1>L2的比较例中，发生栅极的异常振荡，相对于此，在设为L1<L2的本实施方式的例子中，明确可知能够抑制栅极的异常振荡。另外，开尔文发射极间的电压的振幅在比较例中是36.8V，在本实施方式的例子中是4.4V。另外，虽然对接通时进行了例示，但可以想到对于关断(turn off)时也能得到同样的结果。
通过以上，根据本实施方式的半导体装置10，能够使信号端子24与外部的连接构造简化、并且抑制电流偏差及栅极的异常振荡。特别是，由于可以不对栅极串联地插入栅极电阻等，所以能够实现开关速度的高频化(高速开关)。因而，能够抑制开关损耗的增大并且抑制栅极的异常振荡。
除了上述以外，在本实施方式中，不仅半导体芯片120H、121H、而且半导体芯片120L、121L也在X方向上排列配置，焊盘13c相对于发射极电极13b的配置在上臂10H和下臂10L中相同。并且，全部的信号端子24H、24L在相同的方向上延伸设置。因而，能够使信号端子24与外部(设备)的连接构造更简化。
进而，全部的半导体芯片12沿着X方向以一列配置。因而，能够使信号端子24与外部(设备)的连接构造进一步简化。此外，还能够使半导体装置10的Y方向的体积小型化。
此外，长度l、宽度w、厚度t的平板的自感L(μH)能够用周知的下式表示。
(数学式1)
L＝0.0002xIx[In{2|/(w+t)}+1/2+0.22(w+t)/|]
这样，在电感L与长度l之间，大致比例关系成立。在电感L与1/w之间，大致比例关系成立。在电感L与1/t之间，大致比例关系成立。因而，通过满足上述的长度A1<A2、宽度B1>B2、厚度C1>C2的至少一个关系而使L1<L2的关系成立即可。
在本实施方式中，并联连接部140H、140L、180H、180L的长度A1比串联连接部26的长度A2短。如数学式1所示那样，长度l对电感L的影响最大。因而，通过设为A1<A2，能够满足电感L1<电感L2。特别是，在本实施方式中，长度A1比接头部20的延伸设置长度短。由此，能够更可靠地满足电感L1<电感L2。
此外，在本实施方式中，并联连接部140H、140L、180H、180L的宽度B1比主要构成串联连接部26的接头部20的宽度B2宽。因而，由此也能够满足电感L1<电感L2。
此外，在本实施方式中，并联连接部140H、140L、180H、180L的厚度C1比构成接头部20的第1接头部200及第2接头部201的至少一方的厚度厚。具体而言，厚度C1比第2接头部201的厚度C2厚。此外，厚度C1比第1接头部200的厚度厚。由此也能够满足电感L1<电感L2。另外，如果使开关速度高频化，则通过趋肤效应(skin effect)，仅在热沉14H、14L、18H、18L的表层中流过电流。因而，优选的是，与厚度相比使得在宽度方面满足上述关系。
此外，在本实施方式中，主端子21、23的前端部分在从Z方向的投影视下重叠。因而，通过磁通抵消效应(magnetic flux cancellation effect)，能够使对于主电路电感贡献度高的主端子21(P端子)的电感Lp及主端子23(N端子)的电感Ln变小。由此，还能够抑制起因于电感Lp、Ln而发生的振荡现象。具体而言，在关断时，能够抑制起因于电感Lp、Ln的尖峰电压经由栅极与集电极之间的寄生电容而与栅极的电感Lg形成谐振电路而引起振荡现象的情况。
另外，为了减小电感Lp、Ln，可以在绝缘爬电距离(insulation creepagedistance)的容许的范围中，减小在图3中用单点划线表示的交链圈(interlinked loop)27。交链圈27是在XY平面视下被主端子21、接头部20及主端子23包围的部分。如果减小交链圈27，则能够使主端子21、23的层叠面积变大。因而，能够提高磁通抵消效应、进一步减小电感Lp、Ln。
(第2实施方式)
本实施方式能够参照之前的实施方式。因此，关于与在之前的实施方式中表示的半导体装置10共通的部分的说明省略。
在本实施方式的半导体装置10中，接头部20的表面为凹凸形状。在图8中表示本实施方式的一例。在图8中，在第1接头部200的焊料连接面的与热沉18H相连的根部附近，形成有凹部203。凹部203形成在第1接头部200中的电流路径上的与焊料202之间的被接触部分。虽然省略了图示，但凹部203在Y方向上延伸设置。在Y方向上从第1接头部200的一端到另一端而形成凹部203。凹部203例如能够通过压力加工或蚀刻而形成。
这样，如果采用具有凹部203的接头部20，则能够在接头部20中使电流路径变长。由此，能够抑制体积增大并且增大电感L2。通过增大电感L2，容易满足L1<L2的关系。
此外，封固树脂体11进入到凹部203中，产生锚固效应(anchoring effect)。由此，还能够提高封固树脂体11相对于接头部20的密接性。
另外，也可以代替凹部203而设置凸部。此外，凹凸形状并不限定于第1接头部200。可以设置在第1接头部200及第2接头部201的至少一方。例如，也可以在第2接头部201的与热沉14L相连的根部附近设置凹部203。
(第3实施方式)
本实施方式能够参照之前的实施方式。因此，关于与在之前的实施方式中表示的半导体装置10共通的部分的说明省略。
在本实施方式中，接头部20具有贯通孔。在图9中表示本实施方式的一例。在图9中，在第1接头部200的与热沉18H相连的根部附近形成有贯通孔204。贯通孔204与凹部203同样，形成在第1接头部200中的电流路径上的与焊料202之间的被接触部分。虽然省略了图示，但在第1接头部200形成有多个贯通孔204。多个贯通孔204在Y方向上具有规定的间隔而形成。贯通孔204也能够通过例如压力加工或蚀刻而形成。
这样，如果采用具有贯通孔204的接头部20，则在接头部20中能够使电流路径的宽度变窄。由此，能够抑制体积增大并且增大电感L2。通过增大电感L2，容易满足L1<L2的关系。
此外，由于封固树脂体11被填充到贯通孔204内，所以通过锚固效应，还能够提高封固树脂体11相对于接头部20的密接性。
另外，贯通孔204设置在第1接头部200及第2接头部201的至少一方即可。例如，也可以在第2接头部201的与热沉14L相连的根部附近设置贯通孔204。
将本发明依据实施方式进行了记述，但应理解的是本发明并不限定于该实施方式及构造。本发明也包含各种各样的变形例或等价范围内的变形。除此以外，各种各样的组合或形态、进而在它们中仅包含一要素、其以上或其以下的其他的组合或形态也包含在本发明的范畴或思想范围中。
在上述实施方式中，表示了将IGBT和FWD形成于同一芯片的例子，但也能够应用于分别形成于不同芯片的结构。
表示了半导体装置10具有端子16的例子，但也可以为不具有端子16的结构。此时，也可以在热沉18设置朝向发射极电极13b突出的凸部。
表示了散热面14a、18a从封固树脂体11露出的例子。但是，也能够应用于散热面14a、18a不从封固树脂体11露出的结构。表示了将封固树脂体11的一面11a、背面11b及散热面14a、18a作为切削面的例子，但并不限定于此。例如也可以使得散热面14a、18a接触于构成型腔的模具的壁面而将封固树脂体11成形。
表示了主端子21、22、23与对应的热沉14、18的散热面14a、18a相连、从封固树脂体11的一面11a或背面11b露出的例子。但是，也能够采用主端子21、22、23不从一面11a及背面11b露出而从封固树脂体11的侧面向外部突出的结构。
表示了2个半导体芯片12在一对散热板之间并联连接的例子，但并不限定于此。也能够应用于为了进一步应对大电流而将3个以上的半导体芯片12在一对散热板之间并联连接的结构。在此情况下，在一对散热板之间并联连接的3个以上的半导体芯片12之中，使得距接头部20最近的半导体芯片12与距接头部20最远的半导体芯片12之间的并联连接部的电感L1小于串联连接部26的电感L2即可。
在从Z方向的投影视中，表示了主端子21、23彼此重叠的例子。但是，也能够例如如图10的第1变形例所示那样，采用在从Z方向的投影视中主端子21、23彼此不重叠而相互离开地配置的结构。在图10中，在X方向上，在主端子21(P端子)与主端子22(O端子)之间配置有主端子23(N端子)。即，由于在主端子21的旁边配置有主端子23，所以起到显著的磁通抵消的效果。
表示了全部的半导体芯片12在X方向上排列配置、在XY平面视中沿X方向延伸的接头部20连接于热沉14L的作为半导体芯片120L、121L的排列方向的一端的侧面14b和热沉18H的作为半导体芯片120H、121H的排列方向的一端的侧面18b的例子。但是，半导体芯片12的配置及接头部20的延伸设置方向并不限定于上述例子。还能够采用全部的半导体芯片12例如在X方向上排列配置、并且在上臂10H侧和下臂10L侧在Y方向上错开的结构、即不是一列的结构。此外，也可以做成例如图11的第2变形例中表示的结构。
在图11中，半导体芯片120H、121H在X方向上排列配置，半导体芯片120L、121L在Y方向上排列配置。并且，侧面14b与X方向正交，侧面18b与Y方向正交。接头部20以平面L字状弯曲，以与两侧面14b、18b相连。即使做成这样的结构，上臂10H侧的信号端子24H也分别在相同的方向上延伸设置，并且下臂10L侧的信号端子24L也分别在相同的方向上延伸设置。因而，能够使信号端子24与外部的连接构造简化、并且抑制电流偏差及栅极的异常振荡。另外，在图11中，接头部20的路径长比连接部140H、140L、180H、180L的长度A1长。此外，连接部140H、140L、180H、180L的宽度B1比接头部20的宽度B2宽。
表示了以如下方式配置全部的半导体芯片12的例子，即：使得在上臂10H和下臂10L中，半导体芯片12的一面及背面的位置关系、即集电极电极13a与发射极电极13b的位置关系相同。但是，也能够应用于例如如图12的第3变形例所示那样、在上臂10H和下臂10L中半导体芯片12的一面及背面的位置关系为反向的结构。在图12中，半导体芯片120H、121H的集电极电极13a为热沉14H侧，半导体芯片120L、121L的集电极电极13a为热沉18L侧。
在图12中，热沉18H、18L由一片散热板构成。在该散热板中，热沉18H、18L之间的部分为接头部20。串联连接部26仅由接头部20构成。接头部20是散热板中的距接头部20较近的半导体芯片120H、120L之间的部分。因而，通过使接头部20的路径长比并联连接部140H、140L、180H、180L各自的长度A1长，能够使电感L1比电感L2小。
表示了接头部20具有与热沉18H相连的第1接头部200和与热沉14L相连的第2接头部201的例子。但是，只要具有第1接头部200及第2接头部201的至少一方就可以。例如，也能够采用仅具有第1接头部200、将从热沉18H延伸的第1接头部200连接到热沉14L的结构。

Claims (9)

1.一种半导体装置，其特征在于，
具备：
一对上臂板(14H、18H)及一对下臂板(14L、18L)，分别作为一对散热板；
作为半导体芯片的多个上臂芯片(120H、121H)以及与上述上臂芯片相同数量的下臂芯片(120L、121L)，上述半导体芯片形成有开关元件，并具有在一面及在板厚方向上与上述一面相反的背面上分别形成的主电极(13a、13b)、和在上述背面上在与上述主电极不同的位置形成的信号用的焊盘(13c)，上述一面的主电极电连接于上述一对散热板的一方，上述背面的主电极电连接于上述散热板的另一方，上述上臂芯片在与上述板厚方向正交的第1方向上排列配置，并且在上述一对上臂板之间相互并联连接，与上述一对上臂板一起构成上臂电路(10H)，上述下臂芯片在与上述板厚方向正交的第2方向上排列配置，并且在上述一对下臂板之间相互并联连接，与上述一对下臂板一起构成下臂电路(10L)；
信号端子(24)，电连接于对应的上述半导体芯片的焊盘；
接头部(20)，将上述一对上臂板中的配置在上述上臂芯片的低电位侧的上述上臂板与上述一对下臂板中的配置在上述下臂芯片的高电位侧的上述下臂板电连接；以及
封固树脂体(11)，将上述一对上臂板的至少一部分、上述一对下臂板的至少一部分、上述半导体芯片、上述接头部、以及上述信号端子的一部分一体地封固；
在与上述第1方向及上述板厚方向这两个方向正交的方向上，各上臂芯片的焊盘相对于上述背面的主电极分别形成在相同侧，并且，与各上臂芯片对应的上述信号端子分别在相同的方向上延伸设置；
在与上述第2方向及上述板厚方向这两个方向正交的方向上，各下臂芯片的焊盘相对于上述背面的主电极分别形成在相同侧，并且，与各下臂芯片对应的上述信号端子分别在相同的方向上延伸设置；
上述接头部与上述上臂板中的上述第1方向上的距上述下臂板较近侧的端部相连，并且，与上述下臂板中的上述第2方向上的距上述上臂板较近侧的端部相连；
在上述一对上臂板中将多个上述上臂芯片并联连接的并联连接部(140H、180H)的电感以及在上述一对下臂板中将多个上述下臂芯片并联连接的并联连接部(140L、180L)的电感分别小于包括上述接头部且将上述上臂电路与上述下臂电路串联连接的串联连接部(26)的电感。
2.如权利要求1所述的半导体装置，其特征在于，
上述第1方向和上述第2方向是相同的方向；
全部的上述信号端子分别在相同的方向上延伸设置。
3.如权利要求2所述的半导体装置，其特征在于，
并联连接的多个上述上臂芯片和并联连接的多个上述下臂芯片配置为一列。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
上述上臂板的并联连接部在上述第1方向上的长度以及上述下臂板的并联连接部在上述第2方向上的长度分别短于作为电流路径的上述串联连接部的路径长。
5.如权利要求4所述的半导体装置，其特征在于，
上述上臂板的并联连接部在上述第1方向上的长度以及上述下臂板的并联连接部在上述第2方向上的长度分别短于上述接头部的延伸设置长度。
6.如权利要求1～5中任一项所述的半导体装置，其特征在于，
上述上臂板的并联连接部的与上述第1方向正交的宽度以及上述下臂板的并联连接部的与上述第2方向正交的宽度分别宽于将低电位侧的上述上臂板与高电位侧的上述下臂板相连的上述接头部的与延伸设置方向正交的宽度。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，
上述上臂板的并联连接部及上述下臂板的并联连接部的各自的厚度比上述接头部的与电流的流动方向正交的厚度厚。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，
上述接头部的表面为具有凹部及凸部的至少一方的凹凸形状。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于，
上述接头部具有贯通孔(204)。
CN201780030762.8A 2016-05-20 2017-04-27 半导体装置 Active CN109417066B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016101245A JP6439750B2 (ja) 2016-05-20 2016-05-20 半導体装置
JP2016-101245 2016-05-20
PCT/JP2017/016674 WO2017199723A1 (ja) 2016-05-20 2017-04-27 半導体装置

Publications (2)

Publication Number Publication Date
CN109417066A true CN109417066A (zh) 2019-03-01
CN109417066B CN109417066B (zh) 2022-03-08

Family

ID=60325904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780030762.8A Active CN109417066B (zh) 2016-05-20 2017-04-27 半导体装置

Country Status (4)

Country Link
US (1) US10535577B2 (zh)
JP (1) JP6439750B2 (zh)
CN (1) CN109417066B (zh)
WO (1) WO2017199723A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113661567A (zh) * 2019-03-11 2021-11-16 株式会社电装 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7003641B2 (ja) * 2017-12-26 2022-01-20 株式会社デンソー 半導体モジュール及び電力変換装置
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
US10843578B2 (en) * 2019-03-22 2020-11-24 Caterpillar Inc. Configuration for battery powered electric drive load haul dump
JP2021057534A (ja) * 2019-10-01 2021-04-08 株式会社デンソー 半導体装置
FR3114725B1 (fr) * 2020-09-28 2023-11-03 Inst Polytechnique Grenoble Système électronique de puissance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278443A (en) * 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
CN103650318A (zh) * 2011-06-24 2014-03-19 日立汽车系统株式会社 功率半导体模块及使用它的电力转换装置
JP2016039206A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置の製造方法及び同半導体装置
CN105556664A (zh) * 2013-09-16 2016-05-04 株式会社电装 半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751707B2 (ja) * 1992-01-29 1998-05-18 株式会社日立製作所 半導体モジュール及びそれを使った電力変換装置
US20020024134A1 (en) 2000-08-28 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2005228851A (ja) 2004-02-12 2005-08-25 Mitsubishi Electric Corp Ｉｇｂｔモジュール
JP5557441B2 (ja) 2008-10-31 2014-07-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
JP5378293B2 (ja) 2010-04-21 2013-12-25 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP5396436B2 (ja) 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
JP5506749B2 (ja) * 2011-07-25 2014-05-28 日立オートモティブシステムズ株式会社 電力変換装置
JP5768643B2 (ja) * 2011-10-04 2015-08-26 株式会社デンソー 半導体装置およびその製造方法
JP5879238B2 (ja) 2012-09-26 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2014183638A (ja) 2013-03-19 2014-09-29 Hitachi Automotive Systems Ltd 電力変換装置
JP6117361B2 (ja) 2013-08-23 2017-04-19 日立オートモティブシステムズ株式会社 電力変換装置
JP6228888B2 (ja) 2014-04-24 2017-11-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2016004941A (ja) 2014-06-18 2016-01-12 株式会社デンソー 半導体装置及びパワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278443A (en) * 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
CN103650318A (zh) * 2011-06-24 2014-03-19 日立汽车系统株式会社 功率半导体模块及使用它的电力转换装置
CN105556664A (zh) * 2013-09-16 2016-05-04 株式会社电装 半导体装置
JP2016039206A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置の製造方法及び同半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113661567A (zh) * 2019-03-11 2021-11-16 株式会社电装 半导体装置
CN113661567B (zh) * 2019-03-11 2024-01-05 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP2017208498A (ja) 2017-11-24
WO2017199723A1 (ja) 2017-11-23
CN109417066B (zh) 2022-03-08
US10535577B2 (en) 2020-01-14
JP6439750B2 (ja) 2018-12-19
US20190088568A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN109417066A (zh) 半导体装置
CN107112294B (zh) 半导体装置以及功率模块
US10128165B2 (en) Package with vertically spaced partially encapsulated contact structures
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
US8736040B2 (en) Power module with current routing
CN106158839B (zh) 半导体器件
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
KR102316184B1 (ko) 전자 장치
CN108933116B (zh) 具有引线框的半导体封装
US11521933B2 (en) Current flow between a plurality of semiconductor chips
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US8664755B2 (en) Power module package and method for manufacturing the same
CN103117276A (zh) 功率半导体模块
US11037856B2 (en) Semiconductor chip package comprising a leadframe connected to a substrate and a semiconductor chip, and a method for fabricating the same
KR102588063B1 (ko) 대칭적으로 배열된 전원 단자를 갖는 반도체 패키지 및 그 제조 방법
CN110880488B (zh) 半导体装置及电力转换装置
CN114144965A (zh) 电路装置
US20220270988A1 (en) Electronic part and semiconductor device
WO2022168606A1 (ja) 半導体装置
US20240312877A1 (en) Semiconductor device
JP2003037245A (ja) 半導体パッケージおよびその応用装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant