CN103117276A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN103117276A
CN103117276A CN2012103535381A CN201210353538A CN103117276A CN 103117276 A CN103117276 A CN 103117276A CN 2012103535381 A CN2012103535381 A CN 2012103535381A CN 201210353538 A CN201210353538 A CN 201210353538A CN 103117276 A CN103117276 A CN 103117276A
Authority
CN
China
Prior art keywords
power semiconductor
main
main electrode
electrically connected
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103535381A
Other languages
English (en)
Other versions
CN103117276B (zh
Inventor
托马斯·杜特梅依尔
托马斯·瑙尔
乔治·布雷克
龙尼·赫姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103117276A publication Critical patent/CN103117276A/zh
Application granted granted Critical
Publication of CN103117276B publication Critical patent/CN103117276B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供了一种功率半导体模块，包括模块壳体、至少一个基板、布置在模块壳体内部并沿着横向方向一个接一个布置的N个功率半导体芯片、布置在模块壳体的外部并电连接至第一主电极的主载荷终端、以及布置在模块壳体的外部并经由辅助终端连接导体电连接至第一主电极的辅助终端。每个基板具有电介质绝缘载体以及附接到绝缘载体且包括多个导体轨道的平面顶侧金属化层。功率半导体芯片并联地电连接，每个芯片布置在顶侧金属化层上。辅助终端连接导体在一个顶侧金属化层的连接位置处连接至该顶侧金属化层。主载荷终端在横向方向上与连接位置隔开一定距离，该距离小于或等于沿着横向方向发生在功率半导体芯片中的任意相邻的两个之间的最小重复距离。

Description

功率半导体模块
技术领域
本发明涉及半导体模块。
背景技术
电力电子模块是用于电力电子回路中的半导体模块。电力电子模块通常用于车辆、铁路以及工业应用中，例如用于逆变器或整流器中。同样地，它们在能量发生和传递的形式中也发现了应用。容纳于电力电子模块中的半导体器件可以包括例如半导体芯片，包括晶体管、绝缘栅（IGBT）、金属氧化物场效应晶体管（MOSFET）、结型场效应晶体管（JFET）、闸流管（thyristor）、或者二极管。这些半导体器件可以随着它们的电压和电流处理能力而改变。
这些半导体器件中的每一个都具有第一主电极、第二主电极、以及形成在第一主电极与第二主电极之间的载荷路径。例如，第一和第二主电极分别可以是漏极和源极、源极和漏极、发射极和集电极、集电极和发射极、阳极和阴极、或者阴极和阳极。
这些半导体器件中的许多另外地具有用于控制通过相应器件的载荷路径的电流的控制电极。这种半导体器件也称作可控制半导体器件。
为了提高切换能力，两个或更多个可控制半导体器件可以以单个半导体芯片的形式布置在共用的模块壳体中并且并联地电连接。为此，第一主电极在模块壳体的内部并联地电连接并且连接至至少一个共用的外部第一主载荷终端。第二主电极也在模块壳体的内部并联地电连接并且连接至共用的外部第二主载荷终端。此外，控制电极在模块壳体的内部并联地电连接并且连接至共用的控制终端。在本发明的意义上，终端如果布置在模块壳体的外部便被称作“外部”终端。
此外，可控制半导体器件中的每一个，以及因此，相应的半导体芯片中的每一个可经由与相应的可控制半导体芯片的控制电极一起使用的辅助接触在其相应的第一主载荷电极处连接，以便提供具有用于控制通过载荷路径的电流的控制电压的半导体芯片。为此，并联连接的半导体芯片的辅助接触也在模块壳体的内部相互连接并且连接至共用的外部辅助终端。
在操作过程中，用于控制所有的并联半导体芯片的控制电压施加在外部辅助终端与外部控制终端之间，并且利用模块壳体内部的任意布线分配到单个半导体芯片。
特别地，在通过载荷路径的高电流处，由于布线的不可避免的欧姆电阻，电位沿着电连接第一主载荷终端的布线可能下降。这致使不同的半导体芯片需要不同的控制电压以便接通，即，以便将相应的载荷路径从电阻断状态切换到高导电状态。
然而，这可能造成不同的半导体芯片不会共用地并且同时地接通或断开。在最坏的情形中，可能发生的是，在所有的半导体芯片都趋于共用地接通或断开的切换事件的过程中，其中一些半导体芯片保持处于它们先前的断开或接通状态。因此，半导体芯片中的传导的那些，即处于接通状态的半导体芯片，被要求承载通过模块的总电流。
因此，存在改进半导体模块的需要。
发明内容
根据一个实施方式，半导体模块包括模块壳体、至少一个基板、布置在模块壳体内部并沿着横向方向一个接一个地布置的N个（至少两个）可控制的功率半导体芯片、布置在模块壳体外部并电连接至第一主电极的单个主载荷终端、以及布置在模块壳体外部并经由辅助终端连接导体电连接至第一主电极的辅助终端。至少两个可控制的功率半导体芯片中的N可以是奇数或偶数。此外，N大于或等于2，并且可以大于或等于3，大于或等于4，大于或等于5，或者大于或等于6。
所述至少一个基板中的每个具有电介质绝缘载体以及附接到绝缘载体且包括多个导体轨道的平面顶侧金属化层。
N个可控制的功率半导体芯片中的每个布置在基板中的一个的顶侧金属化层上并且包括第一主电极、第二主电极、形成在第一主电极与第二主电极之间的载荷路径、以及用于控制通过载荷路径的电流的控制电极。于是，第一主电极彼此电连接，第二主电极彼此电连接，并且控制电极彼此电连接。
辅助终端连接导体在所述至少一个顶侧金属化层中的一个的连接位置处连接至该顶侧金属化层。主载荷终端在横向方向上与该连接位置隔开一定距离，该距离小于或等于沿着横向方向发生在功率半导体芯片中的任意相邻是两个之间的最小重复距离。
根据另一实施方式，半导体模块包括模块壳体、至少一个基板、布置在模块壳体内部并沿着横向方向一个接一个地布置的N个（至少两个）可控制的功率半导体芯片、布置在模块壳体外部的两个第一主载荷终端、布置在模块壳体的外部并电连接至第二主电极的第二主载荷终端、以及布置在单元壳体的外部并经由辅助终端连接导体电连接至第一主电极的辅助终端，其中，第一主载荷终端中的第一个经由第一主终端连接导体电连接至第一主电极，并且第一主载荷终端中的第二个经由第二主终端连接导体电连接至第一主电极。
所述至少一个基板中的每个具有电介质绝缘载体以及附接到绝缘载体且包括多个导体轨道的平面顶侧金属化层。
N个可控制的功率半导体芯片中的每个布置在基板中的一个的顶侧金属化层上并且包括第一主电极、第二主电极、形成在第一主电极与第二主电极之间的载荷路径、以及用于控制通过载荷路径的电流的控制电极。于是，第一主电极彼此电连接，第二主电极彼此电连接，并且控制电极彼此电连接。
辅助终端连接导体在所述至少一个顶侧金属化层中的一个的连接位置处连接至该顶侧金属化层。
该模块被构造为使得如果第一主载荷终端都在模块壳体的外部短路，那么欧姆载荷的第一终端便连接至两个第一主载荷终端，第一供电电位连接至欧姆载荷的第二终端，第二供电电位连接至第二主载荷终端，每个功率半导体芯片完全地接通，使得通过每个功率半导体芯片的载荷路径确定由第一和第二供电电位导致的电流，并且确定通过欧姆载荷的总电流，该总电流是通过第一主终端连接导体的第一部分电流与通过第二主终端连接导体的第二部分电流的总和，其中第一部分电流大于第二部分电流。
第一主载荷终端在横向方向上与连接位置隔开一定距离，该距离小于或等于沿着横向方向发生在功率半导体芯片中的任意相邻的两个之间的最小重复距离。
在阅读以下的详细描述并且观看附图之后，本领域技术人员将认识到其他的特征和优点。
附图说明
参照下面的附图和描述可以更好地理解本发明。附图中的元件不是必须按比例绘制，而是重点放在示出本发明的原理上。此外，在附图中，相同的附图标记表示相应的部分。附图中：
图1是具有布置在模块壳体外部并且电连接至第一主电极的单个主载荷终端的半导体模块的电路图；
图2是通过根据图1中的电路图的半导体模块的竖直截面；
图3是可控制半导体芯片的立体图；
图4是图2中的基板以及布置于其上的半导体芯片的截面的俯视图；
图5是通过根据图1中的电路图的半导体模块的竖直截面，其中半导体芯片布置在多于一个的基板上；
图6是具有布置在模块壳体外部并且电连接至第一主电极的两个主载荷终端的半导体模块的电路图；
图7是通过根据图6中的电路图的半导体模块的竖直截面；以及
图8是图7中的基板以及布置于其上的半导体芯片的截面的俯视图。
具体实施方式
在下面详细的描述中，参照附图，附图形成了描述的一部分，并且通过描述可以实践本发明的具体实施方式的方式示出。在这个方面，参照附图的方位来使用方向性术语，诸如“顶部”、“底部”、“前方”、“后方”、“首部”、“尾部”等。因为实施方式的元件可以定位在多个不同的方位，所以方向性术语用于描述的目的，并且不以任何方式限定。应该理解，可以使用其它实施方式，并且在不偏离本发明的范围的情况下，可以做出结构或逻辑上的改变。因此，以下的详细描述不认为是限制意义上的，并且本发明的范围由所附权利要求限定。应该理解，除非另外具体地指明，否则本文中所描述的各个示例性实施方式的特征可以相互结合。
现在参照图1至图4，图1中示出了半导体模块100的电路图。图2是通过根据图1中的电路图的示例性半导体模块100的竖直截面，并且图4是图2中的基板2以及布置于其上的半导体芯片T1...T6的截面的俯视图。
在图1中，模块壳体6以虚线矩形示意性示出。图1中的电路图包括多个电路节点。然而，传统的电路节点通过填充圆圈标记，一些电路节点标记为填充矩形。这些填充矩形表示相应的电路节点可以位于基板2的顶侧金属化层21上（参见图2和图4）。
基板2具有电介质绝缘载体20、附接到绝缘载体20的图案化平面顶侧金属化层21，并且该顶侧金属化层包括多条传导迹线211、212、213、214。在远离顶侧金属化层21的一侧上，平面底部金属化层22附接到绝缘载体20。可选地，绝缘载体20可以由陶瓷制成，如Al2O3（氧化铝）、AlN（氮化铝）、BeO（氧化铍）、SiC（碳化硅）等。金属化层21和22可以由铜、铝、铜或铝的合金制成，或者包含这些材料中的一种，或者由任何其它高导电材料或材料化合物制成。例如，基板2可以是DCB基板（DCB=直接敷铜）、AMB基板（AMB=活性金属钎焊）、或者DAB基板（DAB=直接敷铝）。可选地，顶侧金属化层21和/或底部金属化层22可以薄薄地涂覆以至少一个薄层，该薄层包含或包括以下材料中的一种或多种，以便改进可焊性：银、NiAu、NiPd、NiPdAu。基板2利用例如硅树脂的弹性粘合剂7接合至壳体。
在基板2上，N个（至少两个）可控制的功率半导体芯片T1...T6布置在模块壳体6的内部并且沿着横向方向r一个接一个地布置。在示出的实施方式中，功率半导体芯片T1...T6布置在一行中。然而，在其它实施方式中，功率半导体芯片T1...T6中的一个或多个可以垂直于横向方向r交错布置。
功率半导体芯片T1...T6中的任意相邻的两个沿着横向方向r相互隔开以一定的重复距离dr。在示出的实施方式中，任意相邻的两个功率半导体芯片T1...T6之间的重复距离dr是相同的。替换地，可以采用不同的重复距离dr。在任何情形中，可以确定所有重复距离dr中的最小的那个（将在后面使用）。
图3示意性示出了半导体芯片T1...T6，每个半导体芯片具有半导体本体10、第一主电极E1...E6、第二主电极C1...C6、形成在第一主电极E1...E6与第二主电极C1...C6之间的载荷路径、以及用于控制通过载荷路径的电流的控制电极G1...G6。以虚线示出了隐藏的第二主电极C1...C6以及半导体本体10中的一些隐藏边缘。
如所示，半导体芯片T1...T6可以设计为相应的第一和第二主电极E1...E6，C1...C6布置在相应的半导体本体10的相对侧面上的垂直功率半导体芯片。相应的控制电极Gx布置在半导体本体10的与相应的第一主电极E1...E6相同的侧面上。在其它实施方式中，第一和第二主电极E1...E6，C1...C6可以布置在半导体本体10的相同侧面上。
N个可控制的功率半导体芯片T1...T6中的每个都布置在基板2的顶侧金属化层21上，在图2中以及图4的基板2的俯视图中可见。
第二主电极C1...C6通过另一导体路径211经由图案化连接层81（图2）电连接至彼此，该图案化连接层可以例如是焊料、导电粘合剂或者包含银的烧结（sintered）层。
第二主电极C1...C6通过导体路径214电连接至彼此，第二主电极C1...C6经由接合线72引线接合至该导体路径。
第一主电极E1...E6通过导体路径212电连接至彼此，主电极C1...C6经由接合线71引线接合至该导体路径。
此外，控制电极G1...G6通过导体路径213电连接至彼此，控制电极G1...G6经由接合线73引线接合至该导体路径。
在图2中，接合线71、72、73被取消（suppressed）。替代或者除了接合线71、72、73以外，可以使用任何其他的导电连接元件。接合线72形成辅助电极。
导体路径211、212、213和214中的每个都可以相互独立地是顶侧金属化层21的一部分或者包括顶侧金属化层21的一部分。在图2中，导体路径211、212和214隐藏在导体路径213的后面。
单个主载荷终端E主布置在模块壳体6的外部并且通过第一主终端连接导体1电连接至第一主电极E1...E6。第二主载荷终端C主布置在模块壳体6的外部并且通过第二主终端连接导体2电连接至第二主电极C1...C6。如图2中所示，第一和第二主终端连接导体1、2都可以形成为母线。然而，此外可以使用任何其他适当的导电元件。如在图4的俯视图中所示，母线1在导体轨道211上具有多个连接区域15，在此处该母线电连接至导体轨道211。类似地，母线2在导体轨道212上具有多个连接区域25，在此处该母线电连接至导体轨道212。此外还指示出第一主载荷终端E主的位置。
控制终端G主布置在模块壳体6的外部并经由控制终端连接导体3电连接至控制电极G1...G6，并且辅助终端E辅布置在模块壳体6的外部并经由辅助终端连接导体4电连接至第一主电极E1...E6。
如从图2中可见，第一主终端连接器1和主载荷终端E主可以可选地由一件制成。以相同的方式，第二主终端连接器2和主载荷终端C主可以可选地由一件制成。进而，控制终端连接导体3和控制终端G主可以可选地由一件制成。此外，辅助终端连接导体4和辅助终端E辅可以可选地由一件制成。
辅助终端连接导体4可以是插入套筒75（图2）中的接触引脚，该套筒通过连接层81电连接至顶侧金属化层21，该连接层可以例如是焊料或导电粘合剂。然而，在其它实施方式中，辅助终端连接导体4可以是直的或弯曲的金属片、引线、接合引线、接合带、接触弹簧等。
辅助终端连接导体4在导体路径214上的连接位置5（参见图4，虚线圆圈）连接至至少一个顶侧金属化层21。可选地，导体路径214可以完全地（如图4中所示）、大致地或者部分地沿着横向方向r延伸。
为了减小上述的尤其在高电流处发生的电位下降，主载荷终端E主在横向方向r上与连接位置5隔开距离d1，该距离小于或等于沿着横向方向r发生在功率半导体芯片T1...T6中的任意相邻的两个之间的最小重复距离dr。
图5中示出了根据图1中的电路图的功率半导体模块100的另一实施方式。除了具有通过使用接合线74电连接的三个单独的基板2而不是仅有单个基板以外，图5中的功率半导体模块100与图1和图2中的功率半导体模块100相同。然而，基板的数量也可以是2、4或者多于4。
这些基板2中的每个都具有带有平面图案化顶侧金属化层21以及可选的平面底部金属化层22的绝缘载体20。图5的基板2中的每个都可以以与图2中的基板2相同的方式设计。这特别适用于绝缘载体20以及金属化层21和22。
现在参照图6，示出了连接至欧姆载荷30且连接至供电电位（electricsupply potential）U1和U2的半导体模块100的电路图。图7是通过根据图6中的功率半导体模块100的截面。根据图1，以填充矩形标记的电路节点表示相应的电路节点可以位于其中一个基板2的顶侧金属化层21上。
与图1中的功率半导体模块100相比，图6中的功率半导体模块100具有两个布置在模块壳体6的外部并电连接至第一主电极E1...E6的第一主载荷终端E主1和E主2，而不是仅有单个布置在模块壳体6的外部并电连接至第一主电极E1...E6的主载荷终端E主。第一主载荷终端E主1和E主2分别经由主终端连接导体11和12电连接至第一主电极E1...E6。
在模块壳体6的外部，第一主载荷终端E主1和E主2经由短路连接器13短路。欧姆载荷30具有第一终端31和第二终端32。第一终端31经由短路连接器13电连接至两个第一主载荷终端E主1和E主2。
第二主载荷终端C主电连接至第一供电电位U1。欧姆载荷30的第二终端32电连接至与第一供电电位U1不同的第二供电电位U2。功率半导体芯片T1...T6中的每个通过施加在辅助终端E辅与控制终端G主之间的适当的控制信号（未示出）完全地接通，使得通过每个功率半导体芯片T1...T6的载荷路径确定由第一和第二供电电位U1、U2导致的电流。
因此，确定通过欧姆载荷30的总电流I，该总电流是通过第一主终端连接导体11的第一部分电流I11与通过第二主终端连接导体12的第二部分电流I12的总和。
为了减小上述的尤其在高电流处发生的电位下降，选择连接位置5，使得沿着横向方向r到第一主载荷终端E主1和E主2中的其中一个具有很小的距离d1，所述其中一个第一主载荷终端在主终端连接导体11和12中的传导部分电流I11和I12中的较大电流的那个处终止。
假设第一部分电流I11大于第二部分电流I12，则连接位置5设置为使得第一主载荷终端E主1与连接位置5之间的沿着横向方向r的距离d1小于或等于沿着横向方向r发生在功率半导体芯片T1...T6中的任意相邻的两个之间的最小重复距离dr。
如果另外地，第二部分电流I12大于第一部分电流I11，则连接位置5设置为使得第二主载荷终端E主2与连接位置5之间的沿着横向方向r的距离d1小于或等于沿着横向方向r发生在功率半导体芯片T1...T6中的任意相邻的两个之间的最小重复距离dr。
图8的俯视图与图4的俯视图相同，区别在于图8示出了两个第一主载荷接触E主1和E主2的位置，而不是仅有单个主载荷接触E主。
尽管在所描述的实施方式中可控制的半导体芯片T1...T6是IGBT，但还可以替代地使用任何其它种类的半导体芯片，如任意的晶体管、金属氧化物场效应晶体管（MOSFET）、结型场效应晶体管（JFET）或闸流管。
空间相对关系术语，诸如“下方”、“以下”、“下部”、“上方”、“上部”等，是为了容易描述而使用的，以说明一个元件相对于第二元件的定位。这些术语意在涵盖该装置的除了附图中描述的这些不同方位以外的不同方位。
此外，还使用诸如“第一”、“第二”等的术语来描述各种元件、区域、部分等并且也不旨在限定。贯穿本说明书，相同的术语表示相同的元件。
如本文中所使用的，术语“具有”、“包含”、“包括”等是开放性术语，表明存在所述的元件或特征，但不排除附加的元件或特征。除非文中清楚地另有指明，冠词“一”、“一个”和“该”旨在包括复数形式和单数形式。
考虑到上面的变型和应用的范围，应该理解，本发明不限于上面的描述，也不限于附图。而是，本发明仅由所附权利要求以及它们的法律等同物限定。

Claims (14)

1.一种功率半导体模块，包括：
模块壳体；
至少一个基板，具有电介质绝缘载体以及附接到所述绝缘载体且包括多个导体轨道的平面顶侧金属化层；
N个，至少两个可控制的功率半导体芯片，布置在所述模块壳体的内部并沿着横向方向一个接一个地布置，其中，所述N个可控制的功率半导体芯片中的每个布置在所述至少一个基板中的一个的顶侧金属化层上并且包括第一主电极、第二主电极、形成在所述第一主电极与所述第二主电极之间的载荷路径、以及用于控制通过所述载荷路径的电流的控制电极，并且其中，所述第一主电极彼此电连接，所述第二主电极彼此电连接，并且所述控制电极彼此电连接；
单个主载荷终端，布置在所述模块壳体的外部并电连接至所述第一主电极；
辅助终端，布置在所述模块壳体的外部并经由辅助终端连接导体电连接至所述第一主电极，所述辅助终端连接导体在所述至少一个顶侧金属化层中的一个的连接位置处连接至该顶侧金属化层；并且
其中，所述主载荷终端在横向方向上与所述连接位置隔开一定距离，所述距离小于或等于沿着所述横向方向发生在所述功率半导体芯片中的任意相邻的两个之间的最小重复距离。
2.根据权利要求1所述的功率半导体模块，其中，N≥3。
3.根据权利要求1所述的功率半导体模块，其中，N是奇数。
4.根据权利要求1所述的功率半导体模块，其中，N是偶数。
5.根据权利要求1所述的功率半导体模块，其中，所述功率半导体模块具有单个基板。
6.根据权利要求1所述的功率半导体模块，其中，所述功率半导体模块具有至少两个基板。
7.根据权利要求1所述的半导体模块，其中，一个、多个或每个基板的所述绝缘载体由陶瓷材料制成。
8.一种功率半导体模块，包括：
模块壳体；
至少一个基板，具有电介质绝缘载体以及附接到所述绝缘载体且包括多个导体轨道的平面顶侧金属化层；
N个，至少两个可控制的功率半导体芯片，布置在所述模块壳体的内部并沿着横向方向一个接一个地布置，其中，所述N个可控制的功率半导体芯片中的每个布置在所述至少一个基板中的一个的顶侧金属化层上并且包括第一主电极、第二主电极、形成在所述第一主电极与所述第二主电极之间的载荷路径、以及用于控制通过所述载荷路径的电流的控制电极，并且其中，所述第一主电极彼此电连接，所述第二主电极彼此电连接，并且所述控制电极彼此电连接；
两个第一主载荷终端，布置在所述模块壳体的外部，其中，所述第一主载荷终端中的第一个经由第一主终端连接导体电连接至所述第一主电极，并且所述第一主载荷终端中的第二个经由第二主终端连接导体电连接至所述第一主电极；
第二主载荷终端，布置在所述模块壳体的外部并电连接至所述第二主电极；
辅助终端，布置在所述模块壳体的外部并经由辅助终端连接导体电连接至所述第一主电极；
其中，所述辅助终端连接导体在所述至少一个顶侧金属化层中的一个的连接位置处连接至该顶侧金属化层；
其中，所述模块被构造为使得如果所述第一主载荷终端都在所述模块壳体的外部短路，则：
欧姆载荷的第一终端连接至所述两个第一主载荷终端；
第一供电电位连接至所述欧姆载荷的第二终端；
第二供电电位连接至所述第二主载荷终端；以及
每个所述功率半导体芯片完全地接通，使得通过每个所述功率半导体芯片的所述载荷路径确定由所述第一供电电位和所述第二供电电位导致的电流；
其中，确定通过所述欧姆载荷的总电流，所述总电流是通过所述第一主终端连接导体的第一部分电流与通过所述第二主终端连接导体的第二部分电流的总和，所述第一部分电流大于所述第二部分电流；并且
其中，所述第一主载荷终端在横向方向上与所述连接位置隔开一定距离，所述距离小于或等于沿着所述横向方向发生在所述功率半导体芯片中的任意相邻的两个之间的最小重复距离。
9.根据权利要求8所述的功率半导体模块，其中，N≥3。
10.根据权利要求8所述的功率半导体模块，其中，N是奇数。
11.根据权利要求8所述的功率半导体模块，其中，N是偶数。
12.根据权利要求8所述的功率半导体模块，其中，所述功率半导体模块具有单个基板。
13.根据权利要求8所述的功率半导体模块，其中，所述功率半导体模块具有至少两个基板。
14.根据权利要求8所述的半导体模块，其中，一个、多个或每个基板的所述绝缘载体由陶瓷材料制成。
CN201210353538.1A 2011-09-30 2012-09-20 功率半导体模块 Expired - Fee Related CN103117276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/249,427 US8405206B1 (en) 2011-09-30 2011-09-30 Low-inductive semiconductor module
US13/249,427 2011-09-30

Publications (2)

Publication Number Publication Date
CN103117276A true CN103117276A (zh) 2013-05-22
CN103117276B CN103117276B (zh) 2015-09-09

Family

ID=47878831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210353538.1A Expired - Fee Related CN103117276B (zh) 2011-09-30 2012-09-20 功率半导体模块

Country Status (3)

Country Link
US (1) US8405206B1 (zh)
CN (1) CN103117276B (zh)
DE (1) DE102012217624A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979337A (zh) * 2014-04-03 2015-10-14 丹佛斯硅动力股份有限公司 功率半导体模块
CN105514072A (zh) * 2016-01-29 2016-04-20 南京银茂微电子制造有限公司 功率模块低电感引线端子
CN109216313A (zh) * 2017-07-02 2019-01-15 英飞凌科技股份有限公司 具有包括钎焊的导电层的芯片载体的模制封装
CN110050339A (zh) * 2016-12-16 2019-07-23 Abb瑞士股份有限公司 具有低栅极通路电感的功率半导体模块
CN113728428A (zh) * 2019-05-14 2021-11-30 日立能源瑞士股份公司 具有低电感栅极交叉的功率半导体模块

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554303B2 (ja) * 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
JP6326038B2 (ja) * 2015-12-24 2018-05-16 太陽誘電株式会社 電気回路装置
WO2017169693A1 (ja) * 2016-04-01 2017-10-05 三菱電機株式会社 半導体モジュール
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
DE102018204408B4 (de) 2018-03-22 2022-05-05 Danfoss Silicon Power Gmbh Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist
DE102022203675A1 (de) 2022-04-12 2023-10-12 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172139A (ja) * 1995-12-20 1997-06-30 Mitsubishi Electric Corp 半導体装置
CN1510744A (zh) * 2002-12-25 2004-07-07 ������������ʽ���� 功率模块
CN1753177A (zh) * 2004-09-22 2006-03-29 富士电机电子设备技术株式会社 功率半导体模块及其制造方法
EP1174992B1 (en) * 2000-07-21 2006-04-26 Hitachi, Ltd. Semiconductor apparatus, power converter and automobile
US7242584B2 (en) * 2002-12-14 2007-07-10 Semikron Elekronik Gmbh & Co. Kg Housing for power semiconductor modules

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
JP3633432B2 (ja) * 2000-03-30 2005-03-30 株式会社日立製作所 半導体装置及び電力変換装置
WO2001082376A1 (fr) * 2000-04-25 2001-11-01 Kabushiki Kaisha Toyota Jidoshokki Dispositif a semi-conducteur
JP4066644B2 (ja) * 2001-11-26 2008-03-26 株式会社豊田自動織機 半導体装置、半導体装置の配線方法
DE102004027185B4 (de) * 2004-06-03 2008-08-28 Infineon Technologies Ag Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172139A (ja) * 1995-12-20 1997-06-30 Mitsubishi Electric Corp 半導体装置
EP1174992B1 (en) * 2000-07-21 2006-04-26 Hitachi, Ltd. Semiconductor apparatus, power converter and automobile
US7242584B2 (en) * 2002-12-14 2007-07-10 Semikron Elekronik Gmbh & Co. Kg Housing for power semiconductor modules
CN1510744A (zh) * 2002-12-25 2004-07-07 ������������ʽ���� 功率模块
CN1753177A (zh) * 2004-09-22 2006-03-29 富士电机电子设备技术株式会社 功率半导体模块及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979337A (zh) * 2014-04-03 2015-10-14 丹佛斯硅动力股份有限公司 功率半导体模块
CN105514072A (zh) * 2016-01-29 2016-04-20 南京银茂微电子制造有限公司 功率模块低电感引线端子
CN110050339A (zh) * 2016-12-16 2019-07-23 Abb瑞士股份有限公司 具有低栅极通路电感的功率半导体模块
CN110050339B (zh) * 2016-12-16 2023-12-22 日立能源有限公司 具有低栅极通路电感的功率半导体模块
CN109216313A (zh) * 2017-07-02 2019-01-15 英飞凌科技股份有限公司 具有包括钎焊的导电层的芯片载体的模制封装
CN113728428A (zh) * 2019-05-14 2021-11-30 日立能源瑞士股份公司 具有低电感栅极交叉的功率半导体模块
CN113728428B (zh) * 2019-05-14 2024-04-02 日立能源有限公司 具有低电感栅极交叉的功率半导体模块

Also Published As

Publication number Publication date
US8405206B1 (en) 2013-03-26
DE102012217624A1 (de) 2013-04-04
CN103117276B (zh) 2015-09-09
US20130082373A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
CN103117276B (zh) 功率半导体模块
US11018109B2 (en) Power semiconductor module with low gate path inductance
US8987777B2 (en) Stacked half-bridge power module
CN106158839B (zh) 半导体器件
US7821128B2 (en) Power semiconductor device having lines within a housing
US8350376B2 (en) Bondwireless power module with three-dimensional current routing
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
EP3442020B1 (en) Power semiconductor module
US10049968B2 (en) Semiconductor device
US10002858B2 (en) Power transistor module
JPWO2010004802A1 (ja) 電力用半導体モジュール
US10903158B2 (en) Semiconductor arrangement having a circuit board with a patterned metallization layer
US10276386B2 (en) Signal relay board for power semiconductor modules
CN109417066B (zh) 半导体装置
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
US11538725B2 (en) Semiconductor module arrangement
US10186986B2 (en) Semiconductor arrangement with controllable semiconductor elements
CN116114052A (zh) 半导体装置
EP3376538B1 (en) Semiconductor arrangement with controllable semiconductor elements
US20220102312A1 (en) Semiconductor device
CN116325151A (zh) 电接触装置、功率半导体模块、用于制造电接触装置的方法和用于制造功率半导体模块的方法
CN116438648A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150909

Termination date: 20190920

CF01 Termination of patent right due to non-payment of annual fee