DE102004027185B4 - Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration - Google Patents

Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration Download PDF

Info

Publication number
DE102004027185B4
DE102004027185B4 DE200410027185 DE102004027185A DE102004027185B4 DE 102004027185 B4 DE102004027185 B4 DE 102004027185B4 DE 200410027185 DE200410027185 DE 200410027185 DE 102004027185 A DE102004027185 A DE 102004027185A DE 102004027185 B4 DE102004027185 B4 DE 102004027185B4
Authority
DE
Germany
Prior art keywords
semiconductor
connection
bridge
parallel
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410027185
Other languages
English (en)
Other versions
DE102004027185A1 (de
Inventor
Oliver Dr. Schilling
Thomas Passe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410027185 priority Critical patent/DE102004027185B4/de
Priority to US11/143,398 priority patent/US7279963B2/en
Publication of DE102004027185A1 publication Critical patent/DE102004027185A1/de
Application granted granted Critical
Publication of DE102004027185B4 publication Critical patent/DE102004027185B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Halbleiterbauelement mit einem ersten (10) und einem zweiten (20) Element einer Halbbrücke, die auf einem gemeinsamen, Leiterbahnen (10f, 20f, 15) aufweisenden Substrat (5) angeordnet sind, sowie mit einer ersten (1), einer zweiten (2) und einer dritten (3) Anschlusslasche, wobei
– das erste Element (10) der Halbbrücke wenigstens ein erstes Halbleiterelement (10a) und eine erstes Freilauf-Bauelement (10d) aufweist,
– das zweite Elemente (20) der Halbbrücke wenigstens ein zweites Halbleiterelement (20a) und eine zweites Freilauf-Bauelement (20d) aufweist,
– die erste Anschlusslasche (1) mit dem ersten Halbleiterelement (10a) und die zweite Anschlusslasche (2) mit dem zweiten Halbleiterelement (20a) elektrisch leitend verbunden ist,
– die erste Anschlusslasche (1) mit einer ersten Leiterbahn (10f) und die zweite Anschlusslasche (2) mit einer zweiten Leiterbahn (20f) verbunden ist, wobei die erste Leiterbahn (10f) und die zweite Leiterbahn (20f) auf derselben Seite des Substrates (5) angeordnet sind,- die erste (1) und die zweite...

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und eine Halbleiterbaugruppe mit Halbbrückenkonfiguration.
  • Derartige Halbleiterbauelemente bzw. mit solchen Halbleiterbauelementen realisierte Halbleiterbaugruppen werden beispielsweise eingesetzt, wenn hohe Ströme zu steuern, zu regeln oder vor allem zu schalten sind. Zur Minimierung von Schaltverlusten werden dabei häufig schnell schaltende Halbleiterelemente wie IGBTs, MOSFETs oder schnelle Dioden eingesetzt. Der Betrag der dabei vorkommenden differentiellen Änderung des Stromes über der Zeit kann sehr hohe Werte annehmen. Da die in einem Leiter induzierte elektrische Spannung proportional zu dem Produkt aus dessen Induktivität und der zeitlichen Änderung des ihn durchfließenden Stromes ist, kann die in dem Leiter induzierte elektrische Spannung hohe Werte annehmen.
  • In der Praxis treten dabei Spannungsspitzen auf, die die Halbleiterbauelemente belasten und gegebenenfalls sogar zerstören können.
  • Daher wird bei derartigen Halbleiterbauelementen generell versucht, ihren Aufbau so zu gestalten, dass solche Spannungsspitzen möglichst gering gehalten werden.
  • Aus der JP 2004 031 590 A1 ist ein Halbleitermodul bekannt, in dem eine metallische Basisplatte und zwei metallische Platten über einen Isolator getrennt aufeinander gestapelt sind. Die metallische Basisplatte und die zwei weiteren Metallplatten weisen jeweils einen Anschluss auf, der ebenfalls flächig ausgebildet ist und der flächig in der Ebene der jeweiligen metallischen Platte verläuft.
  • Aus der EP 0 277 546 A1 ist eine Halbleiteranordnung mit zwei Anschlussleitern bekannt, bei der ein induktivitätsarmer Aufbau dadurch erreicht wird, dass die Anschlussleiter dicht beieinander und wenigstens teilweise parallel zueinander angeordnet sind. Die Schaltungsanordnung ist allerdings noch nicht optimiert im Hinblick auf die in der Praxis verwendete Konfiguration einer Halbbrücke.
  • Schaltungsanordnungen gemäss der EP 0 277 546 A1 werden häufig beispielsweise zu Halb- oder Vollbrückenmodulen kombiniert, um hohe Lasten wie zum Beispiel Motoren, Wechselrichter oder dergleichen anzusteuern.
  • Durch die Verschaltung von zwei oder mehreren derartigen Halbleiteranordnungen entstehen weitere parasitäre Induktivitäten (Streuinduktivitäten), die ebenfalls unerwünschte Spannungsspitzen zur Folge haben können.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement und eine Halbleiterbaugruppe der eingangs genannten Art vorzustellen, deren Aufbau eine gegenüber dem Stand der Technik reduzierte Streuinduktivität aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1 und durch eine Halbleiterbaugruppe mit den Merkmalen des Anspruchs 9 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauelement weist zwei zu einer Halbbrücke miteinander verschaltete Elemente sowie eine erste, eine zweite und eine dritte Anschlusslasche auf, wobei jedes der Elemente der Halbbrücke wenigstens ein, bevorzugt steuerbares, Halbleiterelement umfasst. Die Fußpunkte der Anschlusslaschen sind so angeordnet, dass die Strompfade des Stromes vom Fußpunkt der ersten zur dritten Anschlusslasche möglichst parallel zum Strompfad des Stromes vom Fußpunkt der zweiten zur dritten Anschlusslasche verläuft und ihre Richtungen um nicht mehr als um 20° voneinander abweichen. Eine derartige Anordnung bewirkt, dass sich in einem für eine Halbbrücke typischen Umschaltvorgang die Stromrichtung kaum ändert und dadurch die Änderung des magnetischen Feldes in der Umgebung der Schaltungsanordnung beim Umschalten minimiert wird. Der geometrische Bereich, in dem es zu nennenswerten Änderungen des Magnetfeldes kommt, wird durch die erfindungsgemäße Anordnung auf das Innere der Schaltungsanordnung reduziert. Damit reduziert sich auch die beim Umschaltvorgang wirksame Streuinduktivität des Aufbaus und somit des gesamten Halbleiterbauelements.
  • Eine weitere Reduzierung der Streuinduktivität kann dadurch erreicht werden, dass der Abstand zwischen dem Strompfad von der ersten zur dritten Anschlusslasche zu dem Strompfad von der dritten zur zweiten Anschlusslasche so gering wie möglich gehalten wird. Dabei ist darauf zu achten, dass der für eine ausreichende Isolationssicherheit erforderliche Abstand nicht unterschritten wird.
  • Die bisherigen Betrachtungen sind in der Praxis vor allem für die Ebene des Substrats relevant. Darüber hinaus werden derartige Halbleiterbauelemente unter Verwendung von Anschlusslaschen nach außen kontaktiert. Die Anschlusslaschen erheben sich normalerweise deutlich über die Ebene des Substrats. Da auch sie einen nicht unerheblichen Beitrag zur Gesamtinduktivität des Halbleiterbauelements leisten, ist eine vorteilhafte Positionierung der Anschlusslaschen entscheidend, wenn möglichst geringe Streuinduktivitäten erreicht werden sollen.
  • Dies gilt insbesondere für die erste und zweite Anschlusslasche, die zum Anschluss der Spannungsversorgung vorgesehen sind. Um eine möglichst geringe Gesamt-Streuinduktivität zu erzielen ist es vorteilhaft, wenn die erste und die zweite Anschlusslasche wenigstens abschnittweise parallel und in geringem Abstand zueinander angeordnet sind. Des weiteren kann durch eine flächige Ausgestaltung der Anschlusslaschen ebenfalls eine Reduzierung der Streuinduktivität eines Halbleiterbauelementes oder einer Halbleiterbaugruppe erreicht werden.
  • Bei einer bevorzugten Ausführungsform umfasst die erste Anschlusslasche die zweite Anschlusslasche wenigstens abschnittweise in einem Winkel von wenigstens 180°.
  • Besonders bevorzugt sind dabei die erste und die zweite Anschlusslasche wenigstens abschnittweise zumindest annähernd koaxial zueinander angeordnet.
  • Die in dem Halbleiterbauelement verwendeten Halbleiterelemente sind prinzipiell beliebig. Bevorzugt werden jedoch schnell schaltende, hochspannungsfeste und steuerbare Halbleiterbauelemente wie beispielsweise IGBTs oder MOSFETs eingesetzt.
  • Das erfindungsgemäße Halbleiterbauelement kann neben Halbleiterelementen noch weitere aktive oder passive elektronische Komponenten aufweisen. Besonders wenn mit derartigen Halbleiterbauelementen induktive Lasten geschaltet werden ist es von Vorteil, die relevanten Elemente der Halbbrücke eines Halbleiterbauelements mit Dioden oder anderen Freilauf-Bauelementen zu versehen, die die Halbleiterbauelemente gegen lastseitige Induktionsspannungen schützt, indem sie als Freilaufdioden bzw. als Bauelemente wirken, die einen Freilaufbetrieb zulassen.
  • Bei einer weiteren Variante des erfindungsgemäßen Halbleiterbauelements ist ein Teil der dritten Anschlusslasche sandwichartig zwischen dem ersten und dem zweiten Halbleiterelement angeordnet. Auf diese Weise wird die für eine Verbindung des ersten Elements der Halbbrücke mit dem zweiten Element der Halbbrücke eines Halbleiterbauelements erforderliche Verbindungsleitung hinsichtlich ihrer Abmessung minimiert. Diese Verbindungsleitung besteht in dem für den sandwichartigen Aufbau verwendeten Teil der dritten Anschlusslasche.
  • Dabei ist bevorzugt die dritte Anschlusslasche unmittelbar mit dem ersten und dem zweiten Halbleiterelement elektrisch leitend verbunden.
  • Um bestimmte Komponenten des Halbleiterbauelements elektrisch miteinander zu verbinden, ist das Substrat mit Leiterbahnen versehen. Die Leiterbahnen können sowohl eine länglich gestreckte als auch ein flächige Form aufweisen.
  • Bei einem erfindungsgemäßen Halbleiterbauelement sind wenigstens zwei Elemente einer Halbbrücke zu einer Einheit zusammengefasst.
  • Um eine höhere Stromtragfähigkeit zu erzielen fist es vorteilhaft, zwei oder mehrere Halbleiterelemente und/oder Halbleiterbauelemente auf einem gemeinsamen Träger anzuordnen und elektrisch parallel zu verschalten. Um die durch die Anordnung von zwei oder mehreren Halbleiterbauelementen auf dem gemeinsamen Träger entstehenden parasitären Induktivitäten möglichst gering zu halten, kann es von Vorteil sein, bestimmte Design Regeln bei der Anwendung der Halbleiterbauelemente zu berücksichtigen.
  • Für bestimmte Konfigurationen ist es vorteilhaft, wenn zumindest die erste und zweite Anschlusslasche eines Halbleiterbauelements an dessen Rand angeordnet ist. Dadurch entsteht die Möglichkeit, zwei derartige Halbleiterbauelemente so nebeneinander anzuordnen, dass ihre ersten und zweiten Anschlusslaschen nahe beieinander liegen und so eine Vierergruppe bilden. Besonders vorteilhaft ist es dabei, wenn die Anschlusslaschen dieser Vierergruppe wenigstens abschnittweise zueinander parallel verlaufen.
  • Ein weiterer Vorteil hinsichtlich der Vermeidung parasitärer Induktivitäten ergibt sich, wenn das Paar aus den ersten Anschlusslaschen und das Paar aus den zweiten Anschlusslaschen über Kreuz angeordnet sind.
  • Um die Stromtragfähigkeit einer erfindungsgemäßen Halbleiterbaugruppe zu erhöhen, können zwei oder mehrere Halbleiterbauelemente elektrisch parallel geschaltet werden. Ebenso ist es möglich, zwei oder mehrere Halbleiterbauelemente einer Halbleiterbaugruppe elektrisch in Reihe zu schalten. Zur Herstel lung der elektrischen Verbindungen zwischen miteinander verschalteten Halbleiterbauelementen eignen sich metallische Leiterschienen, die jeweils die miteinander zu verbindenden Anschlüsse der Halbleiterbauelemente verbinden. Im Falle einer Parallelschaltung werden von den betreffenden Halbleiterbauelementen jeweils die ersten, zweiten und dritten Anschlusslaschen durch Leiterschienen miteinander verbunden.
  • Durch die Leiterschienen entstehen auf der erfindungsgemäßen Halbleiterbaugruppe ebenfalls parasitäre Induktivitäten. Diese können dadurch minimiert werden, dass wenigsten die erste und die zweite Leiterschiene im geringen Abstand zueinander parallel verlaufen.
  • Besonders bevorzugt ist eine Anordnung, bei der die dritte Leiterschiene parallel zur ersten und zweiten Leiterschiene verläuft, und bei der das Halbleiterelement zwischen der dritten Leiterschiene und dem Paar aus der ersten und zweiten Leiterschiene angeordnet ist, wobei die dritte Leiterschiene bevorzugt den Lastanschluss der Halbleiterbaugruppe darstellt.
  • Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen dargestellt und in Zeichnungen näher beschrieben.
  • Es zeigen:
  • 1 ein Ersatzschaltbild für eine Halbbrücke mit Ersatz-Induktivitäten,
  • 2 ein erfindungsgemäßes Halbleiterbauelement mit zwei Elementen einer Halbbrücke in Draufsicht,
  • 3a zwei parallel zueinander verlaufende Anschlusslaschen für die Spannungsversorgung eines erfindungsgemäßen Halbleiterbauelements in Draufsicht,
  • 3b die parallel zueinander verlaufenden Anschlusslaschen für die Spannungsversorgung gemäß 3a im Querschnitt,
  • 4 das erfindungsgemäße Halbleiterbauelement gemäß 2, bei dem die Bonddrähte, welche die Halbleiterbauelemente und die Freilaufdiode miteinander sowie mit der Peripherie verbinden, in stark unterschiedlichen Richtungen verlaufen in Draufsicht,
  • 5 eine erfindungsgemäße Halbleiterbaugruppe mit zwei auf einem gemeinsamen Träger angeordneten Halbleiterbauelementen in Draufsicht, wobei die jeweils ersten und die jeweils zweiten Anschlusslaschen über Kreuz angeordnet sind,
  • 6 ein erfindungsgemäßes Halbleiterbauelement, bei dem ein Teil der dritten Anschlusslasche sandwichartig zwischen zwei Halbleiterelementen angeordnet ist in perpektivischer Ansicht,
  • 7 einen Abschnitt einer erfindungsgemäßen Halbleiterbaugruppe mit parallel angeordneten Schienen in Schrägsicht,
  • 8 einen Vertikalschnitt durch die Halbleiterbaugruppe gemäß 7, und
  • 9 eine Draufsicht auf den Ausschnitt der erfindungsgemäßen Halbleiterbaugruppe gemäß den 7 und 8.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt das Schaltbild eines Halbleiterbauelements, das als Halbbrücke H ausgebildet ist. Die Halbbrücke H umfasst ein oberes Element 10 (Highside) und ein unteres Element 20 (Lowside). Jedes der Elemente 10, 20 der Halbbrücke H umfasst im wesentlichen ein Halbleiterelement 10a bzw. 20a. Die beiden Halbleiterelemente 10a, 20a der Halbbrücke H sind in Reihe geschaltet und beispielsweise als IGBTs oder MOSFETS ausgebildet. Bevorzugt weisen die Halbleiterelemente 10a, 20a Steueranschlüsse 10g, 20g auf, mittels derer sie so angesteuert werden, dass eines der Halbleiterelemente 10a, 20a leitet, während das jeweils andere Halbleiterelement 20a, 10a sperrt. Beim Umschalten zwischen diesen beiden Zuständen kommt es an dem Punkt W, an dem die beiden Halbleiterelemente 10a, 20a zusammengeschlossen sind, zu einem Potentialwechsel. Dieser Punkt W wird deshalb auch als Punkt wechselnden Potentials bezeichnet.
  • Zu jeder der Laststrecken der Halbleiterelemente 10a, 20a ist jeweils eine Freilaufdiode 10d bzw. 20d parallel und in Bezug auf die Polarität der an der Halbbrücke anliegenden Versorgungsspannung in Sperrrichtung geschaltet.
  • Der Punkt wechselnden Potentials W ist bevorzugt in oder zumindest nahe der Ebene angeordnet, in der sich auch die Halbleiterelemente 10a, 20a und/oder die Freilaufdioden 10d, 20d befinden.
  • Des weiteren ist ein Lastanschluss L zum Anschluss einer externen Last elektrisch leitend mit dem Punkt wechselnden Potentials verbunden.
  • Alle Anschluss- und Verbindungsleitungen einer elektrischen Schaltung weisen parasitäre Induktivitäten auf, die besonders dann unerwünscht sind, wenn über diese Leitungen schnell wechselnde Ströme fließen, da hierdurch hohe Induktionsspannungen erzeugt werden, die Halbleiterelemente 10a, 20a, 10d, 20d oder andere Bauteile des Halbleiterbauelements belasten, beschädigen oder zerstören können.
  • Die den Anschluss- bzw. Verbindungsleitungen der Schaltung innewohnenden parasitären Induktivitäten sind symbolisch jeweils durch Ersatz-Induktivitäten L1 bis L5 dargestellt.
  • 2 zeigt ein erfindungsgemäßes Halbleiterbauelement, das eine Halbbrücke aufweist, in Draufsicht. Das Halbleiterbauelement weist eine Halbbrücke mit einem ersten und einem zweiten Element 10, 20 auf, die gemäß der in 1 gezeigten Schaltung miteinander verschaltet sind. Das erste Element 10 umfasst ein beispielsweise als IGBT ausgebildetes Halbleiterelement 10a und eine Freilaufdiode 10d. Entsprechend umfasst das zweite Element 20 ein beispielsweise als IGBT ausgebildetes Halbleiterelement 20a und eine Freilaufdiode 20d.
  • Des Weiteren sind zur äußeren Kontaktierung des Halbleiterbauelements Steueranschlüsse 10g, 20g, Hilfskollektoranschlüsse 10c, 20c sowie Hilfsemitteranschlüsse 10e, 20e vorgesehen. Elektrische Verbindungen zwischen diesen Elementen werden durch Leiterbahnen 10f, 20f sowie durch Bonddrähte 10b, 20b realisiert.
  • All diese Komponenten sind auf einem Leiterbahnen 10f, 20f, 15 aufweisenden Substrat 5 angeordnet und bilden zusammen mit diesem das Halbleiterbauelement.
  • Zur äußeren Kontaktierung des Halbleiterbauelements sind eine erste 1, eine zweite 2 und eine dritte 3 Anschlusslasche vorgesehen. Alle drei Anschlusslaschen 1, 2, 3 sind bevorzugt flächig aufgebaut und jeweils mit einer der Leiterbahnen 10f, 20f, 15 kontaktiert.
  • Die erste und zweite Anschlusslasche 1, 2 dienen zur Spannungsversorgung des Halbleiterbauelements. Dabei ist die erste Anschlusslasche 1 mit dem Pluspol "+" und die zweite Anschlusslasche 2 mit dem Minus-Pol "–" einer externen, an der Halbbrücke anliegenden Spannungsversorgung verbunden. Die dritte Anschlusslasche 3 ist zum Anschluss einer externen Last vorgesehen.
  • Jede der ersten, zweiten bzw. dritten Anschlusslasche 1, 2 bzw. 3 weist einen dem Substrat 5 zugewandten Fußpunkt 1f, 2f bzw. 3f auf, an dem die Anschlusslasche 1, 2, 3 mit einer der Leiterbahnen 10f, 20f, 15 kontaktiert ist.
  • In einem üblichen Betriebszustand weist eine derartige Halbbrücke zwei Schaltzustände auf, in denen jeweils eines der beiden Halbleiterelemente aufgesteuert ist, während das andere sperrt.
  • Sperrt beispielsweise das Halbleiterelement 20a in dem einen Schaltzustand, so kommt es bei einem aufgesteuerten Halbleiterelement 10a – eine an die dritte Anschlusslasche 3 angeschlossene Last vorausgesetzt – zu einem Laststrom zwischen dem Fußpunkt 1f der ersten Anschlusslasche 1 und dem Fußpunkt 3f der dritten Anschlusslasche 3.
  • Besondere Aufmerksamkeit ist dabei Umschaltvorgängen bei einem Halbleiterelement 10a, 20a entgegenzubringen, insbesondere, wenn ein aufgesteuertes und von einem Laststrom durchflossenes Halbleiterelement abgeschaltet wird. Dies wird im folgenden beispielhaft an dem Halbleiterelement 10a erläutert.
  • Ausgangssituation der Betrachtung ist das Halbleiterelement 10a, wobei an der dritten Anschlusslasche 3 der Halbbrücke eine Last angeschlossen ist. Die Laststrecke des Halbleiterelementes 10a ist aufgesteuert, so dass der Laststrom einem Strompfad vom Fußpunkt 1f der ersten Anschlusslasche 1 über die Laststrecke zum Fußpunkt 3f der dritten Anschlusslasche 3 folgt, woraus sich eine Hauptstromrichtung I13 ergibt, die durch die Fußpunkte der ersten 1 und dritten 3 Anschlusslasche bestimmt ist.
  • Nach dem Abschalten des Halbleiterelementes 10a stellt sich durch Kommutierung ein Laststrom mit einem Strompfad ein, der ausgehendend vom Fußpunkt 2f der zweiten Anschlusslasche 2 über die Freilaufdiode 20d zum Fußpunkt 3f der dritten Anschlusslasche 3 verläuft, woraus sich eine Hauptstromrichtung I23 ergibt, die durch die Fußpunkte der zweiten 2 und dritten 3 Anschlusslasche bestimmt ist.
  • Um die in dem Halbleiterbauelement im Moment der Kommutierung wirkenden parasitären Induktivitäten möglichst gering zu halten, müssen die beiden Strompfade I13 und I23 möglichst parallel und in einem möglichst geringen Abstand zueinander verlaufen. Hierbei ist zu beachten, dass der zur Aufrechterhaltung der Isolation erforderliche Abstand nicht unterschritten wird. Besonders bei kleinen Abständen kann die Isolationsfestigkeit durch das Einbringen einer geeigneten Dielektrikums, beispielsweise einer Vergussmasse, in den zwischen den voneinander zu isolierenden Komponenten befindlichen Zwischenraum erhöht werden.
  • Um einen möglichst parallelen Verlauf der Strompfade I13 und I23 zu erreichen, ist erfindungsgemäß vorgesehen, dass die Verbindungslinie zwischen den Flächenschwerpunkten 1m und 3m der Fußpunkte 1f und 3f der ersten bzw. dritten Anschlusslasche 1 und 3 mit der Verbindungslinie zwischen den Flächenschwerpunkten 2m und 3m der Fußpunkte 2f und 3f der zweiten und dritten Anschlusslasche 2 bzw. 3 einen Winkel α von maximal 20° einschließt.
  • Dabei wird unter dem Begriff Flächenschwerpunkt einer Fläche F(x, y) der Punkt mit den Koordinaten (xs, ys) verstanden, für die gilt:
    Figure 00120001
  • Bei der Berechnung des Flächenschwerpunktes (xs, ys) des Fußpunktes 1f, 2f, 3f einer Anschlusslasche 1, 2, 3 wird dabei die Fläche F(x, y) zugrunde gelegt, mit der der betreffende Fußpunkt 1f, 2f, 3f mit seiner jeweiligen Leiterbahn 10f, 20f bzw. 15 elektrisch leitend kontaktiert ist.
  • Des weiteren ist es vorteilhaft, wenn die Verbindungslinie der Flächenschwerpunkte 4m, 5m des Halbleiterelementes 10a und der Freilaufdiode 10d mit der Verbindungslinie der Flächenschwerpunkte 6m, 7m des Halbleiterelementes 20a und der Freilaufdiode 20d einen Winkel β von maximal 20° einschließt.
  • Entsprechend der Berechnung des Flächenschwerpunktes der Fußpunkte 1f, 2f, 3f wird bei der Berechnung der Flächenschwerpunkte 4m, 5m, 6m, 7m der Halbleiterelemente 10a, 10d, 20a, 20d die Fläche F(x, y) zugrunde gelegt, mit der das betreffende Halbleiterelement 10a, 10d, 20a, 20d mit seiner jeweiligen Leiterbahn 10f, 10f, 15w bzw. 15w elektrisch leitend kontaktiert ist.
  • Analog zu diesen Überlegungen sind die für die Spannungsversorgung vorgesehenen Anschlusslaschen 1, 2 in einem möglichst geringen Abstand, der bevorzugt weniger als 3,0 mm beträgt, und parallel zueinander angeordnet.
  • Eine weitere Verringerung der parasitären Induktivitäten kann dadurch erreicht werden, dass der Punkt W des wechselnden Potentials, der in diesem Ausführungsbeispiel auf der Leiterbahn 15 lokalisiert ist, möglichst in derselben Ebene wie die Halbleiterelemente 10a, 20a oder zumindest in nur geringem Abstand von dieser Ebene angeordnet ist.
  • Eine bevorzugte Ausführungsform betreffend die relative Anordnung von der ersten zur zweiten Anschlusslasche 1, 2 ist in den 3a und 3b dargestellt. 3a zeigt eine Draufsicht auf den relevanten Abschnitt eines Halbleiterbau elements, während 3b einen Vertikalschnitt durch denselben Abschnitt darstellt.
  • Die erste bzw. zweite Anschlusslasche 1 bzw. 2 sind mit ihren Fußpunkten 1f bzw. 2f mit Leiterbahnen 10f bzw. 20f kontaktiert, die auf einem Träger 5 angeordnet sind. Beide Anschlusslaschen 1, 2 verlaufen abgesehen von ihren dem Substrat 5 zugewandten Fußpunkten 1f, 2f parallel und näherungsweise koaxial. Dabei umschließt die erste Anschlusslasche 1 die zweite Anschlusslasche (2) in einem Winkel von mehr als 180°.
  • Eine weitere Maßnahme zur Verringerung der Gesamtinduktivität eines Halbleiterbauelements ist in dem Halbleiterbauelement gemäß 4 gezeigt. Der Grundaufbau dieses Halbleiterbauelements entspricht dem Halbleiterbauelement gemäß 2. Der wesentliche Unterschied zu diesem besteht in der flächigeren Bondung der Halbleiterelemente 10a, 20a und der Freilaufdioden 10d, 20d. Dies wird dadurch erreicht, dass sich die Bonddrähte 10b, 20b nicht in einer Vorzugsrichtung erstrecken, sondern verschiedene, möglichst gleich verteilte Richtungen aufweisen. Um dies zu verdeutlichen, wurden gegenüber dem Halbleiterbauelement gemäß 2 weitere Bonddrähte 10h, 20h hinzugefügt, die sich in einer deutlich anderen Richtung erstrecken als die Bonddrähte 10b, 20b.
  • In bestimmten Anwendungsfällen ist es vorteilhaft, zwei oder mehrere Halbleiterelemente auf einem Substrat so anzuordnen, dass eine erfindungsgemäße Halbleiterbaugruppe entsteht. Auf diese Weise können komplexe Schaltungsstrukturen realisiert werden. Insbesondere ist eine Erhöhung der Stromtragfähigkeit durch Parallelschalten zweier oder mehrerer Halbleiterbauelemente möglich.
  • Der Ausschnitt einer derartigen Halbleiterbaugruppe ist in 5 dargestellt. Auf einem gemeinsamen Substrat 5 sind zwei Halbleiterbauelemente 100a und 100b angeordnet. Ihr Auf bau kann beispielsweise dem in den 2 oder 4 gezeigten Aufbau und ihre elektrische Verschaltung der in 1 gezeigten Schaltung entsprechen. Aus Gründen der Übersichtlichkeit sind lediglich die ersten 1a, 1b, die zweiten 2a, 2b und die dritten 3a, 3b Anschlusslaschen der Halbleiterelemente 100a, 100b dargestellt. Außerdem sind noch Leiterbahnen in Form von Metallisierungen des Substrates 5 schematisch angedeutet, wobei die zur Isolation zwischen verschiedenen Leiterbahnen erforderlichen Abstände nicht dargestellt sind.
  • Die Halbleiterbauelemente 100a, 100b sind so nebeneinander auf dem gemeinsamen Substrat 5 angeordnet, dass ihre ersten 1a, 1b und ihre zweiten 2a, 2b Anschlusslaschen jeweils nahe des dem anderen Halbleiterelement 100b, 100a zugewandten Rand des Halbleiterbauelements 100a, 100b positioniert sind. Dadurch bilden die ersten und zweiten Anschlusslaschen 1a, 1b, 2a, 2b eine Vierergruppe. Außerdem verlaufen die Anschlusslaschen 1a, 1b, 2a, 2b der Vierergruppe größtenteils parallel. Ihr Abstand ist sehr gering, wobei der zur Aufrechterhaltung der Isolationsfestigkeit erforderliche Mindestabstand nicht unterschritten werden darf.
  • Besonders vorteilhaft ist es, wenn die über Kreuz angeordneten ersten und zweiten Anschlusslaschen 1a, 1b, 2a, 2b dieser Vierergruppe jeweils dieselbe Polarität aufweisen. In diesem Fall kompensieren sich die durch die zeitliche Veränderung der Lastströme hervorgerufenen Änderungen des magnetischen Feldes wenigstens teilweise.
  • Ein bevorzugtes Ausführungsbeispiel eines eine Halbbrücke umfassenden Halbleiterbauelements zeigt 6 in perspektivischer Ansicht. Auf einem Substrat 5 sind voneinander unabhängige Leiterbahnen 10f, 20f, 15 angeordnet. Die Leiterbahnen 10f, 20f, 15 sind flächig ausgebildet. Alle drei Anschlusslaschen 1, 2, 3 sind ebenfalls flächig ausgebildet und verlaufen im wesentlichen parallel. Jede Anschlusslasche 1, 2 bzw. 3 weist auf ihrer dem Substrat 5 zugewandten Seite einen Fuß punkt 1f, 2f bzw. 3f auf, der mit genau einer der Leiterflächen 10f, 20f bzw. 15 elektrisch kontaktiert ist. Die erste und die zweite Anschlusslasche 1, 2 sind zum Anschluss einer externen Spannungsversorgung vorgesehen. Um ihre Induktivität so gering wie möglich zu halten, ist ihr Abstand so gering wie möglich gewählt, ohne den für eine ausreichende Isolationsfestigkeit erforderlichen Mindestabstand zu unterschreiten.
  • Ein Abschnitt bzw. ein Ende der dritten Anschlusslasche 3 ist sandwichartig zwischen zwei Halbleiterelementen 10a, 20a angeordnet. Beide Halbleiterelemente 10a, 20a sind flächig ausgebildet. Das Halbleiterelement 20a des unteren Elementes (Lowside) der Halbbrücke ist auf seiner dem Substrat abgewandten Seite mit der zweiten Anschlusslasche 2 elektrisch leitend kontaktiert. Das Halbleiterelement 10a ist dem oberen Element (Highside) der Halbbrücke zugeordnet und auf seiner dem Substrat zugewandten Seite über die Leiterbahn 10f mittelbar mit dem Fußpunkt 1f der ersten Anschlusslasche 1 elektrisch leitend kontaktiert. Ein Ende der dritten Anschlusslasche 3 ist zum Anschluss einer externen Last vorgesehenen.
  • Die besonders geringe Gesamtinduktivität dieses Halbleiterbauelements beruht insbesondere auf der geringen Länge der Verbindungsleitung zwischen den Halbleiterelementen 10a und 20a. Die Induktivität dieser Verbindungsleitung entspricht der Summe der Ersatz-Induktivitäten L2 und L3 aus 1 und kann bei dieser Schaltungsanordnung vernachlässigt werden.
  • Bei dieser Art des Aufbaus muss ein Großteil der in den Halbleiterelementen 10a, 20a anfallenden Wärme über die Anschlusslaschen 2 bzw. 3 abgeleitet werden. Diese sind daher thermisch gut leitend ausgebildet und stehen sowohl mit den jeweiligen Metallisierungen 20f bzw. 15 als auch mit den Halbleiterelementen 20a bzw. 20a und 10a in gutem thermischem Kontakt.
  • Des weiteren sind auch bei diesem Ausführungsbeispiel die zur Spannungsversorgung vorgesehenen Anschlussleitungen 1 und 2 in geringem Abstand voneinander angeordnet.
  • Meist ist es bei einer Halbleiterbaugruppe erforderlich, bestimmte Anschlüsse einzelner Halbleiterbauelemente mit Anschlüssen anderer Halbleiterbauelemente oder mit sonstigen zur selben Halbleiterbaugruppe gehörenden elektronischen Bauteilen elektrisch zu kontaktieren. Besonders einfach kann dies unter Verwendung von Leiterschienen realisiert werden. Ein Ausführungsbeispiel hierfür zeigt 7. Ein Träger 6 weist bereichsweise Metallisierungen 21, 23 auf und kann beispielsweise als DCB-Substrat (DCB = Direct Copper Bonding) ausgebildet sein. Der Träger 6 kann mit dem Substrat 5 gemäß den 2 bis 4 identisch sein. Die Metallisierungen 21, 23 dienen zum einen der mechanischen Befestigung und zum anderen der elektrischen Kontaktierung elektrischer und/oder mechanischen Komponenten beispielsweise durch Anlöten oder Anschweißen.
  • Die in 7 gezeigt Anordnung stellt einen Abschnitt einer erfindungsgemäßen Halbleiterbaugruppe dar und weist eine erste 11, eine zweite 12 und eine dritte 13 Leiterschiene jeweils von länglicher Form auf, die sich parallel zueinander und senkrecht zur Oberfläche eines Substrates 5 erstrecken. Die Leiterschienen 11, 12, 13 verbinden mehrere in dieser Ansicht nicht erkennbare, zwischen, unter oder neben den Leiterschienen 11, 12 und 13 angeordnete Halbleiterelemente 10a, 20a sowie weitere, außerhalb des dargestellten Abschnitts gelegene Halbleiterbauelemente.
  • Die Leiterschienen 11, 12, 13 können, beispielsweise wie die Leiterschiene 13, über ihre gesamte Länge auf einer Metallisierung, hier die Metallisierung 23, aufliegen. Es ist jedoch ebenso möglich, dass – wie im vorliegenden Ausführungsbeispiel die erste Leiterschiene 11 – nur abschnittweise eine elektrische und/oder mechanische Verbindung zu einer Metalli sierung, hier die Metallisierung 21, sowie gegebenenfalls weiteren Metallisierungen besteht. Zu diesem Zweck kann die Leiterschiene wie im Beispiel der ersten Leiterschiene 11 eine Abstufung 14 aufweisen. Auf diese Weise ist es möglich, Metallisierungen, Leiterbahnen oder andere Leiterschienen zu überbrücken, ohne diese elektrisch zu kontaktieren.
  • Die Leiterschienen 11, 12, 13 sind parallel zueinander angeordnet. Dabei ist der Abstand zwischen der zur Spannungsversorgung dienenden ersten 11 bzw. zweiten 12 Leiterschiene so gering wie möglich gewählt, ohne dabei den für eine ausreichende Isolation erforderlichen Abstand zu unterschreiten.
  • Die Abbildung in 8 zeigt einen Vertikalschnitt durch die Leiterschienenanordnung gemäß 7. Der Träger 6 weist voneinander unabhängige Metallisierungen 22, 23 auf. Auf der Metallisierung 23 ist ein Halbleiterelement 20a angeordnet, das mit der Metallisierung 23 unmittelbar und mit der Metallisierung 22 über Bonddrähte 20h elektrisch kontaktiert ist. Weiterhin sind die Metallisierungen 22, 23 mit Leiterschienen 12, 13 elektrisch kontaktiert. Die erste Leiterschiene 11 überbrückt die Metallisierung 22, ohne diese zu kontaktieren. In dieser Ansicht ist der geringe Abstand zwischen der ersten Leiterschiene 11 und der zweiten Leiterschiene 12 gut erkennbar.
  • Eine Draufsicht auf den in den 7 und 8 dargestellten Abschnitt einer erfindungsgemäßen Halbleiterbaugruppe zeigt 9. Das Substrat 5 weist voneinander unabhängige Metallisierungen 21, 22, 23 auf. Auf den Metallisierungen 21 bzw. 23 sind Halbleiterelemente 10a bzw. 20a sowie Freilaufdioden 10d bzw. 20d angeordnet. Die Verschaltung der Halbleiterelemente 10a, 20a sowie der Freilaufdioden 10d, 20d ist durch Bonddrähte 10b, 20b sowie durch Metallisierungen 21 und 23 realisiert. Die elektrische Verbindung zu weiteren Halbleiterelementen, Dioden oder sonstigen elektronische Bauteilen wird mittels Leiterschienen 11, 12, 13 hergestellt. Die Lei terschienen 11, 12, 13 sind jeweils in den schraffiert dargestellten Bereichen mittels den in Richtung des Trägers 6 unter den Leiterschienen 11, 12, 13 liegenden Metallisierungen 21, 22, 23 elektrisch kontaktiert.
  • Abweichend von den Darstellungen gemäß 8 und 9 können, wie beispielhaft in den 2 und 4 gezeigt, mehrere elektronische und/oder mechanische Komponenten auf einem gemeinsamen Träger 6 zu einer Einheit zusammengefasst sein. So können auf einfache Weise mehrere solcher Einheiten auf einer Metallisierung oder auf mehreren Metallisierungen des Trägers 6 angeordnet sein. Die elektrische Verbindung mit anderen, ähnlichen Einheiten oder sonstigen elektronischen Komponenten kann wiederum in analoger Weise mit Hilfe von Metallisierungen von Trägern, von Leiterbahnen von Substraten sowie mit Hilfe von Leiterschienen 11, 12, 13 hergestellt werden.
    • 1, 1a, 1b
    Erste Anschlusslasche
    1m–7m
    Flächenschwerpunkte
    2, 2a, 2b
    Zweite Anschlusslasche
    1f
    Fußpunkt der ersten Anschlusslasche
    2f
    Fußpunkt der zweiten Anschlusslasche
    3f
    Fußpunkt der dritten Anschlusslasche
    3
    Dritte Anschlusslasche
    5
    Substrat
    6
    Träger
    10, 20
    Elemente einer Halbbrücke
    10a, 20a
    Halbleiterelement
    10b, 20b
    Bonddraht
    10c, 20c
    Hilfskollektoranschluss
    10d, 20d
    Freilaufdiode
    10e, 20e
    Hilfsemitteranschluss
    10f, 20f, 15
    Leiterbahn
    10g, 20g
    Steueranschluss
    10h, 20h
    Bonddraht
    11
    Erste Leiterschiene
    12
    Zweite Leiterschiene
    13
    Dritte Leiterschiene
    14
    Abstufung
    21, 22, 23
    Metallisierung
    100a
    Erstes Halbleiterbauelement
    100b
    Zweites Halbleiterbauelement
    H
    Halbbrücke
    7L
    Lastanschluss
    L1–L5
    Ersatz-Induktivitäten
    W
    Punkt wechselnden Potentials Winkel
    α
    Winkel
    β
    Winkel

Claims (14)

  1. Halbleiterbauelement mit einem ersten (10) und einem zweiten (20) Element einer Halbbrücke, die auf einem gemeinsamen, Leiterbahnen (10f, 20f, 15) aufweisenden Substrat (5) angeordnet sind, sowie mit einer ersten (1), einer zweiten (2) und einer dritten (3) Anschlusslasche, wobei – das erste Element (10) der Halbbrücke wenigstens ein erstes Halbleiterelement (10a) und eine erstes Freilauf-Bauelement (10d) aufweist, – das zweite Elemente (20) der Halbbrücke wenigstens ein zweites Halbleiterelement (20a) und eine zweites Freilauf-Bauelement (20d) aufweist, – die erste Anschlusslasche (1) mit dem ersten Halbleiterelement (10a) und die zweite Anschlusslasche (2) mit dem zweiten Halbleiterelement (20a) elektrisch leitend verbunden ist, – die erste Anschlusslasche (1) mit einer ersten Leiterbahn (10f) und die zweite Anschlusslasche (2) mit einer zweiten Leiterbahn (20f) verbunden ist, wobei die erste Leiterbahn (10f) und die zweite Leiterbahn (20f) auf derselben Seite des Substrates (5) angeordnet sind,- die erste (1) und die zweite (2) Anschlusslasche zur Gleichspannungsversorgung dienen und wenigstens abschnittweise parallel zueinander angeordnet sind, – die dritte Anschlusslasche (3) den Lastanschluss (L) der Halbbrücke (H) darstellt, – die erste (1), zweite (2) und dritte (3) Anschlusslasche jeweils einen dem Substrat zugewandten Fußpunkt (1f, 2f, 3f) aufweisen, wobei sich zumindest eine der Anschlusslaschen (1, 2, 3) aus der Ebene des Substrates (5) heraus erstreckt, und wobei – die Verbindungslinie zwischen den Flächenschwerpunkten (1m, 3m) der Fußpunkte (1f, 3f) der ersten (1) und dritten (3) Anschlusslasche mit der Verbindungslinie zwischen den Flächenschwerpunkten (2m, 3m) der Fußpunkte (2f, 3f) der zweiten (2) und dritten (3) Anschlusslasche einen Winkel (α) von maximal 20° einschließt.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die Verbindungslinie der Flächenschwerpunkte (4m, 5m) des ersten Halbleiterelementes (10a) und der ersten Freilauf-Bauelement (10d) mit der Verbindungslinie der Flächenschwerpunkte (6m, 7m) des zweiten Halbleiterelementes (20a) und dem zweiten Freilauf-Bauelement (20d) einen Winkel (β) von maximal 20° einschließt.
  3. Halbleiterbauelement nach einem der Ansprüche 1 oder 2, bei dem die erste Anschlusslasche (1) die zweite Anschlusslasche (2) wenigstens abschnittweise in einem Winkel von wenigstens 180° umschließt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die erste Anschlusslasche (1) und die zweite Anschlusslasche (2) wenigstens abschnittweise koaxial zueinander angeordnet sind.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem wenigstens eine der Anschlusslaschen (1, 2, 3) flächig ausgebildet ist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem der Abstand zwischen der ersten (1) und der zweiten (2) Anschlusslasche kleiner ist als 3,0 mm.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem wenigstens eines der Halbleiterelemente (10a, 20a) als IGBT oder MOSFET ausgebildet ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem ein Teil der dritten Anschlusslasche (3) sandwichartig zwischen dem ersten (10a) und dem zweiten (20a) Halbleiterelement angeordnet und mit diesen elektrisch leitend verbunden ist.
  9. Halbleiterbaugruppe mit wenigstens einem ersten und einem zweiten Halbleiterbauelement (100a, 100b) nach jeweils einem der vorhergehenden Ansprüche, die auf einem gemeinsamen Träger (6) angeordnet sind und elektrisch parallel geschaltet sind.
  10. Halbleiterbaugruppe nach Anspruch 9, bei der die ersten (1a, 1b) und zweiten (2a, 2b) Anschlusslaschen des ersten (100a) und zweiten (100b) Halbleiterbauelements wenigstens abschnittweise zueinander parallel verlaufen.
  11. Halbleiterbaugruppe nach Anspruch 9 oder 10, bei der die beiden ersten Anschlusslaschen (1a, 1b) und die beiden zweiten Anschlusslaschen (2a, 2b) jeweils ein Paar ((1a, 1b); (2a, 2b)) bilden, die Paare ((1a, 1b); (2a, 2b)) über Kreuz angeordnet sind und bei der die Anschlusslaschen desselben Paares dieselbe Polarität aufweisen.
  12. Halbleiterbaugruppe nach einem der Ansprüche 9 bis 11 mit wenigstens einer ersten (11), zweiten (12) und dritten (13) Leiterschiene zur elektrischen Parallelschaltung der Halbleiterbauelemente (100a, 100b), wobei die Anschlusslaschen (1, 1a, 1b, 2, 2a, 2b, 3, 3a, 3b) und/oder zur Parallelschaltung nötige elektrischen Verbindungen durch die wenigstens eine erste (11), zweite (12) und dritte (13) Leiterschiene realisiert sind.
  13. Halbleiterbaugruppe nach Anspruch 12, bei dem wenigstens die erste (11) und zweite (12) Leiterschiene zueinander parallel verlaufen.
  14. Halbleiterbaugruppe nach Anspruch 13, bei dem die dritte Leiterschiene (13) parallel zur ersten (11) und zweiten (12) Leiterschiene verläuft und bei dem das Halbleiterelement (10a, 20a) zwischen der dritten (13) Leiterschiene und dem Paar aus der ersten (11) und der zweiten (12) Leiterschiene angeordnet ist.
DE200410027185 2004-06-03 2004-06-03 Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration Expired - Fee Related DE102004027185B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200410027185 DE102004027185B4 (de) 2004-06-03 2004-06-03 Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
US11/143,398 US7279963B2 (en) 2004-06-03 2005-06-02 Low inductance semiconductor device having half-bridge configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410027185 DE102004027185B4 (de) 2004-06-03 2004-06-03 Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration

Publications (2)

Publication Number Publication Date
DE102004027185A1 DE102004027185A1 (de) 2005-12-29
DE102004027185B4 true DE102004027185B4 (de) 2008-08-28

Family

ID=35454891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410027185 Expired - Fee Related DE102004027185B4 (de) 2004-06-03 2004-06-03 Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration

Country Status (2)

Country Link
US (1) US7279963B2 (de)
DE (1) DE102004027185B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10352671A1 (de) 2003-11-11 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
DE102009050178B3 (de) * 2009-10-21 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu
DE102010043362A1 (de) * 2010-11-04 2012-05-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat mit einer Mehrzahl gleichartig ausgebildeter Leiterbahngruppen
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
US8643189B1 (en) * 2012-07-17 2014-02-04 Freescale Semiconductor, Inc. Packaged semiconductor die with power rail pads
US8897014B2 (en) 2012-09-04 2014-11-25 General Electric Company Mechanical layout for half-bridge power module that is optimized for low inductance
CN107851634B (zh) * 2015-05-22 2020-06-30 Abb电网瑞士股份公司 功率半导体模块
HUE053496T2 (hu) 2016-09-01 2021-07-28 Covestro Intellectual Property Gmbh & Co Kg Eljárás izocianátok elõállítására
EP3555914B1 (de) * 2016-12-16 2021-02-03 ABB Schweiz AG Leistungshalbleitermodul mit geringer gate-pfad-induktivität

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0277546A1 (de) * 1987-01-21 1988-08-10 Siemens Aktiengesellschaft Halbleiteranordnung mit mindestens einem Halbleiterkörper
JP2004031590A (ja) * 2002-06-25 2004-01-29 Hitachi Unisia Automotive Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202578A (en) * 1989-09-11 1993-04-13 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP3847676B2 (ja) * 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置
US6906404B2 (en) * 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0277546A1 (de) * 1987-01-21 1988-08-10 Siemens Aktiengesellschaft Halbleiteranordnung mit mindestens einem Halbleiterkörper
JP2004031590A (ja) * 2002-06-25 2004-01-29 Hitachi Unisia Automotive Ltd 半導体装置

Also Published As

Publication number Publication date
US7279963B2 (en) 2007-10-09
US20060001146A1 (en) 2006-01-05
DE102004027185A1 (de) 2005-12-29

Similar Documents

Publication Publication Date Title
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
EP0427143B1 (de) Leistungshalbleitermodul
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
EP0277546B1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper
DE102009002993B4 (de) Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
EP0166968B1 (de) Halbleiter-Modul für eine schnelle Schaltanordnung
DE102015115271A1 (de) Elektronikbaugruppe mit entstörkondensatoren
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
EP1318547B1 (de) Leistungshalbleiter-Modul
DE102010002627A1 (de) Niederinduktive Leistungshalbleiterbaugruppe
DE3609065C2 (de)
DE102013207507B3 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
EP1083599A2 (de) Leistungshalbleitermodul
EP1318545A1 (de) Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE102013104522B3 (de) Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102016117248B4 (de) Schaltungseinrichtung mt einem ersten und einem zweiten Leistungshalbleitermodul und mit einer Zwischenkreisverschienung
EP0738008A2 (de) Leistungshalbleitermodul
EP1755163A1 (de) Leistungshalbleitermodul mit Leitungssegment
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102010000908B4 (de) Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten, Leistungshalbleitermodulsystem, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leisungshalbleitermodulanordnung
EP2091081B1 (de) Schaltungsanordnung mit Bondverbindung
EP1364449A1 (de) Schaltungsaufbau für eine schaltung zum schalten von strömen
DE102020106406A1 (de) Leistungshalbleitermodul
DE102020216506A1 (de) Halbbrücke mit einer U- oder V-förmigen Anordnung von Halbleiterschaltelementen für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee