WO2022168606A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022168606A1
WO2022168606A1 PCT/JP2022/001749 JP2022001749W WO2022168606A1 WO 2022168606 A1 WO2022168606 A1 WO 2022168606A1 JP 2022001749 W JP2022001749 W JP 2022001749W WO 2022168606 A1 WO2022168606 A1 WO 2022168606A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
lead
semiconductor device
magnetic material
metal layer
Prior art date
Application number
PCT/JP2022/001749
Other languages
English (en)
French (fr)
Inventor
弘招 松原
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2022579428A priority Critical patent/JPWO2022168606A1/ja
Priority to DE112022000491.6T priority patent/DE112022000491T5/de
Priority to CN202280012623.3A priority patent/CN116964735A/zh
Publication of WO2022168606A1 publication Critical patent/WO2022168606A1/ja
Priority to US18/363,418 priority patent/US20230378035A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present disclosure relates to semiconductor devices.
  • the inverter device includes, for example, a semiconductor device and a power semiconductor such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • the semiconductor device has a control element and a driving element.
  • a control signal output from an ECU Engine Control Unit
  • the control element converts the control signal into a PWM (Pulse Width Modulation) control signal and transmits it to the driving element.
  • PWM Pulse Width Modulation
  • the driving element switches, for example, six power semiconductors at desired timing based on the PWM control signal.
  • Three-phase AC power for driving a motor is generated from the DC power of the vehicle-mounted battery by switching the six power semiconductors at desired timings.
  • Patent Literature 1 discloses an example of a semiconductor device including a control element (controller chip), a drive element (driver chip) and a transformer chip.
  • the transformer chip performs signal transmission using inductive coupling between two integrated coils. If the magnetic field of this inductive coupling is disturbed, problems such as a decrease in transmission efficiency occur.
  • an object of the present disclosure is to provide a semiconductor device capable of improving transmission efficiency.
  • a semiconductor device provided by the present disclosure comprises: a conductive support including a plurality of leads; a first semiconductor element supported by the conductive support; a second semiconductor element supported by the conductive support; a third semiconductor element supported by a support, electrically connected to the first semiconductor element and the second semiconductor element, and insulating the first semiconductor element and the second semiconductor element from each other; 1 semiconductor element, the second semiconductor element and the third semiconductor element, and a sealing resin covering a part of the conductive support.
  • the conductive support includes a first portion overlapping the first semiconductor element when viewed in the thickness direction of the lead, a second portion overlapping the second semiconductor element when viewed in the thickness direction, and a second portion overlapping the second semiconductor element when viewed in the thickness direction. and a third portion overlapping the third semiconductor element when viewed from above.
  • the material of the third part is a non-magnetic material with a relative permeability of less than 100.
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a front view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a left side view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a right side view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a main part plan view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 3 is a cross-sectional view along line VII-VII of FIG. 2
  • FIG. 3 is a cross-sectional view along line VIII-VIII of FIG.
  • FIG. 10 is a plan view of a main part showing a first modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 10 is a cross-sectional view along line XX of FIG. 9
  • FIG. 11 is a plan view of a main part showing a second modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG. 11
  • It is a top view showing a semiconductor device concerning a 2nd embodiment of this indication.
  • FIG. 10 is a plan view of a main part showing a semiconductor device according to a second embodiment of the present disclosure
  • FIG. 14 is a cross-sectional view along line XV-XV of FIG. 13;
  • FIG. 12 is a plan view of a main part showing a first modification of the semiconductor device according to the second embodiment of the present disclosure
  • FIG. 11 is a plan view of a main part showing a second modification of the semiconductor device according to the second embodiment of the present disclosure
  • It is a top view showing a semiconductor device concerning a 3rd embodiment of this indication.
  • FIG. 11 is a plan view of a main part showing a semiconductor device according to a third embodiment of the present disclosure
  • FIG. 19 is a cross-sectional view along line XX-XX of FIG. 18
  • FIG. 11 is a plan view of a main part showing a first modified example of a semiconductor device according to a third embodiment of the present disclosure
  • FIG. 13 is a plan view of a main part showing a second modification of the semiconductor device according to the third embodiment of the present disclosure;
  • the semiconductor device A1 includes a first semiconductor element 11, a second semiconductor element 12, a third semiconductor element 13, a conductive support 2, a plurality of second wires 52, a plurality of first wires 51, a plurality of third wires 53, a plurality of and the sealing resin 6 .
  • the semiconductor device A1 is surface-mounted, for example, on a wiring board of an inverter device such as an electric vehicle.
  • the package format of the semiconductor device A1 is SOP (Small Outline Package). Note that the package format of the semiconductor device A1 is not limited to the SOP.
  • FIG. 1 and 2 are plan views showing the semiconductor device A1.
  • FIG. 3 is a front view showing the semiconductor device A1.
  • FIG. 4 is a left side view showing the semiconductor device A1.
  • FIG. 5 is a right side view showing the semiconductor device A1.
  • FIG. 6 is a fragmentary plan view showing the semiconductor device A1.
  • FIG. 7 is a cross-sectional view taken along line VII--VII in FIG.
  • FIG. 8 is a cross-sectional view along line VIII-VIII of FIG.
  • FIG. 2 shows the sealing resin 6 by imaginary lines for convenience of understanding.
  • FIG. and the plurality of third wires 53 are omitted.
  • the thickness direction of the first die pad 210 of the first lead 21 and the second die pad 220 of the second lead 22, which will be described later, is called “z direction”.
  • a direction perpendicular to the z-direction is called an "x-direction.”
  • a direction orthogonal to both the z-direction and the x-direction is called the "y-direction.”
  • the first semiconductor element 11, the second semiconductor element 12, and the third semiconductor element 13 are elements that serve as functional centers of the semiconductor device A1. As shown in FIG. 2, in the semiconductor device A1, each of the first semiconductor element 11, the second semiconductor element 12 and the third semiconductor element 13 is composed of individual elements. When viewed in the z-direction, each of the first semiconductor element 11, the second semiconductor element 12, and the third semiconductor element 13 has a rectangular shape with the long side in the y-direction.
  • the first semiconductor element 11 includes a circuit for converting a control signal input from an ECU or the like into a PWM control signal, a transmission circuit for transmitting the PWM control signal to the second semiconductor element 12, and a and a receiving circuit for receiving the electrical signal.
  • the second semiconductor element 12 includes a receiving circuit that receives a PWM control signal, a circuit (gate driver) that performs a switching operation of a switching element (for example, IGBT or MOSFET) based on the PWM control signal, and an electric signal to the first semiconductor element. and a transmitting circuit for transmitting to 11.
  • the electrical signal is, for example, an output signal from a temperature sensor arranged near the motor.
  • the third semiconductor element 13 is an element that is electrically connected to the first semiconductor element 11 and the second semiconductor element 12 and that insulates the first semiconductor element 11 and the second semiconductor element 12 from each other.
  • the third semiconductor element 13 relays signals such as PWM control signals and other electrical signals between the first semiconductor element 11 and the second semiconductor element 12 during operation of the semiconductor device A1.
  • the third semiconductor element 13 is of the inductive type.
  • An example of the inductive third semiconductor element 13 is an isolation transformer.
  • An isolation transformer performs electrical signal transmission in an insulated state by inductively coupling two integrated inductors (coils).
  • the third semiconductor element 13 has a substrate made of Si, for example.
  • An inductor made of Cu is formed on the substrate.
  • the inductors include a transmitter inductor and a receiver inductor, which are stacked in the z-direction.
  • a dielectric layer made of SiO 2 or the like is interposed between the transmitting side inductor and the receiving side inductor. The dielectric layer electrically insulates the transmitting inductor from the receiving inductor.
  • the second semiconductor element 12 requires a higher power supply voltage than the first semiconductor element 11 requires. Therefore, a significant potential difference occurs between the first semiconductor element 11 and the second semiconductor element 12 . Therefore, in the semiconductor device A1, the first circuit including the first semiconductor element 11 as a component and the second circuit including the second semiconductor element 12 as a component are insulated from each other by the third semiconductor element 13. . In the semiconductor device A1, the first circuit has a relatively low voltage and the second circuit has a relatively high voltage. The third semiconductor element 13 relays signal transmission/reception between the first circuit and the second circuit. For example, in an inverter device for an electric vehicle or a hybrid vehicle, the voltage applied to the first semiconductor element 11 is about 5 V, while the voltage applied to the second semiconductor element 12 transiently becomes 600 V or higher. There is
  • the third semiconductor element 13 is located between the first semiconductor element 11 and the second semiconductor element 12 in the x direction.
  • the first semiconductor element 11 and the third semiconductor element 13 are mounted on a first die pad 210 of a first lead 21 which will be described later.
  • the second semiconductor element 12 is mounted on a second die pad 220 of a second lead 22 which will be described later.
  • a configuration in which the transmitting side inductor is positioned between the first die pad 210 and the receiving side inductor in the z-direction is preferable.
  • a plurality of electrodes 111 are provided on the upper surface of the first semiconductor element 11 (the surface facing the same direction as the first main surface 211 of the first die pad 210 described later).
  • a plurality of electrodes 111 are electrically connected to a circuit configured in first semiconductor element 11 .
  • a plurality of electrodes 121 are provided on the upper surface of the second semiconductor element 12 (the surface facing the same direction as the first main surface 211).
  • the plurality of electrodes 121 are electrically connected to the circuit configured in the second semiconductor element 12 .
  • a plurality of first electrodes 131 and a plurality of second electrodes 132 are provided on the upper surface of the third semiconductor element 13 (the surface facing the same direction as the first main surface 211).
  • Each of the plurality of first electrodes 131 and the plurality of second electrodes 132 is electrically connected to either the transmitting side inductor or the receiving side inductor.
  • the plurality of first electrodes 131 are arranged along the y direction.
  • a plurality of second electrodes 132 are also arranged along the y direction.
  • the electrode 111, the electrode 121, the first electrode 131, and the second electrode 132 are made of a non-magnetic material having a relative magnetic permeability of less than 100, such as Al, AlCu, AlSiCu, AlSi.
  • the conductive support 2 has a function of supporting the first semiconductor element 11 , the second semiconductor element 12 and the third semiconductor element 13 and a function of forming a conductive path to the first semiconductor element 11 and the second semiconductor element 12 . Fulfill.
  • the conductive support 2 of this embodiment includes a first lead 21 , a second lead 22 , a plurality of terminal leads 3 and a plurality of terminal leads 4 .
  • the first lead 21 has a first die pad 210 and a pair of terminal portions 215.
  • the shape and size of the first die pad 210 are not particularly limited, and in this embodiment, it has a rectangular shape (or a substantially rectangular shape) when viewed in the z direction.
  • first die pad 210 has first main surface 211 and first back surface 212 .
  • the first major surface 211 and the first back surface 212 are positioned apart from each other in the z-direction.
  • the first main surface 211 and the first back surface 212 face opposite sides in the z direction.
  • Each of first main surface 211 and first back surface 212 is flat (or substantially flat).
  • the first semiconductor element 11 and the third semiconductor element 13 are mounted on the first main surface 211 of the first die pad 210 .
  • the first semiconductor element 11 is electrically connected to the first main surface 211 by the first bonding layer 91 .
  • the first bonding layer 91 is made of a non-magnetic material with a relative magnetic permeability of less than 100, such as Ag paste or solder.
  • the third semiconductor element 13 is electrically connected to the first main surface 211 by the third bonding layer 93 .
  • the third bonding layer 93 is made of a non-magnetic material with a relative magnetic permeability of less than 100, such as Ag paste or solder.
  • the third bonding layer 93 may be an insulating material that is a non-magnetic material.
  • the pair of terminal portions 215 are connected to both ends of the first die pad 210 in the y direction. Thereby, the first die pad 210 is supported by the pair of terminal portions 215 .
  • Each of the pair of terminal portions 215 has an exposed portion 216 and a covering portion 217 .
  • the exposed portion 216 is a portion exposed from the sealing resin 6 when viewed in the z direction, and in the illustrated example, has a strip shape extending along the x direction.
  • the exposed portion 216 is bent.
  • the covering portion 217 is interposed between the first die pad 210 and the exposed portion 216 and covered with the sealing resin 6 .
  • the covering portion 217 is flat (or substantially flat).
  • the first lead 21 is arranged on one side in the x direction with respect to the second lead 22, and the second lead 22 is arranged in the x direction with respect to the first lead 21. located on the other side.
  • the second lead 22 has a second die pad 220 and a pair of terminal portions 225 .
  • the shape and size of the second die pad 220 are not particularly limited, and in this embodiment, it has a rectangular shape (or a substantially rectangular shape) when viewed in the z direction.
  • second die pad 220 has second main surface 221 and second back surface 222 .
  • the second major surface 221 and the second back surface 222 are positioned apart from each other in the z direction.
  • the second major surface 221 and the second back surface 222 face opposite sides in the z direction.
  • Each of the second main surface 221 and the second back surface 222 is flat (or substantially flat).
  • the second semiconductor element 12 is mounted on the second main surface 221 of the second die pad 220 .
  • the first lead 21 is electrically connected to the second main surface 221 by the second bonding layer 92 .
  • the second bonding layer 92 is made of a non-magnetic material with a relative magnetic permeability of less than 100, such as Ag paste or solder.
  • a pad gap 29 is provided between the first die pad 210 and the second die pad 220 .
  • the pad gap 29 extends along the y direction.
  • the first die pad 210 and the second die pad 220 overlap each other.
  • the thicknesses of first die pad 210 and second leads 22 are not particularly limited, and are, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the pair of terminal portions 225 are connected to both ends of the second die pad 220 in the y direction. Thereby, the second die pad 220 is supported by the pair of terminal portions 225 .
  • Each of the pair of terminal portions 225 has an exposed portion 226 and a covering portion 227 .
  • the exposed portion 226 is a portion exposed from the sealing resin 6 when viewed in the z direction, and in the illustrated example, has a strip shape extending along the x direction.
  • the exposed portion 226 is bent.
  • the covering portion 227 is interposed between the second die pad 220 and the exposed portion 226 and covered with the sealing resin 6 .
  • the covering portion 227 is flat (or substantially flat).
  • a portion of the conductive support 2 overlapping the first semiconductor element 11 when viewed in the z direction is defined as a first portion 201.
  • a portion of the conductive support 2 that overlaps the second semiconductor element 12 when viewed in the z direction is defined as a second portion 202 .
  • a third portion 203 is defined as a portion of the conductive support 2 that overlaps the third semiconductor element 13 when viewed in the z direction.
  • the first part 201 and the third part 203 are each composed of a part of the first die pad 210 of the first lead 21 .
  • the second part 202 is configured by part of the second die pad 220 of the second lead 22 .
  • the plurality of terminal leads 3 includes portions of the first leads 21 located on one side in the x direction with respect to the first die pad 210, as shown in FIGS.
  • a plurality of terminal leads 3 are arranged along the y direction. At least one of the plurality of terminal leads 3 is electrically connected to the aforementioned first circuit. As shown in FIGS. 1 and 4, each of the plurality of terminal leads 3 is exposed from one of a pair of first side surfaces 63 of the sealing resin 6, which will be described later, located on one side in the x direction. is doing.
  • the multiple terminal leads 3 include multiple terminal leads 31 and a pair of terminal leads 32 .
  • the plurality of terminal leads 31 are sandwiched between the exposed portions 216 of the pair of terminal portions 215 of the first lead 21 in the y direction.
  • those that are electrically connected to the first semiconductor element 11 are an example of the "first terminal lead".
  • Each of the terminal leads 31 has an exposed portion 311 and a covered portion 312 .
  • the exposed portion 311 when viewed in the z direction, has a strip shape extending along the x direction.
  • the exposed portion 311 is a portion protruding from the sealing resin 6 along the x direction when viewed in the z direction. As shown in FIG. 3, the exposed portion 311 is bent.
  • the covering portion 312 is connected to the exposed portion 311 and covered with the sealing resin 6 .
  • the covering portion 312 includes a portion connected to the exposed portion 311 and a rectangular portion having a dimension in the y direction larger than that portion.
  • the covering portion 312 is flat (or substantially flat).
  • the pair of terminal leads 32 are arranged on both sides of the plurality of terminal leads 31 in the y direction.
  • Each of the pair of terminal leads 32 has an exposed portion 321 and a covered portion 322 .
  • the exposed portion 321 when viewed in the z direction, has a strip shape extending along the x direction.
  • the exposed portion 321 is a portion protruding from the sealing resin 6 along the x direction when viewed in the z direction. As shown in FIG. 3, the exposed portion 321 is bent.
  • the covering portion 322 is connected to the exposed portion 321 and covered with the sealing resin 6 .
  • the covering portion 322 includes a portion connected to the exposed portion 321 and a rectangular portion having a dimension in the y direction larger than that portion.
  • the covering portion 322 is flat (or substantially flat).
  • the plurality of terminal leads 4 includes portions of the second leads 22 located on the other side in the x direction with respect to the second die pad 220, as shown in FIGS.
  • a plurality of terminal leads 4 are arranged along the y direction. At least one of the plurality of terminal leads 4 is electrically connected to the aforementioned second circuit. As shown in FIGS. 1, 5, and 6, each of the plurality of terminal leads 4 is located on the other side in the x direction of a pair of first side surfaces 63 of the sealing resin 6, which will be described later. 63 is exposed.
  • the multiple terminal leads 4 include multiple terminal leads 41 and a pair of terminal leads 42 .
  • the plurality of terminal leads 41 are arranged sandwiched between the pair of terminal portions 225 of the second lead 22 in the y direction.
  • those that are electrically connected to the second semiconductor element 12 are an example of the "second terminal lead".
  • Each of the terminal leads 41 has an exposed portion 411 and a covered portion 412 .
  • the exposed portion 411 when viewed in the z direction, has a strip shape extending along the x direction.
  • the exposed portion 411 is a portion protruding from the sealing resin 6 along the x direction when viewed in the z direction. As shown in FIG. 3, the exposed portion 411 is bent.
  • the covering portion 412 is connected to the exposed portion 411 and covered with the sealing resin 6. As shown in FIG.
  • the covering portion 412 includes a portion connected to the exposed portion 411 and a rectangular portion having a dimension in the y direction larger than that of the portion.
  • the covering portion 412 is flat (or substantially flat).
  • the pair of terminal leads 42 are arranged on both sides of the plurality of terminal leads 41 and the pair of terminal portions 225 in the y direction.
  • Each of the pair of terminal leads 42 has an exposed portion 421 and a covered portion 422 .
  • the exposed portion 421 when viewed in the z direction, has a strip shape extending in the x direction.
  • the exposed portion 421 is a portion protruding from the sealing resin 6 along the x direction when viewed in the z direction. As shown in FIG. 3, the exposed portion 421 is bent.
  • the covering portion 422 is connected to the exposed portion 421 and covered with the sealing resin 6 .
  • the covering portion 422 includes a portion extending in the x-direction connected to the exposed portion 411 and a portion extending inward in the y-direction from the portion.
  • the covering portion 422 is flat (or substantially flat).
  • the plurality of second wires 52, the plurality of first wires 51, the plurality of third wires 53, and the plurality of fourth wires 54 are connected to the first leads 21, the second leads 22, the plurality of terminal leads 3, and the plurality of terminals. Together with the leads 4, the first semiconductor element 11, the second semiconductor element 12, and the third semiconductor element 13 constitute conduction paths for performing predetermined functions.
  • the plurality of second wires 52, the plurality of first wires 51, the plurality of third wires 53, and the plurality of fourth wires 54 are each made of a non-magnetic material with a relative magnetic permeability of less than 100, such as Au , Cu and Al.
  • the plurality of first wires 51 are joined to the third semiconductor element 13 and the first semiconductor element 11, as shown in FIGS.
  • the plurality of first wires 51 electrically connect the third semiconductor element 13 and the first semiconductor element 11 to each other.
  • each of the plurality of first wires 51 is joined to one of the plurality of first electrodes 131 of the third semiconductor element 13 and one of the plurality of electrodes 111 of the first semiconductor element 11. there is The multiple first wires 51 are arranged along the y direction.
  • the plurality of first wires 51 overlap the first die pad 210 when viewed in the z-direction.
  • the plurality of second wires 52 are joined to the third semiconductor element 13 and the second semiconductor element 12, as shown in FIGS.
  • the plurality of second wires 52 electrically connect the third semiconductor element 13 and the second semiconductor element 12 to each other.
  • each of the plurality of second wires 52 is joined to one of the plurality of second electrodes 132 of the third semiconductor element 13 and one of the plurality of electrodes 121 of the second semiconductor element 12.
  • the multiple second wires 52 are arranged along the y direction. Each of the plurality of second wires 52 straddles the pad gap 29 .
  • each of the plurality of third wires 53 is connected to one of the plurality of electrodes 111 of the first semiconductor element 11 and one of the plurality of terminal leads 3 (the covering of the plurality of terminal leads 31). 312 and the covering portion 322 of the pair of terminal leads 32 ) and the covering portion 217 of the pair of terminal portions 215 .
  • the plurality of third wires 53 electrically connect the first semiconductor element 11 to at least one of the plurality of terminal leads 31 and the plurality of terminal leads 32 .
  • five terminal leads 31 out of six terminal leads 31 are connected to the electrodes 111 of the first semiconductor element 11 via the third wires 53, and are called "first terminal leads".
  • terminal lead 32 on the lower side in the drawing of the two terminal leads 32 is connected to the electrode 111 of the first semiconductor element 11 via the third wire 53 .
  • all of the plurality of terminal leads 31 may be configured to correspond to the first terminal leads by being electrically connected to the first semiconductor element 11 by the plurality of third wires 53 .
  • each of the plurality of fourth wires 54 is connected to one of the plurality of electrodes 121 of the second semiconductor element 12 and one of the plurality of terminal leads 4 (the covering of the plurality of terminal leads 41). 412 and the covering portion 422 of the pair of terminal leads 42 ) and the covering portion 227 of the pair of terminal portions 225 .
  • the plurality of fourth wires 54 electrically connect the second semiconductor element 12 to at least one of the plurality of terminal leads 41 and the plurality of terminal leads 42 .
  • five terminal leads 41 out of six terminal leads 41 are connected to the electrodes 121 of the second semiconductor element 12 via the fourth wires 54, and are referred to as "second terminal leads".
  • both of the two terminal leads 42 are connected to the electrode 121 of the second semiconductor element 12 via the fourth wire 54 . It should be noted that all of the terminal leads 41 may be configured to correspond to the second terminal leads by conducting with the second semiconductor element 12 through the fourth wires 54 .
  • the sealing resin 6 partially covers each of the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, and the conductive support 2, as shown in FIG. As shown in FIG. 7 , the sealing resin 6 further covers the plurality of first wires 51 , the plurality of second wires 52 , the plurality of third wires 53 , and the plurality of fourth wires 54 .
  • the sealing resin 6 is made of a non-magnetic material having a relative magnetic permeability of less than 100, such as a material containing black epoxy resin.
  • the sealing resin 6 has a rectangular shape when viewed in the z direction.
  • the sealing resin 6 has a top surface 61, a bottom surface 62, a pair of first side surfaces 63, and a pair of second side surfaces 64.
  • top surface 61 and the bottom surface 62 are located apart from each other in the z-direction.
  • the top surface 61 and the bottom surface 62 face opposite sides in the z-direction.
  • Each of top surface 61 and bottom surface 62 is flat (or substantially flat).
  • the pair of first side surfaces 63 are connected to the top surface 61 and the bottom surface 62 and are separated from each other in the x direction.
  • Each of the plurality of terminal leads 3 and the pair of terminal portions 215 are exposed from the first side surface 63 positioned on one side in the x direction of the pair of first side surfaces 63 .
  • Each of the plurality of terminal leads 4 and the pair of terminal portions 225 are exposed from the first side surface 63 positioned on the other side in the x direction among the pair of first side surfaces 63 .
  • each of the pair of first side surfaces 63 includes a first upper portion 631, a first lower portion 632 and a first intermediate portion 633.
  • the first upper portion 631 has one end in the z direction connected to the top surface 61 and the other end in the z direction connected to the first intermediate portion 633 .
  • the first upper portion 631 is inclined with respect to the top surface 61 .
  • the first lower portion 632 has one end in the z direction connected to the bottom surface 62 and the other end in the z direction connected to the first intermediate portion 633 .
  • the first lower portion 632 is inclined with respect to the bottom surface 62 .
  • the first intermediate portion 633 has one end in the z direction connected to the first upper portion 631 and the other end in the z direction connected to the first lower portion 632 .
  • the first intermediate portion 633 runs along both the z-direction and the y-direction.
  • the first intermediate portion 633 is located outside the top surface 61 and the bottom surface 62 when viewed in the z direction. A portion of each of the plurality of terminal leads 3 and the pair of terminal portions 215 or a portion of each of the plurality of terminal leads 4 and the pair of terminal portions 225 are exposed from the first intermediate portion 633 .
  • the pair of second side surfaces 64 are connected to the top surface 61 and the bottom surface 62 and are separated from each other in the y direction. As shown in FIGS. 1 and 2 , the first lead 21 , the second lead 22 , the plurality of terminal leads 3 , and the plurality of terminal leads 4 are positioned away from the pair of second side surfaces 64 .
  • Each of the pair of second side surfaces 64 includes a second upper portion 641, a second lower portion 642 and a second intermediate portion 643, as shown in FIGS.
  • the second upper portion 641 has one end in the z direction connected to the top surface 61 and the other end in the z direction connected to the second intermediate portion 643 .
  • the second upper portion 641 is inclined with respect to the top surface 61 .
  • the second lower portion 642 has one end in the z direction connected to the bottom surface 62 and the other end in the z direction connected to the second intermediate portion 643 .
  • the second lower portion 642 is inclined with respect to the bottom surface 62 .
  • the second intermediate portion 643 has one end in the z direction connected to the second upper portion 641 and the other end in the z direction connected to the second lower portion 642 .
  • the second intermediate portion 643 runs along both the z-direction and the y-direction.
  • the second intermediate portion 643 is located outside the top surface 61 and the bottom surface 62 when viewed in the z direction.
  • a half-bridge circuit that includes low-side (low-potential side) switching elements and high-side (high-potential side) switching elements.
  • these switching elements are MOSFETs.
  • the low-side switching element both the source of the switching element and the reference potential of the gate driver that drives the switching element are grounded.
  • both the reference potential of the source of the switching element and the reference potential of the gate driver that drives the switching element correspond to the potential at the output node of the half-bridge circuit.
  • the reference potential of the gate driver that drives the high-side switching element changes.
  • the reference potential is equivalent to the voltage applied to the drain of the switching element (for example, 600V or higher).
  • the semiconductor device A1 the ground of the first semiconductor element 11 and the ground of the second semiconductor element 12 are separated. Therefore, when the semiconductor device A1 is used as a gate driver for driving the high-side switching element, a transient voltage equivalent to the voltage applied to the drain of the high-side switching element is applied to the ground of the second semiconductor element 12. applied
  • the conductive support 2 is composed of a member selected from a base material 70, a metal layer 71 and a metal layer 72.
  • the base material 70 is a member that ensures the rigidity and conductivity of the conductive support 2, and is made of a non-magnetic material with a relative magnetic permeability of less than 100.
  • Specific examples of the material of the base material 70 include, for example, Cu and Cu alloys.
  • An example of a Cu alloy that is a non-magnetic material is EFTEC (registered trademark) manufactured by Furukawa Electric.
  • the base material 70 is obtained by cutting and bending a metal plate made of the exemplified material, for example.
  • the metal layer 71 is a layer made of metal formed on the base material 70, and is formed by plating, for example.
  • the metal layer 71 is made of a non-magnetic material with a relative magnetic permeability of less than 100.
  • a specific example of the material of the metal layer 71 is Ag.
  • the metal layer 72 is a layer made of metal formed on the base material 70, and is formed by plating, for example.
  • the metal layer 72 is made of a non-magnetic material with a relative magnetic permeability of less than 100.
  • a specific example of the material of the metal layer 72 is Sn, for example.
  • the first die pad 210 of the first lead 21 is composed of the base material 70 and the metal layer 71.
  • FIG. A metal layer 71 of the first die pad 210 is formed on the first major surface 211 .
  • the exposed portion 216 of the terminal portion 215 is composed of the base material 70 and the metal layer 72 .
  • the metal layer 72 of the exposed portion 216 is formed on the entire surface of the exposed portion 216 .
  • Covering portion 217 is composed of base material 70 and metal layer 71 .
  • Metal layer 71 of covering portion 217 is formed on a portion of covering portion 217 that is connected to first main surface 211 .
  • the second die pad 220 of the second lead 22 is composed of the base material 70 and the metal layer 71 .
  • a metal layer 71 of the second die pad 220 is formed on the second major surface 221 .
  • the exposed portion 226 of the terminal portion 225 is composed of the base material 70 and the metal layer 72 .
  • the metal layer 72 of the exposed portion 226 is formed on the entire surface of the exposed portion 226 .
  • Covering portion 227 is composed of base material 70 and metal layer 71 .
  • the metal layer 71 of the covering portion 227 is formed on a portion of the covering portion 227 that is connected to the second main surface 221 .
  • the exposed portion 311 of the terminal lead 31 is composed of the base material 70 and the metal layer 72 .
  • the metal layer 72 of the exposed portion 311 is formed on the entire surface of the exposed portion 311 .
  • the covering portion 312 of the terminal lead 31 is composed of the base material 70 and the metal layer 71 .
  • the metal layer 71 of the covering portion 312 is formed on the upper surface of the portion of the covering portion 312 on the first die pad 210 side.
  • the exposed portion 321 of the terminal lead 32 is composed of the base material 70 and the metal layer 72 .
  • the metal layer 72 of the exposed portion 321 is formed on the entire surface of the exposed portion 321 .
  • the covering portion 322 of the terminal lead 32 is composed of the base material 70 and the metal layer 71 .
  • the metal layer 71 of the covering portion 322 is formed on the upper surface of the portion of the covering portion 322 on the first die pad 210 side.
  • the exposed portion 411 of the terminal lead 41 is composed of the base material 70 and the metal layer 72 .
  • the metal layer 72 of the exposed portion 411 is formed on the entire surface of the exposed portion 411 .
  • the covering portion 412 of the terminal lead 41 is composed of the base material 70 and the metal layer 71 .
  • the metal layer 71 of the covering portion 412 is formed on the upper surface of the portion of the covering portion 412 on the second die pad 220 side.
  • the exposed portion 421 of the terminal lead 42 is composed of the base material 70 and the metal layer 72 .
  • the metal layer 72 of the exposed portion 421 is formed on the entire surface of the exposed portion 421 .
  • the covering portion 422 of the terminal lead 42 is composed of the base material 70 and the metal layer 71 .
  • the metal layer 71 of the covering portion 422 is formed on the upper surface of the end portion of the covering portion 422 on the second die pad 220 side.
  • each part of the conductive support 2 is composed of the base material 70, the metal layer 71 and the metal layer 72 described above, in the semiconductor device A1, the entire conductive support 2 is made of a non-magnetic material. That is, the entire first lead 21 and the entire second lead 22 are made of a non-magnetic material, and all the plurality of terminal leads 31 including the first terminal lead and all the plurality of terminal leads 41 including the second terminal lead. , and the terminal leads 32 and 42 are made of a non-magnetic material. Also, such a configuration is an example of a configuration in which the first portion 201, the second portion 202, and the third portion 203 are made of a non-magnetic material.
  • the transmitting side inductor and the receiving side inductor are inductively coupled during operation. If the magnetic field generated by this inductive coupling is unduly disturbed, there is concern that the efficiency of signal transmission and reception between the transmitting side inductor and the receiving side inductor will be reduced.
  • the third part 203 is made of non-magnetic material.
  • the third portion 203 is a portion that overlaps with the third semiconductor element 13 when viewed in the z direction. Therefore, it is possible to suppress the disturbance of the magnetic field of the third semiconductor element 13 and improve the transmission efficiency.
  • the entire first die pad 210 (first lead 21) is made of a non-magnetic material.
  • the transmission efficiency can be further improved.
  • the portion of the conductive support 2 covered with the sealing resin 6 is made of a non-magnetic material. This is preferable for improving transmission efficiency.
  • the conductive support 2 of this embodiment is entirely made of a non-magnetic material. Such a configuration is suitable for improving transmission efficiency.
  • the first bonding layer 91, the second bonding layer 92 and the third bonding layer 93 are made of non-magnetic material. As a result, it is possible to suppress disturbance of the magnetic field of the third semiconductor element 13 by the first bonding layer 91, the second bonding layer 92, and the third bonding layer 93, thereby increasing the transmission efficiency.
  • the electrode 111 of the first semiconductor element 11, the electrode 121 of the second semiconductor element 12, and the first electrode 131 and the second electrode 132 of the third semiconductor element 13 are made of non-magnetic material. Thereby, it is possible to further suppress disturbance of the magnetic field of the third semiconductor element 13 .
  • the first wire 51, the second wire 52, the third wire 53 and the fourth wire 54 are each made of a non-magnetic material. Also, the sealing resin 6 is made of a non-magnetic material. Such a configuration contributes to improvement in transmission efficiency.
  • FIGS. 9 and 10 show a first modification of the semiconductor device A1.
  • the semiconductor device A11 of this modified example differs from the semiconductor device A1 described above in the configuration of the conductive support 2 .
  • a metal layer 73 is provided instead of the metal layer 72 in the place where the metal layer 72 was provided in the conductive support 2 of the semiconductor device A1.
  • the metal layer 73 is composed of a plurality of plated layers in which Ni/Pd/Au are laminated in order, for example.
  • the metal layer 73 contains a magnetic material, Ni (relative magnetic permeability: about 600). Therefore, the portions (exposed portions 311, 321, 411, 421, 216, 226) of the conductive support 2 where the metal layer 73 is provided are not made of a non-magnetic material.
  • a part is made of a non-magnetic material means that each part of the constituent material is a non-magnetic material. For example, if a portion includes the base material 70 that is a non-magnetic material, but includes a metal layer 73 that has a magnetic material, the portion is not a portion made of the non-magnetic material.
  • the portion of the conductive support 2 covered with the sealing resin 6 is made of a magnetizable material.
  • This modified example can also improve the transmission efficiency.
  • a portion of the conductive support 2 covered with the sealing resin 6 is made of a non-magnetic material. These parts are closer to the third semiconductor element 13 than the part of the conductive support 2 exposed from the sealing resin 6 . Therefore, an improvement in transmission efficiency can be expected. Allowing the application of a magnetic material such as Ni/Pd/Au to the portion of the conductive support 2 exposed from the sealing resin 6 suppresses the influence of the third semiconductor element 13 on the magnetic field and prevents the use of solder or the like. There is an advantage that it is easy to adopt the metal layer 73 suitable for the conductive bonding material or the metal layer 73 capable of suppressing deterioration of the conductive support 2 .
  • the semiconductor device A12 of this modified example differs from the above-described semiconductor device A1 in the configuration of the conductive support 2 .
  • the conductive support 2 is composed of the base material 70 and the metal layer 73 .
  • the metal layer 73 is provided at the location where the metal layer 73 was provided and the location where the metal layer 71 was provided in the semiconductor device A11. is provided.
  • the first lead 21 has the first die pad 210 formed of the base material 70 and the metal layer 73 is not provided.
  • a metal layer 73 is provided on a portion of the covering portion 217 of the pair of terminal portions 215 that is connected to the first main surface 211 .
  • the first part 201 and the third part 203 are composed only of the base material 70, and are configured as parts made of a non-magnetic material.
  • the second part 202 is a part containing a magnetic material, and is not made of a non-magnetic material.
  • This modified example can also improve the transmission efficiency.
  • the third part 203 is made of a magnetic material. By maintaining the configuration consisting of, the effect of improving the transmission efficiency can be obtained.
  • the semiconductor device A2 of this embodiment differs from the above-described embodiment in the mounting location of the third semiconductor element 13 on the conductive support 2 .
  • the third semiconductor element 13 is mounted on the second die pad 220 of the second lead 22 . That is, the first semiconductor element 11 is mounted on the first die pad 210 of the first lead 21, and the second semiconductor element 12 and the third semiconductor element 13 are mounted on the second die pad 220 of the second lead 22. It is Therefore, the first portion 201 is made up of a portion of the first lead 21 , and the second portion 202 and the third portion 203 are made up of a portion of the second lead 22 . In this case, it is preferable that the receiving inductor be positioned between the second die pad 220 and the transmitting inductor in the z-direction. Also in this embodiment, the third semiconductor element 13 is positioned between the first semiconductor element 11 and the second semiconductor element 12 in the x-direction.
  • the conductive support 2 of the semiconductor device A2 is composed of a base material 70, metal layers 71 and 72, like the conductive support 2 of the semiconductor device A1.
  • the materials of the base material 70, the metal layers 71 and 72, and the locations where the metal layers 71 and 72 are provided are the same as those of the semiconductor device A1.
  • the third semiconductor element 13 is not limited to being mounted on the first leads 21 and may be mounted on the second leads 22 .
  • FIG. 16 shows a first modified example of the semiconductor device A2.
  • the semiconductor device A21 of this modified example differs from the above-described semiconductor device A2 in the configuration of the conductive support 2 .
  • a metal layer 73 is provided instead of the metal layer 72 in the place where the metal layer 72 was provided in the conductive support 2 of the semiconductor device A2.
  • Metal layer 73 has, for example, the same configuration as metal layer 73 of semiconductor device A11 described above, and includes a magnetic material. Therefore, the portions (exposed portions 311, 321, 411, 421, 216, 226) of the conductive support 2 where the metal layer 73 is provided are not made of a non-magnetic material.
  • the portion of the conductive support 2 covered with the sealing resin 6 is made of a magnetizable material.
  • This modified example can also improve the transmission efficiency.
  • a portion of the conductive support 2 covered with the sealing resin 6 is made of a non-magnetic material. These parts are closer to the third semiconductor element 13 than the part of the conductive support 2 exposed from the sealing resin 6 . Therefore, an improvement in transmission efficiency can be expected. Allowing the application of a magnetic material such as Ni/Pd/Au to the portion of the conductive support 2 exposed from the sealing resin 6 suppresses the influence of the third semiconductor element 13 on the magnetic field and prevents the use of solder or the like. There is an advantage that it is easy to adopt the metal layer 73 suitable for the conductive bonding material or the metal layer 73 capable of suppressing deterioration of the conductive support 2 .
  • FIG. 17 shows a second modification of the semiconductor device A2.
  • the semiconductor device A22 of this modified example differs from the semiconductor device A2 described above in the configuration of the conductive support 2 .
  • the conductive support 2 is composed of the base material 70 and the metal layer 73 .
  • the metal layer 73 is provided at the portion where the metal layer 73 was provided and the portion where the metal layer 71 was provided in the semiconductor device A21. is provided.
  • the second lead 22 has the second die pad 220 formed of the base material 70 and the metal layer 73 is not provided.
  • a metal layer 73 is provided on a portion of the covering portion 227 of the pair of terminal portions 225 that is connected to the second main surface 221 .
  • the second part 202 and the third part 203 are composed only of the base material 70, and are configured as parts made of a non-magnetic material.
  • the first part 201 is a part containing a magnetic material, and is not made of a non-magnetic material.
  • This modified example can also improve the transmission efficiency.
  • the third part 203 is made of a magnetic material. By maintaining the configuration consisting of, the effect of improving the transmission efficiency can be obtained.
  • the conductive support 2 has a first lead 21, a second lead 22, a third lead 23, a plurality of terminal leads 3 and a plurality of terminal leads 4. As shown in FIG.
  • the third lead 23 is located between the first lead 21 and the second lead 22 in the x direction and is separated from the first lead 21 and the second lead 22 .
  • the third lead 23 has a third die pad 230 and a pair of extensions 235 .
  • the third die pad 230 is positioned between the first die pad 210 and the second die pad 220 .
  • the shape of the third die pad 230 is not particularly limited, and in the illustrated example, it is a rectangular shape elongated in the y direction.
  • Third die pad 230 has a third major surface 231 and a third back surface 232 .
  • the third main surface 231 and the third back surface 232 are surfaces facing opposite sides in the z direction.
  • a pair of extending portions 235 are portions extending from the third die pad 230 to both sides in the y direction.
  • the x-direction dimension of the extension 235 is smaller than the x-direction dimension of the third die pad 230 .
  • the extending portion 235 is covered with the sealing resin 6 except for the end faces facing the y direction.
  • the first semiconductor element 11 is mounted on the first die pad 210
  • the second semiconductor element 12 is mounted on the second die pad 220
  • the third semiconductor element 13 is mounted on the third die pad 230 . It is mounted on the three main surfaces 231 . Therefore, the first portion 201 is made up of part of the first lead 21 , the second portion 202 is made up of part of the second lead 22 , and the third portion 203 is made up of part of the third lead 23 . It is composed of departments.
  • the conductive support 2 of this embodiment consists of a base material 70, a metal layer 71 and a metal layer 72, similar to the conductive support 2 of the semiconductor devices A1 and A2.
  • the aspects of the base material 70, the metal layers 71 and 72 that constitute the first lead 21, the second lead 22, the plurality of terminal leads 3 and the plurality of terminal leads 4 are the same as those of the semiconductor device A1 and the semiconductor device A2.
  • the third lead 23 is composed of a base material 70 and a metal layer 71 .
  • the third lead 23 is provided with a metal layer 71 except for the end faces of the pair of extensions 235 facing in the y direction.
  • the configuration in which the third semiconductor element 13 is mounted on the first lead 21 or the second lead 22 is not limited, and the third semiconductor element 13 is mounted separately from the first lead 21 and the second lead 22 . It may be mounted on the third lead 23 which is formed as follows.
  • FIG. 21 shows a first modified example of the semiconductor device A3.
  • the semiconductor device A31 of this modified example differs from the above-described semiconductor device A3 in the configuration of the conductive support 2 .
  • a metal layer 73 is provided instead of the metal layer 72 in the place where the metal layer 72 was provided in the conductive support 2 of the semiconductor device A3.
  • Metal layer 73 has, for example, the same configuration as metal layer 73 of semiconductor device A11 described above, and includes a magnetic material. Therefore, the portions (exposed portions 311, 321, 411, 421, 216, 226) of the conductive support 2 where the metal layer 73 is provided are not made of a non-magnetic material.
  • the portion of the conductive support 2 covered with the sealing resin 6 is made of a magnetizable material.
  • This modified example can also improve the transmission efficiency.
  • a portion of the conductive support 2 covered with the sealing resin 6 is made of a non-magnetic material. These parts are closer to the third semiconductor element 13 than the part of the conductive support 2 exposed from the sealing resin 6 . Therefore, an improvement in transmission efficiency can be expected. Allowing the application of a magnetic material such as Ni/Pd/Au to the portion of the conductive support 2 exposed from the sealing resin 6 suppresses the influence of the third semiconductor element 13 on the magnetic field and prevents the use of solder or the like. There is an advantage that it is easy to adopt the metal layer 73 suitable for the conductive bonding material or the metal layer 73 capable of suppressing deterioration of the conductive support 2 .
  • FIG. 22 shows a second modification of the semiconductor device A3.
  • the semiconductor device A32 of this modified example differs from the semiconductor device A2 described above in the configuration of the conductive support 2 .
  • the conductive support 2 is composed of the base material 70 and the metal layer 73 .
  • the first lead 21, the second lead 22, the plurality of terminal leads 3, and the plurality of terminal leads 4 of the semiconductor device A12 the portion where the metal layer 73 was provided and the portion where the metal layer 71 was provided , a metal layer 73 is provided.
  • the third lead 23 is made of only the base material 70 .
  • the third part 203 is composed only of the base material 70 and is configured as a part made of a non-magnetic material.
  • the first die pad 210 including the first portion 201 and the second die pad 220 including the second portion 202 are portions containing magnetic material and are not configured to be made of non-magnetic material.
  • This modified example can also improve the transmission efficiency.
  • the third part 203 is made of a magnetic material. By maintaining the configuration consisting of, the effect of improving the transmission efficiency can be obtained.
  • Appendix 1 a conducting support including a plurality of leads; a first semiconductor element supported by the conductive support; a second semiconductor element supported by the conductive support; a third semiconductor element supported by the conductive support, electrically connected to the first semiconductor element and the second semiconductor element, and insulating the first semiconductor element and the second semiconductor element from each other; a sealing resin that covers the first semiconductor element, the second semiconductor element, the third semiconductor element, and a part of the conductive support; with The conducting support is a first portion overlapping the first semiconductor element when viewed in the thickness direction of the lead; a second portion overlapping the second semiconductor element when viewed in the thickness direction; a third portion overlapping the third semiconductor element when viewed in the thickness direction; including The semiconductor device, wherein the material of the third part is a non-magnetic material having a relative magnetic permeability of less than 100.
  • Appendix 2 The semiconductor device according to appendix 1, wherein the material of the first part is the non-magnetic material. Appendix 3. 3. The semiconductor device according to appendix 1 or 2, wherein the material of the second part is the non-magnetic material. Appendix 4.
  • the conductive support has a first lead including the first portion, 4. The semiconductor device according to any one of appendices 1 to 3, wherein the material of the first lead is the non-magnetic material.
  • Appendix 5. the conductive support includes the second portion and has a second lead separated from the first lead; 5.
  • the semiconductor device according to appendix 4, wherein the material of the second lead is the non-magnetic material.
  • Appendix 6. 6. The semiconductor device according to appendix 5, wherein the first lead includes the third portion.
  • Appendix 7. 6. The semiconductor device according to appendix 5, wherein the second lead includes the third portion.
  • Appendix 8. the conducting support includes a first terminal lead electrically connected to the first semiconductor element and separated from the first lead and the second lead; The first terminal lead has a first covered portion covered with the sealing resin and a first exposed portion exposed from the sealing resin, 8.
  • Appendix 9. The semiconductor device according to appendix 8, wherein the material of the first terminal lead is the non-magnetic material.
  • the conducting support includes a second terminal lead electrically connected to the second semiconductor element and separated from the first lead and the second lead;
  • the second terminal lead has a second covered portion covered with the sealing resin and a second exposed portion exposed from the sealing resin, 10.
  • the semiconductor device according to appendix 10, wherein the material of the second terminal lead is the non-magnetic material.
  • Appendix 12. a first bonding layer that bonds the first semiconductor element and the first part; a second bonding layer that bonds the second semiconductor element and the second part; a third bonding layer that bonds the third semiconductor element and the third part; further comprising 12.
  • Appendix 15. 15.
  • the first terminal lead includes a base material made of Cu or a Cu alloy having a relative magnetic permeability of less than 100,
  • the first covering part includes an Ag plating layer arranged on the base material,
  • the semiconductor device according to appendix 8 wherein the first exposed portion includes a Sn plating layer disposed on the base material.
  • the second terminal lead includes a base material made of Cu or a Cu alloy having a relative magnetic permeability of less than 100,
  • the second coating includes an Ag plating layer arranged on the base material, 11.
  • the semiconductor device according to appendix 10 wherein the second exposed portion includes a Sn plating layer arranged on the base material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置は、複数のリードを含む導通支持体と、前記導通支持体に支持された第１半導体素子と、前記導通支持体に支持された第２半導体素子と、前記導通支持体に支持され、且つ前記第１半導体素子と前記第２半導体素子とに電気的に接続され、且つ前記第１半導体素子および前記第２半導体素子を互いに絶縁する第３半導体素子と、前記第１半導体素子、前記第２半導体素子および前記第３半導体素子、並びに、前記導通支持体の一部を覆う封止樹脂と、を備える。前記導通支持体は、前記リードの厚さ方向に視て前記第１半導体素子と重なる第１部と、前記厚さ方向に視て前記第２半導体素子と重なる第２部と、前記厚さ方向に視て前記第３半導体素子と重なる第３部と、を含む。前記第３部の材料は、比透磁率が１００未満である非磁性材料である。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、電気自動車（ハイブリッド自動車を含む）または家電機器などにインバータ装置が使用されており、このようなインバータ装置には半導体装置が使用されている。当該インバータ装置は、たとえば半導体装置と、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのパワー半導体とを備える。上記半導体装置は、制御素子および駆動素子を有する。当該インバータ装置においては、ＥＣＵ（Engine Control Unit）から出力された制御信号が、当該半導体装置の制御素子に入力される。制御素子は、制御信号をＰＷＭ（Pulse Width Modulation）制御信号に変換し、駆動素子に伝送する。駆動素子は、ＰＷＭ制御信号に基づき、たとえば６つのパワー半導体を所望のタイミングでスイッチング動作させる。６つのパワー半導体が所望のタイミングでスイッチング動作をすることで、車載用バッテリの直流電力からモータ駆動用の三相交流電力が生成される。特許文献１には、制御素子（コントローラチップ）、駆動素子（ドライバチップ）およびトランスチップを備えた半導体装置の一例が開示されている。
特開２０１８－２０７１２７号公報
　トランスチップは、集積化された２つのコイル間において、誘導結合を用いた信号伝達を行う。この誘導結合の磁界が乱されると、伝達効率が低下する等の不具合が生じる。
　上述の事情に鑑み、本開示は、伝達効率を向上させることが可能な半導体装置を提供することを一の課題とする。
　本開示によって提供される半導体装置は、複数のリードを含む導通支持体と、前記導通支持体に支持された第１半導体素子と、前記導通支持体に支持された第２半導体素子と、前記導通支持体に支持され、且つ前記第１半導体素子と前記第２半導体素子とに電気的に接続され、且つ前記第１半導体素子および前記第２半導体素子を互いに絶縁する第３半導体素子と、前記第１半導体素子、前記第２半導体素子および前記第３半導体素子、並びに、前記導通支持体の一部を覆う封止樹脂と、を備える。前記導通支持体は、前記リードの厚さ方向に視て前記第１半導体素子と重なる第１部と、前記厚さ方向に視て前記第２半導体素子と重なる第２部と、前記厚さ方向に視て前記第３半導体素子と重なる第３部と、を含む。前記第３部の材料は、比透磁率が１００未満である非磁性材料である。
　上記構成によれば、半導体装置における伝達効率を向上させることができる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態に係る半導体装置を示す平面図である。 本開示の第１実施形態に係る半導体装置を示す平面図である。 本開示の第１実施形態に係る半導体装置を示す正面図である。 本開示の第１実施形態に係る半導体装置を示す左側面図である。 本開示の第１実施形態に係る半導体装置を示す右側面図である。 本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 本開示の第１実施形態に係る半導体装置の第１変形例を示す要部平面図である。 図９のＸ－Ｘ線に沿う断面図である。 本開示の第１実施形態に係る半導体装置の第２変形例を示す要部平面図である。 図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 本開示の第２実施形態に係る半導体装置を示す平面図である。 本開示の第２実施形態に係る半導体装置を示す要部平面図である。 図１３のＸＶ－ＸＶ線に沿う断面図である。 本開示の第２実施形態に係る半導体装置の第１変形例を示す要部平面図である。 本開示の第２実施形態に係る半導体装置の第２変形例を示す要部平面図である。 本開示の第３実施形態に係る半導体装置を示す平面図である。 本開示の第３実施形態に係る半導体装置を示す要部平面図である。 図１８のＸＸ－ＸＸ線に沿う断面図である。 本開示の第３実施形態に係る半導体装置の第１変形例を示す要部平面図である。 本開示の第３実施形態に係る半導体装置の第２変形例を示す要部平面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に用語の識別のために用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　図１～図８に基づき、本開示の第１実施形態に係る半導体装置Ａ１について説明する。半導体装置Ａ１は、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、導通支持体２、複数の第２ワイヤ５２、複数の第１ワイヤ５１、複数の第３ワイヤ５３、複数の第４ワイヤ５４、および封止樹脂６を備える。半導体装置Ａ１は、たとえば電気自動車などのインバータ装置の配線基板に表面実装されるものである。半導体装置Ａ１のパッケージ形式は、ＳＯＰ（Small Outline Package）である。なお、半導体装置Ａ１のパッケージ形式は、ＳＯＰに限定されない。
　図１および図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す左側面図である。図５は、半導体装置Ａ１を示す右側面図である。図６は、半導体装置Ａ１を示す要部平面図である。図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。ここで、図２は、理解の便宜上、封止樹脂６を想像線で示している。また、図９は、理解の便宜上、封止樹脂６を想像線で示し、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３複数の第２ワイヤ５２、複数の第１ワイヤ５１および複数の第３ワイヤ５３を省略している。
　半導体装置Ａ１の説明においては、後述の第１リード２１の第１ダイパッド２１０および第２リード２２の第２ダイパッド２２０の厚さ方向を「ｚ方向」と呼ぶ。ｚ方向に対して直交する方向を「ｘ方向」と呼ぶ。ｚ方向およびｘ方向の双方に対して直交する方向を「ｙ方向」と呼ぶ。
　第１半導体素子１１、第２半導体素子１２および第３半導体素子１３は、半導体装置Ａ１の機能中枢となる素子である。図２に示すように、半導体装置Ａ１においては、第１半導体素子１１、第２半導体素子１２および第３半導体素子１３の各々は、いずれも個々の素子で構成されている。ｚ方向に視て、第１半導体素子１１、第２半導体素子１２および第３半導体素子１３の各々は、ｙ方向を長辺とする矩形状である。
　第１半導体素子１１は、ＥＣＵなどから入力された制御信号をＰＷＭ制御信号に変換する回路と、ＰＷＭ制御信号を第２半導体素子１２へ伝送するための送信回路と、第２半導体素子１２からの電気信号を受ける受信回路とを有する。
　第２半導体素子１２は、ＰＷＭ制御信号を受信する受信回路と、ＰＷＭ制御信号に基づきスイッチング素子（たとえばＩＧＢＴやＭＯＳＦＥＴなど）のスイッチング動作を行う回路（ゲートドライバ）と、電気信号を第１半導体素子１１へ伝送するための送信回路とを有する。当該電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。
　第３半導体素子１３は、第１半導体素子１１と第２半導体素子１２とに電気的に接続され、且つ第１半導体素子１１および第２半導体素子１２を互いに絶縁する素子である。第３半導体素子１３は、半導体装置Ａ１の動作時において、第１半導体素子１１と第２半導体素子１２との間でＰＷＭ制御信号および他の電気信号等の信号を中継する。半導体装置Ａ１においては、第３半導体素子１３は、インダクティブ型である。インダクティブ型の第３半導体素子１３の一例として、絶縁型トランスが挙げられる。絶縁型トランスは、集積化された２つのインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行う。第３半導体素子１３は、たとえばＳｉからなる基板を有する。前記基板上にＣｕからなるインダクタが形成されている。当該インダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタはｚ方向において積層されている。送信側インダクタと受信側インダクタとの間には、ＳｉＯ2などからなる誘電体層が介装されている。誘電体層により、送信側インダクタと受信側インダクタとは、電気的に絶縁されている。
　半導体装置Ａ１においては、第２半導体素子１２は、第１半導体素子１１に要求される電源電圧よりも高い電源電圧を要する。このため、第１半導体素子１１と第２半導体素子１２との間に著しい電位差が生じる。そこで、半導体装置Ａ１においては、第１半導体素子１１を構成要素に含む第１回路と、第２半導体素子１２を構成要素に含む第２回路とが、第３半導体素子１３により互いに絶縁されている。半導体装置Ａ１においては、第１回路が相対的に低電圧であり、かつ第２回路が相対的に高電圧である。第３半導体素子１３は、第１回路と第２回路との信号の送受信を中継する。たとえば、電気自動車やハイブリッド自動車のインバータ装置においては、第１半導体素子１１に印加させる電圧が５Ｖ程度であることに対し、第２半導体素子１２に印加される電圧が過渡的に６００Ｖ以上となることがある。
　図２および図１０に示すように、第３半導体素子１３は、ｘ方向において、第１半導体素子１１と第２半導体素子１２との間に位置する。第１半導体素子１１および第３半導体素子１３は、後述の第１リード２１の第１ダイパッド２１０に搭載されている。第２半導体素子１２は、後述の第２リード２２の第２ダイパッド２２０に搭載されている。この場合、送信側インダクタが、ｚ方向において第１ダイパッド２１０と受信側インダクタとの間に位置する構成が好ましい。
　図２および図７に示すように、第１半導体素子１１の上面（後述する第１ダイパッド２１０の第１主面２１１と同じ向きを向く面）には、複数の電極１１１が設けられている。複数の電極１１１は、第１半導体素子１１に構成された回路に導通する。同様に、第２半導体素子１２の上面（当該第１主面２１１と同じ向きを向く面）には、複数の電極１２１が設けられている。複数の電極１２１は、第２半導体素子１２に構成された回路に導通する。第３半導体素子１３の上面（当該第１主面２１１と同じ向きを向く面）には、複数の第１電極１３１、および複数の第２電極１３２が設けられている。複数の第１電極１３１、および複数の第２電極１３２の各々は、送信側インダクタおよび受信側インダクタのいずれかに導通する。図２に示すように、第３半導体素子１３においては、複数の第１電極１３１は、ｙ方向に沿って配列されている。同様に、複数の第２電極１３２もｙ方向に沿って配列されている。本実施形態においては、電極１１１、電極１２１、第１電極１３１および第２電極１３２は、比透磁率が１００未満である非磁性材料からなり、たとえばＡｌ、ＡｌＣｕ、ＡｌＳｉＣｕ、ＡｌＳｉ等からなる。
　導通支持体２は、第１半導体素子１１、第２半導体素子１２および第３半導体素子１３を支持する機能と、第１半導体素子１１および第２半導体素子１２への導通経路を構成する機能とを果たす。本実施形態の導通支持体２は、第１リード２１、第２リード２２、複数の端子リード３、および複数の端子リード４を含む。
　図２および図３に示すように、第１リード２１は、第１ダイパッド２１０および一対の端子部２１５を有する。第１ダイパッド２１０の形状や大きさは特に限定されず、本実施形態においては、ｚ方向に視て矩形状（あるいは略矩形状）である。図７および図８に示すように、第１ダイパッド２１０は、第１主面２１１および第１裏面２１２を有する。第１主面２１１および第１裏面２１２は、ｚ方向において互いに離れて位置する。第１主面２１１および第１裏面２１２は、ｚ方向において互いに反対側を向く。第１主面２１１および第１裏面２１２の各々は、平坦（あるいは略平坦）である。本実施形態においては、第１ダイパッド２１０の第１主面２１１には、第１半導体素子１１および第３半導体素子１３が搭載されている。第１半導体素子１１は、第１接合層９１によって第１主面２１１に導通接合されている。第１接合層９１は、比透磁率が１００未満である非磁性材料からなり、たとえばＡｇペーストまたははんだ等である。第３半導体素子１３は、第３接合層９３によって第１主面２１１に導通接合されている。第３接合層９３は、比透磁率が１００未満である非磁性材料からなり、たとえばＡｇペーストまたははんだ等である。あるいは、第３接合層９３は、非磁性材料である絶縁性材料であってもよい。
　図１～図４に示すように、一対の端子部２１５は、第１ダイパッド２１０のｙ方向における両端につながっている。これにより、第１ダイパッド２１０は、一対の端子部２１５に支持されている。一対の端子部２１５の各々は、露出部２１６および被覆部２１７を有する。
　図２および図６に示すように、ｚ方向に視て、露出部２１６は、封止樹脂６から露出した部分であり、図示された例においては、ｘ方向に沿って延びる帯状である。露出部２１６は、曲げ加工が施されている。被覆部２１７は、第１ダイパッド２１０と露出部２１６との間に介在しており、封止樹脂６に覆われている。被覆部２１７は、平坦（あるいは略平坦）である。
　図２および図６に示すように、第１リード２１は、第２リード２２に対してｘ方向の一方側に配置されており、第２リード２２は、第１リード２１に対してｘ方向の他方側に配置されている。第２リード２２は、第２ダイパッド２２０および一対の端子部２２５を有する。第２ダイパッド２２０の形状や大きさは特に限定されず、本実施形態においては、ｚ方向に視て矩形状（あるいは略矩形状）である。図７および図８に示すように、第２ダイパッド２２０は、第２主面２２１および第２裏面２２２を有する。第２主面２２１および第２裏面２２２は、ｚ方向において互いに離れて位置する。第２主面２２１および第２裏面２２２は、ｚ方向において互いに反対側を向く。第２主面２２１および第２裏面２２２の各々は、平坦（あるいは略平坦）である。本実施形態においては、第２ダイパッド２２０の第２主面２２１には、第２半導体素子１２が搭載されている。第１リード２１は、第２接合層９２によって第２主面２２１に導通接合されている。第２接合層９２は、比透磁率が１００未満である非磁性材料からなり、たとえばＡｇペーストまたははんだ等である。第１リード２１に第１半導体素子１１が導通接合され、第２リード２２に第２半導体素子１２が導通接合されることにより、半導体装置Ａ１の動作時において、第１リード２１と第２リード２２とは、互いの電位が異なる。
　第１ダイパッド２１０と第２ダイパッド２２０との間には、パッド隙間２９が設けられている。ｚ方向に視て、パッド隙間２９は、ｙ方向に沿って延びている。また、ｘ方向に視て、第１ダイパッド２１０と第２ダイパッド２２０とは互いに重なる。第１ダイパッド２１０および第２リード２２の厚さは特に限定されず、たとえば１００μｍ以上３００μｍ以下である。
　図１～図４に示すように、一対の端子部２２５は、第２ダイパッド２２０のｙ方向における両端につながっている。これにより、第２ダイパッド２２０は、一対の端子部２２５に支持されている。一対の端子部２２５の各々は、露出部２２６および被覆部２２７を有する。
　図２および図６に示すように、ｚ方向に視て、露出部２２６は、封止樹脂６から露出した部分であり、図示された例においては、ｘ方向に沿って延びる帯状である。露出部２２６は、曲げ加工が施されている。被覆部２２７は、第２ダイパッド２２０と露出部２２６との間に介在しており、封止樹脂６に覆われている。被覆部２２７は、平坦（あるいは略平坦）である。
　図６および図７に示すように、導通支持体２のうちｚ方向に視て第１半導体素子１１と重なる部分を第１部２０１と定義する。また、導通支持体２のうちｚ方向に視て第２半導体素子１２と重なる部分を第２部２０２と定義する。また、導通支持体２のうちｚ方向に視て第３半導体素子１３と重なる部分を第３部２０３と定義する。本実施形態においては、第１部２０１および第３部２０３は、第１リード２１の第１ダイパッド２１０の一部ずつによって構成されている。また、第２部２０２は、第２リード２２の第２ダイパッド２２０の一部によって構成されている。
　複数の端子リード３は、図１および図２に示すように、第１リード２１の第１ダイパッド２１０に対してｘ方向の一方側に位置する部分を含む。複数の端子リード３は、ｙ方向に沿って配列されている。複数の端子リード３の少なくともいずれかが、先述の第１回路に導通している。図１および図４に示すように、複数の端子リード３の各々は、後述する封止樹脂６の一対の第１側面６３のうち、ｘ方向の一方側に位置する当該第１側面６３から露出している。複数の端子リード３は、複数の端子リード３１および一対の端子リード３２を含む。
　図２および図４に示すように、複数の端子リード３１は、ｙ方向において第１リード２１の一対の端子部２１５の露出部２１６に挟まれて配置されている。複数の端子リード３１のうち第１半導体素子１１に導通するものは、「第１端子リード」の一例である。複数の端子リード３１の各々は、露出部３１１および被覆部３１２を有する。
　図２および図６に示すように、ｚ方向に視て、露出部３１１は、ｘ方向に沿って延びる帯状である。露出部３１１は、ｚ方向に視て封止樹脂６からｘ方向に沿って突出した部分である。図３に示すように、露出部３１１は、曲げ加工が施されている。
　図２に示すように、被覆部３１２は、露出部３１１につながり、かつ封止樹脂６に覆われている。図示された例においては、被覆部３１２は、露出部３１１に繋がる部分と、当該部分よりもｙ方向の寸法が大である矩形状部分とを含む。被覆部３１２は、平坦（あるいは略平坦）である。
　図２、図４および図６に示すように、一対の端子リード３２は、複数の端子リード３１のｙ方向の両側に配置されている。一対の端子リード３２の各々は、露出部３２１および被覆部３２２を有する。
　図２および図６に示すように、ｚ方向に視て、露出部３２１は、ｘ方向に沿って延びる帯状である。露出部３２１は、ｚ方向に視て封止樹脂６からｘ方向に沿って突出した部分である。図３に示すように、露出部３２１は、曲げ加工が施されている。
　図２に示すように、被覆部３２２は、露出部３２１につながり、かつ封止樹脂６に覆われている。図示された例においては、被覆部３２２は、露出部３２１に繋がる部分と、当該部分よりもｙ方向の寸法が大である矩形状部分とを含む。被覆部３２２は、平坦（あるいは略平坦）である。
　複数の端子リード４は、図１、図２および図６に示すように、第２リード２２の第２ダイパッド２２０に対してｘ方向の他方側に位置する部分を含む。複数の端子リード４は、ｙ方向に沿って配列されている。複数の端子リード４の少なくともいずれかが、先述の第２回路に導通している。図１、図５および図６に示すように、複数の端子リード４の各々は、後述する封止樹脂６の一対の第１側面６３のうち、ｘ方向の他方側に位置する当該第１側面６３から露出している。複数の端子リード４は、複数の端子リード４１および一対の端子リード４２を含む。
　図２、図５および図６に示すように、複数の端子リード４１は、ｙ方向において第２リード２２の一対の端子部２２５に挟まれて配置されている。複数の端子リード４１のうち第２半導体素子１２に導通するものは、「第２端子リード」の一例である。複数の端子リード４１の各々は、露出部４１１および被覆部４１２を有する。
　図２および図６に示すように、ｚ方向に視て、露出部４１１は、ｘ方向に沿って延びる帯状である。露出部４１１は、ｚ方向に視て封止樹脂６からｘ方向に沿って突出した部分である。図３に示すように、露出部４１１は、曲げ加工が施されている。
　図２および図６に示すように、被覆部４１２は、露出部４１１につながり、かつ封止樹脂６に覆われている。被覆部４１２は、露出部４１１に繋がる部分と、当該部分よりもｙ方向の寸法が大である矩形状部分とを含む。被覆部４１２は、平坦（あるいは略平坦）である。
　図２、図５および図６に示すように、一対の端子リード４２は、複数の端子リード４１および一対の端子部２２５のｙ方向の両側に配置されている。一対の端子リード４２の各々は、露出部４２１および被覆部４２２を有する。
　図２に示すように、ｚ方向に視て、露出部４２１は、ｘ方向に沿って延びる帯状である。露出部４２１は、ｚ方向に視て封止樹脂６からｘ方向に沿って突出した部分である。図３に示すように、露出部４２１は、曲げ加工が施されている。
　図２に示すように、被覆部４２２は、露出部４２１につながり、かつ封止樹脂６に覆われている。被覆部４２２は、露出部４１１に繋がるｘ方向に延びる部分と、当該部分からｙ方向の内方に延びる部分とを含む。被覆部４２２は、平坦（あるいは略平坦）である。
　複数の第２ワイヤ５２、複数の第１ワイヤ５１、複数の第３ワイヤ５３、および複数の第４ワイヤ５４は、第１リード２１、第２リード２２、複数の端子リード３、および複数の端子リード４とともに、第１半導体素子１１、第２半導体素子１２および第３半導体素子１３が所定の機能を果たすための導通経路を構成している。複数の第２ワイヤ５２、複数の第１ワイヤ５１、複数の第３ワイヤ５３、および複数の第４ワイヤ５４の各々の材料は、比透磁率が１００未満である非磁性材料からなり、たとえばＡｕ、ＣｕおよびＡｌのいずれかを含む金属である。
　複数の第１ワイヤ５１は、図２および図７に示すように、第３半導体素子１３と、第１半導体素子１１とに接合されている。複数の第１ワイヤ５１によって、第３半導体素子１３と、第１半導体素子１１とが互いに導通する。半導体装置Ａ１においては、複数の第１ワイヤ５１の各々は、第３半導体素子１３の複数の第１電極１３１のいずれかと、第１半導体素子１１の複数の電極１１１のいずれかと、に接合されている。複数の第１ワイヤ５１は、ｙ方向に沿って配列されている。ｚ方向に視て、複数の第１ワイヤ５１は、第１ダイパッド２１０に重なっている。
　複数の第２ワイヤ５２は、図２および図７に示すように、第３半導体素子１３と第２半導体素子１２とに接合されている。複数の第２ワイヤ５２によって、第３半導体素子１３と第２半導体素子１２とが互いに導通する。半導体装置Ａ１においては、複数の第２ワイヤ５２の各々は、第３半導体素子１３の複数の第２電極１３２のいずれかと、第２半導体素子１２の複数の電極１２１のいずれかとに接合されている。複数の第２ワイヤ５２は、ｙ方向に沿って配列されている。複数の第２ワイヤ５２の各々は、パッド隙間２９を跨いでいる。
　複数の第３ワイヤ５３の各々は、図２および図７に示すように、第１半導体素子１１の複数の電極１１１のいずれかと、複数の端子リード３のいずれか（複数の端子リード３１の被覆部３１２および一対の端子リード３２の被覆部３２２）と、一対の端子部２１５の被覆部２１７のいずれかと、に接合されている。複数の第３ワイヤ５３によって、第１半導体素子１１は、複数の端子リード３１および複数の端子リード３２の少なくともいずれかに導通する。図示された例においては、６つの端子リード３１のうち、５つの端子リード３１が、第３ワイヤ５３を介して第１半導体素子１１の電極１１１に接続されており、「第１端子リード」の一例である。また、２つの端子リード３２のうち図中下方の端子リード３２が、第３ワイヤ５３を介して、第１半導体素子１１の電極１１１に接続されている。なお、すべての複数の端子リード３１が複数の第３ワイヤ５３によって第１半導体素子１１と導通することにより、第１端子リードに相当する構成であってもよい。
　複数の第４ワイヤ５４の各々は、図２および図７に示すように、第２半導体素子１２の複数の電極１２１のいずれかと、複数の端子リード４のいずれか（複数の端子リード４１の被覆部４１２および一対の端子リード４２の被覆部４２２）と、一対の端子部２２５の被覆部２２７のいずれかと、に接合されている。複数の第４ワイヤ５４によって、第２半導体素子１２は、複数の端子リード４１および複数の端子リード４２の少なくともいずれかに導通する。図示された例においては、６つの端子リード４１のうち、５つの端子リード４１が、第４ワイヤ５４を介して第２半導体素子１２の電極１２１に接続されており、「第２端子リード」の一例である。また、２つの端子リード４２の双方が、第４ワイヤ５４を介して、第２半導体素子１２の電極１２１に接続されている。なお、すべての複数の端子リード４１が複数の第４ワイヤ５４によって第２半導体素子１２と導通することにより、第２端子リードに相当する構成であってもよい。
　封止樹脂６は、図１に示すように、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および導通支持体２の各々の一部を覆っている。図７に示すように、封止樹脂６は、さらに複数の第１ワイヤ５１、複数の第２ワイヤ５２、複数の第３ワイヤ５３、および複数の第４ワイヤ５４を覆っている。封止樹脂６は、比透磁率が１００未満である非磁性材料からなり、たとえば黒色のエポキシ樹脂を含む材料からなる。ｚ方向に視て、封止樹脂６は、矩形状である。
　図３～図５に示すように、封止樹脂６は、頂面６１、底面６２、一対の第１側面６３、および一対の第２側面６４を有する。
　図３～図５に示すように、頂面６１および底面６２は、ｚ方向において互いに離れて位置する。頂面６１および底面６２は、ｚ方向において互いに反対側を向く。頂面６１および底面６２の各々は、平坦（あるいは略平坦）である。
　図３～図５に示すように、一対の第１側面６３は、頂面６１および底面６２につながるとともに、ｘ方向において互いに離れて位置する。一対の第１側面６３のうちｘ方向の一方側に位置する当該第１側面６３から、複数の端子リード３および一対の端子部２１５の各々が露出している。一対の第１側面６３のうちｘ方向の他方側に位置する当該第１側面６３から、複数の端子リード４および一対の端子部２２５の各々が露出している。
　図３～図５に示すように、一対の第１側面６３の各々は、第１上部６３１、第１下部６３２および第１中間部６３３を含む。第１上部６３１は、ｚ方向の一端が頂面６１につながり、かつｚ方向の他端が第１中間部６３３につながっている。第１上部６３１は、頂面６１に対して傾斜している。第１下部６３２は、ｚ方向の一端が底面６２につながり、かつｚ方向の他端が第１中間部６３３につながっている。第１下部６３２は、底面６２に対して傾斜している。第１中間部６３３は、ｚ方向の一端が第１上部６３１につながり、かつｚ方向の他端が第１下部６３２につながっている。第１中間部６３３は、ｚ方向およびｙ方向の双方に沿っている。ｚ方向に視て、第１中間部６３３は、頂面６１および底面６２よりも外方に位置する。第１中間部６３３から、複数の端子リード３および一対の端子部２１５の各々の一部、または複数の端子リード４および一対の端子部２２５の各々の一部が露出している。
　図３～図５に示すように、一対の第２側面６４は、頂面６１および底面６２につながるとともに、ｙ方向において互いに離れて位置する。図１および図２に示すように、第１リード２１、第２リード２２、複数の端子リード３、および複数の端子リード４は、一対の第２側面６４から離れて位置する。
　図３～図５に示すように、一対の第２側面６４の各々は、第２上部６４１、第２下部６４２および第２中間部６４３を含む。第２上部６４１は、ｚ方向の一端が頂面６１につながり、かつｚ方向の他端が第２中間部６４３につながっている。第２上部６４１は、頂面６１に対して傾斜している。第２下部６４２は、ｚ方向の一端が底面６２につながり、かつｚ方向の他端が第２中間部６４３につながっている。第２下部６４２は、底面６２に対して傾斜している。第２中間部６４３は、ｚ方向の一端が第２上部６４１につながり、かつｚ方向の他端が第２下部６４２につながっている。第２中間部６４３は、ｚ方向およびｙ方向の双方に沿っている。ｚ方向に視て、第２中間部６４３は、頂面６１および底面６２よりも外方に位置する。
　インバータ装置におけるモータドライバ回路においては、ローサイド（低電位側）スイッチング素子およびハイサイド（高電位側）スイッチング素子を含むハーフブリッジ回路が構成されることが一般的である。以下の説明においては、これらのスイッチング素子がＭＯＳＦＥＴである場合を対象とする。ここで、ローサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにグランドとなっている。一方、ハイサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにハーフブリッジ回路の出力ノードにおける電位に相当する。ハイサイドスイッチング素子およびローサイドスイッチング素子の駆動に応じて出力ノードにおける電位は変化するため、ハイサイドスイッチング素子を駆動するゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンの場合は、当該基準電位は、当該スイッチング素子のドレインに印加される電圧と等価（たとえば６００Ｖ以上）となる。半導体装置Ａ１においては、第１半導体素子１１のグランドと、第２半導体素子１２のグランドとは、分離された構成となっている。したがって、ハイサイドスイッチング素子を駆動するためのゲートドライバとして半導体装置Ａ１が使用される場合、第２半導体素子１２のグランドには、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧が過渡的に印加される。
　図６～図８に示すように、本実施形態においては、導通支持体２は、基材７０、金属層７１および金属層７２から選択される部材によって構成されている。基材７０は、導通支持体２の剛性および導電性を担保する部材であり、比透磁率が１００未満である非磁性材料からなる。基材７０の材質の具体例を挙げると、たとえばＣｕおよびＣｕ合金等である。非磁性材料であるＣｕ合金の一例として、たとえば古河電工製ＥＦＴＥＣ（登録商標）が挙げられる。基材７０は、たとえば例示された材料からなる金属板に切断および折り曲げ等が施されたものである。
　金属層７１は、基材７０上に形成された金属からなる層であり、たとえばめっきによって形成される。金属層７１は、比透磁率が１００未満である非磁性材料からなる。金属層７１の材質の具体例を挙げると、たとえばＡｇである。
　金属層７２は、基材７０上に形成された金属からなる層であり、たとえばめっきによって形成される。金属層７２は、比透磁率が１００未満である非磁性材料からなる。金属層７２の材質の具体例を挙げると、たとえばＳｎである。
　図６～図８に示すように、半導体装置Ａ１においては、第１リード２１の第１ダイパッド２１０は、基材７０および金属層７１からなる。第１ダイパッド２１０の金属層７１は、第１主面２１１に形成されている。端子部２１５の露出部２１６は、基材７０および金属層７２からなる。露出部２１６の金属層７２は、露出部２１６の全面に形成されている。被覆部２１７は、基材７０および金属層７１からなる。被覆部２１７の金属層７１は、被覆部２１７のうち第１主面２１１に繋がる部分に形成されている。
　また、第２リード２２の第２ダイパッド２２０は、基材７０および金属層７１からなる。第２ダイパッド２２０の金属層７１は、第２主面２２１に形成されている。端子部２２５の露出部２２６は、基材７０および金属層７２からなる。露出部２２６の金属層７２は、露出部２２６の全面に形成されている。被覆部２２７は、基材７０および金属層７１からなる。被覆部２２７の金属層７１は、被覆部２２７のうち第２主面２２１に繋がる部分に形成されている。
　また、端子リード３１の露出部３１１は、基材７０および金属層７２からなる。露出部３１１の金属層７２は、露出部３１１の全面に形成されている。端子リード３１の被覆部３１２は、基材７０および金属層７１からなる。被覆部３１２の金属層７１は、被覆部３１２のうち第１ダイパッド２１０側の部分の上面に形成されている。
　また、端子リード３２の露出部３２１は、基材７０および金属層７２からなる。露出部３２１の金属層７２は、露出部３２１の全面に形成されている。端子リード３２の被覆部３２２は、基材７０および金属層７１からなる。被覆部３２２の金属層７１は、被覆部３２２のうち第１ダイパッド２１０側の部分の上面に形成されている。
　また、端子リード４１の露出部４１１は、基材７０および金属層７２からなる。露出部４１１の金属層７２は、露出部４１１の全面に形成されている。端子リード４１の被覆部４１２は、基材７０および金属層７１からなる。被覆部４１２の金属層７１は、被覆部４１２のうち第２ダイパッド２２０側の部分の上面に形成されている。
　また、端子リード４２の露出部４２１は、基材７０および金属層７２からなる。露出部４２１の金属層７２は、露出部４２１の全面に形成されている。端子リード４２の被覆部４２２は、基材７０および金属層７１からなる。被覆部４２２の金属層７１は、被覆部４２２のうち第２ダイパッド２２０側の端部の上面に形成されている。
　導通支持体２の各部が、上述した基材７０、金属層７１および金属層７２によって構成されていることにより、半導体装置Ａ１においては、導通支持体２の全体が、非磁性材料からなる。すなわち、第１リード２１の全体および第２リード２２の全体が非磁性材料からなり、第１端子リードを含むすべての複数の端子リード３１と、第２端子リードを含むすべての複数の端子リード４１と、端子リード３２および端子リード４２とが、非磁性材料からなる。また、このような構成は、第１部２０１、第２部２０２および第３部２０３が非磁性材料からなる構成の一例である。
　次に、半導体装置Ａ１の作用効果について説明する。
　第３半導体素子１３は、動作時に送信側インダクタと受信側インダクタとが誘導結合される。この誘導結合において生じる磁界が不当に乱されると、送信側インダクタと受信側インダクタとの信号送受の効率等が低下することが懸念される。本実施形態においては、第３部２０３は、非磁性体材料からなる。第３部２０３は、ｚ方向に視て第３半導体素子１３と重なる部位である。このため、第３半導体素子１３の磁界が乱されることを抑制可能であり、伝達効率を向上させることができる。
　図６および図７に示すように、本実施形態においては、第１ダイパッド２１０（第１リード２１）の全体が、非磁性体材料からなる。これにより、伝達効率をさらに高めることができる。さらに、導通支持体２は、封止樹脂６によって覆われた部分が、非磁性体材料からなる。これは、伝達効率の向上に好ましい。本実施形態の導通支持体２は、そのすべてが非磁性体材料からなる。このような構成は、伝達効率の向上に好適である。
　第１接合層９１、第２接合層９２および第３接合層９３は、非磁性体材料からなる。これにより、第３半導体素子１３の磁界が第１接合層９１、第２接合層９２および第３接合層９３によって乱されることを抑制可能であり、伝達効率を高めることができる。
　第１半導体素子１１の電極１１１、第２半導体素子１２の電極１２１および第３半導体素子１３の第１電極１３１、第２電極１３２は、非磁性体材料からなる。これにより、第３半導体素子１３の磁界が乱されることをさらに抑制することができる。
　第１ワイヤ５１、第２ワイヤ５２、第３ワイヤ５３および第４ワイヤ５４は、それぞれが非磁性体材料からなる。また、封止樹脂６が非磁性体材料からなる。このような構成は、伝達効率の向上に寄与する。
　図９～図２２は、本開示の他の実施形態または変形例を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
　図９および図１０は、半導体装置Ａ１の第１変形例を示している。本変形例の半導体装置Ａ１１は、導通支持体２の構成が、上述した半導体装置Ａ１と異なっている。
　本例においては、半導体装置Ａ１の導通支持体２において金属層７２が設けられていた箇所に、金属層７２に代えて金属層７３が設けられている。金属層７３は、たとえばＮｉ／Ｐｄ／Ａｕが順に積層された複数のめっき層からなる。金属層７３は、磁性材料であるＮｉ（比透磁率：約６００）を含む。このため、導通支持体２のうち金属層７３が設けられた部位（露出部３１１，３２１，４１１，４２１，２１６，２２６）は、非磁性材料からなる部位ではない。なお、本開示においては、ある部位が非磁性材料からなるとは、構成材料の各部が非磁性材料であることをいう。たとえば、ある部位が、非磁性材料である基材７０を含むものの、磁性材料を有する金属層７３を含む場合、当該部位は、非磁性材料からなる部位ではない。
　本例においても、導通支持体２のうち封止樹脂６によって覆われた部位は、被磁性材料からなる。
　本変形例によっても、伝達効率を向上させることができる。また、導通支持体２のうち封止樹脂６によって覆われた部分が、非磁性材料からなる。これらの部位は、導通支持体２のうち封止樹脂６から露出する部位よりも、第３半導体素子１３に近い。このため、伝達効率の向上が期待できる。導通支持体２のうち封止樹脂６から露出する部分に、Ｎｉ／Ｐｄ／Ａｕ等の磁性材料の適用を許容することは、第３半導体素子１３の磁界への影響を抑制しつつ、はんだ等の導電性接合材に適した金属層７３を採用したり、導通支持体２の劣化等を抑制しうる金属層７３を採用したりしやすいという利点がある。
　図１１および図１２は、半導体装置Ａ１の第２変形例を示している。本変形例の半導体装置Ａ１２は、導通支持体２の構成が、上述した半導体装置Ａ１と異なっている。
　本変形例においては、導通支持体２は、基材７０および金属層７３からなる。第２リード２２、複数の端子リード３および複数の端子リード４のうち、半導体装置Ａ１１において金属層７３が設けられていた箇所と、金属層７１が設けられていた箇所とに、金属層７３が設けられている。また、第１リード２１は、第１ダイパッド２１０が基材７０によって構成されており、金属層７３が設けられていない。また、一対の端子部２１５の被覆部２１７のうち第１主面２１１に繋がる部位に、金属層７３が設けられている。
　本変形例においては、第１部２０１および第３部２０３は、基材７０のみによって構成されており、非磁性材料からなる部位として構成されている。一方、第２部２０２は、磁性材料を含む部位であり、非磁性材料からなる構成とはなっていない。
　本変形例によっても、伝達効率を向上させることができる。また、導通支持体２の導電性接合材を用いた接合強度の向上や、導通支持体２の劣化抑制等を目的として非磁性材料からなる金属層７３を用いつつ、第３部２０３が磁性材料からなる構成を維持することにより、伝達効率向上の効果を奏することができる。
　図１３～図１５は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２は、導通支持体２における第３半導体素子１３の搭載箇所が、上述した実施形態と異なっている。
　本実施形態においては、第３半導体素子１３は、第２リード２２の第２ダイパッド２２０に搭載されている。すなわち、第１リード２１の第１ダイパッド２１０には、第１半導体素子１１が搭載されており、第２リード２２の第２ダイパッド２２０には、第２半導体素子１２および第３半導体素子１３が搭載されている。したがって、第１部２０１は、第１リード２１の一部によって構成されており、第２部２０２および第３部２０３は、第２リード２２の一部によって構成されている。この場合、受信側インダクタが、ｚ方向において第２ダイパッド２２０と送信側インダクタとの間に位置する構成が好ましい。本実施形態においても、第３半導体素子１３は、ｘ方向において第１半導体素子１１と第２半導体素子１２との間に位置する。
　図１４および図１５に示すように、半導体装置Ａ２の導通支持体２は、半導体装置Ａ１の導通支持体２と同様に、基材７０、金属層７１および金属層７２によって構成されている。基材７０、金属層７１および金属層７２の材質や、金属層７１および金属層７２が設けられている箇所は、半導体装置Ａ１と同様である。
　本実施形態によっても、伝達効率を向上させることができる。また、本実施形態から理解されるように、第３半導体素子１３が第１リード２１に搭載される構成に限定されず、第２リード２２に搭載されていてもよい。
　図１６は、半導体装置Ａ２の第１変形例を示している。本変形例の半導体装置Ａ２１は、導通支持体２の構成が、上述した半導体装置Ａ２と異なっている。
　本例においては、半導体装置Ａ２の導通支持体２において金属層７２が設けられていた箇所に、金属層７２に代えて金属層７３が設けられている。金属層７３は、たとえば上述の半導体装置Ａ１１の金属層７３と同様の構成であり、磁性材料を含む。このため、導通支持体２のうち金属層７３が設けられた部位（露出部３１１，３２１，４１１，４２１，２１６，２２６）は、非磁性材料からなる部位ではない。
　本例においても、導通支持体２のうち封止樹脂６によって覆われた部位は、被磁性材料からなる。
　本変形例によっても、伝達効率を向上することができる。また、導通支持体２のうち封止樹脂６によって覆われた部分が、非磁性材料からなる。これらの部位は、導通支持体２のうち封止樹脂６から露出する部位よりも、第３半導体素子１３に近い。このため、伝達効率の向上が期待できる。導通支持体２のうち封止樹脂６から露出する部分に、Ｎｉ／Ｐｄ／Ａｕ等の磁性材料の適用を許容することは、第３半導体素子１３の磁界への影響を抑制しつつ、はんだ等の導電性接合材に適した金属層７３を採用したり、導通支持体２の劣化等を抑制しうる金属層７３を採用したりしやすいという利点がある。
　図１７は、半導体装置Ａ２の第２変形例を示している。本変形例の半導体装置Ａ２２は、導通支持体２の構成が、上述した半導体装置Ａ２と異なっている。
　本変形例においては、導通支持体２は、基材７０および金属層７３からなる。第１リード２１、複数の端子リード３および複数の端子リード４のうち、半導体装置Ａ２１において金属層７３が設けられていた箇所と、金属層７１が設けられていた箇所とに、金属層７３が設けられている。また、第２リード２２は、第２ダイパッド２２０が基材７０によって構成されており、金属層７３が設けられていない。また、一対の端子部２２５の被覆部２２７のうち第２主面２２１に繋がる部位に、金属層７３が設けられている。
　本変形例においては、第２部２０２および第３部２０３は、基材７０のみによって構成されており、非磁性材料からなる部位として構成されている。一方、第１部２０１は、磁性材料を含む部位であり、非磁性材料からなる構成とはなっていない。
　本変形例によっても、伝達効率を向上させることができる。また、導通支持体２の導電性接合材を用いた接合強度の向上や、導通支持体２の劣化抑制等を目的として非磁性材料からなる金属層７３を用いつつ、第３部２０３が磁性材料からなる構成を維持することにより、伝達効率向上の効果を奏することができる。
　図１８～図２０は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３は、導通支持体２が、第１リード２１、第２リード２２、第３リード２３、複数の端子リード３および複数の端子リード４を有している。
　第３リード２３は、ｘ方向において第１リード２１と第２リード２２との間に位置しており、第１リード２１および第２リード２２から離れている。第３リード２３は、第３ダイパッド２３０および一対の延出部２３５を有する。
　第３ダイパッド２３０は、第１ダイパッド２１０と第２ダイパッド２２０との間に位置している。第３ダイパッド２３０の形状は特に限定されず、図示された例においては、ｙ方向に細長く延びる矩形状である。第３ダイパッド２３０は、第３主面２３１および第３裏面２３２を有する。第３主面２３１および第３裏面２３２は、ｚ方向において互いに反対側を向く面である。
　一対の延出部２３５は、第３ダイパッド２３０からｙ方向の両側に延びる部分である。延出部２３５のｘ方向の寸法は、第３ダイパッド２３０のｘ方向の寸法よりも小さい。また、延出部２３５は、ｙ方向を向く端面を除き、封止樹脂６に覆われている。
　本実施形態においては、第１半導体素子１１が第１ダイパッド２１０に搭載されており、第２半導体素子１２が第２ダイパッド２２０に搭載されており、第３半導体素子１３が第３ダイパッド２３０の第３主面２３１に搭載されている。このため、第１部２０１が第１リード２１の一部によって構成されており、第２部２０２が第２リード２２の一部によって構成されており、第３部２０３が第３リード２３の一部によって構成されている。
　本実施形態の導通支持体２は、半導体装置Ａ１および半導体装置Ａ２の導通支持体２と同様に、基材７０、金属層７１および金属層７２からなる。第１リード２１、第２リード２２、複数の端子リード３および複数の端子リード４を構成する基材７０、金属層７１および金属層７２の態様は、半導体装置Ａ１および半導体装置Ａ２と同様である。第３リード２３は、基材７０および金属層７１からなる。第３リード２３は、一対の延出部２３５のｙ方向を向く端面の除き、金属層７１が設けられている。
　本実施形態によっても、伝達効率を向上させることができる。また、本実施形態から理解されるように、第３半導体素子１３が第１リード２１または第２リード２２に搭載される構成に限定されず、第１リード２１および第２リード２２とは別体とされた第３リード２３に搭載されていてもよい。
　図２１は、半導体装置Ａ３の第１変形例を示している。本変形例の半導体装置Ａ３１は、導通支持体２の構成が、上述した半導体装置Ａ３と異なっている。
　本例においては、半導体装置Ａ３の導通支持体２において金属層７２が設けられていた箇所に、金属層７２に代えて金属層７３が設けられている。金属層７３は、たとえば上述の半導体装置Ａ１１の金属層７３と同様の構成であり、磁性材料を含む。このため、導通支持体２のうち金属層７３が設けられた部位（露出部３１１，３２１，４１１，４２１，２１６，２２６）は、非磁性材料からなる部位ではない。
　本例においても、導通支持体２のうち封止樹脂６によって覆われた部位は、被磁性材料からなる。
　本変形例によっても、伝達効率を向上することができる。また、導通支持体２のうち封止樹脂６によって覆われた部分が、非磁性材料からなる。これらの部位は、導通支持体２のうち封止樹脂６から露出する部位よりも、第３半導体素子１３に近い。このため、伝達効率の向上が期待できる。導通支持体２のうち封止樹脂６から露出する部分に、Ｎｉ／Ｐｄ／Ａｕ等の磁性材料の適用を許容することは、第３半導体素子１３の磁界への影響を抑制しつつ、はんだ等の導電性接合材に適した金属層７３を採用したり、導通支持体２の劣化等を抑制しうる金属層７３を採用したりしやすいという利点がある。
　図２２は、半導体装置Ａ３の第２変形例を示している。本変形例の半導体装置Ａ３２は、導通支持体２の構成が、上述した半導体装置Ａ２と異なっている。
　本変形例においては、導通支持体２は、基材７０および金属層７３からなる。半導体装置Ａ１２の第１リード２１、第２リード２２、複数の端子リード３および複数の端子リード４のうち、金属層７３が設けられていた箇所と、金属層７１が設けられていた箇所とに、金属層７３が設けられている。また、第３リード２３は、基材７０のみからなる。
　本変形例においては、第３部２０３は、基材７０のみによって構成されており、非磁性材料からなる部位として構成されている。一方、第１部２０１を含む第１ダイパッド２１０および第２部２０２を含む第２ダイパッド２２０は、磁性材料を含む部位であり、非磁性材料からなる構成とはなっていない。
　本変形例によっても、伝達効率を向上させることができる。また、導通支持体２の導電性接合材を用いた接合強度の向上や、導通支持体２の劣化抑制等を目的として非磁性材料からなる金属層７３を用いつつ、第３部２０３が磁性材料からなる構成を維持することにより、伝達効率向上の効果を奏することができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　複数のリードを含む導通支持体と、
　前記導通支持体に支持された第１半導体素子と、
　前記導通支持体に支持された第２半導体素子と、
　前記導通支持体に支持され、且つ前記第１半導体素子と前記第２半導体素子とに電気的に接続され、且つ前記第１半導体素子および前記第２半導体素子を互いに絶縁する第３半導体素子と、
　前記第１半導体素子、前記第２半導体素子および前記第３半導体素子、並びに、前記導通支持体の一部を覆う封止樹脂と、
を備え、
　前記導通支持体は、
　　前記リードの厚さ方向に視て前記第１半導体素子と重なる第１部と、
　　前記厚さ方向に視て前記第２半導体素子と重なる第２部と、
　　前記厚さ方向に視て前記第３半導体素子と重なる第３部と、
を含み、
　前記第３部の材料は、比透磁率が１００未満である非磁性材料である、半導体装置。
　付記２．
　前記第１部の材料が、前記非磁性材料である、付記１に記載の半導体装置。
　付記３．
　前記第２部の材料が、前記非磁性材料である、付記１または２に記載の半導体装置。
　付記４．
　前記導通支持体は、前記第１部を含む第１リードを有し、
　前記第１リードの材料が、前記非磁性材料である、付記１ないし３のいずれかに記載の半導体装置。
　付記５．
　　前記導通支持体は、前記第２部を含み、且つ前記第１リードから離れた第２リードを有し、
　前記第２リードの材料が、前記非磁性材料である、付記４に記載の半導体装置。
　付記６．
　前記第１リードが前記第３部を含む、付記５に記載の半導体装置。
　付記７．
　前記第２リードが前記第３部を含む、付記５に記載の半導体装置。
　付記８．
　前記導通支持体は、前記第１半導体素子に導通し、且つ前記第１リードおよび前記第２リードから離れた第１端子リードを含み、
　前記第１端子リードは、前記封止樹脂に覆われた第１被覆部と、前記封止樹脂から露出した第１露出部と、を有し、
　前記第１被覆部の材料は、前記非磁性材料である、付記５ないし７のいずれかに記載の半導体装置。
　付記９．
　前記第１端子リードの材料は、前記非磁性材料である、付記８に記載の半導体装置。
　付記１０．
　前記導通支持体は、前記第２半導体素子に導通し、且つ前記第１リードおよび前記第２リードから離れた第２端子リードを含み、
　前記第２端子リードは、前記封止樹脂に覆われた第２被覆部と、前記封止樹脂から露出した第２露出部と、を有し、
　前記第２被覆部の材料は、前記非磁性材料である、付記５ないし９のいずれかに記載の半導体装置。
　付記１１．
　前記第２端子リードの材料は、前記非磁性材料である、付記１０に記載の半導体装置。
　付記１２．
　前記第１半導体素子と前記第１部とを接合する第１接合層と、
　前記第２半導体素子と前記第２部とを接合する第２接合層と、
　前記第３半導体素子と前記第３部とを接合する第３接合層と、
をさらに備え、
　前記第３接合層の材料は、前記非磁性材料である、付記１ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記第１接合層および前記第２接合層の材料は、前記非磁性材料である、付記１２に記載の半導体装置。
　付記１４．
　前記第３部は、比透磁率が１００未満であるＣｕまたはＣｕ合金からなる基材を含む、付記１ないし１３のいずれかに記載の半導体装置。
　付記１５．
　前記第３部は、前記基材上に配置されたＡｇめっき層を含む、付記１４に記載の半導体装置。
　付記１６．
　前記第１端子リードは、比透磁率が１００未満であるＣｕまたはＣｕ合金からなる基材を含み、
　前記第１被覆部は、前記基材上に配置されたＡｇめっき層を含み、
　前記第１露出部は、前記基材上に配置されたＳｎめっき層を含む、付記８に記載の半導体装置。
　付記１７．
　前記第２端子リードは、比透磁率が１００未満であるＣｕまたはＣｕ合金からなる基材を含み、
　前記第２被覆部は、前記基材上に配置されたＡｇめっき層を含み、
　前記第２露出部は、前記基材上に配置されたＳｎめっき層を含む、付記１０に記載の半導体装置。
Ａ１，Ａ１１，Ａ１２，Ａ２，Ａ２１，Ａ２２，Ａ３，Ａ３１，Ａ３２：半導体装置
２：導通支持体　　　３：端子リード
４：端子リード　　　６：封止樹脂
１１：第１半導体素子　　　１２：第２半導体素子
１３：第３半導体素子　　　２１：第１リード
２２：第２リード　　　２３：第３リード
２９：パッド隙間　　　３１：端子リード（第１端子リード）
３２：端子リード　　　４１：端子リード（第２端子リード）
４２：端子リード　　　５１：第１ワイヤ
５２：第２ワイヤ　　　５３：第３ワイヤ
５４：第４ワイヤ　　　６１：頂面
６２：底面　　　６３：第１側面
６４：第２側面　　　７０：基材
７１，７２，７３：金属層　　　９１：第１接合層
９２：第２接合層　　　９３：第３接合層
１１１，１２１：電極　　　１３１：第１電極
１３２：第２電極　　　２０１：第１部
２０２：第２部　　　２０３：第３部
２１０：第１ダイパッド　　　２１１：第１主面
２１２：第１裏面　　　２１５：端子部
２１６，２２６，３２１，４１１，４２１：露出部
２１７，２２７，３１２，３２２，４１２，４２２：被覆部
２２０：第２ダイパッド　　　２２１：第２主面
２２２：第２裏面　　　２２５：端子部
２３０：第３ダイパッド　　　２３１：第３主面
２３２：第３裏面　　　２３５：延出部
６３１：第１上部　　　６３２：第１下部
６３３：第１中間部　　　６４１：第２上部
６４２：第２下部　　　６４３：第２中間部

Claims (17)

  1. 　複数のリードを含む導通支持体と、
    　前記導通支持体に支持された第１半導体素子と、
    　前記導通支持体に支持された第２半導体素子と、
    　前記導通支持体に支持され、且つ前記第１半導体素子と前記第２半導体素子とに電気的に接続され、且つ前記第１半導体素子および前記第２半導体素子を互いに絶縁する第３半導体素子と、
    　前記第１半導体素子、前記第２半導体素子および前記第３半導体素子、並びに、前記導通支持体の一部を覆う封止樹脂と、
    を備え、
    　前記導通支持体は、
    　　前記リードの厚さ方向に視て前記第１半導体素子と重なる第１部と、
    　　前記厚さ方向に視て前記第２半導体素子と重なる第２部と、
    　　前記厚さ方向に視て前記第３半導体素子と重なる第３部と、
    を含み、
    　前記第３部の材料は、比透磁率が１００未満である非磁性材料である、半導体装置。
  2. 　前記第１部の材料が、前記非磁性材料である、請求項１に記載の半導体装置。
  3. 　前記第２部の材料が、前記非磁性材料である、請求項１または２に記載の半導体装置。
  4. 　前記導通支持体は、前記第１部を含む第１リードを有し、
    　前記第１リードの材料が、前記非磁性材料である、請求項１ないし３のいずれかに記載の半導体装置。
  5. 　　前記導通支持体は、前記第２部を含み、且つ前記第１リードから離れた第２リードを有し、
    　前記第２リードの材料が、前記非磁性材料である、請求項４に記載の半導体装置。
  6. 　前記第１リードが前記第３部を含む、請求項５に記載の半導体装置。
  7. 　前記第２リードが前記第３部を含む、請求項５に記載の半導体装置。
  8. 　前記導通支持体は、前記第１半導体素子に導通し、且つ前記第１リードおよび前記第２リードから離れた第１端子リードを含み、
    　前記第１端子リードは、前記封止樹脂に覆われた第１被覆部と、前記封止樹脂から露出した第１露出部と、を有し、
    　前記第１被覆部の材料は、前記非磁性材料である、請求項５ないし７のいずれかに記載の半導体装置。
  9. 　前記第１端子リードの材料は、前記非磁性材料である、請求項８に記載の半導体装置。
  10. 　前記導通支持体は、前記第２半導体素子に導通し、且つ前記第１リードおよび前記第２リードから離れた第２端子リードを含み、
    　前記第２端子リードは、前記封止樹脂に覆われた第２被覆部と、前記封止樹脂から露出した第２露出部と、を有し、
    　前記第２被覆部の材料は、前記非磁性材料である、請求項５ないし９のいずれかに記載の半導体装置。
  11. 　前記第２端子リードの材料は、前記非磁性材料である、請求項１０に記載の半導体装置。
  12. 　前記第１半導体素子と前記第１部とを接合する第１接合層と、
    　前記第２半導体素子と前記第２部とを接合する第２接合層と、
    　前記第３半導体素子と前記第３部とを接合する第３接合層と、
    をさらに備え、
    　前記第３接合層の材料は、前記非磁性材料である、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 　前記第１接合層および前記第２接合層の材料は、前記非磁性材料である、請求項１２に記載の半導体装置。
  14. 　前記第３部は、比透磁率が１００未満であるＣｕまたはＣｕ合金からなる基材を含む、請求項１ないし１３のいずれかに記載の半導体装置。
  15. 　前記第３部は、前記基材上に配置されたＡｇめっき層を含む、請求項１４に記載の半導体装置。
  16. 　前記第１端子リードは、比透磁率が１００未満であるＣｕまたはＣｕ合金からなる基材を含み、
    　前記第１被覆部は、前記基材上に配置されたＡｇめっき層を含み、
    　前記第１露出部は、前記基材上に配置されたＳｎめっき層を含む、請求項８に記載の半導体装置。
  17. 　前記第２端子リードは、比透磁率が１００未満であるＣｕまたはＣｕ合金からなる基材を含み、
    　前記第２被覆部は、前記基材上に配置されたＡｇめっき層を含み、
    　前記第２露出部は、前記基材上に配置されたＳｎめっき層を含む、請求項１０に記載の半導体装置。
PCT/JP2022/001749 2021-02-02 2022-01-19 半導体装置 WO2022168606A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022579428A JPWO2022168606A1 (ja) 2021-02-02 2022-01-19
DE112022000491.6T DE112022000491T5 (de) 2021-02-02 2022-01-19 Halbleitervorrichtung
CN202280012623.3A CN116964735A (zh) 2021-02-02 2022-01-19 半导体装置
US18/363,418 US20230378035A1 (en) 2021-02-02 2023-08-01 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021014914 2021-02-02
JP2021-014914 2021-02-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/363,418 Continuation US20230378035A1 (en) 2021-02-02 2023-08-01 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022168606A1 true WO2022168606A1 (ja) 2022-08-11

Family

ID=82740701

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/001749 WO2022168606A1 (ja) 2021-02-02 2022-01-19 半導体装置

Country Status (5)

Country Link
US (1) US20230378035A1 (ja)
JP (1) JPWO2022168606A1 (ja)
CN (1) CN116964735A (ja)
DE (1) DE112022000491T5 (ja)
WO (1) WO2022168606A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232637A (ja) * 2008-03-25 2009-10-08 Rohm Co Ltd スイッチ制御装置及びこれを用いたモータ駆動装置
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置
JP2019012087A (ja) * 2018-10-29 2019-01-24 株式会社東芝 センサ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5611224B2 (ja) 2009-11-05 2014-10-22 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232637A (ja) * 2008-03-25 2009-10-08 Rohm Co Ltd スイッチ制御装置及びこれを用いたモータ駆動装置
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置
JP2019012087A (ja) * 2018-10-29 2019-01-24 株式会社東芝 センサ

Also Published As

Publication number Publication date
JPWO2022168606A1 (ja) 2022-08-11
DE112022000491T5 (de) 2023-11-23
US20230378035A1 (en) 2023-11-23
CN116964735A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
JP4660214B2 (ja) 電力用半導体装置
JPWO2011145219A1 (ja) パワー半導体モジュール
US11798870B2 (en) Semiconductor device
CN112166500B (zh) 半导体装置
US11996344B2 (en) Semiconductor device
WO2022130906A1 (ja) 半導体装置
US20240014107A1 (en) Semiconductor device
CN109427724B (zh) 具有三端子夹具的晶体管封装
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP2020167428A (ja) 半導体装置
WO2022168606A1 (ja) 半導体装置
WO2022085394A1 (ja) 半導体装置
WO2022209584A1 (ja) 半導体装置
WO2022080134A1 (ja) 半導体装置
WO2022220013A1 (ja) 半導体装置
WO2023136056A1 (ja) 半導体装置
WO2022138067A1 (ja) 半導体装置
JP2020098811A (ja) 半導体装置および電力変換装置
WO2023095659A1 (ja) 半導体装置
WO2023282040A1 (ja) 半導体装置
WO2022070741A1 (ja) 半導体装置
WO2024101141A1 (ja) 電子部品、および、半導体装置
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
US20220270988A1 (en) Electronic part and semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749482

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022579428

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280012623.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022000491

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22749482

Country of ref document: EP

Kind code of ref document: A1