WO2022080134A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022080134A1
WO2022080134A1 PCT/JP2021/035772 JP2021035772W WO2022080134A1 WO 2022080134 A1 WO2022080134 A1 WO 2022080134A1 JP 2021035772 W JP2021035772 W JP 2021035772W WO 2022080134 A1 WO2022080134 A1 WO 2022080134A1
Authority
WO
WIPO (PCT)
Prior art keywords
die pad
semiconductor device
semiconductor element
terminals
thickness direction
Prior art date
Application number
PCT/JP2021/035772
Other languages
English (en)
French (fr)
Inventor
弘招 松原
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202180070738.3A priority Critical patent/CN116529881A/zh
Priority to JP2022557345A priority patent/JPWO2022080134A1/ja
Priority to US18/248,999 priority patent/US20230402353A1/en
Priority to DE112021004773.6T priority patent/DE112021004773T5/de
Publication of WO2022080134A1 publication Critical patent/WO2022080134A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • This disclosure relates to semiconductor devices.
  • the present disclosure relates to a semiconductor device in which a signal is transmitted between a plurality of semiconductor elements via an insulating element.
  • Inverter devices are used in electric vehicles, hybrid vehicles, home appliances, etc.
  • Such an inverter device includes, for example, a semiconductor device for control / drive and a power semiconductor such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • the control signal output from the ECU is input to the control element in the semiconductor device.
  • the control element converts the control signal into a PWM (Pulse Width Modulation) control signal, and transmits the converted control signal to the drive element in the semiconductor device.
  • the drive element switches, for example, six power semiconductors at a desired timing based on the PWM control signal. When the six power semiconductors perform a switching operation at a desired timing, three-phase AC power for driving the motor is generated from the DC power of the vehicle-mounted battery.
  • Patent Document 1 discloses an example of a semiconductor device (drive circuit) used in a motor drive device.
  • the power supply voltage required for the control element and the power supply voltage required for the drive element may differ. More specifically, there may be a difference between the voltage value applied to the conductive path to the control element and the voltage value applied to the conductive path to the drive element. In such a case, in a configuration in which a plurality of semiconductor elements are mounted in one package, it is required to improve the dielectric strength between these conductive paths.
  • one object of the present disclosure is to provide a semiconductor device capable of improving the withstand voltage.
  • the semiconductor device provided by the present disclosure includes a first die pad, a second die pad that is separated from the first die pad in the first direction, and has a potential different from that of the first die pad, and the first die pad.
  • the device is mounted on the specific die pad and signals are transmitted and received between the first circuit and the second circuit.
  • the insulating element that insulates the first circuit and the second circuit from each other, and the first semiconductor element and the second semiconductor element, whichever is mounted on the non-specific die pad is referred to as a specific semiconductor element.
  • the first wire bonded to the insulating element and the specific semiconductor element, the first die pad, the second die pad, and the first It includes a semiconductor element, the second semiconductor element, and a sealing resin that covers the insulating element and insulates the first die pad and the second die pad from each other.
  • the first wire straddles a pad gap provided between the first die pad and the second die pad in the first direction.
  • the first wire includes a first standing portion, a first inclined portion, a first extending portion, a first bent portion, and a second bent portion.
  • the first standing portion rises from the insulating element in the thickness direction of the first die pad.
  • the first inclined portion extends from the specific semiconductor element toward the insulating element so as to be inclined with respect to the thickness direction.
  • the first extending portion is located between the first standing portion and the first inclined portion when viewed along the thickness direction.
  • the first bent portion is connected to the first standing portion and the first extending portion, and the second bent portion is connected to the first inclined portion and the first extending portion.
  • the inclination angle of the first extending portion with respect to the plane orthogonal to the thickness direction is smaller than the inclination angle of the first inclined portion with respect to the plane.
  • the first extending portion straddles the pad gap.
  • the boundary between the first extending portion and the first bent portion is farther from the insulating element than the boundary between the first extending portion and the second bent portion. ..
  • the boundary between the first inclined portion and the second bent portion is separated from the specific semiconductor element when viewed along the thickness direction.
  • the semiconductor device further comprises a second wire.
  • the insulating element is located between the first semiconductor element and the second semiconductor element.
  • the second wire is joined to the insulating element and the non-specific semiconductor element, and is covered with the sealing resin.
  • the second wire has a second standing portion, a second inclined portion, a second extending portion, a third bent portion, and a fourth bent portion.
  • the second standing portion rises from the insulating element in the thickness direction.
  • the second inclined portion extends from the non-specific semiconductor element toward the insulating element so as to be inclined in the thickness direction.
  • the second extending portion is located between the second standing portion and the second inclined portion when viewed along the thickness direction.
  • the third bent portion is connected to the second standing portion and the second extended portion, and the fourth bent portion is connected to the second inclined portion and the second extended portion.
  • the length of the second extension portion is smaller than the length of the first extension portion.
  • the inclination angle of the second extending portion with respect to the plane is smaller than the inclination angle of the second inclined portion with respect to the plane.
  • the boundary between the second inclined portion and the fourth bent portion is separated from the semiconductor element mounted on the specific die pad when viewed along the thickness direction.
  • the dimension of the first tip of the first inclined portion bonded to the specific semiconductor element in the thickness direction becomes smaller as the distance from the first extending portion increases.
  • the dimension in the thickness direction of the second tip of the second inclined portion bonded to the semiconductor element mounted on the specific die pad becomes smaller as the distance from the second extending portion increases. ..
  • the power supply voltage supplied to the second circuit is the power supply supplied to the first circuit. Greater than voltage.
  • the semiconductor device has a plurality of first terminals, each of which includes a portion located on one side of the first die pad with respect to the first die pad, and each of the first terminals with respect to the second die pad. It further comprises a plurality of second terminals, including a portion located on the other side in one direction.
  • the plurality of first terminals are spaced apart from each other in the thickness direction and the second direction orthogonal to the first direction, and at least one of them is conducting to the first circuit.
  • the plurality of second terminals are arranged apart from each other in the second direction, and at least one of them is conducting to the second circuit.
  • the sealing resin has a pair of first side surfaces separated from each other in the first direction and a pair of second side surfaces separated from each other in the second direction.
  • Each of the plurality of first terminals is exposed from one first side surface of the pair of first side surfaces, and each of the plurality of second terminals is exposed from the other first side surface of the pair of first side surfaces. Is exposed.
  • the second die pad overlaps the first die pad when viewed along the first direction.
  • the first die pad, the second die pad, the plurality of first terminals, and the plurality of second terminals are arranged apart from the pair of second side surfaces.
  • each of the plurality of first terminals when viewed along the thickness direction, includes a portion protruding from the first side surface of the one along the first direction.
  • each of the plurality of second terminals when viewed along the thickness direction, includes a portion protruding from the other first side surface along the first direction.
  • the plurality of first terminals include a pair of first support terminals separated from each other in the second direction.
  • the first die pad has a pair of first edge edges separated from each other in the second direction, and the pair of first support terminals are connected to the pair of first edge edges, respectively.
  • the plurality of second terminals include a pair of second support terminals separated from each other in the second direction.
  • the second die pad has a pair of second edge edges separated from each other in the second direction, and the pair of second support terminals are connected to the pair of second edge edges, respectively.
  • the specific die pad is provided with a hole penetrating in the thickness direction. Seen along the thickness direction, the hole is located between the insulating element and the non-specific semiconductor element.
  • the insulating element is an inductive type.
  • FIG. 2 is a cross-sectional view taken along the line VII-VII of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG.
  • FIG. 21 is a partially enlarged view.
  • FIG. 21 is a partially enlarged view.
  • the semiconductor device A1 includes a first semiconductor element 11, a second semiconductor element 12, an insulating element 13, a first die pad 21, a second die pad 22, a plurality of first terminals 3, a plurality of second terminals 4, and a plurality of first wires. It includes 51, a plurality of second wires 52, a plurality of third wires 53, a plurality of fourth wires 54, and a sealing resin 6.
  • the semiconductor device A1 is surface-mounted on a wiring board of an inverter device of, for example, an electric vehicle (or a hybrid vehicle, etc.).
  • the package format of the semiconductor device A1 is SOP (Small Outline Package). However, the package format of the semiconductor device A1 is not limited to SOP.
  • the sealing resin 6 is transmitted. In FIG. 2, the transmitted sealing resin 6 is shown by an imaginary line (dashed-dotted line).
  • direction x is a direction extending parallel to the normal of the first die pad 21 (or the second die pad 22).
  • the direction z is a direction extending through the thickness of the first die pad 21 (or the second die pad 22). Therefore, in the following, the direction z is referred to as "thickness direction z".
  • the direction x will be referred to as a “first direction x” and the direction y will be referred to as a “second direction y”, but the present disclosure is not limited thereto.
  • the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 are elements that are the functional centers of the semiconductor device A1. As shown in FIG. 2, in the semiconductor device A1, each of the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 is composed of individual elements. When viewed along the thickness direction z, each of the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 has a rectangular shape having a long side extending along the second direction y.
  • the first semiconductor element 11 is a circuit for converting a control signal input from an ECU or the like into a PWM control signal, a transmission circuit for transmitting the PWM control signal to the second semiconductor element 12, and a second semiconductor element 12. It has a receiving circuit that receives an electric signal.
  • the second semiconductor element 12 has a receiving circuit that receives a PWM control signal, a circuit (gate driver) that performs a switching operation of a switching element (for example, an IGBT, a MOSFET, etc.) based on the PWM control signal, and a first semiconductor element that transmits an electric signal. It has a transmission circuit for transmitting to 11. Examples of the electric signal include an output signal from a temperature sensor arranged near the motor.
  • the insulating element 13 is an element for transmitting a PWM control signal and other electric signals in an insulated state.
  • the insulating element 13 is an inductive type.
  • An insulated transformer is an example of the inductive type insulating element 13.
  • the isolated transformer transmits an electric signal in an insulated state by inductively coupling two inductors (coils).
  • the insulating element 13 has a substrate made of Si.
  • An inductor made of Cu is formed on the substrate.
  • the inductor includes a transmit side inductor and a receive side inductor, and these inductors are laminated in the thickness direction z.
  • a dielectric layer made of SiO 2 or the like is interposed between the transmitting side inductor and the receiving side inductor.
  • the insulating element 13 may be a capacity type.
  • An example of the capacity type insulating element 13 is a capacitor.
  • the insulating element 13 may be a photocoupler.
  • the second semiconductor element 12 requires a power supply voltage higher than the power supply voltage required for the first semiconductor element 11. Therefore, a significant potential difference occurs between the first semiconductor element 11 and the second semiconductor element 12. Therefore, in the semiconductor device A1, the first circuit including the first semiconductor element 11 as a component and the second circuit including the second semiconductor element 12 as a component are insulated from each other by the insulating element 13. In the semiconductor device A1, the first circuit has a relatively low voltage and the second circuit has a relatively high voltage. On top of that, the insulating element 13 relays the transmission and reception of signals between the first circuit and the second circuit.
  • the voltage applied to the ground of the first semiconductor element 11 is about 5 V, whereas the voltage applied to the ground of the second semiconductor element 12 is applied. May transiently exceed 600V.
  • the insulating element 13 is located between the first semiconductor element 11 and the second semiconductor element 12 in the first direction x.
  • the first semiconductor element 11 and the insulating element 13 are mounted on the first die pad 21.
  • the second semiconductor element 12 is mounted on the second die pad 22.
  • the die pad on which the insulating element 13 is mounted is referred to as a "specific die pad 20".
  • a semiconductor element mounted on a die pad different from the specific die pad 20 is referred to as a “specific semiconductor element 10”.
  • the first die pad 21 corresponds to the specific die pad 20
  • the second semiconductor element 12 corresponds to the specific semiconductor element 10.
  • a plurality of electrodes 111 are provided on the upper surface of the first semiconductor element 11 (the surface facing the same direction as the first main surface 211 of the first die pad 21 described later).
  • the plurality of electrodes 111 conduct with the circuit configured in the first semiconductor element 11.
  • a plurality of electrodes 121 are provided on the upper surface of the second semiconductor element 12 (a surface facing the same direction as the first main surface 211).
  • the plurality of electrodes 121 conduct to the circuit configured in the second semiconductor element 12.
  • a plurality of first electrodes 131 and a plurality of second electrodes 132 are provided on the upper surface of the insulating element 13 (a surface facing the same direction as the first main surface 211). Each of the plurality of first electrodes 131 and the plurality of second electrodes 132 conducts to either the transmitting side inductor or the receiving side inductor.
  • the plurality of first electrodes 131 are arranged along the second direction y.
  • the plurality of second electrodes 132 are also arranged along the second direction y.
  • the insulating element 13 has a passivation film 133 and a surface protective film 134. Both the passivation film 133 and the surface protective film 134 have electrical insulating properties.
  • the passivation film 133 is located at one end in the thickness direction z of the insulating element 13.
  • the passivation film 133 is composed of, for example, a silicon dioxide (SiO 2 ) film and a silicon nitride (Si3N 4 ) film formed on the silicon dioxide film.
  • the passivation film 133 is in contact with the plurality of first electrodes 131 and the plurality of second electrodes 132.
  • the surface protective film 134 is formed on the passivation film 133.
  • the surface protective film 134 is made of a material containing, for example, polyimide.
  • Each of the plurality of first electrodes 131 and the plurality of second electrodes 132 is exposed from the surface protective film 134.
  • the surface protective film 134 includes the first film 134A and the second film 134B.
  • the first film 134A is located between the plurality of first electrodes 131 and the plurality of second electrodes 132 in the first direction x.
  • the second film 134B is a portion obtained by removing the first film 134A from the surface protective film 134.
  • the first film 134A is provided with a plurality of slits penetrating in the thickness direction z and extending along the second direction y.
  • the creepage distance (the shortest distance along the surface of each of the passivation film 133 and the first film 134A) from any of the plurality of first electrodes 131 to any of the plurality of second electrodes 132 by the plurality of slits. It can be made longer. This contributes to the improvement of the withstand voltage of the insulating element 13.
  • the first die pad 21, the second die pad 22, the plurality of first terminals 3, and the plurality of second terminals 4 are formed by the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13, and the wiring board of the inverter device. It is a conductive member that constitutes a conduction path. These conductive members are made of, for example, an alloy containing Cu in the composition.
  • the first die pad 21 is arranged on one side of the first direction x.
  • the second die pad 22 is arranged on the other side of the first die pad 21 with respect to the first die pad 21, and is located away from the first die pad 21 in the first direction x. Therefore, a pad gap 23 is provided between the first die pad 21 and the second die pad 22 in the first direction x.
  • the pad gap 23 extends along the second direction y when viewed along the thickness direction z.
  • the first die pad 21 is equipped with a first semiconductor element 11 and an insulating element 13.
  • the first die pad 21 is conductive with the first semiconductor element 11.
  • the first die pad 21 is included in the components of the first circuit described above.
  • the first die pad 21 has a substantially rectangular shape when viewed along the thickness direction z.
  • the thickness of the first die pad 21 (dimension in the thickness direction z) is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the first die pad 21 has a first main surface 211 and a first back surface 212.
  • the first main surface 211 and the first back surface 212 are located apart from each other in the thickness direction z.
  • the first main surface 211 and the first back surface 212 face each other in the thickness direction z.
  • Each of the first main surface 211 and the first back surface 212 is flat (or substantially flat).
  • the first semiconductor element 11 and the insulating element 13 are bonded to the first main surface 211 by a conductive bonding material (solder, metal paste, sintered metal, etc.) (not shown).
  • the second die pad 22 is equipped with the second semiconductor element 12.
  • the second die pad 22 is conductive with the second semiconductor element 12.
  • the second die pad 22 is included in the components of the second circuit described above. Therefore, the potential of the second die pad 22 is relatively different from that of the first die pad 21.
  • the second die pad 22 has a substantially rectangular shape when viewed along the thickness direction z.
  • the first die pad 21 and the second die pad 22 are arranged apart from each other in the first direction x.
  • the second die pad 22 overlaps the first die pad 21 when viewed along the first direction x.
  • the first die pad 21 and the second die pad 22 are galvanically insulated.
  • the thickness of the second die pad 22 is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the second die pad 22 has a second main surface 221 and a second back surface 222.
  • the second main surface 221 and the second back surface 222 are located apart from each other in the thickness direction z.
  • the second main surface 221 and the second back surface 222 face opposite to each other in the thickness direction z.
  • Each of the second main surface 221 and the second back surface 222 is flat (or substantially flat).
  • the thickness of each of the first die pad 21 and the second die pad 22 is 0.2 times or more and 1.2 times or less the length of the pad gap 23.
  • the second semiconductor element 12 is joined to the second main surface 221 by a conductive joining material (solder, metal paste, sintered metal, etc.) (not shown).
  • the plurality of first terminals 3 include a portion located on one side of the first direction x with respect to the first die pad 21.
  • the plurality of first terminals 3 are arranged along the second direction y. At least one of the plurality of first terminals 3 is conducting to the above-mentioned first circuit.
  • each of the plurality of first terminals 3 is located on one side of the first direction x of the pair of first side surfaces 63 of the sealing resin 6 described later. It is exposed from 63.
  • the plurality of first terminals 3 include a plurality of first intermediate terminals 31, a pair of first side terminals 32, and a pair of first support terminals 33.
  • a plurality of first intermediate terminals 31 are arranged so as to be sandwiched between a pair of first side terminals 32 in the second direction y.
  • Each of the plurality of first intermediate terminals 31 has a lead portion 311 and a pad portion 312.
  • the lead portion 311 is a band extending along the first direction x when viewed along the thickness direction z.
  • the lead portion 311 includes a portion protruding from the sealing resin 6 along the first direction x when viewed along the thickness direction z, and a portion covered with the sealing resin 6.
  • the portion of the lead portion 311 protruding from the sealing resin 6 is bent in a gull-wing shape.
  • the portion of the lead portion 311 exposed from the sealing resin 6 may be plated.
  • the plating layer formed by the plating treatment is made of an alloy containing Sn, such as solder, and covers the portion exposed from the sealing resin 6.
  • the plating layer improves the adhesion of solder to the exposed portion, and at the same time, the exposed portion caused by the solder bonding. Prevent erosion.
  • the pad portion 312 is connected to the lead portion 311 and is covered with the sealing resin 6.
  • the dimension of the pad portion 312 in the second direction y is larger than the dimension of the lead portion 311.
  • the upper surface of the pad portion 312 (the surface facing the same direction as the first main surface 211 of the first die pad 21) may be plated.
  • the plating layer formed by the plating treatment is, for example, a metal layer containing Ag. The plating layer protects the impact on the pad portion 312 due to the joining of the third wire 53 while increasing the bonding strength to the pad portion 312 of any of the plurality of third wires 53 described later.
  • the pad portion 312 is flat (or substantially flat).
  • the pair of first side terminals 32 are arranged on both sides of the plurality of first intermediate terminals 31 in the second direction y.
  • Each of the pair of first side terminals 32 has a lead portion 321 and a pad portion 322.
  • the lead portion 321 is a band extending along the first direction x when viewed along the thickness direction z.
  • the lead portion 321 includes a portion protruding from the sealing resin 6 along the first direction x and a portion covered with the sealing resin 6 when viewed along the thickness direction z.
  • the portion of the lead portion 321 that protrudes from the sealing resin 6 is bent in a gull-wing shape.
  • the portion of the lead portion 321 exposed from the sealing resin 6 may be covered with a plating layer (for example, an alloy containing Sn such as solder) as in the lead portion 311.
  • a plating layer for example, an alloy containing Sn such as solder
  • the pad portion 322 is connected to the lead portion 321 and is covered with the sealing resin 6.
  • the dimension of the pad portion 322 in the second direction y is larger than the dimension of the lead portion 321. Even if the upper surface of the pad portion 322 (the surface facing the same direction as the first main surface 211 of the first die pad 21) is covered with a plating layer (for example, metal containing Ag) like the upper surface of the pad portion 312. good.
  • the pad portion 322 is flat (or substantially flat).
  • the pair of first support terminals 33 are located apart from each other in the second direction y.
  • the pair of first support terminals 33 are connected to both ends of the first die pad 21 in the second direction y.
  • the first die pad 21 is supported by the pair of first support terminals 33.
  • the pair of first support terminals 33 are arranged on both sides of the pair of first side terminals 32 in the second direction y.
  • Each of the pair of first support terminals 33 has a lead portion 331 and a pad portion 332.
  • the lead portion 331 is a band extending along the first direction x when viewed along the thickness direction z.
  • the lead portion 331 includes a portion protruding from the sealing resin 6 along the first direction x and a portion covered with the sealing resin 6 when viewed along the thickness direction z.
  • the portion of the lead portion 331 protruding from the sealing resin 6 is bent in a gull-wing shape.
  • the portion of the lead portion 331 exposed from the sealing resin 6 may be covered with a plating layer (for example, an alloy containing Sn such as solder) as in the lead portion 311.
  • the length of the portion of the lead portion 331 covered with the sealing resin 6 is larger than the length of the portion of the lead portion 311 and the lead portion 321 covered with the sealing resin 6.
  • the pad portion 332 is connected to the lead portion 331 and is covered with the sealing resin 6.
  • the end of the pad portion 332 is connected to the first die pad 21. Even if the upper surface of the pad portion 332 (the surface facing the same direction as the first main surface 211 of the first die pad 21) is covered with a plating layer (for example, metal containing Ag) like the upper surface of the pad portion 312. good.
  • the pad portion 332 is flat (or substantially flat).
  • the plurality of second terminals 4 include a portion located on the other side of the first direction x with respect to the second die pad 22.
  • the plurality of second terminals 4 are arranged along the second direction y. At least one of the plurality of second terminals 4 is conducting to the above-mentioned second circuit.
  • each of the plurality of second terminals 4 is located on the other side of the first direction x of the pair of first side surfaces 63 of the sealing resin 6 described later. It is exposed from 63.
  • the plurality of second terminals 4 include a plurality of second intermediate terminals 41, a pair of second side terminals 42, and a pair of second support terminals 43.
  • a plurality of second intermediate terminals 41 are arranged so as to be sandwiched between a pair of second support terminals 43 in the second direction y.
  • Each of the plurality of second intermediate terminals 41 has a lead portion 411 and a pad portion 412.
  • the lead portion 411 has a band shape extending along the first direction x when viewed along the thickness direction z.
  • the lead portion 411 includes a portion protruding from the sealing resin 6 along the first direction x and a portion covered with the sealing resin 6 when viewed along the thickness direction z.
  • the portion of the lead portion 411 protruding from the sealing resin 6 is bent in a gull-wing shape.
  • the portion of the lead portion 411 exposed from the sealing resin 6 may be covered with a plating layer (for example, an alloy containing Sn such as solder) as in the lead portion 311.
  • a plating layer for example, an alloy containing Sn such as solder
  • the pad portion 412 is connected to the lead portion 411 and is covered with the sealing resin 6.
  • the dimension of the pad portion 412 in the second direction y is larger than the dimension of the lead portion 411.
  • the upper surface of the pad portion 412 (the surface facing the same direction as the first main surface 211 of the first die pad 21) may be plated.
  • the plating layer formed by the plating treatment is, for example, a metal layer containing Ag. The plating layer protects the impact on the pad portion 412 due to the joining of the fourth wire 54 while increasing the bonding strength to the pad portion 412 of any of the plurality of fourth wires 54 described later.
  • the pad portion 412 is flat (or substantially flat).
  • the pair of second side terminals 42 are arranged on both sides of the plurality of second intermediate terminals 41 in the second direction y.
  • Each of the pair of second side terminals 42 has a lead portion 421 and a pad portion 422.
  • the lead portion 421 is a band extending along the first direction x when viewed along the thickness direction z.
  • the lead portion 421 includes a portion protruding from the sealing resin 6 along the first direction x and a portion covered with the sealing resin 6 when viewed along the thickness direction z.
  • the portion of the lead portion 421 that protrudes from the sealing resin 6 is bent in a gull-wing shape.
  • the portion of the lead portion 421 exposed from the sealing resin 6 may be covered with a plating layer (for example, an alloy containing Sn such as solder) as in the lead portion 311.
  • the length of the portion of the lead portion 421 covered with the sealing resin 6 is larger than the length of the portion of the lead portion 411 covered with the sealing resin 6.
  • the pad portion 422 is connected to the lead portion 421 and is covered with the sealing resin 6.
  • the dimension of the pad portion 422 in the second direction y is larger than the dimension of the lead portion 421. Even if the upper surface of the pad portion 422 (the surface facing the same direction as the first main surface 211 of the first die pad 21) is covered with a plating layer (for example, metal containing Ag) like the upper surface of the pad portion 312. good.
  • the pad portion 422 is flat (or substantially flat).
  • the pair of second support terminals 43 are located apart from each other in the second direction y.
  • the pair of second support terminals 43 are connected to both ends of the second die pad 22 in the second direction y.
  • the second die pad 22 is supported by the pair of second support terminals 43.
  • the pair of second support terminals 43 are arranged on both sides of the plurality of second intermediate terminals 41 in the second direction y, and are sandwiched between the pair of second side terminals 42 in the second direction y. Have been placed.
  • Each of the pair of second support terminals 43 has a lead portion 431, a pad portion 432 and a connecting portion 433.
  • the lead portion 431 is a band extending along the first direction x when viewed along the thickness direction z.
  • the lead portion 431 includes a portion protruding from the sealing resin 6 along the first direction x and a portion covered with the sealing resin 6 when viewed along the thickness direction z.
  • the portion of the lead portion 431 protruding from the sealing resin 6 is bent in a gull-wing shape.
  • the portion of the lead portion 431 exposed from the sealing resin 6 may be covered with a plating layer (for example, an alloy containing Sn such as solder) as in the lead portion 311.
  • a plating layer for example, an alloy containing Sn such as solder
  • the pad portion 432 is connected to the lead portion 431 and is covered with the sealing resin 6.
  • the dimension of the pad portion 432 in the second direction y is larger than the dimension of the lead portion 431.
  • the pad portion 432 extends in the first direction x. Similar to the upper surface of the pad portion 312, the upper surface of the pad portion 432 (the surface facing the same direction as the first main surface 211 of the first die pad 21) may be covered with a plating layer (for example, metal containing Ag). good.
  • the pad portion 432 is flat (or substantially flat).
  • the connecting portion 433 is connected to the pad portion 432 and is covered with the sealing resin 6.
  • the connecting portion 433 extends in the second direction y.
  • the end of the connecting portion 433 is connected to the second die pad 22. Even if the upper surface of the connecting portion 433 (the surface facing the same direction as the first main surface 211 of the first die pad 21) is covered with a plating layer (for example, metal containing Ag) like the upper surface of the pad portion 312. good.
  • the plurality of first wires 51, the plurality of second wires 52, the plurality of third wires 53, and the plurality of fourth wires 54 include a first die pad 21, a second die pad 22, a plurality of first terminals 3, and a plurality of. Together with the second terminal 4, the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 form a conduction path for performing a predetermined function.
  • the material of each of the plurality of first wires 51, the plurality of second wires 52, the plurality of third wires 53, and the plurality of fourth wires 54 is a metal containing, for example, any of Au, Cu, and Al.
  • the plurality of first wires 51 are joined to the insulating element 13 and the specific semiconductor element 10 (the second semiconductor element 12 in the semiconductor device A1).
  • the insulating element 13 and the specific semiconductor element 10 are electrically connected to each other by the plurality of first wires 51.
  • each of the plurality of first wires 51 is bonded to one of the plurality of second electrodes 132 of the insulating element 13 and one of the plurality of electrodes 121 of the second semiconductor element 12.
  • the plurality of first wires 51 are arranged along the second direction y. Each of the plurality of first wires 51 straddles the pad gap 23.
  • each of the plurality of first wires 51 has a first standing portion 511, a first inclined portion 512, a first extending portion 513, a first bent portion 514, and a second bent portion 515.
  • the first standing portion 511 rises from any of the plurality of second electrodes 132 of the insulating element 13 in the thickness direction z.
  • the first inclined portion 512 extends inclined from any of the plurality of electrodes 121 of the second semiconductor element 12 toward the insulating element 13 in the thickness direction z.
  • the first extending portion 513 is located between the first standing portion 511 and the first inclined portion 512 when viewed along the thickness direction z.
  • the first bent portion 514 is connected to the first standing portion 511 and the first extending portion 513.
  • the second bent portion 515 is connected to the first inclined portion 512 and the first extending portion 513.
  • each of the plurality of first wires 51 straddles the pad gap 23.
  • the inclination angle ⁇ 1 of the first extending portion 513 with respect to the plane along the first direction x and the second direction y is larger than the inclination angle ⁇ 1 of the first inclined portion 512 with respect to the plane. It's small.
  • each of the plurality of first wires 51 has a trapezoidal shape when viewed along a direction orthogonal to the thickness direction z.
  • the inclination angle ⁇ 1 of the first extending portion 513 is preferably 0 ° (or substantially 0 °).
  • the boundary 513A between the first extension portion 513 and the first bending portion 514 is more insulated than the boundary 513B between the first extension portion 513 and the second bending portion 515. It is located away from the element 13. Further, when viewed along the thickness direction z, the boundary 512B between the first inclined portion 512 and the second bent portion 515 is located away from the specific semiconductor element 10.
  • the first inclined portion 512 of each of the plurality of first wires 51 is bonded to the specific semiconductor element 10 (in the semiconductor device A1, any one of the plurality of electrodes 121 of the second semiconductor element 12). It has a first tip 512A.
  • the dimension t1 of the first tip 512A in the thickness direction z gradually becomes smaller as the distance from the first extending portion 513 of the first wire 51 increases.
  • the plurality of second wires 52 are attached to the insulating element 13 and the specific die pad 20 (the first die pad 21 in the semiconductor device A1) of the first semiconductor element 11 and the second semiconductor element 12. It is bonded to the mounted semiconductor element (first semiconductor element 11 in the semiconductor device A1).
  • the insulating element 13 and the semiconductor element mounted on the specific die pad 20 are electrically connected to each other by the plurality of second wires 52.
  • each of the plurality of second wires 52 is joined to any one of the plurality of first electrodes 131 of the insulating element 13 and one of the plurality of electrodes 111 of the first semiconductor element 11.
  • the plurality of second wires 52 are arranged along the second direction y. The plurality of second wires 52 overlap with the specific die pad 20 when viewed along the thickness direction z.
  • each of the plurality of second wires 52 has a second standing portion 521, a second inclined portion 522, a second extending portion 523, a third bent portion 524, and a fourth bent portion 525.
  • the second standing portion 521 rises from any of the plurality of first electrodes 131 of the insulating element 13 in the thickness direction z.
  • the second inclined portion 522 extends inclined from any of the plurality of electrodes 111 of the first semiconductor element 11 toward the insulating element 13 in the thickness direction z.
  • the second extending portion 523 is located between the second standing portion 521 and the second inclined portion 522 when viewed along the thickness direction z.
  • the third bent portion 524 is connected to the second standing portion 521 and the second extending portion 523.
  • the fourth bent portion 525 is connected to the second inclined portion 522 and the second extending portion 523.
  • the length L2 of each of the second extending portions 523 of the plurality of second wires 52 is the length of each of the first extending portions 513 of the plurality of first wires 51 shown in FIG. It is smaller than L1 (see FIG. 8).
  • the length L2 of the second extension portion 523 extends from the boundary 523A between the second extension portion 523 and the third bending portion 524 to the boundary 523B between the second extension portion 523 and the fourth bending portion 525.
  • the length L1 of the first extension portion 513 is the distance from the boundary 513A between the first extension portion 513 and the first bending portion 514 to the boundary 513B between the first extension portion 513 and the second bending portion 515.
  • each of the plurality of second wires 52 has a trapezoidal shape when viewed along a direction orthogonal to the thickness direction z.
  • the inclination angle ⁇ 2 of the second extending portion 523 is preferably 0 ° (or substantially 0 °). Further, when viewed along the thickness direction z, the boundary 522B between the second inclined portion 522 and the fourth bent portion 525 is located away from the semiconductor element mounted on the specific die pad 20.
  • the second inclined portion 522 of each of the plurality of second wires 52 is one of a plurality of electrodes 111 of the first semiconductor element 11 in the semiconductor device A1 (in the semiconductor device A1), the second inclined portion 522 is mounted on the specific die pad 20.
  • the dimension t2 of the second tip 522A in the thickness direction z gradually becomes smaller as the distance from the second extending portion 523 of the second wire 52 increases.
  • the shape of the first tip 512A of each of the first inclined portions 512 of the plurality of first wires 51 shown in FIG. 9 is obtained by the method of forming the plurality of first wires 51 shown in FIGS. 14 and 15. As shown in FIG. 14, after moving the capillary 80 directly above any one of the plurality of electrodes 121 of the second semiconductor element 12 (specific semiconductor element 10), the capillary 80 is lowered to bring the tip of the capillary 80 to the tip. Press against the electrode 121. Then, as shown in FIG. 15, the wire 81 is cut by raising the capillary 80. By this forming method, the shape of the first tip 512A can be obtained.
  • the shape of the second tip 522A of each of the second inclined portions 522 of the plurality of second wires 52 shown in FIG. 11 is obtained by the method of forming the plurality of second wires 52 shown in FIGS. 16 and 17.
  • the capillary 80 is lowered to obtain the capillary.
  • the tip of 80 is pressed against the electrode 111.
  • the wire 81 is cut by raising the capillary 80.
  • first tip 512A of the first inclined portion 512 of any one of the plurality of first wires 51 After forming the first tip 512A of the first inclined portion 512 of any one of the plurality of first wires 51 by the forming method shown in FIGS. 14 and 15, a plurality of first ends are formed by the forming method shown in FIGS. 16 and 17.
  • the second tip 522A of the second inclined portion 522 of any of the two wires 52 is formed.
  • each of the plurality of third wires 53 has one of the plurality of electrodes 111 of the first semiconductor element 11 and one of the plurality of first terminals 3 (plurality of first intermediate terminals). It is joined to any one of the pad portion 312 of 31 and the pad portion 322 of the pair of first side terminals 32 and the pad portion 332 of the pair of first support terminals 33).
  • the plurality of third wires 53 conduct the first semiconductor device 11 to at least one of the plurality of first terminals 3.
  • each of the plurality of fourth wires 54 has one of the plurality of electrodes 121 of the second semiconductor element 12 and one of the plurality of second terminals 4 (plurality of second intermediate terminals). It is joined to any one of the pad portion 412 of 41, the pad portion 422 of the pair of second side terminals 42, and the pad portion 432 of the pair of second support terminals 43).
  • the plurality of fourth wires 54 conduct the second semiconductor device 12 to at least one of the plurality of second terminals 4.
  • the sealing resin 6 includes a first semiconductor element 11, a second semiconductor element 12, an insulating element 13, a first die pad 21, a second die pad 22, a plurality of first terminals 3, and a plurality of. It covers each part of the second terminal 4. As shown in FIG. 6, the sealing resin 6 further covers a plurality of first wires 51, a plurality of second wires 52, a plurality of third wires 53, and a plurality of fourth wires 54.
  • the sealing resin 6 has electrical insulation.
  • the sealing resin 6 insulates the first die pad 21 and the second die pad 22 from each other.
  • the sealing resin 6 is made of a material containing, for example, a black epoxy resin.
  • the sealing resin 6 has a rectangular shape when viewed along the thickness direction z.
  • the sealing resin 6 has a top surface 61, a bottom surface 62, a pair of first side surfaces 63, and a pair of second side surfaces 64.
  • the top surface 61 and the bottom surface 62 are located apart from each other in the thickness direction z.
  • the top surface 61 and the bottom surface 62 face opposite to each other in the thickness direction z.
  • Each of the top surface 61 and the bottom surface 62 is flat (or substantially flat).
  • the pair of first side surfaces 63 are connected to the top surface 61 and the bottom surface 62, and are located apart from each other in the first direction x.
  • Each of the plurality of first terminals 3 is exposed from the first side surface 63 located on one side of the first direction x of the pair of first side surfaces 63.
  • Each of the plurality of second terminals 4 is exposed from the first side surface 63 located on the other side of the first direction x of the pair of first side surfaces 63.
  • each of the pair of first side surfaces 63 includes a first upper portion 631, a first lower portion 632, and a first intermediate portion 633.
  • first upper portion 631 one end in the thickness direction z is connected to the top surface 61, and the other end in the thickness direction z is connected to the first intermediate portion 633.
  • the first upper portion 631 is inclined with respect to the top surface 61.
  • first lower portion 632 one end in the thickness direction z is connected to the bottom surface 62, and the other end in the thickness direction z is connected to the first intermediate portion 633.
  • the first lower portion 632 is inclined with respect to the bottom surface 62.
  • first intermediate portion 633 one end in the thickness direction z is connected to the first upper portion 631, and the other end in the thickness direction z is connected to the first lower portion 632.
  • the first intermediate portion 633 is along both the thickness direction z and the second direction y.
  • the first intermediate portion 633 is located outward from the top surface 61 and the bottom surface 62 when viewed along the thickness direction z. A part of each of the plurality of first terminals 3 or a part of each of the plurality of second terminals 4 is exposed from the first intermediate portion 633.
  • the pair of second side surfaces 64 are connected to the top surface 61 and the bottom surface 62, and are located apart from each other in the second direction y. As shown in FIGS. 1 and 2, the first die pad 21, the second die pad 22, the plurality of first terminals 3, and the plurality of second terminals 4 are located apart from the pair of second side surfaces 64.
  • each of the pair of second side surfaces 64 includes a second upper portion 641, a second lower portion 642, and a second intermediate portion 643.
  • the second upper portion 641 one end in the thickness direction z is connected to the top surface 61, and the other end in the thickness direction z is connected to the second intermediate portion 643.
  • the second upper portion 641 is inclined with respect to the top surface 61.
  • the second lower portion 642 one end in the thickness direction z is connected to the bottom surface 62, and the other end in the thickness direction z is connected to the second intermediate portion 643.
  • the second lower portion 642 is inclined with respect to the bottom surface 62.
  • the second intermediate portion 643 one end in the thickness direction z is connected to the second upper portion 641, and the other end in the thickness direction z is connected to the second lower portion 642.
  • the second intermediate portion 643 is along both the thickness direction z and the second direction y.
  • the second intermediate portion 643 is located outward from the top surface 61 and the bottom surface 62 when viewed along the thickness direction z.
  • a half-bridge circuit including a low-side (low-potential side) switching element and a high-side (high-potential side) switching element is generally configured.
  • these switching elements are MOSFETs.
  • the reference potentials of the source of the switching element and the gate driver for driving the switching element are both ground.
  • the reference potentials of the source of the switching element and the gate driver for driving the switching element both correspond to the potentials at the output node of the half-bridge circuit.
  • the reference potential of the gate driver that drives the high-side switching element changes.
  • the reference potential is equivalent to the voltage applied to the drain of the switching element (for example, 600 V or more).
  • the semiconductor device A1 the ground of the first semiconductor element 11 and the ground of the second semiconductor element 12 are separated from each other. Therefore, when the semiconductor device A1 is used as a gate driver for driving the high-side switching element, a voltage equivalent to the voltage applied to the drain of the high-side switching element is transiently connected to the ground of the second semiconductor element 12. Is applied.
  • the semiconductor device A1 has an insulating element 13 that insulates the first circuit including the first semiconductor element 11 mounted on the first die pad 21 and the second circuit including the second semiconductor element 12 mounted on the second die pad 22. Be prepared.
  • the insulating element 13 is mounted on the specific die pad 20 (the first die pad 21 in the semiconductor device A1).
  • the semiconductor device A1 further includes a first wire 51 bonded to an insulating element 13 and a specific semiconductor element 10 (second semiconductor element 12 in the semiconductor device A1).
  • the first wire 51 is covered with the sealing resin 6.
  • the first wire 51 has a first upright portion 511, a first inclined portion 512, a first extending portion 513, a first bent portion 514, and a second bent portion 515.
  • the inclination angle ⁇ 1 of the first extension portion 513 with respect to the plane along the first direction x and the second direction y is smaller than the inclination angle ⁇ 1 of the first inclination portion 512 with respect to the plane.
  • the first wire 51 forms a skeleton structure with the first bent portion 514 and the second bent portion 515 as contact points. Therefore, when the sealing resin 6 is formed in the manufacturing process of the semiconductor device A1, the deformation of the first wire 51 due to the flow of the molten resin is suppressed. As a result, the distance between the insulating element 13 and the first extending portion 513 becomes larger. Therefore, according to the semiconductor device A1, it is possible to improve the withstand voltage.
  • the boundary 513A between the first extension portion 513 and the first bending portion 514 is more insulated than the boundary 513B between the first extension portion 513 and the second bending portion 515. It is located away from the element 13.
  • the interval between the section of the first extending portion 513 that overlaps the insulating element 13 and the insulating element 13 in the thickness direction z is set between the other section and the insulating element 13. Can be greater than that interval. This contributes to the improvement of the dielectric strength of the semiconductor device A1.
  • the boundary 512B between the first inclined portion 512 and the second bent portion 515 is located away from the specific semiconductor element 10 when viewed along the thickness direction z. As a result, it is possible to prevent the length of the first wire 51 from becoming excessively large while improving the withstand voltage of the semiconductor device A1.
  • the semiconductor device A1 further includes an insulating element 13 and a second wire 52 bonded to the semiconductor element mounted on the specific die pad 20 (the first semiconductor element 11 in the semiconductor device A1).
  • the second wire 52 is covered with the sealing resin 6.
  • the second wire 52 has a second upright portion 521, a second inclined portion 522, a second extending portion 523, a third bent portion 524, and a fourth bent portion 525.
  • the inclination angle ⁇ 2 of the second extending portion 523 with respect to the plane along the first direction x and the second direction y is smaller than the inclination angle ⁇ 2 of the second inclined portion 522 with respect to the plane.
  • the second wire 52 forms a skeleton structure with the third bent portion 524 and the fourth bent portion 525 as contacts. Therefore, when the sealing resin 6 is formed in the manufacturing process of the semiconductor device A1, the deformation of the second wire 52 due to the flow of the molten resin is suppressed. As a result, the distance between the insulating element 13 and the second extending portion 523 becomes larger, so that the withstand voltage of the semiconductor device A1 can be further improved.
  • the boundary 522B between the second inclined portion 522 and the fourth bent portion 525 is located away from the semiconductor element mounted on the specific die pad 20 when viewed along the thickness direction z. As a result, it is possible to prevent the length of the second wire 52 from becoming excessively large while improving the withstand voltage of the semiconductor device A1.
  • the insulating element 13 is located between the first semiconductor element 11 and the second semiconductor element 12.
  • the length L2 (see FIG. 10) of the second extending portion 523 of the second wire 52 is shorter than the length L1 (see FIG. 8) of the first extending portion 513 of the first wire 51.
  • the distance between the insulating element 13 and the semiconductor element mounted on the specific die pad 20 can be made smaller while improving the withstand voltage of the semiconductor device A1.
  • the increase in size of the semiconductor device A1 is suppressed.
  • the plurality of first terminals 3 are exposed from the first side surface 63 located on one side of the first direction x of the pair of first side surfaces 63 of the sealing resin 6.
  • the plurality of second terminals 4 are exposed from the first side surface 63 located on the other side of the first direction x of the pair of first side surfaces 63.
  • the first die pad 21, the second die pad 22, the plurality of first terminals 3, and the plurality of second terminals 4 are located apart from the pair of second side surfaces 64 of the sealing resin 6. Therefore, in the semiconductor device A1, metal members such as island supports are not exposed from each of the pair of second side surfaces 64. With this configuration, the metal member exposed from the sealing resin 6 does not exist in the vicinity of the plurality of second terminals 4 to which a higher voltage is applied than the plurality of first terminals 3. Therefore, according to the semiconductor device A1, the withstand voltage can be further improved.
  • FIGS. 18 and 19 The semiconductor device A2 according to the second embodiment of the present disclosure will be described with reference to FIGS. 18 and 19.
  • the same or similar elements as the above-mentioned semiconductor device A1 are designated by the same reference numerals, and duplicate description will be omitted.
  • FIG. 18 is transparent to the sealing resin 6 for convenience of understanding.
  • the permeated sealing resin 6 is shown by an imaginary line.
  • the configuration of the first die pad 21 is different from the configuration of the semiconductor device A1 described above.
  • a plurality of holes 213 are formed in the specific die pad 20 (the first die pad 21 in A2).
  • Each of the plurality of holes 213 is formed in the region of the first die pad 21 located between the first semiconductor element 11 and the insulating element 13 in the first direction x.
  • the number of holes 213 is not particularly limited, but in the semiconductor device A2, three holes 213 are formed.
  • Each of the plurality of holes 213 is an elongated hole extending in the second direction y.
  • the shape of each of the plurality of holes 213 can be freely set.
  • the pair of first support terminals 33 and the plurality of holes 213 are arranged on a straight line N (dashed line) along the second direction y.
  • the semiconductor device A2 has an insulating element 13 that insulates the first circuit including the first semiconductor element 11 mounted on the first die pad 21 and the second circuit including the second semiconductor element 12 mounted on the second die pad 22. Be prepared.
  • the insulating element 13 is mounted on the specific die pad 20 (the first die pad 21 in the semiconductor device A2).
  • the semiconductor device A2 further includes a first wire 51 bonded to an insulating element 13 and a specific semiconductor element 10 (second semiconductor element 12 in the semiconductor device A2).
  • the first wire 51 is covered with the sealing resin 6.
  • the first wire 51 has a first upright portion 511, a first inclined portion 512, a first extending portion 513, a first bent portion 514, and a second bent portion 515.
  • the inclination angle ⁇ 1 of the first extension portion 513 with respect to the plane along the first direction x and the second direction y is smaller than the inclination angle ⁇ 1 of the first inclination portion 512 with respect to the plane. Therefore, the semiconductor device A2 can also improve the withstand voltage. Further, the semiconductor device A2 has the same effect as the semiconductor device A1 by adopting the same configuration as the semiconductor device A1.
  • the hole 213 is formed in the specific die pad 20.
  • the area of the first die pad 21 is larger than the area of the second die pad 22 when viewed along the thickness direction z. Therefore, in forming the sealing resin 6, voids are likely to be generated in the portion of the sealing resin 6 located in the vicinity of the specific die pad 20. Therefore, by forming the holes 213 in the specific die pad 20, the molten resin injected into the mold in forming the sealing resin 6 can be sufficiently filled. That is, the semiconductor device A2 can effectively suppress the generation of voids in the sealing resin 6 as compared with the case where the specific die pad 20 is not provided with the holes 213.
  • FIG. 20 is transparent to the sealing resin 6 for convenience of understanding.
  • the permeated sealing resin 6 is shown by an imaginary line.
  • the arrangement configuration of the insulating element 13 is different from the configuration of the semiconductor device A1 described above.
  • the insulating element 13 is mounted on the second main surface 221 of the second die pad 22. Therefore, in the semiconductor device A3, the second die pad 22 corresponds to the specific die pad 20, and the first semiconductor element 11 corresponds to the specific semiconductor element 10.
  • each of the plurality of first wires 51 includes one of the plurality of first electrodes 131 of the insulating element 13 and one of the plurality of electrodes 111 of the first semiconductor element 11. It is joined to. As a result, the first upright portion 511 of each of the plurality of first wires 51 rises from any of the plurality of first electrodes 131 of the insulating element 13 in the thickness direction z. The first inclined portion 512 of each of the plurality of first wires 51 extends inclined from any of the plurality of electrodes 111 of the first semiconductor element 11 toward the insulating element 13 in the thickness direction z. ..
  • each of the plurality of second wires 52 includes one of the plurality of second electrodes 132 of the insulating element 13 and one of the plurality of electrodes 121 of the second semiconductor element 12. It is joined to. As a result, the second upright portion 521 of each of the plurality of second wires 52 rises from any of the plurality of second electrodes 132 of the insulating element 13 in the thickness direction z. The second inclined portion 522 of each of the plurality of second wires 52 extends inclined from any of the plurality of electrodes 121 of the second semiconductor element 12 toward the insulating element 13 in the thickness direction z. ..
  • the semiconductor device A3 has an insulating element 13 that insulates the first circuit including the first semiconductor element 11 mounted on the first die pad 21 and the second circuit including the second semiconductor element 12 mounted on the second die pad 22. Be prepared.
  • the insulating element 13 is mounted on the specific die pad 20 (second die pad 22 in the semiconductor device A3).
  • the semiconductor device A3 further includes a first wire 51 bonded to the insulating element 13 and the specific semiconductor element 10 (the first semiconductor element 11 in the semiconductor device A3).
  • the first wire 51 is covered with the sealing resin 6. As shown in FIG. 22, the first wire 51 has a first upright portion 511, a first inclined portion 512, a first extending portion 513, a first bent portion 514, and a second bent portion 515.
  • the inclination angle ⁇ 1 of the first extension portion 513 with respect to the plane along the first direction x and the second direction y is smaller than the inclination angle ⁇ 1 of the first inclination portion 512 with respect to the plane. Therefore, the semiconductor device A3 can also improve the withstand voltage. Further, the semiconductor device A3 has the same effect as the semiconductor device A1 by adopting the same configuration as the semiconductor device A1.
  • the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the present disclosure can be freely redesigned.
  • A1, A2, A3 Semiconductor device 10: Specific semiconductor element 11: First semiconductor element (control element) 111: Electrode 12: Second semiconductor element (driving element) 121: Electrode 13: Insulation element 131: First electrode 132: 2nd electrode 133: Passion film 134: Surface protective film 134A: 1st film 134B: 2nd film 20: Specific die pad 21: 1st die pad 211: 1st main surface 212: 1st back surface 213: Hole 22: 2nd die pad 221: 2nd main surface 222: 2nd back surface 23: Pad gap 3: 1st terminal 31: 1st intermediate terminal 311: Lead part 312: Pad part 32: 1st side terminal 321: Lead part 322: Pad part 33: 1st support terminal 331: Lead part 332: Pad part 4: 2nd terminal 41: 2nd intermediate terminal 411: Lead part 42: Pad part 42: 2nd side terminal 421: Lead part 422: Pad part 43: 2nd support Terminal 431: Lead part 432: Pad part

Abstract

半導体装置は、第１回路と、第２回路と、前記第１および第２回路間で送信される信号を中継する絶縁素子とを備える。前記第１回路は、第１ダイパッドおよび当該第１ダイパッドに搭載された第１半導体素子を含む。前記第２回路は、第２ダイパッドおよび当該第２ダイパッドに搭載された第２半導体素子を含む。前記絶縁素子は、たとえば前記第１ダイパッドに搭載される。半導体装置はさらに、前記絶縁素子と前記第２半導体素子とに接合されたワイヤを備える。前記ワイヤは、起立部、傾斜部および延出部を含む。前記起立部は、前記絶縁素子から前記第１ダイパッドの厚さ方向に沿って立ち上がっている。前記傾斜部は、前記第２半導体素子から前記絶縁素子に向けて前記厚さ方向に対して傾斜して延びている。前記延出部は、前記起立部と前記傾斜部との間にある。前記厚さ方向に直交する平面を基準とする傾斜角は、前記延出部のほうが前記傾斜部よりも小である。

Description

半導体装置
　本開示は、半導体装置に関する。特に本開示は、複数の半導体素子の間において、絶縁素子を介して信号伝達が行われる半導体装置に関する。
　電気自動車もしくはハイブリッド自動車、または、家電機器などには、インバータ装置が使用されている。このようなインバータ装置は、たとえば、制御・駆動用の半導体装置と、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのパワー半導体とを備える。当該インバータ装置においては、ＥＣＵ（Engine Control Unit）から出力された制御信号が、上記半導体装置内の制御素子に入力される。制御素子は、制御信号をＰＷＭ（Pulse Width Modulation）制御信号に変換し、変換後の制御信号を上記半導体装置内の駆動素子に伝送する。駆動素子は、ＰＷＭ制御信号に基づき、たとえば６つのパワー半導体を所望のタイミングでスイッチング動作させる。当該６つのパワー半導体が所望のタイミングでスイッチング動作をすることで、車載用バッテリの直流電力からモータ駆動用の三相交流電力が生成される。特許文献１には、モータ駆動装置に利用される半導体装置（駆動回路）の一例が開示されている。
　上述した制御・駆動用の半導体装置において、制御素子に要求される電源電圧と、駆動素子に要求される電源電圧とが異なることがある。より具体的には、制御素子への導電経路に印加される電圧値と、駆動素子への導電経路に印加される電圧値との間に差があることがある。このような場合、複数の半導体素子を１つのパッケージ内に搭載した構成では、これらの導電経路の間における絶縁耐圧の向上が求められる。
特開２０１４－１５５４１２号公報
　上述の事情に鑑み、本開示は、絶縁耐圧の向上を図ることが可能な半導体装置を提供することを一の課題とする。
　本開示によって提供される半導体装置は、第１ダイパッドと、第１方向において前記第１ダイパッドから離間配置され、かつ前記第１ダイパッドとは相対的に電位が異なる第２ダイパッドと、前記第１ダイパッドに搭載され、かつ前記第１ダイパッドとともに第１回路を構成する第１半導体素子と、前記第２ダイパッドに搭載され、かつ前記第２ダイパッドとともに第２回路を構成する第２半導体素子と、前記第１ダイパッドおよび前記第２ダイパッドのいずれか一方を特定ダイパッドと称し、他方を非特定ダイパッドと称する場合に、前記特定ダイパッドに搭載されるとともに、前記第１回路と前記第２回路との信号の送受信を中継し、かつ前記第１回路および前記第２回路を互いに絶縁する絶縁素子と、前記第１半導体素子および前記第２半導体素子のうち、前記非特定ダイパッドに搭載された方を特定半導体素子と称し、前記特定ダイパッドに搭載された方を非特定半導体素子と称する場合に、前記絶縁素子と前記特定半導体素子とに接合された第１ワイヤと、前記第１ダイパッド、前記第２ダイパッド、前記第１半導体素子、前記第２半導体素子、および前記絶縁素子を覆うとともに、前記第１ダイパッドおよび前記第２ダイパッドを互いに絶縁する封止樹脂と、を備える。前記第１ワイヤは、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に設けられたパッド隙間を跨いでいる。前記第１ワイヤは、第１起立部、第１傾斜部、第１延出部、第１屈曲部および第２屈曲部を含む。前記第１起立部は、前記絶縁素子から前記第１ダイパッドの厚さ方向に立ち上がっている。前記第１傾斜部は、前記特定半導体素子から前記絶縁素子に向けて前記厚さ方向に対して傾斜して延びている。前記第１延出部は、前記厚さ方向に沿って視て前記第１起立部と前記第１傾斜部との間に位置している。前記第１屈曲部は、前記第１起立部および前記第１延出部につながっており、前記第２屈曲部は、前記第１傾斜部および前記第１延出部につながっている。前記厚さ方向に直交する平面に対する前記第１延出部の傾斜角は、前記平面に対する前記第１傾斜部の傾斜角よりも小である。
　好ましくは、前記第１延出部が前記パッド隙間を跨いでいる。
　好ましくは、前記厚さ方向において、前記第１延出部と前記第１屈曲部との境界が、前記第１延出部と前記第２屈曲部との境界よりも前記絶縁素子から離れている。
　好ましくは、前記厚さ方向に沿って視て、前記第１傾斜部と前記第２屈曲部との境界が、前記特定半導体素子から離れている。
　好ましくは、上記半導体装置は、第２ワイヤをさらに備えている。前記第１方向において、前記絶縁素子は、前記第１半導体素子と前記第２半導体素子との間に位置する。前記第２ワイヤは、前記絶縁素子と前記非特定半導体素子とに接合されるとともに、前記封止樹脂に覆われている。また、前記第２ワイヤは、第２起立部、第２傾斜部、第２延出部、第３屈曲部、および第４屈曲部を有している。前記第２起立部は、前記絶縁素子から前記厚さ方向に立ち上がっている。前記第２傾斜部は、前記非特定半導体素子から前記絶縁素子に向けて前記厚さ方向に対して傾斜して延びている。前記第２延出部は、前記厚さ方向に沿って視て前記第２起立部と前記第２傾斜部との間に位置している。前記第３屈曲部は、前記第２起立部および前記第２延出部につながり、前記第４屈曲部は、前記第２傾斜部および前記第２延出部につながる。前記第２延出部の長さは、前記第１延出部の長さよりも小である。
　好ましくは、前記平面に対する前記第２延出部の傾斜角は、前記平面に対する前記第２傾斜部の傾斜角よりも小である。
　好ましくは、前記厚さ方向に沿って視て、前記第２傾斜部と前記第４屈曲部との境界が、前記特定ダイパッドに搭載された前記半導体素子から離れている。
　好ましくは、前記第１ワイヤにおいて、前記特定半導体素子に接合される前記第１傾斜部の第１先端の前記厚さ方向における寸法は、前記第１延出部から離れるほど小となる。前記第２ワイヤにおいて、前記特定ダイパッドに搭載された前記半導体素子に接合される前記第２傾斜部の第２先端の前記厚さ方向における寸法は、前記第２延出部から離れるほど小となる。
　好ましくは、前記第１回路に電源電圧が供給され、かつ前記第２回路に電源電圧が供給された状態において、前記第２回路に供給される電源電圧は、前記第１回路に供給される電源電圧よりも大である。
　好ましくは、上記半導体装置は、それぞれが前記第１ダイパッドに対して前記第１方向の一方側に位置する部分を含んでいる複数の第１端子と、それぞれが前記第２ダイパッドに対して前記第１方向の他方側に位置する部分を含んでいる複数の第２端子と、をさらに備えている。前記複数の第１端子は、前記厚さ方向および前記第１方向に直交する第２方向に互いに離間配置されており、かつ少なくともいずれか１つが前記第１回路に導通している。前記複数の第２端子は、前記第２方向に互いに離間配置されており、かつ少なくともいずれか１つが前記第２回路に導通している。前記封止樹脂は、前記第１方向において互いに離間する一対の第１側面と、前記第２方向において互いに離間する一対の第２側面とを有する。前記一対の第１側面のうちの一方の第１側面から前記複数の第１端子の各々が露出し、前記一対の第１側面のうちの他方の第１側面から前記複数の第２端子の各々が露出している。
　好ましくは、前記第１方向に沿って視て、前記第２ダイパッドは、前記第１ダイパッドに重なる。
　好ましくは、前記第１ダイパッド、前記第２ダイパッド、前記複数の第１端子、および前記複数の第２端子は、前記一対の第２側面から離間配置されている。
　好ましくは、前記厚さ方向に沿って視て、前記複数の第１端子の各々は、前記一方の第１側面から前記第１方向に沿って突出した部分を含む。前記厚さ方向に沿って視て、前記複数の第２端子の各々は、前記他方の第１側面から前記第１方向に沿って突出した部分を含む。
　好ましくは、前記複数の第１端子は、前記第２方向において互いに離間した一対の第１支持端子を含む。前記第１ダイパッドは、前記第２方向において互いに離間した一対の第１端縁を有しており、前記一対の第１支持端子は、前記一対の第１端縁にそれぞれつながっている。
　好ましくは、前記複数の第２端子は、前記第２方向において互いに離間した一対の第２支持端子を含む。前記第２ダイパッドは、前記第２方向において互いに離間した一対の第２端縁を有しており、前記一対の第２支持端子は、前記一対の第２端縁にそれぞれつながっている。
　好ましくは、前記特定ダイパッドには、前記厚さ方向に貫通する孔が設けられている。前記厚さ方向に沿って視て、前記孔は、前記絶縁素子と、前記非特定半導体素子との間に位置する。
　好ましくは、前記絶縁素子は、インダクティブ型である。
　上記構成によれば、半導体装置において、絶縁耐圧の向上を図ることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の平面図である。 図１に対応する平面図であり、封止樹脂を透過している。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の左側面図である。 図１に示す半導体装置の右側面図である。 図２のＶＩ－ＶＩ線に沿う断面図である。 図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図６の部分拡大図である。 図８の部分拡大図である。 図６の部分拡大図である。 図１０の部分拡大図である。 図２の部分拡大図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。 本開示の第３実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２０のＸＸＩ－ＸＸＩ線に沿う断面図である。 図２１の部分拡大図である。 図２１の部分拡大図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図１７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、第１半導体素子１１、第２半導体素子１２、絶縁素子１３、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３、複数の第２端子４、複数の第１ワイヤ５１、複数の第２ワイヤ５２、複数の第３ワイヤ５３、複数の第４ワイヤ５４、および封止樹脂６を備える。半導体装置Ａ１は、たとえば電気自動車（またはハイブリッド自動車など）のインバータ装置の配線基板に表面実装される。半導体装置Ａ１のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１のパッケージ形式は、ＳＯＰに限定されない。図２では、理解の便宜上、封止樹脂６を透過している。図２においては、透過した封止樹脂６を想像線（二点鎖線）で示している。
　以下の説明では、互いに直交する３つの方向、すなわち、方向ｘ、方向ｙおよび方向ｚを適宜参照する。たとえば図３から理解されるように、方向ｚは、第１ダイパッド２１（あるいは第２ダイパッド２２）の法線に対し平行に延びる方向である。換言すれば、方向ｚは、第１ダイパッド２１（あるいは第２ダイパッド２２）の厚みを貫通して延びる方向である。このため、以下では方向ｚを「厚さ方向ｚ」と呼ぶ。また、以下では、方向ｘを「第１方向ｘ」と呼び、方向ｙを「第２方向ｙ」と呼ぶが、本開示がこれに限定されるわけではない。
　第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、半導体装置Ａ１の機能中枢となる素子である。図２に示すように、半導体装置Ａ１においては、第１半導体素子１１、第２半導体素子１２および絶縁素子１３の各々は、いずれも個々の素子で構成されている。厚さ方向ｚに沿って視て、第１半導体素子１１、第２半導体素子１２および絶縁素子１３の各々は、第２方向ｙに沿って延びる長辺を有する矩形状である。
　第１半導体素子１１は、ＥＣＵなどから入力された制御信号をＰＷＭ制御信号に変換する回路と、ＰＷＭ制御信号を第２半導体素子１２へ伝送するための送信回路と、第２半導体素子１２からの電気信号を受ける受信回路とを有する。
　第２半導体素子１２は、ＰＷＭ制御信号を受信する受信回路と、ＰＷＭ制御信号に基づきスイッチング素子（たとえばＩＧＢＴやＭＯＳＦＥＴなど）のスイッチング動作を行う回路（ゲートドライバ）と、電気信号を第１半導体素子１１へ伝送するための送信回路とを有する。当該電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。
　絶縁素子１３は、ＰＷＭ制御信号や他の電気信号を、絶縁状態で伝送するための素子である。半導体装置Ａ１においては、絶縁素子１３は、インダクティブ型である。インダクティブ型の絶縁素子１３の一例として、絶縁型トランスが挙げられる。絶縁型トランスは、２つのインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行う。絶縁素子１３は、Ｓｉからなる基板を有する。前記基板上にＣｕからなるインダクタが形成されている。当該インダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは厚さ方向ｚに積層されている。送信側インダクタと受信側インダクタとの間には、ＳｉＯ2などからなる誘電体層が介装されている。誘電体層により、送信側インダクタと受信側インダクタとは、電気的に絶縁されている。この他、絶縁素子１３は、キャパシティブ型でもよい。キャパシティブ型の絶縁素子１３の一例として、コンデンサが挙げられる。さらに絶縁素子１３は、フォトカプラでもよい。
　半導体装置Ａ１においては、第２半導体素子１２は、第１半導体素子１１に要求される電源電圧よりも高い電源電圧を要する。このため、第１半導体素子１１と第２半導体素子１２との間に著しい電位差が生じる。そこで、半導体装置Ａ１においては、第１半導体素子１１を構成要素に含む第１回路と、第２半導体素子１２を構成要素に含む第２回路とが、絶縁素子１３により互いに絶縁されている。半導体装置Ａ１においては、第１回路が相対的に低電圧であり、かつ第２回路が相対的に高電圧である。その上で絶縁素子１３は、第１回路と第２回路との信号の送受信を中継する。たとえば、電気自動車（ハイブリッド自動車の場合も同様）のインバータ装置においては、第１半導体素子１１のグランドに印加させる電圧が５Ｖ程度であることに対し、第２半導体素子１２のグランドに印加される電圧が過渡的に６００Ｖ以上となることがある。
　図２および図１０に示すように、絶縁素子１３は、第１方向ｘにおいて、第１半導体素子１１と第２半導体素子１２との間に位置する。第１半導体素子１１および絶縁素子１３は、第１ダイパッド２１に搭載されている。第２半導体素子１２は、第２ダイパッド２２に搭載されている。説明の便宜上、第１ダイパッド２１および第２ダイパッド２２のうち、絶縁素子１３が搭載されているダイパッドを「特定ダイパッド２０」と呼ぶ。さらに、第１半導体素子１１および第２半導体素子１２のうち、特定ダイパッド２０とは異なるダイパッドに搭載されている半導体素子を「特定半導体素子１０」と呼ぶ。半導体装置Ａ１においては、第１ダイパッド２１が特定ダイパッド２０に該当し、かつ第２半導体素子１２が特定半導体素子１０に該当する。
　図２および図６に示すように、第１半導体素子１１の上面（後述する第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、複数の電極１１１が設けられている。複数の電極１１１は、第１半導体素子１１に構成された回路に導通する。同様に、第２半導体素子１２の上面（当該第１主面２１１と同じ向きを向く面）には、複数の電極１２１が設けられている。複数の電極１２１は、第２半導体素子１２に構成された回路に導通する。絶縁素子１３の上面（当該第１主面２１１と同じ向きを向く面）には、複数の第１電極１３１、および複数の第２電極１３２が設けられている。複数の第１電極１３１、および複数の第２電極１３２の各々は、送信側インダクタおよび受信側インダクタのいずれかに導通する。
　図１２に示すように、絶縁素子１３においては、複数の第１電極１３１は、第２方向ｙに沿って配列されている。同様に、複数の第２電極１３２も第２方向ｙに沿って配列されている。図１３に示すように、絶縁素子１３は、パッシベーション膜１３３および表面保護膜１３４を有する。パッシベーション膜１３３および表面保護膜１３４は、ともに電気絶縁性を有する。パッシベーション膜１３３は、絶縁素子１３の厚さ方向ｚに一端に位置する。パッシベーション膜１３３は、たとえば二酸化ケイ素（ＳｉＯ2）膜と、当該二酸化ケイ素膜の上に成膜された窒化ケイ素（Ｓｉ３Ｎ4）膜からなる。パッシベーション膜１３３は、複数の第１電極１３１、および複数の第２電極１３２に接している。表面保護膜１３４は、パッシベーション膜１３３の上に成膜されている。表面保護膜１３４は、たとえばポリイミドを含む材料からなる。複数の第１電極１３１、および複数の第２電極１３２の各々は、表面保護膜１３４から露出している。表面保護膜１３４は、第１膜１３４Ａおよび第２膜１３４Ｂを含む。第１膜１３４Ａは、第１方向ｘにおいて複数の第１電極１３１と、複数の第２電極１３２との間に位置する。第２膜１３４Ｂは、表面保護膜１３４から第１膜１３４Ａを除いた部分である。第１膜１３４Ａには、厚さ方向ｚに貫通し、かつ第２方向ｙに沿って延びる複数のスリットが設けられている。当該複数のスリットによって、複数の第１電極１３１のいずれかから、複数の第２電極１３２のいずれかに至る沿面距離（パッシベーション膜１３３および第１膜１３４Ａの各々の表面に沿った最短距離）をより長くすることが可能となる。このことは、絶縁素子１３の絶縁耐圧の向上に寄与する。
　第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３、および複数の第２端子４は、第１半導体素子１１、第２半導体素子１２および絶縁素子１３と、インバータ装置の配線基板との導通経路を構成する導電部材である。これらの導電部材は、たとえばＣｕを組成に含む合金からなる。図２に示すように、第１ダイパッド２１は、第１方向ｘの一方側に配置されている。第２ダイパッド２２は、第１ダイパッド２１に対して第１方向ｘの他方側に配置され、かつ第１方向ｘにおいて第１ダイパッド２１から離れて位置する。このため、第１方向ｘにおいて第１ダイパッド２１と第２ダイパッド２２との間には、パッド隙間２３が設けられている。厚さ方向ｚに沿って視て、パッド隙間２３は、第２方向ｙに沿って延びている。
　第１ダイパッド２１には、図２および図６に示すように、第１半導体素子１１および絶縁素子１３が搭載されている。第１ダイパッド２１は、第１半導体素子１１と導通している。第１ダイパッド２１は、先述した第１回路の構成要素に含まれる。第１ダイパッド２１は、厚さ方向ｚに沿って視て略矩形状である。第１ダイパッド２１の厚さ（厚さ方向ｚの寸法）は、たとえば１００μｍ以上３００μｍ以下である。図６および図７に示すように、第１ダイパッド２１は、第１主面２１１および第１裏面２１２を有する。第１主面２１１および第１裏面２１２は、厚さ方向ｚにおいて互いに離れて位置する。第１主面２１１および第１裏面２１２は、厚さ方向ｚにおいて互いに反対側を向く。第１主面２１１および第１裏面２１２の各々は、平坦（または略平坦）である。第１半導体素子１１および絶縁素子１３は、図示しない導電性接合材（はんだ、金属ペースト、焼結金属など）により、第１主面２１１に接合されている。
　第２ダイパッド２２には、図２および図６に示すように、第２半導体素子１２が搭載されている。第２ダイパッド２２は、第２半導体素子１２と導通している。第２ダイパッド２２は、先述した第２回路の構成要素に含まれる。このため、第２ダイパッド２２は、第１ダイパッド２１とは相対的に電位が異なる。第２ダイパッド２２は、厚さ方向ｚに沿って視て略矩形状である。第１ダイパッド２１と第２ダイパッド２２とは、互いに離れて位置しつつ、第１方向ｘに並んでいる。第１方向ｘに沿って視て、第２ダイパッド２２は、第１ダイパッド２１に重なっている。第１ダイパッド２１と第２ダイパッド２２とは、ガルバニック絶縁されている。第２ダイパッド２２の厚さ（厚さ方向ｚの寸法）は、たとえば１００μｍ以上３００μｍ以下である。図６に示すように、第２ダイパッド２２は、第２主面２２１および第２裏面２２２を有する。第２主面２２１および第２裏面２２２は、厚さ方向ｚにおいて互いに離れて位置する。第２主面２２１および第２裏面２２２は、厚さ方向ｚにおいて互いに反対側を向く。第２主面２２１および第２裏面２２２の各々は、平坦（または略平坦）である。第１ダイパッド２１および第２ダイパッド２２の各々の厚さは、パッド隙間２３の長さの０．２倍以上１．２倍以下である。第２半導体素子１２は、図示しない導電性接合材（はんだ、金属ペースト、焼結金属など）により、第２主面２２１に接合されている。
　複数の第１端子３は、図１および図２に示すように、第１ダイパッド２１に対して第１方向ｘの一方側に位置する部分を含む。複数の第１端子３は、第２方向ｙに沿って配列されている。複数の第１端子３の少なくともいずれかが、先述の第１回路に導通している。図１および図４に示すように、複数の第１端子３の各々は、後述する封止樹脂６の一対の第１側面６３のうち、第１方向ｘの一方側に位置する当該第１側面６３から露出している。複数の第１端子３は、複数の第１中間端子３１、一対の第１側端子３２、および一対の第１支持端子３３を含む。
　図２および図４に示すように、複数の第１中間端子３１は、第２方向ｙにおいて一対の第１側端子３２に挟まれて配置されている。複数の第１中間端子３１の各々は、リード部３１１およびパッド部３１２を有する。
　図２に示すように、厚さ方向ｚに沿って視て、リード部３１１は、第１方向ｘに沿って延びる帯状である。リード部３１１は、厚さ方向ｚに沿って視て封止樹脂６から第１方向ｘに沿って突出した部分と、封止樹脂６に覆われた部分とを含む。図３に示すように、リード部３１１のうち封止樹脂６から突出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部３１１のうち封止樹脂６から露出した部分には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばはんだなどのＳｎを含む合金からなり、封止樹脂６から露出した部分を覆う。当該めっき層は、はんだ接合によって半導体装置Ａ１をインバータ装置の配線基板に表面実装させる際に、当該露出した部分へのはんだの付着を良好なものにしつつ、はんだ接合に起因した当該露出した部分の浸食を防止する。
　図２に示すように、パッド部３１２は、リード部３１１につながり、かつ封止樹脂６に覆われている。パッド部３１２の第２方向ｙの寸法は、リード部３１１の当該寸法よりも大である。パッド部３１２の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばＡｇを含む金属層からなる。当該めっき層は、後述する複数の第３ワイヤ５３のいずれかのパッド部３１２に対する接合強度を高めつつ、当該第３ワイヤ５３の接合に伴うパッド部３１２への衝撃を保護する。パッド部３１２は、平坦（または略平坦）である。
　図２および図４に示すように、一対の第１側端子３２は、複数の第１中間端子３１の第２方向ｙの両側に配置されている。一対の第１側端子３２の各々は、リード部３２１およびパッド部３２２を有する。
　図２に示すように、厚さ方向ｚに沿って視て、リード部３２１は、第１方向ｘに沿って延びる帯状である。リード部３２１は、厚さ方向ｚに沿って視て封止樹脂６から第１方向ｘに沿って突出した部分と、封止樹脂６に覆われた部分とを含む。図３に示すように、リード部３２１のうち封止樹脂６から突出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部３２１のうち封止樹脂６から露出した部分には、リード部３１１と同様に、めっき層（たとえばはんだなどのＳｎを含む合金）で覆われていてもよい。
　図２に示すように、パッド部３２２は、リード部３２１につながり、かつ封止樹脂６に覆われている。パッド部３２２の第２方向ｙの寸法は、リード部３２１の当該寸法よりも大である。パッド部３２２の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、パッド部３１２の上面と同様に、めっき層（たとえばＡｇを含む金属）で覆われていてもよい。パッド部３２２は、平坦（または略平坦）である。
　図２および図４に示すように、一対の第１支持端子３３は、第２方向ｙにおいて互いに離れて位置する。一対の第１支持端子３３は、第１ダイパッド２１の第２方向ｙにおける両端につながっている。これにより、第１ダイパッド２１は、一対の第１支持端子３３に支持されている。半導体装置Ａ１においては、一対の第１支持端子３３は、一対の第１側端子３２の第２方向ｙの両側に配置されている。一対の第１支持端子３３の各々は、リード部３３１およびパッド部３３２を有する。
　図２に示すように、厚さ方向ｚに沿って視て、リード部３３１は、第１方向ｘに沿って延びる帯状である。リード部３３１は、厚さ方向ｚに沿って視て封止樹脂６から第１方向ｘに沿って突出した部分と、封止樹脂６に覆われた部分とを含む。図３に示すように、リード部３３１のうち封止樹脂６から突出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部３３１のうち封止樹脂６から露出した部分には、リード部３１１と同様に、めっき層（たとえばはんだなどのＳｎを含む合金）で覆われていてもよい。リード部３３１のうち封止樹脂６に覆われた部分の長さは、リード部３１１およびリード部３２１の各々の封止樹脂６に覆われた部分の長さよりも大である。
　図２に示すように、パッド部３３２は、リード部３３１につながり、かつ封止樹脂６に覆われている。パッド部３３２の端部が第１ダイパッド２１につながっている。パッド部３３２の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、パッド部３１２の上面と同様に、めっき層（たとえばＡｇを含む金属）で覆われていてもよい。パッド部３３２は、平坦（または略平坦）である。
　複数の第２端子４は、図１および図２に示すように、第２ダイパッド２２に対して第１方向ｘの他方側に位置する部分を含む。複数の第２端子４は、第２方向ｙに沿って配列されている。複数の第２端子４の少なくともいずれかが、先述の第２回路に導通している。図１および図５に示すように、複数の第２端子４の各々は、後述する封止樹脂６の一対の第１側面６３のうち、第１方向ｘの他方側に位置する当該第１側面６３から露出している。複数の第２端子４は、複数の第２中間端子４１、一対の第２側端子４２、および一対の第２支持端子４３を含む。
　図２および図５に示すように、複数の第２中間端子４１は、第２方向ｙにおいて一対の第２支持端子４３に挟まれて配置されている。複数の第２中間端子４１の各々は、リード部４１１およびパッド部４１２を有する。
　図２に示すように、厚さ方向ｚに沿って視て、リード部４１１は、第１方向ｘに沿って延びる帯状である。リード部４１１は、厚さ方向ｚに沿って視て封止樹脂６から第１方向ｘに沿って突出した部分と、封止樹脂６に覆われた部分とを含む。図３に示すように、リード部４１１のうち封止樹脂６から突出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部４１１のうち封止樹脂６から露出した部分には、リード部３１１と同様に、めっき層（たとえばはんだなどのＳｎを含む合金）で覆われていてもよい。
　図２に示すように、パッド部４１２は、リード部４１１につながり、かつ封止樹脂６に覆われている。パッド部４１２の第２方向ｙの寸法は、リード部４１１の当該寸法よりも大である。パッド部４１２の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばＡｇを含む金属層からなる。当該めっき層は、後述する複数の第４ワイヤ５４のいずれかのパッド部４１２に対する接合強度を高めつつ、当該第４ワイヤ５４の接合に伴うパッド部４１２への衝撃を保護する。パッド部４１２は、平坦（または略平坦）である。
　図２および図５に示すように、一対の第２側端子４２は、複数の第２中間端子４１の第２方向ｙの両側に配置されている。一対の第２側端子４２の各々は、リード部４２１およびパッド部４２２を有する。
　図２に示すように、厚さ方向ｚに沿って視て、リード部４２１は、第１方向ｘに沿って延びる帯状である。リード部４２１は、厚さ方向ｚに沿って視て封止樹脂６から第１方向ｘに沿って突出した部分と、封止樹脂６に覆われた部分とを含む。図３に示すように、リード部４２１のうち封止樹脂６から突出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部４２１のうち封止樹脂６から露出した部分には、リード部３１１と同様に、めっき層（たとえばはんだなどのＳｎを含む合金）で覆われていてもよい。リード部４２１のうち封止樹脂６に覆われた部分の長さは、リード部４１１の封止樹脂６に覆われた部分の長さよりも大である。
　図２に示すように、パッド部４２２は、リード部４２１につながり、かつ封止樹脂６に覆われている。パッド部４２２の第２方向ｙの寸法は、リード部４２１の当該寸法よりも大である。パッド部４２２の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、パッド部３１２の上面と同様に、めっき層（たとえばＡｇを含む金属）で覆われていてもよい。パッド部４２２は、平坦（または略平坦）である。
　図２および図５に示すように、一対の第２支持端子４３は、第２方向ｙにおいて互いに離れて位置する。一対の第２支持端子４３は、第２ダイパッド２２の第２方向ｙにおける両端につながっている。これにより、第２ダイパッド２２は、一対の第２支持端子４３に支持されている。半導体装置Ａ１においては、一対の第２支持端子４３は、複数の第２中間端子４１の第２方向ｙの両側に配置され、かつ第２方向ｙにおいて一対の第２側端子４２に挟まれて配置されている。一対の第２支持端子４３の各々は、リード部４３１、パッド部４３２および連結部４３３を有する。
　図２に示すように、厚さ方向ｚに沿って視て、リード部４３１は、第１方向ｘに沿って延びる帯状である。リード部４３１は、厚さ方向ｚに沿って視て封止樹脂６から第１方向ｘに沿って突出した部分と、封止樹脂６に覆われた部分とを含む。図３に示すように、リード部４３１のうち封止樹脂６から突出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部４３１のうち封止樹脂６から露出した部分には、リード部３１１と同様に、めっき層（たとえばはんだなどのＳｎを含む合金）で覆われていてもよい。
　図２に示すように、パッド部４３２は、リード部４３１につながり、かつ封止樹脂６に覆われている。パッド部４３２の第２方向ｙの寸法は、リード部４３１の当該寸法よりも大である。パッド部４３２は、第１方向ｘに延びている。パッド部４３２の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、パッド部３１２の上面と同様に、めっき層（たとえばＡｇを含む金属）で覆われていてもよい。パッド部４３２は、平坦（または略平坦）である。
　図２に示すように、連結部４３３は、パッド部４３２につながり、かつ封止樹脂６に覆われている。連結部４３３は、第２方向ｙに延びている。連結部４３３の端部が第２ダイパッド２２につながっている。連結部４３３の上面（第１ダイパッド２１の第１主面２１１と同じ向きを向く面）には、パッド部３１２の上面と同様に、めっき層（たとえばＡｇを含む金属）で覆われていてもよい。
　複数の第１ワイヤ５１、複数の第２ワイヤ５２、複数の第３ワイヤ５３、および複数の第４ワイヤ５４は、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３、および複数の第２端子４とともに、第１半導体素子１１、第２半導体素子１２および絶縁素子１３が所定の機能を果たすための導通経路を構成している。複数の第１ワイヤ５１、複数の第２ワイヤ５２、複数の第３ワイヤ５３、および複数の第４ワイヤ５４の各々の材料は、たとえばＡｕ、ＣｕおよびＡｌのいずれかを含む金属である。
　複数の第１ワイヤ５１は、図２および図６に示すように、絶縁素子１３と特定半導体素子１０（半導体装置Ａ１では第２半導体素子１２）とに接合されている。複数の第１ワイヤ５１によって、絶縁素子１３と特定半導体素子１０とが互いに導通する。半導体装置Ａ１においては、複数の第１ワイヤ５１の各々は、絶縁素子１３の複数の第２電極１３２のいずれかと、第２半導体素子１２の複数の電極１２１のいずれかとに接合されている。複数の第１ワイヤ５１は、第２方向ｙに沿って配列されている。複数の第１ワイヤ５１の各々は、パッド隙間２３を跨いでいる。
　図８に示すように、複数の第１ワイヤ５１の各々は、第１起立部５１１、第１傾斜部５１２、第１延出部５１３、第１屈曲部５１４および第２屈曲部５１５を有する。第１起立部５１１は、絶縁素子１３の複数の第２電極１３２のいずれかから厚さ方向ｚに立ち上がっている。第１傾斜部５１２は、第２半導体素子１２の複数の電極１２１のいずれかから、絶縁素子１３に向けて厚さ方向ｚに対して傾斜して延びている。第１延出部５１３は、厚さ方向ｚに沿って視て第１起立部５１１と第１傾斜部５１２との間に位置する。第１屈曲部５１４は、第１起立部５１１および第１延出部５１３につながっている。第２屈曲部５１５は、第１傾斜部５１２および第１延出部５１３につながっている。
　図８に示すように、複数の第１ワイヤ５１の各々のうち第１延出部５１３がパッド隙間２３を跨いでいる。複数の第１ワイヤ５１の各々において、第１方向ｘおよび第２方向ｙに沿った平面に対する第１延出部５１３の傾斜角β１は、当該平面に対する第１傾斜部５１２の傾斜角α１よりも小である。これにより、厚さ方向ｚに対して直交する方向に沿って視て、複数の第１ワイヤ５１の各々は、台形状をなしている。第１延出部５１３の傾斜角β１は、０°（または実質的に０°）であることが好ましい。
　図８に示すように、厚さ方向ｚにおいて、第１延出部５１３と第１屈曲部５１４との境界５１３Ａが、第１延出部５１３と第２屈曲部５１５との境界５１３Ｂよりも絶縁素子１３から離れて位置する。さらに厚さ方向ｚに沿って視て、第１傾斜部５１２と第２屈曲部５１５との境界５１２Ｂが、特定半導体素子１０から離れて位置する。
　図９に示すように、複数の第１ワイヤ５１の各々の第１傾斜部５１２は、特定半導体素子１０（半導体装置Ａ１では第２半導体素子１２の複数の電極１２１のいずれか）に接合された第１先端５１２Ａを有する。第１先端５１２Ａの厚さ方向ｚの寸法ｔ１は、当該第１ワイヤ５１の第１延出部５１３から離れるほど徐々に小となる。
　複数の第２ワイヤ５２は、図２および図６に示すように、絶縁素子１３と、第１半導体素子１１および第２半導体素子１２のうち特定ダイパッド２０（半導体装置Ａ１では第１ダイパッド２１）に搭載された半導体素子（半導体装置Ａ１では第１半導体素子１１）とに接合されている。複数の第２ワイヤ５２によって、絶縁素子１３と、特定ダイパッド２０に搭載された半導体素子とが互いに導通する。半導体装置Ａ１においては、複数の第２ワイヤ５２の各々は、絶縁素子１３の複数の第１電極１３１のいずれかと、第１半導体素子１１の複数の電極１１１のいずれかとに接合されている。複数の第２ワイヤ５２は、第２方向ｙに沿って配列されている。厚さ方向ｚに沿って視て、複数の第２ワイヤ５２は、特定ダイパッド２０に重なっている。
　図１０に示すように、複数の第２ワイヤ５２の各々は、第２起立部５２１、第２傾斜部５２２、第２延出部５２３、第３屈曲部５２４および第４屈曲部５２５を有する。第２起立部５２１は、絶縁素子１３の複数の第１電極１３１のいずれかから厚さ方向ｚに立ち上がっている。第２傾斜部５２２は、第１半導体素子１１の複数の電極１１１のいずれかから、絶縁素子１３に向けて厚さ方向ｚに対して傾斜して延びている。第２延出部５２３は、厚さ方向ｚに沿って視て第２起立部５２１と第２傾斜部５２２との間に位置する。第３屈曲部５２４は、第２起立部５２１および第２延出部５２３につながっている。第４屈曲部５２５は、第２傾斜部５２２および第２延出部５２３につながっている。
　図１０に示すように、複数の第２ワイヤ５２の各々の第２延出部５２３の長さＬ２は、図８に示す複数の第１ワイヤ５１の各々の第１延出部５１３の長さＬ１（図８参照）よりも小である。ここで、第２延出部５２３の長さＬ２は、第２延出部５２３と第３屈曲部５２４との境界５２３Ａから、第２延出部５２３と第４屈曲部５２５との境界５２３Ｂまでの距離に相当する。第１延出部５１３の長さＬ１は、第１延出部５１３と第１屈曲部５１４との境界５１３Ａから、第１延出部５１３と第２屈曲部５１５との境界５１３Ｂまでの距離に相当する。複数の第２ワイヤ５２の各々において、第１方向ｘおよび第２方向ｙに沿った平面に対する第２延出部５２３の傾斜角β２は、当該平面に対する第２傾斜部５２２の傾斜角α２よりも小である。これにより、厚さ方向ｚに対して直交する方向に沿って視て、複数の第２ワイヤ５２の各々は、台形状をなしている。第２延出部５２３の傾斜角β２は、０°（または実質的に０°）であることが好ましい。さらに厚さ方向ｚに沿って視て、第２傾斜部５２２と第４屈曲部５２５との境界５２２Ｂが、特定ダイパッド２０に搭載された半導体素子から離れて位置する。
　図１１に示すように、複数の第２ワイヤ５２の各々の第２傾斜部５２２は、特定ダイパッド２０に搭載された半導体素子（半導体装置Ａ１では第１半導体素子１１の複数の電極１１１のいずれか）に接合された第２先端５２２Ａを有する。第２先端５２２Ａの厚さ方向ｚの寸法ｔ２は、当該第２ワイヤ５２の第２延出部５２３から離れるほど徐々に小となる。
　図９に示す複数の第１ワイヤ５１の各々の第１傾斜部５１２の第１先端５１２Ａの形状は、図１４および図１５に示す複数の第１ワイヤ５１の形成方法により得られる。図１４に示すように、第２半導体素子１２（特定半導体素子１０）の複数の電極１２１のいずれかの直上にキャピラリ８０を移動させた後、キャピラリ８０を下降させることによりキャピラリ８０の先端を当該電極１２１に押しつける。次いで、図１５に示すように、キャピラリ８０を上昇させることによりワイヤ８１が切断される。本形成方法によって、当該第１先端５１２Ａの形状が得られる。
　図１１に示す複数の第２ワイヤ５２の各々の第２傾斜部５２２の第２先端５２２Ａの形状は、図１６および図１７に示す複数の第２ワイヤ５２の形成方法により得られる。図１６に示すように、第１半導体素子１１（特定ダイパッド２０に搭載された半導体素子）の複数の電極１１１のいずれかの直上にキャピラリ８０を移動させた後、キャピラリ８０を下降させることによりキャピラリ８０の先端を当該電極１１１に押しつける。次いで、図１７に示すように、キャピラリ８０を上昇させることによりワイヤ８１が切断される。本形成方法によって、当該第２先端５２２Ａの形状が得られる。
　図１４および図１５に示す形成方法により、複数の第１ワイヤ５１のいずれかの第１傾斜部５１２の第１先端５１２Ａを形成した後、図１６および図１７に示す形成方法により、複数の第２ワイヤ５２のいずれかの第２傾斜部５２２の第２先端５２２Ａを形成する。複数の第１ワイヤ５１、および複数の第２ワイヤ５２の形成にあたって本形成方法を採ることにより、キャピラリ８０の先端における内周面に沿ってワイヤ８１の残渣が一様に付着する。この結果、複数の第１ワイヤ５１、および複数の第２ワイヤ５２の各々の直径が一様なものとなる。このことは、複数の第１ワイヤ５１、および複数の第２ワイヤ５２の各々の断線防止に寄与する。
　複数の第３ワイヤ５３の各々は、図２および図６に示すように、第１半導体素子１１の複数の電極１１１のいずれかと、複数の第１端子３のいずれか（複数の第１中間端子３１のパッド部３１２、一対の第１側端子３２のパッド部３２２、および一対の第１支持端子３３のパッド部３３２のいずれか）とに接合されている。複数の第３ワイヤ５３によって、第１半導体素子１１は、複数の第１端子３の少なくともいずれかに導通する。
　複数の第４ワイヤ５４の各々は、図２および図６に示すように、第２半導体素子１２の複数の電極１２１のいずれかと、複数の第２端子４のいずれか（複数の第２中間端子４１のパッド部４１２、一対の第２側端子４２のパッド部４２２、および一対の第２支持端子４３のパッド部４３２のいずれか）とに接合されている。複数の第４ワイヤ５４によって、第２半導体素子１２は、複数の第２端子４の少なくともいずれかに導通する。
　封止樹脂６は、図１に示すように、第１半導体素子１１、第２半導体素子１２、絶縁素子１３、第１ダイパッド２１および第２ダイパッド２２と、複数の第１端子３、および複数の第２端子４の各々の一部とを覆っている。図６に示すように、封止樹脂６は、さらに複数の第１ワイヤ５１、複数の第２ワイヤ５２、複数の第３ワイヤ５３、および複数の第４ワイヤ５４を覆っている。封止樹脂６は、電気絶縁性を有する。封止樹脂６は、第１ダイパッド２１および第２ダイパッド２２を互いに絶縁している。封止樹脂６は、たとえば黒色のエポキシ樹脂を含む材料からなる。厚さ方向ｚに沿って視て、封止樹脂６は、矩形状である。
　図３～図５に示すように、封止樹脂６は、頂面６１、底面６２、一対の第１側面６３、および一対の第２側面６４を有する。
　図３～図５に示すように、頂面６１および底面６２は、厚さ方向ｚにおいて互いに離れて位置する。頂面６１および底面６２は、厚さ方向ｚにおいて互いに反対側を向く。頂面６１および底面６２の各々は、平坦（または略平坦）である。
　図３～図５に示すように、一対の第１側面６３は、頂面６１および底面６２につながるとともに、第１方向ｘにおいて互いに離れて位置する。一対の第１側面６３のうち第１方向ｘの一方側に位置する当該第１側面６３から、複数の第１端子３の各々が露出している。一対の第１側面６３のうち第１方向ｘの他方側に位置する当該第１側面６３から、複数の第２端子４の各々が露出している。
　図３～図５に示すように、一対の第１側面６３の各々は、第１上部６３１、第１下部６３２および第１中間部６３３を含む。第１上部６３１は、厚さ方向ｚの一端が頂面６１につながり、かつ厚さ方向ｚの他端が第１中間部６３３につながっている。第１上部６３１は、頂面６１に対して傾斜している。第１下部６３２は、厚さ方向ｚの一端が底面６２につながり、かつ厚さ方向ｚの他端が第１中間部６３３につながっている。第１下部６３２は、底面６２に対して傾斜している。第１中間部６３３は、厚さ方向ｚの一端が第１上部６３１につながり、かつ厚さ方向ｚの他端が第１下部６３２につながっている。第１中間部６３３は、厚さ方向ｚおよび第２方向ｙの双方に沿っている。厚さ方向ｚに沿って視て、第１中間部６３３は、頂面６１および底面６２よりも外方に位置する。第１中間部６３３から、複数の第１端子３の各々の一部、または複数の第２端子４の各々の一部が露出している。
　図３～図５に示すように、一対の第２側面６４は、頂面６１および底面６２につながるとともに、第２方向ｙにおいて互いに離れて位置する。図１および図２に示すように、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３、および複数の第２端子４は、一対の第２側面６４から離れて位置する。
　図３～図５に示すように、一対の第２側面６４の各々は、第２上部６４１、第２下部６４２および第２中間部６４３を含む。第２上部６４１は、厚さ方向ｚの一端が頂面６１につながり、かつ厚さ方向ｚの他端が第２中間部６４３につながっている。第２上部６４１は、頂面６１に対して傾斜している。第２下部６４２は、厚さ方向ｚの一端が底面６２につながり、かつ厚さ方向ｚの他端が第２中間部６４３につながっている。第２下部６４２は、底面６２に対して傾斜している。第２中間部６４３は、厚さ方向ｚの一端が第２上部６４１につながり、かつ厚さ方向ｚの他端が第２下部６４２につながっている。第２中間部６４３は、厚さ方向ｚおよび第２方向ｙの双方に沿っている。厚さ方向ｚに沿って視て、第２中間部６４３は、頂面６１および底面６２よりも外方に位置する。
　インバータ装置におけるモータドライバ回路においては、ローサイド（低電位側）スイッチング素子およびハイサイド（高電位側）スイッチング素子を含むハーフブリッジ回路が構成されることが一般的である。以下の説明においては、これらのスイッチング素子がＭＯＳＦＥＴである場合を対象とする。ここで、ローサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにグランドとなっている。一方、ハイサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにハーフブリッジ回路の出力ノードにおける電位に相当する。ハイサイドスイッチング素子およびローサイドスイッチング素子の駆動に応じて出力ノードにおける電位は変化するため、ハイサイドスイッチング素子を駆動するゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンの場合は、当該基準電位は、当該スイッチング素子のドレインに印加される電圧と等価（たとえば６００Ｖ以上）となる。半導体装置Ａ１においては、第１半導体素子１１のグランドと、第２半導体素子１２のグランドとは、分離された構成となっている。したがって、ハイサイドスイッチング素子を駆動するためのゲートドライバとして半導体装置Ａ１が使用される場合、第２半導体素子１２のグランドには、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧が過渡的に印加される。
　次に、半導体装置Ａ１の作用効果について説明する。
　半導体装置Ａ１は、第１ダイパッド２１に搭載された第１半導体素子１１含む第１回路と、第２ダイパッド２２に搭載された第２半導体素子１２を含む第２回路とを絶縁する絶縁素子１３を備える。絶縁素子１３は、特定ダイパッド２０（半導体装置Ａ１では第１ダイパッド２１）に搭載されている。これにより、第１半導体素子１１に供給される電源電圧と、第２半導体素子１２に供給される電源電圧とに差異がある場合において、第１回路と第２回路との絶縁耐圧の向上を図ることができる。
　半導体装置Ａ１は、絶縁素子１３および特定半導体素子１０（半導体装置Ａ１では第２半導体素子１２）に接合された第１ワイヤ５１をさらに備える。第１ワイヤ５１は、封止樹脂６に覆われている。図８に示すように、第１ワイヤ５１は、第１起立部５１１、第１傾斜部５１２、第１延出部５１３、第１屈曲部５１４および第２屈曲部５１５を有する。第１方向ｘおよび第２方向ｙに沿った平面に対する第１延出部５１３の傾斜角β１は、当該平面に対する第１傾斜部５１２の傾斜角α１よりも小である。これにより、第１ワイヤ５１は、第１屈曲部５１４および第２屈曲部５１５を接点とした骨組み構造をなす。このため、半導体装置Ａ１の製造工程において封止樹脂６を形成する際、溶融樹脂の流動に起因した第１ワイヤ５１の変形が抑制される。この結果、絶縁素子１３と第１延出部５１３との間隔が、より大とされたものとなる。したがって、半導体装置Ａ１によれば、絶縁耐圧の向上を図ることが可能となる。
　図８に示すように、厚さ方向ｚにおいて、第１延出部５１３と第１屈曲部５１４との境界５１３Ａが、第１延出部５１３と第２屈曲部５１５との境界５１３Ｂよりも絶縁素子１３から離れて位置する。これにより、厚さ方向ｚに沿って視て、第１延出部５１３のうち絶縁素子１３に重なる区間と、絶縁素子１３との厚さ方向ｚの間隔が、他の区間と絶縁素子１３との当該間隔よりも大とすることができる。このことは、半導体装置Ａ１の絶縁耐圧の向上に寄与する。
　図８に示すように、厚さ方向ｚに沿って視て、第１傾斜部５１２と第２屈曲部５１５との境界５１２Ｂが、特定半導体素子１０から離れて位置する。これにより、半導体装置Ａ１の絶縁耐圧の向上を図りつつ、第１ワイヤ５１の長さが過度に大となることを防止できる。
　半導体装置Ａ１は、絶縁素子１３と、特定ダイパッド２０に搭載された半導体素子（半導体装置Ａ１では第１半導体素子１１）に接合された第２ワイヤ５２をさらに備える。第２ワイヤ５２は、封止樹脂６に覆われている。図１０に示すように、第２ワイヤ５２は、第２起立部５２１、第２傾斜部５２２、第２延出部５２３、第３屈曲部５２４および第４屈曲部５２５を有する。第１方向ｘおよび第２方向ｙに沿った平面に対する第２延出部５２３の傾斜角β２は、当該平面に対する第２傾斜部５２２の傾斜角α２よりも小である。これにより、第２ワイヤ５２は、第３屈曲部５２４および第４屈曲部５２５を接点とした骨組み構造をなす。このため、半導体装置Ａ１の製造工程において封止樹脂６を形成する際、溶融樹脂の流動に起因した第２ワイヤ５２の変形が抑制される。この結果、絶縁素子１３と第２延出部５２３との間隔が、より大とされたものとなるため、半導体装置Ａ１の絶縁耐圧のさらなる向上を図ることが可能となる。
　図１０に示すように、厚さ方向ｚに沿って視て、第２傾斜部５２２と第４屈曲部５２５との境界５２２Ｂが、特定ダイパッド２０に搭載された半導体素子から離れて位置する。これにより、半導体装置Ａ１の絶縁耐圧の向上を図りつつ、第２ワイヤ５２の長さが過度に大となることを防止できる。
　第１方向ｘにおいて、絶縁素子１３は、第１半導体素子１１と第２半導体素子１２との間に位置する。第２ワイヤ５２の第２延出部５２３の長さＬ２（図１０参照）は、第１ワイヤ５１の第１延出部５１３の長さＬ１（図８参照）よりも短い。これにより、半導体装置Ａ１の絶縁耐圧の向上を図りつつ、絶縁素子１３と、特定ダイパッド２０に搭載された半導体素子との間隔を、より小とすることができる。これにより、半導体装置Ａ１の大型化が抑制される。
　半導体装置Ａ１においては、複数の第１端子３は、封止樹脂６の一対の第１側面６３のうち第１方向ｘの一方側に位置する当該第１側面６３から露出している。複数の第２端子４は、一対の第１側面６３のうち第１方向ｘの他方側に位置する第１側面６３から露出している。この場合において、第１ダイパッド２１、第２ダイパッド２２、複数の第１端子３、および複数の第２端子４は、封止樹脂６の一対の第２側面６４から離れて位置する。このため、半導体装置Ａ１においては、一対の第２側面６４の各々から、アイランドサポートなどの金属部材が露出していない。本構成をとると、複数の第１端子３よりも高電圧が印加される複数の第２端子４の近傍に、封止樹脂６から露出した当該金属部材が存在しないものとなる。したがって、半導体装置Ａ１によれば、絶縁耐圧のさらなる向上を図ることができる。
　図１８および図１９に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１８は、理解の便宜上、封止樹脂６を透過している。図１８においては、透過した封止樹脂６を想像線で示している。
　半導体装置Ａ２においては、第１ダイパッド２１の構成が、先述した半導体装置Ａ１の当該構成と異なる。
　図１８および図１９に示すように、特定ダイパッド２０（Ａ２では第１ダイパッド２１）には、複数の孔２１３が形成されている。複数の孔２１３はそれぞれ、第１方向ｘにおいて第１半導体素子１１と絶縁素子１３との間に位置する第１ダイパッド２１の領域に形成されている。孔２１３の数は特に限定されないが、半導体装置Ａ２においては、３つの孔２１３が形成されている。複数の孔２１３の各々は、第２方向ｙに延びる長孔である。複数の孔２１３の各々の形状は、自由に設定することが可能である。図１８に示すように、第１ダイパッド２１において、一対の第１支持端子３３、および複数の孔２１３は、第２方向ｙに沿った直線Ｎ（一点鎖線）上に配置されている。
　次に、半導体装置Ａ２の作用効果について説明する。
　半導体装置Ａ２は、第１ダイパッド２１に搭載された第１半導体素子１１含む第１回路と、第２ダイパッド２２に搭載された第２半導体素子１２を含む第２回路とを絶縁する絶縁素子１３を備える。絶縁素子１３は、特定ダイパッド２０（半導体装置Ａ２では第１ダイパッド２１）に搭載されている。半導体装置Ａ２は、絶縁素子１３および特定半導体素子１０（半導体装置Ａ２では第２半導体素子１２）に接合された第１ワイヤ５１をさらに備える。第１ワイヤ５１は、封止樹脂６に覆われている。図８に示すように、第１ワイヤ５１は、第１起立部５１１、第１傾斜部５１２、第１延出部５１３、第１屈曲部５１４および第２屈曲部５１５を有する。第１方向ｘおよび第２方向ｙに沿った平面に対する第１延出部５１３の傾斜角β１は、当該平面に対する第１傾斜部５１２の傾斜角α１よりも小である。したがって、半導体装置Ａ２によっても、絶縁耐圧の向上を図ることが可能となる。さらに、半導体装置Ａ２は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　半導体装置Ａ２においては、特定ダイパッド２０には、孔２１３が形成されている。厚さ方向ｚに沿って視て、第１ダイパッド２１の面積は、第２ダイパッド２２の面積よりも広い。このため、封止樹脂６の形成にあたっては、特定ダイパッド２０の近傍に位置する封止樹脂６の部分に空隙が発生しやすい。そこで、特定ダイパッド２０に孔２１３が形成されることで、封止樹脂６の形成にあたって金型内に注入された溶融樹脂が十分に充填されうる。つまり、半導体装置Ａ２は、特定ダイパッド２０に孔２１３を設けない場合を比較して、封止樹脂６に空隙が発生することを効果的に抑制できる。
　図２０～図２３に基づき、本開示の第３実施形態にかかる半導体装置Ａ３について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、理解の便宜上、封止樹脂６を透過している。図２０においては、透過した封止樹脂６を想像線で示している。
　半導体装置Ａ３においては、絶縁素子１３の配置構成が、先述した半導体装置Ａ１の当該構成と異なる。
　図２０および図２１に示すように、絶縁素子１３は、第２ダイパッド２２の第２主面２２１に搭載されている。このため、半導体装置Ａ３においては、第２ダイパッド２２が特定ダイパッド２０に該当し、かつ第１半導体素子１１が特定半導体素子１０に該当する。
　図２２に示すように、半導体装置Ａ３においては、複数の第１ワイヤ５１の各々は、絶縁素子１３の複数の第１電極１３１のいずれかと、第１半導体素子１１の複数の電極１１１のいずれかとに接合されている。これにより、複数の第１ワイヤ５１の各々の第１起立部５１１は、絶縁素子１３の複数の第１電極１３１のいずれかから厚さ方向ｚに立ち上がっている。複数の第１ワイヤ５１の各々の第１傾斜部５１２は、第１半導体素子１１の複数の電極１１１のいずれかから、絶縁素子１３に向けて厚さ方向ｚに対して傾斜して延びている。
　図２３に示すように、半導体装置Ａ３においては、複数の第２ワイヤ５２の各々は、絶縁素子１３の複数の第２電極１３２のいずれかと、第２半導体素子１２の複数の電極１２１のいずれかとに接合されている。これにより、複数の第２ワイヤ５２の各々の第２起立部５２１は、絶縁素子１３の複数の第２電極１３２のいずれかから厚さ方向ｚに立ち上がっている。複数の第２ワイヤ５２の各々の第２傾斜部５２２は、第２半導体素子１２の複数の電極１２１のいずれかから、絶縁素子１３に向けて厚さ方向ｚに対して傾斜して延びている。
　次に、半導体装置Ａ３の作用効果について説明する。
　半導体装置Ａ３は、第１ダイパッド２１に搭載された第１半導体素子１１含む第１回路と、第２ダイパッド２２に搭載された第２半導体素子１２を含む第２回路とを絶縁する絶縁素子１３を備える。絶縁素子１３は、特定ダイパッド２０（半導体装置Ａ３では第２ダイパッド２２）に搭載されている。半導体装置Ａ３は、絶縁素子１３および特定半導体素子１０（半導体装置Ａ３では第１半導体素子１１）に接合された第１ワイヤ５１をさらに備える。第１ワイヤ５１は、封止樹脂６に覆われている。図２２に示すように、第１ワイヤ５１は、第１起立部５１１、第１傾斜部５１２、第１延出部５１３、第１屈曲部５１４および第２屈曲部５１５を有する。第１方向ｘおよび第２方向ｙに沿った平面に対する第１延出部５１３の傾斜角β１は、当該平面に対する第１傾斜部５１２の傾斜角α１よりも小である。したがって、半導体装置Ａ３によっても、絶縁耐圧の向上を図ることが可能となる。さらに、半導体装置Ａ３は、半導体装置Ａ１と共通する構成をとることにより、半導体装置Ａ１と同等の効果を奏する。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
Ａ１，Ａ２，Ａ３：半導体装置　　　１０：特定半導体素子
１１：第１半導体素子（制御素子）　　　１１１：電極
１２：第２半導体素子（駆動素子）　　　１２１：電極
１３：絶縁素子　　　１３１：第１電極
１３２：第２電極　　　１３３：パッシベーション膜
１３４：表面保護膜　　　１３４Ａ：第１膜
１３４Ｂ：第２膜　　　２０：特定ダイパッド
２１：第１ダイパッド　　　２１１：第１主面
２１２：第１裏面　　　２１３：孔
２２：第２ダイパッド　　　２２１：第２主面
２２２：第２裏面　　　２３：パッド隙間
３：第１端子　　　３１：第１中間端子
３１１：リード部　　　３１２：パッド部
３２：第１側端子　　　３２１：リード部
３２２：パッド部　　　３３：第１支持端子
３３１：リード部　　　３３２：パッド部
４：第２端子　　　４１：第２中間端子
４１１：リード部　　　４２：パッド部
４２：第２側端子　　　４２１：リード部
４２２：パッド部　　　４３：第２支持端子
４３１：リード部　　　４３２：パッド部
４３３：連結部　　　５１：第１ワイヤ
５１１：第１起立部　　　５１２：第１傾斜部
５１２Ａ：第１先端　　　５１２Ｂ：境界
５１３：第１延出部　　　５１３Ａ，５１３Ｂ：境界
５１４：第１屈曲部　　　５１５：第２屈曲部
５２：第２ワイヤ　　　５２１：第２起立部
５２２：第２傾斜部　　　５２２Ａ：第２先端
５２２Ｂ：境界　　　５２３：第２延出部
５２３Ａ，５２３Ｂ：境界　　　５２４：第３屈曲部
５２５：第４屈曲部　　　５３：第３ワイヤ
５４；第４ワイヤ　　　６：封止樹脂
６１：頂面　　　６２：底面
６３：第１側面　　　６３１：第１上部
６３２：第１下部　　　６３３：第１中間部
６４：第２側面　　　６４１：第２上部
６４２：第２下部　　　６４３：第２中間部
８０：キャピラリ　　　８１：ワイヤ
ｚ：厚さ方向　　　ｘ：第１方向　　　ｙ：第２方向

Claims (17)

  1. 　第１ダイパッドと、
    　第１方向において前記第１ダイパッドから離間配置され、かつ前記第１ダイパッドとは相対的に電位が異なる第２ダイパッドと、
    　前記第１ダイパッドに搭載され、かつ前記第１ダイパッドとともに第１回路を構成する第１半導体素子と、
    　前記第２ダイパッドに搭載され、かつ前記第２ダイパッドとともに第２回路を構成する第２半導体素子と、
    　前記第１ダイパッドおよび前記第２ダイパッドのいずれか一方を特定ダイパッドと称し、他方を非特定ダイパッドと称する場合に、前記特定ダイパッドに搭載されるとともに、前記第１回路と前記第２回路との信号の送受信を中継し、かつ前記第１回路および前記第２回路を互いに絶縁する絶縁素子と、
    　前記第１半導体素子および前記第２半導体素子のうち、前記非特定ダイパッドに搭載された方を特定半導体素子と称し、前記特定ダイパッドに搭載された方を非特定半導体素子と称する場合に、前記絶縁素子と前記特定半導体素子とに接合された第１ワイヤと、
    　前記第１ダイパッド、前記第２ダイパッド、前記第１半導体素子、前記第２半導体素子、および前記絶縁素子を覆うとともに、前記第１ダイパッドおよび前記第２ダイパッドを互いに絶縁する封止樹脂と、を備え、
    　前記第１ワイヤは、前記第１方向において前記第１ダイパッドと前記第２ダイパッドとの間に設けられたパッド隙間を跨ぎ、
    　前記第１ワイヤは、第１起立部、第１傾斜部、第１延出部、第１屈曲部および第２屈曲部を含み、前記第１起立部は、前記絶縁素子から前記第１ダイパッドの厚さ方向に立ち上がっており、前記第１傾斜部は、前記特定半導体素子から前記絶縁素子に向けて前記厚さ方向に対して傾斜して延びており、前記第１延出部は、前記厚さ方向に沿って視て前記第１起立部と前記第１傾斜部との間に位置しており、前記第１屈曲部は、前記第１起立部および前記第１延出部につながっており、前記第２屈曲部は、前記第１傾斜部および前記第１延出部につながっており、
    　前記厚さ方向に直交する平面に対する前記第１延出部の傾斜角は、前記平面に対する前記第１傾斜部の傾斜角よりも小である、半導体装置。
  2. 　前記第１延出部が前記パッド隙間を跨いでいる、請求項１に記載の半導体装置。
  3. 　前記厚さ方向において、前記第１延出部と前記第１屈曲部との境界が、前記第１延出部と前記第２屈曲部との境界よりも前記絶縁素子から離れている、請求項２に記載の半導体装置。
  4. 　前記厚さ方向に沿って視て、前記第１傾斜部と前記第２屈曲部との境界が、前記特定半導体素子から離れている、請求項２または３に記載の半導体装置。
  5. 　第２ワイヤをさらに備えており、
    　前記第１方向において、前記絶縁素子は、前記第１半導体素子と前記第２半導体素子との間に位置し、
    　前記第２ワイヤは、前記絶縁素子と前記非特定半導体素子とに接合されるとともに、前記封止樹脂に覆われており、
    　前記第２ワイヤは、第２起立部、第２傾斜部、第２延出部、第３屈曲部、および第４屈曲部を有し、前記第２起立部は、前記絶縁素子から前記厚さ方向に立ち上がっており、前記第２傾斜部は、前記非特定半導体素子から前記絶縁素子に向けて前記厚さ方向に対して傾斜して延びており、前記第２延出部は、前記厚さ方向に沿って視て前記第２起立部と前記第２傾斜部との間に位置しており、前記第３屈曲部は、前記第２起立部および前記第２延出部につながり、前記第４屈曲部は、前記第２傾斜部および前記第２延出部につながり、
    　前記第２延出部の長さは、前記第１延出部の長さよりも小である、請求項２ないし４のいずれかに記載の半導体装置。
  6. 　前記平面に対する前記第２延出部の傾斜角は、前記平面に対する前記第２傾斜部の傾斜角よりも小である、請求項５に記載の半導体装置。
  7. 　前記厚さ方向に沿って視て、前記第２傾斜部と前記第４屈曲部との境界が、前記非特定半導体素子から離れて位置する、請求項６に記載の半導体装置。
  8. 　前記第１ワイヤにおいて、前記特定半導体素子に接合される前記第１傾斜部の第１先端の前記厚さ方向における寸法は、前記第１延出部から離れるほど小となり、
    　前記第２ワイヤにおいて、前記非特定半導体素子に接合される前記第２傾斜部の第２先端の前記厚さ方向における寸法は、前記第２延出部から離れるほど小となる、請求項６または７に記載の半導体装置。
  9. 　前記第１回路に電源電圧が供給され、かつ前記第２回路に電源電圧が供給された状態において、前記第２回路に対する前記電源電圧は、前記第１回路に対する前記電源電圧よりも大である、請求項５ないし８のいずれかに記載の半導体装置。
  10. 　それぞれが前記第１ダイパッドに対して前記第１方向の一方側に位置する部分を含んでいる複数の第１端子と、
    　それぞれが前記第２ダイパッドに対して前記第１方向の他方側に位置する部分を含んでいる複数の第２端子と、
    をさらに備えており、
    　前記複数の第１端子は、前記厚さ方向および前記第１方向に直交する第２方向に互いに離間配置されており、かつ少なくともいずれか１つが前記第１回路に導通しており、
    　前記複数の第２端子は、前記第２方向に互いに離間配置されており、かつ少なくともいずれか１つが前記第２回路に導通しており、
    　前記封止樹脂は、前記第１方向において互いに離間する一対の第１側面と、前記第２方向において互いに離間する一対の第２側面と、を有し、
    　前記一対の第１側面のうちの一方の第１側面から前記複数の第１端子の各々が露出し、前記一対の第１側面のうちの他方の第１側面から前記複数の第２端子の各々が露出している、請求項９に記載の半導体装置。
  11. 　前記第１方向に沿って視て、前記第２ダイパッドは、前記第１ダイパッドに重なる、請求項１０に記載の半導体装置。
  12. 　前記第１ダイパッド、前記第２ダイパッド、前記複数の第１端子、および前記複数の第２端子は、前記一対の第２側面から離間配置されている、請求項１０または１１に記載の半導体装置。
  13. 　前記厚さ方向に沿って視て、前記複数の第１端子の各々は、前記一方の第１側面から前記第１方向に沿って突出した部分を含み、
    　前記厚さ方向に沿って視て、前記複数の第２端子の各々は、前記他方の第１側面から前記第１方向に沿って突出した部分を含む、請求項１２に記載の半導体装置。
  14. 　前記複数の第１端子は、前記第２方向において互いに離間した一対の第１支持端子を含み、
    　前記第１ダイパッドは、前記第２方向において互いに離間した一対の第１端縁を有しており、前記一対の第１支持端子は、前記一対の第１端縁にそれぞれつながっている、請求項１３に記載の半導体装置。
  15. 　前記複数の第２端子は、前記第２方向において互いに離間した一対の第２支持端子を含み、
    　前記第２ダイパッドは、前記第２方向において互いに離間した一対の第２端縁を有しており、前記一対の第２支持端子は、前記一対の第２端縁にそれぞれつながっている、請求項１４に記載の半導体装置。
  16. 　前記特定ダイパッドには、前記厚さ方向に貫通する孔が設けられ、
    　前記厚さ方向に沿って視て、前記孔は、前記絶縁素子と、前記非特定半導体素子との間に位置する、請求項１０ないし１５のいずれかに記載の半導体装置。
  17. 　前記絶縁素子は、インダクティブ型である、請求項１ないし１６のいずれかに記載の半導体装置。
PCT/JP2021/035772 2020-10-16 2021-09-29 半導体装置 WO2022080134A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180070738.3A CN116529881A (zh) 2020-10-16 2021-09-29 半导体器件
JP2022557345A JPWO2022080134A1 (ja) 2020-10-16 2021-09-29
US18/248,999 US20230402353A1 (en) 2020-10-16 2021-09-29 Semiconductor device
DE112021004773.6T DE112021004773T5 (de) 2020-10-16 2021-09-29 Halbleiterbauteil

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020174410 2020-10-16
JP2020-174410 2020-10-16

Publications (1)

Publication Number Publication Date
WO2022080134A1 true WO2022080134A1 (ja) 2022-04-21

Family

ID=81208015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/035772 WO2022080134A1 (ja) 2020-10-16 2021-09-29 半導体装置

Country Status (5)

Country Link
US (1) US20230402353A1 (ja)
JP (1) JPWO2022080134A1 (ja)
CN (1) CN116529881A (ja)
DE (1) DE112021004773T5 (ja)
WO (1) WO2022080134A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176558A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp ワイヤボンディング方法および半導体装置
JPH11145179A (ja) * 1997-11-11 1999-05-28 Matsushita Electron Corp 半導体装置
JP2004356382A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体集積回路装置
US20120168901A1 (en) * 2010-12-29 2012-07-05 Stmicroelectronics S.R.L. Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置
US20200168534A1 (en) * 2018-11-28 2020-05-28 Texas Instruments Incorporated Multi-chip module including standalone capacitors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014155412A (ja) 2013-02-13 2014-08-25 Suzuki Motor Corp モータ駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176558A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp ワイヤボンディング方法および半導体装置
JPH11145179A (ja) * 1997-11-11 1999-05-28 Matsushita Electron Corp 半導体装置
JP2004356382A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体集積回路装置
US20120168901A1 (en) * 2010-12-29 2012-07-05 Stmicroelectronics S.R.L. Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置
US20200168534A1 (en) * 2018-11-28 2020-05-28 Texas Instruments Incorporated Multi-chip module including standalone capacitors

Also Published As

Publication number Publication date
JPWO2022080134A1 (ja) 2022-04-21
CN116529881A (zh) 2023-08-01
US20230402353A1 (en) 2023-12-14
DE112021004773T5 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
US11798870B2 (en) Semiconductor device
JP2009231805A (ja) 半導体装置
WO2022054550A1 (ja) 半導体装置
WO2022130906A1 (ja) 半導体装置
WO2022145177A1 (ja) 半導体装置
JP7399995B2 (ja) 半導体装置
US20240014107A1 (en) Semiconductor device
WO2022085394A1 (ja) 半導体装置
WO2022080134A1 (ja) 半導体装置
US20240112995A1 (en) Semiconductor equipment
JP6718540B2 (ja) 半導体装置
WO2022138067A1 (ja) 半導体装置
WO2023136056A1 (ja) 半導体装置
WO2023176370A1 (ja) 半導体素子および半導体装置
WO2023140042A1 (ja) 半導体装置
WO2022168606A1 (ja) 半導体装置
WO2023095659A1 (ja) 半導体装置
WO2022209584A1 (ja) 半導体装置
WO2022158304A1 (ja) 半導体装置
WO2022220013A1 (ja) 半導体装置
WO2022070741A1 (ja) 半導体装置
US11948866B2 (en) Semiconductor device
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
JP2007134634A (ja) 樹脂封止型モジュール半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21879875

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022557345

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180070738.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021004773

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21879875

Country of ref document: EP

Kind code of ref document: A1