JP2007134634A - 樹脂封止型モジュール半導体装置 - Google Patents

樹脂封止型モジュール半導体装置 Download PDF

Info

Publication number
JP2007134634A
JP2007134634A JP2005328623A JP2005328623A JP2007134634A JP 2007134634 A JP2007134634 A JP 2007134634A JP 2005328623 A JP2005328623 A JP 2005328623A JP 2005328623 A JP2005328623 A JP 2005328623A JP 2007134634 A JP2007134634 A JP 2007134634A
Authority
JP
Japan
Prior art keywords
electrode
source electrode
resin
island
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005328623A
Other languages
English (en)
Inventor
Eiji Yamanaka
英二 山中
Kesao Noguchi
今朝男 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SRCC Inc
Original Assignee
SRCC Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SRCC Inc filed Critical SRCC Inc
Priority to JP2005328623A priority Critical patent/JP2007134634A/ja
Publication of JP2007134634A publication Critical patent/JP2007134634A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】サイズの大きな半導体チップのモジュール実装後のオン抵抗やインダクタンスを減少させ、安全動作領域並びに周波数特性上の悪影響を回避できる電極リード線の引出し構造とした大電力性と高周波特性とに優れた半導体装置の提供。
【解決手段】半導体チップ１を備える樹脂封止型モジュール半導体装置において、銅製放熱基板３１には、上面がゲート電極アイランド１３、ソース電極アイランド１２、ドレイン電極アイランド１６の３領域に絶縁仕切りされた、両面銅貼の窒化シリコン基板１１の下面の銅材層１９を接着させ、該基板１１の上面のソース電極アイランド１２に接続させてソース電極パッド群Ｓ１〜Ｓ４近傍まで延在させた電極端子箔板２１を配設し、ソース電極パッド群Ｓ１〜Ｓ４と電極端子箔板２１とを半導体チップ１の短辺の長さの１／２以下の長さの電極リード線４１を介して結線し、樹脂封止した。
【選択図】図２

Description

本発明は、半導体装置、特に高周波、大電力用の個別半導体装置の電極リード線の引出し構造に関し、さらに、半導体装置が静電誘導型トランジスタである樹脂封止型モジュール半導体装置に関する技術である。
近時、高周波、大電力用の個別半導体装置には、スイッチングや制御素子としてパワートランジスタが用いられ、パワーＭＯＳＦＥＴ、サイリスタ、ＩＧＢＴなどの例があり、これらの素子および付加素子などを複数個搭載することでモジュール化されている。
従来、高周波、大電力用の個別半導体装置は、樹脂封止ケースの外囲器内のベースである放熱性に優れた銅製放熱基板に半導体チップをマウントし、外部取出し電極アイランドをロウ付けし、半導体チップの電極パッドと外部取出し電極アイランドとをワイヤボンディングし、樹脂封止ケースの外囲器内を封止する等の基本手段で組立一体化することで製品化していた。
以下に、高周波、大電力用の個別半導体装置として、Ｎチャンネル静電誘導型半導体（Ｓtatic Ｉnduction Ｔransistor：以下、「ＳＩＴ」と略称する。）チップを例に、この樹脂封止実装組立に関する従来の構造例について説明する。
まず、図１に基づいて一般的な半導体チップのひとつであるＳＩＴチップにつきその概要を説明すれば、半導体チップ１としてのＳＩＴチップ２は、大電力のためその面サイズが１０ｍｍ×１３ｍｍと大きく、電流を分散し面内均一駆動させるために、電極のボンディングパッドとして図１（ａ）に示すようにソース電極パッドＳがＳ１、Ｓ２、Ｓ３、Ｓ４の４カ所に、また、ゲート電極パッドＧがＧ１、Ｇ２、Ｇ３、Ｇ４の４カ所にそれぞれ形成されている。つまり、ＳＩＴチップ２は、大面積素子であるため全体的に偏りなく駆動させることができるように、ほぼ４等分したＳＩＴパートのそれぞれにボンディングパッドが配置されている。また、ドレイン電極Ｄは、図１（ｂ）に示すようにＳＩＴチップ２の下面全体に形成されている。なお、図中の符号３は、Ｎ＋ドレインオーミック層（Ｓｉ）を、４は、Ｎ−エピ成長層をそれぞれ示す。
図４は、図１に示す高周波、大電力用のＳＩＴチップ２を従来手法により組立てた際の概略図であり、そのうちの（ａ）は平面図を、（ｂ）は断面図をそれぞれ示す。
図４において、放熱の良いアルミナ基板５１の表裏には、銅箔が張り合わされている。さらに、表側となる上面は、各電極に対応して銅箔を３分割した領域として区画されている。これら各領域には、それぞれソース電極アイランド５２、ゲート電極アイランド５４、ドレイン電極アイランド５７がそれぞれ形成されている。また、裏面となる下面にも銅箔からなる銅材層５９を有し、その全体で絶縁性のあるアルミナ基板５１を形成している。
該アルミナ基板５１の下面を銅製放熱基板６１の上にロウ付けした後、ＳＩＴチップ２を上面のドレイン電極アイランド５７のほぼ中央にロウ付けし、各電極リード線６２が引き出されている。すなわち、これらの電極リード線６２は、ソース電極リード線６３とゲート電極リード線６４とからなり、そのいずれもが直径２５０μｍのアルミニウム線を用いて超音波ボンディングにより結線されている。
ＳＩＴチップ２の各電極パッドとアルミナ基板５１上の対応する電極アイランドとは、アルミニウム線で接続され、さらに、各外部引出し電極端子、すなわちソース側の外部引出し電極端子５３、ゲート側の外部引出し電極端子５６、ドレイン側の外部引出し電極端子５８に接続されている。
ところで、図４に基づいて説明した従来の組立て構造による場合には、ＳＩＴチップ２の面サイズが大きいため、各ボンディングワイヤの長さも必然的に長くなってしまい、例えばソース電極リード線６３は約１０ｍｍの長さが、ゲート電極リード線６４は約４ｍｍの長さがそれぞれ必要になっていた。
このように電極リード線が長くなってしまう場合には、半導体装置の電気特性に好ましくない影響を直接及ぼすことが知られていることから、その長さをできるだけ短くすることが望ましいとされている。具体的には、ゲート電極リード６４の長さは、信号ラインの抵抗成分の大きさに影響を与え、該抵抗成分が大き過ぎるとＣＲ時定数を増やし、結果的に周波数特性に制限を与えることとなる。
また、ソース電極リード６３の長さは、ＳＩＴチップモジュール半導体装置のオン抵抗を上昇させる原因となり、また、主電流ラインのインダクタンスＬ成分の大きさに影響を与え、該インダクタンスＬ成分が大き過ぎると電流および電圧ノイズを誘起し、結果的に半導体装置の安全動作領域を狭くして高周波、大電力への対応性を低下させることとなる。
ところで、下記特許文献１には、アルミナ絶縁板上に配設された銅板のマウント用パッドにパワートランジスタチップがマウントされ、ワイヤボンディング用パッドが図５と同様にワイヤボンディングされる例が示されている。
特開昭５９−１９７１５８号公報
ワイヤボンディングされる場合の他例としては、個別半導体装置や部品などを複数搭載するハイブリッド基板において、半導体素子の電極とメッキを施していない銅箔パターンとに銅ワイヤでワイヤボンディングする例が下記特許文献２に示されている。
特開平１−２４５５３５号公報
また、大電流用スイッチング素子においては、オン抵抗も極めて小さくするニーズがあり、銅を素材としたリードフレームを用い、該リードフレームのヘッダーに固着したＭＯＳＦＥＴあるいはＩＧＢＴの上面にＡｌ／Ｔｉ／Ｎｉ／Ａｕ・Ａｇで形成された電流通過電極に、リードフレームの外部リードと一体になった当接電極を固着する例および、電流通過電極以外のＡｌ／Ｔｉ／Ｎｉ／Ａｕ・Ａｇで形成された他の電極と外部リードとをＡｕなどの金属細線でボンディングする例が下記特許文献３に示されている。
特許第３５１０８３８号公報
同様に、高周波大電力用の個別半導体装置のインダクタンスや抵抗を極めて小さくするニーズに応える半導体素子実装として、ＮｉメッキされたＣｕなどのリードフレームのリードとＧａＡｓＭＥＳＦＥＴなどの半導体チップ上のＡｕメッキなどされた金属電極部とをＡｕ，Ａｌなどの配線用ワイヤを介さずに、金属電極部にリードを直接接続した例が下記特許文献４に示されている。
特許第３２０６７１６号公報
しかしながら、本発明の技術分野に於いては、大電力用途の要求から図１に示す半導体チップ２自体の寸法が１０ｍｍ角程度と比較的大きくなり、また、半導体チップ２全体にわたるバランスの良い駆動の要求から、主に電流の入出力する電極パッドを半導体チップ２の中央部に配置する必要性があった。
その結果、半導体チップ２の主電流入出用の電極パッドと外部取出し電極端子との電極間をボンディングする距離、すなわち、ボンディングワイヤの長さが図４に示すように必然的に長くなり、結果的には電極リード線６２（６３，６４）のインピーダンス並びにインダクタンス成分が大きくなり、安全動作領域および周波数特性に大きな制限を与えてしまうという不都合があった。
また、特許文献１に開示された技術による場合には、上述したようにワイヤボンディングの電極リード線の長さは短くならず、上記した課題を解決することができない。これは、半導体チップの近傍に設けられた銅の電極パターンと半導体チップの電極とを銅ワイヤでボンディングした特許文献２に開示された技術であっても、同様に解決できないものであった。
一方、銅を素材としたリードフレームを用い、該リードフレームのヘッダーに固着した半導体チップ上面に形成された電流通過電極に、リードフレームの外部リードと一体になった当接電極を固着する特許文献３の開示技術による場合には、オン抵抗を小さくすることができることになる。しかし、半導体チップ上面に形成された電流通過電極を電流分散のため複数に分極された半導体チップにおいては、その各々の電流通過電極と当接電極とを整合させて接合することが極めて困難であるという問題があった。また、その各々の電流通過電極がバンプや電極プラグ状となっている場合は、比較的接合が容易ではあるとしても、その製造コストの増大を招いてしまうというコスト上の問題があった。
さらに、特許文献３に開示された技術では、半導体チップの上面に形成された小さな電極とその接合相手である大きな銅リードとの間の物理的・機械的アンバランスから、接合されたものが剥がれたり、クラックが入るなど信頼性を損なう現象が発生するという問題があった。同様に、特許文献４に開示された技術によれば、金属電極部に直接接続するリードを小さくできて、特許文献３の開示技術よりもその信頼性がある程度は改善されるものの、未だ十分に確保できる状態にはないという不具合があった。
本発明は、上記従来技術の課題に鑑み、その欠点を克服すべく、大きな面積の半導体チップにあってもモジュール実装後のオン抵抗やインダクタンスを減少させ、安全動作領域並びに周波数特性上の悪影響を回避できるような電極リード線の引出し構造を実現し、かかる構造を具備させることによって大電力性と高周波特性の両方を同時に満足できるような半導体装置を提供することを目的とするものである。
本発明は、上記目的を達成すべくなされたもので、半導体チップが装填され、該半導体チップのゲート電極パッドおよびソース電極パッド群と、外部取出し電極端子が直接固着接続された電極アイランドとが電極リード線で引出し接続された樹脂封止型モジュール半導体装置において、樹脂封止ケースのベースと一体になった銅製放熱基板には、上面がゲート電極アイランド、ソース電極アイランド、ドレイン電極アイランドの少なくとも３領域に絶縁仕切りされた、両面銅貼の絶縁基板の下面の銅板を接着させ、前記絶縁基板の上面には、前記ソース電極アイランドに接続され、前記半導体チップの前記ソース電極パッド群近傍まで接近させて延在させた、導電性の高い材料からなる電極端子箔板を配設し、前記ソース電極パッド群の各ソース電極パッドと前記電極端子箔板とは、前記半導体チップの短辺の長さの１／２より短い長さの前記電極リード線を介して結線して樹脂封止したことを最も主要な特徴とする。
この場合、前記電極端子箔板は、前記ソース電極パッド群の各ソース電極パッドの別に櫛歯状に分割した複数の箔片部として延在させ、各箔片部と各ソース電極パッドとを前記電極リード線で各別に結線したものであってもよい。
さらに、前記半導体チップは、静電誘導型トランジスタであり、その一方の面にドレイン電極が、他方の面にゲート電極パッドおよびソース電極パッド群がそれぞれ設けられ、前記電極端子箔板は、銅または銅を主成分とする合金からなり、前記電極リード線は、アルミニウムまたは金線からなり、前記ゲート電極アイランド、ソース電極アイランド、ドレイン電極アイランドの少なくとも３領域に直接固着接続された各々個別の外部取出し電極端子は、銅または銅を主成分とする合金からなり、前記外部取出し電極端子の一部を露出させて前記樹脂封止ケースの外囲器内を樹脂封止して形成することもできる。
本発明によれば、電極リード線の長さを小面積素子並みに極めて短くすることができ、外部取出し電極端子に繋がる電極アイランドと半導体チップの電極パッドとの電極リード線の引出し長さに起因する、オン抵抗やインダクタンスという電気的特性への悪影響を著しく改善することができる。同時に、信頼性の高い樹脂封止型モジュールの実装が可能となるため、大電力、かつ、高周波を用途とする大面積素子においても半導体チップとしての性能を著しく向上させることができる。
さらに、個別半導体素子単体との接続に比べ、ねじ締め可能な外部取出し電極端子を有する樹脂封止型モジュールは、ＳＩＴチップの上面に形成された小さなソース電極パッドであっても、ワイヤボンディングであれば、電極パッドに銅板を直接接合する従来のものとは異なり、物理的・機械的アンバランスに由来するピーリング力が発生することはなく、接合されたものが剥がれたり、クラックが入るなどの信頼性を損う現象の発生を抑止することができた。
本発明は、かかる観点から樹脂封止型モジュールのさらなる改良を図ったものであり、以下に、半導体チップのひとつであるＳＩＴチップの樹脂封止実装組立に関する本発明の実施形態例につき、図面を参照しながらその内容を具体的に詳述する。図２は、図１に示すＳＩＴチップ２を用いた樹脂封止実装組立てに本発明を適用した場合の実施形態例を示す説明図であり、そのうちの（ａ）は平面概略図を、（ｂ）は断面概略図を、（ｃ）は（ｂ）における電極端子箔板のリードボンディング部側の拡大図をそれぞれ示す。
図２（ａ）において、ＳＩＴチップ２の搭載は、絶縁基板である両面銅貼りされた窒化シリコン基板１１上のドレイン電極アイランド１６に接続固着することにより行われている。両面銅貼りされた窒化シリコン基板１１は、電極アイランドの形成されていない裏面を樹脂封止ケースのベースと一体化した上で、銅製放熱基板３１に銅箔などからなる銅材層１９を介して固着されている。絶縁基板としての窒化シリコン基板１１は、安価で熱伝導性に優れいているので、大電力用のＳＩＴチップ２を搭載するのに適している。該ＳＩＴチップ２の搭載位置は、従来とは異なりゲート電極アイランド１４側に近接させて、電極リード線４１におけるゲート電極リード線４３側の長さをできる限り短くするように配置し、ＳＩＴチップ２のゲート電極パッドＧ（Ｇ１，Ｇ３）とゲート電極アイランド１４側とが各別にゲート電極リード線４３によりワイヤボンディングされて接続している。
一方、ソース電極アイランド１２側には、その一端側がソース電極アイランド１２に接続され、他端側がＳＩＴチップ２のソース電極パッドＳ側近傍まで引出されている銅製の電極端子箔板２１が配設されており、該電極端子箔板２１とソース電極パッドＳ群（Ｓ１〜Ｓ４）との間が最短の長さのソース電極リード線４２により各別にワイヤボンディングされて接続している。
この場合、電極端子箔板２１は、図２（ｃ）に示すとおり、ＳＩＴチップ２の厚みと略同等の空隙ｔ１をＳＩＴチップ２の上面との間に介在させ、該ＳＩＴチップ１の上方をソース電極パッドＳ群（Ｓ１〜Ｓ４）近傍に至る位置にまで庇状に引き出すことで形成されている。
すなわち、電極端子箔板２１は、図２（ｂ）に示されているように折曲部２２を介して垂直方向に起立させた上で、その他端側である開放端側をＳＩＴチップ２の面方向に沿わせてソース電極パッドＳ群（Ｓ１〜Ｓ４）近傍に至る位置にまで庇状に引き出すことで形成されている。
また、電極端子箔板２１は、図２（ｂ）の折曲部２２に代えて図３（ｂ）に示すように湾曲部２３を介在させ、その開放端側をＳＩＴチップ２の面方向に沿わせてソース電極パッドＳ近傍に至る位置にまで庇状に引き出すことで形成することもできる。
さらに、電極端子箔板２１は、図１に示す矩形形状に代え、図３（ａ）に示すようにソース電極パッド群Ｓ１〜Ｓ４の各ソース電極パッドＳの別に櫛歯状に分割した複数の箔片部２４として延在させ、図３（ｂ），（ｃ）に示すように各箔片部２４の先端が大曲率で湾曲してＳＩＴチップ２との空隙が、空隙ｔ２にさらに小さくなったリードボンディング部２５と各ソース電極パッドＳ（Ｓ１〜Ｓ４）とを電極リード線４１であるソース電極リード線４２で各別に結線するようにして形成することもできる。この場合、電極端子箔板２１へのボンィデング箇所の特定がされ、リードとなる各箔片部２４に設けられたリードボンディング部２５と各ソース電極パッドＳ（Ｓ１〜Ｓ４）とのソース電極リード線４２のボンディングにおける位置合わせが容易になり、また、ソース電極リード線４２にかかるピーリング力をさらに弱める効果もある。
ところで、ＳＩＴチップ２は、大面積ではあるものの、主電流を分散し面内均一駆動させる必要があることから、そのソース電極パッドＳ側が図１に示されているように面央部位にソース電極パッド群Ｓ１〜Ｓ４として配列されている。しかも、電極端子箔板２１は、ソース電極パッド群Ｓ１〜Ｓ４近傍にまで延在させることが重要である。結果として、ソース電極リード線４２は、ＳＩＴチップ２の面サイズにおける短辺側の長さの１／２より短い長さのワイヤリード線で結線することが可能となる。
図２に示す本発明の実施例の場合、銅製の電極端子箔板２１は、図２（ｂ）に示す左右断面サイズが１０ｍｍ（長さ）×０．６〜１．０ｍｍ（厚さ）で、図２（ａ）に示す上下方向での横幅が６〜７ｍｍで、９９．９９９％銅（純銅）からなる材質のものを用いることにより、インピーダンス成分もインダクタン
図３に示す本発明の他の実施例の場合、銅製の電極端子箔板２１は、左右断面サイズのうち、図３（ａ）に示すように途中の６ｍｍは図２（ａ）に示す横幅であるが、その先のリードとなる各箔片部２４の幅は１〜２ｍｍに分割し、リードボンディング部２５の長さは１〜２ｍｍとし、また、厚さは０．２〜０．４ｍｍとすることもできる。なお、電極端子箔板２１、各箔片部２４やリードボンディング部２５などの断面サイズ、長さおよび材質は、上記主旨範囲内において適宜の設計変更が可能である。
しかも、ソース電極リード線４２は、ＳＩＴチップ２の面サイズの短辺側の長さの１／２より短い長さのワイヤリード線で結線することが可能であるため、ソース電極リード線４２の長さも約１ｍｍとすることができ、従来比で１／１０以下程度にまで短寸化することができた。また、ゲート電極リード線４３の長さも約１ｍｍとすることができ、従来比で１／４以下程度にまでの短寸化を図ることができた。
さらに、ＳＩＴチップ２を実装した本発明の実施品を用い、これを通常の樹脂封止手段により封止することで樹脂封止型モジュールを形成し、該樹脂封止型モジュールに対し振動や熱ショックなどを与える耐久性試験・評価を行った。その結果、ＳＩＴチップ２には、そのソース電極パッドＳと外部取出し電極端子１４との間や、ゲート電極パッドＧと外部取出し電極端子１５との間が非導通となって動作しなかったり、クラックが発生するなどの不具合な現象が生じないことが確認された。
以上のように本発明によれば、大電力、かつ、高周波を用途とする大面積素子であっても、電極リード線の長さを小面積素子並みに極めて短くすることが可能となるので、半導体モジュールの性能を著しく向上させることができる。
次に、上記構成からなる本発明の作用・効果を説明する。本発明の半導体チップの実装組立構造を採用した樹脂封止型モジュール半導体装置によれば、ＳＩＴチップ２の搭載位置をゲート電極アイランド１４側に近接させたので、ゲート電極リード線４３を最短の長さのワイヤボンディングで接続できることになる。このため、ゲート電極リード線４３の長さは、従来比で１／４以下程度にまで短寸化することができることになる。
また、電極端子箔板２１は、ＳＩＴチップ２の中央付近に設けられているソース電極パッド群Ｓ１〜Ｓ４近傍にまで延在させてあるので、ソース電極リード線４２をソース電極パッド群Ｓ１〜Ｓ４と最短の長さのもとでワイヤボンディングにより接続できることになる。その結果、各ソース電極リード線４２は、ＳＩＴチップ２の面サイズの短辺側の長さの１／２より短い長さのワイヤリード線で結線することが可能となり、ソース電極リード線４２の長さを従来比で１／１０以下程度にまで短寸化することができることになる。
さらに、ＳＩＴチップ２を実装した本発明の樹脂封止型モジュールでは、ＳＩＴチップ２の上面に形成された小さなソース電極パッドＳであっても、ワイヤボンディングであれば、電極パッドに銅板を直接接合する従来のものとは異なり、物理的・機械的アンバランスに由来するピーリング力の発生をなくして、接合されたものが剥がれたり、クラックが入るなど信頼性を損う現象の発生を抑止することができる。したがって、本発明の樹脂封止型モジュールによれば、振動、熱ショックなどに対する耐久性を高めることで、ＳＩＴチップ２が動作しないなどの外部取出し電極端子１３，１５とＳＩＴチップ２側の電極パッド（ソース電極パッドＳ，ゲート電極パッドＧ）との非導通の発生や、ＳＩＴチップ２のクラックの発生などのような不具合の発生をなくすることができる。
以上に説明したように本発明によれば、電極リード線４１の長さを小面積の半導体チップ並みに極めて短くすることが可能であり、ソース側の外部取出し電極端子１３とゲート側の外部取出し電極端子１３とに各別に繋がる電極アイランド（ソース電極アイランド１２，ゲート電極アイランド１４）と半導体チップ１の電極パッド（ソース電極パッドＳ，ゲート電極パッドＧ）との電極リード線４１の引出し長さに起因する、オン抵抗やインダクタンスという電気的特性への悪影響を著しく改善するとともに、信頼性の高い樹脂封止型モジュールの実装が可能となるため、大電力、かつ、高周波を用途とする大面積の半導体チップ１においても半導体素子としての性能を著しく向上させることが可能となる。
以上は、本発明をＮチャンネルＳＩＴの組立に適用した場合を例に説明したものであり、その具体的構成はこれに限定されるものではなく、いかなる個別半導体デバイスの組立にも適用可能であることは言うまでもない。
また、本実施形態例では、ソース電極リード線４２の引出しのみに本発明を適用した例について説明しているが、該ソース電極リード線４２のみならず、ゲート電極リード線４３の引出し等、他の類似の如何なる電極リード線の引出にも同様に適用して展開することが可能である。
さらにまた、本実施形態例では、ソース電極パッドＳと電極端子箔板２１とのワイヤボンディング接続をアルミニウム線の超音波ボンディングによって実施した場合について説明しているが、これに限るものではなく、金線ワイヤを用いたり、熱圧着ボンディングなど他の接続手段に置き換えることも可能である。
しかも、本実施形態例では、ＳＩＴチップ２が搭載される絶縁基板として両面銅貼りされた窒化シリコン基板１１を用いている。従来から絶縁基板として多用されているアルミナ基板は、熱伝導性に劣るほか、極めて高価であるという難点がある。また、窒化アルミニウム基板については、熱伝導性には優れているものの、高価であるという問題がある。一方、本実施形態例における窒化シリコン基板１１は、安価でありながらも、熱伝導性が良いことから、大電力を扱うＳＩＴチップ２を搭載するための絶縁基板としては最適である。しかし、本発明に用いる絶縁基板としては、従来から用いられて上記絶縁基板を含む他の絶縁素材からなる基板の使用を妨げるものではない。
高周波、大電力用半導体チップである一般的なＳＩＴチップを例示した概略説明図であり、そのうちの（ａ）は平面図を、（ｂ）は断面図をそれぞれ示す。 図１に示すＳＩＴチップを例に本発明を適用してモジュールを組立て実装した際の状態の一例を示す説明図であり、そのうちの（ａ）は平面図を、（ｂ）は断面図を、（ｃ）は（ｂ）における電極端子箔板のリードボンディング部側の拡大図をそれぞれ示す。 図１に示すＳＩＴチップを例に本発明を適用してモジュールを組立て実装した際の状態の他例を示す説明図であり、そのうちの（ａ）は平面図を、（ｂ）は断面図を、（ｃ）は（ｂ）における電極端子箔板のリードボンディング部側の拡大図をそれぞれ示す。 図１に示すＳＩＴチップを従来手法を適用してモジュールを組立て実装した際の状態を例示した説明図であり、そのうちの（ａ）は平面図を、（ｂ）は断面図をそれぞれ示す。
符号の説明
１ 半導体チップ
２ ＳＩＴチップ
３ Ｎ＋ドレインオーミック層（Ｓｉ）
４ Ｎ−エピ成長層
Ｓ（Ｓ１〜Ｓ４） ソース電極パッド
Ｇ（Ｇ１〜Ｇ４） ゲート電極パッド
Ｄ ドレイン電極
１１ 窒化シリコン基板
１２ ソース電極アイランド
１３ 外部取出し電極端子
１４ ゲート電極アイランド
１５ 外部取出し電極端子
１６ ドレイン電極アイランド
１９ 銅材層
２１ 電極端子箔板
２２ 折曲部
２３ 湾曲部
２４ 箔片部
２５ リードボンディング部
３１ 銅製放熱基板
４１ 電極リード線
４２ ソース電極リード線
４３ ゲート電極リード線
ｔ１，ｔ２ 空隙

Claims (3)

  1. 半導体チップが装填され、該半導体チップのゲート電極パッドおよびソース電極パッド群と、外部取出し電極端子が直接固着接続された電極アイランドとが電極リード線で引出し接続された樹脂封止型モジュール半導体装置において、
    樹脂封止ケースのベースと一体になった銅製放熱基板には、上面がゲート電極アイランド、ソース電極アイランド、ドレイン電極アイランドの少なくとも３領域に絶縁仕切りされた、両面銅貼の絶縁基板の下面の銅材層を接着させ、
    前記絶縁基板の上面には、前記ソース電極アイランドに接続され、前記半導体チップの前記ソース電極パッド群近傍まで接近させて延在させた、導電性の高い材料からなる電極端子箔板を配設し、
    前記ソース電極パッド群の各ソース電極パッドと前記電極端子箔板とは、前記半導体チップの短辺の長さの１／２より短い長さの前記電極リード線を介して結線して樹脂封止したことを特徴とする樹脂封止型モジュール半導体装置。
  2. 前記電極端子箔板は、前記ソース電極パッド群の各ソース電極パッドの別に櫛歯状に分割した複数の箔片部として延在させ、各箔片部と各ソース電極パッドとを前記電極リード線で各別に結線した請求項１に記載の樹脂封止型モジュール半導体装置。
  3. 前記半導体チップは、静電誘導型トランジスタであり、その一方の面にドレイン電極が、他方の面にゲート電極パッドおよびソース電極パッド群がそれぞれ設けられ、
    前記電極端子箔板は、銅または銅を主成分とする合金からなり、前記電極リード線は、アルミニウムまたは金線からなり、
    前記ゲート電極アイランド、ソース電極アイランド、ドレイン電極アイランドの少なくとも３領域に直接固着接続された各々個別の外部取出し電極端子は、銅または銅を主成分とする合金からなり、前記外部取出し電極端子の一部を露出させて前記樹脂封止ケースの外囲器内を樹脂封止した請求項１または２に記載の樹脂封止型モジュール半導体装置。
JP2005328623A 2005-11-14 2005-11-14 樹脂封止型モジュール半導体装置 Pending JP2007134634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005328623A JP2007134634A (ja) 2005-11-14 2005-11-14 樹脂封止型モジュール半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005328623A JP2007134634A (ja) 2005-11-14 2005-11-14 樹脂封止型モジュール半導体装置

Publications (1)

Publication Number Publication Date
JP2007134634A true JP2007134634A (ja) 2007-05-31

Family

ID=38156015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005328623A Pending JP2007134634A (ja) 2005-11-14 2005-11-14 樹脂封止型モジュール半導体装置

Country Status (1)

Country Link
JP (1) JP2007134634A (ja)

Similar Documents

Publication Publication Date Title
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
US8629467B2 (en) Semiconductor device
KR101360163B1 (ko) 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지
US9196577B2 (en) Semiconductor packaging arrangement
TWI731129B (zh) 電子裝置
JP2007234690A (ja) パワー半導体モジュール
EP2889902B1 (en) Electric power semiconductor device
US20180233424A1 (en) Semiconductor package device
JP7391957B2 (ja) 半導体装置
US20230207440A1 (en) Semiconductor device
JP2001068498A (ja) 半導体装置
JP2005277014A (ja) 半導体装置
JP2004221381A (ja) 半導体装置
JP3744431B2 (ja) 半導体装置およびその製造方法
WO2021176996A1 (ja) 半導体装置および半導体装置の製造方法
JP5083294B2 (ja) 電力用半導体装置
US11145629B2 (en) Semiconductor device and power conversion device
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
JP2007134634A (ja) 樹脂封止型モジュール半導体装置
US10892210B2 (en) Package structures
WO2023063025A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device
WO2023140046A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置