WO2022054550A1

WO2022054550A1 - 半導体装置

Info

Publication number: WO2022054550A1
Application number: PCT/JP2021/030742
Authority: WO
Inventors: 博之厚芝; 修宮田; 登茂平菊地
Original assignee: ローム株式会社
Priority date: 2020-09-09
Filing date: 2021-08-23
Publication date: 2022-03-17
Also published as: JP2023179806A

Abstract

半導体装置は、リードと、半導体素子と、封止樹脂とを備える。前記リードは、ダイパッド部と、前記ダイパッド部につながる接続部と、前記接続部につながる端子部とを備える。前記半導体素子は前記ダイパッド部に搭載されている。前記接続部は、前記ダイパッド部の厚さ方向に直交する方向において、前記ダイパッド部と前記端子部との間に配置されており、かつ、前記封止樹脂に覆われている。前記端子部は、その全体が前記封止樹脂から露出している。前記接続部は、厚肉部と、前記厚さ方向の寸法が前記厚肉部より小さい少なくとも１つの薄肉部とを含んでいる。

Description

半導体装置

　本開示は、半導体素子と、当該半導体素子を搭載するリードとを備えた半導体装置に関する。

　従来、様々な半導体装置が開発されている。たとえば、特許文献１には、ダイパッドと、ダイパッドに搭載された半導体素子と、リードと、半導体素子の電極とリードとを接続するワイヤと、これらを覆う封止樹脂と、を備える半導体装置が開示されている。

　上述したような半導体装置の製造工程は、ワイヤの形成工程を含み、この工程では、リードフレームが金型で押さえられた状態で加熱される。一方、ダイパッドは、金型で押さえられず、たとえば吸引によって固定される。この場合、リードフレームが熱によって膨張して変形することで、ダイパッドの位置、延いてはダイパッドに搭載された半導体素子の位置も変位する可能性がある。ワイヤのファーストボンディング時に、半導体素子の位置が変位すると、半導体素子の電極に接合されたワイヤのボールボンドの形状が不安定となってしまう。

特開２０１８－１５７１３４号公報

　本開示は、上述の事情に鑑み、ボールボンドの形状安定性を向上できる半導体装置を提供することをその一の課題とする。

　本開示によって提供される半導体装置は、第１リードを含む導電支持部材と；前記第１リードに搭載された第１半導体素子と；前記導電支持部材の少なくとも一部、および、前記第１半導体素子を覆う封止樹脂とを備える。前記第１リードは、第１ダイパッド部と、この第１ダイパッド部につながる第１接続部と、この第１接続部につながる第１端子部とを備える。前記第１半導体素子は、前記第１ダイパッド部の主面に搭載されている。前記第１接続部は、前記第１ダイパッド部の厚さ方向、および、この厚さ方向に直交する第１方向の双方に直交する第２方向において、前記第１ダイパッド部と前記第１端子部との間に配置されている。また、前記第１接続部は、前記封止樹脂に覆われている。前記第１端子部は、その全体が前記封止樹脂から露出している。前記第１接続部は、厚肉部と、前記厚さ方向の寸法が前記厚肉部より小さい少なくとも１つの薄肉部とを含んでいる。

　上記構成の半導体装置において、前記第１接続部は、厚さ方向の寸法が厚肉部より小さい薄肉部を含んでいる。薄肉部は、厚肉部と比較して剛性が低いので、変形しやすい。したがって、半導体装置の製造に際し、ワイヤの形成工程においてリードフレームを加熱した場合、熱膨張による変形が薄肉部で吸収されて、ダイパッド部の変位が緩和される。これにより、半導体素子の電極に接合されたワイヤのボールボンドの形状安定性を向上することができる。

　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本開示の第１実施形態に係る半導体装置を示す斜視図である。図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。図１の半導体装置を示す背面図である。図１の半導体装置を示す正面図である。図１の半導体装置を示す左側面図である。図１の半導体装置を示す右側面図である。図２のＶＩＩ－ＶＩＩ線に沿う断面図である。図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図２のＩＸ－ＩＸ線に沿う断面図である。図２のＸ－Ｘ線に沿う断面図である。第１リードを示す平面図である。第２リードを示す平面図である。図１の半導体装置の製造方法に係る工程を示す平面図である。図１の半導体装置の製造方法に係る工程を示す平面図である。図１の半導体装置の製造方法に係る工程を示す平面図である。本開示の第２実施形態に係る半導体装置を示す平面図である。図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。本開示の第３実施形態に係る半導体装置を示す断面図である。本開示の第４実施形態に係る半導体装置を示す平面図である。本開示の第５実施形態に係る半導体装置を示す平面図である。

　以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

＜第１実施形態＞
　図１～図１２は、第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１０は、導電支持部材１、制御素子４１、駆動素子４２、絶縁素子５０、複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３、複数の第４ワイヤ６４、および封止樹脂７０を備える。導電支持部材１は、第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４を含む。半導体装置Ａ１０は、たとえば電気自動車またはハイブリッド自動車などのインバータ装置の配線基板に表面実装されるものであり、スイッチング素子を駆動させるためのゲートドライバである。当該スイッチング素子は、ＩＧＢＴまたはＭＯＳＦＥＴである。半導体装置Ａ１０の用途や機能は限定されない。半導体装置Ａ１０のパッケージ形式は、ＳＯＰ（Small Outline Package）であるが、本開示のパッケージ形式がＳＯＰに限定されるわけではない。

　図１は、半導体装置Ａ１０を示す斜視図である。図２は、半導体装置Ａ１０を示す平面図である。図２においては、理解の便宜上、封止樹脂７０を透過して、封止樹脂７０の外形を想像線（二点鎖線）で示している。図３は、半導体装置Ａ１０を示す背面図である。図４は、半導体装置Ａ１０を示す正面図である。図５は、半導体装置Ａ１０を示す左側面図である。図６は、半導体装置Ａ１０を示す右側面図である。図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図２のＩＸ－ＩＸ線に沿う断面図である。図１０は、図２のＸ－Ｘ線に沿う断面図である。図１１は、第１リード１０を示す平面図である。図１２は、第２リード２０を示す平面図である。図１１および図１２においては、理解の便宜上、封止樹脂７０の外形を想像線（二点鎖線）で示している。

　半導体装置Ａ１０は、厚さ方向視(平面視)の形状が矩形状である。説明の便宜上、半導体装置Ａ１０の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１０の一方の辺に沿う方向（図２における上下方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２における左右方向）をｙ方向とする。また、ｚ方向の一方側（図３～図１０における上側）をｚ１側とし、他方側（図３～図１０における下側）をｚ２側とする。ｘ方向の一方側（図２における上側）をｘ１側とし、他方側（図２における下側）をｘ２側とする。ｙ方向の一方側（図２における左側）をｙ１側とし、他方側（図２における右側）をｙ２側とする。ｚ方向は、「厚さ方向」の一例である。また、ｘ方向は「第１方向」の一例であり、ｙ方向は「第２方向」の一例であるが、本開示がこれに限定されるわけではない。なお、半導体装置Ａ１０の形状および各寸法は限定されない。

　導電支持部材１は、制御素子４１および駆動素子４２と、半導体装置Ａ１０が実装される配線基板との導電経路を構成する導電部材である。導電支持部材１は、半導体装置Ａ１０を製造する際に用いられるリードフレームの一部である。導電支持部材１の厚さの一例は、２００μｍである。導電支持部材１の構成材料は、銅（Ｃｕ）、または銅合金である。以下、導電支持部材１に含まれる第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４について説明する。

　第１リード１０は、図２に示すように、第１ダイパッド部１１、第１端子部１２、および第１接続部１３を有する。

　第１ダイパッド部１１は、図２、図９、および図１０に示すように、半導体装置Ａ１０においてｘ方向のｘ２側で、ｙ方向の略中央に配置されている。第１ダイパッド部１１は、ｚ方向視形状が矩形状（または略矩形状）である。第１ダイパッド部１１は、制御素子４１および絶縁素子５０を搭載している。第１ダイパッド部１１は、封止樹脂７０に覆われている。第１ダイパッド部１１の表面の大半は、銀（Ａｇ）めっき層などの金属層により覆われている。第１ダイパッド部１１は、主面１１１、裏面１１２、および複数の凹部１１３を有する。

　主面１１１および裏面１１２は、図７、図９、および図１０に示すように、ｚ方向において離間する。主面１１１はｚ１側を向き、裏面１１２はｚ２側を向く。主面１１１および裏面１１２はそれぞれ、平坦（または略平坦）である。制御素子４１および絶縁素子５０は、主面１１１に接合されている。

　複数の凹部１１３は、図１０に示すように、主面１１１からｚ方向に凹んでいる。また、複数の凹部１１３は、図２に示すように、それぞれｙ方向に延び、ｙ方向に並んでいる。複数の凹部１１３は、ｘ方向において制御素子４１と絶縁素子５０との間に位置する。本実施形態では、第１ダイパッド部１１は、３個の凹部１１３を有している。なお、凹部１１３の数は限定されない。凹部１１３は、第１ダイパッド部１１と封止樹脂７０との密着性を向上させるために設けられている。

　第１接続部１３は、図２に示すように、第１ダイパッド部１１のｘ方向のｘ２側の位置で、ｙ方向のｙ１側につながり、封止樹脂７０に覆われている。本実施形態では、図１１に示すように、第１接続部１３の第１ダイパッド部１１につながる部分のｘ方向の寸法ｗ１は、第１ダイパッド部１１のｘ方向の寸法ｗ２の１/２である。寸法ｗ２に対して寸法ｗ１が小さすぎると、第１ダイパッド部１１の安定性が悪くなる。一方、寸法ｗ２に対して寸法ｗ１が大きすぎると、熱が加えられたときの膨張により、第１ダイパッド部１１の位置が変位しやすくなる。本実施形態では、最低限の安定性の確保のために、寸法ｗ１は寸法ｗ２の１/２以上に設計されている。なお、寸法ｗ１と寸法ｗ２との比率は、これに限定されない。第１接続部１３は、第１ワイヤ６１を介して制御素子４１に導通している。第１接続部１３は、主面１３１、裏面１３２、複数の主面側凹部１３１ａ、および複数の貫通孔１３５を有する。

　主面１３１および裏面１３２は、図７に示すように、ｚ方向において離間する。主面１３１はｚ１側を向き、裏面１３２はｚ２側を向く。主面１３１および裏面１３２はそれぞれ、平坦（または略平坦）である。第１ダイパッド部１１の主面１１１と第１接続部１３の主面１３１とは、互いに面一である。また、第１ダイパッド部１１の裏面１１２と第１接続部１３の裏面１３２とは、互いに面一である。

　複数の主面側凹部１３１ａは、図７に示すように、主面１３１からｚ方向に凹んでいる。また、図２に示すように、複数の主面側凹部１３１ａは、それぞれｘ方向に延び、ｘ方向に並んでいる。複数の主面側凹部１３１ａは、第１接続部１３のｙ方向のｙ２側の端部寄りに位置しており、第１接続部１３と第１ダイパッド部１１との境界の近傍に位置している。本実施形態では、第１接続部１３は、２個の主面側凹部１３１ａを有している。なお、主面側凹部１３１ａの位置および数は限定されない。本実施形態では、主面側凹部１３１ａは、ハーフエッチングによって形成される。なお、主面側凹部１３１ａの形成方法は限定されない。主面側凹部１３１ａは、たとえばスタンピングによって、主面１３１から凹ませるように形成されてもよい。

　本実施形態では、主面側凹部１３１ａの深さ（ｚ方向の寸法）は、第１接続部１３の厚さ（ｚ方向の寸法）の半分程度である。なお、主面側凹部１３１ａの深さは限定されないが、第１接続部１３の厚さの４０％以上６０％以下であることが望ましい。第１接続部１３のうち主面側凹部１３１ａが形成されている部分、すなわち、主面側凹部１３１ａと裏面１３２とに挟まれた部分は、主面側凹部１３１ａが形成されていない部分、すなわち、主面１３１と裏面１３２とに挟まれた部分と比較してｚ方向寸法が小さい。主面側凹部１３１ａに対応する部分は、本開示の薄肉部の一例である。一方、第１接続部１３のうち主面側凹部１３１ａが形成されていない部分を、厚肉部１３ｂと定義する。図２においては、薄肉部（主面側凹部１３１a）に点描を付している。図２において、第１接続部１３のうち、複数の貫通孔１３５以外で、点描を付していない部分が厚肉部１３ｂである。本実施形態では、薄肉部のｚ方向の寸法は、厚肉部１３ｂのｚ方向の寸法の半分程度であり、４０％以上６０％以下であることが望ましい。

　本実施形態では、図１１に示すように、主面側凹部１３１ａの幅の寸法（ｙ方向の寸法）ｗ３は、第１接続部１３のｙ方向の寸法ｗ４の１/７程度である。なお、寸法ｗ３と寸法ｗ４との比率は、これに限定されない。ただし、第１接続部１３の肉厚部には第１ワイヤ６１が接合されるので、肉厚部が狭くなりすぎないように、寸法ｗ３は、寸法ｗ４の１/５以下であることが望ましい。また、本実施形態では、図２に示すように、主面側凹部１３１ａのｘ方向の寸法は、ｘ方向ｘ２側に配置されている方が、ｘ方向ｘ１側に配置されている方より大きい。なお、各主面側凹部１３１ａのｘ方向の寸法は、限定されない。たとえば、２個の主面側凹部１３１ａのｘ方向の寸法は、同じであってもよい。

　複数の貫通孔１３５は、第１接続部１３をｚ方向に貫通している。また、図２に示すように、複数の貫通孔１３５は、ｘ方向に並んでおり、複数の主面側凹部１３１ａに対してｙ方向のｙ１側に位置する。本実施形態では、第１接続部１３は、２個の貫通孔１３５を有している。なお、貫通孔１３５の位置および数は限定されない。

　第１端子部１２は、図２に示すように、第１接続部１３のｙ方向のｙ１側につながり、全体が封止樹脂７０から露出している。図示の例では、第１接続部１３は、ｙ方向において、第１端子部１２および第１ダイパッド部１１の間に配置されている。第１端子部１２は、制御素子４１の動作に必要な電源電圧の接地端子である。第１端子部１２は、ｚ方向視においてｙ方向に延びる帯状である。図４に示すように、第１端子部１２は、ｘ方向視において鉤状に屈曲している。第１端子部１２の表面は、錫（Ｓｎ）めっき層により覆われている。

　第２リード２０は、図２に示すように、第２ダイパッド部２１、第２端子部２２、および第２接続部２３を有する。

　第２ダイパッド部２１は、図２および図１０に示すように、第１ダイパッド部１１のｘ方向ｘ１側に、第１ダイパッド部１１から離間して配置されている。つまり、第１ダイパッド部１１および第２ダイパッド部２１は、ｘ方向に並んで互いに離れて配置されている。第２ダイパッド部２１は、ｚ方向視形状が矩形状（または略矩形状）である。第２ダイパッド部２１は、駆動素子４２を搭載している。第２ダイパッド部２１は、封止樹脂７０に覆われている。第２ダイパッド部２１の表面の大半は、銀めっき層などの金属層により覆われている。第２ダイパッド部２１は、主面２１１および裏面２１２を有する。

　主面２１１および裏面２１２は、図８および図１０に示すように、ｚ方向において離間する。主面２１１はｚ１側を向き、裏面２１２はｚ２側を向く。主面２１１および裏面２１２はそれぞれ、平坦（または略平坦）である。駆動素子４２は、主面２１１に接合されている。

　第２接続部２３は、図２に示すように、第２ダイパッド部２１のｙ方向のｙ２側につながり、封止樹脂７０に覆われている。本実施形態では、図１２に示すように、第２接続部２３の第２ダイパッド部２１につながる部分のｘ方向の寸法ｗ１’は、第２ダイパッド部２１のｘ方向の寸法ｗ２’の２/３である。第２ダイパッド部２１は、第１ダイパッド部１１と比較して、ｘ方向の寸法が小さいので、寸法ｗ２’に対する寸法ｗ１’の比率が、第１接続部１３における寸法ｗ２に対する寸法ｗ１の比率より大きくなっている。なお、寸法ｗ１’と寸法ｗ２’との比率は、これに限定されない。第２接続部２３は、第２ワイヤ６２を介して駆動素子４２に導通している。第２接続部２３は、主面２３１、裏面２３２、複数の主面側凹部２３１ａ、および複数の貫通孔２３５を有する。

　主面２３１および裏面２３２は、図８に示すように、ｚ方向において離間する。主面２３１はｚ１側を向き、裏面２３２はｚ２側を向く。主面２３１および裏面２３２はそれぞれ、平坦（または略平坦）である。第２ダイパッド部２１の主面２１１と第２接続部２３の主面２３１とは、互いに面一である。また、第２ダイパッド部２１の裏面２１２と第２接続部２３の裏面２３２とは、互いに面一である。

　複数の主面側凹部２３１ａは、図８に示すように、主面２３１からｚ方向に凹んでいる。また、図２に示すように、複数の主面側凹部２３１ａは、それぞれｘ方向に延び、ｘ方向に並んでいる。複数の主面側凹部２３１ａは、第２接続部２３のｙ方向のｙ１側の端部寄りに位置しており、本実施形態では、第２ダイパッド部２１に接している。また、本実施形態では、第２接続部２３は、２個の主面側凹部２３１ａを有している。なお、主面側凹部２３１ａの位置および数は限定されない。主面側凹部２３１ａは、第１接続部１３の主面側凹部１３１ａと同様にして形成される。

　本実施形態では、主面側凹部２３１ａの深さ（ｚ方向の寸法）は、第２接続部２３の厚さ（ｚ方向の寸法）の半分程度である。なお、主面側凹部２３１ａの深さは限定されないが、第２接続部２３の厚さの４０％以上６０％以下であることが望ましい。第２接続部２３のうち主面側凹部２３１ａが形成されている部分、すなわち、主面側凹部２３１ａと裏面２３２とに挟まれた部分は、主面側凹部２３１ａが形成されていない部分、すなわち、主面２３１と裏面２３２とに挟まれた部分と比較してｚ方向寸法が小さい。主面側凹部２３１ａは、本開示の薄肉部の一例である。一方、第２接続部２３のうち主面側凹部２３１ａが形成されていない部分を、厚肉部２３ｂと定義する。図２においては、薄肉部（主面側凹部２３１a）に点描を付している。図２において、第２接続部２３のうち、複数の貫通孔２３５以外で、点描を付していない部分が厚肉部２３ｂである。本実施形態では、薄肉部のｚ方向の寸法は、厚肉部２３ｂのｚ方向の寸法の半分程度であり、４０％以上６０％以下であることが望ましい。

　本実施形態では、図１２に示すように、主面側凹部２３１ａの幅の寸法（ｙ方向の寸法）ｗ３’は、第２接続部２３のｙ方向の寸法ｗ４’の１/７程度である。なお、寸法ｗ３’と寸法ｗ４’との比率は、これに限定されない。ただし、第２接続部２３の肉厚部には第２ワイヤ６２が接合されるので、肉厚部が狭くなりすぎないように、寸法ｗ３’は、寸法ｗ４’の１/５以下であることが望ましい。また、本実施形態では、図２に示すように、主面側凹部２３１ａのｘ方向の寸法は、ｘ方向ｘ１側に配置されている方が、ｘ方向ｘ２側に配置されている方より大きい。なお、各主面側凹部２３１ａのｘ方向の寸法は、限定されない。たとえば、２個の主面側凹部２３１ａのｘ方向の寸法は、同じであってもよい。

　複数の貫通孔２３５は、第２接続部２３をｚ方向に貫通している。また、図２に示すように、複数の貫通孔１３５は、ｘ方向に並んでおり、複数の主面側凹部１３１ａに対してｙ方向のｙ２側に位置する。本実施形態では、第１接続部１３は、２個の貫通孔１３５を有している。なお、貫通孔１３５の位置および数は限定されない。

　第２端子部２２は、図２に示すように、第２接続部２３のｙ方向のｙ２側につながり、全体が封止樹脂７０から露出している。第２端子部２２は、駆動素子４２の動作に必要な電源電圧の接地端子である。第２端子部２２は、半導体装置Ａ１０により駆動されるスイッチング素子のエミッタ電極に導通している。第２端子部２２は、ｚ方向視においてｙ方向に延びる帯状である。図３に示すように、第２端子部２２は、ｘ方向視において鉤状に屈曲している。第２端子部２２の表面は、錫めっき層により覆われている。

　第３リード３１は、図２に示すように、第３パッド部３１１および第３端子部３１２を有する。

　第３パッド部３１１は、図２に示すように、第１ダイパッド部１１よりもｘ方向のｘ１側に位置し、かつ、第２ダイパッド部２１よりもｙ方向のｙ１側に位置する。第３パッド部３１１は、第１ワイヤ６１を介して制御素子４１に導通している。第３パッド部３１１は、封止樹脂７０に覆われている。第３パッド部３１１は、第３端子部３１２からｙ方向のｙ２側に延びた後、第１ダイパッド部１１に向けて延びている。第３パッド部３１１の表面の大半は、銀めっき層などの金属層により覆われている。第３パッド部３１１は、複数の貫通孔３１１ａを有する。複数の貫通孔３１１ａは、図８に示すように、第３パッド部３１１をｚ方向に貫通している。また、本実施形態では、第３パッド部３１１は、２個の貫通孔３１１ａを有している。なお、貫通孔３１１ａの数は限定されない。

　第３端子部３１２は、図２に示すように、第３パッド部３１１のｙ方向のｙ１側につながり、全体が封止樹脂７０から露出している。第３端子部３１２は、制御素子４１の動作に必要な電源電圧の正極端子である。第３端子部３１２は、ｚ方向視においてｙ方向に延びる帯状である。図３に示すように、第３端子部３１２は、ｘ方向視において鉤状に屈曲している。第３端子部３１２の表面は、錫めっき層により覆われている。第３リード３１は、「入力側リード」の一例である。

　第４リード３２は、図２に示すように、第４パッド部３２１および第４端子部３２２を有する。

　第４パッド部３２１は、図２に示すように、第２ダイパッド部２１よりもx方向のx２側に位置し、かつ、第１ダイパッド部１１よりもy方向のy２側に位置する。第４パッド部３２１は、第２ワイヤ６２を介して駆動素子４２に導通している。第４パッド部３２１は、封止樹脂７０に覆われている。第４パッド部３２１は、第４端子部３２２からy方向のy１側ｙ１側に延びた後、第２ダイパッド部２１に向けて延びている。第４パッド部３２１の表面の大半は、銀めっき層などの金属層により覆われている。第４パッド部３２１は、複数の貫通孔３２１ａを有する。複数の貫通孔３２１ａは、図７に示すように、第４パッド部３２１をｚ方向に貫通している。また、本実施形態では、第４パッド部３２１は、２個の貫通孔３２１ａを有している。なお、貫通孔３２１ａの数は限定されない。

　第４端子部３２２は、図２に示すように、第４パッド部３２１のｙ方向のy２側につながり、全体が封止樹脂７０から露出している。第４端子部３２２には、駆動素子４２の動作に必要な電源電圧が印加される。第４端子部３２２は、ｚ方向視においてｙ方向に延びる帯状である。図４に示すように、第４端子部３２２は、ｘ方向視において鉤状に屈曲している。第４端子部３２２の表面は、錫めっき層により覆われている。第４リード３２は、「出力側リード」の一例である。

　複数の第５リード３３の各々は、図２に示すように、第５パッド部３３１および第５端子部３３２を有する。本実施形態においては、複数の第５リード３３の個数は２である。

　各第５パッド部３３１は、図２に示すように、ｘ方向において第１接続部１３と第３パッド部３１１との間に位置する。各第５パッド部３３１は、ｘ方向に沿って配列されている。各第５パッド部３３１は、それぞれ第１ワイヤ６１を介して制御素子４１に導通している。各第５パッド部３３１は、封止樹脂７０に覆われている。各第５パッド部３３１の表面の大半は、銀めっき層などの金属層により覆われている。各第５パッド部３３１は、貫通孔３３１ａを有する。貫通孔３３１ａは、図９に示すように、第５パッド部３３１をz方向に貫通している。なお、貫通孔３３１ａの数は限定されない。

　各第５端子部３３２は、図２に示すように、第５パッド部３３１のｙ方向のy１側につながり、全体が封止樹脂７０から露出している。各第５端子部３３２には、それぞれ、ＥＣＵなどから制御信号が入力される。各第５端子部３３２は、ｚ方向視においてｙ方向に延びる帯状である。したがって、各第５端子部３３２は、第１端子部１２および第３端子部３１２とともにｘ方向に沿って配列されている。図９に示すように、各第５端子部３３２は、ｘ方向視において鉤状に屈曲している。各第５端子部３３２の表面は、錫めっき層により覆われている。複数の第５リード３３は、「入力側リード」の一例である。

　複数の第６リード３４の各々は、図２に示すように、第６パッド部３４１および第６端子部３４２を有する。本実施形態においては、複数の第６リード３４の個数は２である。

　各第６パッド部３４１は、図２に示すように、ｘ方向において第２接続部２３と第４パッド部３２１との間に位置する。各第６パッド部３４１は、ｘ方向に沿って配列されている。各第６パッド部３４１は、それぞれ第２ワイヤ６２を介して駆動素子４２に導通している。各第６パッド部３４１は、封止樹脂７０に覆われている。各第６パッド部３４１の表面の大半は、銀めっき層などの金属層により覆われている。各第６パッド部３４１は、貫通孔３４１ａを有する。貫通孔３４１ａは、図９に示すように、第６パッド部３４１をz方向に貫通している。なお、貫通孔３３１ａの数は限定されない。

　各第６端子部３４２は、図２に示すように、第６パッド部３４１のｙ方向のy２側につながり、全体が封止樹脂７０から露出している。各第６端子部３４２には、スイッチング素子を駆動させるためのゲート電圧が印加される。一方の第６端子部３４２は、上アーム回路（ハイサイド領域）を構成するスイッチング素子のゲート電極に導通している。他方の第６端子部３４２は、下アーム回路（ローサイド領域）を構成するスイッチング素子に導通している。各第６端子部３４２は、ｚ方向視においてｙ方向に延びる帯状である。したがって、各第６端子部３４２は、第２端子部２２および第４端子部３２２とともにｘ方向に沿って配列されている。図９に示すように、各第６端子部３４２は、ｘ方向視において鉤状に屈曲している。各第６端子部３４２の表面は、錫めっき層により覆われている。複数の第６リード３４は、「出力側リード」の一例である。

　制御素子４１は、図２、図７、および図１０に示すように、第１ダイパッド部１１に搭載された半導体素子であり、ＥＣＵなどから入力された制御信号をＰＷＭ制御信号に変換して出力する。なお、制御素子４１は、z方向視において、第１接続部１３に重なってもよい。この場合、主面側凹部１３１ａは、z方向視において第１接続部１３に重ならない位置に配置される。ｚ方向視において、制御素子４１は、ｙ方向を長手方向とする矩形状である。制御素子４１のz方向のｚ１側の面には、複数の電極４１１が設けられている。複数の電極４１１は、それぞれ、制御素子４１の内部に構成された回路に導通する。複数の電極４１１のいずれかは、第１ワイヤ６１によって、第１接続部１３、第３パッド部３１１、および複数の第５パッド部３３１のいずれかに接続されている。第３パッド部３１１に接続された第１ワイヤ６１は、ｚ方向視において、絶縁素子５０の外方に位置する。制御素子４１のz方向のｚ２側の面と、第１ダイパッド部１１との間には、接合層４９が介在している。接合層４９は、たとえばエポキシ樹脂を主剤とする銀ペーストである。制御素子４１は、接合層４９により第１ダイパッド部１１の主面１１１に接合されている。

　駆動素子４２は、図２、図８、および図１０に示すように、第２ダイパッド部２１に搭載された半導体素子であり、制御素子４１から入力されたＰＷＭ制御信号に基づいて、スイッチング素子のスイッチング動作を行う。ｚ方向視において、駆動素子４２は、ｙ方向を長手方向とする矩形状である。駆動素子４２のz方向のｚ１側の面には、複数の電極４２１が設けられている。複数の電極４２１は、それぞれ、駆動素子４２の内部に構成された回路に導通する。複数の電極４２１のいずれかは、第２ワイヤ６２によって、第２接続部２３、第４パッド部３２１、および複数の第６パッド部３４１のいずれかに接続されている。駆動素子４２のz方向のｚ２側の面と、第２ダイパッド部２１との間には、接合層４９が介在している。駆動素子４２は、接合層４９により第２ダイパッド部２１の主面２１１に接合されている。

　ハイブリッド自動車などのインバータ装置におけるモータドライバ回路には、ローサイドスイッチング素子とハイサイドスイッチング素子とをトーテムポール状に接続したハーフブリッジ回路が一般的に使用されている。絶縁ゲートドライバでは、任意の時点でオンになるスイッチは、ローサイドスイッチング素子かハイサイドスイッチング素子のどちらか一方のみである。高電圧領域において、ローサイドスイッチング素子のソース、および、当該スイッチング素子を駆動する絶縁ゲートドライバの基準電位はグランドに接続されているので、ゲート－ソース間電圧はグランドを基準に動作する。一方、ハイサイドスイッチング素子のソース、および、当該スイッチング素子を駆動する絶縁ゲートドライバの基準電位はハーフブリッジ回路の出力ノードに接続されている。ローサイドスイッチング素子とハイサイドスイッチング素子のどちらがオンであるかに応じて、ハーフブリッジ回路の出力ノードの電位は変化するので、ハイサイドスイッチング素子を駆動する絶縁ゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンのときには、当該基準電位は、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧（例えば６００Ｖ以上）になる。半導体装置Ａ１０が、ハイサイドスイッチング素子を駆動する絶縁ゲートドライバとして用いられた場合、駆動素子４２と制御素子４１とは絶縁性を確保するためにグランドが分離されているので、駆動素子４２には、制御素子４１のグランドと比較して、６００Ｖ以上の電圧が過渡的に印加される。駆動素子４２と制御素子４１との間に著しい電位差が生じることから、半導体装置Ａ１０においては、駆動素子４２と制御素子４１とが、絶縁素子５０により絶縁されている。

　絶縁素子５０は、図２、図９、および図１０に示すように、第１ダイパッド部１１に搭載され、制御素子４１のｘ方向ｘ１側に位置する半導体素子であり、ＰＷＭ制御信号を、制御素子４１から駆動素子４２に、絶縁状態で伝送するための素子である。ｚ方向視において、絶縁素子５０は、ｘ方向において制御素子４１と駆動素子４２との間に位置する。ｚ方向視において、絶縁素子５０は、ｙ方向を長手方向とする矩形状である。絶縁素子５０のz方向のｚ１側の面には、複数の低電圧電極５３および複数の高電圧電極５４が設けられている。複数の低電圧電極５３および複数の高電圧電極５４は、それぞれ、絶縁素子５０の内部に構成された回路に導通する。複数の低電圧電極５３のいずれかは、第３ワイヤ６３によって、制御素子４１の複数の電極４１１のいずれかに接続されている。複数の高電圧電極５４のいずれかは、第４ワイヤ６４によって、駆動素子４２の複数の電極４２１のいずれかに接続されている。絶縁素子５０のz方向のｚ２側の面と、第１ダイパッド部１１との間には、接合層４９が介在している。絶縁素子５０は、接合層４９により第１ダイパッド部１１の主面１１１に接合されている。

　絶縁素子５０は、たとえばインダクティブ型である。本実施形態では、絶縁素子５０は、基板上に形成された、たとえばＣｕからなる複数のインダクタ（コイル）を誘導結合させることで、絶縁状態での電気信号の伝送を行う絶縁型トランスである。複数のインダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは絶縁素子５０の厚さ方向（ｚ方向）において互いに積層されている。送信側インダクタと受信側インダクタとの間には、ＳｉＯ₂などからなる誘電体層が介装されている。誘電体層により、送信側インダクタと受信側インダクタとは、電気的に絶縁されている。本実施形態では、絶縁素子５０がインダクティブ型である場合を示すが、絶縁素子５０はキャパシティブ型（たとえばコンデンサ）であってもよい。なお、制御素子４１と駆動素子４２とは、絶縁素子５０を介して、ＰＷＭ制御信号以外の信号も伝送してもよい。

　複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３、および複数の第４ワイヤ６４は、図２に示すように、導電支持部材１とともに、制御素子４１、駆動素子４２、および絶縁素子５０が所定の機能を果たすための導通経路を構成している。複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３、および複数の第４ワイヤ６４の各々の材料は、たとえばＡｕ、Ｃｕ、またはＡｌを含む金属である。

　複数の第１ワイヤ６１は、図２および図７に示すように、制御素子４１と、第１リード１０、第３リード３１、および複数の第５リード３３との導通経路を構成する。複数の第１ワイヤ６１の各々は、図２に示すように、制御素子４１のいずれかの電極４１１と、第１接続部１３の主面１３１、第３パッド部３１１の主面（ｚ１側を向く面）、および複数の第５パッド部３３１の各主面（ｚ１側を向く面）のいずれかとに接合されている。各第１ワイヤ６１は制御素子４１の電極４１１にファーストボンドされ、電極４１１上にボールボンドが形成される。複数の第１ワイヤ６１は、第１ワイヤ６１ａを含んでいる。第１ワイヤ６１ａは、制御素子４１のいずれかの電極４１１と第１接続部１３の主面１３１とに接合されている。つまり、第１ワイヤ６１ａは、第１接続部１３の薄肉部ではなく厚肉部１３ｂに接続している。第１接続部１３は第１ダイパッド部１１につながっており、第１ダイパッド部１１には制御素子４１が搭載されている。

　複数の第２ワイヤ６２は、図２および図８に示すように、駆動素子４２と、第２リード２０、第４リード３２、および複数の第６リード３４との導通経路を構成する。複数の第２ワイヤ６２の各々は、図２に示すように、駆動素子４２のいずれかの電極４２１と、第２接続部２３の主面２３１、第４パッド部３２１の主面（ｚ１側を向く面）、および複数の第６パッド部３４１の各主面（ｚ１側を向く面）のいずれかとに接合されている。各第２ワイヤ６２は駆動素子４２の電極４２１にファーストボンドされ、電極４２１上にボールボンドが形成される。複数の第２ワイヤ６２は、第２ワイヤ６２ａを含んでいる。第２ワイヤ６２ａは、駆動素子４２のいずれかの電極４２１と第２接続部２３の主面２３１とに接合されている。つまり、第２ワイヤ６２ａは、第２接続部２３の薄肉部ではなく厚肉部２３ｂに接続している。第２接続部２３は第２ダイパッド部２１につながっており、第２ダイパッド部２１には駆動素子４２が搭載されている。

　複数の第３ワイヤ６３は、図２および図１０に示すように、制御素子４１と絶縁素子５０との導通経路を構成する。複数の第３ワイヤ６３の各々は、図２に示すように、制御素子４１のいずれかの電極４１１と、絶縁素子５０のいずれかの低電圧電極５３とに接合されている。各第３ワイヤ６３は、絶縁素子５０の低電圧電極５３にファーストボンドされ、制御素子４１の電極４１１にセカンドボンドされる。なお、ファーストボンドとセカンドボンドとが反対であってもよい。複数の第４ワイヤ６４は、図２および図１０に示すように、駆動素子４２と絶縁素子５０との導通経路を構成する。複数の第４ワイヤ６４の各々は、図２に示すように、駆動素子４２のいずれかの電極４２１と、絶縁素子５０のいずれかの高電圧電極５４とに接合されている。各第４ワイヤ６４は、絶縁素子５０の高電圧電極５４にファーストボンドされ、駆動素子４２の電極４２１にセカンドボンドされる。なお、ファーストボンドとセカンドボンドとが反対であってもよい。

　封止樹脂７０は、図７～図１０に示すように、第１ダイパッド部１１、第１接続部１３、第２ダイパッド部２１、第２接続部２３、第３パッド部３１１、第４パッド部３２１、複数の第５パッド部３３１、複数の第６パッド部３４１、制御素子４１、駆動素子４２、および絶縁素子５０を覆っている。封止樹脂７０は、複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３および複数の第４ワイヤ６４をさらに覆っている。封止樹脂７０は、電気絶縁性を有する。封止樹脂７０は、たとえば黒色のエポキシ樹脂を含む材料からなる。ｚ方向視において、封止樹脂７０は矩形状である。図３～図６に示すように、封止樹脂７０は、第１側面７１、第２側面７２、第３側面７３および第４側面７４を有する。

　図２～図６に示すように、第１側面７１および第２側面７２は、ｙ方向において互いに反対側を向く。第１側面７１はｙ方向のｙ１側に位置し、第２側面７２はｙ方向のｙ２側に位置する。第１側面７１から、第１端子部１２、第３端子部３１２、および複数の第５端子部３３２が露出している。ｚ方向視において、第１端子部１２、第３端子部３１２、および複数の第５端子部３３２は、第１側面７１からｙ方向に向けて突出している。また、第２側面７２から、第２端子部２２、第４端子部３２２、および複数の第６端子部３４２が露出している。ｚ方向視において、第２端子部２２、第４端子部３２２、および複数の第６端子部３４２は、第２側面７２からｙ方向に向けて突出している。

　第３側面７３および第４側面７４は、ｘ方向において互いに離れて位置し、かつ、第１側面７１および第２側面７２につながっている。第３側面７３および第４側面７４は、ｘ方向において互いに反対側を向く。第３側面７３はｘ方向のｘ１側に位置し、第４側面７４はｘ方向のｙ２側に位置する。第３側面７３および第４側面７４からは、導電支持部材１が露出していない。

　図３および図６に示すように、第３側面７３は、上部領域７３１、下部領域７３２、および中間領域７３３を有する。上部領域７３１は、中間領域７３３の上縁につながり、かつz方向に対してｘ方向のｘ２側に傾斜している。下部領域７３２は、中間領域７３３の下縁につながり、かつz方向に対してｘ方向のｘ２側に傾斜している。中間領域７３３は、z方向に対して平行であり、かつｙ方向に延びる帯状である。図３に示すように、中間領域７３３および下部領域７３２のそれぞれの一部には、第１ゲート痕７５が形成されている。第１ゲート痕７５は、当該第１ゲート痕７５を除く第３側面７３の他の部分よりも表面が粗である。第１ゲート痕７５は、封止樹脂７０をモールド成形により形成する際、流動化した樹脂の流入出により現れる痕跡である。

　図４および図５に示すように、第４側面７４は、上部領域７４１、下部領域７４２、および中間領域７４３を有する。上部領域７４１は、中間領域７４３の上縁につながり、かつz方向に対してｘ方向のｘ１側に傾斜している。下部領域７４２は、中間領域７４３の下縁につながり、かつz方向に対してｘ方向のｘ１側に傾斜している。中間領域７４３は、z方向に対して平行であり、かつｙ方向に延びる帯状である。図４に示すように、中間領域７４３および下部領域７４２のそれぞれの一部には、第２ゲート痕７６が形成されている。第２ゲート痕７６は、当該第２ゲート痕７６を除く第４側面７４の他の部分よりも表面が粗である。第２ゲート痕７６は、封止樹脂７０をモールド成形により形成する際、流動化した樹脂の流入出により現れる痕跡である。

　次に、半導体装置Ａ１０を構成する制御素子４１、駆動素子４２、および絶縁素子５０の作動について説明する。

　複数の第５端子部３３２（第５リード３３）に入力された２種類の制御信号は、複数の第１ワイヤ６１を介して制御素子４１に伝送される。制御素子４１の内部に構成された一対のトランジスタ、およびパルスジェネレータにより、２種類の制御信号は、単一の低電圧パルス信号に変換される。低電圧パルス信号は、複数の第３ワイヤ６３を介して、絶縁素子５０の送信側インダクタに入力される。これにより、送信側インダクタに磁気結合された受信側インダクタから、駆動素子４２の基準電圧に応じた高電圧パルス信号が出力される。高電圧パルス信号は、複数の第４ワイヤ６４を介して駆動素子４２に伝送される。高電圧パルス信号は、駆動素子４２によりスイッチング素子を駆動させるためのゲート電圧に変換される。ゲート電圧は、第２ワイヤ６２を介して複数の第６端子部３４２（第６リード３４）のいずれかから出力される。

　このように、絶縁素子５０を境界として、制御素子４１が半導体装置Ａ１０の低電圧領域、駆動素子４２が半導体装置Ａ１０の高電圧領域となる。このため、制御素子４１に導通する第１リード１０、第３リード３１、複数の第５リード３３、複数の第１ワイヤ６１、および複数の第３ワイヤ６３は、半導体装置Ａ１０の低電圧領域となる。また、駆動素子４２に導通する第２リード２０、第４リード３２、複数の第６リード３４、複数の第２ワイヤ６２、および複数の第４ワイヤ６４は、半導体装置Ａ１０の高電圧領域となる。絶縁素子５０は、低電圧領域と高電圧領域とを絶縁しつつ、低電圧領域と高電圧領域との間で、電気信号の伝送を行う。

　次に、半導体装置Ａ１０の製造方法の一例について、図１３～図１５を参照して以下に説明する。図１３～図１５は、半導体装置Ａ１０の製造方法に係る工程を示す平面図である。

　まず、図１３に示すように、リードフレーム８０を準備する。リードフレーム８０は、板状の材料である。本実施形態においては、リードフレーム８０の母材は、Ｃｕからなる。リードフレーム８０は、金属板にエッチング処理等を施すことにより形成される。リードフレーム８０は、ｚ方向に離間する主面８０Ａおよび裏面８０Ｂを有する。凹部１１３、主面側凹部１３１ａ、および主面側凹部２３１ａは、主面８０Ａ側からのハーフエッチングによって形成される。なお、リードフレーム８０は、金属板に打ち抜き加工を施すことにより形成されてもよい。この場合、凹部１１３、主面側凹部１３１ａ、および主面側凹部２３１ａは、主面８０Ａ側からのスタンピングによって形成される。

　リードフレーム８０は、導電支持部材１（第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４）に加えて、フレーム８１、複数の第１タイバー８２１、複数の第２タイバー８２２、および一対のダムバー８３を有する。フレーム８１、複数の第１タイバー８２１、複数の第２タイバー８２２、および一対のダムバー８３は、半導体装置Ａ１０を構成しない。

　ｚ方向視において、フレーム８１は、枠状である。フレーム８１は、導電支持部材１、複数の第１タイバー８２１、複数の第２タイバー８２２、および一対のダムバー８３を囲んでいる。第２リード２０、第４リード３２および複数の第６リード３４のそれぞれのｙ方向のｙ２側の端は、フレーム８１に連結されている。第１リード１０、第３リード３１および複数の第５リード３３のそれぞれのｙ方向のｙ１側の端は、フレーム８１に連結されている。

　複数の第１タイバー８２１は、ｘ方向に延びている。複数の第１タイバー８２１の各々は、そのｘ方向における両端が一対の第２タイバー８２２に連結されている。複数の第１タイバー８２１は、ｙ方向のy２側に位置する一対の第１タイバー８２１と、ｙ方向のy１側に位置する一対の第１タイバー８２１とを含む。第２リード２０、第４リード３２および複数の第６リード３４は、ｙ方向のy２側に位置する一対の第１タイバー８２１に連結されている。第１リード１０、第３リード３１および複数の第５リード３３は、ｙ方向のy１側に位置する一対の第１タイバー８２１に連結されている。

　複数の第２タイバー８２２は、ｙ方向に延びている。複数の第２タイバー８２２の各々は、そのｙ方向における一端がダムバー８３に連結されている。複数の第２タイバー８２２は、ｙ方向のy２側に位置する一対の第２タイバー８２２と、ｙ方向のy１側に位置する一対の第２タイバー８２２とを含む。ｙ方向のy２側およびy１側のそれぞれにおいて、一対の第２タイバー８２２および一対の第１タイバー８２１は、ｚ方向視において枠状をなしている。

　一対のダムバー８３は、ｘ方向におけるリードフレーム８０の両側に連結されている。一対のダムバー８３は、ｙ方向に延び、かつ、導電支持部材１に向けて突出している。一対のダムバー８３の各々には、切欠部８３１が設けられている。封止樹脂７０をモールド成形により形成する際、切欠部８３１が流動化した樹脂の流入出口となるゲートになる。

　次いで、図１４に示すように、制御素子４１および絶縁素子５０をダイボンディングにより第１ダイパッド部１１に接合し、駆動素子４２をダイボンディングにより第２ダイパッド部２１に接合する。これらの工程を経た後、複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３、および複数の第４ワイヤ６４の各々をワイヤボンディングにより形成する。ワイヤの形成工程では、リードフレーム８０を金型で押さえた状態で加熱する。このとき、第１ダイパッド部１１および第２ダイパッド部２１は、金型で押さえられず、たとえば吸引によって固定されている。

　第１ワイヤ６１ａの形成工程では、まず、キャピラリを制御素子４１に向かって下降させ、ワイヤの先端を所定の電極４１１に押しつける。このとき、キャピラリの自重およびキャピラリから発振される超音波などの作用によって、ワイヤの先端が電極４１１に圧着されて、ファーストボンディングが行われる。次いで、ワイヤを送り出しながらキャピラリを上昇させることで、電極４１１上にボールボンドが形成される。次いで、第１接続部１３の直上にキャピラリを移動させ、さらにキャピラリを下降させることにより、キャピラリの先端を第１接続部１３の厚肉部１３ｂに押しつける。これにより、ワイヤがキャピラリの先端と第１接続部１３とに挟まれて圧着されて、セカンドボンディングが行われる。次いで、キャピラリを上昇させることで、ワイヤが切断される。他の第１ワイヤ６１の形成工程も同様である。

　第２ワイヤ６２ａの形成工程では、駆動素子４２の電極４２１にファーストボンディングを行い、電極４２１上にボールボンドを形成して、第２接続部２３の厚肉部２３ｂにセカンドボンディングを行う。他の第２ワイヤ６２の形成工程も同様である。第３ワイヤ６３の形成工程では、絶縁素子５０の低電圧電極５３にファーストボンディングを行い、低電圧電極５３上にボールボンドを形成して、制御素子４１の電極４１１にセカンドボンディングを行う。第４ワイヤ６４の形成工程では、絶縁素子５０の高電圧電極５４にファーストボンディングを行い、高電圧電極５４上にボールボンドを形成して、駆動素子４２の電極４２１にセカンドボンディングを行う。

　次いで、封止樹脂７０を形成する。封止樹脂７０は、トランスファモールド成形により形成される。本工程においては、複数のキャビティ８８を有する金型にリードフレーム８０を収納する。この際、図１５に示すように、リードフレーム８０のうち、半導体装置Ａ１０において封止樹脂７０に覆われた導電支持部材１の部分が、複数のキャビティ８８のいずれかに収容されるようにする。その後、複数のキャビティ８８の各々に流動化した樹脂を流し込む。流動化した樹脂は、各キャビティ８８において、ｘ方向のたとえばｘ１側の切欠部８３１の流入ゲートから流入され、図１５の破線矢印に沿ってキャビティ８８内部を流れ、ｘ方向のたとえばｘ２側の切欠部８３１の流出ゲートから流出する。

　複数のキャビティ８８の中において流動化した封止樹脂７０を固化させた後、複数のキャビティ８８の各々に対して外方に位置する樹脂バリを高圧水などで除去する。この際、流入ゲートに位置する樹脂バリを除去すると、封止樹脂７０に第１ゲート痕７５が形成される。同様に、流出ゲートに位置する樹脂バリを除去すると、封止樹脂７０に第２ゲート痕７６が形成される。以上により封止樹脂７０の形成が完了する。なお、流入ゲートと流出ゲートは反対であってもよい。

　その後、ダイシングを行い、個片化することで、フレーム８１、複数の第１タイバー８２１、複数の第２タイバー８２２、および一対のダムバー８３によって互いにつながっていた第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４が、適宜分離される。以上に示した工程を経ることで、半導体装置Ａ１０が製造される。

　次に、半導体装置Ａ１０の作用効果について説明する。

　本実施形態によると、第１リード１０の第１接続部１３は、主面側凹部１３１ａが形成されており、厚肉部１３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。薄肉部は、厚肉部１３ｂと比較して剛性が低いので、変形しやすい。したがって、製造工程のワイヤの形成工程においてリードフレーム８０を加熱した場合、熱膨張による変形が薄肉部で吸収されて、第１ダイパッド部１１の変位が緩和される。これにより、制御素子４１の電極４１１に接合された第１ワイヤ６１、絶縁素子５０の低電圧電極５３に接合された第３ワイヤ６３、および、絶縁素子５０の高電圧電極５４に接合された第４ワイヤ６４のボールボンドの形状安定性を向上できる。また、第２リード２０の第２接続部２３は、主面側凹部２３１ａが形成されており、厚肉部２３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、製造工程のワイヤの形成工程においてリードフレーム８０を加熱した場合、熱膨張による変形が薄肉部で吸収されて、第２ダイパッド部２１の変位が緩和される。これにより、駆動素子４２の電極４２１に接合された第２ワイヤ６２のボールボンドの形状安定性を向上できる。また、主面側凹部１３１ａおよび主面側凹部２３１ａは、第１接続部１３および第２接続部２３と封止樹脂７０との密着性を向上させる機能を有し、また、接合層４９が広がりすぎることを防止する機能も有する。

　また、本実施形態によると、第１接続部１３は、２個の主面側凹部１３１ａを備えており、２個の主面側凹部１３１ａの間、および、ｘ方向の両端部に厚肉部１３ｂを有する。したがって、薄肉部がｘ方向の全体にわたって配置されている場合より、第１ダイパッド部１１の安定性が高い。また、第２接続部２３は、２個の主面側凹部２３１ａを備えており、２個の主面側凹部２３１ａの間、および、ｘ方向の両端部に厚肉部２３ｂを有する。したがって、薄肉部がｘ方向の全体にわたって配置されている場合より、第２ダイパッド部２１の安定性が高い。

　また、本実施形態によると、第１接続部１３の第１ダイパッド部１１につながる部分のｘ方向の寸法ｗ１は、第１ダイパッド部１１のｘ方向の寸法ｗ２の１/２以上である。したがって、第１ダイパッド部１１の安定性が高い。また、第２接続部２３の第２ダイパッド部２１につながる部分のｘ方向の寸法ｗ１’は、第２ダイパッド部２１のｘ方向の寸法ｗ２’の１/２以上である。したがって、第２ダイパッド部２１の安定性が高い。

　また、本実施形態によると、主面側凹部１３１ａの深さは、第１接続部１３の厚さの４０％以上６０％以下である。これにより、薄肉部の剛性を低下させ、かつ、第１ダイパッド部１１の安定性を確保できる。また、主面側凹部２３１ａの深さは、第２接続部２３の厚さの４０％以上６０％以下である。これにより、薄肉部の剛性を低下させ、かつ、第２ダイパッド部２１の安定性を確保できる。

　また、本実施形態によると、主面側凹部１３１ａの幅の寸法ｗ３は、第１接続部１３のｙ方向の寸法ｗ４の１/５以下である。これにより、第１ワイヤ６１を接合するための肉厚部を確保できる。また、主面側凹部２３１ａの幅の寸法ｗ３’は、第２接続部２３のｙ方向の寸法ｗ４’の１/５以下である。これにより、第２ワイヤ６２を接合するための肉厚部を確保できる。

　図１６～図２０は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

＜第２実施形態＞
　図１６および図１７は、本開示の第２実施形態に係る半導体装置Ａ２０を説明するための図である。図１６は、半導体装置Ａ２０を示す平面図であり、図２に対応する図である。図１６においては、理解の便宜上、封止樹脂７０を透過して、封止樹脂７０の外形を想像線（二点鎖線）で示している。図１７は、図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図であり、図７に対応する図である。本実施形態の半導体装置Ａ２０は、主面側凹部１３１ａ，２３１ａに代えて裏面側凹部１３２ａ，２３２ａを備えている点で、第１実施形態と異なっている。

　本実施形態では、第１接続部１３は、複数の主面側凹部１３１ａを備えておらず、代わりに、複数の裏面側凹部１３２ａを備えている。複数の裏面側凹部１３２ａは、図１７に示すように、裏面１３２からｚ方向に凹んでいる。また、図１６に示すように、複数の裏面側凹部１３２ａのｚ方向視における配置位置、形状、個数、および形成方法は、第１実施形態の半導体装置Ａ１０における複数の主面側凹部１３１ａと同様である。本実施形態では、裏面側凹部１３２ａが本開示の薄肉部の一例である。また、第２接続部２３は、複数の主面側凹部２３１ａを備えておらず、代わりに、複数の裏面側凹部２３２ａを備えている。複数の裏面側凹部２３２ａは、裏面２３２からｚ方向に凹んでいる。また、図１６に示すように、複数の裏面側凹部２３２ａのｚ方向視における配置位置、形状、個数、および形成方法は、第１実施形態の半導体装置Ａ１０における複数の主面側凹部２３１ａと同様である。本実施形態では、裏面側凹部２３２ａが本開示の薄肉部の一例である。

　本実施形態によると、第１リード１０の第１接続部１３は、裏面側凹部１３２ａが形成されており、厚肉部１３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、制御素子４１の電極４１１に接合された第１ワイヤ６１、絶縁素子５０の低電圧電極５３に接合された第３ワイヤ６３、および、絶縁素子５０の高電圧電極５４に接合された第４ワイヤ６４のボールボンドの形状安定性を向上できる。また、第２リード２０の第２接続部２３は、裏面側凹部２３２ａが形成されており、厚肉部２３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、駆動素子４２の電極４２１に接合された第２ワイヤ６２のボールボンドの形状安定性を向上できる。また、裏面側凹部１３２ａおよび裏面側凹部２３２ａは、第１接続部１３および第２接続部２３と封止樹脂７０との密着性を向上させる機能を有する。

＜第３実施形態＞
　図１８は、本開示の第３実施形態に係る半導体装置Ａ３０を説明するための図である。図１８は、半導体装置Ａ３０を示す断面図であり、図７に対応する図である。本実施形態の半導体装置Ａ３０は、さらに裏面側凹部１３２ａ，２３２ａを備えている点で、第１実施形態と異なっている。

　本実施形態では、第１接続部１３は、複数の主面側凹部１３１ａに加えて、複数の裏面側凹部１３２ａを備えている。複数の裏面側凹部１３２ａは、第２実施形態に係る複数の裏面側凹部１３２ａと同様であり、図１８に示すように、裏面１３２からｚ方向に凹んでいる。また、複数の裏面側凹部１３２ａのｚ方向視における配置位置、形状、個数、および形成方法は、複数の主面側凹部１３１ａと同様である。本実施形態では、主面側凹部１３１ａおよび裏面側凹部１３２ａの深さ（ｚ方向の寸法）は、それぞれ、第１接続部１３の厚さ（ｚ方向の寸法）の１/４程度である。本実施形態では、主面側凹部１３１ａと裏面側凹部１３２ａとに挟まれた部分が本開示の薄肉部の一例である。したがって、薄肉部のｚ方向の寸法は、厚肉部１３ｂのｚ方向の寸法の半分程度である。なお、主面側凹部１３１ａおよび裏面側凹部１３２ａの深さは限定されない。また、第２接続部２３は、複数の主面側凹部２３１ａに加えて、複数の裏面側凹部２３２ａを備えている。複数の裏面側凹部２３２ａは、第２実施形態に係る複数の裏面側凹部２３２ａと同様であり、裏面２３２からｚ方向に凹んでいる。また、複数の裏面側凹部２３２ａのｚ方向視における配置位置、形状、個数、および形成方法は、複数の主面側凹部２３１ａと同様である。本実施形態では、主面側凹部２３１ａおよび裏面側凹部２３２ａの深さ（ｚ方向の寸法）は、それぞれ、第２接続部２３の厚さ（ｚ方向の寸法）の１/４程度である。本実施形態では、主面側凹部２３１ａと裏面側凹部２３２ａとに挟まれた部分が本開示の薄肉部の一例である。したがって、薄肉部のｚ方向の寸法は、厚肉部２３ｂのｚ方向の寸法の半分程度である。なお、主面側凹部２３１ａおよび裏面側凹部２３２ａの深さは限定されない。

　本実施形態によると、第１リード１０の第１接続部１３は、主面側凹部１３１ａおよび裏面側凹部１３２ａが形成されており、厚肉部１３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、制御素子４１の電極４１１に接合された第１ワイヤ６１、絶縁素子５０の低電圧電極５３に接合された第３ワイヤ６３、および、絶縁素子５０の高電圧電極５４に接合された第４ワイヤ６４のボールボンドの形状安定性を向上できる。また、第２リード２０の第２接続部２３は、主面側凹部２３１ａおよび裏面側凹部２３２ａが形成されており、厚肉部２３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、駆動素子４２の電極４２１に接合された第２ワイヤ６２のボールボンドの形状安定性を向上できる。また、主面側凹部１３１ａ，２３１ａおよび裏面側凹部１３２ａ，２３２ａは、第１接続部１３および第２接続部２３と封止樹脂７０との密着性を向上させる機能を有する。また、主面側凹部１３１ａ，２３１ａは、接合層４９が広がりすぎることを防止する機能も有する。

　なお、本実施形態では、主面側凹部１３１ａと裏面側凹部１３２ａ、および、主面側凹部２３１ａと裏面側凹部２３２ａが、ｚ方向視における配置位置、形状、および個数が同様である場合について説明したが、これに限られず、異なっていてもよい。

＜第４実施形態＞
　図１９は、本開示の第４実施形態に係る半導体装置Ａ４０を説明するための図である。図１９は、半導体装置Ａ４０を示す平面図であり、図２に対応する図である。図１９においては、理解の便宜上、封止樹脂７０を透過して、封止樹脂７０の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ４０は、主面側凹部１３１ａ，２３１ａの形状が、第１実施形態と異なっている。

　本実施形態では、主面側凹部１３１ａは、１個であり、第１接続部１３のｘ方向の全体にわたって延びている。主面側凹部１３１ａの配置位置、深さ、幅、および形成方法は、第１実施形態に係る主面側凹部１３１ａと同様である。また、主面側凹部２３１ａは、１個であり、第２接続部２３のｘ方向の全体にわたって延びている。主面側凹部２３１ａの配置位置、深さ、幅、および形成方法は、第１実施形態に係る主面側凹部２３１ａと同様である。

　本実施形態においても、第１リード１０の第１接続部１３は、主面側凹部１３１ａが形成されており、厚肉部１３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、制御素子４１の電極４１１に接合された第１ワイヤ６１、絶縁素子５０の低電圧電極５３に接合された第３ワイヤ６３、および、絶縁素子５０の高電圧電極５４に接合された第４ワイヤ６４のボールボンドの形状安定性を向上できる。また、第２リード２０の第２接続部２３は、主面側凹部２３１ａが形成されており、厚肉部２３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、駆動素子４２の電極４２１に接合された第２ワイヤ６２のボールボンドの形状安定性を向上できる。さらに、本実施形態によると、主面側凹部１３１ａが第１接続部１３のｘ方向の全体にわたって延びているので、薄肉部の剛性をより低下できる。したがって、第１ダイパッド部１１の変位がより緩和され、ボールボンドの形状安定性をより向上できる。また、主面側凹部２３１ａが第２接続部２３のｘ方向の全体にわたって延びているので、薄肉部の剛性をより低下できる。したがって、第２ダイパッド部２１の変位がより緩和され、ボールボンドの形状安定性をより向上できる。

＜第５実施形態＞
　図２０は、本開示の第５実施形態に係る半導体装置Ａ５０を説明するための図である。図２０は、半導体装置Ａ５０を示す平面図であり、図２に対応する図である。図２０においては、理解の便宜上、封止樹脂７０を透過して、封止樹脂７０の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ５０は、主面側凹部１３１ａ，２３１ａの形状が、第１実施形態と異なっている。

　本実施形態では、主面側凹部１３１ａは、２個であり、それぞれが第１接続部１３のｘ方向の全体にわたって延びている。２個の主面側凹部１３１ａは、ｙ方向に並んで配置されている。各主面側凹部１３１ａの幅は、第１実施形態に係る主面側凹部１３１ａの１/２程度である。主面側凹部１３１ａの配置位置、深さ、および形成方法は、第１実施形態に係る主面側凹部１３１ａと同様である。また、主面側凹部２３１ａは、２個であり、それぞれが第１接続部１３のｘ方向の全体にわたって延びている。２個の主面側凹部２３１ａは、ｙ方向に並んで配置されている。各主面側凹部２３１ａの幅は、第１実施形態に係る主面側凹部２３１ａの１/２程度である。主面側凹部２３１ａの配置位置、深さ、および形成方法は、第１実施形態に係る主面側凹部２３１ａと同様である。

　本実施形態においても、第１リード１０の第１接続部１３は、主面側凹部１３１ａが形成されており、厚肉部１３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、制御素子４１の電極４１１に接合された第１ワイヤ６１、絶縁素子５０の低電圧電極５３に接合された第３ワイヤ６３、および、絶縁素子５０の高電圧電極５４に接合された第４ワイヤ６４のボールボンドの形状安定性を向上できる。また、第２リード２０の第２接続部２３は、主面側凹部２３１ａが形成されており、厚肉部２３ｂよりｚ方向寸法が小さい薄肉部を含んでいる。したがって、駆動素子４２の電極４２１に接合された第２ワイヤ６２のボールボンドの形状安定性を向上できる。さらに、本実施形態によると、２個の主面側凹部１３１ａが第１接続部１３のｘ方向の全体にわたって延びているので、薄肉部の剛性をより低下できる。したがって、第１ダイパッド部１１の変位がより緩和され、ボールボンドの形状安定性をより向上できる。また、２個の主面側凹部２３１ａが第２接続部２３のｘ方向の全体にわたって延びているので、薄肉部の剛性をより低下できる。したがって、第２ダイパッド部２１の変位がより緩和され、ボールボンドの形状安定性をより向上できる。なお、主面側凹部１３１ａおよび主面側凹部２３１ａの個数は、３個以上であってもよい。

　本開示に係る半導体装置は、先述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。

付記１．
　第１リードを含む導電支持部材と、
　前記第１リードに搭載された第１半導体素子と、
　前記導電支持部材の少なくとも一部、および、前記第１半導体素子を覆う封止樹脂と、
を備え、
　前記第１リードは、第１ダイパッド部と、この第１ダイパッド部につながる第１接続部と、この第１接続部につながる第１端子部とを備えており、
　前記第１半導体素子は前記第１ダイパッド部の主面に搭載されており
　前記第１接続部は、前記第１ダイパッド部の厚さ方向、および、この厚さ方向に直交する第１方向の双方に直交する第２方向において、前記第１ダイパッド部と前記第１端子部との間に配置されており、かつ、前記封止樹脂に覆われており、
　前記第１接続部は、その全体が前記封止樹脂から露出しており、
　前記第１接続部は、厚肉部と、前記厚さ方向の寸法が前記厚肉部より小さい少なくとも１つの薄肉部とを含んでいる、半導体装置。
付記２．
　前記少なくとも１つの薄肉部は、前記第１方向に沿って長状に延びている、付記１に記載の半導体装置。
付記３．
　前記第１接続部は、前記第１方向に互いに離間する第１縁および第２縁を有しており、前記少なくとも１つの薄肉部は、前記第１縁から前記第２縁まで延びている、付記２に記載の半導体装置。
付記４．
　前記少なくとも１つの薄肉部は、第１薄肉部および第２薄肉部を含んでおり、前記第１薄肉部と前記第２薄肉部とは、前記第１方向に沿って配置されている、付記２に記載の半導体装置。
付記５．
　前記少なくとも１つの薄肉部は、前記第１ダイパッド部に接している、付記２ないし４のいずれかに記載の半導体装置。
付記６．
　前記少なくとも１つの薄肉部の前記第２方向の寸法は、前記第１接続部の前記第２方向の寸法の１/５以下である、付記１ないし５のいずれかに記載の半導体装置。
付記７．
　前記少なくとも１つの薄肉部の前記厚さ方向の寸法は、前記厚肉部の前記厚さ方向の寸法の４０％以上６０％以下である、付記１ないし６のいずれかに記載の半導体装置。
付記８．
　前記第１接続部の前記第１ダイパッド部との接続部分の前記第１方向の寸法は、前記第１ダイパッド部の前記第１方向の寸法の１/２以上である、付記１ないし７のいずれかに記載の半導体装置。
付記９．
　前記第１接続部は、前記第１ダイパッド部の前記主面と同じ側を向く接続部主面と、前記接続部主面とは反対側の接続部裏面とを備えている、付記１ないし８のいずれかに記載の半導体装置。
付記１０．
　前記第１接続部は、前記接続部主面から前記厚さ方向に凹む主面側凹部を備え、
　前記少なくとも１つの薄肉部は、前記接続部裏面と前記主面側凹部とに挟まれた部分により形成される、付記９に記載の半導体装置。
付記１１．
　前記第１接続部は、前記接続部裏面から前記厚さ方向に凹む裏面側凹部を備え、
　前記少なくとも１つの薄肉部は、前記接続部主面と前記裏面側凹部とに挟まれた部分により形成される、付記９に記載の半導体装置。
付記１２．
　前記第１接続部は、前記接続部主面から前記厚さ方向に凹む主面側凹部と、前記接続部裏面から前記厚さ方向に凹む裏面側凹部と、を備え、
　前記少なくとも１つの薄肉部は、前記主面側凹部と前記裏面側凹部とに挟まれた部分により形成される、付記９に記載の半導体装置。
付記１３．
　前記第１半導体素子に接続された第１端および前記第１接続部に接続された第２端を有するワイヤをさらに備え、
　前記ワイヤは、前記少なくとも１つの薄肉部から離間した位置で前記第１接続部に接続されている、付記１ないし１２のいずれかに記載の半導体装置。
付記１４．
　第２半導体素子をさらに備え、
　前記導電支持部材は、前記第２半導体素子が搭載され、かつ、前記第１ダイパッド部とは電位が異なる第２ダイパッド部を備える第２リードをさらに含む、付記１ないし１３のいずれかに記載の半導体装置。
付記１５．
　前記第１ダイパッド部に搭載された第３半導体素子をさらに備え、
　前記第１半導体素子は、制御素子であり、
　前記第３半導体素子は、前記制御素子に導通する絶縁素子であり、
　前記第２半導体素子は、前記絶縁素子に導通する駆動素子である、付記１４に記載の半導体装置。
付記１６．
　前記第１ダイパッド部および前記第２ダイパッド部は、前記第１方向に互いに離間配置され、
　前記第２リードは、前記第２ダイパッド部につながる第２接続部と、この第２接続部につながる第２端子部とを備えており、
　前記第２接続部は、前記第２方向において、前記第２ダイパッド部と前記第２端子部との間に配置されており、かつ、前記封止樹脂に覆われており、
　前記第２方向において、前記第２端子部は、前記第１ダイパッド部および前記第２ダイパッド部を基準として、前記第１端子部とは反対側に配置されており、
　前記第２接続部は、その全体が前記封止樹脂から露出しており、
　前記導電支持部材は、前記第１方向に沿って配列され、かつ、前記第１半導体素子に導通する複数の入力側リードと、前記第１方向に沿って配列され、かつ、前記第２半導体素子に導通する複数の出力側リードと、をさらに含み、
　前記封止樹脂は、前記第２方向において互いに離間した第１側面および第２側面を有し、
　前記複数の入力側リードおよび前記第１端子部は、前記第１側面から前記封止樹脂の外部に突出しており、
　前記複数の出力側リードおよび前記第２端子部は、前記第２側面から前記封止樹脂の外部に突出している、付記１４または１５に記載の半導体装置。
付記１７．
　前記導電支持部材は、Ｃｕを含む合金からなる、付記１ないし１６のいずれかに記載の半導体装置。
付記１８．
　前記封止樹脂は、電気絶縁性を有するエポキシ樹脂からなる、付記１ないし１７のいずれかに記載の半導体装置。

Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０：半導体装置
１：導電支持部材            １０：第１リード
１１：第１ダイパッド部             １１１：主面
１１２：裏面         １１３：凹部
１２：第１端子部            １３：第１接続部
１３１：主面         １３１ａ：主面側凹部
１３２：裏面         １３２ａ：裏面側凹部
１３５：貫通孔              １３ｂ：厚肉部
２０：第２リード            ２１：第２ダイパッド部
２１１：主面         ２１２：裏面
２２：第２端子部            ２３：第２接続部
２３１：主面         ２３１ａ：主面側凹部
２３２：裏面         ２３２ａ：裏面側凹部
２３５：貫通孔              ２３ｂ：厚肉部
３１：第３リード            ３１１：第３パッド部
３１１ａ：貫通孔            ３１２：第３端子部
３２：第４リード            ３２１：第４パッド部
３２１ａ：貫通孔            ３２２：第４端子部
３３：第５リード            ３３１：第５パッド部
３３１ａ：貫通孔            ３３２：第５端子部
３４：第６リード            ３４１：第６パッド部
３４１ａ：貫通孔            ３４２：第６端子部
４１：制御素子              ４１１：電極
４２：駆動素子              ４２１：電極
４９：接合層         ５０：絶縁素子
５３：低電圧電極            ５４：高電圧電極
６１，６１ａ：第１ワイヤ           ６２，６２ａ：第２ワイヤ
６３：第３ワイヤ            ６４：第４ワイヤ
７０：封止樹脂              ７１：第１側面
７２：第２側面              ７３：第３側面
７３１：上部領域            ７３２：下部領域
７３３：中間領域            ７４：第４側面
７４１：上部領域            ７４２：下部領域
７４３：中間領域            ７５：第１ゲート痕
７６：第２ゲート痕          ８０：リードフレーム
８０Ａ：主面         ８０Ｂ：裏面
８１：フレーム              ８２１：第１タイバー
８２２：第２タイバー        ８３：ダムバー
８３１：切欠部              ８８：キャビティ

Claims

　第１リードを含む導電支持部材と、
　前記第１リードに搭載された第１半導体素子と、
　前記導電支持部材の少なくとも一部、および、前記第１半導体素子を覆う封止樹脂と、
を備え、
　前記第１リードは、第１ダイパッド部と、この第１ダイパッド部につながる第１接続部と、この第１接続部につながる第１端子部とを備えており、
　前記第１半導体素子は前記第１ダイパッド部の主面に搭載されており、
　前記第１接続部は、前記第１ダイパッド部の厚さ方向、および、この厚さ方向に直交する第１方向の双方に直交する第２方向において、前記第１ダイパッド部と前記第１端子部との間に配置されており、かつ、前記封止樹脂に覆われており、
　前記第１端子部は、その全体が前記封止樹脂から露出しており、
　前記第１接続部は、厚肉部と、前記厚さ方向の寸法が前記厚肉部より小さい少なくとも１つの薄肉部とを含んでいる、半導体装置。
　前記少なくとも１つの薄肉部は、前記第１方向に沿って長状に延びている、請求項１に記載の半導体装置。
　前記第１接続部は、前記第１方向に互いに離間する第１縁および第２縁を有しており、前記少なくとも１つの薄肉部は、前記第１縁から前記第２縁まで延びている、請求項２に記載の半導体装置。
　前記少なくとも１つの薄肉部は、第１薄肉部および第２薄肉部を含んでおり、前記第１薄肉部と前記第２薄肉部とは、前記第１方向に沿って配置されている、請求項２に記載の半導体装置。
　前記少なくとも１つの薄肉部は、前記第１ダイパッド部に接している、請求項２ないし４のいずれかに記載の半導体装置。
　前記少なくとも１つの薄肉部の前記第２方向の寸法は、前記第１接続部の前記第２方向の寸法の１/５以下である、請求項１ないし５のいずれかに記載の半導体装置。
　前記少なくとも１つの薄肉部の前記厚さ方向の寸法は、前記厚肉部の前記厚さ方向の寸法の４０％以上６０％以下である、請求項１ないし６のいずれかに記載の半導体装置。
　前記第１接続部と前記第１ダイパッド部との接続部分の前記第１方向の寸法は、前記第１ダイパッド部の前記第１方向の寸法の１/２以上である、請求項１ないし７のいずれかに記載の半導体装置。
　前記第１接続部は、前記第１ダイパッド部の前記主面と同じ側を向く接続部主面と、前記接続部主面とは反対側の接続部裏面とを備えている、請求項１ないし８のいずれかに記載の半導体装置。
　前記第１接続部は、前記接続部主面から前記厚さ方向に凹む主面側凹部を備え、
　前記少なくとも１つの薄肉部は、前記接続部裏面と前記主面側凹部とに挟まれた部分により形成される、請求項９に記載の半導体装置。
　前記第１接続部は、前記接続部裏面から前記厚さ方向に凹む裏面側凹部を備え、
　前記少なくとも１つの薄肉部は、前記接続部主面と前記裏面側凹部とに挟まれた部分により形成される、請求項９に記載の半導体装置。
　前記第１接続部は、前記接続部主面から前記厚さ方向に凹む主面側凹部と、前記接続部裏面から前記厚さ方向に凹む裏面側凹部と、を備え、
　前記少なくとも１つの薄肉部は、前記主面側凹部と前記裏面側凹部とに挟まれた部分により形成される、請求項９に記載の半導体装置。
　前記第１半導体素子に接続された第１端および前記第１接続部に接続された第２端を有するワイヤをさらに備え、
　前記ワイヤの前記第２端は、前記少なくとも１つの薄肉部から離間した位置で前記第１接続部に接続されている、請求項１ないし１２のいずれかに記載の半導体装置。
　第２半導体素子をさらに備え、
　前記導電支持部材は、前記第２半導体素子が搭載され、かつ、前記第１ダイパッド部とは電位が異なる第２ダイパッド部を備える第２リードをさらに含む、請求項１ないし１３のいずれかに記載の半導体装置。
　前記第１ダイパッド部に搭載された第３半導体素子をさらに備え、
　前記第１半導体素子は、制御素子であり、
　前記第３半導体素子は、前記制御素子に導通する絶縁素子であり、
　前記第２半導体素子は、前記絶縁素子に導通する駆動素子である、請求項１４に記載の半導体装置。
　前記第１ダイパッド部および前記第２ダイパッド部は、前記第１方向に互いに離間配置され、
　前記第２リードは、前記第２ダイパッド部につながる第２接続部と、この第２接続部につながる第２端子部とを備えており、
　前記第２接続部は、前記第２方向において、前記第２ダイパッド部と前記第２端子部との間に配置されており、かつ、前記封止樹脂に覆われており、
　前記第２方向において、前記第２端子部は、前記第１ダイパッド部および前記第２ダイパッド部を基準として、前記第１端子部とは反対側に配置されており、
　前記第２端子部は、その全体が前記封止樹脂から露出しており、
　前記導電支持部材は、前記第１方向に沿って配列され、かつ、前記第１半導体素子に導通する複数の入力側リードと、前記第１方向に沿って配列され、かつ、前記第２半導体素子に導通する複数の出力側リードと、をさらに含み、
　前記封止樹脂は、前記第２方向に互いに離間した第１側面および第２側面を有し、
　前記複数の入力側リードおよび前記第１端子部は、前記第１側面から前記封止樹脂の外部に突出しており、
　前記複数の出力側リードおよび前記第２端子部は、前記第２側面から前記封止樹脂の外部に突出している、請求項１４または１５に記載の半導体装置。
　前記導電支持部材は、Ｃｕを含む合金からなる、請求項１ないし１６のいずれかに記載の半導体装置。
　前記封止樹脂は、電気絶縁性を有するエポキシ樹脂からなる、請求項１ないし１７のいずれかに記載の半導体装置。