JP2022066326A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022066326A JP2022066326A JP2022031308A JP2022031308A JP2022066326A JP 2022066326 A JP2022066326 A JP 2022066326A JP 2022031308 A JP2022031308 A JP 2022031308A JP 2022031308 A JP2022031308 A JP 2022031308A JP 2022066326 A JP2022066326 A JP 2022066326A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- die pad
- semiconductor device
- support
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 229920005989 resin Polymers 0.000 claims description 163
- 239000011347 resin Substances 0.000 claims description 163
- 238000007789 sealing Methods 0.000 claims description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 11
- 238000010168 coupling process Methods 0.000 abstract description 11
- 238000005859 coupling reaction Methods 0.000 abstract description 11
- 238000005452 bending Methods 0.000 abstract 4
- 238000007747 plating Methods 0.000 description 41
- 238000004519 manufacturing process Methods 0.000 description 7
- 241000272168 Laridae Species 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
図1~図12に基づき、本発明の第1実施形態にかかる半導体装置A1について説明する。説明の便宜上、平面図の上下方向を第1方向X、第1方向Xに対して直角である平面図の左右方向を第2方向Yとそれぞれ定義する。第1方向Xおよび第2方向Yは、ともに半導体装置A1の厚さ方向に対して直角である。
いる。前記誘電体層により、前記送信側インダクタと前記受信側インダクタとは、電気的に絶縁されている。
図15および図16に基づき、本発明の第2実施形態にかかる半導体装置A2について説明する。
図17および図18に基づき、本発明の第3実施形態にかかる半導体装置A3について説明する。
11:半導体素子
111:制御素子
111a:パッド
112:駆動素子
112a:パッド
12:絶縁素子
12a:パッド
2:ダイパッド
21:第1ダイパッド
211:第1ダイパッド上面
212:第1ダイパッド下面
213:貫通孔
22:第2ダイパッド
221:第2ダイパッド上面
222:第2ダイパッド下面
3:第1端子
31:第1中間端子
311:リード部
312:パッド部
32:第1側端子
321:リード部
322:パッド部
4:第2端子
41:第2中間端子
411:リード部
412:パッド部
42:第2側端子
421:リード部
422:パッド部
423:突起部
5:支持端子
51:第1支持端子
511:リード部
512:パッド部
513:突起部
52:第2支持端子
521:リード部
522:パッド部
524:連結部
6:封止樹脂
61:樹脂上面
62:樹脂下面
63:樹脂第1側面
631:樹脂第1側面上部
632:樹脂第1側面中央部
633:樹脂第1側面下部
64:樹脂第2側面
641:樹脂第2側面上部
642:樹脂第2側面中央部
643:樹脂第2側面下部
71:ボンディングワイヤ
711:第1ボンディングワイヤ
712:第2ボンディングワイヤ
712a:第1ボンディング部
712b:第2ボンディング部
713:第3ボンディングワイヤ
713a:第1ボンディング部
713b:第2ボンディング部
714:第4ボンディングワイヤ
72:内装めっき層
73:外装めっき層
80:導電支持部材
81:リード
811:外枠
812:アイランド部
812a:第1アイランド部
812b:第2アイランド部
813:第1リード
813a:第1中間リード
813b:第1側リード
814:第2リード
814a:第2中間リード
814b:第2側リード
815:支持リード
815a:第1支持リード
815b:第2支持リード
816:ダムバー
871:ワイヤ
88:キャピラリ
X:第1方向
Y:第2方向
N:直線
Claims (15)
- 第1ダイパッドを含む第1リードと、
第1方向において前記第1ダイパッドから離れた第2ダイパッドを含む第2リードと、
平面視において前記第1方向に対して直交する第2方向に延びる第1縁と、平面視において前記第1方向に延びる第2縁と、を有するとともに、前記第1ダイパッドに搭載された第1半導体素子と、
前記第1ダイパッドに搭載された絶縁素子と、
平面視において前記第2方向に延びる第3縁と、平面視において前記第1方向に延びる第4縁と、を有するとともに、前記第2ダイパッドに搭載された第2半導体素子と、
前記絶縁素子と前記第1半導体素子とに接続された複数の第1ワイヤと、
前記絶縁素子と前記第2半導体素子とに接続された複数の第2ワイヤと、を備え、
前記第1リードは、各々が前記第1方向に延びる第1区間を有し、かつ前記第1ダイパッドの前記第2方向の両側につながる2つの第1支持端子と、前記第1方向において前記第1ダイパッドを基準として前記第2ダイパッドとは反対側において前記2つの第1支持端子の各々の前記第1区間の間に位置し、かつ前記第1ダイパッドから離れた複数の第1中間端子と、を含み、
前記2つの第1支持端子の各々は、平面視において前記第1区間から屈曲して前記第1ダイパッドに至る第1連結縁および第2連結縁を有し、
平面視において、前記第2連結縁は、前記第1連結縁を基準として前記複数の第1中間端子が位置する側とは反対側に位置しており、
前記第2連結縁が屈曲する向きは、前記第1連結縁が屈曲する向きに等しく、
前記第2リードは、各々が前記第1方向に延びる第2区間を有し、かつ前記第2ダイパッドの前記第2方向の両側につながる2つの第2支持端子と、前記第1方向において前記第2ダイパッドを基準として前記第1ダイパッドとは反対側において前記2つの第2支持端子の各々の前記第2区間の間に位置し、かつ前記第2ダイパッドから離れた複数の第2中間端子と、を含み、
前記2つの第2支持端子の各々は、平面視において前記第2区間から屈曲して前記第2ダイパッドに至る第3連結縁および第4連結縁を有し、
平面視において、前記第4連結縁は、前記第3連結縁を基準として前記複数の第2中間端子が位置する側とは反対側に位置しており、
前記第4連結縁が屈曲する向きは、前記第3連結縁が屈曲する向きに等しく、
前記第1半導体素子と前記第1リードとに接続されるとともに、平面視において前記第2縁を交差する複数の第3ワイヤと、
前記第1半導体素子と前記複数の第1中間端子とに接続されるとともに、平面視において前記第1縁を交差する複数の第4ワイヤと、
前記第2半導体素子と前記第2リードとに接続されるとともに、各々が平面視において前記第3縁および前記第4縁のいずれかを交差する複数の第5ワイヤと、をさらに備える、半導体装置。 - 前記複数の第1中間端子の前記第2方向の両側に位置し、かつ前記2つの第1支持端子の前記第1区間の各々の間に位置する2つの第1側端子をさらに備え、
平面視において、前記第1ダイパッドから最も離れた前記2つの第1側端子の各々の端縁と、前記第1ダイパッドから最も離れた前記複数の第1中間端子の各々の端縁と、はいずれも前記第2方向に延びる一直線上に配置されており、
前記2つの第1側端子の各々の前記端縁は、外部に露出している、請求項1に記載の半導体装置。 - 前記第1半導体素子と前記2つの第1側端子のいずれかとに接続された第6ワイヤをさらに備える、請求項2に記載の半導体装置。
- 前記複数の第3ワイヤは、前記2つの第1支持端子に接続されている、請求項1ないし3のいずれかに記載の半導体装置。
- 前記複数の第5ワイヤのうち平面視において前記第4縁を交差するものは、前記2つの第2支持端子に接続されている、請求項1ないし4のいずれかに記載の半導体装置。
- 前記複数の第5ワイヤのうち平面視において前記第3縁を交差するものは、前記複数の第2中間端子に接続されている、請求項5に記載の半導体装置。
- 前記第1ダイパッドと、前記第2ダイパッドと、は同一平面上に配置されている、請求項1ないし6のいずれかに記載の半導体装置。
- 前記絶縁素子につながる前記複数の第1ワイヤの各々の一端と、前記絶縁素子につながる前記複数の第2ワイヤの各々の一端と、はいずれも円盤状の部分を含む第1ボンディング部をなし、
前記第1半導体素子につながる前記複数の第1ワイヤの各々の他端と、前記第2半導体素子につながる前記複数の第2ワイヤの各々の他端と、はいずれもテーパ状の部分を含む第2ボンディング部をなす、請求項1ないし7のいずれかに記載の半導体装置。 - 前記第1半導体素子、前記第2半導体素子および前記絶縁素子を覆う封止樹脂をさらに備える、請求項1ないし8のいずれかに記載の半導体装置。
- 前記2つの第1支持端子の各々と、前記複数の第1中間端子の各々と、前記2つの第2支持端子の各々と、前記複数の第2中間端子の各々と、はいずれも前記封止樹脂から突出する部分を含む、請求項9に記載の半導体装置。
- 前記第2方向に視て、前記2つの第1支持端子の各々は、前記複数の第1中間端子の各々に重なるように屈曲している、請求項10に記載の半導体装置。
- 前記第2方向に視て、前記2つの第2支持端子の各々は、前記複数の第2中間端子の各々に重なるように屈曲している、請求項11に記載の半導体装置。
- 前記第1ダイパッドには、複数の貫通孔が設けられている、請求項9ないし12のいずれかに記載の半導体装置。
- 前記複数の貫通孔の各々は、所定の方向に延びる長孔である、請求項13に記載の半導体装置。
- 前記第1リードおよび前記第2リードの各々の組成は、銅を含む、請求項1ないし14のいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022031308A JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
JP2023206518A JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020102067A JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
JP2022031308A JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020102067A Division JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023206518A Division JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022066326A true JP2022066326A (ja) | 2022-04-28 |
JP7399995B2 JP7399995B2 (ja) | 2023-12-18 |
Family
ID=72666049
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020102067A Active JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
JP2022031308A Active JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
JP2023206518A Pending JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020102067A Active JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023206518A Pending JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP7035117B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022138067A1 (ja) * | 2020-12-25 | 2022-06-30 | ||
WO2023095745A1 (ja) * | 2021-11-25 | 2023-06-01 | ローム株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012227517A (ja) * | 2011-04-01 | 2012-11-15 | Rohm Co Ltd | 温度検出装置、温度検出回路およびパワー半導体モジュール |
JP2012257421A (ja) * | 2011-06-10 | 2012-12-27 | Rohm Co Ltd | 信号伝達装置及びこれを用いたモータ駆動装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62252947A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 半導体装置 |
JP2708320B2 (ja) * | 1992-04-17 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置及びその製造方法 |
JPH0870087A (ja) * | 1994-08-26 | 1996-03-12 | Ricoh Co Ltd | リードフレーム |
JP2004303861A (ja) * | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010118400A (ja) * | 2008-11-11 | 2010-05-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP5514134B2 (ja) * | 2011-02-14 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5714455B2 (ja) | 2011-08-31 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP6129659B2 (ja) * | 2013-06-25 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2020
- 2020-06-12 JP JP2020102067A patent/JP7035117B2/ja active Active
-
2022
- 2022-03-01 JP JP2022031308A patent/JP7399995B2/ja active Active
-
2023
- 2023-12-06 JP JP2023206518A patent/JP2024020625A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012227517A (ja) * | 2011-04-01 | 2012-11-15 | Rohm Co Ltd | 温度検出装置、温度検出回路およびパワー半導体モジュール |
JP2012257421A (ja) * | 2011-06-10 | 2012-12-27 | Rohm Co Ltd | 信号伝達装置及びこれを用いたモータ駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7399995B2 (ja) | 2023-12-18 |
JP2020167428A (ja) | 2020-10-08 |
JP2024020625A (ja) | 2024-02-14 |
JP7035117B2 (ja) | 2022-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699641B2 (en) | Semiconductor device | |
JP5683600B2 (ja) | 半導体装置およびその製造方法 | |
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP2022066326A (ja) | 半導体装置 | |
US11798870B2 (en) | Semiconductor device | |
JP2007184525A (ja) | 電子機器装置 | |
WO2022054550A1 (ja) | 半導体装置 | |
KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
WO2022145177A1 (ja) | 半導体装置 | |
WO2022130906A1 (ja) | 半導体装置 | |
JP6718540B2 (ja) | 半導体装置 | |
WO2022085394A1 (ja) | 半導体装置 | |
WO2022137996A1 (ja) | 半導体装置 | |
JP4277168B2 (ja) | 樹脂封止型半導体装置及びその製法 | |
WO2022080134A1 (ja) | 半導体装置 | |
WO2023218941A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
WO2022138067A1 (ja) | 半導体装置 | |
US20240030212A1 (en) | Semiconductor device | |
WO2023140042A1 (ja) | 半導体装置 | |
WO2023218959A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
CN212725301U (zh) | 一种封装结构 | |
WO2021220357A1 (ja) | 半導体装置 | |
WO2022070741A1 (ja) | 半導体装置 | |
CN111968967A (zh) | 一种封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7399995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |