JP7035117B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7035117B2 JP7035117B2 JP2020102067A JP2020102067A JP7035117B2 JP 7035117 B2 JP7035117 B2 JP 7035117B2 JP 2020102067 A JP2020102067 A JP 2020102067A JP 2020102067 A JP2020102067 A JP 2020102067A JP 7035117 B2 JP7035117 B2 JP 7035117B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- pad
- semiconductor device
- terminals
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1~図12に基づき、本発明の第1実施形態にかかる半導体装置A1について説明する。説明の便宜上、平面図の上下方向を第1方向X、第1方向Xに対して直角である平面図の左右方向を第2方向Yとそれぞれ定義する。第1方向Xおよび第2方向Yは、ともに半導体装置A1の厚さ方向に対して直角である。
いる。前記誘電体層により、前記送信側インダクタと前記受信側インダクタとは、電気的に絶縁されている。
図15および図16に基づき、本発明の第2実施形態にかかる半導体装置A2について説明する。
図17および図18に基づき、本発明の第3実施形態にかかる半導体装置A3について説明する。
11:半導体素子
111:制御素子
111a:パッド
112:駆動素子
112a:パッド
12:絶縁素子
12a:パッド
2:ダイパッド
21:第1ダイパッド
211:第1ダイパッド上面
212:第1ダイパッド下面
213:貫通孔
22:第2ダイパッド
221:第2ダイパッド上面
222:第2ダイパッド下面
3:第1端子
31:第1中間端子
311:リード部
312:パッド部
32:第1側端子
321:リード部
322:パッド部
4:第2端子
41:第2中間端子
411:リード部
412:パッド部
42:第2側端子
421:リード部
422:パッド部
423:突起部
5:支持端子
51:第1支持端子
511:リード部
512:パッド部
513:突起部
52:第2支持端子
521:リード部
522:パッド部
524:連結部
6:封止樹脂
61:樹脂上面
62:樹脂下面
63:樹脂第1側面
631:樹脂第1側面上部
632:樹脂第1側面中央部
633:樹脂第1側面下部
64:樹脂第2側面
641:樹脂第2側面上部
642:樹脂第2側面中央部
643:樹脂第2側面下部
71:ボンディングワイヤ
711:第1ボンディングワイヤ
712:第2ボンディングワイヤ
712a:第1ボンディング部
712b:第2ボンディング部
713:第3ボンディングワイヤ
713a:第1ボンディング部
713b:第2ボンディング部
714:第4ボンディングワイヤ
72:内装めっき層
73:外装めっき層
80:導電支持部材
81:リードフレーム
811:外枠
812:アイランド部
812a:第1アイランド部
812b:第2アイランド部
813:第1リード
813a:第1中間リード
813b:第1側リード
814:第2リード
814a:第2中間リード
814b:第2側リード
815:支持リード
815a:第1支持リード
815b:第2支持リード
816:ダムバー
871:ワイヤ
88:キャピラリ
X:第1方向
Y:第2方向
N:直線
Claims (13)
- 第1ダイパッドと、
前記第1ダイパッドの厚さ方向に対して直交する方向において、前記第1ダイパッドから所定の間隔で離間した第2ダイパッドと、
前記第1ダイパッドに搭載された第1半導体素子と、
前記第2ダイパッドに搭載された第2半導体素子と、
前記第1ダイパッドに搭載され、かつ前記第1半導体素子と前記第2半導体素子との間に配置されたインダクタ結合型の絶縁素子と、
前記第1半導体素子と前記絶縁素子とをつなぐ第1ワイヤと、
前記絶縁素子と前記第2半導体素子とをつなぐ第2ワイヤと、を備え、
前記第1ダイパッドには、前記厚さ方向と、前記第1ダイパッドから前記第2ダイパッドが離間する方向と、の双方に対して直交する一方向に突出する第1部分が設けられており、
前記第2ダイパッドには、前記一方向に突出する第2部分が設けられており、
前記第1部分が設けられることにより、前記第1ダイパッドに対して前記一方向に設けられたスペースに位置し、かつ、前記第1ダイパッドから前記第2ダイパッドが離間する方向に対して平面視において傾斜した部分を含む傾斜パッドと、
前記第1ダイパッドから前記第2ダイパッドが離間する方向に対して、前記傾斜パッドから延出する傾斜パッド接続リードと、をさらに備え、
前記一方向に対して直交する断面において、前記絶縁素子につながる前記第1ワイヤの一端が前記絶縁素子に対してなす角度は、前記第1半導体素子につながる前記第1ワイヤの他端が前記第1半導体素子に対してなす角度よりも大であり、
前記一方向に対して直交する断面において、前記絶縁素子につながる前記第2ワイヤの一端が前記絶縁素子に対してなす角度は、前記第2半導体素子につながる前記第2ワイヤの他端が前記第2半導体素子に対してなす角度よりも大であり、
前記第1ワイヤが前記第2ワイヤよりも短く、
前記絶縁素子につながる前記第1ワイヤの一端と、前記絶縁素子につながる前記第2ワイヤの一端と、の各々は、円盤状の部分を含む第1ボンディング部をなし、
前記第1半導体素子につながる前記第1ワイヤの他端と、前記第2半導体素子につながる前記第2ワイヤの他端と、の各々は、前記第1ワイヤおよび前記第2ワイヤの各々の直径よりも前記厚さ方向の寸法が小である部分を含む第2ボンディング部をなす、半導体装置。 - 前記第1ダイパッド、前記第1部分および前記第2ダイパッド、はいずれも同一平面上に配置されている、請求項1に記載の半導体装置。
- 前記平面視において、前記第1部分は、前記第1ダイパッドから前記第2ダイパッドが離間する方向と、前記一方向と、の双方に対して傾斜する傾斜部を含む、請求項1または2に記載の半導体装置。
- 前記第1ダイパッドから離間した第1パッド、および前記第2ダイパッドから離間した第2パッドをさらに備え、
前記第1パッドは、前記第1半導体素子に導通しており、
前記第2パッドは、前記第2半導体素子に導通している、請求項1ないし3のいずれかに記載の半導体装置。 - 前記第1パッドにつながる第1リード、および前記第2パッドにつながる第2リードをさらに備え、
前記第1リードは、前記第1ダイパッドから前記第2ダイパッドが離間する方向の一方側に向けて前記第1パッドから延びており、
前記第2リードは、前記第1ダイパッドから前記第2ダイパッドが離間する方向の他方側に向けて前記第2パッドから延びている、請求項4に記載の半導体装置。 - 第3ワイヤおよび第4ワイヤをさらに備え、
前記第3ワイヤは、前記第1半導体素子と、前記第1パッドおよび前記第1部分のいずれかと、をつないでおり、
前記第4ワイヤは、前記第2半導体素子と、前記第2パッドおよび前記第2部分のいずれかと、をつないでいる、請求項4または5に記載の半導体装置。 - 前記一方向に対して直交する断面において、前記第1半導体素子につながる前記第3ワイヤの一端が前記第1半導体素子に対してなす角度は、前記第1パッドにつながる前記第3ワイヤの他端が前記第1パッドに対してなす角度よりも大であり、
前記一方向に対して直交する断面において、前記第2半導体素子につながる前記第4ワイヤの一端が前記第2半導体素子に対してなす角度は、前記第2パッドにつながる前記第4ワイヤの他端が前記第2パッドに対してなす角度よりも大である、請求項6に記載の半導体装置。 - 前記第1ダイパッドには、複数の貫通孔が設けられている、請求項1ないし7のいずれかに記載の半導体装置。
- 前記複数の貫通孔の各々は、所定の方向に延びる長孔である、請求項8に記載の半導体装置。
- 前記複数の貫通孔の各々の幅は、前記第1ダイパッドと前記第2ダイパッドとの離間距離よりも小である、請求項9に記載の半導体装置。
- 前記複数の貫通孔は、前記一方向に沿って配列されている、請求項8ないし10のいずれかに記載の半導体装置。
- 封止樹脂をさらに備え、
前記封止樹脂は、前記第1半導体素子、前記第2半導体素子および前記絶縁素子を覆っている、請求項1ないし11のいずれかに記載の半導体装置。 - 前記第1半導体素子と前記第1ダイパッドとをつなぐ複数のワイヤをさらに備える、請求項1ないし12のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020102067A JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
JP2022031308A JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
JP2023206518A JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020102067A JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019082858A Division JP6718540B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022031308A Division JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020167428A JP2020167428A (ja) | 2020-10-08 |
JP7035117B2 true JP7035117B2 (ja) | 2022-03-14 |
Family
ID=72666049
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020102067A Active JP7035117B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置 |
JP2022031308A Active JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
JP2023206518A Pending JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022031308A Active JP7399995B2 (ja) | 2020-06-12 | 2022-03-01 | 半導体装置 |
JP2023206518A Pending JP2024020625A (ja) | 2020-06-12 | 2023-12-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP7035117B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022138067A1 (ja) * | 2020-12-25 | 2022-06-30 | ||
WO2023095745A1 (ja) * | 2021-11-25 | 2023-06-01 | ローム株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303861A (ja) | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010118400A (ja) | 2008-11-11 | 2010-05-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US20120208324A1 (en) | 2011-02-14 | 2012-08-16 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
JP2012257421A (ja) | 2011-06-10 | 2012-12-27 | Rohm Co Ltd | 信号伝達装置及びこれを用いたモータ駆動装置 |
US20140374890A1 (en) | 2013-06-25 | 2014-12-25 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62252947A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 半導体装置 |
JP2708320B2 (ja) * | 1992-04-17 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置及びその製造方法 |
JPH0870087A (ja) * | 1994-08-26 | 1996-03-12 | Ricoh Co Ltd | リードフレーム |
JP6104512B2 (ja) * | 2011-04-01 | 2017-03-29 | ローム株式会社 | 温度検出装置 |
JP5714455B2 (ja) | 2011-08-31 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
-
2020
- 2020-06-12 JP JP2020102067A patent/JP7035117B2/ja active Active
-
2022
- 2022-03-01 JP JP2022031308A patent/JP7399995B2/ja active Active
-
2023
- 2023-12-06 JP JP2023206518A patent/JP2024020625A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303861A (ja) | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010118400A (ja) | 2008-11-11 | 2010-05-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US20120208324A1 (en) | 2011-02-14 | 2012-08-16 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
JP2012169417A (ja) | 2011-02-14 | 2012-09-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2012257421A (ja) | 2011-06-10 | 2012-12-27 | Rohm Co Ltd | 信号伝達装置及びこれを用いたモータ駆動装置 |
US20140374890A1 (en) | 2013-06-25 | 2014-12-25 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
JP2015008229A (ja) | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7399995B2 (ja) | 2023-12-18 |
JP2022066326A (ja) | 2022-04-28 |
JP2020167428A (ja) | 2020-10-08 |
JP2024020625A (ja) | 2024-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699641B2 (en) | Semiconductor device | |
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP7399995B2 (ja) | 半導体装置 | |
JP5683600B2 (ja) | 半導体装置およびその製造方法 | |
US11798870B2 (en) | Semiconductor device | |
WO2022130906A1 (ja) | 半導体装置 | |
JP6718540B2 (ja) | 半導体装置 | |
US20230402354A1 (en) | Semiconductor device | |
US20240112995A1 (en) | Semiconductor equipment | |
JP4277168B2 (ja) | 樹脂封止型半導体装置及びその製法 | |
WO2022080134A1 (ja) | 半導体装置 | |
WO2022138067A1 (ja) | 半導体装置 | |
WO2023140042A1 (ja) | 半導体装置 | |
US20240030212A1 (en) | Semiconductor device | |
US20240030105A1 (en) | Semiconductor device | |
US20240030109A1 (en) | Semiconductor device | |
WO2022168606A1 (ja) | 半導体装置 | |
WO2023218941A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
US20240234402A9 (en) | Semiconductor device | |
US20240136347A1 (en) | Semiconductor device | |
JP2022129590A (ja) | 電子部品および半導体装置 | |
CN111968967A (zh) | 一种封装结构及封装方法 | |
JP2000133676A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7035117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |