JP2015008229A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015008229A
JP2015008229A JP2013133174A JP2013133174A JP2015008229A JP 2015008229 A JP2015008229 A JP 2015008229A JP 2013133174 A JP2013133174 A JP 2013133174A JP 2013133174 A JP2013133174 A JP 2013133174A JP 2015008229 A JP2015008229 A JP 2015008229A
Authority
JP
Japan
Prior art keywords
chip
pads
semiconductor chip
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013133174A
Other languages
English (en)
Other versions
JP6129659B2 (ja
Inventor
尚徳 山下
Hisanori Yamashita
尚徳 山下
俊範 清原
Toshinori Kiyohara
俊範 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013133174A priority Critical patent/JP6129659B2/ja
Priority to EP14170909.7A priority patent/EP2822031A3/en
Priority to US14/304,949 priority patent/US9754865B2/en
Priority to KR20140075826A priority patent/KR20150000831A/ko
Priority to CN201410286956.2A priority patent/CN104253102B/zh
Publication of JP2015008229A publication Critical patent/JP2015008229A/ja
Priority to HK15105948.5A priority patent/HK1205357A1/xx
Application granted granted Critical
Publication of JP6129659B2 publication Critical patent/JP6129659B2/ja
Priority to US15/662,058 priority patent/US20170323848A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H01L2224/78705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the capillary or wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】半導体チップ１１と半導体チップ２１を有するＳＯＰ１において、チップ間のワイヤ接続で、ワイヤ群６のうちワイヤ群７に最も近接するワイヤ６ａとワイヤ群７のうちワイヤ群６に最も近接するワイヤ７ａとのワイヤ間距離Ｌは、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きいことにより、絶縁耐圧を確保することができる。これにより、ＳＯＰ１の信頼性の向上を図ることができる。
【選択図】図１

Description

本発明は、半導体装置およびその製造技術に関し、例えば複数の半導体チップを１パッケージ化した半導体装置に適用して有効な技術に関するものである。
渦巻状の導電パターンからなるインダクタが形成された半導体チップを備える半導体装置の構造が、例えば特開２００９−３０２４１８号公報（特許文献１）に開示されている。
特開２００９−３０２４１８号公報
例えば、モータなどの制御において、入力される電気信号の電位が互いに異なる２つの回路間で電気信号を伝達する場合、フォトカプラを介して行うことが多い。フォトカプラは、発光ダイオードなどの発光素子とフォトトランジスタなどの受光素子を有しており、入力された電気信号を発光素子で光に変換し、この光を受光素子で受光した後、再び電気信号に変換することにより、電気信号を伝達するものである。
しかし、フォトカプラは、発光素子と受光素子を有しているため、小型化が困難である。また、フォトカプラは、電気信号の周波数が高くなるにつれ、追従性が低下してくるという傾向にある。
そのため、近年、これらの問題を解決する技術として、例えば２つのインダクタを誘導結合させることにより、電気信号を伝達する技術が開発されている。
本願発明者らは、この技術を用いて、それぞれに送信部と受信部とを有した複数（２つ）の半導体チップをワイヤで電気的に接続し、かつ１パッケージ化する構造を考えた。これは、それぞれの半導体チップ内２つのインダクタが形成され、相互のチップ間で、一方の半導体チップから他方の半導体チップに送信を行う第１通信部と、他方の半導体チップから一方の半導体チップに送信を行う第２通信部とが形成されたものである。
この構造において、第１通信部側と第２通信部側とで電源電圧が大きく異なる場合、相互のワイヤ間で耐圧を確保することが必要となり、この耐圧が確保されていないと電気的なショートを引き起こす虞がある。
本願において開示される実施の形態の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置は、第１送信部と第１受信部を備えた第１半導体チップと、第２送信部と第２受信部を備えた第２半導体チップと、第１チップ搭載部と、第２チップ搭載部と、第１吊りリードと、第２吊りリードと、複数の第１リードと、複数の第２リードと、第１ワイヤ群と、第２ワイヤ群と、第３ワイヤ群と、第４ワイヤ群と、封止体とを有している。また、上記半導体装置は、平面視ならびに上記封止体の第１方向において、上記第１ワイヤ群のうち上記第２ワイヤ群に最も近接するワイヤと上記第２ワイヤ群のうち上記第１ワイヤ群に最も近接するワイヤとのワイヤ間距離は、上記第１ワイヤ群内および上記第２ワイヤ群内のいずれのワイヤ間距離よりも大きい。
また、一実施の形態の半導体装置の製造方法は、第１チップ搭載部、第２チップ搭載部、複数の第１リード、複数の第２リードを有するリードフレームを準備する工程と、上記第１チップ搭載部上に第１半導体チップを搭載し、上記第２チップ搭載部上に第２半導体チップを搭載する工程とを有している。さらに上記半導体装置の製造方法は、上記第１半導体チップと上記第２半導体チップのそれぞれの複数のパッドの一部をワイヤにより電気的に接続する工程と、上記第１半導体チップの複数のパッドの一部と上記複数の第１リードとをワイヤにより電気的に接続する工程と、上記第２半導体チップの複数のパッドの一部と上記複数の第２リードとをワイヤにより電気的に接続する工程とを有している。また、上記半導体装置の製造方法は、上記第１半導体チップの複数の第１パッドと上記第２半導体チップの複数の第４パッドとを第１ワイヤ群の複数のワイヤで接続する工程と、上記第１半導体チップの複数の第２パッドと上記第２半導体チップの複数の第３パッドとを第２ワイヤ群の複数のワイヤで接続する工程とを含む。さらに上記半導体装置の製造方法は、上記第１ワイヤ群または上記第２ワイヤ群でワイヤ接続を行う際に、平面視において、上記第１ワイヤ群のうち上記第２ワイヤ群に最も近接するワイヤと上記第２ワイヤ群のうち上記第１ワイヤ群に最も近接するワイヤとのワイヤ間距離は、上記第１ワイヤ群内および上記第２ワイヤ群内のいずれのワイヤ間距離よりも大きくなるように行う。
上記一実施の形態によれば、半導体装置の信頼性の向上を図ることができる。
実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の送受信部の回路ブロックの一例を示すブロック図である。 図１に示す半導体装置を用いたシステムブロックの一例を示す図である。 図１に示す半導体装置の各半導体チップにおけるインダクタ配置の一例を示す透過平面図である。 図５に示すインダクタ配置の一例を拡大して示す平面図である。 図１の半導体装置の２つの半導体チップにおけるパッド高さの一例を示す概念図である。 図１の半導体装置における封止樹脂の耐圧と距離の関係の一例を示す耐圧概念図である。 図１の半導体装置の組み立てにおける主要工程の一例を示すフロー図と平面図である。 図１の半導体装置の組み立てにおける主要工程の一例を示すフロー図と平面図である。 図１の半導体装置の組み立てにおける主要工程の一例を示すフロー図と平面図である。 図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図と拡大部分平面図である。 図１２に示すリードフレームのデバイス領域の構造の一例を示す断面図である。 図１の半導体装置の組み立てのペースト塗布後の構造の一例を示す断面図である。 図１の半導体装置の組み立てのダイボンド後の構造の一例を示す断面図である。 図１の半導体装置の組み立てのワイヤボンディングで用いられるツールの一例を示す概念図である。 図１の半導体装置の組み立てのバンプボンディング後の構造の一例を示す断面図である。 図１の半導体装置の組み立てのチップ間ボンディング後の構造の一例を示す断面図である。 図１の半導体装置の組み立てのワイヤボンディング後の構造の一例を示す断面図である。 図１の半導体装置の組み立ての封入工程における金型クランプ後の構造の一例を示す部分断面図である。 図２０の金型クランプ後の樹脂注入方向の一例を示す部分平面図である。 図１の半導体装置の組み立ての封入後の構造の一例を示す断面図である。 図１の半導体装置の組み立ての外装めっき形成後の構造の一例を示す断面図である。 図１の半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。 実施の形態の変形例の半導体装置の構造を封止体を透過して示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１に示す半導体装置の送受信部の回路ブロックの一例を示すブロック図、図４は図１に示す半導体装置を用いたシステムブロックの一例を示す図である。また、図５は図１に示す半導体装置の各半導体チップにおけるインダクタ配置の一例を示す透過平面図、図６は図５に示すインダクタ配置の一例を拡大して示す平面図、図７は図１の半導体装置の２つの半導体チップにおけるパッド高さの一例を示す概念図、図８は図１の半導体装置における封止樹脂の耐圧と距離の関係の一例を示す耐圧概念図である。
図１および図２に示す半導体装置（半導体パッケージ）は、２つの半導体チップが搭載されて１パッケージ化されたものである。２つの半導体チップのそれぞれには、両チップ間で信号の送受信を行うための送信部と受信部とが形成され、それぞれの半導体チップは、ワイヤによって電気的に接続されている。また、２つの半導体チップのそれぞれには、２つのインダクタ（コイル）が配置され、それぞれのチップ内で２つのインダクタを誘導結合させることにより、インダクタ間を非接触で電気信号を伝達する。ここで、誘導結合させるインダクタ間での電源電圧は、例えば、低電圧側が数Ｖ程度で、高電圧側が数百Ｖ〜数千Ｖ程度と大きく異なっており、上記インダクタ間で絶縁層を介して非接触で電気信号を伝達する。
本実施の形態では、上記半導体装置の一例として、８ピンのＳＯＰ（Small Outline Package)１を取り上げて説明する。
ＳＯＰ１の構造について説明すると、図１および図２に示すように、複数のパッド１１ｃ，１１ｄ，１１ｅ，１１ｆが配置された表面１１ａを有する半導体チップ（第１半導体チップ）１１と、複数のパッド２１ｃ，２１ｄ，２１ｅ，２１ｆが配置された表面２１ａを有する半導体チップ（第２半導体チップ）２１とが組み込まれている。
さらに、図２に示すように、半導体チップ１１は、薄板状のダイパッド（第１チップ搭載部）１４が有する上面（第１上面）１４ａに搭載され、一方、半導体チップ２１は、薄板状のダイパッド（第２チップ搭載部）２４が有する上面（第２上面）２４ａに搭載されている。さらに詳細に説明すると、半導体チップ１１の裏面１１ｂがダイボンド材２（接着材）を介してダイパッド１４に接合されており、半導体チップ２１の裏面２１ｂがダイボンド材２を介してダイパッド２４に接合されている。
ここで、図３に示すように、半導体チップ１１は、外部に信号を送信する送信部（第１送信部）１２と、外部からの信号を受信する受信部（第１受信部）１３とを備えており、一方、半導体チップ２１も外部に信号を送信する送信部（第２送信部）２２と、外部からの信号を受信する受信部（第２受信部）２３とを備えている。
また、ＳＯＰ１は、図１に示すように、ダイパッド１４に隣接して配置された複数のインナリード（第１リード）１６と、ダイパッド２４に隣接して配置された複数のインナリード（第２リード）２６と、ダイパッド１４を支持する吊りリード（第１吊りリード）１５と、ダイパッド２４を支持する吊りリード（第２吊りリード）２５と、を備えている。
また、ＳＯＰ１は、半導体チップ１１と半導体チップ２１とを電気的に接続し、かつ複数のワイヤ（第１ワイヤ）６ａを含むワイヤ群（第１ワイヤ群）６と、半導体チップ１１と半導体チップ２１とを電気的に接続し、かつ複数のワイヤ（第２ワイヤ）７ａを含むワイヤ群（第２ワイヤ群）７と、を有している。さらに、半導体チップ１１と複数のインナリード１６とを電気的に接続し、かつ複数のワイヤ（第３ワイヤ）１８ａを含むワイヤ群（第３ワイヤ群）１８と、半導体チップ２１と複数のインナリード２６とを電気的に接続し、かつ複数のワイヤ（第４ワイヤ）２８ａを含むワイヤ群（第４ワイヤ群）２８と、を有している。
さらに、ＳＯＰ１は、樹脂によって形成され、かつ半導体チップ１１，２１、ダイパッド１４，２４、吊りリード１５，２５それぞれの一部、複数の第１および第２リードの一部（インナリード１６，２６）、および複数のワイヤ６ａ，７ａ，１８ａ，２８ａそれぞれを封止する封止体３を有している。
なお、封止体３は、第１方向４に沿って伸びる第１辺３ａと、第１方向４とは実質的に直交する（交差する）方向の第２方向５に沿って伸びる第２辺３ｂと、第１辺３ａと対向し、かつ第１方向４に沿って伸びる第３辺３ｃと、第２辺３ｂと対向し、かつ第２方向５に沿って伸びる第４辺３ｄと、を備えている。
また、平面視において、複数の第１リードは、封止体３の第１辺３ａに沿って配置され、一方、複数の第２リードは、封止体３の第３辺３ｃに沿って配置されている。ここで、複数の第１リードのそれぞれは、封止体３の内部に配置されるインナリード１６と、インナリード１６に繋がり、かつ封止体３の外部に配置されてＳＯＰ１の外部端子となるアウタリード１７とからなる。なお、複数のアウタリード１７のそれぞれは、図２に示すようにガルウィング状に曲げ成形されているとともに、それぞれの表面に外装めっき８が施されている。
同様に、複数の第２リードのそれぞれは、封止体３の内部に配置されるインナリード２６と、インナリード２６に繋がり、かつ封止体３の外部に配置されてＳＯＰ１の外部端子となるアウタリード２７とからなり、これら複数のアウタリード２７のそれぞれも、ガルウィング状に曲げ成形されているとともに、それぞれの表面に外装めっき８が施されている。
ここで、本実施の形態のＳＯＰ１では、半導体チップ１１および半導体チップ２１は同一の半導体チップであり、図１に示すように、半導体チップ２１は、半導体チップ１１の搭載方向に対して、１８０度回転した状態でダイパッド２４上に搭載されている。
また、図１〜図３に示すように、半導体チップ１１の表面１１ａには、送信部１２と電気的に接続された複数のパッド１１ｃと、受信部１３と電気的に接続された複数のパッド１１ｄとが配置されている。
一方、半導体チップ２１の表面２１ａには、送信部２２と電気的に接続された複数のパッド２１ｃと、受信部２３と電気的に接続された複数のパッド２１ｄとが配置されている。
さらに、半導体チップ１１の複数のパッド１１ｃと半導体チップ２１の複数のパッド２１ｄとは、ワイヤ群６のワイヤ６ａを介してそれぞれ電気的に接続され、一方、半導体チップ１１の複数のパッド１１ｄと半導体チップ２１の複数のパッド２１ｃとは、ワイヤ群７のワイヤ７ａを介してそれぞれ電気的に接続されている。
また、図３に示すように、半導体チップ１１における送信部１２は、送信回路１２ａ、送信回路１２ａと電気的に接続されたコイル（第１コイル）１２ｂ、およびコイル１２ｂ上に配置され、かつコイル１２ｂとは電気的に絶縁（分離）され、さらに複数のパッド１１ｃのうちの一部のパッド１１ｃと電気的に接続されたコイル（第２コイル）１２ｃを備えている。
また、半導体チップ１１における受信部１３は、複数のパッド１１ｄのうちの一部のパッド１１ｄと電気的に接続された受信回路１３ａを備えている。
一方、半導体チップ２１における送信部２２は、送信回路２２ａ、送信回路２２ａと電気的に接続されたコイル（第４コイル）２２ｃ、およびコイル２２ｃ上に配置され、かつコイル２２ｃとは電気的に絶縁（分離）され、さらに複数のパッド２１ｃのうちの一部のパッド２１ｃと電気的に接続されたコイル（第３コイル）２２ｂを備えている。
また、半導体チップ２１における受信部２３は、複数のパッド２１ｄのうちの一部のパッド２１ｄと電気的に接続された受信回路２３ａを備えている。
したがって、本実施の形態のＳＯＰ１は、１組のコイルを有し、送受信部（通信部）がそれぞれ設けられた２チャンネル版の半導体パッケージである。
なお、図５に示すように、半導体チップ１１で、平面視においてコイル１２ｃと接続された一部のパッド１１ｃは、その周囲をコイル１２ｃに囲まれるように配置されている。つまり、図６の拡大図に示すように、コイル１２ｃの渦巻きの内側に一部のパッド１１ｃが配置されている。また、２つのコイル１２ｃの間にＧＮＤ（または電源）用のパッド１１ｃが配置されている。なお、２つのコイル１２ｃにおいて渦の巻き方向は逆の方向となっている。また、コイル１２ｃは、半導体チップ１１の表面１１ａ上に絶縁層１１ｍを介して形成されており、例えば、銅（Ｃｕ）配線からなる（絶縁層１１ｍは、例えば、ポリイミドからなる）。図５に示すように、半導体チップ２１に形成されたコイル２２ｂについても、コイル１２ｃと同様の配置となっており、コイル１２ｃと同様の銅（Ｃｕ）配線からなる。さらに、図３に示す半導体チップ１１のコイル１２ｂおよび半導体チップ２１のコイル２２ｃについても、同様の配置である。
ここで、本実施の形態のＳＯＰ１では、図３に示すように、半導体チップ１１の送信部１２と受信部１３を含む系統が、第１電源系統９となっており、半導体チップ２１の送信部２２と受信部２３を含む系統が第２電源系統１０となっている。
例えば、第１電源系統９の電源電圧が低電圧（数Ｖ程度）であり、一方、第２電源系統１０の電源電圧が高電圧（数百Ｖ〜数千Ｖ程度）である。
したがって、ＳＯＰ１では、図１に示す平面視および第１方向４において、ワイヤ群６のうちワイヤ群７に最も近接するワイヤ６ａと、ワイヤ群７のうちワイヤ群６に最も近接するワイヤ７ａとの間は耐圧を確保する必要がある。そのため、ワイヤ６ａとワイヤ７ａとのワイヤ間距離（Ｌ、図３のＬ）は、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きくなっている。
さらに、別の表現をすると、第１電源系統９の電源電圧（低電圧）が供給されるワイヤ群６と、第２電源系統１０の電源電圧（高電圧）が供給されるワイヤ群７とにおいて、平面視で、最も近接するワイヤ同士のワイヤ間距離（Ｌ、図３のＬ）が、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きくなっている。
一例として、ワイヤ間距離Ｌは、０．４ｍｍ以上である。
このように、本実施の形態のＳＯＰ１では、ワイヤ群６のうちワイヤ群７に最も近接するワイヤ６ａとワイヤ群７のうちワイヤ群６に最も近接するワイヤ７ａとのワイヤ間距離Ｌを、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きくすることにより、絶縁耐圧を確保することができる。
すなわち、半導体チップ１１と半導体チップ２１において、第１電源系統９の電源電圧（低電圧）が供給される第１通信部と、第２電源系統１０の電源電圧（高電圧）が供給される第２通信部とで電圧値が大きく異なるため、上記第１通信部と上記第２通信部でワイヤ間距離を大きく開けておく（確保しておく）ことにより、絶縁耐圧を確保することができる。これにより、上記第１通信部のワイヤと上記第２通信部のワイヤとの間で電気的なショートが発生することを防止でき、その結果、ＳＯＰ１の信頼性の向上を図ることができる。
また、インダクタ結合を採用していることにより、フォトカプラを用いた構成よりもＳＯＰ１の小型化を図りつつ、信頼性を向上させることができる。
さらに、インダクタを用いた構成は、フォトカプラを用いた構成よりも高速信号への追従性が高いので、高速な信号伝達（高周波信号の伝達）に対応することができる。
ここで、本実施の形態のＳＯＰ１が適用できる製品用途について説明する。本実施の形態のＳＯＰ１は、例えば、自動車（ＥＶ：電気自動車、ＨＶ：ハイブリッド自動車）、洗濯機など家電機器のモータ制御システム、あるいはスイッチング電源、照明コントローラ、太陽光発電コントローラ、または携帯電話器やモバイル通信機器などに適用できる。
これらの一例として、図４のＳＯＰ１を用いたシステムブロック図に示すように、ＳＯＰ１は制御回路３１、駆動回路３２、モータ３３などの負荷と電気的に接続することができる。ＳＯＰ１は、制御回路３１によって半導体チップ１１が制御され、半導体チップ１１と半導体チップ２１との間でインダクタ結合による信号送信を行い、さらに半導体チップ２１を介して駆動回路３２に信号を送信し、駆動回路３２によってモータ３３などを駆動させる。
例えば、自動車用途としては、半導体チップ１１が、第１電源系統９の電源電圧が供給される低圧チップであり、その際の供給電源電圧は、例えば５Ｖ程度であるが、一方、半導体チップ２１が、第２電源系統１０の電源電圧が供給される高圧チップであり、その際の供給電源電圧は、例えば６００Ｖ〜１０００Ｖもしくはそれ以上の電圧である。
このような場合に、一例として、ＳＯＰ１における上記ワイヤ間距離Ｌを、Ｌ＝０．４ｍｍ以上とすることにより、自動車用途においても絶縁耐圧の確保が可能になる。
また、本実施の形態のＳＯＰ１では、図１に示す平面視において、ダイパッド１４は、複数のインナリード１６とダイパッド２４との間に配置されており、一方、ダイパッド２４は、複数のインナリード２６とダイパッド１４との間に配置されている。さらに、図１の平面視および第２方向５において、ダイパッド１４とダイパッド２４との間の距離（ダイパッド間距離）Ｍは、ダイパッド１４と複数のインナリード１６との間の距離Ｎと、ダイパッド２４と複数のインナリード２６との間の距離Ｐよりも大きくなっている（Ｍ＞Ｎ、Ｍ＞Ｐ）。
すなわち、ダイパッド１４には複数のワイヤ（第５ワイヤ）１９ａを介して半導体チップ１１との間でワイヤによる接続（グランドボンディング）が行われており、一方、ダイパッド２４にも、複数のワイヤ（第６ワイヤ）２９ａを介して半導体チップ２１との間でワイヤによる接続（グランドボンディング）が行われているため、両ダイパッド間にも電位差が生じる。
したがって、ダイパッド１４とダイパッド２４の間の距離Ｍを大きく取ることにより、絶縁耐圧を確保することができる。
例えば、ＳＯＰ１を自動車用途とした場合に、上記同様、低圧側が５Ｖ程度、高圧側が６００Ｖ〜１０００Ｖもしくはそれ以上の電圧とすると、ＳＯＰ１における上記ダイパッド間距離Ｍを、Ｍ＝０．４ｍｍ以上とすることにより、上記同様に絶縁耐圧の確保が可能になる。
また、図１に示すＳＯＰ１の平面視において、半導体チップ１１は、その表面１１ａにおいて、第１方向４に伸びる辺（第１チップ辺）１１ｇ、辺１１ｇに対向し、かつ第１方向４に伸びる辺（第２チップ辺）１１ｈ、辺１１ｇと交差し、かつ第２方向５に伸びる辺（第３チップ辺）１１ｉ、および辺１１ｉに対向し、かつ第２方向５に伸びる辺（第４チップ辺）１１ｊを有している。
さらに、平面視において、半導体チップ１１の辺１１ｇは、ダイパッド２４に対向しており、一方、半導体チップ１１の辺１１ｈは、複数のインナリード１６の先端に対向している。
この形態で、平面視において、複数のパッド１１ｄは、複数のパッド１１ｃよりも半導体チップ１１の辺１１ｇに近くなるように配置されている。すなわち、複数のパッド１１ｄは、複数のパッド１１ｃが並んで形成される仮想線Ｃ１の位置より辺１１ｇに近い位置に配置されている。つまり、パッド１１ｃの周囲にはコイル１２ｃが配置されているため、パッド１１ｄをパッド１１ｃから遠ざけて配置している。
また、平面視において、半導体チップ２１も、その表面２１ａにおいて、第１方向４に伸びる辺（第１チップ辺）２１ｇ、辺２１ｇに対向し、かつ第１方向４に伸びる辺（第２チップ辺）２１ｈ、辺２１ｈと交差し、かつ第２方向５に伸びる辺（第３チップ辺）２１ｉ、および辺２１ｉに対向し、かつ第２方向５に伸びる辺（第４チップ辺）２１ｊを有している。
さらに、平面視において、半導体チップ２１の辺２１ｇは、ダイパッド１４に対向しており、一方、半導体チップ２１の辺２１ｈは、複数のインナリード２６の先端に対向している。
つまり、半導体チップ２１は、半導体チップ１１の搭載方向に対して、１８０度回転した状態でダイパッド２４上に搭載されているため、半導体チップ１１と同様に、平面視において、複数のパッド２１ｄは、複数のパッド２１ｃよりも半導体チップ２１の辺２１ｇに近くなるように配置されている。すなわち、複数のパッド２１ｄは、複数のパッド２１ｃが並んで形成される仮想線Ｃ２の位置より辺２１ｇに近い位置に配置されている。つまり、半導体チップ２１は半導体チップ１１と同一チップであるため、パッド２１ｃの周囲にはコイル２２ｂが配置されているため、パッド２１ｄをパッド２１ｃから遠ざけて配置している。
なお、半導体チップ１１においてパッド１１ｄをパッド１１ｃから遠ざけて配置し、かつ半導体チップ２１においてパッド２１ｄをパッド２１ｃから遠ざけて配置することにより、上記ワイヤ間距離Ｌをさらに大きくすることができ、絶縁耐圧をさらに確保することができる。
また、半導体チップ１１の表面１１ａには複数のパッド（第５パッド）１１ｅが辺１１ｉに沿って配置されており、複数のパッド１１ｅのうちの一部のパッド１１ｅは、ワイヤ群（第５ワイヤ群）１９のワイヤ（第５ワイヤ）１９ａを介してダイパッド１４の上面１４ａと電気的に接続されている。
さらに、平面視において、半導体チップ１１とワイヤ１９ａがダイパッド１４の上面１４ａと接続している部分との間の上面１４ａの領域には、細長い貫通穴１４ｂが設けられている。
一方、半導体チップ２１においても、その表面２１ａには複数のパッド（第７パッド）２１ｅが辺２１ｉに沿って配置されており、複数のパッド２１ｅのうちの一部のパッド２１ｅは、ワイヤ群（第６ワイヤ群）２９のワイヤ（第６ワイヤ）２９ａを介してダイパッド２４の上面２４ａと電気的に接続されている。
さらに、平面視において、半導体チップ２１とワイヤ２９ａがダイパッド２４の上面２４ａと接続している部分との間の上面２４ａの領域には、細長い貫通穴２４ｂが設けられている。
このようにダイパッド１４，２４に貫通穴１４ｂ，２４ｂが形成されていることにより、ダイボンド材（接着剤）２の流れ出しによってワイヤ１９ａ，２９ａが接続できなくなることを防止できる。すなわち、ダイボンド材２が流出したとしても貫通穴１４ｂ，２４ｂにダイボンド材２を留めさせることができ、ワイヤ１９ａ，２９ａを接続する領域までのダイボンド材２の流出を防ぐことができる。
なお、貫通穴１４ｂ，２４ｂは、流出したダイボンド材２を留めることができる形状のものであれば、例えば、凹状の溝であってもよく、上記溝の場合においても同様の効果を得ることができる。
また、ダイパッド１４，２４に貫通穴１４ｂ，２４ｂが形成されていることにより、封止体３を形成する樹脂を貫通穴１４ｂ，２４ｂに充填することができ、樹脂とダイパッド１４，２４のレジンロック効果を高めることができる。なお、ＳＯＰ１では、封止体３の平面視の面積に占めるダイパッド１４，２４の平面視の面積がインナリード１６、２６の平面視の面積に比べて高いため、レジンロック効果を高めることはリフロー時の耐性を高める上で効果的である。
また、ＳＯＰ１の吊りリード１５は、封止体３の第１辺３ａに沿って配置されており、複数の第１リードの一部であるアウタリード１７、および吊りリード１５の一部（アウタリード１７）は、封止体３の第１辺３ａから外部端子として露出している。なお、吊りリード１５は、外部から接地電圧を供給可能なリードであり、さらに、複数のパッド１１ｅのうち、ワイヤが接続されてないパッド１１ｅは、外部から電源電圧を供給可能なパッドである。
同様に、半導体チップ２１についても、吊りリード２５は、封止体３の第３辺３ｃに沿って配置されており、複数の第２リードの一部であるアウタリード２７、および吊りリード２５の一部（アウタリード２７）は、封止体３の第３辺３ｃから外部端子として露出している。なお、吊りリード２５は、外部から接地電圧を供給可能なリードであり、さらに、複数のパッド２１ｅのうち、ワイヤが接続されてないパッド２１ｅは、外部から電源電圧を供給可能なパッド２１ｅである。
すなわち、半導体チップ２１は半導体チップ１１と同一チップであるため、半導体チップ１１に対して１８０度回転させた状態で搭載しても、外部から容易に接地電圧・電源電圧を供給することができる。
また、半導体チップ１１の表面１１ａには複数のパッド（第６パッド）１１ｆが辺（第４チップ辺）１１ｊに沿って配置されており、複数のパッド１１ｆのうちの一部のパッド１１ｆは、複数のインナリード１６の一部のインナリード１６とワイヤ群（第３ワイヤ群）１８のうちの一部のワイヤ１８ａを介して電気的に接続されている。さらに、複数のパッド１１ｆのうちの一部のパッド１１ｆと接続されているリードは、封止体３の第１辺３ａからアウタリード１７として露出しており、外部から電源電圧を供給可能なリードである。なお、複数のパッド１１ｆのうち、ワイヤが接続されていないパッド１１ｆは、外部から接地電圧を供給可能なパッドである。
同様に、半導体チップ２１についても、その表面２１ａには複数のパッド（第８パッド）２１ｆが辺（第４チップ辺）２１ｊに沿って配置されており、複数のパッド２１ｆのうちの一部のパッド２１ｆは、複数のインナリード２６の一部のインナリード２６とワイヤ群（第４ワイヤ群）２８のうちの一部のワイヤ２８ａを介して電気的に接続されている。さらに、複数のパッド２１ｆのうちの一部のパッド２１ｆと接続されているリードは、封止体３の第３辺３ｃからアウタリード２７として露出しており、外部から電源電圧を供給可能なリードである。なお、複数のパッド２１ｆのうち、ワイヤが接続されていないパッド２１ｆは、外部から接地電圧を供給可能なパッドである。
すなわち、パッド１１ｆ，２１ｆについても、前記同様に、半導体チップ１１と半導体チップ２１が同一チップであるため、半導体チップ１１に対して１８０度回転させた状態で搭載しても、外部から容易に接地電圧・電源電圧を供給することができる。
また、ＳＯＰ１において、半導体チップ１１の表面１１ａの複数のパッド１１ｃは、その周囲にコイル１２ｃが配置されているため、平面視で複数のパッド１１ｄよりも半導体チップ１１の内側に配置されている。つまり、送信部１２のパッド１１ｃは、受信部１３のパッド１１ｄより半導体チップ１１の内側の位置に配置されている。
また、半導体チップ１１と半導体チップ２１が同一チップである。したがって、同様に、半導体チップ２１の表面２１ａの複数のパッド２１ｃは、その周囲にコイル２２ｂが配置されているため、平面視で複数のパッド２１ｄよりも半導体チップ２１の内側に配置されている。つまり、送信部２２のパッド２１ｃは、受信部２３のパッド２１ｄより半導体チップ２１の内側の位置に配置されている。
さらに、図７に示すように、半導体チップ１１において、コイル（第１コイル）１２ｂとコイル（第２コイル）１２ｃとの間には、チップ内に設けられた絶縁層１１ｋと、この絶縁層１１ｋ上にさらに積層された表面１１ａ上の絶縁層１１ｍとが配置されており、コイル間での耐圧を確保している。特に、表面１１ａ上の絶縁層１１ｍが、ポリイミド系からなる層を含んでいることにより、より大きな耐圧を確保することができる。
なお、半導体チップ１１と半導体チップ２１は同一チップであるため、半導体チップ２１のコイル（第４コイル）２２ｃとコイル（第３コイル）２２ｂとにおいても、両コイル間に、半導体チップ１１と同様に、絶縁層１１ｋと絶縁層１１ｍ（図５に示す絶縁層２１ｍ）とが形成されており、大きな耐圧を確保している。
また、図１および図２に示すＳＯＰ１の断面視において、ワイヤ群（第１ワイヤ群）６およびワイヤ群（第２ワイヤ群）７のそれぞれのワイヤ６ａ，７ａのワイヤ頂点から封止体３の上面３ｅまでの距離Ｑは、半導体チップ１１（半導体チップ２１）のチップ厚Ｔ以上となっていることが好ましい（Ｑ≧Ｔ）。
なお、チップ厚Ｔは、例えば、２００μｍ〜３００μｍであるが、ＳＯＰ１のパッケージ厚（小型化）を考慮した場合、好ましくは２００μｍ以下であり、この時の上記距離Ｑを０．２ｍｍ以上と設定することにより、ＳＯＰ１の小型化と耐圧確保の両者を実現することができる。
すなわち、ワイヤ頂点から封止体３の上面３ｅまでの距離Ｑをチップ厚Ｔ以上とすることにより、ワイヤ頂点から上の封止体３の部分の厚さを厚くできるため、より耐圧を向上させることができるとともに、チップ厚を小さくしてＴ＝Ｑとすることにより、ＳＯＰ１の小型化を維持しつつ、耐圧を確保することができる。
ここで、本実施の形態のＳＯＰ１において、図１に示すワイヤ間距離Ｌおよびダイパッド間距離Ｍを、一例として、それぞれ０．４ｍｍ以上とし、ワイヤ頂点から封止体上面までの距離Ｑを０．２ｍｍ以上とした理由について、図８を用いて詳しく説明する。
まず、ワイヤ間距離Ｌおよびダイパッド間距離Ｍをそれぞれ０．４ｍｍ以上とした理由について説明する。図８は、封止樹脂の耐圧と距離の関係（ＡＳＴＭ−Ｄ１４９に従って測定）を表したものである。
一例として、耐圧目標を３．５ｋＶ以上とした場合について説明する。樹脂間の耐圧は、図８から明らかなように目標耐圧を確保するためには、距離はおおよそ０．２ｍｍよりも大きくなければならない。ただし、距離が大き過ぎると、半導体装置（ＳＯＰ１）の小型化に支障を来すことになる。したがって、安全率を約２倍程度見込み（Ｍｉｎ６．８ｋＶ）、ワイヤ間距離Ｌとダイパッド間距離Ｍをそれぞれ０．４ｍｍ以上とした。
次に、ワイヤ頂点から封止体上面までの距離Ｑ（樹脂厚）を０．２ｍｍ以上とした理由について説明すると、樹脂厚０．２ｍｍで、Ｍｉｎ３．４ｋＶの耐圧があり、これに気層の耐圧が加算され、目標耐圧３．５ｋＶ以上を確保するという思想である。
例えば、本実施の形態の半導体装置（ＳＯＰ１）の封止体３の上方１ｍｍのところに、製品筐体の金属シャーシなどが配置されていると仮定する。乾燥空気の絶縁耐圧は、３．０ｋＶ／ｍｍ程度なので、ワイヤと金属シャーシとの間の絶縁耐圧は、３．４ｋＶ（樹脂分）＋３．０ｋＶ／ｍｍ（空気の絶縁耐圧）×１ｍｍ（金属シャーシと封止体３の距離）＝６．４ｋＶとなる。この計算値は、目標耐圧３．５ｋＶ以上に該当するとともに、３．５ｋＶを大幅に超えており、したがって、ワイヤ頂点から封止体上面までの距離Ｑ（樹脂厚）を０．２ｍｍ以上とした。
次に、本実施の形態の半導体装置（ＳＯＰ１）の組み立て方法を、図９〜図１１に示す製造フロー図に沿って説明する。
図９は図１の半導体装置の組み立てにおける主要工程の一例を示すフロー図と平面図、図１０は図１の半導体装置の組み立てにおける主要工程の一例を示すフロー図と平面図、図１１は図１の半導体装置の組み立てにおける主要工程の一例を示すフロー図と平面図、図１２は図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図と拡大部分平面図である。また、図１３は図１２に示すリードフレームのデバイス領域の構造の一例を示す断面図、図１４は図１の半導体装置の組み立てのペースト塗布後の構造の一例を示す断面図、図１５は図１の半導体装置の組み立てのダイボンド後の構造の一例を示す断面図、図１６は図１の半導体装置の組み立てのワイヤボンディングで用いられるツールの一例を示す概念図である。さらに、図１７は図１の半導体装置の組み立てのバンプボンディング後の構造の一例を示す断面図、図１８は図１の半導体装置の組み立てのチップ間ボンディング後の構造の一例を示す断面図、図１９は図１の半導体装置の組み立てのワイヤボンディング後の構造の一例を示す断面図、図２０は図１の半導体装置の組み立ての封入工程における金型クランプ後の構造の一例を示す部分断面図である。
また、図２１は図２０の金型クランプ後の樹脂注入方向の一例を示す部分平面図、図２２は図１の半導体装置の組み立ての封入後の構造の一例を示す断面図、図２３は図１の半導体装置の組み立ての外装めっき形成後の構造の一例を示す断面図、図２４は図１の半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。
まず、図９のステップＳ１に示すリードフレーム準備を行う。ここでは、図１２および図１３に示すように、吊りリード１５によって支持されたダイパッド１４、吊りリード２５によって支持されたダイパッド２４、ダイパッド１４に隣接して配置された複数のインナリード１６、およびダイパッド２４に隣接して配置された複数のインナリード２６、を有するリードフレーム３４を準備する。
なお、リードフレーム３４には、１つのパッケージが形成されるデバイス領域３４ａがマトリクス配列で多数形成されており、所謂多連の金属製（例えば、銅合金や鉄−ニッケル合金など）の薄板状のリードフレーム３４である。
その後、図９のステップＳ２に示すＡｇペースト塗布を行う。ここでは、図１４に示すように、ダイボンド材（接着剤）２として、Ａｇペーストをダイパッド１４およびダイパッド２４のそれぞれの上に塗布する。
さらに、図９のステップＳ３に示すダイボンドを行う。ここでは、図１５に示すように、ダイパッド１４上にダイボンド材２を介して半導体チップ１１を搭載し、一方、ダイパッド２４上にダイボンド材２を介して半導体チップ２１を搭載する。なお、半導体チップ１１と半導体チップ２１は同一の半導体チップであり、ダイボンド工程では、図９のステップＳ３の平面図に示すように、半導体チップ２１を、半導体チップ１１の搭載方向に対して、１８０度回転させてからダイパッド２４上に搭載する。
また、ダイパッド１４とダイパッド２４には、それぞれの一端側に細長い貫通穴１４ｂ，２４ｂが形成されている。ダイパッド１４，２４に貫通穴１４ｂ，２４ｂが形成されていることにより、ダイボンド材２の流れ出し（ブリード）が発生した際にも、流れ出たダイボンド材２を貫通穴１４ｂ，２４ｂに留めさせることができる。
すなわち、ダイボンド材２が流出したとしても貫通穴１４ｂ，２４ｂにダイボンド材２を留めさせることができ、ダウンボンディングを行う領域までのダイボンド材２の流出を防ぐことができる。
これにより、ダイボンド材２の流れ出しによってワイヤ１９ａ，２９ａが接続できなくなることを防止できる。すなわち、ダイボンド材２が流出したとしても貫通穴１４ｂ，２４ｂにダイボンド材２を留めさせることができ、ダウンボンディングを行う領域までのダイボンド材２の流出を防ぐことができる。
なお、貫通穴１４ｂ，２４ｂは、流出したダイボンド材２を留めることができる形状のものであればよく、例えば、凹状の溝などであってもよく、上記溝の場合においても同様の効果を得ることができる。
その後、ワイヤボンディングを行う。本実施の形態のワイヤボンディングでは、図１６に示すように、ワイヤボンディング時に複数のワイヤのそれぞれに超音波ホーン３７やキャピラリ３８などのボンディングツールを介して超音波を印加する超音波ワイヤボンディング方式を採用する場合を説明する。すなわち、超音波ホーン３７の先端付近に設けられたキャピラリ３８によってワイヤを引き出しながら、超音波ホーン３７とキャピラリ３８とでワイヤに超音波を印加しつつワイヤボンディングを行う。
また、本実施の形態のワイヤボンディングでは、ダイパッド１４およびダイパッド２４のそれぞれの第２端部１４ｄ，２４ｄをクランパ３９により押さえた状態でワイヤボンディングを行う。
これは、図１に示すように、ダイパッド１４，２４は、第１端部１４ｃ，２４ｃと、第１方向４において第１端部１４ｃ，２４ｃと対向する第２端部１４ｄ，２４ｄとをそれぞれ有しており、さらに吊りリード１５，２５は、ダイパッド１４，２４の第１端部１４ｃ，２４ｃにそれぞれ接続されており、第２端部１４ｄ，２４ｄ側は、それぞれ開放端１４ｅ，２４ｅとなっているためである。
つまり、ダイパッド１４，２４の第２端部１４ｄ，２４ｄ側は吊りリードによって支持されていないため、ワイヤボンディング時に、ダイパッド１４，２４がばたつき易い。したがって、図１０に示すようにワイヤボンディング時に、クランパ３９でダイパッド１４，２４の吊りリードによって支持されていない側の第２端部１４ｄ，２４ｄを押さえることにより、各リードのばたつきを抑制でき、その結果、ダイパッド１４，２４のばたつきによるワイヤボンディング不良を低減することができる。
なお、ダイパッド１４の第２端部１４ｄおよびダイパッド２４の第２端部２４ｄのそれぞれの開放端１４ｅ，２４ｅとは、吊りリードを含め、何も接続されていない、フリーな状態である。また、ダイパッド１４，２４の第２端部１４ｄ，２４ｄが何も接続されていないフリーな状態であるのは、耐圧を確保するためである。
すなわち、ダイパッド１４，２４の第２端部１４ｄ，２４ｄの近傍には、Ｔ字リード３６が配置されており、吊りリードなどを接続すると、Ｔ字リード３６との間で耐圧を確保することができない。したがって、第２端部１４ｄ，２４ｄには吊りリードなどを接続することなく、それぞれ開放端（片吊り）１４ｅ，２４ｅとなっている。
これにより、本実施の形態のワイヤボンディングでは、クランパ３９でダイパッド１４，２４の吊りリードによって支持されていない側の第２端部１４ｄ，２４ｄを押さえてワイヤボンディングを行う。
ワイヤボンディング工程では、まず、図１０のステップＳ４に示すバンプボンディングを行う。なお、図１および図９に示すように、半導体チップ１１の表面１１ａには、図３の送信部１２と電気的に接続された複数のパッド１１ｃと、受信部１３と電気的に接続された複数のパッド１１ｄとが配置されており、一方、半導体チップ２１の表面２１ａには、図３の送信部２２と電気的に接続された複数のパッド２１ｃと、受信部２３と電気的に接続された複数のパッド２１ｄとが配置されている。
まず、図１０および図１７に示すように、半導体チップ１１の複数のパッド１１ｃのうちの１つのパッド１１ｃ上に第１スタッドバンプ２０を形成する。一方、半導体チップ２１の複数のパッド２１ｃのうちの１つのパッド２１ｃ上に第２スタッドバンプ３０を形成する。
その後、図１０のステップＳ５に示すチップ間ボンディングを行う。すなわち、図１に示すように、半導体チップ１１の複数のパッドの一部（パッド１１ｃ，１１ｄ）と半導体チップ２１の複数のパッドの一部（パッド２１ｃ，２１ｄ）とをそれぞれ複数のワイヤ６ａ，７ａワイヤにより電気的に接続する。チップ間ボンディングでは、まず、図１の半導体チップ２１の複数のパッド２１ｄのうちの１つのパッド２１ｄ上にワイヤ６ａの一端を接続し、その後、第１スタッドバンプ２０上にワイヤ６ａの他端を接続する。
同様に、半導体チップ１１の複数のパッド１１ｄのうちの１つのパッド１１ｄ上にワイヤ７ａの一端を接続し、その後、第２スタッドバンプ３０上にワイヤ７ａの他端を接続して、図１８に示すようにチップ間ボンディングを完了する。
すなわち、本実施の形態のチップ間ボンディングでは、チップ上パッドに対して２ｎｄボンディングを行うとキャピラリ３８によってチップを傷つけてしまうため、２ｎｄ側を直接パッドにボンディングを行うことができない。したがって、スタッドボンディング（バンプボンディング）で２ｎｄ側のパッド上に予めスタッドバンプを形成してからそこに２ｎｄ側のボンディングを行う。つまり、スタッドバンプを２ｎｄボンド側に形成しておくことで、２ｎｄボンドを行うための高さを確保しておくものであり、これによって、半導体チップが損傷することを防止できる。
本実施の形態では、その際、２ｎｄ側に採用するのは、パッド下の絶縁層が厚い方のパッドに対して２ｎｄボンドを行う。すなわち、２ｎｄ側は、バンプボンディングと２ｎｄボンドとで２回ワイヤボンディングを行うことになるため、パッド下の絶縁層が厚いパッドを２ｎｄ側とすることが好ましい。そこで、本実施の形態では、図５および図７に示す絶縁層１１ｍ，２１ｍ上に形成されたパッド１１ｃおよびパッド２１ｃを２ｎｄ側とする。
つまり、半導体チップ１１の複数のパッド１１ｃのうち、第１スタッドバンプ２０が形成されるパッドの下、および半導体チップ２１の複数のパッド２１ｃのうち、第２スタッドバンプ３０が形成されるパッドの下には、絶縁層１１ｍ，２１ｍが配置されるようにする。なお、絶縁層１１ｍ，２１ｍは、ポリイミドからなる層を含んでいる。
これにより、パッド１１ｃやパッド２１ｃの下に形成された回路層にかかるダメージを緩和することができる。
なお、スタッドバンプ形成後のチップ間ボンディングでは、図１に示すように、半導体チップ１１の複数のパッド１１ｃと半導体チップ２１の複数のパッド２１ｄとをそれぞれワイヤ群６に含まれる複数のワイヤ６ａで接続する。さらに、半導体チップ１１の複数のパッド１１ｄと半導体チップ２１の複数のパッド２１ｃとをそれぞれワイヤ群７に含まれる複数のワイヤ７ａで接続する。その際、平面視ならびに第１方向４において、ワイヤ群６のうちワイヤ群７に最も近接するワイヤ６ａと、ワイヤ群７のうちワイヤ群６に最も近接するワイヤ７ａとのワイヤ間距離Ｌが、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きくなるようにワイヤボンディングを行う。
一例として、ワイヤ間距離Ｌは、０．４ｍｍ以上である。
このように、本実施の形態のＳＯＰ１の組み立てでは、ワイヤ群６のうちワイヤ群７に最も近接するワイヤ６ａとワイヤ群７のうちワイヤ群６に最も近接するワイヤ７ａとのワイヤ間距離Ｌが、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きくなるようにすることにより、ＳＯＰ１の絶縁耐圧を確保することができる。
その結果、ＳＯＰ１の信頼性の向上を図ることができる。
すなわち、半導体チップ１１と半導体チップ２１において、図３の第１電源系統９の電源電圧（低電圧）が供給される第１通信部と、第２電源系統１０の電源電圧（高電圧）が供給される第２通信部とで電圧値が大きく異なる場合に、上記第１通信部と上記第２通信部でワイヤ間距離を大きく開けておくことにより、絶縁耐圧を確保することができる。これにより、上記第１通信部のワイヤと上記第２通信部のワイヤとの間で電気的なショートが発生することを防止でき、その結果、ＳＯＰ１の信頼性の向上を図ることができる。
さらに、インダクタ（コイル）結合を採用していることにより、ＳＯＰ１の小型化を図りつつ、信頼性を向上させることができる。
その後、図１０のステップＳ６に示すワイヤボンディングを行う。ここでは、まず、図１９に示すように、チップ−リード間のワイヤボンディングを行う。すなわち、図１および図１９に示すように、半導体チップ１１の複数のパッドの一部（パッド１１ｆ）と複数のインナリード１６とをそれぞれ複数のワイヤ１８ａにより電気的に接続する。また、半導体チップ２１の複数のパッドの一部（パッド２１ｆ）と複数のインナリード２６とをそれぞれ複数のワイヤ２８ａにより電気的に接続する。
さらに、半導体チップ１１の複数のパッドの一部（パッド１１ｅ）と吊りリード１５（ダイパッド１４）とをワイヤ１９ａにより電気的に接続し、また、半導体チップ２１の複数のパッドの一部（パッド２１ｅ）と吊りリード２５（ダイパッド２４）とをワイヤ２９ａにより電気的に接続する。
すなわち、半導体チップ１１および半導体チップ２１からそれぞれダイパッド１４，２４に対してグランドボンディングを行う。その際、ダイパッド１４，２４は、第２端部１４ｄ，２４ｄ側がクランパ３９で押さえ付けられているため、グランドボンディングを行うスペースが無い。したがって、グランドボンディングは、第２端部１４ｄ，２４ｄと反対側の第１端部１４ｃ，２４ｃ側（クランパ３９で押さえ付けられていない側）に接続する。これにより、開放端１４ｅ，２４ｅの第２端部１４ｄ，２４ｄ側でダイパッド１４，２４をしっかりと押さえた状態でグランドボンディングすることができる。
さらに、ダイパッド１４，２４の第１端部１４ｃ，２４ｃ側にグランドボンディングする際に、ダイパッド１４，２４に設けられた貫通穴１４ｂ，２４ｂを飛び越えるようにワイヤボンディングする。ダイパッド１４，２４の第１端部１４ｃ，２４ｃ側は比較的面積が広いため、ダイパッド１４，２４と樹脂との間で剥離が起こり易い。そこで、面積の広いダイパッド１４，２４の領域に貫通穴１４ｂ，２４ｂが形成されていることにより、この領域でのダイパッド１４，２４と樹脂の密着度を向上させることができ、リフロー時のダイパッド１４，２４と樹脂の剥離を低減することができる。
さらに、ダイパッド１４，２４と樹脂の剥離を低減することができるため、この近傍でのワイヤ切れを低減することができる。
以上により、ワイヤボンディング工程を終了する。
ワイヤボンディング終了後、図１１のステップＳ７に示す封入（封止）を行う。ここでは、半導体チップ１１，２１、吊りリード１５，２５それぞれの一部、ダイパッド１４，２４、複数の第１および第２リードの一部（インナリード１６，２６）、および複数のワイヤ６ａ，７ａ，１８ａ，２８ａ，１９ａ，２９ａを、図２１に示す封止用樹脂（絶縁樹脂）４１により封止する。すなわち、封止用樹脂４１によって、図１に示す第１方向４に伸びる第１辺３ａおよび第３辺３ｃと、第１方向４とは実質的に直交する方向の第２方向５に伸びる第２辺３ｂおよび第４辺３ｄとを備えた封止体３を形成する。
そこで、本実施の形態の封入工程では、図２１の封止用樹脂４１を、図１に示す封止体３の第２辺３ｂ側から第４辺３ｄに向かって流して封止体３を形成する。これは、図１に示すように、吊りリード１５，２５が、平面視において、封止体３の第４辺３ｄよりも第２辺３ｂに近くなるように設けられているためであり、図２１に示すように、モールド用のゲート４０ｅを吊りリード側に配置し、吊りリード側から封止用樹脂４１を注入することにより、樹脂注入時のダイパッド１４，２４のばたつきを抑制することができる。
また、スルーゲート方式を採用している場合には、封止用樹脂４１は、ゲート４０ｅと反対側から抜けて次のキャビティ内に流れる。
ここで、本実施の形態で用いられる図２０の樹脂成形金型４０は、一対の上型（第１金型）４０ａと下型（第２金型）４０ｂとを備えており、上型４０ａにはキャビティ（第１キャビティ）４０ｃが形成され、一方、下型４０ｂには、キャビティ（第２キャビティ）４０ｄが形成されている。
さらに、樹脂成形金型４０では、その上型４０ａのキャビティ４０ｃの深さＲが、図２０の断面視および図２２において、ワイヤ群６（ワイヤ群７）のワイヤ６ａ（ワイヤ７ａ）のワイヤ頂点から封止体３の上面３ｅまでの距離Ｑが、半導体チップ１１のチップ厚Ｔ以上（Ｑ≧Ｔ）となるような関係を形成可能な深さである。
封入工程では、まず、図２０に示すようなキャビティ４０ｃを有する上型４０ａと、上型４０ａと一対を成し、かつ上型４０ａに対向した下型４０ｂとを備えた樹脂成形金型４０を準備する。
その後、上型４０ａのキャビティ４０ｃ内に半導体チップ１１，２１が位置するようにリードフレーム３４を位置決めする。さらに、リードフレーム３４を上型４０ａと下型４０ｂとで挟んだ後、キャビティ４０ｃと繋がったゲート４０ｅから封止用樹脂４１をキャビティ４０ｃ内に流し込む。
すなわち、図２１に示すように、吊りリード側に配置されたゲート４０ｅからキャビティ４０ｃ内に封止用樹脂４１を注入（供給）する。
これにより、ダイパッド１４，２４のばたつきを抑制することができる。
また、上型４０ａのキャビティ４０ｃの深さＲが、図２２において、ワイヤ頂点から封止体上面までの距離Ｑが、半導体チップ１１のチップ厚Ｔ以上（Ｑ≧Ｔ）となるような関係を形成可能な深さとなっているため、ワイヤ頂点から封止体上面までの距離Ｑが、半導体チップ１１のチップ厚Ｔ以上（Ｑ≧Ｔ）となるように封止体３を形成することができる。
また、ダイパッド１４，２４に貫通穴１４ｂ，２４ｂが形成されていることにより、樹脂注入時に貫通穴１４ｂ，２４ｂそれぞれに封止用樹脂４１を埋め込むことができ、封止用樹脂４１（封止体３）とダイパッド１４，２４のレジンロック効果を高めることができる。なお、ＳＯＰ１では、封止体３の平面視の面積に比較して、ダイパッド１４，２４の平面視の面積が大きいため、レジンロック効果を高めることは非常に効果的である。
封入完了後、図１１のステップＳ８に示す外装めっきを行う。すなわち、図２３に示すように、封止体３の側面から露出する複数のアウタリード１７，２７のそれぞれの表面に、半田などからなる外装めっき８を施す。
その後、図１１のステップＳ９に示す切断・成形を行う。すなわち、図１に示す吊りリード１５，２５のそれぞれに繋がるアウタリード１７，２７、および図２４に示す複数のインナリード１６，２６のそれぞれに繋がるアウタリード１７，２７をリードフレーム３４から切り離すとともに、複数のアウタリード１７，２７のそれぞれをガルウィング状に曲げ成形する。
なお、図２１に示すように、図１の封止体３の第２辺３ｂと第４辺３ｄのそれぞれの中央部付近に相当する箇所には、Ｔ字リード３５，３６がリードフレーム３４に繋がった状態で設けられており、封止体３が形成された段階でＴ字リード３５，３６は、その先端部が封止体３の内部に埋め込まれた状態となっている。
このようにＴ字リード３５，３６がリードフレーム３４に繋がった状態でその先端部側が封止体３の内部に埋め込まれていることにより、封入完了後のリード切断によって各アウタリード１７，２７がリードフレーム３４から切り離された際に、パッケージ本体がリードフレーム３４から脱落することを防止できる。
すなわち、各アウタリード１７，２７が切り離されてもパッケージ本体（ＳＯＰ本体）は、Ｔ字リード３５，３６によってリードフレーム３４に支持された状態となり、リードフレーム３４から脱落はしない。
また、Ｔ字リード３５，３６を最終的にリードフレーム３４から切断してパッケージ本体が完全にリードフレーム３４から切り離されても、Ｔ字部分が封止体３に埋め込まれた状態であるため、Ｔ字リード３５，３６が脱落することはなく、Ｔ字リード３５，３６の封止体３からの脱落を防ぐことができる。
以上により、ＳＯＰ１の組み立て完了となる。
次に、本実施の形態の変形例について説明する。
図２５は実施の形態の変形例の半導体装置の構造を封止体を透過して示す平面図である。
図２５は、上記半導体装置の変形例として、１６ピンの４チャンネル版のＳＯＰ４２を示すものである。すなわち、チャンネル数が４チャンネルに増えても、上記本実施の形態のＳＯＰ１と同様に、送受信部（通信部）間で接続をしているワイヤ群６のうちワイヤ群７に最も近接するワイヤ６ａとワイヤ群７のうちワイヤ群６に最も近接するワイヤ７ａとのワイヤ間距離Ｌを、ワイヤ群６内およびワイヤ群７内のいずれのワイヤ間距離よりも大きくすることにより、絶縁耐圧を確保することができる。
これにより、４チャンネル版の１６ピンのＳＯＰ４２においてもその信頼性の向上を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、半導体チップ１１と半導体チップ２１が同一のチップの場合を取り上げて説明したが、半導体チップ１１と半導体チップ２１は、必ずしも同一のチップでなくてもよい。
すなわち、それぞれに通信機能を持ち、チップ間でワイヤを介して、かつインダクタ結合で通信を行うとともに、通信部間で電圧値が異なるような半導体装置であれば、搭載される複数の半導体チップは、同一チップでなくてもよい。
また、以下の実施の形態を含んでもよい。
（付記）
［項１］
ａ）第１吊りリードによって支持された第１チップ搭載部、第２吊りリードによって支持された第２チップ搭載部、前記第１チップ搭載部に隣接して配置された複数の第１リード、および前記第２チップ搭載部に隣接して配置された複数の第２リード、を有するリードフレームを準備する工程と、
ｂ）前記第１チップ搭載部上に第１半導体チップを搭載し、前記第２チップ搭載部上に第２半導体チップを搭載する工程と、
ｃ）前記第１半導体チップの複数のパッドの一部と前記第２半導体チップの複数のパッドの一部とをそれぞれ複数のワイヤにより電気的に接続する工程と、
ｄ）前記第１半導体チップの複数のパッドの一部と前記複数の第１リードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
ｅ）前記第２半導体チップの複数のパッドの一部と前記複数の第２リードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
ｆ）前記第１および第２半導体チップ、前記第１および第２吊りリードの一部、前記第１および第２チップ搭載部、前記複数の第１および第２リードの一部、および複数のワイヤを封止し、第１方向に伸びる第１辺と、前記第１方向とは実質的に直交する方向の第２方向に伸びる第２辺と、を備えた封止体を形成する工程と、
ｇ）前記第１および第２吊りリード、および前記複数の第１および第２リードを前記リードフレームから切り離す工程と、を有し、
前記第１半導体チップは、その表面に複数の第１パッドと複数の第２パッドとが配置され、
前記第２半導体チップは、その表面に複数の第３パッドと複数の第４パッドとが配置され、
前記ｃ）工程は、
ｃ１）前記第１半導体チップの前記複数の第１パッドと前記第２半導体チップの前記複数の第４パッドとをそれぞれ第１ワイヤ群に含まれる複数の第１ワイヤで接続する工程と、
ｃ２）前記第１半導体チップの前記複数の第２パッドと前記第２半導体チップの前記複数の第３パッドとをそれぞれ第２ワイヤ群に含まれる複数の第２ワイヤで接続する工程と、を含み、
前記ｃ１）およびｃ２）工程は、平面視ならびに前記第１方向において、前記第１ワイヤ群のうち前記第２ワイヤ群に最も近接するワイヤと前記第２ワイヤ群のうち前記第１ワイヤ群に最も近接するワイヤとのワイヤ間距離は、前記第１ワイヤ群内および前記第２ワイヤ群内のいずれのワイヤ間距離よりも大きくなるように行う半導体装置の製造方法。
［項２］
項１に記載の半導体装置の製造方法において、
前記ｃ１）工程は、
ｃ１１）前記複数の第１パッドのうちの１つのパッド上に第１スタッドバンプを形成する工程と、
ｃ１２）前記ｃ１１）工程の後、前記複数の第４パッドのうちの１つのパッド上にワイヤの一端を接続する工程と、
ｃ１３）前記ｃ１２）工程の後、前記第１スタッドバンプ上に前記ワイヤの他端を接続する工程を含む半導体装置の製造方法。
［項３］
項２に記載の半導体装置の製造方法において、
前記ｃ２）工程は、
ｃ２１）前記複数の第３パッドのうちの１つのパッド上に第２スタッドバンプを形成する工程と、
ｃ２２）前記ｃ２１）工程の後、前記複数の第２パッドのうちの１つのパッド上にワイヤの一端を接続する工程と、
ｃ２３）前記ｃ２２）工程の後、前記第２スタッドバンプ上に前記ワイヤの他端を接続する工程を含む半導体装置の製造方法。
［項４］
項１に記載の半導体装置の製造方法において、
前記第１および第２チップ搭載部は、第１端部と、前記第１方向において、前記第１端部と対向する第２端部と、をそれぞれ有し、
前記第１および第２吊りリードは、前記第１および第２チップ搭載部の前記第１端部にそれぞれ接続されており、
前記ｃ）からｅ）工程は、前記第１および第２チップ搭載部のそれぞれの第２端部をクランパにより押さえた状態で行う半導体装置の製造方法。
［項５］
項４に記載の半導体装置の製造方法において、
前記第１および第２チップ搭載部の前記第２端部は、開放端となっている半導体装置の製造方法。
［項６］
項５に記載の半導体装置の製造方法において、
前記第１半導体チップの複数のパッドの一部と前記第１吊りリードとをワイヤにより電気的に接続する工程と、前記第２半導体チップの複数のパッドの一部と前記第２吊りリードとをワイヤにより電気的に接続する工程と、を有する半導体装置の製造方法。
［項７］
項５に記載の半導体装置の製造方法において、
前記封止体は、前記第１辺と交差し、前記第２方向に伸びる第２辺と、前記第２辺と対向し、前記第２方向に伸びる第４辺と、を有し、
前記第１および第２吊りリードは、平面視において、前記第４辺よりも前記第２辺に近くなるように設けられ、
前記ｆ）工程は、前記第２辺側から前記第４辺に向かって絶縁樹脂を流して、前記封止体を形成する半導体装置の製造方法。
［項８］
項７に記載の半導体装置の製造方法において、
前記ｆ）工程は、
ｆ１）第１キャビティを有する第１金型と、前記第１金型に対向した第２金型と、を準備する工程と、
ｆ２）前記第１金型の前記第１キャビティ内に前記第１および第２半導体チップが位置するように前記リードフレームを位置決めする工程と、
ｆ３）前記リードフレームを前記第１金型と前記第２金型とで挟む工程と、
ｆ４）前記第１キャビティと繋がったゲートから前記絶縁樹脂を前記第１キャビティ内に流し込む工程を有する半導体装置の製造方法。
［項９］
項４に記載の半導体装置の製造方法において、
前記ｃ）からｅ）工程は、ボンディングツールを介して前記複数のワイヤのそれぞれに超音波を印加することにより行う半導体装置の製造方法。
［項１０］
項１に記載の半導体装置の製造方法において、
前記第１および第２半導体チップは同一の半導体チップであって、
前記ｂ）工程は、前記第２半導体チップを、前記第１半導体チップの搭載方向に対して、１８０度回転させてから前記第２チップ搭載部上に搭載する半導体装置の製造方法。
［項１１］
項３に記載の半導体装置の製造方法において、
前記複数の第１パッドのうち、前記第１スタッドバンプが形成されるパッドの下、および前記複数の第３パッドのうち、前記第２スタッドバンプが形成されるパッドの下には、絶縁層が配置されている半導体装置の製造方法。
［項１２］
項１１に記載の半導体装置の製造方法において、
前記絶縁層は、ポリイミドからなる層を含む半導体装置の製造方法。
［項１３］
項８に記載の半導体装置の製造方法において、
前記第１キャビティの深さは、断面視において、前記第１および第２ワイヤ群のそれぞれのワイヤのワイヤ頂点から前記封止体の上面までの距離が、前記第１半導体チップのチップ厚以上となる深さである半導体装置の製造方法。
１ ＳＯＰ（半導体装置）
２ ダイボンド材（接着剤）
３ 封止体
３ａ 第１辺
３ｂ 第２辺
３ｃ 第３辺
３ｄ 第４辺
３ｅ 上面
４ 第１方向
５ 第２方向
６ ワイヤ群
６ａ ワイヤ
７ ワイヤ群
７ａ ワイヤ
８ 外装めっき
９ 第１電源系統
１０ 第２電源系統
１１ 半導体チップ
１１ａ 表面
１１ｂ 裏面
１１ｃ，１１ｄ，１１ｅ，１１ｆ パッド
１１ｇ，１１ｈ，１１ｉ，１１ｊ 辺
１１ｋ，１１ｍ 絶縁層
１２ 送信部
１２ａ 送信回路
１２ｂ コイル
１２ｃ コイル
１３ 受信部
１３ａ 受信回路
１４ ダイパッド
１４ａ 上面
１４ｂ 貫通穴
１４ｃ 第１端部
１４ｄ 第２端部
１４ｅ 開放端
１５ 吊りリード
１６ インナリード
１７ アウタリード
１８ ワイヤ群
１８ａ ワイヤ
１９ ワイヤ群
１９ａ ワイヤ
２０ 第１スタッドバンプ
２１ 半導体チップ
２１ａ 表面
２１ｂ 裏面
２１ｃ，２１ｄ，２１ｅ，２１ｆ パッド
２１ｇ，２１ｈ，２１ｉ，２１ｊ 辺
２１ｍ 絶縁層
２２ 送信部
２２ａ 送信回路
２２ｂ コイル
２２ｃ コイル
２３ 受信部
２３ａ 受信回路
２４ ダイパッド
２４ａ 上面
２４ｂ 貫通穴
２４ｃ 第１端部
２４ｄ 第２端部
２４ｅ 開放端
２５ 吊りリード
２６ インナリード
２７ アウタリード
２８ ワイヤ群
２８ａ ワイヤ
２９ ワイヤ群
２９ａ ワイヤ
３０ 第２スタッドバンプ
３１ 制御回路
３２ 駆動回路
３３ モータ
３４ リードフレーム
３４ａ デバイス領域
３５，３６ Ｔ字リード
３７ 超音波ホーン
３８ キャピラリ
３９ クランパ
４０ 樹脂成形金型
４０ａ 上型
４０ｂ 下型
４０ｃ，４０ｄ キャビティ
４０ｅ ゲート
４１ 封止用樹脂（絶縁樹脂）
４２ ＳＯＰ（半導体装置）

Claims (20)

  1. 外部に信号を送信する第１送信部と、外部からの信号を受信する第１受信部と、を備え、複数のパッドが配置された表面を有する第１半導体チップと、
    外部に信号を送信する第２送信部と、外部からの信号を受信する第２受信部と、を備え、複数のパッドが配置された表面を有する第２半導体チップと、
    前記第１半導体チップが搭載された第１上面を有する第１チップ搭載部と、
    前記第２半導体チップが搭載された第２上面を有する第２チップ搭載部と、
    前記第１チップ搭載部を支持する第１吊りリードと、
    前記第２チップ搭載部を支持する第２吊りリードと、
    前記第１チップ搭載部に隣接して配置された複数の第１リードと、
    前記第２チップ搭載部に隣接して配置された複数の第２リードと、
    前記第１半導体チップと前記第２半導体チップとを電気的に接続し、複数の第１ワイヤを含む第１ワイヤ群と、
    前記第１半導体チップと前記第２半導体チップとを電気的に接続し、複数の第２ワイヤを含む第２ワイヤ群と、
    前記第１半導体チップと前記複数の第１リードとを電気的に接続し、複数の第３ワイヤを含む第３ワイヤ群と、
    前記第２半導体チップと前記複数の第２リードとを電気的に接続し、複数の第４ワイヤを含む第４ワイヤ群と、
    第１方向に伸びる第１辺と、前記第１方向とは実質的に直交する方向の第２方向に伸びる第２辺と、を備え、前記第１および第２半導体チップ、前記第１および第２チップ搭載部、前記第１および第２吊りリードの一部、前記複数の第１および第２リードの一部、および前記複数の第１、第２、第３、および第４ワイヤを封止する封止体と、を有し、
    前記第１半導体チップの前記表面には、前記第１送信部と電気的に接続された複数の第１パッドと、前記第１受信部と電気的に接続された複数の第２パッドと、が配置され、
    前記第２半導体チップの前記表面には、前記第２送信部と電気的に接続された複数の第３パッドと、前記第２受信部と電気的に接続された複数の第４パッドと、が配置され、
    前記第１半導体チップの前記複数の第１パッドと前記第２半導体チップの前記複数の第４パッドとは、前記第１ワイヤ群を介してそれぞれ電気的に接続され、
    前記第１半導体チップの前記複数の第２パッドと前記第２半導体チップの前記複数の第３パッドとは、前記第２ワイヤ群を介してそれぞれ電気的に接続され、
    平面視ならびに前記第１方向において、前記第１ワイヤ群のうち前記第２ワイヤ群に最も近接するワイヤと前記第２ワイヤ群のうち前記第１ワイヤ群に最も近接するワイヤとのワイヤ間距離は、前記第１ワイヤ群内および前記第２ワイヤ群内のいずれのワイヤ間距離よりも大きい半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記封止体は、前記第１辺と対向する第３辺を有し、
    平面視において、前記複数の第１リードは、前記第１辺に沿って配置され、
    平面視において、前記複数の第２リードは、前記第３辺に沿って配置され、
    平面視において、前記第１チップ搭載部は、前記複数の第１リードと前記第２チップ搭載部との間に配置され、
    平面視において、前記第２チップ搭載部は、前記複数の第２リードと前記第１チップ搭載部との間に配置され、
    平面視ならびに前記第２方向において、前記第１チップ搭載部と前記第２チップ搭載部との間の距離は、前記第１チップ搭載部と前記複数の第１リードとの間の距離と前記第２チップ搭載部と前記複数の第２リードとの間の距離よりも大きい半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第１半導体チップは、前記第１方向に伸びる第１チップ辺、前記第１チップ辺に対向し、前記第１方向に伸びる第２チップ辺、前記第１チップ辺と交差し、前記第２方向に伸びる第３チップ辺、および前記第３チップ辺に対向し、前記第２方向に伸びる第４チップ辺を有し、
    平面視において、前記複数の第２パッドは、前記複数の第１パッドよりも前記第１半導体チップの前記第１チップ辺に近くなるように配置されている半導体装置。
  4. 請求項３に記載の半導体装置において、
    平面視において、前記第１半導体チップの前記第１チップ辺は、前記第２チップ搭載部に対向し、前記第１半導体チップの前記第２チップ辺は、前記複数の第１リードに対向している半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１および第２半導体チップは同一の半導体チップであって、
    前記第２半導体チップは、前記第１半導体チップの搭載方向に対して、１８０度回転した状態で前記第２チップ搭載部上に搭載されている半導体装置。
  6. 請求項３に記載の半導体装置において、
    前記第１半導体チップの前記表面には複数の第５パッドが前記第３チップ辺に沿って配置され、
    前記複数の第５パッドの一部のパッドは、第５ワイヤを介して前記第１チップ搭載部の前記第１上面と電気的に接続されている半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１半導体チップは接着剤を介して前記第１チップ搭載部の前記第１上面上に搭載されており、
    平面視において、前記第１半導体チップと前記第５ワイヤが前記第１チップ搭載部の前記第１上面と接続している部分との間の前記第１上面の領域には、貫通穴が設けられている半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記第１吊りリードは、前記封止体の前記第１辺に沿って配置され、
    前記複数の第１リードの一部、および前記第１吊りリードの一部は、前記封止体の前記第１辺から露出している半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第１吊りリードは、外部から接地電圧を供給可能なリードである半導体装置。
  10. 請求項６に記載の半導体装置において、
    前記複数の第５パッドのうち、ワイヤが接続されてないパッドは、外部から電源電圧を供給可能なパッドである半導体装置。
  11. 請求項３に記載の半導体装置において、
    前記第１半導体チップの前記表面には複数の第６パッドが前記第４チップ辺に沿って配置され、
    前記複数の第６パッドの一部のパッドは、前記複数の第１リードの一部のリードと前記第３ワイヤ群の一部のワイヤを介して電気的に接続されている半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記複数の第６パッドの前記一部のパッドと接続されている前記リードは、前記封止体の前記第１辺から露出しており、外部から電源電圧を供給可能なリードである半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記複数の第６パッドのうち、ワイヤが接続されていないパッドは、外部から接地電圧を供給可能なパッドである半導体装置。
  14. 請求項１に記載の半導体装置において、
    断面視において、前記第１および第２ワイヤ群のそれぞれのワイヤのワイヤ頂点から前
    記封止体の上面までの距離は、前記第１半導体チップのチップ厚以上である半導体装置。
  15. 請求項３に記載の半導体装置において、
    前記第１送信部は、送信回路、前記送信回路と電気的に接続された第１コイル、および前記第１コイル上に配置され、前記第１コイルとは電気的に絶縁され、前記複数の第１パッドのうちの一部のパッドと電気的に接続された第２コイルを備え、
    平面視において、前記第２コイルと接続されたパッドは、その周囲を前記第２コイルに囲まれるように配置された半導体装置。
  16. 請求項１５に記載の半導体装置において、
    断面視において、前記第１コイルと前記第２コイルとの間には絶縁層が配置されている半導体装置。
  17. 請求項１６に記載の半導体装置において、
    前記絶縁層は、ポリイミドからなる層を含む半導体装置。
  18. 請求項１に記載の半導体装置において、
    前記第１受信部は受信回路を備え、前記受信回路は前記複数の第２パッドのうちの一部のパッドと電気的に接続されている半導体装置。
  19. ａ）第１吊りリードによって支持された第１チップ搭載部、第２吊りリードによって支持された第２チップ搭載部、前記第１チップ搭載部に隣接して配置された複数の第１リード、および前記第２チップ搭載部に隣接して配置された複数の第２リード、を有するリードフレームを準備する工程と、
    ｂ）前記第１チップ搭載部上に第１半導体チップを搭載し、前記第２チップ搭載部上に第２半導体チップを搭載する工程と、
    ｃ）前記第１半導体チップの複数のパッドの一部と前記第２半導体チップの複数のパッドの一部とをそれぞれ複数のワイヤにより電気的に接続する工程と、
    ｄ）前記第１半導体チップの複数のパッドの一部と前記複数の第１リードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
    ｅ）前記第２半導体チップの複数のパッドの一部と前記複数の第２リードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
    ｆ）前記第１および第２半導体チップ、前記第１および第２吊りリードの一部、前記第１および第２チップ搭載部、前記複数の第１および第２リードの一部、および複数のワイヤを封止し、第１方向に伸びる第１辺と、前記第１方向とは実質的に直交する方向の第２方向に伸びる第２辺と、を備えた封止体を形成する工程と、
    ｇ）前記第１および第２吊りリード、および前記複数の第１および第２リードを前記リードフレームから切り離す工程と、を有し、
    前記第１半導体チップは、その表面に複数の第１パッドと複数の第２パッドとが配置され、
    前記第２半導体チップは、その表面に複数の第３パッドと複数の第４パッドとが配置され、
    前記ｃ）工程は、
    ｃ１）前記第１半導体チップの前記複数の第１パッドと前記第２半導体チップの前記複数の第４パッドとをそれぞれ第１ワイヤ群に含まれる複数の第１ワイヤで接続する工程と、
    ｃ２）前記第１半導体チップの前記複数の第２パッドと前記第２半導体チップの前記複数の第３パッドとをそれぞれ第２ワイヤ群に含まれる複数の第２ワイヤで接続する工程と、を含み、
    前記ｃ１）およびｃ２）工程は、平面視ならびに前記第１方向において、前記第１ワイヤ群のうち前記第２ワイヤ群に最も近接するワイヤと前記第２ワイヤ群のうち前記第１ワイヤ群に最も近接するワイヤとのワイヤ間距離は、前記第１ワイヤ群内および前記第２ワイヤ群内のいずれのワイヤ間距離よりも大きくなるように行う半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法において、
    前記ｃ１）工程は、
    ｃ１１）前記複数の第１パッドのうちの１つのパッド上に第１スタッドバンプを形成する工程と、
    ｃ１２）前記ｃ１１）工程の後、前記複数の第４パッドのうちの１つのパッド上にワイヤの一端を接続する工程と、
    ｃ１３）前記ｃ１２）工程の後、前記第１スタッドバンプ上に前記ワイヤの他端を接続する工程を含む半導体装置の製造方法。
JP2013133174A 2013-06-25 2013-06-25 半導体装置およびその製造方法 Active JP6129659B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013133174A JP6129659B2 (ja) 2013-06-25 2013-06-25 半導体装置およびその製造方法
EP14170909.7A EP2822031A3 (en) 2013-06-25 2014-06-03 Semiconductor device and method for manufacturing the same
US14/304,949 US9754865B2 (en) 2013-06-25 2014-06-15 Semiconductor device and method for manufacturing the same
KR20140075826A KR20150000831A (ko) 2013-06-25 2014-06-20 반도체 장치 및 그 제조 방법
CN201410286956.2A CN104253102B (zh) 2013-06-25 2014-06-24 半导体器件和用于制造其的方法
HK15105948.5A HK1205357A1 (en) 2013-06-25 2015-06-23 Semiconductor device and method for manufacturing the same
US15/662,058 US20170323848A1 (en) 2013-06-25 2017-07-27 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013133174A JP6129659B2 (ja) 2013-06-25 2013-06-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015008229A true JP2015008229A (ja) 2015-01-15
JP6129659B2 JP6129659B2 (ja) 2017-05-17

Family

ID=50842161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013133174A Active JP6129659B2 (ja) 2013-06-25 2013-06-25 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US9754865B2 (ja)
EP (1) EP2822031A3 (ja)
JP (1) JP6129659B2 (ja)
KR (1) KR20150000831A (ja)
CN (1) CN104253102B (ja)
HK (1) HK1205357A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置
JP2017045878A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2018041956A (ja) * 2016-09-06 2018-03-15 エイブリック株式会社 半導体装置の製造方法
JP2018157134A (ja) * 2017-03-21 2018-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10109565B2 (en) 2015-12-18 2018-10-23 Renesas Electronics Corporation Semiconductor device
JP2019009353A (ja) * 2017-06-27 2019-01-17 パナソニックＩｐマネジメント株式会社 アイソレータ
JP2019145829A (ja) * 2019-04-24 2019-08-29 ローム株式会社 半導体装置
JP2020065078A (ja) * 2016-07-01 2020-04-23 ローム株式会社 半導体装置
JP2020167428A (ja) * 2020-06-12 2020-10-08 ローム株式会社 半導体装置
WO2022176690A1 (ja) * 2021-02-16 2022-08-25 ローム株式会社 半導体装置、半導体装置の設計方法および半導体装置の製造方法
JP7527906B2 (ja) 2020-09-10 2024-08-05 ローム株式会社 半導体装置
JP7541455B2 (ja) 2020-09-10 2024-08-28 ローム株式会社 半導体装置
JP7541456B2 (ja) 2020-09-10 2024-08-28 ローム株式会社 半導体装置
US12094808B2 (en) 2020-09-10 2024-09-17 Rohm Co., Ltd. Semiconductor device
WO2024195480A1 (ja) * 2023-03-22 2024-09-26 ローム株式会社 半導体装置
WO2024202966A1 (ja) * 2023-03-24 2024-10-03 ローム株式会社 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220439A (ja) 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2017010012A1 (ja) 2015-07-16 2017-01-19 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ 半導体装置
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
CN105575941B (zh) * 2016-02-03 2018-01-02 中芯集成电路（宁波）有限公司 一种双芯片封装实现的大功率谐振电源控制芯片
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法
US10734331B2 (en) * 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer
US10312185B2 (en) * 2017-10-05 2019-06-04 Texas Instrument Incorporated Inductively coupled microelectromechanical system resonator
DE112018004478T5 (de) 2017-10-13 2020-07-30 Rohm Co., Ltd. Elektronikkomponente und elektronikkomponentenmodul
CN109872869B (zh) * 2017-12-04 2021-12-28 万国半导体(开曼)股份有限公司 一种隔离耦合结构
CN108133926B (zh) * 2017-12-14 2024-05-24 常州星海电子股份有限公司 一种整流桥
CN110010509B (zh) * 2018-01-05 2023-10-20 光宝新加坡有限公司 双引线架磁耦合封装结构及其制造方法
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ
KR102564605B1 (ko) * 2018-12-21 2023-08-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11538740B2 (en) * 2019-07-15 2022-12-27 Texas Instruments Incorporated Leads for semiconductor package
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
CN116072663B (zh) * 2023-02-28 2024-02-02 海信家电集团股份有限公司 功率模块及具有其的电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251641A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2012169417A (ja) * 2011-02-14 2012-09-06 Renesas Electronics Corp 半導体装置の製造方法
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199559A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置
JPH04258157A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp リ−ドフレ−ム
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器
JP2009302418A (ja) 2008-06-17 2009-12-24 Nec Electronics Corp 回路装置及びその製造方法
JP5238562B2 (ja) * 2009-03-13 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
US8283212B2 (en) * 2010-12-28 2012-10-09 Alpha & Omega Semiconductor, Inc. Method of making a copper wire bond package
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5823798B2 (ja) * 2011-09-29 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
JP2010251641A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2012169417A (ja) * 2011-02-14 2012-09-06 Renesas Electronics Corp 半導体装置の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置
JP2017045878A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US10109565B2 (en) 2015-12-18 2018-10-23 Renesas Electronics Corporation Semiconductor device
US11329572B2 (en) 2016-07-01 2022-05-10 Rohm Co., Ltd. Semiconductor device
JP2020065078A (ja) * 2016-07-01 2020-04-23 ローム株式会社 半導体装置
JP2018041956A (ja) * 2016-09-06 2018-03-15 エイブリック株式会社 半導体装置の製造方法
JP2018157134A (ja) * 2017-03-21 2018-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2019009353A (ja) * 2017-06-27 2019-01-17 パナソニックＩｐマネジメント株式会社 アイソレータ
JP2019145829A (ja) * 2019-04-24 2019-08-29 ローム株式会社 半導体装置
JP2020167428A (ja) * 2020-06-12 2020-10-08 ローム株式会社 半導体装置
JP7035117B2 (ja) 2020-06-12 2022-03-14 ローム株式会社 半導体装置
JP7527906B2 (ja) 2020-09-10 2024-08-05 ローム株式会社 半導体装置
JP7541455B2 (ja) 2020-09-10 2024-08-28 ローム株式会社 半導体装置
JP7541456B2 (ja) 2020-09-10 2024-08-28 ローム株式会社 半導体装置
US12094808B2 (en) 2020-09-10 2024-09-17 Rohm Co., Ltd. Semiconductor device
WO2022176690A1 (ja) * 2021-02-16 2022-08-25 ローム株式会社 半導体装置、半導体装置の設計方法および半導体装置の製造方法
WO2024195480A1 (ja) * 2023-03-22 2024-09-26 ローム株式会社 半導体装置
WO2024202966A1 (ja) * 2023-03-24 2024-10-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN104253102B (zh) 2018-12-28
KR20150000831A (ko) 2015-01-05
JP6129659B2 (ja) 2017-05-17
US20170323848A1 (en) 2017-11-09
CN104253102A (zh) 2014-12-31
US9754865B2 (en) 2017-09-05
US20140374890A1 (en) 2014-12-25
EP2822031A2 (en) 2015-01-07
HK1205357A1 (en) 2015-12-11
EP2822031A3 (en) 2015-06-10

Similar Documents

Publication Publication Date Title
JP6129659B2 (ja) 半導体装置およびその製造方法
US11699641B2 (en) Semiconductor device
CN106449610B (zh) 半导体器件及其制造方法
EP2802064B1 (en) Power module and encapsulation method thereof
CN103972198A (zh) 半导体装置及半导体装置的制造方法
US10109565B2 (en) Semiconductor device
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
CN104798193B (zh) 半导体装置及其制造方法
CN103650135A (zh) 扩展型半导体芯片以及半导体装置
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US10290577B2 (en) Semiconductor device
CN103400826A (zh) 半导体封装及其制造方法
US9698110B2 (en) Semiconductor device with integrated antenna
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
CN102931150A (zh) 无外引脚封装结构
KR101491258B1 (ko) 리드 프레임의 제조방법
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
CN105679747A (zh) 一种带弹片双层灌胶的功率模块及制造方法
JP2015012162A (ja) モールドパッケージおよびその製造方法
CN104810331A (zh) 功率器件和生产其的方法
CN102386165A (zh) 芯片封装件及其制造方法
KR19980053676A (ko) 리드 프레임 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170412

R150 Certificate of patent or registration of utility model

Ref document number: 6129659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150