JP2010251641A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010251641A JP2010251641A JP2009101860A JP2009101860A JP2010251641A JP 2010251641 A JP2010251641 A JP 2010251641A JP 2009101860 A JP2009101860 A JP 2009101860A JP 2009101860 A JP2009101860 A JP 2009101860A JP 2010251641 A JP2010251641 A JP 2010251641A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- bonding wire
- region
- semiconductor device
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1インダクタは送信回路100に接続されている。第2インダクタは、受信回路200に接続されており、第1インダクタと誘導結合している。第1インダクタは、少なくとも一部が第1ボンディングワイヤ500によって構成されている。第1ボンディングワイヤ500は、両端が第1接続端子160及び第3接続端子260に接続されている。第2インダクタは、少なくとも一部が第2ボンディングワイヤ502によって構成されている。第2ボンディングワイヤ502は、両端が第2接続端子162及び第4接続端子262に接続されている。
【選択図】図1
Description
前記第1領域と並んで配置されており、前記第1領域と基準電位が分離されており、受信回路、第3接続端子、及び第4接続端子を有する第2領域と、
前記送信回路に接続された第1インダクタと、
前記受信回路に接続され、前記第1インダクタと誘導結合する第2インダクタと、
前記第1インダクタの少なくとも一部を構成し、両端が前記第1接続端子及び前記第3接続端子に接続している第1ボンディングワイヤと、
前記第2インダクタの少なくとも一部を構成し、両端が前記第2接続端子及び前記第4接続端子に接続している第2ボンディングワイヤと、
を備える半導体装置が提供される。
図1は、第1の実施形態に係る半導体装置の構成を示す平面概略図である。この半導体装置は、第1領域としての第1半導体チップ10、第2領域としての第2半導体チップ20、第1インダクタ、第2インダクタ、第1ボンディングワイヤ500、及び第2ボンディングワイヤ502を備える。
図4は、第2の実施形態に係る半導体装置の構成を示す平面概略図である。この半導体装置は、第1の実施形態における第1ボンディングワイヤ500、第2ボンディングワイヤ502、第3ボンディングワイヤ506、及び第4ボンディングワイヤ504それぞれを複数のボンディングワイヤに分割した場合に相当する。
図5は、第3の実施形態に係る半導体装置の平面概略図であり、図6は図5に示した半導体装置のB−B´断面図である。図5は第1の実施形態における図1に相当しており、図6は第1の実施形態における図2に相当している。本実施形態に係る半導体装置は、第1の実施形態において、第1半導体チップ10に形成されていた各構成要素と、第2半導体チップ20に形成されていた各構成要素が同一のSOI基板101に形成されている。
12 第1領域
20 第2半導体チップ
22 第2領域
100 送信回路
101 SOI基板
102 シリコン層
104 絶縁層
120 ウェル
121 第1トランジスタ
122 不純物領域
126 ゲート電極
140 ウェル
141 第1トランジスタ
142 不純物領域
146 ゲート電極
150 送信側ドライバ回路
155 変調処理部
160 第1接続端子
162 第2接続端子
164 第5接続端子
166 配線
168 第6接続端子
170 第9接続端子
172 第10接続端子
174 第11接続端子
176 第12接続端子
178 接続端子
180 接続端子
182 接続端子
184 接続端子
200 受信回路
220 ウェル
221 第2トランジスタ
222 不純物領域
226 ゲート電極
240 ウェル
241 第2トランジスタ
242 不純物領域
246 ゲート電極
250 受信側ドライバ回路
255 復調回路
260 第3接続端子
262 第4接続端子
264 第7接続端子
266 配線
268 第8接続端子
270 第13接続端子
272 第14接続端子
274 第15接続端子
276 第16接続端子
278 接続端子
280 接続端子
282 接続端子
284 接続端子
400 多層配線層
410 絶縁層
412 配線層
420 絶縁層
422 配線層
430 絶縁層
432 配線層
440 絶縁層
442 配線層
500 第1ボンディングワイヤ
502 第2ボンディングワイヤ
504 第4ボンディングワイヤ
506 第3ボンディングワイヤ
508 第5ボンディングワイヤ
510 第6ボンディングワイヤ
512 ボンディングワイヤ
514 ボンディングワイヤ
516 第7ボンディングワイヤ
518 第8ボンディングワイヤ
520 ボンディングワイヤ
522 ボンディングワイヤ
600 接続用ボンディングワイヤ
602 接続用ボンディングワイヤ
700 ダイパッド
702 ダイパッド
710 リード
712 リード
800 樹脂層
900 多層配線層
Claims (12)
- 送信回路、第1接続端子、及び第2接続端子を有する第1領域と、
前記第1領域と並んで配置されており、前記第1領域と基準電位が分離されており、受信回路、第3接続端子、及び第4接続端子を有する第2領域と、
前記送信回路に接続された第1インダクタと、
前記受信回路に接続され、前記第1インダクタと誘導結合する第2インダクタと、
前記第1インダクタの少なくとも一部を構成し、両端が前記第1接続端子及び前記第3接続端子に接続している第1ボンディングワイヤと、
前記第2インダクタの少なくとも一部を構成し、両端が前記第2接続端子及び前記第4接続端子に接続している第2ボンディングワイヤと、
を備える半導体装置。 - 請求項1に記載の半導体装置において、
前記第1接続端子は前記送信回路に接続しており、
前記第4接続端子は前記受信回路に接続している半導体装置。 - 請求項1に記載の半導体装置において、
前記第1接続端子は前記送信回路の基準電位に接続されており、
前記第4接続端子は前記受信回路の基準電位に接続されている半導体装置。 - 請求項1〜3のいずれか一つに記載の半導体装置において、
前記第1接続端子及び前記第2接続端子は、前記第1領域の中心を基準にした場合に前記第2領域とは反対側に位置しており、
前記第3接続端子及び前記第4接続端子は、前記第2領域の中心を基準にした場合に前記第1領域とは反対側に位置している半導体装置。 - 請求項4に記載の半導体装置において、
前記第1領域及び前記第2領域は、平面形状が長方形又は正方形であり、
前記第1接続端子及び前記第2接続端子は、前記第2領域とは反対側の辺に位置しており、
前記第3接続端子及び前記第4接続端子は、前記第1領域とは反対側に辺に位置している半導体装置。 - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記第1領域に形成されており、前記第2接続端子に接続している第5接続端子と、
前記第1領域に形成された第6接続端子と、
前記第2領域に形成されており、前記第3接続端子に接続している第7接続端子と、
前記第2領域に形成された第8接続端子と、
両端が前記第6接続端子及び前記第7接続端子に接続され、前記第1インダクタの一部を構成する第3ボンディングワイヤと、
両端が前記第5接続端子及び前記第8接続端子に接続され、前記第2インダクタの一部を構成する第4ボンディングワイヤと、
を備え、
前記第3ボンディングワイヤは前記第1ボンディングワイヤと前記第2ボンディングワイヤの間に位置し、
前記第4ボンディングワイヤは前記第1ボンディングワイヤと前記第3ボンディングワイヤの間に位置している半導体装置。 - 請求項6に記載の半導体装置において、
前記第3ボンディングワイヤと前記第4ボンディングワイヤの間隔は、前記第1ボンディングワイヤと前記第4ボンディングワイヤの間隔、及び前記第2ボンディングワイヤと前記第3ボンディングワイヤの間隔より広い半導体装置。 - 請求項1〜7のいずれか一つに記載の半導体装置において、
前記第1領域に設けられた第9接続端子、第10接続端子、第11接続端子、及び第12接続端子と、
両端が前記第9接続端子及び前記第10接続端子に接続されている第5ボンディングワイヤと、
両端が前記第11接続端子及び前記第12接続端子に接続されている第6ボンディングワイヤと、
を備え、
前記第9接続端子は前記第1接続端子に接続していて前記第10接続端子は前記送信回路に接続しており、
前記第11接続端子は前記第2接続端子に接続している半導体装置。 - 請求項1〜8のいずれか一つに記載の半導体装置において、
前記第2領域に設けられた第13接続端子、第14接続端子、第15接続端子、及び第16接続端子と、
両端が前記第13接続端子及び前記第14接続端子に接続されている第7ボンディングワイヤと、
両端が前記第15接続端子及び前記第16接続端子に接続されている第8ボンディングワイヤと、
を備え、
前記第13接続端子は前記第3接続端子に接続しており、
前記第15接続端子は前記第4接続端子に接続していて前記第16接続端子は前記受信回路に接続している半導体装置。 - 請求項1〜9のいずれか一つに記載の半導体装置において、
少なくとも前記第1領域が設けられた半導体チップと、
前記半導体チップが実装された配線基板と、
前記配線基板と前記第1領域を接続する接続用ボンディングワイヤと、
を備え、
前記第1ボンディングワイヤ及び前記第2ボンディングワイヤは、頂点が前記接続用ボンディングワイヤの頂点より高い半導体装置。 - 請求項1〜10のいずれか一つに記載の半導体装置において、
前記第1領域は第1半導体チップに設けられており、
前記第2領域は第2半導体チップに設けられている半導体装置。 - 請求項1〜10のいずれか一つに記載の半導体装置において、
前記第1領域と前記第2領域は同一のSOI基板に設けられており、
前記第1領域と前記第2領域は、前記SOI基板のシリコン層に埋め込まれた絶縁層により基準電位が互いに分離されている半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009101860A JP5390246B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体装置 |
US12/662,441 US8350357B2 (en) | 2009-04-20 | 2010-04-16 | Semiconductor device including an inductor that is inductively coupled to another inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009101860A JP5390246B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010251641A true JP2010251641A (ja) | 2010-11-04 |
JP2010251641A5 JP2010251641A5 (ja) | 2012-06-07 |
JP5390246B2 JP5390246B2 (ja) | 2014-01-15 |
Family
ID=42991367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009101860A Expired - Fee Related JP5390246B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8350357B2 (ja) |
JP (1) | JP5390246B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015008229A (ja) * | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5578797B2 (ja) * | 2009-03-13 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8981842B1 (en) * | 2013-10-25 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company Limited | Integrated circuit comprising buffer chain |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09106915A (ja) * | 1995-10-13 | 1997-04-22 | Matsushita Electric Ind Co Ltd | 高周波用インダクタ |
JP2002164214A (ja) * | 2000-10-27 | 2002-06-07 | Xerox Corp | ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法 |
JP2010041499A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 信号カプラ |
US20100052120A1 (en) * | 2008-09-02 | 2010-03-04 | Linear Technology Corporation | Semiconductor device having a suspended isolating interconnect |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3997851A (en) * | 1976-01-28 | 1976-12-14 | The United States Of America As Represented By The Secretary Of The Army | RF-drive equalizer for multicell microwave transistor |
JPH05167427A (ja) * | 1991-12-13 | 1993-07-02 | Toshiba Corp | レベルシフト回路 |
JPH1074625A (ja) | 1996-08-30 | 1998-03-17 | Ikeda Takeshi | インダクタ素子 |
US6545227B2 (en) * | 2001-07-11 | 2003-04-08 | Mce/Kdi Corporation | Pocket mounted chip having microstrip line |
JP2005039023A (ja) | 2003-07-14 | 2005-02-10 | Yokogawa Electric Corp | インダクタンス素子及びその製造方法 |
-
2009
- 2009-04-20 JP JP2009101860A patent/JP5390246B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-16 US US12/662,441 patent/US8350357B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09106915A (ja) * | 1995-10-13 | 1997-04-22 | Matsushita Electric Ind Co Ltd | 高周波用インダクタ |
JP2002164214A (ja) * | 2000-10-27 | 2002-06-07 | Xerox Corp | ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法 |
JP2010041499A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 信号カプラ |
US20100052120A1 (en) * | 2008-09-02 | 2010-03-04 | Linear Technology Corporation | Semiconductor device having a suspended isolating interconnect |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015008229A (ja) * | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9754865B2 (en) | 2013-06-25 | 2017-09-05 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20100270642A1 (en) | 2010-10-28 |
JP5390246B2 (ja) | 2014-01-15 |
US8350357B2 (en) | 2013-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5578797B2 (ja) | 半導体装置 | |
JP5214525B2 (ja) | 半導体装置 | |
US8592944B2 (en) | Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process | |
JP5496541B2 (ja) | 半導体装置 | |
JP5646830B2 (ja) | 半導体装置、半導体装置の製造方法、及びリードフレーム | |
CN105470243B (zh) | 半导体装置 | |
JP5435029B2 (ja) | 半導体装置及び信号伝達方法 | |
JP4878502B2 (ja) | 半導体装置 | |
JP2014183071A (ja) | 半導体装置 | |
JP5390246B2 (ja) | 半導体装置 | |
JP5088059B2 (ja) | アイソレータおよびアイソレータの製造方法 | |
JP6062486B2 (ja) | 半導体装置 | |
JP2014143427A (ja) | 半導体装置 | |
JP5856274B2 (ja) | 半導体装置、半導体装置の製造方法、及びリードフレーム | |
US11756881B2 (en) | Semiconductor device | |
CN102446889A (zh) | 变压器装置 | |
US20230086597A1 (en) | Insulating device | |
JP5562459B2 (ja) | 半導体装置 | |
JP2018160501A (ja) | 半導体装置 | |
JP6081961B2 (ja) | 半導体装置 | |
JP2014064015A (ja) | 半導体装置 | |
JP2023141929A (ja) | アイソレータ | |
JP2011187710A (ja) | インダクタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120412 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |