JP2022055599A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022055599A JP2022055599A JP2020163107A JP2020163107A JP2022055599A JP 2022055599 A JP2022055599 A JP 2022055599A JP 2020163107 A JP2020163107 A JP 2020163107A JP 2020163107 A JP2020163107 A JP 2020163107A JP 2022055599 A JP2022055599 A JP 2022055599A
- Authority
- JP
- Japan
- Prior art keywords
- voltage output
- output side
- region
- terminals
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 319
- 229920005989 resin Polymers 0.000 claims abstract description 127
- 239000011347 resin Substances 0.000 claims abstract description 127
- 238000007789 sealing Methods 0.000 claims abstract description 124
- 230000003746 surface roughness Effects 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000009413 insulation Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1425—Converter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】絶縁耐圧の向上を図ることが可能な半導体装置を提供する。【解決手段】半導体装置A10において、第1ダイパッド3および第2ダイパッド4を含む導電支持部材2と、第1ダイパッド3に搭載された第1半導体素子11と、第2ダイパッド4に搭載された第2半導体素子12と、封止樹脂7とを備えた。第1半導体素子11は、入力側回路を構成する制御部111を備える。第2半導体素子12は、高圧出力側回路を構成する高圧駆動部121を備える。封止樹脂7は、x方向のx1側に位置する第1側面73と、x方向のx2側に位置する第2側面74と、y方向のy1側に位置する第4側面76とを備える。導電支持部材2は、入力側回路に導通し、かつ、第1側面73から突出する複数の入力側端子51と、高圧出力側回路に導通し、かつ、第2側面74から突出する複数の高圧出力側端子52とを含み、第4側面76から露出していない。【選択図】図2
Description
本開示は、1つのパッケージ内に搭載された複数の半導体素子の間で、絶縁部を介して信号を伝送する半導体装置に関する。
電気自動車もしくはハイブリッド自動車、または、家電機器などに使用されているインバータ装置には、半導体装置が使用されている。当該インバータ装置は、たとえば半導体装置と、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのパワー半導体とを備える。当該半導体装置は、制御素子および駆動素子を有する。当該インバータ装置においては、ECU(Engine Control Unit)から出力された制御信号が、当該半導体装置の制御素子に入力される。制御素子は、制御信号をPWM(Pulse Width Modulation)制御信号に変換し、駆動素子に伝送する。駆動素子は、PWM制御信号に基づき、たとえば6つのパワー半導体を所望のタイミングでスイッチング動作させる。当該6つのパワー半導体が所望のタイミングでスイッチング動作をすることで、車載用バッテリの直流電力からモータ駆動用の三相交流電力が生成される。たとえば、特許文献1には、モータ駆動装置に利用される半導体装置(駆動回路)の一例が開示されている。
ただし、制御素子に要求される電源電圧と、駆動素子に要求される電源電圧とが異なることがある。このような場合、複数の半導体素子を1つのパッケージ内に搭載した半導体装置では、制御素子への導電経路と、駆動素子への導電経路との2つの導電経路の間において、各々に印加される電源電圧に差異があるため、これらの導電経路の間における絶縁耐圧の向上が求められる。
本発明は上述の事情に鑑み、絶縁耐圧の向上を図ることが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、第1ダイパッド、および、前記第1ダイパッドとは相対的に電位が異なる第2ダイパッドを含む導電支持部材と、前記第1ダイパッドに搭載された第1半導体素子と、前記第2ダイパッドに搭載された第2半導体素子と、前記導電支持部材の少なくとも一部と、前記第1半導体素子および前記第2半導体素子と、を覆う封止樹脂とを備え、前記第1半導体素子は、前記第1ダイパッドとともに入力側回路を構成する制御部と、前記入力側回路との間で信号の送受信を行う低圧出力側回路を構成する低圧駆動部とを備え、前記第2半導体素子は、前記第2ダイパッドとともに、前記入力側回路との間で信号の送受信を行う高圧出力側回路を構成する高圧駆動部を備え、前記導電支持部材は、厚さ方向に直交する第1方向に沿って配列され、かつ、少なくともいずれかが前記入力側回路に導通する複数の入力側端子と、前記第1方向に沿って配列され、かつ、少なくともいずれかが前記高圧出力側回路に導通する複数の高圧出力側端子と、前記複数の高圧出力側端子に対して前記第1方向の一方側に、前記第1方向に沿って配列され、かつ、少なくともいずれかが前記低圧出力側回路に導通する複数の低圧出力側端子とをさらに含み、前記封止樹脂は、前記厚さ方向と前記第1方向とに直交する第2方向の一方側に位置し、かつ、前記複数の入力側端子が突出する第1側面と、前記第2方向の他方側に位置し、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第2側面と、前記第1方向の一方側に位置し、かつ、前記第1側面および前記第2側面につながる第3側面と、前記第1方向の他方側に位置し、かつ、前記第1側面および前記第2側面につながる第4側面とを有し、前記導電支持部材は、前記第4側面から露出していない。
本開示によると、導電支持部材は、封止樹脂の第4側面から露出していない。したがって、複数の入力側端子と複数の高圧出力側端子との絶縁距離が長くなる。これにより、絶縁耐圧の向上を図ることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。
<第1実施形態>
図1~図10は、本開示に係る半導体装置の一例を示している。本実施形態の半導体装置A10は、第1半導体素子11、第2半導体素子12、導電支持部材2、複数のワイヤ61、複数のワイヤ62、複数のワイヤ63、複数のワイヤ64、および封止樹脂7を備える。導電支持部材2は、第1ダイパッド3、第2ダイパッド4、複数の入力側端子51、複数の高圧出力側端子52、および複数の低圧出力側端子53を含む。半導体装置A10は、たとえば電気自動車またはハイブリッド自動車などのインバータ装置の配線基板に表面実装されるものである。なお、半導体装置A10の用途や機能は限定されない。半導体装置A10のパッケージ形式は、SOP(Small Outline Package)である。ただし、半導体装置A10のパッケージ形式は、SOPに限定されない。
図1~図10は、本開示に係る半導体装置の一例を示している。本実施形態の半導体装置A10は、第1半導体素子11、第2半導体素子12、導電支持部材2、複数のワイヤ61、複数のワイヤ62、複数のワイヤ63、複数のワイヤ64、および封止樹脂7を備える。導電支持部材2は、第1ダイパッド3、第2ダイパッド4、複数の入力側端子51、複数の高圧出力側端子52、および複数の低圧出力側端子53を含む。半導体装置A10は、たとえば電気自動車またはハイブリッド自動車などのインバータ装置の配線基板に表面実装されるものである。なお、半導体装置A10の用途や機能は限定されない。半導体装置A10のパッケージ形式は、SOP(Small Outline Package)である。ただし、半導体装置A10のパッケージ形式は、SOPに限定されない。
図1は、半導体装置A10を示す平面図である。図2は、半導体装置A10を示す平面図である。図2においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。図3は、半導体装置A10を示す正面図である。図4は、半導体装置A10を示す背面図である。図5は、半導体装置A10を示す左側面図である。図6は、半導体装置A10を示す右側面図である。図7は、図2のVII-VII線に沿う断面図である。図8は、図2のVIII-VIII線に沿う断面図である。図9は、図1のIX-IX線に沿う断面図である。図10は、図1のX-X線に沿う断面図である。
半導体装置A10は、厚さ方向視(平面視)の形状が長矩形状である。説明の便宜上、半導体装置A10の厚さ方向(平面視方向)をz方向とし、z方向に直交する半導体装置A10の一方の辺に沿う方向(図1および図2における左右方向)をx方向、z方向およびx方向に直交する方向(図1および図2における上下方向)をy方向とする。また、z方向の一方側(図3~図8における上側)をz1側とし、他方側(図3~図8における下側)をz2側とする。x方向の一方側(図1および図2における左側)をx1側とし、他方側(図1および図2における右側)をx2側とする。y方向の一方側(図1および図2における上側)をy1側とし、他方側(図1および図2における下側)をy2側とする。z方向が本開示の「厚さ方向」に相当し、y方向が本開示の「第1方向」に相当し、x方向が本開示の「第2方向」に相当する。なお、半導体装置A10の形状および各寸法は限定されない。
第1半導体素子11および第2半導体素子12は、半導体装置A10の機能中枢となる素子である。
第1半導体素子11は、図2に示すように、導電支持部材2の一部(後述の第1ダイパッド3)に搭載されて、半導体装置A10のy方向における中央で、x方向における中央よりx1寄りに配置されている。第1半導体素子11は、z方向視においてy方向に長い矩形状である。第1半導体素子11は、Siからなる基板(図示なし)を有し、当該基板上に、図2に示すように、制御部111および低圧駆動部112が形成されている。
制御部111は、ECUなどから入力された制御信号をPWM制御信号に変換する回路と、PWM制御信号を第2半導体素子12および低圧駆動部112へ伝送するための送信回路とを有する。本実施形態では、制御部111は、ハイサイド用の制御信号とローサイド用の制御信号とを入力されて、ハイサイド用のPWM制御信号を第2半導体素子12に伝送し、ローサイド用のPWM制御信号を低圧駆動部112に伝送する。
低圧駆動部112は、第1半導体素子11のx方向x2側寄りで、y方向のy2側寄りに配置され、第1半導体素子11の内部で制御部111に導通している。低圧駆動部112は、制御部111からPWM制御信号を受信し、受信したPWM制御信号に基づいてスイッチング素子(たとえばIGBTやMOSFETなど)のスイッチング動作を行う回路(ゲートドライバ)を有する。低圧駆動部112は、ローサイドのスイッチング素子を駆動させる。
第2半導体素子12は、図2に示すように、導電支持部材2の一部(後述の第2ダイパッド4)に搭載されて、第1半導体素子11に対してx方向のx2側に配置されている。第2半導体素子12は、z方向視においてy方向に長い矩形状である。第2半導体素子12は、Siからなる基板(図示なし)を有し、当該基板上に、図2に示すように、高圧駆動部121および絶縁部122が形成されている。
高圧駆動部121は、制御部111から絶縁部122を介してPWM制御信号を受信し、受信したPWM制御信号に基づいてスイッチング素子(たとえばIGBTやMOSFETなど)のスイッチング動作を行う回路(ゲートドライバ)を有する。高圧駆動部121は、ハイサイドのスイッチング素子を駆動させる。
絶縁部122は、第2半導体素子12のx方向x1側寄りで、y方向のy2側寄りに配置され、第2半導体素子12の内部で高圧駆動部121に導通している。絶縁部122は、PWM制御信号を絶縁状態で伝送するための部分である。絶縁部122は、後述するワイヤ64を介して、第1半導体素子11の制御部111からPWM制御信号を受信し、受信したPWM制御信号を、高圧駆動部121へ絶縁状態で伝送する。つまり、絶縁部122は、第1半導体素子11の制御部111と第2半導体素子12の高圧駆動部121との信号の送受信を中継し、かつ、第1半導体素子11の制御部111と第2半導体素子12の高圧駆動部121とを互いに絶縁する。絶縁部122は、たとえばインダクティブ型である。本実施形態では、絶縁部122は、基板上に形成された、たとえばCuからなる複数のインダクタ(コイル)を誘導結合させることで、絶縁状態での電気信号の伝送を行う絶縁型トランスである。複数のインダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは第2半導体素子12の厚さ方向(z方向)において互いに積層されている。送信側インダクタと受信側インダクタとの間には、SiO2などからなる誘電体層が介装されている。誘電体層により、送信側インダクタと受信側インダクタとは、電気的に絶縁されている。本実施形態では、絶縁部122がインダクティブ型である場合を示すが、絶縁部122はキャパシティブ型であってもよい。キャパシティブ型の絶縁素子は、一例ではコンデンサである。
第2半導体素子12は、第1半導体素子11から送信されるPWM制御信号を、絶縁部122を介して受信する。なお、第1半導体素子11は、第2半導体素子12に、PWM制御信号以外の信号も伝送してもよい。また、第2半導体素子12は、検出信号などの信号を、第1半導体素子11に伝送してもよい。
ハイブリッド自動車などのインバータ装置におけるモータドライバ回路には、ローサイドスイッチング素子とハイサイドスイッチング素子とをトーテムポール状に接続したハーフブリッジ回路が一般的に使用されている。絶縁ゲートドライバでは、任意の時点でオンになるスイッチは、ローサイドスイッチング素子かハイサイドスイッチング素子のどちらか一方のみである。高電圧領域において、ローサイドスイッチング素子のソース、および、当該スイッチング素子を駆動する絶縁ゲートドライバの基準電位はグランドに接続されているので、ゲート-ソース間電圧はグランドを基準に動作する。一方、ハイサイドスイッチング素子のソース、および、当該スイッチング素子を駆動する絶縁ゲートドライバの基準電位はハーフブリッジ回路の出力ノードに接続されている。ローサイドスイッチング素子とハイサイドスイッチング素子のどちらがオンであるかに応じて、ハーフブリッジ回路の出力ノードの電位は変化するので、ハイサイドスイッチング素子を駆動する絶縁ゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンのときには、当該基準電位は、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧(例えば600V以上)になる。半導体装置A10では、第2半導体素子12の高圧駆動部121が、ハイサイドスイッチング素子を駆動する絶縁ゲートドライバとして用いられる。第2半導体素子12の高圧駆動部121と第1半導体素子11の制御部111とは絶縁性を確保するためにグランドが分離されているので、高圧駆動部121には、制御部111のグランドと比較して、600V以上の電圧が過渡的に印加される。第1半導体素子11の制御部111と、第2半導体素子12の高圧駆動部121との間に著しい電位差が生じることから、半導体装置A10においては、第1半導体素子11の制御部111を含む入力側回路と、第2半導体素子12の高圧駆動部121を含む高圧出力側回路とが、第2半導体素子12の絶縁部122により絶縁されている。つまり、第2半導体素子12の絶縁部122は、相対的に低電位である入力側回路と、相対的に高電位である高圧出力側回路とを絶縁する。なお、本実施形態では、第1半導体素子11の制御部111と低圧駆動部112との電位差は小さいので、入力側回路と、第1半導体素子11の低圧駆動部112を含む低圧出力側回路との間は絶縁されていない。
第1半導体素子11の上面(z1側を向く面)には、図示しない複数の電極が設けられている。また、第1半導体素子11の下面(z2側を向く面)には、図示しない裏面電極が設けられている。これらの電極は、第1半導体素子11に構成された回路に導通する。同様に、第2半導体素子12の上面(z1側を向く面)には、図示しない複数の電極が設けられている。また、第2半導体素子12の下面(z2側を向く面)には、図示しない裏面電極が設けられている。これらの電極は、第2半導体素子12に構成された回路に導通する。
導電支持部材2は、半導体装置A10において、第1半導体素子11および第2半導体素子12と、インバータ装置の配線基板との導通経路を構成する部材である。導電支持部材2は、たとえばCuを組成に含む合金からなる。導電支持部材2は、後述するリードフレーム81から形成される。導電支持部材2は、第1半導体素子11および第2半導体素子12を搭載する。図2に示すように、導電支持部材2は、第1ダイパッド3、第2ダイパッド4、複数の入力側端子51、高圧出力側端子52、および複数の低圧出力側端子53を含む。
第1ダイパッド3は、半導体装置A10においてy方向における中央で、x方向における中央よりx1寄りに配置されている。第2ダイパッド4は、第1ダイパッド3に対してx方向のx2側に、第1ダイパッド3から離れて配置されている。
第1ダイパッド3は、図2、図7、および図8に示すように、第1半導体素子11が搭載されている。第1ダイパッド3は、第1半導体素子11の裏面電極に導通しており、先述した入力側回路の一要素である。第1ダイパッド3は、たとえば、z方向視形状が略矩形状である。第1ダイパッド3は、第1主面31および第1裏面32を有する。第1主面31および第1裏面32は、図7および図8に示すように、z方向において離間する。第1主面31はz1側を向き、第1裏面32はz2側を向く。第1主面31および第1裏面32はそれぞれ、略平坦である。第1半導体素子11は、図示しない導電性接合材(はんだ、金属ペースト、焼結金属など)により、第1主面31に接合されている。
第2ダイパッド4は、図2および図7に示すように、第2半導体素子12が搭載されている。第2ダイパッド4は、第2半導体素子12の裏面電極に導通しており、先述した高圧出力側回路の一要素である。第2ダイパッド4は、たとえば、z方向視形状が略矩形状である。第2ダイパッド4は、第2主面41および第2裏面42を有する。第2主面41および第2裏面42は、図7に示すように、z方向において離間する。第2主面41はz1側を向き、第2裏面42はz2側を向く。第2主面41および第2裏面42はそれぞれ、略平坦である。第2半導体素子12は、図示しない導電性接合材により、第2ダイパッド4の第2主面41に接合されている。
複数の入力側端子51は、インバータ装置の配線基板に接合されることで、半導体装置A10と前記配線基板との導電経路を構成する部材である。各入力側端子51は、第1半導体素子11の制御部111に適宜導通しており、先述した入力側回路の一要素である。図1、図2、および図5に示すように、複数の入力側端子51は、互いに離間しつつ、y方向に沿って配列されている。複数の入力側端子51は、いずれも、第1ダイパッド3に対してx方向のx1側に位置し、封止樹脂7(後述の第1側面73)からx方向のx1側に突出している。複数の入力側端子51は、電圧が供給される電源端子、グランド端子、2種類の制御入力信号をそれぞれ入力される入力端子、その他の制御信号が入力される入力端子などを含んでいる。本実施形態では、半導体装置A10は、10個の入力側端子51を備えている。なお、入力側端子51の数は限定されない。各入力側端子51は、リード部511およびパッド部512を備えている。
リード部511は、x方向に沿って延びた長矩形状の部位である。リード部511は、封止樹脂7から露出した部分と封止樹脂7に覆われた部分とを含む。図7に示すように、リード部511のうち封止樹脂7から露出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部511のうち封止樹脂7から露出した部分には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばはんだなどのSnを含む合金からなり、封止樹脂7から露出した部分を覆う。当該めっき層は、はんだ接合によって半導体装置A10をインバータ装置の配線基板に表面実装させる際に、当該露出した部分へのはんだの付着を良好なものにしつつ、はんだ接合に起因した当該露出した部分の浸食を防止する。複数の入力側端子51のリード部511は、互いに離間しつつ、y方向に沿って等間隔で配列されている。
パッド部512は、リード部511のx方向のx2側につながる部位である。なお、各パッド部512のz方向視形状は、限定されないが、それぞれが第1ダイパッド3に近づき、かつ、互いに所定以上の間隔を空ける形状である。パッド部512の上面(z1側を向く面)には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばAgを含む金属からなり、パッド部512の上面を覆う。当該めっき層は、後述のワイヤ61の接合強度を高めつつ、ワイヤ61のワイヤボンディング時の衝撃からリードフレーム81(後述)を保護する。パッド部512は、全面にわたって封止樹脂7に覆われている。パッド部512は、略平坦である。
複数の入力側端子51は、入力側端子51aおよび入力側端子51bを含む。入力側端子51aは、図2に示すように、複数の入力側端子51のうち、y方向のy1側から4番目に配置されている。入力側端子51aは、パッド部512によって、第1ダイパッド3のx方向x1側の端部のy方向y1側寄りの位置につながっている。これにより、入力側端子51aは、第1ダイパッド3を支持している。入力側端子51a以外の入力側端子51のパッド部512は、y方向においてリード部511よりも幅広であり、ワイヤ61が接合されている。入力側端子51bは、図2に示すように、複数の入力側端子51のうち、y方向の最もy1側に配置されている。なお、各入力側端子51の形状は限定されない。
複数の高圧出力側端子52は、複数の入力側端子51と同様に、インバータ装置の配線基板に接合されることで、半導体装置A10と前記配線基板との導電経路を構成する部材である。各高圧出力側端子52は、第2半導体素子12に適宜導通しており、先述した高圧出力側回路の一要素である。図1、図2および図6に示すように、複数の高圧出力側端子52は、互いに離間しつつ、y方向に沿って配列されている。複数の高圧出力側端子52は、いずれも、第2ダイパッド4に対してx方向のx2側に位置し、封止樹脂7(後述の第2側面74)からx方向のx2側に突出している。複数の高圧出力側端子52は、電圧が供給される電源端子、グランド端子、ハイサイド用の出力端子などを含んでいる。本実施形態では、半導体装置A10は、3個の高圧出力側端子52を備えている。なお、高圧出力側端子52の数は限定されない。各高圧出力側端子52は、リード部521およびパッド部522を備えている。
リード部521は、x方向に沿って延びた長矩形状の部位である。リード部521は、封止樹脂7から露出した部分と封止樹脂7に覆われた部分とを含む。図7に示すように、リード部521のうち封止樹脂7から露出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部521のうち封止樹脂7から露出した部分には、リード部511と同様に、めっき層(たとえばはんだなどのSnを含む合金)が形成されていてもよい。複数の高圧出力側端子52のリード部521は、互いに離間しつつ、y方向に沿って等間隔で配列されている。
パッド部522は、リード部521のx方向のx1側につながり、かつ、y方向においてリード部521よりも幅広の部位である。なお、各パッド部522のz方向視形状は、限定されないが、それぞれが第2ダイパッド4に近づき、かつ、互いに所定以上の間隔を空けた形状である。パッド部522の上面(z1側を向く面)は、パッド部512の上面と同様に、めっき層(たとえばAgを含む金属)で覆われていてもよい。パッド部522は、全面にわたって封止樹脂7に覆われている。パッド部522は、略平坦である。
複数の高圧出力側端子52は、高圧出力側端子52aおよび高圧出力側端子52bを含む。高圧出力側端子52aは、図2に示すように、複数の高圧出力側端子52のうち、y方向の最もy1側に配置されている。高圧出力側端子52aは、パッド部522によって、第2ダイパッド4のy方向y1側の端部のx方向x1側寄りの位置につながっており、第2ダイパッド4を支持している。高圧出力側端子52aが本開示の「支持端子」に相当する。高圧出力側端子52a以外の高圧出力側端子52のパッド部522は、ワイヤ62が接合されている。高圧出力側端子52bは、図2に示すように、複数の高圧出力側端子52のうち、y方向の最もy2側に配置されている。高圧出力側端子52bが本開示の「内側高圧出力側端子」に相当する。なお、各高圧出力側端子52の形状は限定されない。
複数の低圧出力側端子53は、複数の入力側端子51と同様に、インバータ装置の配線基板に接合されることで、半導体装置A10と前記配線基板との導電経路を構成する部材である。各低圧出力側端子53は、第1半導体素子11の低圧駆動部112に適宜導通しており、先述した低圧出力側回路の一要素である。図1、図2、および図6に示すように、複数の低圧出力側端子53は、互いに離間しつつ、y方向に沿って配列されている。複数の低圧出力側端子53は、いずれも、第1ダイパッド3に対してx方向のx2側に位置し、封止樹脂7(後述の第2側面74)からx方向のx2側に突出している。また、複数の低圧出力側端子53は、複数の高圧出力側端子52に対してy方向のy2側に配置されている。複数の低圧出力側端子53は、電圧が供給される電源端子、グランド端子、ローサイド用の出力端子などを含んでいる。本実施形態では、半導体装置A10は、3個の低圧出力側端子53を備えている。なお、低圧出力側端子53の数は限定されない。各低圧出力側端子53は、リード部531およびパッド部532を備えている。
リード部531は、x方向に沿って延びた長矩形状の部位である。リード部531は、封止樹脂7から露出した部分と封止樹脂7に覆われた部分とを含む。図3に示すように、リード部531のうち封止樹脂7から露出した部分は、ガルウィング状に曲げ加工が施されている。また、リード部531のうち封止樹脂7から露出した部分には、リード部511と同様に、めっき層(たとえばはんだなどのSnを含む合金)が形成されていてもよい。複数の低圧出力側端子53のリード部531は、互いに離間しつつ、y方向に沿って等間隔で配列されている。
パッド部532は、リード部531のx方向のx1側につながり、かつ、y方向においてリード部531よりも幅広の部位である。なお、各パッド部532のz方向視形状は、限定されないが、それぞれが第1ダイパッド3に近づき、かつ、互いに所定以上の間隔を空けた形状である。各パッド部522は、ワイヤ63が接合されている。パッド部532の上面(z1側を向く面)は、パッド部512の上面と同様に、めっき層(たとえばAgを含む金属)で覆われていてもよい。パッド部532は、全面にわたって封止樹脂7に覆われている。パッド部532は、略平坦である。
複数の低圧出力側端子53は、低圧出力側端子53aを含む。低圧出力側端子53aは、図2に示すように、複数の低圧出力側端子53のうち、y方向の最もy1側に配置されている。低圧出力側端子53aが本開示の「内側低圧出力側端子」に相当する。なお、各低圧出力側端子53の形状は限定されない。
本実施形態では、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とが、y方向において大きく離れている。具体的には、高圧出力側端子52bのリード部521と低圧出力側端子53aのリード部531との間の距離である第1端子間距離L1が大きく、隣り合う2個の高圧出力側端子52のリード部521間の距離である第2端子間距離L2の7倍程度である。なお、第1端子間距離L1は限定されないが、第2端子間距離L2の5倍以上が望ましい。
半導体装置A10では、第2半導体素子12の高圧駆動部121には、第1半導体素子11の制御部111のグランドと比較して、600V以上の電圧が過渡的に印加される。そのため、高圧駆動部121に導通する高圧出力側端子52と、制御部111に導通する入力側端子51との間に著しい電位差が生じるときがある。また、第1半導体素子11の低圧駆動部112と制御部111との電位差は小さいので、高圧駆動部121に導通する高圧出力側端子52と、低圧駆動部112に導通する低圧出力側端子53との間にも著しい電位差が生じるときがある。
複数のワイヤ61、複数のワイヤ62、複数のワイヤ63、および複数のワイヤ64は、図2に示すように、導電支持部材2とともに、第1半導体素子11および第2半導体素子12が所定の機能を果たすための導通経路を構成している。複数のワイヤ61、複数のワイヤ62、複数のワイヤ63、および複数のワイヤ64の各々の材料は、たとえばAu、Cu、またはAlを含む金属である。
複数のワイヤ61は、図2および図7に示すように、第1半導体素子11の制御部111と、複数の入力側端子51との導通経路を構成する。複数のワイヤ61によって、第1半導体素子11の制御部111は、複数の入力側端子51の少なくともいずれかに導通する。複数のワイヤ61は、先述した入力側回路の一要素である。複数のワイヤ61の各々は、図2に示すように、第1半導体素子11の制御部111のいずれかの電極と、いずれかの入力側端子51のパッド部512とに接合されている。
複数のワイヤ62は、図2および図7に示すように、第2半導体素子12の高圧駆動部121と、複数の高圧出力側端子52との導通経路を構成する。複数のワイヤ62によって、第2半導体素子12の高圧駆動部121は、複数の高圧出力側端子52の少なくともいずれかに導通する。複数のワイヤ62は、先述した高圧出力側回路の一要素である。複数のワイヤ62の各々は、図2に示すように、第2半導体素子12の高圧駆動部121のいずれかの電極と、いずれかの高圧出力側端子52のパッド部522とに接合されている。
複数のワイヤ63は、図2に示すように、第1半導体素子11の低圧駆動部112と、複数の低圧出力側端子53との導通経路を構成する。複数のワイヤ63によって、第1半導体素子11の低圧駆動部112は、複数の低圧出力側端子53の少なくともいずれかに導通する。複数のワイヤ63は、先述した低圧出力側回路の一要素である。複数のワイヤ63の各々は、図2に示すように、第1半導体素子11の低圧駆動部112のいずれかの電極と、いずれかの低圧出力側端子53のパッド部532とに接合されている。
複数のワイヤ64は、図2および図7に示すように、第1半導体素子11の制御部111と、第2半導体素子12の絶縁部122との導通経路を構成する。複数のワイヤ64によって、第1半導体素子11の制御部111と、第2半導体素子12の絶縁部122とは、互いに導通する。複数のワイヤ64は先述した入力側回路の一要素である。複数のワイヤ64の各々は、図2に示すように、第1半導体素子11の制御部111のいずれかの電極と、第2半導体素子12の絶縁部122のいずれかの電極とに接合されている。
封止樹脂7は、図1に示すように、第1半導体素子11、第2半導体素子12、第1ダイパッド3、第2ダイパッド4、およびそれぞれ複数のワイヤ61~64と、それぞれ複数の入力側端子51、高圧出力側端子52、および低圧出力側端子53の各々の一部とを覆っている。封止樹脂7は、電気絶縁性を有する。封止樹脂7は、たとえば黒色のエポキシ樹脂を含む材料からなる。z方向視において、封止樹脂7は、y方向に長い矩形状である。
図3~図6に示すように、封止樹脂7は、頂面71、底面72、第1側面73、第2側面74、第3側面75および第4側面76を有する。
頂面71および底面72は、z方向において互いに離れて位置する。頂面71および底面72は、z方向において互いに反対側を向く。頂面71は、z方向のz1側に位置し、第1ダイパッド3の第1主面31と同じく、z1側を向く。底面72はz方向のz2側に位置し、第1ダイパッド3の第1裏面32と同じく、z2側を向く。頂面71および底面72の各々は、略平坦である。
第1側面73、第2側面74、第3側面75および第4側面76の各々は、頂面71および底面72につながるとともに、z方向において頂面71と底面72とに挟まれている。第1側面73および第2側面74は、x方向において互いに離れて位置する。第1側面73および第2側面74は、x方向において互いに反対側を向く。第1側面73はx方向のx1側に位置し、第2側面74はx方向のx2側に位置する。第3側面75および第4側面76は、y方向において互いに離れて位置し、かつ、第1側面73および第2側面74につながっている。第3側面75および第4側面76は、y方向において互いに反対側を向く。第3側面75はy方向のy2側に位置し、第4側面76はy方向のy1側に位置する。
図1に示すように、第1側面73から、複数の入力側端子51の各々の一部が突出している。また、第2側面74から、複数の高圧出力側端子52および複数の低圧出力側端子53の各々の一部が突出している。第3側面75および第4側面76からは、導電支持部材2が露出していない。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していない。
図3~図5に示すように、第1側面73は、第1領域731、第2領域732、および第3領域733を含む。第1領域731は、z方向の一端が頂面71につながり、かつ、z方向の他端が第3領域733につながっている。第1領域731は、頂面71に対して傾斜している。第2領域732は、z方向の一端が底面72につながり、かつ、z方向の他端が第3領域733につながっている。第2領域732は、底面72に対して傾斜している。第3領域733は、z方向の一端が第1領域731につながり、かつ、z方向の他端が第2領域732につながっている。第3領域733は、z方向およびy方向の双方に沿っている。z方向視において、第3領域733は、頂面71および底面72よりも外方に位置する。第3領域733から、複数の入力側端子51の各々の一部が露出している。
図3、図4、および図6に示すように、第2側面74は、第4領域741、第5領域742、および第6領域743を含む。第4領域741は、z方向の一端が頂面71につながり、かつ、z方向の他端が第6領域743につながっている。第4領域741は、頂面71に対して傾斜している。第5領域742は、z方向の一端が底面72につながり、かつ、z方向の他端が第6領域743につながっている。第5領域742は、底面72に対して傾斜している。第6領域743は、z方向の一端が第4領域741につながり、かつ、z方向の他端が第5領域742につながっている。第6領域743は、z方向およびy方向の双方に沿っている。z方向視において、第6領域743は、頂面71および底面72よりも外方に位置する。第6領域743から、複数の高圧出力側端子52および低圧出力側端子53の各々の一部が露出している。
図3、図5、および図6に示すように、第3側面75は、第7領域751、第8領域752、および第9領域753を含む。第7領域751は、z方向の一端が頂面71につながり、かつ、z方向の他端が第9領域753につながっている。第7領域751は、頂面71に対して傾斜している。第8領域752は、z方向の一端が底面72につながり、かつ、z方向の他端が第9領域753につながっている。第8領域752は、底面72に対して傾斜している。第9領域753は、z方向の一端が第7領域751につながり、かつ、z方向の他端が第8領域752につながっている。第9領域753は、z方向およびy方向の双方に沿っている。z方向視において、第9領域753は、頂面71および底面72よりも外方に位置する。
図4~図6に示すように、第4側面76は、第10領域761、第11領域762、および第12領域763を含む。第10領域761は、z方向の一端が頂面71につながり、かつ、z方向の他端が第12領域763につながっている。第10領域761は、頂面71に対して傾斜している。第11領域762は、z方向の一端が底面72につながり、かつ、z方向の他端が第12領域763につながっている。第11領域762は、底面72に対して傾斜している。第12領域763は、z方向の一端が第10領域761につながり、かつ、z方向の他端が第11領域762につながっている。第12領域763は、z方向およびy方向の双方に沿っている。z方向視において、第12領域763は、頂面71および底面72よりも外方に位置する。
本実施形態では、図9および図10に示すように、封止樹脂7の頂面71、底面72、第1側面73の第1領域731、および第1側面73の第2領域732の各々の表面粗さは、第1側面73の第3領域733の表面粗さより大である。また、封止樹脂7の頂面71、底面72、第2側面74の第4領域741、第2側面74の第5領域742の各々の表面粗さは、第2側面74の第6領域743の表面粗さより大である。頂面71および底面72の各々の表面粗さは、5μmRz以上20μmRz以下であることが好ましい。
また、本実施形態では、封止樹脂7は、図1および図4に示すように、第1溝部76aを備えている。第1溝部76aは、第4側面76からy方向に凹んでおり、z方向において頂面71から底面72にわたって延びている。本実施形態では、封止樹脂7は、等間隔に配置された3個の第1溝部76aを備えている。なお、第1溝部76aの個数は限定されない。本実施形態では、図1に示すように、第1溝部76aのz方向視形状は矩形状である。なお、第1溝部76aのz方向視形状は限定されず、たとえば半円形状であってもよい。
また、本実施形態では、封止樹脂7は、図1および図6に示すように、第2溝部74aを備えている。第2溝部74aは、第2側面74からx方向に凹んでおり、z方向において頂面71から底面72にわたって延びている。第2溝部74aは、第2側面74において、複数の高圧出力側端子52と複数の低圧出力側端子53との間に配置されている。つまり、第2溝部74aは、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間に配置されている。本実施形態では、封止樹脂7は、等間隔に配置された3個の第2溝部74aを備えている。なお、第2溝部74aの個数は限定されない。本実施形態では、図1に示すように、第2溝部74aのz方向視形状は矩形状である。なお、第2溝部74aのz方向視形状は限定されず、たとえば半円形状であってもよい。
次に、半導体装置A10の製造方法の一例について、図11~図12を参照して以下に説明する。図11~図12は、半導体装置A10の製造方法に係る工程を示す平面図である。なお、これらの図に示すx方向、y方向およびz方向は、図1~図10と同じ方向を示している。
まず、図11に示すように、リードフレーム81を準備する。リードフレーム81は、板状の材料である。本実施形態においては、リードフレーム81の母材は、Cuからなる。リードフレーム81は、金属板にエッチング処理等を施すことにより形成されてもよいし、金属板に打ち抜き加工を施すことにより形成されてもよい。リードフレーム81は、z方向に離間する主面81Aおよび裏面81Bを有する。また、リードフレーム81は、外枠811、第1ダイパッド812A、第2ダイパッド812B、複数の第1リード813、複数の第2リード814、複数の第3リード815、およびダムバー816を備えている。このうち、外枠811およびダムバー816は、半導体装置A10を構成しない。第1ダイパッド812Aは、後に第1ダイパッド3となる部位である。第2ダイパッド812Bは、後に第2ダイパッド4となる部位である。複数の第1リード813は、後に複数の入力側端子51となる部位である。複数の第2リード814は、後に複数の高圧出力側端子52となる部位である。複数の第3リード815は、後に複数の低圧出力側端子53となる部位である。
次いで、図12に示すように、第1半導体素子11をダイボンディングにより第1ダイパッド812Aに接合し、第2半導体素子12をダイボンディングにより第2ダイパッド812Bに接合する。これらの工程を経た後、複数のワイヤ61~64の各々をワイヤボンディングにより形成する。
ワイヤ61の形成工程では、まず、キャピラリを第1半導体素子11の制御部111に向かって下降させ、ワイヤの先端を所定の電極に押しつける。このとき、キャピラリの自重およびキャピラリから発振される超音波などの作用によって、ワイヤの先端が 電極に圧着されて、ファーストボンディングが行われる。次いで、ワイヤを送り出しながらキャピラリを上昇させることで、電極上にボールボンドが形成される。次いで、第1リード813のうちいずれかの入力側端子51のパッド部512になる部分の直上にキャピラリを移動させ、さらにキャピラリを下降させることにより、キャピラリの先端を接合面に押しつける。これにより、ワイヤがキャピラリの先端と接合面とに挟まれて、接合面に圧着されて、セカンドボンディングが行われる。次いで、キャピラリを上昇させることで、ワイヤが切断される。
ワイヤ62の形成工程では、第2半導体素子12の高圧駆動部121の電極上にファーストボンディングが行われ、第2リード814のうち高圧出力側端子52のパッド部522になる部分にセカンドボンディングが行われる。ワイヤ63の形成工程では、第1半導体素子11の低圧駆動部112の電極上にファーストボンディングが行われ、第3リード815のうち低圧出力側端子53のパッド部522になる部分にセカンドボンディングが行われる。ワイヤ64の形成工程では、第1半導体素子11の制御部111の電極上にファーストボンディングが行われ、第2半導体素子12の絶縁部122の電極上にセカンドボンディングが行われる。
次いで、封止樹脂7を形成する。封止樹脂7は、トランスファモールド成形により形成される。本工程においては、複数のキャビティを有する金型にリードフレーム81を収納する。この際、リードフレーム81のうち、半導体装置A10において封止樹脂7に覆われた導電支持部材2の部分が、複数のキャビティのいずれかに収容されるようにする。その後、ポットからランナーを介して複数のキャビティの各々に流動化した樹脂を流し込む。 複数のキャビティの中において流動化した封止樹脂7を固化させた後、複数のキャビティの各々に対して外方に位置する樹脂バリを高圧水などで除去する。以上により封止樹脂7の形成が完了する。
その後、ダイシングを行い、個片化することで、外枠811やダムバー816によって互いにつながっていた第1ダイパッド812A、第2ダイパッド812B、複数の第1リード813、複数の第2リード814、および複数の第3リード815が、適宜分離される。以上に示した工程を経ることで、半導体装置A10が製造される。
次に、半導体装置A10の作用効果について説明する。
本実施形態によると、第2半導体素子12は、第1半導体素子11の制御部111と第2半導体素子12の高圧駆動部121との信号の送受信を中継し、かつ、制御部111と高圧駆動部121とを互いに絶縁する絶縁部122を備えている。したがって、制御部111と高圧駆動部121との間に著しい電位差が生じる場合に、第1半導体素子11の制御部111を含む入力側回路と、第2半導体素子12の高圧駆動部121を含む高圧出力側回路との絶縁耐圧の向上を図ることができる。
また、本実施形態によると、導電支持部材2は、第1ダイパッド3、第2ダイパッド4、複数の入力側端子51、複数の高圧出力側端子52、および複数の低圧出力側端子53からなる。複数の入力側端子51は第1側面73から露出しており、複数の高圧出力側端子52および複数の低圧出力側端子53は第2側面74から露出している。一方、第4側面76からは、導電支持部材2が露出していない。したがって、著しい電位差が生じる複数の入力側端子51と複数の高圧出力側端子52との間に、封止樹脂7から露出した導電支持部材2の金属部分が存在しない。よって、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。これにより、半導体装置A10は、第4側面76からサポートリードなどの導電支持部材2が露出している場合と比較して、絶縁耐圧が高くなる。
また、本実施形態によると、封止樹脂7は、第4側面76からy方向に凹んだ第1溝部76aを備えている。したがって、入力側端子51bから、封止樹脂7の第1側面73、第4側面76、および第2側面74に沿って高圧出力側端子52aに至る沿面距離が、第1溝部76aを備えていない場合と比較して長くなる。これにより、半導体装置A10は、さらに、絶縁耐圧の向上を図ることができる。
また、本実施形態によると、頂面71、底面72、第1側面73の第1領域731、および第1側面73の第2領域732の各々の表面粗さは、第1側面73の第3領域733の表面粗さよりも大である。また、頂面71、底面72、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから封止樹脂7の第1側面73の第1領域731、頂面71、および第2側面74の第4領域741に沿って高圧出力側端子52aに至る沿面距離、および、入力側端子51bから封止樹脂7の第1側面73の第2領域732、底面72、および第2側面74の第5領域742に沿って高圧出力側端子52aに至る沿面距離を、より長くできる。これにより、半導体装置A10は、さらに、絶縁耐圧の向上を図ることができる。
また、本実施形態によると、第1端子間距離L1(高圧出力側端子52bのリード部521と低圧出力側端子53aのリード部531との間の距離)は、第2端子間距離L2(隣り合う2個の高圧出力側端子52のリード部521間の距離)の5倍以上である。したがって、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。著しい電位差が生じる複数の高圧出力側端子52と低圧出力側端子53とが十分離れているので、半導体装置A10は絶縁耐圧が高い。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出しておらず、金属部分が存在しない。よって、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。これにより、半導体装置A10は、第2側面74からサポートリードなどの導電支持部材2が露出している場合と比較して、絶縁耐圧が高くなる。
また、本実施形態によると、封止樹脂7は、第2側面74からx方向に凹んだ第2溝部74aを備えている。したがって、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が、第2溝部74aを備えていない場合と比較して長くなる。これにより、半導体装置A10は、さらに、絶縁耐圧の向上を図ることができる。
半導体装置A10においては、第2半導体素子12の高圧駆動部121には、第1半導体素子11の制御部111のグランドと比較して、600V以上の電圧が過渡的に印加される。このように、制御部111と高圧駆動部121との間に著しい電位差が生じる場合において、絶縁部122を設けることに加え、さらなる絶縁耐圧の向上を図ることは、半導体装置A10の信頼性を向上させる上で好ましい。
なお、本実施形態では、制御部111および低圧駆動部112を備える第1半導体素子11が、第1ダイパッド3に搭載される場合について説明したが、これに限られない。たとえば、第1半導体素子11が制御部111だけを備え、低圧駆動部112を備える別の半導体素子が第1ダイパッド3に搭載されてもよい。また、本実施形態では、高圧駆動部121および絶縁部122を備える第2半導体素子12が、第2ダイパッド4に搭載される場合について説明したが、これに限られない。たとえば、第2半導体素子12が高圧駆動部121だけを備え、絶縁部122を備える別の半導体素子が第2ダイパッド4に搭載されてもよい。また、第2半導体素子12が高圧駆動部121だけを備え、絶縁部122を備える別の半導体素子が第1ダイパッド3に搭載されてもよい。
また、本実施形態では、封止樹脂7が第1溝部76aおよび第2溝部74aを備えている場合について説明したが、これに限られない。封止樹脂7は、第1溝部76aを備えていなくてもよいし、また、第2溝部74aを備えていなくてもよい。
また、本実施形態では、封止樹脂7の頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さが第1側面73の第3領域733および第2側面74の第6領域743の表面粗さより大である場合について説明したが、これに限られない。封止樹脂7の各面71~76が同程度の表面粗さであってもよい。この場合、封止樹脂7の各面71~76の表面粗さは、比較的小さくてもよいし、比較的大きく(たとえば5μmRz以上20μmRz以下)てもよい。
また、本実施形態では、第3側面75および第4側面76から導電支持部材2が露出しない場合について説明したが、これに限られない。第3側面75または第4側面76から、サポートリードが露出してもよい。
図13~図19は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
<第2実施形態>
図13は、本開示の第2実施形態に係る半導体装置A20を説明するための図である。図13は、半導体装置A20を示す平面図であり、図2に対応する図である。図13においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A20は、第1ダイパッド3を支持する入力側端子51をさらに2個備えている点で、第1実施形態と異なっている。
図13は、本開示の第2実施形態に係る半導体装置A20を説明するための図である。図13は、半導体装置A20を示す平面図であり、図2に対応する図である。図13においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A20は、第1ダイパッド3を支持する入力側端子51をさらに2個備えている点で、第1実施形態と異なっている。
本実施形態では、複数の入力側端子51は、入力側端子51cおよび入力側端子51dをさらに備えている。入力側端子51cは、入力側端子51bのさらにy方向y1側に追加されている。入力側端子51cは、パッド部512によって、第1ダイパッド3のy方向y1側の端部のx方向x2側寄りの位置につながっている。これにより、入力側端子51cは、第1ダイパッド3を支持している。入力側端子51dは、入力側端子51dのy方向の最もy2側に追加されている。入力側端子51dは、パッド部512によって、第1ダイパッド3のy方向y2側の端部のx方向x2側寄りの位置につながっている。これにより、入力側端子51dは、第1ダイパッド3を支持している。
本実施形態においても、第2半導体素子12が絶縁部122を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、封止樹脂7が第1溝部76aを備えているので、入力側端子51cから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51cから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態においても、第1端子間距離L1が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、封止樹脂7が第2溝部74aを備えているので、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A20は、さらに、絶縁耐圧の向上を図ることができる。さらに、本実施形態によると、第1ダイパッド3が入力側端子51cおよび入力側端子51dによっても支持されている。これにより、第1半導体素子11を第1ダイパッド3に接合する工程、および、ワイヤ61を形成する工程において、第1ダイパッド3をより安定させることができる。
<第3実施形態>
図14は、本開示の第3実施形態に係る半導体装置A30を説明するための図である。図14は、半導体装置A30を示す平面図であり、図2に対応する図である。図14においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A30は、第1ダイパッド3がサポートリードによっても支持されている点で、第1実施形態と異なっている。
図14は、本開示の第3実施形態に係る半導体装置A30を説明するための図である。図14は、半導体装置A30を示す平面図であり、図2に対応する図である。図14においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A30は、第1ダイパッド3がサポートリードによっても支持されている点で、第1実施形態と異なっている。
本実施形態では、導電支持部材2は、サポートリード55をさらに備えている。サポートリード55は、z方向視において長矩形状であり、y方向に延びている。サポートリード55は、y方向y1側の端部で、第1ダイパッド3のy方向y2側の端部のx方向x2側寄りの位置につながっており、第1ダイパッド3を支持している。サポートリード55のy方向y2側の端面は、封止樹脂7の第3側面75から露出している。サポートリード55は、リードフレーム81においては第1ダイパッド3と外枠811とに接続しており、ダイシング工程で外枠811から切り離される。この時の切断面がy方向y2側の端面になり、当該端面が封止樹脂7の第3側面75から露出する。
本実施形態においても、第2半導体素子12が絶縁部122を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、封止樹脂7が第1溝部76aを備えているので、入力側端子51bから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態においても、第1端子間距離L1が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、封止樹脂7が第2溝部74aを備えているので、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A30は、さらに、絶縁耐圧の向上を図ることができる。さらに、本実施形態によると、第1ダイパッド3がサポートリード55によっても支持されている。これにより、第1半導体素子11を第1ダイパッド3に接合する工程、および、ワイヤ61を形成する工程において、第1ダイパッド3をより安定させることができる。サポートリード55の端面が第3側面75から露出するので、複数の入力側端子51と複数の低圧出力側端子53との絶縁距離が短くなるが、第1半導体素子11の制御部111を含む入力側回路と低圧駆動部112を含む低圧出力側回路との電位差は小さいので、問題は生じない。
<第4実施形態>
図15は、本開示の第4実施形態に係る半導体装置A40を説明するための図である。図15は、半導体装置A40を示す平面図であり、図2に対応する図である。図15においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A40は、第2ダイパッド4を支持する高圧出力側端子52をさらに備えている点で、第1実施形態と異なっている。
図15は、本開示の第4実施形態に係る半導体装置A40を説明するための図である。図15は、半導体装置A40を示す平面図であり、図2に対応する図である。図15においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A40は、第2ダイパッド4を支持する高圧出力側端子52をさらに備えている点で、第1実施形態と異なっている。
本実施形態では、複数の高圧出力側端子52は、高圧出力側端子52cをさらに備えている。高圧出力側端子52cは、高圧出力側端子52bのさらにy方向y2側に追加されている。高圧出力側端子52cは、パッド部512によって、第2ダイパッド4のx方向x2側の端部のy方向の中央付近につながっている。これにより、高圧出力側端子52cは、第2ダイパッド4を支持している。高圧出力側端子52cが追加されたことで、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531との間隔が狭くなっているが、高圧出力側端子52cのリード部521と低圧出力側端子53aのリード部531との間の距離である第1端子間距離L1’は第2端子間距離L2(隣り合う2個の高圧出力側端子52のリード部521間の距離)の5倍以上である。
本実施形態においても、第2半導体素子12が絶縁部122を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、封止樹脂7が第1溝部76aを備えているので、入力側端子51bから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態によると、第1端子間距離L1’が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52cと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、封止樹脂7が第2溝部74aを備えているので、高圧出力側端子52cから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A40は、さらに、絶縁耐圧の向上を図ることができる。さらに、本実施形態によると、第2ダイパッド4が高圧出力側端子52cによっても支持されている。これにより、第2半導体素子12を第2ダイパッド4に接合する工程、および、ワイヤ62を形成する工程において、第2ダイパッド4をより安定させることができる。
<第5実施形態>
図16は、本開示の第5実施形態に係る半導体装置A50を説明するための図である。図16は、半導体装置A50を示す平面図であり、図1に対応する図である。本実施形態の半導体装置A50は、封止樹脂7が第1溝部76aおよび第2溝部74aに代えて突出部を備えている点で、第1実施形態と異なっている。
図16は、本開示の第5実施形態に係る半導体装置A50を説明するための図である。図16は、半導体装置A50を示す平面図であり、図1に対応する図である。本実施形態の半導体装置A50は、封止樹脂7が第1溝部76aおよび第2溝部74aに代えて突出部を備えている点で、第1実施形態と異なっている。
本実施形態では、封止樹脂7は、第1溝部76aを備えておらず、代わりに、第1突出部76bを備えている。第1突出部76bは、第4側面76からy方向に突出しており、z方向において頂面71から底面72にわたって延びている。本実施形態では、封止樹脂7は、等間隔に配置された3個の第1突出部76bを備えている。なお、第1突出部76bの個数は限定されない。本実施形態では、第1突出部76bのz方向視形状は矩形状である。なお、第1突出部76bのz方向視形状は限定されず、たとえば半円形状であってもよい。
また、本実施形態では、封止樹脂7は、第2溝部74aを備えておらず、代わりに、第2突出部74bを備えている。第2突出部74bは、第2側面74からx方向に突出しており、z方向において頂面71から底面72にわたって延びている。第2突出部74bは、第2側面74において、複数の高圧出力側端子52と複数の低圧出力側端子53との間に配置されている。つまり、第2突出部74bは、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間に配置されている。本実施形態では、封止樹脂7は、等間隔に配置された3個の第2突出部74bを備えている。なお、第2突出部74bの個数は限定されない。本実施形態では、第2突出部74bのz方向視形状は矩形状である。なお、第2突出部74bのz方向視形状は限定されず、たとえば半円形状であってもよい。
本実施形態においても、第2半導体素子12が絶縁部122を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、本実施形態によると、封止樹脂7が第1突出部76bを備えているので、入力側端子51bから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態においても、第1端子間距離L1が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、本実施形態によると、封止樹脂7が第2突出部74bを備えているので、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A50は、さらに、絶縁耐圧の向上を図ることができる。
<第6実施形態>
図17は、本開示の第6実施形態に係る半導体装置A60を説明するための図である。図17は、半導体装置A60を示す平面図であり、図1に対応する図である。本実施形態の半導体装置A60は、封止樹脂7が第1溝部76aおよび第2溝部74aに加えてさらに突出部を備えている点で、第1実施形態と異なっている。
図17は、本開示の第6実施形態に係る半導体装置A60を説明するための図である。図17は、半導体装置A60を示す平面図であり、図1に対応する図である。本実施形態の半導体装置A60は、封止樹脂7が第1溝部76aおよび第2溝部74aに加えてさらに突出部を備えている点で、第1実施形態と異なっている。
本実施形態では、封止樹脂7は、隣り合う第1溝部76aの間に、第1突出部76bを備えている。第1突出部76bは、第4側面76からy方向に突出しており、z方向において頂面71から底面72にわたって延びている。本実施形態では、封止樹脂7は、2個の第1突出部76bを備えている。なお、第1突出部76bの個数は限定されない。本実施形態では、第1突出部76bのz方向視形状は矩形状である。なお、第1突出部76bのz方向視形状は限定されず、たとえば半円形状であってもよい。
また、本実施形態では、封止樹脂7は、隣り合う第2溝部74aの間に、第2突出部74bを備えている。第2突出部74bは、第2側面74からx方向に突出しており、z方向において頂面71から底面72にわたって延びている。本実施形態では、封止樹脂7は、2個の第2突出部74bを備えている。なお、第2突出部74bの個数は限定されない。本実施形態では、第2突出部74bのz方向視形状は矩形状である。なお、第2突出部74bのz方向視形状は限定されず、たとえば半円形状であってもよい。
本実施形態においても、第2半導体素子12が絶縁部122を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、本実施形態によると、封止樹脂7が第1溝部76aおよび第1突出部76bを備えているので、入力側端子51bから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態においても、第1端子間距離L1が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、本実施形態によると、封止樹脂7が第2溝部74aおよび第2突出部74bを備えているので、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A60は、さらに、絶縁耐圧の向上を図ることができる。
<第7実施形態>
図18は、本開示の第7実施形態に係る半導体装置A70を説明するための図である。図18は、半導体装置A70を示す平面図であり、図2に対応する図である。図18においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A70は、第2半導体素子12が絶縁部122を備えておらず、代わりに、第1半導体素子11が絶縁部を備えている点で、第1実施形態と異なっている。
図18は、本開示の第7実施形態に係る半導体装置A70を説明するための図である。図18は、半導体装置A70を示す平面図であり、図2に対応する図である。図18においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A70は、第2半導体素子12が絶縁部122を備えておらず、代わりに、第1半導体素子11が絶縁部を備えている点で、第1実施形態と異なっている。
本実施形態では、第2半導体素子12は絶縁部122を備えていない。一方、第1半導体素子11は、絶縁部113をさらに備えている。絶縁部113は、第1半導体素子11のx方向x2側寄りで、y方向のy1側寄りに配置され、第1半導体素子11の内部で制御部111に導通している。絶縁部113は、PWM制御信号を絶縁状態で伝送するための部分であり、絶縁部122と同様の構成である。絶縁部113は、制御部111からPWM制御信号を受信し、受信したPWM制御信号を、ワイヤ64を介して、第2半導体素子12の高圧駆動部121へ絶縁状態で伝送する。つまり、絶縁部113は、第1半導体素子11の制御部111と第2半導体素子12の高圧駆動部121との信号の送受信を中継し、かつ、第1半導体素子11の制御部111と第2半導体素子12の高圧駆動部121とを互いに絶縁する。
本実施形態によると、第1半導体素子11が絶縁部113を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、封止樹脂7が第1溝部76aを備えているので、入力側端子51bから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態においても、第1端子間距離L1が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、封止樹脂7が第2溝部74aを備えているので、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A70は、さらに、絶縁耐圧の向上を図ることができる。
なお、本実施形態では、制御部111、低圧駆動部112、および絶縁部113を備える第1半導体素子11が、第1ダイパッド3に搭載される場合について説明したが、これに限られない。たとえば、第1半導体素子11が制御部111および低圧駆動部112だけを備え、絶縁部113を備える別の半導体素子が第1ダイパッド3に搭載されてもよい。また、第1半導体素子11が制御部111だけを備え、低圧駆動部112を備える別の半導体素子と絶縁部113を備える別の半導体素子とが第1ダイパッド3に搭載されてもよい。
<第8実施形態>
図19は、本開示の第8実施形態に係る半導体装置A80を説明するための図である。図19は、半導体装置A80を示す平面図であり、図2に対応する図である。図19においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A80は、第1半導体素子11が低圧駆動部112を備えておらず、代わりに、低圧出力側回路を構成するダイパッドに、低圧駆動部を備える半導体素子が搭載されている点で、第1実施形態と異なっている。
図19は、本開示の第8実施形態に係る半導体装置A80を説明するための図である。図19は、半導体装置A80を示す平面図であり、図2に対応する図である。図19においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。本実施形態の半導体装置A80は、第1半導体素子11が低圧駆動部112を備えておらず、代わりに、低圧出力側回路を構成するダイパッドに、低圧駆動部を備える半導体素子が搭載されている点で、第1実施形態と異なっている。
本実施形態では、第1半導体素子11は低圧駆動部112を備えていない。半導体装置A80は、第3半導体素子13、第3ダイパッド45、およびワイヤ65をさらに備えている。
第3半導体素子13は、第3ダイパッド45に搭載されて、第1半導体素子11に対してx方向のx2側、かつ、第2半導体素子12に対してy方向のy2側に配置されている。第3半導体素子13は、z方向視においてy方向に長い矩形状である。第3半導体素子13は、Siからなる基板(図示なし)を有し、当該基板上に低圧駆動部131が形成されている。低圧駆動部131は、第1実施形態に係る第1半導体素子11の低圧駆動部112と同様の構成であり、ワイヤ65を介して、第1半導体素子11の制御部111からPWM制御信号を受信して、ローサイドのスイッチング素子を駆動させる。第3半導体素子13の上面(z1側を向く面)には、図示しない複数の電極が設けられている。また、第3半導体素子13の下面(z2側を向く面)には、図示しない裏面電極が設けられている。これらの電極は、第3半導体素子13に構成された回路に導通する。
第3ダイパッド45は、第3半導体素子13が搭載されている。第3ダイパッド45は、第3半導体素子13の裏面電極に導通しており、先述した低圧出力側回路の一要素である。第3ダイパッド45は、たとえば、z方向視形状が略矩形状である。第3半導体素子13は、図示しない導電性接合材により、第3ダイパッド45に接合されている。本実施形態では、複数の低圧出力側端子53は、第3半導体素子13の低圧駆動部131に適宜導通している。複数の低圧出力側端子53のうち、y方向の最もy2側に配置されている低圧出力側端子53bは、パッド部532によって、第3ダイパッド45のy方向y2側の端部のx方向x1側寄りの位置につながっており、第3ダイパッド45を支持している。
本実施形態においても、第2半導体素子12が絶縁部122を備えているので、入力側回路と高圧出力側回路との絶縁耐圧の向上を図ることができる。また、本実施形態においても、第4側面76から導電支持部材2が露出していないので、複数の入力側端子51と複数の高圧出力側端子52との絶縁距離が長くなる。また、封止樹脂7が第1溝部76aを備えているので、入力側端子51bから第4側面76を経由して高圧出力側端子52aに至る沿面距離が長くなる。また、頂面71、底面72、第1側面73の第1領域731、第1側面73の第2領域732、第2側面74の第4領域741、および第2側面74の第5領域742の各々の表面粗さは、第1側面73の第3領域733および第2側面74の第6領域743の表面粗さよりも大である。したがって、入力側端子51bから頂面71または底面72を経由して高圧出力側端子52aに至る沿面距離を、より長くできる。また、本実施形態においても、第1端子間距離L1が第2端子間距離L2の5倍以上なので、複数の高圧出力側端子52のリード部521と複数の低圧出力側端子53のリード部531とがy方向において十分離れている。また、第2側面74において、高圧出力側端子52bと低圧出力側端子53aとの間では、導電支持部材2は露出していないので、複数の高圧出力側端子52と複数の低圧出力側端子53との絶縁距離が長くなる。また、封止樹脂7が第2溝部74aを備えているので、高圧出力側端子52bから封止樹脂7の第2側面74に沿って低圧出力側端子53aに至る沿面距離が長くなる。これらにより、半導体装置A80は、さらに、絶縁耐圧の向上を図ることができる。
本開示に係る半導体装置は、先述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記1〕
第1ダイパッド、および、前記第1ダイパッドとは相対的に電位が異なる第2ダイパッドを含む導電支持部材と、
前記第1ダイパッドに搭載された第1半導体素子と、
前記第2ダイパッドに搭載された第2半導体素子と、
前記導電支持部材の少なくとも一部と、前記第1半導体素子および前記第2半導体素子と、を覆う封止樹脂と、
を備え、
前記第1半導体素子は、
前記第1ダイパッドとともに入力側回路を構成する制御部と、
前記入力側回路との間で信号の送受信を行う低圧出力側回路を構成する低圧駆動部と、
を備え、
前記第2半導体素子は、前記第2ダイパッドとともに、前記入力側回路との間で信号の送受信を行う高圧出力側回路を構成する高圧駆動部を備え、
前記導電支持部材は、
厚さ方向に直交する第1方向に沿って配列され、かつ、少なくともいずれかが前記入力側回路に導通する複数の入力側端子と、
前記第1方向に沿って配列され、かつ、少なくともいずれかが前記高圧出力側回路に導通する複数の高圧出力側端子と、
前記複数の高圧出力側端子に対して前記第1方向の一方側に、前記第1方向に沿って配列され、かつ、少なくともいずれかが前記低圧出力側回路に導通する複数の低圧出力側端子と、
をさらに含み、
前記封止樹脂は、前記厚さ方向と前記第1方向とに直交する第2方向の一方側に位置し、かつ、前記複数の入力側端子が突出する第1側面と、前記第2方向の他方側に位置し、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第2側面と、前記第1方向の一方側に位置し、かつ、前記第1側面および前記第2側面につながる第3側面と、前記第1方向の他方側に位置し、かつ、前記第1側面および前記第2側面につながる第4側面と、を有し、
前記導電支持部材は、前記第4側面から露出していない、
半導体装置。
〔付記2〕
前記第2半導体素子は、前記入力側回路と前記高圧出力側回路との信号の送受信を中継し、かつ、前記入力側回路および前記高圧出力側回路を互いに絶縁する絶縁部をさらに備えている、
付記1に記載の半導体装置。
〔付記3〕
前記第1半導体素子は、前記入力側回路と前記高圧出力側回路との信号の送受信を中継し、かつ、前記入力側回路および前記高圧出力側回路を互いに絶縁する絶縁部をさらに備えている、
付記1に記載の半導体装置。
〔付記4〕
前記導電支持部材は、前記第3側面から露出していない、
付記1ないし3のいずれかに記載の半導体装置。
〔付記5〕
前記複数の高圧出力側端子は、前記第1方向の最も一方側に配置された内側高圧出力側端子を含み、
前記複数の低圧出力側端子は、前記第1方向の最も他方側に配置された内側低圧出力側端子を含む、
付記1ないし4のいずれかに記載の半導体装置。
〔付記6〕
前記内側高圧出力側端子の前記封止樹脂から露出する部分と前記内側低圧出力側端子の前記封止樹脂から露出する部分との間の距離である第1端子間距離は、隣り合う2個の前記高圧出力側端子の前記封止樹脂から露出する部分の間の距離の最大値である第2端子間距離の5倍以上である、
付記5に記載の半導体装置。
〔付記7〕
前記導電支持部材は、前記第2側面において、前記内側高圧出力側端子と前記内側低圧出力側端子との間では露出していない、
付記5または6に記載の半導体装置。
〔付記8〕
前記複数の高圧出力側端子は、前記第2ダイパッドにつながる支持端子を1個だけ含み、
前記支持端子は前記内側高圧出力側端子とは異なる、
付記5ないし7のいずれかに記載の半導体装置。
〔付記9〕
前記複数の高圧出力側端子は3個であり、
前記複数の低圧出力側端子は3個である、
付記1ないし8のいずれかに記載の半導体装置。
〔付記10〕
前記封止樹脂は、前記第4側面から前記第1方向に凹み、かつ、前記厚さ方向に延びる第1溝部をさらに備えている、
付記1ないし9のいずれかに記載の半導体装置。
〔付記11〕
前記封止樹脂は、前記第4側面から前記第1方向に突出し、かつ、前記厚さ方向に延びる第1突出部をさらに備えている、
付記1ないし10のいずれかに記載の半導体装置。
〔付記12〕
前記封止樹脂は、前記第2側面から前記第2方向に凹み、かつ、前記厚さ方向に延びる第2溝部をさらに備え、
前記第2溝部は、前記第1方向において、前記複数の高圧出力側端子と前記複数の低圧出力側端子との間に配置されている、
付記1ないし11のいずれかに記載の半導体装置。
〔付記13〕
前記封止樹脂は、前記第2側面から前記第2方向に突出し、かつ、前記厚さ方向に延びる第2突出部をさらに備え、
前記第2突出部は、前記第1方向において、前記複数の高圧出力側端子と前記複数の低圧出力側端子との間に配置されている、
付記1ないし12のいずれかに記載の半導体装置。
〔付記14〕
前記封止樹脂は、前記厚さ方向において前記第1ダイパッドに対して前記第1半導体素子が位置する側を向く頂面と、前記厚さ方向において前記頂面とは反対側を向く底面と、をさらに有し、
前記第1側面は、前記頂面につながる第1領域と、前記底面につながる第2領域と、前記第1領域および前記第2領域につながり、かつ、前記複数の入力側端子が突出する第3領域と、を含み、
前記頂面、前記底面、前記第1領域、および前記第2領域の各々の表面粗さは、前記第3領域の表面粗さよりも大である、
付記1ないし13のいずれかに記載の半導体装置。
〔付記15〕
前記第2側面は、前記頂面につながる第4領域と、前記底面につながる第5領域と、前記第4領域および前記第5領域につながり、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第6領域と、を含み、
前記頂面、前記底面、前記第4領域、および前記第5領域の各々の表面粗さは、前記第6領域の表面粗さよりも大である、
付記14に記載の半導体装置。
〔付記16〕
前記頂面および前記底面の各々の表面粗さは、5μmRz以上20μmRz以下である、付記14または15に記載の半導体装置。
第1ダイパッド、および、前記第1ダイパッドとは相対的に電位が異なる第2ダイパッドを含む導電支持部材と、
前記第1ダイパッドに搭載された第1半導体素子と、
前記第2ダイパッドに搭載された第2半導体素子と、
前記導電支持部材の少なくとも一部と、前記第1半導体素子および前記第2半導体素子と、を覆う封止樹脂と、
を備え、
前記第1半導体素子は、
前記第1ダイパッドとともに入力側回路を構成する制御部と、
前記入力側回路との間で信号の送受信を行う低圧出力側回路を構成する低圧駆動部と、
を備え、
前記第2半導体素子は、前記第2ダイパッドとともに、前記入力側回路との間で信号の送受信を行う高圧出力側回路を構成する高圧駆動部を備え、
前記導電支持部材は、
厚さ方向に直交する第1方向に沿って配列され、かつ、少なくともいずれかが前記入力側回路に導通する複数の入力側端子と、
前記第1方向に沿って配列され、かつ、少なくともいずれかが前記高圧出力側回路に導通する複数の高圧出力側端子と、
前記複数の高圧出力側端子に対して前記第1方向の一方側に、前記第1方向に沿って配列され、かつ、少なくともいずれかが前記低圧出力側回路に導通する複数の低圧出力側端子と、
をさらに含み、
前記封止樹脂は、前記厚さ方向と前記第1方向とに直交する第2方向の一方側に位置し、かつ、前記複数の入力側端子が突出する第1側面と、前記第2方向の他方側に位置し、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第2側面と、前記第1方向の一方側に位置し、かつ、前記第1側面および前記第2側面につながる第3側面と、前記第1方向の他方側に位置し、かつ、前記第1側面および前記第2側面につながる第4側面と、を有し、
前記導電支持部材は、前記第4側面から露出していない、
半導体装置。
〔付記2〕
前記第2半導体素子は、前記入力側回路と前記高圧出力側回路との信号の送受信を中継し、かつ、前記入力側回路および前記高圧出力側回路を互いに絶縁する絶縁部をさらに備えている、
付記1に記載の半導体装置。
〔付記3〕
前記第1半導体素子は、前記入力側回路と前記高圧出力側回路との信号の送受信を中継し、かつ、前記入力側回路および前記高圧出力側回路を互いに絶縁する絶縁部をさらに備えている、
付記1に記載の半導体装置。
〔付記4〕
前記導電支持部材は、前記第3側面から露出していない、
付記1ないし3のいずれかに記載の半導体装置。
〔付記5〕
前記複数の高圧出力側端子は、前記第1方向の最も一方側に配置された内側高圧出力側端子を含み、
前記複数の低圧出力側端子は、前記第1方向の最も他方側に配置された内側低圧出力側端子を含む、
付記1ないし4のいずれかに記載の半導体装置。
〔付記6〕
前記内側高圧出力側端子の前記封止樹脂から露出する部分と前記内側低圧出力側端子の前記封止樹脂から露出する部分との間の距離である第1端子間距離は、隣り合う2個の前記高圧出力側端子の前記封止樹脂から露出する部分の間の距離の最大値である第2端子間距離の5倍以上である、
付記5に記載の半導体装置。
〔付記7〕
前記導電支持部材は、前記第2側面において、前記内側高圧出力側端子と前記内側低圧出力側端子との間では露出していない、
付記5または6に記載の半導体装置。
〔付記8〕
前記複数の高圧出力側端子は、前記第2ダイパッドにつながる支持端子を1個だけ含み、
前記支持端子は前記内側高圧出力側端子とは異なる、
付記5ないし7のいずれかに記載の半導体装置。
〔付記9〕
前記複数の高圧出力側端子は3個であり、
前記複数の低圧出力側端子は3個である、
付記1ないし8のいずれかに記載の半導体装置。
〔付記10〕
前記封止樹脂は、前記第4側面から前記第1方向に凹み、かつ、前記厚さ方向に延びる第1溝部をさらに備えている、
付記1ないし9のいずれかに記載の半導体装置。
〔付記11〕
前記封止樹脂は、前記第4側面から前記第1方向に突出し、かつ、前記厚さ方向に延びる第1突出部をさらに備えている、
付記1ないし10のいずれかに記載の半導体装置。
〔付記12〕
前記封止樹脂は、前記第2側面から前記第2方向に凹み、かつ、前記厚さ方向に延びる第2溝部をさらに備え、
前記第2溝部は、前記第1方向において、前記複数の高圧出力側端子と前記複数の低圧出力側端子との間に配置されている、
付記1ないし11のいずれかに記載の半導体装置。
〔付記13〕
前記封止樹脂は、前記第2側面から前記第2方向に突出し、かつ、前記厚さ方向に延びる第2突出部をさらに備え、
前記第2突出部は、前記第1方向において、前記複数の高圧出力側端子と前記複数の低圧出力側端子との間に配置されている、
付記1ないし12のいずれかに記載の半導体装置。
〔付記14〕
前記封止樹脂は、前記厚さ方向において前記第1ダイパッドに対して前記第1半導体素子が位置する側を向く頂面と、前記厚さ方向において前記頂面とは反対側を向く底面と、をさらに有し、
前記第1側面は、前記頂面につながる第1領域と、前記底面につながる第2領域と、前記第1領域および前記第2領域につながり、かつ、前記複数の入力側端子が突出する第3領域と、を含み、
前記頂面、前記底面、前記第1領域、および前記第2領域の各々の表面粗さは、前記第3領域の表面粗さよりも大である、
付記1ないし13のいずれかに記載の半導体装置。
〔付記15〕
前記第2側面は、前記頂面につながる第4領域と、前記底面につながる第5領域と、前記第4領域および前記第5領域につながり、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第6領域と、を含み、
前記頂面、前記底面、前記第4領域、および前記第5領域の各々の表面粗さは、前記第6領域の表面粗さよりも大である、
付記14に記載の半導体装置。
〔付記16〕
前記頂面および前記底面の各々の表面粗さは、5μmRz以上20μmRz以下である、付記14または15に記載の半導体装置。
A10,A20,A30,A40,A50,A60,A70,A80:半導体装置
11:第1半導体素子
111:制御部
112:低圧駆動部
113:絶縁部
12:第2半導体素子
121:高圧駆動部
122:絶縁部
13:第3半導体素子
131:低圧駆動部
2:導電支持部材
3:第1ダイパッド
31:第1主面
32:第1裏面
4:第2ダイパッド
41:第2主面
42:第2裏面
45:第3ダイパッド
51,51a,51b,51c,51d:入力側端子
511:リード部
512:パッド部
52,52a,52b,52c:高圧出力側端子
521:リード部
522:パッド部
53,53a,53b:低圧出力側端子
531:リード部
532:パッド部
55:サポートリード
61,62,63,64,65:ワイヤ
7:封止樹脂
71:頂面
72:底面
73:第1側面
731:第1領域
732:第2領域
733:第3領域
74:第2側面
741:第4領域
742:第5領域
743:第6領域
74a:第2溝部
74b:第2突出部
75:第3側面
751:第7領域
752:第8領域
753:第9領域
76:第4側面
761:第10領域
762:第11領域
763:第12領域
76a:第1溝部
76b:第1突出部
81:リードフレーム
81A:主面
81B:裏面
811:外枠
812A:第1ダイパッド
812B:第2ダイパッド
813:第1リード
814:第2リード
815:第3リード
816:ダムバー
11:第1半導体素子
111:制御部
112:低圧駆動部
113:絶縁部
12:第2半導体素子
121:高圧駆動部
122:絶縁部
13:第3半導体素子
131:低圧駆動部
2:導電支持部材
3:第1ダイパッド
31:第1主面
32:第1裏面
4:第2ダイパッド
41:第2主面
42:第2裏面
45:第3ダイパッド
51,51a,51b,51c,51d:入力側端子
511:リード部
512:パッド部
52,52a,52b,52c:高圧出力側端子
521:リード部
522:パッド部
53,53a,53b:低圧出力側端子
531:リード部
532:パッド部
55:サポートリード
61,62,63,64,65:ワイヤ
7:封止樹脂
71:頂面
72:底面
73:第1側面
731:第1領域
732:第2領域
733:第3領域
74:第2側面
741:第4領域
742:第5領域
743:第6領域
74a:第2溝部
74b:第2突出部
75:第3側面
751:第7領域
752:第8領域
753:第9領域
76:第4側面
761:第10領域
762:第11領域
763:第12領域
76a:第1溝部
76b:第1突出部
81:リードフレーム
81A:主面
81B:裏面
811:外枠
812A:第1ダイパッド
812B:第2ダイパッド
813:第1リード
814:第2リード
815:第3リード
816:ダムバー
Claims (16)
- 第1ダイパッド、および、前記第1ダイパッドとは相対的に電位が異なる第2ダイパッドを含む導電支持部材と、
前記第1ダイパッドに搭載された第1半導体素子と、
前記第2ダイパッドに搭載された第2半導体素子と、
前記導電支持部材の少なくとも一部と、前記第1半導体素子および前記第2半導体素子と、を覆う封止樹脂と、
を備え、
前記第1半導体素子は、
前記第1ダイパッドとともに入力側回路を構成する制御部と、
前記入力側回路との間で信号の送受信を行う低圧出力側回路を構成する低圧駆動部と、
を備え、
前記第2半導体素子は、前記第2ダイパッドとともに、前記入力側回路との間で信号の送受信を行う高圧出力側回路を構成する高圧駆動部を備え、
前記導電支持部材は、
厚さ方向に直交する第1方向に沿って配列され、かつ、少なくともいずれかが前記入力側回路に導通する複数の入力側端子と、
前記第1方向に沿って配列され、かつ、少なくともいずれかが前記高圧出力側回路に導通する複数の高圧出力側端子と、
前記複数の高圧出力側端子に対して前記第1方向の一方側に、前記第1方向に沿って配列され、かつ、少なくともいずれかが前記低圧出力側回路に導通する複数の低圧出力側端子と、
をさらに含み、
前記封止樹脂は、前記厚さ方向と前記第1方向とに直交する第2方向の一方側に位置し、かつ、前記複数の入力側端子が突出する第1側面と、前記第2方向の他方側に位置し、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第2側面と、前記第1方向の一方側に位置し、かつ、前記第1側面および前記第2側面につながる第3側面と、前記第1方向の他方側に位置し、かつ、前記第1側面および前記第2側面につながる第4側面と、を有し、
前記導電支持部材は、前記第4側面から露出していない、
半導体装置。 - 前記第2半導体素子は、前記入力側回路と前記高圧出力側回路との信号の送受信を中継し、かつ、前記入力側回路および前記高圧出力側回路を互いに絶縁する絶縁部をさらに備えている、
請求項1に記載の半導体装置。 - 前記第1半導体素子は、前記入力側回路と前記高圧出力側回路との信号の送受信を中継し、かつ、前記入力側回路および前記高圧出力側回路を互いに絶縁する絶縁部をさらに備えている、
請求項1に記載の半導体装置。 - 前記導電支持部材は、前記第3側面から露出していない、
請求項1ないし3のいずれかに記載の半導体装置。 - 前記複数の高圧出力側端子は、前記第1方向の最も一方側に配置された内側高圧出力側端子を含み、
前記複数の低圧出力側端子は、前記第1方向の最も他方側に配置された内側低圧出力側端子を含む、
請求項1ないし4のいずれかに記載の半導体装置。 - 前記内側高圧出力側端子の前記封止樹脂から露出する部分と前記内側低圧出力側端子の前記封止樹脂から露出する部分との間の距離である第1端子間距離は、隣り合う2個の前記高圧出力側端子の前記封止樹脂から露出する部分の間の距離の最大値である第2端子間距離の5倍以上である、
請求項5に記載の半導体装置。 - 前記導電支持部材は、前記第2側面において、前記内側高圧出力側端子と前記内側低圧出力側端子との間では露出していない、
請求項5または6に記載の半導体装置。 - 前記複数の高圧出力側端子は、前記第2ダイパッドにつながる支持端子を1個だけ含み、
前記支持端子は前記内側高圧出力側端子とは異なる、
請求項5ないし7のいずれかに記載の半導体装置。 - 前記複数の高圧出力側端子は3個であり、
前記複数の低圧出力側端子は3個である、
請求項1ないし8のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記第4側面から前記第1方向に凹み、かつ、前記厚さ方向に延びる第1溝部をさらに備えている、
請求項1ないし9のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記第4側面から前記第1方向に突出し、かつ、前記厚さ方向に延びる第1突出部をさらに備えている、
請求項1ないし10のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記第2側面から前記第2方向に凹み、かつ、前記厚さ方向に延びる第2溝部をさらに備え、
前記第2溝部は、前記第1方向において、前記複数の高圧出力側端子と前記複数の低圧出力側端子との間に配置されている、
請求項1ないし11のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記第2側面から前記第2方向に突出し、かつ、前記厚さ方向に延びる第2突出部をさらに備え、
前記第2突出部は、前記第1方向において、前記複数の高圧出力側端子と前記複数の低圧出力側端子との間に配置されている、
請求項1ないし12のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記厚さ方向において前記第1ダイパッドに対して前記第1半導体素子が位置する側を向く頂面と、前記厚さ方向において前記頂面とは反対側を向く底面と、をさらに有し、
前記第1側面は、前記頂面につながる第1領域と、前記底面につながる第2領域と、前記第1領域および前記第2領域につながり、かつ、前記複数の入力側端子が突出する第3領域と、を含み、
前記頂面、前記底面、前記第1領域、および前記第2領域の各々の表面粗さは、前記第3領域の表面粗さよりも大である、
請求項1ないし13のいずれかに記載の半導体装置。 - 前記第2側面は、前記頂面につながる第4領域と、前記底面につながる第5領域と、前記第4領域および前記第5領域につながり、かつ、前記複数の高圧出力側端子および前記複数の低圧出力側端子が突出する第6領域と、を含み、
前記頂面、前記底面、前記第4領域、および前記第5領域の各々の表面粗さは、前記第6領域の表面粗さよりも大である、
請求項14に記載の半導体装置。 - 前記頂面および前記底面の各々の表面粗さは、5μmRz以上20μmRz以下である、請求項14または15に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020163107A JP2022055599A (ja) | 2020-09-29 | 2020-09-29 | 半導体装置 |
US17/468,111 US11798870B2 (en) | 2020-09-29 | 2021-09-07 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020163107A JP2022055599A (ja) | 2020-09-29 | 2020-09-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022055599A true JP2022055599A (ja) | 2022-04-08 |
Family
ID=80822864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020163107A Pending JP2022055599A (ja) | 2020-09-29 | 2020-09-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11798870B2 (ja) |
JP (1) | JP2022055599A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024038736A1 (ja) * | 2022-08-19 | 2024-02-22 | ローム株式会社 | 半導体装置 |
WO2024070966A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 信号伝達装置 |
WO2024095795A1 (ja) * | 2022-11-01 | 2024-05-10 | ローム株式会社 | 電子装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329025B2 (en) * | 2020-03-24 | 2022-05-10 | Texas Instruments Incorporated | Multi-chip package with reinforced isolation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003015169A1 (ja) * | 2001-08-07 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置およびicカード |
JP2014155412A (ja) | 2013-02-13 | 2014-08-25 | Suzuki Motor Corp | モータ駆動回路 |
CN104603940B (zh) * | 2014-01-29 | 2020-07-24 | 瑞萨电子株式会社 | 半导体器件 |
-
2020
- 2020-09-29 JP JP2020163107A patent/JP2022055599A/ja active Pending
-
2021
- 2021-09-07 US US17/468,111 patent/US11798870B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024038736A1 (ja) * | 2022-08-19 | 2024-02-22 | ローム株式会社 | 半導体装置 |
WO2024070966A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 信号伝達装置 |
WO2024095795A1 (ja) * | 2022-11-01 | 2024-05-10 | ローム株式会社 | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US11798870B2 (en) | 2023-10-24 |
US20220102252A1 (en) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699641B2 (en) | Semiconductor device | |
JP2022055599A (ja) | 半導体装置 | |
WO2022054550A1 (ja) | 半導体装置 | |
WO2022145177A1 (ja) | 半導体装置 | |
JP7399995B2 (ja) | 半導体装置 | |
WO2022137996A1 (ja) | 半導体装置 | |
WO2022085394A1 (ja) | 半導体装置 | |
WO2022158304A1 (ja) | 半導体装置 | |
WO2023140042A1 (ja) | 半導体装置 | |
JP6718540B2 (ja) | 半導体装置 | |
WO2022080134A1 (ja) | 半導体装置 | |
WO2023136056A1 (ja) | 半導体装置 | |
WO2023218941A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
WO2022138067A1 (ja) | 半導体装置 | |
WO2023218959A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
WO2023095659A1 (ja) | 半導体装置 | |
US20240030109A1 (en) | Semiconductor device | |
WO2022220013A1 (ja) | 半導体装置 | |
WO2024135356A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240531 |