JP2016035970A - 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール - Google Patents

半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール Download PDF

Info

Publication number
JP2016035970A
JP2016035970A JP2014158217A JP2014158217A JP2016035970A JP 2016035970 A JP2016035970 A JP 2016035970A JP 2014158217 A JP2014158217 A JP 2014158217A JP 2014158217 A JP2014158217 A JP 2014158217A JP 2016035970 A JP2016035970 A JP 2016035970A
Authority
JP
Japan
Prior art keywords
plate
lead
leads
wiring pattern
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014158217A
Other languages
English (en)
Inventor
吉田　勇
Isamu Yoshida
勇 吉田
宇幸 串間
Takayuki Kushima
宇幸 串間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014158217A priority Critical patent/JP2016035970A/ja
Publication of JP2016035970A publication Critical patent/JP2016035970A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールのリードの放熱性を向上しつつ、半導体モジュールの設計自由度を高める。
【解決手段】配線パターン３が形成された絶縁基板２と、絶縁基板２に搭載された半導体チップと、上記半導体チップを覆う複数の板状リード５と、を有するパワーモジュール（半導体モジュール）である。上記パワーモジュールの複数の板状リード５のそれぞれには、絶縁基板２に向けて延びる接続用リード１３と、積層された状態で複数の板状リード５のうちの最上層の板状リード５から最下層の板状リード５に亘って連通する孔１４とが形成され、複数の接続用リード１３のうちの一部は、孔１４内に配置され、直下で絶縁基板２の配線パターン３に電気的に接続されている。
【選択図】図３

Description

本発明は、例えば、絶縁基板に半導体チップおよびリード部が接続された半導体モジュールおよびその製造方法、自動車用パワーモジュール並びに鉄道車両用パワーモジュールに関する。
自動車や鉄道車両等に搭載されるパワーモジュール（半導体モジュール）は、例えば、セラミック等からなる絶縁基板に銅やアルミ等からなる配線パターンを形成し、複数の半導体チップが搭載されたモジュール内に収納する構造となっている。このようなパワーモジュールにおいては、各半導体チップの電極と配線パターンや、配線パターン間、配線パターンとリード等の接続にワイヤボンディングが用いられており、大電流を流すため、複数本のワイヤを並列に配置してボンディングする方法を用いている。
近年、パワーモジュールの小型化の要求から複数のワイヤの接続占有面積を小さく出来る板状リードを用いる方法が考案されており、板状リードの接続方法としては、はんだや超音波接続を用いる方法が知られている。
板状リードと絶縁基板上の配線パターンとを超音波接続を用いて接続する技術として、特開２０１３−１７２１１２号公報（特許文献１）がある。この特許文献１には、「複数の半導体モジュール２００ａ，２００ｂと、複数の半導体モジュール２００ａ，２００ｂのそれぞれを固定する１つの筐体１０８と、筐体１０８に搭載される蓋１２０と、を有し、半導体モジュール２００ａ，２００ｂは、金属ベースと、当該金属ベースに搭載されるセラミックス板と、当該セラミックス板に設けられた配線パターンに接続される端子１１１ａ，１１１ｂ，１１２ａ，１１５〜１１７，及び前記配線パターンに接続される半導体素子と、を有し、端子１１１ａ，１１１ｂ，１１２ａ，１１２ｂ，１１５〜１１７に設けられた突起部に蓋１０８が直接接触して搭載される半導体装置（要約参照）」が開示されている。
さらに、特許文献１には、絶縁基板上に配線パターンを施し、配線パターン上に半導体素子を搭載し、さらにリードをお互いに対向して配置し、対向した状態で配線パターンまで引き伸ばして接続する構造が開示されている。
板状リードを用いる場合、リードの大半は空中やゲル中に配置されているので大電流が流れることによりジュール熱が発生し、リード自体高温になる。その熱を如何に放熱するか、もしくは発熱量を抑制するかがパワーモジュールの設計の重要検討事項になっている。
特開２０１３−１７２１１２号公報
しかし、上記特許文献１の方法では、リードを対向させて配置することにより低インダクタンスを実現し、半導体素子で発生する熱を低減させ、リードに伝わる熱を抑制することが可能と記載されているが、リード自体の発熱量の抑制や放熱性の向上についての記載がなく、小型化や大容量化を図る上で問題が発生する。
また、超音波接続技術を用いるため、配線パターンとリードとの接合部は、モジュール上面から目視できる配置にする必要があるが、絶縁基板上に配置された各リードの端部を周囲に引き伸ばしてその周りに各リードの接合部を配置する構造になっているため、モジュールの設計自由度が低いという問題がある。
本発明の目的は、半導体モジュールのリードの放熱性を向上しつつ、半導体モジュールの設計自由度を高める技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明に係る半導体モジュールの製造方法は、（ａ）配線パターンを備えた絶縁基板上に半導体チップを搭載する工程、（ｂ）上記半導体チップの電極と上記配線パターンとを電気的に接続する工程、（ｃ）上記絶縁基板をベース板に接合する工程、を有する。さらに、（ｄ）それぞれに開口部とリード部とが形成された複数の板状リードの上記開口部の位置を合わせて、最上層の上記板状リードから最下層の上記板状リードに亘って上記開口部が連通するように上記複数の板状リードを積層する工程、（ｅ）上記複数の板状リードの上記リード部と、上記絶縁基板の上記配線パターンとを電気的に接続する工程、を有する。さらに、上記（ｅ）工程では、上記リード部を上記開口部内に配置した状態で、上記リード部と上記配線パターンとを電気的に接続する。
また、本発明に係る半導体モジュールは、配線パターンが形成された絶縁基板と、上記絶縁基板に接合材を介して搭載された半導体チップと、上記半導体チップを覆い、それぞれに上記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、を有する。さらに、上記複数の板状リードのそれぞれには、積層された状態で上記複数の板状リードの最上層の上記板状リードから最下層の上記板状リードに亘って連通する開口部が形成され、上記リード部は、上記開口部内に配置され、かつ上記絶縁基板の上記配線パターンに電気的に接続されている。
また、本発明に係る自動車用パワーモジュールは、配線パターンが形成された絶縁基板と、上記絶縁基板に接合材を介して搭載された半導体チップと、上記半導体チップを覆い、それぞれに上記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、を有する。さらに、上記複数の板状リードのそれぞれには、積層された状態で上記複数の板状リードの最上層の上記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、上記リード部は、上記開口部内に配置され、かつ上記絶縁基板の上記配線パターンに電気的に接続され、自動車の車体に搭載されている。
また、本発明に係る鉄道車両用パワーモジュールは、配線パターンが形成された絶縁基板と、上記絶縁基板に接合材を介して搭載された半導体チップと、上記半導体チップを覆い、それぞれに上記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、を有する。さらに、上記複数の板状リードのそれぞれには、積層された状態で上記複数の板状リードの最上層の上記板状リードから最下層の上記板状リードに亘って連通する開口部が形成され、上記リード部は、上記開口部内に配置され、かつ上記絶縁基板の上記配線パターンに電気的に接続され、鉄道車両に搭載されている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体モジュールにおけるリードの放熱性を向上しつつ、半導体モジュールの設計自由度を高めることができる。
本発明の実施の形態１のパワーモジュールの構造の一例を示す斜視図である。 図１に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す斜視図である。 図１に示すパワーモジュールの蓋と樹脂ケースを取り除いた内部構造の一例を示す斜視図である。 図１に示すパワーモジュールの展開図である。 図１に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す平面図である。 図５に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図５に示すＢ−Ｂ線に沿って切断した構造を示す断面図である。 図１に示すパワーモジュールの蓋と板状リードを取り除いた内部構造の一例を示す平面図である。 図８に示すパワーモジュールの主要部の構造の一例を示す断面図である。 図１に示すパワーモジュールの配線パターンとリードの接合方法の一例を示す斜視図である。 本発明の実施の形態１の第１変形例のパワーモジュールの展開図である。 本発明の実施の形態１の第２変形例のパワーモジュールの展開図である。 本発明の実施の形態１の第３変形例のパワーモジュールの平面図である。 本発明の実施の形態１の第４変形例のリード接合部の構造を示す部分拡大断面図である。 本発明の実施の形態２のパワーモジュールの搭載例を示す部分側面図である。 図１５に示す搭載例の詳細構造を示す平面図である。 本発明の実施の形態３のパワーモジュールの搭載例を示す側面図である。 図１７に示す搭載例の詳細構造を示す平面図である。 本発明の実施の形態４のパワーモジュールの構造を示す平面図である。 本発明の実施の形態４のパワーモジュールの構造を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
図１は本発明の実施の形態１のパワーモジュールの構造の一例を示す斜視図、図２は図１に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す斜視図、図３は図１に示すパワーモジュールの蓋と樹脂ケースを取り除いた内部構造の一例を示す斜視図、図４は図１に示すパワーモジュールの展開図、図５は図１に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す平面図である。また、図６は図５に示すＡ−Ａ線に沿って切断した構造を示す断面図、図７は図５に示すＢ−Ｂ線に沿って切断した構造を示す断面図、図８は図１に示すパワーモジュールの蓋と板状リードを取り除いた内部構造の一例を示す平面図、図９は図８に示すパワーモジュールの主要部の構造の一例を示す断面図である。
本実施の形態１の半導体モジュールは、例えば、鉄道車両や自動車のインバータ等に搭載されるパワーモジュール１５である。この場合、大電流が流されるため、半導体チップ（半導体素子）４からの発熱量も多い半導体モジュールである。
図１を用いてパワーモジュール１５の外部構成について説明すると、ベース板１と、ベース板１の外周部に沿って取り付けられた側壁であるケース７と、ケース７の開口部分を塞ぐ蓋１２と、蓋１２の外側に露出した外部端子１３ｄ，１３ｅ，１３ｆとを有している。３つの外部端子１３ｄ，１３ｅ，１３ｆは、ケース７の長手方向の両側の端部付近に２つと１つに分散して配置されている。
次に、図２〜図４を用いてパワーモジュール１５の概略の内部構造について説明すると、配線パターン３が形成された絶縁基板２と、絶縁基板２に接合材１６ａ（後述する図７参照）を介して搭載された半導体チップ４と、半導体チップ４を覆い、かつお互いに絶縁された状態で積層された複数の板状リード５と、を有している。
さらに、複数の板状リード５のそれぞれには、絶縁基板２に向けて延びる接続用リード（リード部）１３と、積層された状態で複数の板状リード５の最上層の板状リード５から最下層の板状リード５に亘って貫通する孔（開口部）１４とが形成されている。
そして、接続用リード１３は複数本設けられ、複数本の接続用リード１３のうちの一部の接続用リード１３は、板状リード５に形成された孔１４内に配置され、かつ孔１４内に配置された接続用リード１３は、絶縁基板２の配線パターン３に電気的に接続されている。
次に、図３〜図９を用いて、パワーモジュール１５の内部構造の詳細について説明する。図６および図７に示すように、ベース板１上には、はんだ等の接合材１６を介して絶縁基板２が搭載され、さらに、絶縁基板２の表裏面には配線パターン３が形成されている。また、配線パターン３上には、板状リード５の端部または中央付近から延びる接続用リード１３が配置されており、配線パターン３と電気的に接続されている。接続用リード１３と配線パターン３の接続は、はんだや超音波接続等によって行われる。
なお、絶縁基板２の材質は、主にアルミナやＡｌＮやＳｉＮ等であり、配線パターン３の材質は、主に銅やアルミニウム等である。さらに、板状リード５の材質は、主に銅、アルミニウム、銅合金、アルミニウム合金、銅とアルミニウムのクラッド材等である。
また、図２〜図４に示すように、ベース板１は、放熱性の観点から主に熱伝導性の良いアルミニウム、銅、銅合金またはＡｌＳｉＣ等によって形成され、その裏面から水冷や空冷によって冷却される。ベース板１の外周部に沿って取り付けられた側壁であるケース７は、形状が複雑なため、加工が容易なプラスチック材によって形成されることが好ましい。
また、ベース板１とケース７は、ねじや接着剤等で固定されている。ケース７や外部端子１３ｄ，１３ｅ，１３ｆには、外部機器（図示せず）と接続する際に使用するねじ穴８が設けられており、さらに、図２に示すケース７の長手方向の一方の辺の内壁には、複数の信号ピン９が設けられている。また、複数の信号ピン９のそれぞれは、後述する図６や図７に示すように、ベース板１に沿った方向に折れ曲がる折れ曲がり部９ａを有している。つまり、信号ピン９はＬ字形に形成されており、ケース７の内壁に折れ曲がり部９ａが露出するように一部が埋設されて固定されている。
そして、これらの折れ曲がり部９ａにおいて、後述する図８に示すように、それぞれ金属細線であるワイヤ６を介して配線パターン３と電気的に接続されている。ワイヤ６は、例えば、アルミニウム、銅もしくは金等から成る。
本実施の形態１のパワーモジュール１５では、図４の展開図（説明を分かり易くするためにケース７と蓋１２とワイヤ６は省略している）に示すように、３枚の板状リード５ａ，５ｂ，５ｃが積層されており、それぞれの板状リード５が、お互いに絶縁された状態となるように積層されている。また、それぞれの板状リード５には、複数の孔１４が形成されている。さらに、それぞれの板状リード５には、板状リード自体と交差する方向に折れ曲がって形成された複数の接続用リード（リード部）１３が形成されている。
具体的には、積層される３枚の板状リード５のうち、最上層に配置される板状リード５ａには、２つ孔（開口部）１４ａが形成され、さらに２つの孔１４ａの間の位置の板状リード５ａの端部に２本の接続用リード１３ａが形成されている。
また、最上層と最下層の間の中間層に配置される板状リード５ｂには、２つの孔（開口部）１４ｂと、２つのスリット（開口部）１１ｂが形成され、それぞれのスリット１１ｂ内に位置するように接続用リード１３ｂが形成されている。
また、最下層に配置される板状リード５ｃには、２つの孔（開口部）１４ｃと、２つのスリット（開口部）１１ｃが形成され、さらに２つの孔１４ｃの間の位置の板状リード５ｃの端部に２本の接続用リード１３ｃａが形成され、また、それぞれのスリット１１ｃ内に位置するように接続用リード１３ｃｂが形成されている。
なお、最上層の板状リード５ａは、その長手方向のリード長さが、中間層の板状リード５ｂや最下層の板状リード５ｃのそれぞれの長手方向のリード長さに比べて１／２程度と短くなっている。これにより、パワーモジュール１５におけるリード部分の重さを低減してパワーモジュール１５の重量の低減化を図ることができる。
以上のような３枚の板状リード５を積層した構造を図３に示す。図３に示すように、最上層の板状リード５ａの２本の接続用リード１３ａは、板状リード５ｂ、５ｃの外側を通って絶縁基板２の配線パターン３に接続されている。
また、中間層の板状リード５ｂの２本の接続用リード１３ｂは、図４に示す最下層の板状リード５ｃのそれぞれの孔１４ｃを介して（通って）それぞれの孔１４ｃの直下で図３に示すように絶縁基板２の配線パターン３に接続されている。
また、最下層の板状リード５ｃの２本の接続用リード１３ｃａと２本の接続用リード１３ｃｂは、それぞれ直下で絶縁基板２の配線パターン３に接続されている。
以上のような板状リード５の積層構造とすることで、図３に示すように、８本の接続用リード１３の配線パターン３との接続部を上方から目視できるようにすることができる。特に、板状リード５の中央部付近に配置された４本の接続用リード１３（２本の接続用リード１３ｂと２本の接続用リード１３ｃｂ）については、それぞれのリードの上層および下層の板状リード５に孔１４（孔１４ａ，１４ｂ，１４ｃ）が形成されたことで、パワーモジュール１５の上方から孔１４を介して配線パターン３との接続部を目視することが可能になっている。
さらに、板状リード５に孔１４（孔１４ａ，１４ｂ，１４ｃ）が形成されたことで、各接続用リード１３を配線パターン３と接続する際に、後述する図１０に示す接続ツール２０を各孔１４に上方から進入させることができ、これにより、組み立て時、接続ツール２０から各接続用リード１３に超音波を印加することができる。その結果、各接続用リード１３と配線パターン３とを超音波接続することが可能になる。
また、図４に示すように、配線パターン３上にはサーミスタ１０と半導体チップ４が複数枚搭載されている。そして、半導体チップ４や配線パターン３等を電気的に接続する方法として、後述する図８および図９に示すように、ワイヤ６やリボン（リボン状ワイヤ）を用いて接続する。材質としては、アルミニウム、銅、アルミニウム合金、銅合金、アルミニウムと銅のクラッド材等である。また、サーミスタ１０は、モジュール内の温度を測定し、温度異常を検知してパワーモジュール１５の故障を防止する働きをする。
なお、図４に示す構造では、一例として、大きい方の半導体チップ４が、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等のＳｉ製半導体チップ４ａであり、一方、小さい方の半導体チップ４が、例えばダイオード等のＳｉ製半導体チップ４ｂである。
また、図５〜図７に示すように、積層された３枚の板状リード５は、リード厚さ方向に対して隣り合うリード間が絶縁された状態となっており、図６および図７に示す構造では、各板状リード間に空間（隙間）１８が形成されている。すなわち、各板状リード５は、耐圧を確保するためにリード間が使用する電圧に応じて一定以上の距離となるように空間１８を介して（一定の距離を離して）配置されている。
また、図８および図９に示すように、半導体チップ間、半導体チップ４と配線パターン３、配線パターン３と信号ピン９の折れ曲がり部９ａは、それぞれワイヤ６によって電気的に接続されている。
また、図９に示すように、絶縁基板２は、その下側（裏面側）の配線パターン３が、はんだ１６を介してベース板１と接続することでベース板１に固定されている。
また、ケース７内の隙間には、ゲル状の封止樹脂（図示せず）が充填され、板状リード間等の耐圧が確保されている。そして、図１に示す蓋（例えば、プラスチック製）１２によってケース７の内部が閉じられた状態で使用される。
上記のような構成とすることにより、半導体チップ４を覆う板状リード５を大面積化することが可能なため、大電流を流した時に発生するジュール熱を低減、かつ放熱することができる。
また、絶縁基板２上に配置する各板状リード５に孔１４を設けたことで、直下に配置された配線パターン３と接続用リード１３との接合部をモジュールの上方から目視することができる。これにより、超音波接続を可能にすることができる。
また、絶縁基板２上に配置する各板状リード５に孔１４を設けたことで、孔１４に接続用リード１３を配置して直下の配線パターン３と接続用リード１３とを接続することができる。これにより、板状リード５の面積を確保することができるとともに、接続用リード１３を各板状リード５の端部以外の箇所（例えば、中央部）にも配置することが可能になるため、板状リード５の小面積化を図ることも可能になり、その結果、パワーモジュール１５の小型化、大容量化を図ることができる。
また、接続用リード１３の各板状リード５における設置箇所の自由度が増えるため、パワーモジュール１５の設計自由度を高めることができる。
したがって、パワーモジュール１５における板状リード５の放熱性を向上しつつ、その設計自由度を高めることができる。
次に、本実施の形態１のパワーモジュール１５の組み立てについて説明する。図１０は、図１に示すパワーモジュールの配線パターンとリードの接合方法の一例を示す斜視図である。
図７に示すように、配線パターン３を備えた絶縁基板２上に半導体チップ４を搭載する。この時、絶縁基板２上に、はんだ１６ａを介して半導体チップ４を搭載する。
次に、図９に示すように、半導体チップ４の電極と絶縁基板２の配線パターン３とをワイヤ６を用いて（ワイヤボンディングによって）電気的に接続する。さらに、半導体チップ４間もワイヤ６で接続する。すなわち、絶縁基板２上の範囲においてワイヤ６で接続する必要がある箇所をワイヤ６を用いて電気的に接続する。
次に、絶縁基板２をベース板１に接合する。その際、絶縁基板２の裏面側の配線パターン３とベース板１とを、はんだ１６を介して接合し、これによって絶縁基板２をベース板１上に搭載する。
次に、接着剤を用いてケース７をベース板１に接合する。ここでは、ベース板１の外周部に沿ってケース７を取り付ける。
次に、図８に示すように、絶縁基板２の表面側の所定の配線パターン３と、信号ピン９の折れ曲がり部９ａとをワイヤ６によって電気的に接続する。
次に、図４に示すように、それぞれに孔（開口部）１４と接続用リード１３とが形成された複数の板状リード５ａ，５ｂ，５ｃそれぞれの孔１４の位置を合わせて、最上層の板状リード５ａから最下層の板状リード５ｃに亘って孔１４が連通（貫通）するように複数の板状リード５を、それぞれの板状リード５が絶縁された状態となるように積層する。積層した板状リード５は、ねじ等で仮止めする。
ここでは、リード厚さ方向に対して隣り合う上下の板状リード５間に、所定の空間１８を形成させて各板状リード５を配置する。これにより、各板状リード５の絶縁を確保する。さらに、板状リード５の中央付近に形成された接続用リード１３については、平面視で、孔１４の内側（開口部内）に接続用リード１３が配置されるように各板状リード５を積層し、各接続用リード１３と配線パターン３とを、それぞれの接続用リード１３の直下で電気的に接続する（後述する図１４参照）。
すなわち、接続用リード１３が、平面視で開口部内に配置されるようにした状態で、接続用リード１３と配線パターン３とを電気的に接続する。
その際、本実施の形態１の組み立てでは、図１０に示すように、孔１４内に接続ツール２０を配置し、この状態で接続ツール２０によって接続用リード１３に超音波を印加して、超音波接続により接続用リード１３と配線パターン３とを電気的に接続する。つまり、金属同士を擦り合わせて接続する。
詳細には、接続ツール２０を孔１４に通して接続用リード１３上に配置し、この状態で接続ツール２０によって超音波接続に必要な荷重と振幅を接続用リード１３に与えることで、接続用リード１３と配線パターン３とを電気的に接続する。なお、接続ツール２０の先端には、接続用リード１３に効率良く振幅を伝達するための複数の四角錐状の突起やのこぎり状の溝等が形成されている。
なお、図８に示すＰ１〜Ｐ８が、各板状リード５における接続用リード１３の配線パターン３への接合箇所である。各板状リード５に孔１４が設けられたことで、孔１４に接続用リード１３を配置して直下の配線パターン３と接続用リード１３とを接続することができるため、接続用リード１３を各板状リード５の端部以外の箇所（例えば、中央部）にも配置することが可能になる。言い換えれば、複数の接続用リード１３を配線パターン３に対して分散させた位置に接続することができ、これにより、パワーモジュール１５の設計自由度を高めることができる。
次に、ケース７内の隙間にゲル状の樹脂を充填し、充填後、樹脂を加熱して硬化させる。
次に、ケース７に対して蓋１２を取り付ける。ここでは、ケース７に対して蓋１２を嵌め込む。これにより、パワーモジュール１５の組み立て完了となる。
本実施の形態１のパワーモジュール１５の組み立てでは、各板状リード５に孔１４が設けられたことで、この孔１４を介して直下に配置された配線パターン３と接続用リード１３との接合部付近を、モジュールの上方から目視することができる。これによって、孔１４に接続ツール２０を通して超音波接続を行うことを可能にしている。
また、各板状リード５に設けられた孔１４を介して、直下に配置された配線パターン３と接続用リード１３との接合部付近をモジュールの上方から目視することができるため、接続ツール２０を移動させる際の位置検出も孔１４を介して行うことができる。
（第１変形例）
図１１は本発明の実施の形態１の第１変形例のパワーモジュールの展開図である。図１１の展開図（説明を分かり易くするために蓋１２とワイヤ６は省略している）に示す構造は、複数の板状リード５のうちのリード厚さ方向に対して隣り合うリード間に、絶縁材である絶縁板２６を介在させて複数の板状リード５を積層するものである。
具体的には、板状リード５ａと板状リード５ｂとの間には絶縁板２６ｄを介在させ、板状リード５ｂと板状リード５ｃとの間には絶縁板２６ｅを介在させるものである。その際、絶縁板２６の外形は、各板状リード５より大きめに形成されている。
これにより、板状リード５間の絶縁性をさらに向上させることができる。
また、絶縁板２６ｄ，２６ｅには、孔１４ｄ，１４ｅが設けられており、板状リード５ａ，５ｂ，５ｃの孔１４ａ，１４ｂ，１４ｃより小さい穴形状になっている。これにより、接続用リード１３を上方から目視することができる。
図１１に示す構造にすることにより、板状リード５と絶縁板２６の形状（大きさ）が同じである場合には、端部で短絡が発生しやすく板状リード５の間隔（図６に示す空間１８）を大きくする必要があるが、板状リード５より大きな絶縁板２６を板状リード５間に挿入することにより、板状リード５の間隔を狭くすることができ、パワーモジュール１５の薄型化を図ることができる。
また、板状リード５を大面積化できるため、大電流を流したときに発生するジュール熱を低減、かつ放熱することができる。さらに、絶縁基板２上に配置する板状リード５に孔１４を設けて、直下に配置された配線パターン３と接続用リード１３の接合部付近をモジュール上方から目視できるようにすることにより、超音波接続を可能にすることができる。その結果、パワーモジュール１５の小型化、大容量化を図ることができ、さらに、パワーモジュール１５の設計自由度の向上を図ることができる。
なお、絶縁板２６の外形と孔１４の形状については、流れる電流と印加される電圧に基づいてどのくらいの絶縁性が必要かにより決定されることは言うまでもない。
（第２変形例）
図１２は本発明の実施の形態１の第２変形例のパワーモジュールの展開図である。図１２の展開図（説明を分かり易くするために蓋１２とケース７とワイヤ６は省略している）に示す構造は、板状リード５が、板状リード５ａ，５ｂ，５ｃの３枚から構成されており、各板状リード５の端部より接続用リード１３が配線パターン３に向かって伸びている構造になっている。
また、板状リード５ａ，５ｂには接続用リード１３と配線パターン３とを接合するときに使用する図１０に示す接続ツール２０を通すためのスリット（開口部）１１ａ，１１ｂが設けられ、さらに板状リード５ｃには、板状リード５ｂから伸びている接続用リード１３ｂと接続ツール２０を通すためのスリット（開口部）１１ｃが設けられている。
なお、図１２に示す構造では、配線パターン３上には、Ｓｉ製半導体チップ４ａとＳｉＣ製半導体チップ４ｃが複数枚搭載されている。Ｓｉ製半導体チップ４ａは、例えばＩＧＢＴであり、ＳｉＣ製半導体チップ４ｃは、例えばダイオードである。この場合、ＳｉＣウエハでは、チップ取得時の歩留まりを考慮すると、Ｓｉウエハに比べてチップサイズを小さくする方が好ましい。
したがって、図１２に示す構造では、ＳｉＣ製半導体チップ４ｃを小さくして複数枚搭載している。すなわち、上記のように各板状リード５にスリット（開口部）１１を形成し、このスリット１１を介して直下の配線パターン３に接続用リード１３を接続することで、図１２に示す構造においても、パワーモジュール１５の設計自由度の向上を図ることができる。つまり、搭載する半導体チップ４の数が増えた場合でも、接続用リード１３の接続位置を確保することができる。
また、図１１に示す構造と同様に、板状リード５を大面積化できるため、大電流を流したときに発生するジュール熱を低減、かつ放熱することができる。さらに、絶縁基板２上に配置する板状リード５にスリット１１を設けて、直下に配置された配線パターン３と接続用リード１３の接合部付近をモジュール上方から目視できるようにすることにより、超音波接続を可能にすることができる。その結果、パワーモジュール１５の小型化、大容量化を図ることができる。
なお、パワーモジュールにおける耐熱温度は、搭載される半導体チップ４の材質によって決定される。Ｓｉ製半導体チップの場合、１５０℃であり、ＳｉＣ製半導体チップの場合２００℃であるが、これらの数値は、一例に過ぎず種々変更可能である。
（第３変形例）
図１３は本発明の実施の形態１の第３変形例のパワーモジュールの平面図である。図１３に示す構造は、図１に示す蓋１２を外した状態での内部構造を示しており、構造を分かり易くするために、信号ピン９と接続する複数のワイヤ６は省略している。
図１３に示す第３変形例の構造では、最上層と最下層のそれぞれの板状リード５の端部から延びる複数の接続用リード１３（接続用リード１３ａ，１３ｃａ）が設けられているが、そのうち、隣り合う接続用リード１３ａ同士、および接続用リード１３ｃａ同士において、相互の先端部１３ｉの形状が異なっている。具体的には、隣り合う接続用リード１３ａ同士、および接続用リード１３ｃａ同士において、相互の先端部１３ｉが相反する方向に折れ曲がっている（突出している）。
これにより、配線パターン３の面積を小さくすることができ、パワーモジュール１５の設計自由度を向上させることができる。さらに、配線パターン３の面積を小さくできるため、パワーモジュール１５の小型化、大容量化を図ることができる。
（第４変形例）
図１４は、本発明の実施の形態１の第４変形例のリード接合部の構造を示す部分拡大断面図である。図１４に示すように、ベース板１には接合材１６を介して基板（絶縁基板２）１７が搭載されている。基板１７は、ベース部材１７ａとベース部材１７ａを挟んで貼り合わされた配線パターン３とで構成されている。そして、接続用リード１３は、２層構造から成り、この２層構造のうちの一方の下層部（層）１３ｈは、他方の上層部（層）１３ｇより硬度が低く、かつ上記硬度が低い方の下層部１３ｈが、配線パターン３に接続されている。一例として、硬度が高い方の上層部１３ｇは、Ｃｕから成り、硬度が低い方の下層部１３ｈは、アルミニウムから成る。
つまり、接続用リード１３は、２つのリード部材（上層部１３ｇ、下層部１３ｈ）のクラッド材で構成されている。
この時、上記２つのリード部材において、上層部１３ｇは熱伝導の良い材料で形成されていることが望ましく、一方、下層部１３ｈは上層部１３ｇよりも硬度が低く、接続性の良い材料で形成されていることが望ましい。例えば、一例として上層部１３ｇは硬度が高く、かつ熱伝導率が大きい銅（Ｃｕ）から成り、下層部１３ｈは硬度が銅より低いアルミニウム（Ａｌ）から成る。この構造にすることにより、リード部材における接続性と放熱性の両方を向上させることができる。
さらに、硬度が高い方の上層部１３ｇの厚さを、硬度が低い方の下層部１３ｈの厚さより厚くすることにより、パワーモジュール１５の放熱性をさらに高めることができる。
（実施の形態２）
図１５は本発明の実施の形態２のパワーモジュールの搭載例を示す部分側面図、図１６は図１５に示す搭載例の詳細構造を示す平面図である。
本実施の形態２のパワーモジュール１９は、一例として、図１５に示すような集電装置であるパンタグラフ２２が設けられた鉄道の車両２１に設置されたインバータ２３に搭載されている鉄道車両用パワーモジュールである。
なお、パワーモジュール１９の主要構造は、実施の形態１のパワーモジュール１５のものと同様であり、図２および図３に示すように、複数の板状リード５のそれぞれには、絶縁基板２に向けて延びる接続用リード１３と、積層された状態で複数の板状リード５の最上層の板状リード５から最下層の板状リード５に亘って貫通する孔１４とが形成されている。そして、接続用リード１３は、孔１４部内に配置され、かつ絶縁基板２の配線パターン３に電気的に接続された構造である。
図１６に示すように、インバータ２３の内部では、プリント基板２５上に複数のパワーモジュール１９が搭載され、さらにこれらのパワーモジュール１９を冷却する冷却装置２４が搭載されている。パワーモジュール１９は、半導体素子（半導体チップ４）からの発熱量が多い。したがって、複数のパワーモジュール１９を冷却してインバータ２３の内部を冷却可能なように冷却装置２４が取り付けられている。
このように鉄道の車両２１に、本実施の形態２の複数のパワーモジュール１９を搭載したインバータ２３が設けられていることにより、インバータ２３内が高温環境となった場合であっても、インバータ２３およびそれが設けられた鉄道の車両２１の信頼性を高めることができる。
（実施の形態３）
図１７は本発明の実施の形態３のパワーモジュールの搭載例を示す側面図、図１８は図１７に示す搭載例の詳細構造を示す平面図である。
本実施の形態３のパワーモジュール２９は、図１７に示すようなタイヤ２８ａによって走行する自動車２７の車体２８に設置されたインバータ２３に搭載される自動車用パワーモジュールである。
なお、パワーモジュール２９の主要構造は、実施の形態１のパワーモジュール１５のものと同様であり、図２および図３に示すように、複数の板状リード５のそれぞれには、絶縁基板２に向けて延びる接続用リード１３と、積層された状態で複数の板状リード５の最上層の板状リード５から最下層の板状リード５に亘って貫通する孔１４とが形成されている。そして、接続用リード１３は、孔１４部内に配置され、かつ絶縁基板２の配線パターン３に電気的に接続された構造である。
図１８に示すように、インバータ２３の内部では、プリント基板２５上に複数（例えば２つ）のパワーモジュール２９が搭載され、さらにこれらのパワーモジュール２９を冷却する冷却装置２４が搭載されている。パワーモジュール２９は、半導体素子（半導体チップ４）からの発熱量が多い。したがって、複数のパワーモジュール２９を冷却してインバータ２３の内部を冷却可能なように冷却装置２４が取り付けられている。
このように自動車２７に、本実施の形態３の複数のパワーモジュール２９を搭載したインバータ２３が設けられていることにより、インバータ２３内が高温環境となった場合であっても、インバータ２３およびそれが設けられた自動車２７の信頼性を高めることができる。
なお、パワーモジュール２９における耐熱温度は、搭載される半導体チップ４の材質によって決定される。Ｓｉ製半導体チップの場合、１５０℃であり、ＳｉＣ製半導体チップの場合２００℃であるが、これらの数値は、一例に過ぎず種々変更可能である。そして、自動車２７で求められるパワーモジュール２９の耐熱温度についても、半導体チップ４の材質によって決定される。
（実施の形態４）
図１９および図２０は、それぞれ本発明の実施の形態４のパワーモジュールの構造を示す平面図である。
図１９に示す本実施の形態４の半導体モジュールは、例えば、鉄道車両や自動車のインバータ等に搭載されるパワーモジュール３０である。この場合も、大電流が流されるため、半導体チップ（半導体素子）４からの発熱量が多い半導体モジュールである。
なお、パワーモジュール３０の主要構造は、実施の形態１のパワーモジュール１５のものと同様であり、図２および図３に示すように、複数の板状リード５のそれぞれには、絶縁基板２に向けて延びる接続用リード１３と、積層された状態で複数の板状リード５の最上層の板状リード５から最下層の板状リード５に亘って貫通する孔１４とが形成されている。そして、接続用リード１３は、孔１４部内に配置され、かつ絶縁基板２の配線パターン３に電気的に接続された構造である。
そして、パワーモジュール３０では、絶縁基板２上に、８つのＳｉＣ製半導体チップ４ｃと２つのＳｉＣ製半導体チップ４ｄとが搭載されている。８つのＳｉＣ製半導体チップ４ｃのそれぞれは、例えば、ダイオードであり、２つのＳｉＣ製半導体チップ４ｄのそれぞれは、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)である。
つまり、パワーモジュール３０は、それぞれＳｉＣ製のダイオードとＭＯＳＦＥＴを有するフルＳｉＣタイプの半導体モジュールである。
このようにパワーモジュール３０が搭載された鉄道の車両２１や自動車２７においても、パワーモジュール３０の放熱性が高められるため、インバータ２３内が高温環境となった場合であっても、インバータ２３およびそれが設けられた鉄道の車両２１や自動車２７の信頼性を高めることができる。
次に、図２０に示す本実施の形態４の半導体モジュールも、同様に、例えば、鉄道車両や自動車のインバータ等に搭載されるパワーモジュール３１である。この場合も、大電流が流されるため、半導体チップ（半導体素子）４からの発熱量が多い半導体モジュールである。
なお、パワーモジュール３１の主要構造についても、実施の形態１のパワーモジュール１５のものと同様であり、図２および図３に示すように、複数の板状リード５のそれぞれには、絶縁基板２に向けて延びる接続用リード１３と、積層された状態で複数の板状リード５の最上層の板状リード５から最下層の板状リード５に亘って貫通する孔１４とが形成されている。そして、接続用リード１３は、孔１４部内に配置され、かつ絶縁基板２の配線パターン３に電気的に接続された構造である。
そして、パワーモジュール３１では、絶縁基板２上に、６つのＳｉＣ製半導体チップ４ｅが搭載されている。６つのＳｉＣ製半導体チップ４ｅのそれぞれは、例えば、ＭＯＳＦＥＴあり、それぞれの半導体チップ４には、ダイオードも形成されている。
したがって、パワーモジュール３１も、それぞれＳｉＣ製のＭＯＳＦＥＴを有するフルＳｉＣタイプ（ダイオードレス）の半導体モジュールである。
このようにパワーモジュール３１が搭載された鉄道の車両２１や自動車２７においても、パワーモジュール３１の放熱性が高められるため、インバータ２３内が高温環境となった場合であっても、インバータ２３およびそれが設けられた鉄道の車両２１や自動車２７の信頼性を高めることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
また、実施の形態２の鉄道車両用パワーモジュール、および実施の形態３の自動車用パワーモジュールは、実施の形態１の何れかの変形例のパワーモジュール１５であってもよく、この場合においても、鉄道の車両や自動車の信頼性を高めることができる。
１ ベース板
２ 絶縁基板
３ 配線パターン
４ 半導体チップ
４ａ，４ｂ Ｓｉ製半導体チップ
４ｃ，４ｄ，４ｅ ＳｉＣ製半導体チップ
５，５ａ，５ｂ，５ｃ 板状リード
１１，１１ａ，１１ｂ，１１ｃ，１１ｅ スリット（開口部）
１３，１３ａ，１３ｂ，１３ｃａ，１３ｃｂ 接続用リード
１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ 孔（開口部）
１５ パワーモジュール（半導体モジュール）

Claims (14)

  1. （ａ）配線パターンを備えた絶縁基板上に半導体チップを搭載する工程、
    （ｂ）前記半導体チップの電極と前記配線パターンとを電気的に接続する工程、
    （ｃ）前記絶縁基板をベース板に接合する工程、
    （ｄ）それぞれに開口部とリード部とが形成された複数の板状リードの前記開口部の位置を合わせて、最上層の前記板状リードから最下層の前記板状リードに亘って前記開口部が連通するように前記複数の板状リードを積層する工程、
    （ｅ）前記複数の板状リードの前記リード部と、前記絶縁基板の前記配線パターンとを電気的に接続する工程、
    を有し、
    前記（ｅ）工程では、前記リード部を前記開口部内に配置した状態で、前記リード部と前記配線パターンとを電気的に接続する、半導体モジュールの製造方法。
  2. 請求項１に記載の半導体モジュールの製造方法において、
    前記（ｅ）工程では、前記開口部内に接続ツールを配置し、前記接続ツールによって前記リード部に超音波を印加して超音波接続により前記リード部と前記配線パターンとを接続する、半導体モジュールの製造方法。
  3. 請求項１に記載の半導体モジュールの製造方法において、
    前記（ｄ）工程では、前記複数の板状リードを、お互いが絶縁された状態となるように積層する、半導体モジュールの製造方法。
  4. 請求項１に記載の半導体モジュールの製造方法において、
    前記（ｄ）工程では、前記複数の板状リードのうちのリード厚さ方向の隣り合うリード間に、絶縁材を介在させて前記複数の板状リードを積層する、半導体モジュールの製造方法。
  5. 配線パターンが形成された絶縁基板と、
    前記絶縁基板に接合材を介して搭載された半導体チップと、
    前記半導体チップを覆い、それぞれに前記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、
    を有し、
    前記複数の板状リードのそれぞれには、積層された状態で前記複数の板状リードの最上層の前記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、
    前記リード部は、前記開口部内に配置され、かつ前記絶縁基板の前記配線パターンに電気的に接続されている、半導体モジュール。
  6. 請求項５に記載の半導体モジュールにおいて、
    前記複数の板状リードのそれぞれは、２層構造から成り、
    前記２層構造のうちの一方の層は、他方の層より硬度が低く、かつ前記硬度が低い方の層が、前記配線パターンに接続されている、半導体モジュール。
  7. 請求項６に記載の半導体モジュールにおいて、
    前記２層構造のうちの硬度が高い方の層の厚さは、硬度が低い方の層の厚さより厚い、半導体モジュール。
  8. 請求項７に記載の半導体モジュールにおいて、
    前記２層構造のうちの硬度が高い方の層は、Ｃｕから成り、硬度が低い方の層は、アルミニウムから成る、半導体モジュール。
  9. 請求項５に記載の半導体モジュールにおいて、
    前記複数の板状リードのうちのリード厚さ方向の隣り合うリード間に、絶縁材が介在されている、半導体モジュール。
  10. 請求項５に記載の半導体モジュールにおいて、
    前記リード部が複数本設けられ、複数本の前記リード部のうちの隣り合う前記リード部同士で、先端部の形状が異なっている、半導体モジュール。
  11. 配線パターンが形成された絶縁基板と、
    前記絶縁基板に接合材を介して搭載された半導体チップと、
    前記半導体チップを覆い、それぞれに前記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、
    を有し、
    前記複数の板状リードのそれぞれには、積層された状態で前記複数の板状リードの最上層の前記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、
    前記リード部は、前記開口部内に配置され、かつ前記絶縁基板の前記配線パターンに電気的に接続され、
    自動車の車体に搭載される、自動車用パワーモジュール。
  12. 請求項１１に記載の自動車用パワーモジュールにおいて、
    前記複数の板状リードのそれぞれは、２層構造から成り、
    前記２層構造のうちの一方の層は、他方の層より硬度が低く、かつ前記硬度が低い方の層が、前記配線パターンに接続されている、自動車用パワーモジュール。
  13. 配線パターンが形成された絶縁基板と、
    前記絶縁基板に接合材を介して搭載された半導体チップと、
    前記半導体チップを覆い、それぞれに前記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、
    を有し、
    前記複数の板状リードのそれぞれには、積層された状態で前記複数の板状リードの最上層の前記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、
    前記リード部は、前記開口部内に配置され、かつ前記絶縁基板の前記配線パターンに電気的に接続され、
    鉄道車両に搭載される、鉄道車両用パワーモジュール。
  14. 請求項１３に記載の鉄道車両用パワーモジュールにおいて、
    前記複数の板状リードのそれぞれは、２層構造から成り、
    前記２層構造のうちの一方の層は、他方の層より硬度が低く、かつ前記硬度が低い方の層が、前記配線パターンに接続されている、鉄道車両用パワーモジュール。
JP2014158217A 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール Pending JP2016035970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014158217A JP2016035970A (ja) 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014158217A JP2016035970A (ja) 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール

Publications (1)

Publication Number Publication Date
JP2016035970A true JP2016035970A (ja) 2016-03-17

Family

ID=55523671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014158217A Pending JP2016035970A (ja) 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール

Country Status (1)

Country Link
JP (1) JP2016035970A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789193A (zh) * 2016-05-03 2016-07-20 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块
US10658344B2 (en) 2018-09-14 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor device
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789193A (zh) * 2016-05-03 2016-07-20 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块
US10658344B2 (en) 2018-09-14 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor device
US10957673B2 (en) 2018-09-14 2021-03-23 Kabushiki Kaisha Toshiba Semiconductor device
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Similar Documents

Publication Publication Date Title
CN107112294B (zh) 半导体装置以及功率模块
JP4450230B2 (ja) 半導体装置
CN108735692B (zh) 半导体装置
JPWO2015107870A1 (ja) 半導体装置
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2015076562A (ja) パワーモジュール
CN105742268B (zh) 布线基板以及包含布线基板的半导体封装
US11538765B2 (en) Semiconductor sub-assembly and semiconductor power module
JP6610101B2 (ja) 半導体モジュール
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
CN110047807A (zh) 半导体装置
JP2016035970A (ja) 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP7354076B2 (ja) 半導体モジュール
JP3611957B2 (ja) 積層型実装体
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
JP5125530B2 (ja) 電力変換装置
EP2680305A2 (en) Semiconductor package
JP2015069982A (ja) パワーモジュール
JP6827402B2 (ja) 半導体装置
WO2014181638A1 (ja) 半導体装置の製造方法
JP2019029383A (ja) 半導体装置
JP5932701B2 (ja) 半導体装置
WO2020189065A1 (ja) 半導体装置
JP2018067596A (ja) 半導体モジュール、駆動装置、電動パワーステアリング装置、車両及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160829

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160829