JP2016035970A - 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール - Google Patents

半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール Download PDF

Info

Publication number
JP2016035970A
JP2016035970A JP2014158217A JP2014158217A JP2016035970A JP 2016035970 A JP2016035970 A JP 2016035970A JP 2014158217 A JP2014158217 A JP 2014158217A JP 2014158217 A JP2014158217 A JP 2014158217A JP 2016035970 A JP2016035970 A JP 2016035970A
Authority
JP
Japan
Prior art keywords
plate
lead
leads
wiring pattern
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014158217A
Other languages
English (en)
Inventor
吉田 勇
Isamu Yoshida
勇 吉田
宇幸 串間
Takayuki Kushima
宇幸 串間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014158217A priority Critical patent/JP2016035970A/ja
Publication of JP2016035970A publication Critical patent/JP2016035970A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールのリードの放熱性を向上しつつ、半導体モジュールの設計自由度を高める。
【解決手段】配線パターン3が形成された絶縁基板2と、絶縁基板2に搭載された半導体チップと、上記半導体チップを覆う複数の板状リード5と、を有するパワーモジュール(半導体モジュール)である。上記パワーモジュールの複数の板状リード5のそれぞれには、絶縁基板2に向けて延びる接続用リード13と、積層された状態で複数の板状リード5のうちの最上層の板状リード5から最下層の板状リード5に亘って連通する孔14とが形成され、複数の接続用リード13のうちの一部は、孔14内に配置され、直下で絶縁基板2の配線パターン3に電気的に接続されている。
【選択図】図3

Description

本発明は、例えば、絶縁基板に半導体チップおよびリード部が接続された半導体モジュールおよびその製造方法、自動車用パワーモジュール並びに鉄道車両用パワーモジュールに関する。
自動車や鉄道車両等に搭載されるパワーモジュール(半導体モジュール)は、例えば、セラミック等からなる絶縁基板に銅やアルミ等からなる配線パターンを形成し、複数の半導体チップが搭載されたモジュール内に収納する構造となっている。このようなパワーモジュールにおいては、各半導体チップの電極と配線パターンや、配線パターン間、配線パターンとリード等の接続にワイヤボンディングが用いられており、大電流を流すため、複数本のワイヤを並列に配置してボンディングする方法を用いている。
近年、パワーモジュールの小型化の要求から複数のワイヤの接続占有面積を小さく出来る板状リードを用いる方法が考案されており、板状リードの接続方法としては、はんだや超音波接続を用いる方法が知られている。
板状リードと絶縁基板上の配線パターンとを超音波接続を用いて接続する技術として、特開2013−172112号公報(特許文献1)がある。この特許文献1には、「複数の半導体モジュール200a,200bと、複数の半導体モジュール200a,200bのそれぞれを固定する1つの筐体108と、筐体108に搭載される蓋120と、を有し、半導体モジュール200a,200bは、金属ベースと、当該金属ベースに搭載されるセラミックス板と、当該セラミックス板に設けられた配線パターンに接続される端子111a,111b,112a,115〜117,及び前記配線パターンに接続される半導体素子と、を有し、端子111a,111b,112a,112b,115〜117に設けられた突起部に蓋108が直接接触して搭載される半導体装置(要約参照)」が開示されている。
さらに、特許文献1には、絶縁基板上に配線パターンを施し、配線パターン上に半導体素子を搭載し、さらにリードをお互いに対向して配置し、対向した状態で配線パターンまで引き伸ばして接続する構造が開示されている。
板状リードを用いる場合、リードの大半は空中やゲル中に配置されているので大電流が流れることによりジュール熱が発生し、リード自体高温になる。その熱を如何に放熱するか、もしくは発熱量を抑制するかがパワーモジュールの設計の重要検討事項になっている。
特開2013−172112号公報
しかし、上記特許文献1の方法では、リードを対向させて配置することにより低インダクタンスを実現し、半導体素子で発生する熱を低減させ、リードに伝わる熱を抑制することが可能と記載されているが、リード自体の発熱量の抑制や放熱性の向上についての記載がなく、小型化や大容量化を図る上で問題が発生する。
また、超音波接続技術を用いるため、配線パターンとリードとの接合部は、モジュール上面から目視できる配置にする必要があるが、絶縁基板上に配置された各リードの端部を周囲に引き伸ばしてその周りに各リードの接合部を配置する構造になっているため、モジュールの設計自由度が低いという問題がある。
本発明の目的は、半導体モジュールのリードの放熱性を向上しつつ、半導体モジュールの設計自由度を高める技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明に係る半導体モジュールの製造方法は、(a)配線パターンを備えた絶縁基板上に半導体チップを搭載する工程、(b)上記半導体チップの電極と上記配線パターンとを電気的に接続する工程、(c)上記絶縁基板をベース板に接合する工程、を有する。さらに、(d)それぞれに開口部とリード部とが形成された複数の板状リードの上記開口部の位置を合わせて、最上層の上記板状リードから最下層の上記板状リードに亘って上記開口部が連通するように上記複数の板状リードを積層する工程、(e)上記複数の板状リードの上記リード部と、上記絶縁基板の上記配線パターンとを電気的に接続する工程、を有する。さらに、上記(e)工程では、上記リード部を上記開口部内に配置した状態で、上記リード部と上記配線パターンとを電気的に接続する。
また、本発明に係る半導体モジュールは、配線パターンが形成された絶縁基板と、上記絶縁基板に接合材を介して搭載された半導体チップと、上記半導体チップを覆い、それぞれに上記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、を有する。さらに、上記複数の板状リードのそれぞれには、積層された状態で上記複数の板状リードの最上層の上記板状リードから最下層の上記板状リードに亘って連通する開口部が形成され、上記リード部は、上記開口部内に配置され、かつ上記絶縁基板の上記配線パターンに電気的に接続されている。
また、本発明に係る自動車用パワーモジュールは、配線パターンが形成された絶縁基板と、上記絶縁基板に接合材を介して搭載された半導体チップと、上記半導体チップを覆い、それぞれに上記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、を有する。さらに、上記複数の板状リードのそれぞれには、積層された状態で上記複数の板状リードの最上層の上記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、上記リード部は、上記開口部内に配置され、かつ上記絶縁基板の上記配線パターンに電気的に接続され、自動車の車体に搭載されている。
また、本発明に係る鉄道車両用パワーモジュールは、配線パターンが形成された絶縁基板と、上記絶縁基板に接合材を介して搭載された半導体チップと、上記半導体チップを覆い、それぞれに上記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、を有する。さらに、上記複数の板状リードのそれぞれには、積層された状態で上記複数の板状リードの最上層の上記板状リードから最下層の上記板状リードに亘って連通する開口部が形成され、上記リード部は、上記開口部内に配置され、かつ上記絶縁基板の上記配線パターンに電気的に接続され、鉄道車両に搭載されている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体モジュールにおけるリードの放熱性を向上しつつ、半導体モジュールの設計自由度を高めることができる。
本発明の実施の形態1のパワーモジュールの構造の一例を示す斜視図である。 図1に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す斜視図である。 図1に示すパワーモジュールの蓋と樹脂ケースを取り除いた内部構造の一例を示す斜視図である。 図1に示すパワーモジュールの展開図である。 図1に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す平面図である。 図5に示すA−A線に沿って切断した構造を示す断面図である。 図5に示すB−B線に沿って切断した構造を示す断面図である。 図1に示すパワーモジュールの蓋と板状リードを取り除いた内部構造の一例を示す平面図である。 図8に示すパワーモジュールの主要部の構造の一例を示す断面図である。 図1に示すパワーモジュールの配線パターンとリードの接合方法の一例を示す斜視図である。 本発明の実施の形態1の第1変形例のパワーモジュールの展開図である。 本発明の実施の形態1の第2変形例のパワーモジュールの展開図である。 本発明の実施の形態1の第3変形例のパワーモジュールの平面図である。 本発明の実施の形態1の第4変形例のリード接合部の構造を示す部分拡大断面図である。 本発明の実施の形態2のパワーモジュールの搭載例を示す部分側面図である。 図15に示す搭載例の詳細構造を示す平面図である。 本発明の実施の形態3のパワーモジュールの搭載例を示す側面図である。 図17に示す搭載例の詳細構造を示す平面図である。 本発明の実施の形態4のパワーモジュールの構造を示す平面図である。 本発明の実施の形態4のパワーモジュールの構造を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態1)
図1は本発明の実施の形態1のパワーモジュールの構造の一例を示す斜視図、図2は図1に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す斜視図、図3は図1に示すパワーモジュールの蓋と樹脂ケースを取り除いた内部構造の一例を示す斜視図、図4は図1に示すパワーモジュールの展開図、図5は図1に示すパワーモジュールの蓋を取り除いた内部構造の一例を示す平面図である。また、図6は図5に示すA−A線に沿って切断した構造を示す断面図、図7は図5に示すB−B線に沿って切断した構造を示す断面図、図8は図1に示すパワーモジュールの蓋と板状リードを取り除いた内部構造の一例を示す平面図、図9は図8に示すパワーモジュールの主要部の構造の一例を示す断面図である。
本実施の形態1の半導体モジュールは、例えば、鉄道車両や自動車のインバータ等に搭載されるパワーモジュール15である。この場合、大電流が流されるため、半導体チップ(半導体素子)4からの発熱量も多い半導体モジュールである。
図1を用いてパワーモジュール15の外部構成について説明すると、ベース板1と、ベース板1の外周部に沿って取り付けられた側壁であるケース7と、ケース7の開口部分を塞ぐ蓋12と、蓋12の外側に露出した外部端子13d,13e,13fとを有している。3つの外部端子13d,13e,13fは、ケース7の長手方向の両側の端部付近に2つと1つに分散して配置されている。
次に、図2〜図4を用いてパワーモジュール15の概略の内部構造について説明すると、配線パターン3が形成された絶縁基板2と、絶縁基板2に接合材16a(後述する図7参照)を介して搭載された半導体チップ4と、半導体チップ4を覆い、かつお互いに絶縁された状態で積層された複数の板状リード5と、を有している。
さらに、複数の板状リード5のそれぞれには、絶縁基板2に向けて延びる接続用リード(リード部)13と、積層された状態で複数の板状リード5の最上層の板状リード5から最下層の板状リード5に亘って貫通する孔(開口部)14とが形成されている。
そして、接続用リード13は複数本設けられ、複数本の接続用リード13のうちの一部の接続用リード13は、板状リード5に形成された孔14内に配置され、かつ孔14内に配置された接続用リード13は、絶縁基板2の配線パターン3に電気的に接続されている。
次に、図3〜図9を用いて、パワーモジュール15の内部構造の詳細について説明する。図6および図7に示すように、ベース板1上には、はんだ等の接合材16を介して絶縁基板2が搭載され、さらに、絶縁基板2の表裏面には配線パターン3が形成されている。また、配線パターン3上には、板状リード5の端部または中央付近から延びる接続用リード13が配置されており、配線パターン3と電気的に接続されている。接続用リード13と配線パターン3の接続は、はんだや超音波接続等によって行われる。
なお、絶縁基板2の材質は、主にアルミナやAlNやSiN等であり、配線パターン3の材質は、主に銅やアルミニウム等である。さらに、板状リード5の材質は、主に銅、アルミニウム、銅合金、アルミニウム合金、銅とアルミニウムのクラッド材等である。
また、図2〜図4に示すように、ベース板1は、放熱性の観点から主に熱伝導性の良いアルミニウム、銅、銅合金またはAlSiC等によって形成され、その裏面から水冷や空冷によって冷却される。ベース板1の外周部に沿って取り付けられた側壁であるケース7は、形状が複雑なため、加工が容易なプラスチック材によって形成されることが好ましい。
また、ベース板1とケース7は、ねじや接着剤等で固定されている。ケース7や外部端子13d,13e,13fには、外部機器(図示せず)と接続する際に使用するねじ穴8が設けられており、さらに、図2に示すケース7の長手方向の一方の辺の内壁には、複数の信号ピン9が設けられている。また、複数の信号ピン9のそれぞれは、後述する図6や図7に示すように、ベース板1に沿った方向に折れ曲がる折れ曲がり部9aを有している。つまり、信号ピン9はL字形に形成されており、ケース7の内壁に折れ曲がり部9aが露出するように一部が埋設されて固定されている。
そして、これらの折れ曲がり部9aにおいて、後述する図8に示すように、それぞれ金属細線であるワイヤ6を介して配線パターン3と電気的に接続されている。ワイヤ6は、例えば、アルミニウム、銅もしくは金等から成る。
本実施の形態1のパワーモジュール15では、図4の展開図(説明を分かり易くするためにケース7と蓋12とワイヤ6は省略している)に示すように、3枚の板状リード5a,5b,5cが積層されており、それぞれの板状リード5が、お互いに絶縁された状態となるように積層されている。また、それぞれの板状リード5には、複数の孔14が形成されている。さらに、それぞれの板状リード5には、板状リード自体と交差する方向に折れ曲がって形成された複数の接続用リード(リード部)13が形成されている。
具体的には、積層される3枚の板状リード5のうち、最上層に配置される板状リード5aには、2つ孔(開口部)14aが形成され、さらに2つの孔14aの間の位置の板状リード5aの端部に2本の接続用リード13aが形成されている。
また、最上層と最下層の間の中間層に配置される板状リード5bには、2つの孔(開口部)14bと、2つのスリット(開口部)11bが形成され、それぞれのスリット11b内に位置するように接続用リード13bが形成されている。
また、最下層に配置される板状リード5cには、2つの孔(開口部)14cと、2つのスリット(開口部)11cが形成され、さらに2つの孔14cの間の位置の板状リード5cの端部に2本の接続用リード13caが形成され、また、それぞれのスリット11c内に位置するように接続用リード13cbが形成されている。
なお、最上層の板状リード5aは、その長手方向のリード長さが、中間層の板状リード5bや最下層の板状リード5cのそれぞれの長手方向のリード長さに比べて1/2程度と短くなっている。これにより、パワーモジュール15におけるリード部分の重さを低減してパワーモジュール15の重量の低減化を図ることができる。
以上のような3枚の板状リード5を積層した構造を図3に示す。図3に示すように、最上層の板状リード5aの2本の接続用リード13aは、板状リード5b、5cの外側を通って絶縁基板2の配線パターン3に接続されている。
また、中間層の板状リード5bの2本の接続用リード13bは、図4に示す最下層の板状リード5cのそれぞれの孔14cを介して(通って)それぞれの孔14cの直下で図3に示すように絶縁基板2の配線パターン3に接続されている。
また、最下層の板状リード5cの2本の接続用リード13caと2本の接続用リード13cbは、それぞれ直下で絶縁基板2の配線パターン3に接続されている。
以上のような板状リード5の積層構造とすることで、図3に示すように、8本の接続用リード13の配線パターン3との接続部を上方から目視できるようにすることができる。特に、板状リード5の中央部付近に配置された4本の接続用リード13(2本の接続用リード13bと2本の接続用リード13cb)については、それぞれのリードの上層および下層の板状リード5に孔14(孔14a,14b,14c)が形成されたことで、パワーモジュール15の上方から孔14を介して配線パターン3との接続部を目視することが可能になっている。
さらに、板状リード5に孔14(孔14a,14b,14c)が形成されたことで、各接続用リード13を配線パターン3と接続する際に、後述する図10に示す接続ツール20を各孔14に上方から進入させることができ、これにより、組み立て時、接続ツール20から各接続用リード13に超音波を印加することができる。その結果、各接続用リード13と配線パターン3とを超音波接続することが可能になる。
また、図4に示すように、配線パターン3上にはサーミスタ10と半導体チップ4が複数枚搭載されている。そして、半導体チップ4や配線パターン3等を電気的に接続する方法として、後述する図8および図9に示すように、ワイヤ6やリボン(リボン状ワイヤ)を用いて接続する。材質としては、アルミニウム、銅、アルミニウム合金、銅合金、アルミニウムと銅のクラッド材等である。また、サーミスタ10は、モジュール内の温度を測定し、温度異常を検知してパワーモジュール15の故障を防止する働きをする。
なお、図4に示す構造では、一例として、大きい方の半導体チップ4が、例えばIGBT(Insulated Gate Bipolar Transistor)等のSi製半導体チップ4aであり、一方、小さい方の半導体チップ4が、例えばダイオード等のSi製半導体チップ4bである。
また、図5〜図7に示すように、積層された3枚の板状リード5は、リード厚さ方向に対して隣り合うリード間が絶縁された状態となっており、図6および図7に示す構造では、各板状リード間に空間(隙間)18が形成されている。すなわち、各板状リード5は、耐圧を確保するためにリード間が使用する電圧に応じて一定以上の距離となるように空間18を介して(一定の距離を離して)配置されている。
また、図8および図9に示すように、半導体チップ間、半導体チップ4と配線パターン3、配線パターン3と信号ピン9の折れ曲がり部9aは、それぞれワイヤ6によって電気的に接続されている。
また、図9に示すように、絶縁基板2は、その下側(裏面側)の配線パターン3が、はんだ16を介してベース板1と接続することでベース板1に固定されている。
また、ケース7内の隙間には、ゲル状の封止樹脂(図示せず)が充填され、板状リード間等の耐圧が確保されている。そして、図1に示す蓋(例えば、プラスチック製)12によってケース7の内部が閉じられた状態で使用される。
上記のような構成とすることにより、半導体チップ4を覆う板状リード5を大面積化することが可能なため、大電流を流した時に発生するジュール熱を低減、かつ放熱することができる。
また、絶縁基板2上に配置する各板状リード5に孔14を設けたことで、直下に配置された配線パターン3と接続用リード13との接合部をモジュールの上方から目視することができる。これにより、超音波接続を可能にすることができる。
また、絶縁基板2上に配置する各板状リード5に孔14を設けたことで、孔14に接続用リード13を配置して直下の配線パターン3と接続用リード13とを接続することができる。これにより、板状リード5の面積を確保することができるとともに、接続用リード13を各板状リード5の端部以外の箇所(例えば、中央部)にも配置することが可能になるため、板状リード5の小面積化を図ることも可能になり、その結果、パワーモジュール15の小型化、大容量化を図ることができる。
また、接続用リード13の各板状リード5における設置箇所の自由度が増えるため、パワーモジュール15の設計自由度を高めることができる。
したがって、パワーモジュール15における板状リード5の放熱性を向上しつつ、その設計自由度を高めることができる。
次に、本実施の形態1のパワーモジュール15の組み立てについて説明する。図10は、図1に示すパワーモジュールの配線パターンとリードの接合方法の一例を示す斜視図である。
図7に示すように、配線パターン3を備えた絶縁基板2上に半導体チップ4を搭載する。この時、絶縁基板2上に、はんだ16aを介して半導体チップ4を搭載する。
次に、図9に示すように、半導体チップ4の電極と絶縁基板2の配線パターン3とをワイヤ6を用いて(ワイヤボンディングによって)電気的に接続する。さらに、半導体チップ4間もワイヤ6で接続する。すなわち、絶縁基板2上の範囲においてワイヤ6で接続する必要がある箇所をワイヤ6を用いて電気的に接続する。
次に、絶縁基板2をベース板1に接合する。その際、絶縁基板2の裏面側の配線パターン3とベース板1とを、はんだ16を介して接合し、これによって絶縁基板2をベース板1上に搭載する。
次に、接着剤を用いてケース7をベース板1に接合する。ここでは、ベース板1の外周部に沿ってケース7を取り付ける。
次に、図8に示すように、絶縁基板2の表面側の所定の配線パターン3と、信号ピン9の折れ曲がり部9aとをワイヤ6によって電気的に接続する。
次に、図4に示すように、それぞれに孔(開口部)14と接続用リード13とが形成された複数の板状リード5a,5b,5cそれぞれの孔14の位置を合わせて、最上層の板状リード5aから最下層の板状リード5cに亘って孔14が連通(貫通)するように複数の板状リード5を、それぞれの板状リード5が絶縁された状態となるように積層する。積層した板状リード5は、ねじ等で仮止めする。
ここでは、リード厚さ方向に対して隣り合う上下の板状リード5間に、所定の空間18を形成させて各板状リード5を配置する。これにより、各板状リード5の絶縁を確保する。さらに、板状リード5の中央付近に形成された接続用リード13については、平面視で、孔14の内側(開口部内)に接続用リード13が配置されるように各板状リード5を積層し、各接続用リード13と配線パターン3とを、それぞれの接続用リード13の直下で電気的に接続する(後述する図14参照)。
すなわち、接続用リード13が、平面視で開口部内に配置されるようにした状態で、接続用リード13と配線パターン3とを電気的に接続する。
その際、本実施の形態1の組み立てでは、図10に示すように、孔14内に接続ツール20を配置し、この状態で接続ツール20によって接続用リード13に超音波を印加して、超音波接続により接続用リード13と配線パターン3とを電気的に接続する。つまり、金属同士を擦り合わせて接続する。
詳細には、接続ツール20を孔14に通して接続用リード13上に配置し、この状態で接続ツール20によって超音波接続に必要な荷重と振幅を接続用リード13に与えることで、接続用リード13と配線パターン3とを電気的に接続する。なお、接続ツール20の先端には、接続用リード13に効率良く振幅を伝達するための複数の四角錐状の突起やのこぎり状の溝等が形成されている。
なお、図8に示すP1〜P8が、各板状リード5における接続用リード13の配線パターン3への接合箇所である。各板状リード5に孔14が設けられたことで、孔14に接続用リード13を配置して直下の配線パターン3と接続用リード13とを接続することができるため、接続用リード13を各板状リード5の端部以外の箇所(例えば、中央部)にも配置することが可能になる。言い換えれば、複数の接続用リード13を配線パターン3に対して分散させた位置に接続することができ、これにより、パワーモジュール15の設計自由度を高めることができる。
次に、ケース7内の隙間にゲル状の樹脂を充填し、充填後、樹脂を加熱して硬化させる。
次に、ケース7に対して蓋12を取り付ける。ここでは、ケース7に対して蓋12を嵌め込む。これにより、パワーモジュール15の組み立て完了となる。
本実施の形態1のパワーモジュール15の組み立てでは、各板状リード5に孔14が設けられたことで、この孔14を介して直下に配置された配線パターン3と接続用リード13との接合部付近を、モジュールの上方から目視することができる。これによって、孔14に接続ツール20を通して超音波接続を行うことを可能にしている。
また、各板状リード5に設けられた孔14を介して、直下に配置された配線パターン3と接続用リード13との接合部付近をモジュールの上方から目視することができるため、接続ツール20を移動させる際の位置検出も孔14を介して行うことができる。
(第1変形例)
図11は本発明の実施の形態1の第1変形例のパワーモジュールの展開図である。図11の展開図(説明を分かり易くするために蓋12とワイヤ6は省略している)に示す構造は、複数の板状リード5のうちのリード厚さ方向に対して隣り合うリード間に、絶縁材である絶縁板26を介在させて複数の板状リード5を積層するものである。
具体的には、板状リード5aと板状リード5bとの間には絶縁板26dを介在させ、板状リード5bと板状リード5cとの間には絶縁板26eを介在させるものである。その際、絶縁板26の外形は、各板状リード5より大きめに形成されている。
これにより、板状リード5間の絶縁性をさらに向上させることができる。
また、絶縁板26d,26eには、孔14d,14eが設けられており、板状リード5a,5b,5cの孔14a,14b,14cより小さい穴形状になっている。これにより、接続用リード13を上方から目視することができる。
図11に示す構造にすることにより、板状リード5と絶縁板26の形状(大きさ)が同じである場合には、端部で短絡が発生しやすく板状リード5の間隔(図6に示す空間18)を大きくする必要があるが、板状リード5より大きな絶縁板26を板状リード5間に挿入することにより、板状リード5の間隔を狭くすることができ、パワーモジュール15の薄型化を図ることができる。
また、板状リード5を大面積化できるため、大電流を流したときに発生するジュール熱を低減、かつ放熱することができる。さらに、絶縁基板2上に配置する板状リード5に孔14を設けて、直下に配置された配線パターン3と接続用リード13の接合部付近をモジュール上方から目視できるようにすることにより、超音波接続を可能にすることができる。その結果、パワーモジュール15の小型化、大容量化を図ることができ、さらに、パワーモジュール15の設計自由度の向上を図ることができる。
なお、絶縁板26の外形と孔14の形状については、流れる電流と印加される電圧に基づいてどのくらいの絶縁性が必要かにより決定されることは言うまでもない。
(第2変形例)
図12は本発明の実施の形態1の第2変形例のパワーモジュールの展開図である。図12の展開図(説明を分かり易くするために蓋12とケース7とワイヤ6は省略している)に示す構造は、板状リード5が、板状リード5a,5b,5cの3枚から構成されており、各板状リード5の端部より接続用リード13が配線パターン3に向かって伸びている構造になっている。
また、板状リード5a,5bには接続用リード13と配線パターン3とを接合するときに使用する図10に示す接続ツール20を通すためのスリット(開口部)11a,11bが設けられ、さらに板状リード5cには、板状リード5bから伸びている接続用リード13bと接続ツール20を通すためのスリット(開口部)11cが設けられている。
なお、図12に示す構造では、配線パターン3上には、Si製半導体チップ4aとSiC製半導体チップ4cが複数枚搭載されている。Si製半導体チップ4aは、例えばIGBTであり、SiC製半導体チップ4cは、例えばダイオードである。この場合、SiCウエハでは、チップ取得時の歩留まりを考慮すると、Siウエハに比べてチップサイズを小さくする方が好ましい。
したがって、図12に示す構造では、SiC製半導体チップ4cを小さくして複数枚搭載している。すなわち、上記のように各板状リード5にスリット(開口部)11を形成し、このスリット11を介して直下の配線パターン3に接続用リード13を接続することで、図12に示す構造においても、パワーモジュール15の設計自由度の向上を図ることができる。つまり、搭載する半導体チップ4の数が増えた場合でも、接続用リード13の接続位置を確保することができる。
また、図11に示す構造と同様に、板状リード5を大面積化できるため、大電流を流したときに発生するジュール熱を低減、かつ放熱することができる。さらに、絶縁基板2上に配置する板状リード5にスリット11を設けて、直下に配置された配線パターン3と接続用リード13の接合部付近をモジュール上方から目視できるようにすることにより、超音波接続を可能にすることができる。その結果、パワーモジュール15の小型化、大容量化を図ることができる。
なお、パワーモジュールにおける耐熱温度は、搭載される半導体チップ4の材質によって決定される。Si製半導体チップの場合、150℃であり、SiC製半導体チップの場合200℃であるが、これらの数値は、一例に過ぎず種々変更可能である。
(第3変形例)
図13は本発明の実施の形態1の第3変形例のパワーモジュールの平面図である。図13に示す構造は、図1に示す蓋12を外した状態での内部構造を示しており、構造を分かり易くするために、信号ピン9と接続する複数のワイヤ6は省略している。
図13に示す第3変形例の構造では、最上層と最下層のそれぞれの板状リード5の端部から延びる複数の接続用リード13(接続用リード13a,13ca)が設けられているが、そのうち、隣り合う接続用リード13a同士、および接続用リード13ca同士において、相互の先端部13iの形状が異なっている。具体的には、隣り合う接続用リード13a同士、および接続用リード13ca同士において、相互の先端部13iが相反する方向に折れ曲がっている(突出している)。
これにより、配線パターン3の面積を小さくすることができ、パワーモジュール15の設計自由度を向上させることができる。さらに、配線パターン3の面積を小さくできるため、パワーモジュール15の小型化、大容量化を図ることができる。
(第4変形例)
図14は、本発明の実施の形態1の第4変形例のリード接合部の構造を示す部分拡大断面図である。図14に示すように、ベース板1には接合材16を介して基板(絶縁基板2)17が搭載されている。基板17は、ベース部材17aとベース部材17aを挟んで貼り合わされた配線パターン3とで構成されている。そして、接続用リード13は、2層構造から成り、この2層構造のうちの一方の下層部(層)13hは、他方の上層部(層)13gより硬度が低く、かつ上記硬度が低い方の下層部13hが、配線パターン3に接続されている。一例として、硬度が高い方の上層部13gは、Cuから成り、硬度が低い方の下層部13hは、アルミニウムから成る。
つまり、接続用リード13は、2つのリード部材(上層部13g、下層部13h)のクラッド材で構成されている。
この時、上記2つのリード部材において、上層部13gは熱伝導の良い材料で形成されていることが望ましく、一方、下層部13hは上層部13gよりも硬度が低く、接続性の良い材料で形成されていることが望ましい。例えば、一例として上層部13gは硬度が高く、かつ熱伝導率が大きい銅(Cu)から成り、下層部13hは硬度が銅より低いアルミニウム(Al)から成る。この構造にすることにより、リード部材における接続性と放熱性の両方を向上させることができる。
さらに、硬度が高い方の上層部13gの厚さを、硬度が低い方の下層部13hの厚さより厚くすることにより、パワーモジュール15の放熱性をさらに高めることができる。
(実施の形態2)
図15は本発明の実施の形態2のパワーモジュールの搭載例を示す部分側面図、図16は図15に示す搭載例の詳細構造を示す平面図である。
本実施の形態2のパワーモジュール19は、一例として、図15に示すような集電装置であるパンタグラフ22が設けられた鉄道の車両21に設置されたインバータ23に搭載されている鉄道車両用パワーモジュールである。
なお、パワーモジュール19の主要構造は、実施の形態1のパワーモジュール15のものと同様であり、図2および図3に示すように、複数の板状リード5のそれぞれには、絶縁基板2に向けて延びる接続用リード13と、積層された状態で複数の板状リード5の最上層の板状リード5から最下層の板状リード5に亘って貫通する孔14とが形成されている。そして、接続用リード13は、孔14部内に配置され、かつ絶縁基板2の配線パターン3に電気的に接続された構造である。
図16に示すように、インバータ23の内部では、プリント基板25上に複数のパワーモジュール19が搭載され、さらにこれらのパワーモジュール19を冷却する冷却装置24が搭載されている。パワーモジュール19は、半導体素子(半導体チップ4)からの発熱量が多い。したがって、複数のパワーモジュール19を冷却してインバータ23の内部を冷却可能なように冷却装置24が取り付けられている。
このように鉄道の車両21に、本実施の形態2の複数のパワーモジュール19を搭載したインバータ23が設けられていることにより、インバータ23内が高温環境となった場合であっても、インバータ23およびそれが設けられた鉄道の車両21の信頼性を高めることができる。
(実施の形態3)
図17は本発明の実施の形態3のパワーモジュールの搭載例を示す側面図、図18は図17に示す搭載例の詳細構造を示す平面図である。
本実施の形態3のパワーモジュール29は、図17に示すようなタイヤ28aによって走行する自動車27の車体28に設置されたインバータ23に搭載される自動車用パワーモジュールである。
なお、パワーモジュール29の主要構造は、実施の形態1のパワーモジュール15のものと同様であり、図2および図3に示すように、複数の板状リード5のそれぞれには、絶縁基板2に向けて延びる接続用リード13と、積層された状態で複数の板状リード5の最上層の板状リード5から最下層の板状リード5に亘って貫通する孔14とが形成されている。そして、接続用リード13は、孔14部内に配置され、かつ絶縁基板2の配線パターン3に電気的に接続された構造である。
図18に示すように、インバータ23の内部では、プリント基板25上に複数(例えば2つ)のパワーモジュール29が搭載され、さらにこれらのパワーモジュール29を冷却する冷却装置24が搭載されている。パワーモジュール29は、半導体素子(半導体チップ4)からの発熱量が多い。したがって、複数のパワーモジュール29を冷却してインバータ23の内部を冷却可能なように冷却装置24が取り付けられている。
このように自動車27に、本実施の形態3の複数のパワーモジュール29を搭載したインバータ23が設けられていることにより、インバータ23内が高温環境となった場合であっても、インバータ23およびそれが設けられた自動車27の信頼性を高めることができる。
なお、パワーモジュール29における耐熱温度は、搭載される半導体チップ4の材質によって決定される。Si製半導体チップの場合、150℃であり、SiC製半導体チップの場合200℃であるが、これらの数値は、一例に過ぎず種々変更可能である。そして、自動車27で求められるパワーモジュール29の耐熱温度についても、半導体チップ4の材質によって決定される。
(実施の形態4)
図19および図20は、それぞれ本発明の実施の形態4のパワーモジュールの構造を示す平面図である。
図19に示す本実施の形態4の半導体モジュールは、例えば、鉄道車両や自動車のインバータ等に搭載されるパワーモジュール30である。この場合も、大電流が流されるため、半導体チップ(半導体素子)4からの発熱量が多い半導体モジュールである。
なお、パワーモジュール30の主要構造は、実施の形態1のパワーモジュール15のものと同様であり、図2および図3に示すように、複数の板状リード5のそれぞれには、絶縁基板2に向けて延びる接続用リード13と、積層された状態で複数の板状リード5の最上層の板状リード5から最下層の板状リード5に亘って貫通する孔14とが形成されている。そして、接続用リード13は、孔14部内に配置され、かつ絶縁基板2の配線パターン3に電気的に接続された構造である。
そして、パワーモジュール30では、絶縁基板2上に、8つのSiC製半導体チップ4cと2つのSiC製半導体チップ4dとが搭載されている。8つのSiC製半導体チップ4cのそれぞれは、例えば、ダイオードであり、2つのSiC製半導体チップ4dのそれぞれは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。
つまり、パワーモジュール30は、それぞれSiC製のダイオードとMOSFETを有するフルSiCタイプの半導体モジュールである。
このようにパワーモジュール30が搭載された鉄道の車両21や自動車27においても、パワーモジュール30の放熱性が高められるため、インバータ23内が高温環境となった場合であっても、インバータ23およびそれが設けられた鉄道の車両21や自動車27の信頼性を高めることができる。
次に、図20に示す本実施の形態4の半導体モジュールも、同様に、例えば、鉄道車両や自動車のインバータ等に搭載されるパワーモジュール31である。この場合も、大電流が流されるため、半導体チップ(半導体素子)4からの発熱量が多い半導体モジュールである。
なお、パワーモジュール31の主要構造についても、実施の形態1のパワーモジュール15のものと同様であり、図2および図3に示すように、複数の板状リード5のそれぞれには、絶縁基板2に向けて延びる接続用リード13と、積層された状態で複数の板状リード5の最上層の板状リード5から最下層の板状リード5に亘って貫通する孔14とが形成されている。そして、接続用リード13は、孔14部内に配置され、かつ絶縁基板2の配線パターン3に電気的に接続された構造である。
そして、パワーモジュール31では、絶縁基板2上に、6つのSiC製半導体チップ4eが搭載されている。6つのSiC製半導体チップ4eのそれぞれは、例えば、MOSFETあり、それぞれの半導体チップ4には、ダイオードも形成されている。
したがって、パワーモジュール31も、それぞれSiC製のMOSFETを有するフルSiCタイプ(ダイオードレス)の半導体モジュールである。
このようにパワーモジュール31が搭載された鉄道の車両21や自動車27においても、パワーモジュール31の放熱性が高められるため、インバータ23内が高温環境となった場合であっても、インバータ23およびそれが設けられた鉄道の車両21や自動車27の信頼性を高めることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
また、実施の形態2の鉄道車両用パワーモジュール、および実施の形態3の自動車用パワーモジュールは、実施の形態1の何れかの変形例のパワーモジュール15であってもよく、この場合においても、鉄道の車両や自動車の信頼性を高めることができる。
1 ベース板
2 絶縁基板
3 配線パターン
4 半導体チップ
4a,4b Si製半導体チップ
4c,4d,4e SiC製半導体チップ
5,5a,5b,5c 板状リード
11,11a,11b,11c,11e スリット(開口部)
13,13a,13b,13ca,13cb 接続用リード
14,14a,14b,14c,14d,14e 孔(開口部)
15 パワーモジュール(半導体モジュール)

Claims (14)

  1. (a)配線パターンを備えた絶縁基板上に半導体チップを搭載する工程、
    (b)前記半導体チップの電極と前記配線パターンとを電気的に接続する工程、
    (c)前記絶縁基板をベース板に接合する工程、
    (d)それぞれに開口部とリード部とが形成された複数の板状リードの前記開口部の位置を合わせて、最上層の前記板状リードから最下層の前記板状リードに亘って前記開口部が連通するように前記複数の板状リードを積層する工程、
    (e)前記複数の板状リードの前記リード部と、前記絶縁基板の前記配線パターンとを電気的に接続する工程、
    を有し、
    前記(e)工程では、前記リード部を前記開口部内に配置した状態で、前記リード部と前記配線パターンとを電気的に接続する、半導体モジュールの製造方法。
  2. 請求項1に記載の半導体モジュールの製造方法において、
    前記(e)工程では、前記開口部内に接続ツールを配置し、前記接続ツールによって前記リード部に超音波を印加して超音波接続により前記リード部と前記配線パターンとを接続する、半導体モジュールの製造方法。
  3. 請求項1に記載の半導体モジュールの製造方法において、
    前記(d)工程では、前記複数の板状リードを、お互いが絶縁された状態となるように積層する、半導体モジュールの製造方法。
  4. 請求項1に記載の半導体モジュールの製造方法において、
    前記(d)工程では、前記複数の板状リードのうちのリード厚さ方向の隣り合うリード間に、絶縁材を介在させて前記複数の板状リードを積層する、半導体モジュールの製造方法。
  5. 配線パターンが形成された絶縁基板と、
    前記絶縁基板に接合材を介して搭載された半導体チップと、
    前記半導体チップを覆い、それぞれに前記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、
    を有し、
    前記複数の板状リードのそれぞれには、積層された状態で前記複数の板状リードの最上層の前記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、
    前記リード部は、前記開口部内に配置され、かつ前記絶縁基板の前記配線パターンに電気的に接続されている、半導体モジュール。
  6. 請求項5に記載の半導体モジュールにおいて、
    前記複数の板状リードのそれぞれは、2層構造から成り、
    前記2層構造のうちの一方の層は、他方の層より硬度が低く、かつ前記硬度が低い方の層が、前記配線パターンに接続されている、半導体モジュール。
  7. 請求項6に記載の半導体モジュールにおいて、
    前記2層構造のうちの硬度が高い方の層の厚さは、硬度が低い方の層の厚さより厚い、半導体モジュール。
  8. 請求項7に記載の半導体モジュールにおいて、
    前記2層構造のうちの硬度が高い方の層は、Cuから成り、硬度が低い方の層は、アルミニウムから成る、半導体モジュール。
  9. 請求項5に記載の半導体モジュールにおいて、
    前記複数の板状リードのうちのリード厚さ方向の隣り合うリード間に、絶縁材が介在されている、半導体モジュール。
  10. 請求項5に記載の半導体モジュールにおいて、
    前記リード部が複数本設けられ、複数本の前記リード部のうちの隣り合う前記リード部同士で、先端部の形状が異なっている、半導体モジュール。
  11. 配線パターンが形成された絶縁基板と、
    前記絶縁基板に接合材を介して搭載された半導体チップと、
    前記半導体チップを覆い、それぞれに前記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、
    を有し、
    前記複数の板状リードのそれぞれには、積層された状態で前記複数の板状リードの最上層の前記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、
    前記リード部は、前記開口部内に配置され、かつ前記絶縁基板の前記配線パターンに電気的に接続され、
    自動車の車体に搭載される、自動車用パワーモジュール。
  12. 請求項11に記載の自動車用パワーモジュールにおいて、
    前記複数の板状リードのそれぞれは、2層構造から成り、
    前記2層構造のうちの一方の層は、他方の層より硬度が低く、かつ前記硬度が低い方の層が、前記配線パターンに接続されている、自動車用パワーモジュール。
  13. 配線パターンが形成された絶縁基板と、
    前記絶縁基板に接合材を介して搭載された半導体チップと、
    前記半導体チップを覆い、それぞれに前記絶縁基板に向けて延びるリード部を備え、積層された複数の板状リードと、
    を有し、
    前記複数の板状リードのそれぞれには、積層された状態で前記複数の板状リードの最上層の前記板状リードから最下層の前記板状リードに亘って連通する開口部が形成され、
    前記リード部は、前記開口部内に配置され、かつ前記絶縁基板の前記配線パターンに電気的に接続され、
    鉄道車両に搭載される、鉄道車両用パワーモジュール。
  14. 請求項13に記載の鉄道車両用パワーモジュールにおいて、
    前記複数の板状リードのそれぞれは、2層構造から成り、
    前記2層構造のうちの一方の層は、他方の層より硬度が低く、かつ前記硬度が低い方の層が、前記配線パターンに接続されている、鉄道車両用パワーモジュール。
JP2014158217A 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール Pending JP2016035970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014158217A JP2016035970A (ja) 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014158217A JP2016035970A (ja) 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール

Publications (1)

Publication Number Publication Date
JP2016035970A true JP2016035970A (ja) 2016-03-17

Family

ID=55523671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014158217A Pending JP2016035970A (ja) 2014-08-01 2014-08-01 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール

Country Status (1)

Country Link
JP (1) JP2016035970A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789193A (zh) * 2016-05-03 2016-07-20 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块
US10658344B2 (en) 2018-09-14 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor device
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789193A (zh) * 2016-05-03 2016-07-20 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块
US10658344B2 (en) 2018-09-14 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor device
US10957673B2 (en) 2018-09-14 2021-03-23 Kabushiki Kaisha Toshiba Semiconductor device
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Similar Documents

Publication Publication Date Title
CN107112294B (zh) 半导体装置以及功率模块
JP4450230B2 (ja) 半導体装置
JP6467640B2 (ja) 半導体装置
CN108735692B (zh) 半导体装置
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2015076562A (ja) パワーモジュール
CN105742268B (zh) 布线基板以及包含布线基板的半导体封装
US11538765B2 (en) Semiconductor sub-assembly and semiconductor power module
JP6610101B2 (ja) 半導体モジュール
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
CN110047807A (zh) 半导体装置
JP2016035970A (ja) 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP7354076B2 (ja) 半導体モジュール
JP3611957B2 (ja) 積層型実装体
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
JP5125530B2 (ja) 電力変換装置
EP2680305A2 (en) Semiconductor package
JP2015069982A (ja) パワーモジュール
JP6827402B2 (ja) 半導体装置
WO2014181638A1 (ja) 半導体装置の製造方法
JP2019029383A (ja) 半導体装置
JP5932701B2 (ja) 半導体装置
WO2020189065A1 (ja) 半導体装置
JP2018067596A (ja) 半導体モジュール、駆動装置、電動パワーステアリング装置、車両及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160829

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160829