JP2007027794A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007027794A JP2007027794A JP2006282988A JP2006282988A JP2007027794A JP 2007027794 A JP2007027794 A JP 2007027794A JP 2006282988 A JP2006282988 A JP 2006282988A JP 2006282988 A JP2006282988 A JP 2006282988A JP 2007027794 A JP2007027794 A JP 2007027794A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- heat sink
- sealing resin
- semiconductor device
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】発熱素子10と、発熱素子10の一側に設けられ発熱素子10と熱的に接続された第1のヒートシンク30と、発熱素子10の他側に設けられ発熱素子10と熱的に接続された第2のヒートシンク40と、発熱素子10、第1のヒートシンク30および第2のヒートシンク40を包み込むように封止する封止樹脂80とを備える半導体装置100において、第1のヒートシンク30の放熱面30aおよび第2のヒートシンク40の放熱面40aが、封止樹脂80から露出しており、第1のヒートシンク30の放熱面30)と第2のヒートシンク40の放熱面40aとの平行度が、0.2mm以下である。
【選択図】図1
Description
[装置構成等]
図1は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図である。
次に、上記半導体装置100の製造方法について説明する。本半導体装置100は、たとえば、次のようにして製造することができる。
以上述べてきたように、本実施形態によれば、発熱素子10と、発熱素子10の一側に設けられ発熱素子10と熱的に接続された第1のヒートシンク30と、発熱素子10の他側に設けられ発熱素子10と熱的に接続された第2のヒートシンク40と、発熱素子10、第1のヒートシンク30および第2のヒートシンク40を包み込むように封止する封止樹脂80とを備える半導体装置において、第1のヒートシンク30の放熱面30aおよび第2のヒートシンク40の放熱面40aが、封止樹脂80から露出しており、第1のヒートシンク30の放熱面30aと第2のヒートシンク40の放熱面40aとの平行度が0.2mm以下であることを主たる特徴とする半導体装置100が提供される。
図4に示されるように、両ヒートシンク30、40の放熱面30a、40aの平行度Hが0.2mm以下であるならば、熱抵抗がほぼ一定の値で低いものに抑えられており、平行度Hが0.2mmを超えると熱抵抗が上昇する傾向が顕著になることがわかる。
また、上記図1や図3では、半導体装置100、200は、発熱素子10が1個であったが、もちろん、複数個の発熱素子を有するものであってもよい。そのような半導体装置の例を本実施形態の変形例として、図5に示す。
ここでは、上側に位置する第1のヒートシンク30の放熱面30aを封止樹脂80に埋没させるようにしている。
図6は、本発明の第2実施形態に係る半導体装置の製造方法を説明するための図であり、本実施形態に係る半導体装置の製造方法において樹脂封止後のワークの様子を示す概略断面図である。
図7は、本発明の第3実施形態に係る半導体装置300の概略断面構成を示す図である。
図8は、本発明の第4実施形態に係る半導体装置400の概略断面構成を、示す図である。
上記実施形態の製造方法では、封止樹脂80による封止工程では、第1のヒートシンク30の放熱面30aおよび第2のヒートシンク40の放熱面40aの少なくとも一方を、封止樹脂80に埋没させるようにし、続いて、封止樹脂80に埋没しているヒートシンク30の放熱面30aを、その外側から封止樹脂80とともに研削もしくは切削することにより、封止樹脂80から露出させるようにしている。つまり、放熱面30aと封止樹脂80とを一括して除去するように研削もしくは切削を行うようにしている。
上記実施形態では、ヒートシンク30の放熱面30aを被覆している封止樹脂80に対して、研削もしくは切削を行うことにより、封止樹脂80を除去しつつ放熱面30aの露出、面の傾き調整を行っていた。
なお、本発明は、両側ヒートシンク構造を有する半導体装置において、第1のヒートシンクの放熱面および第2のヒートシンクの放熱面を封止樹脂から露出させるとともに、第1のヒートシンクの放熱面と第2のヒートシンクの放熱面との平行度を0.2mm以下としたことを要部としたものであり、他の細部については、適宜設計変更可能である。
30a…第1のヒートシンクの放熱面、40…第2のヒートシンク、
40a…第2のヒートシンクの放熱面、80…封止樹脂、
80a…封止樹脂に埋没している放熱面を被覆している部分の封止樹脂の表面、
80b…放熱面を被覆していない部分の封止樹脂の表面、
110…冷却器としての冷却ブロック。K9…離型剤。
Claims (20)
- 発熱素子(10)と、
前記発熱素子(10)の一側に設けられ、前記発熱素子(10)と熱的に接続された第1のヒートシンク(30)と、
前記発熱素子(10)の他側に設けられ、前記発熱素子(10)と熱的に接続された第2のヒートシンク(40)と、
前記発熱素子(10)、前記第1のヒートシンク(30)、および前記第2のヒートシンク(40)を包み込むように封止する封止樹脂(80)と、を備える半導体装置において、
前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)が、前記封止樹脂(80)から露出しているとともに絶縁性を有する絶縁部材を介して冷却器が接合されており、前記第1のヒートシンクおよび前記第2のヒートシンクと前記冷却器とを熱的に接続したものであって、
前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度が、0.2mm以下となっていることを特徴とする半導体装置。 - 前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度が、0.15mm以下となっていることを特徴とする請求項1に記載の半導体装置。
- 前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度が、0.1mm以下となっていることを特徴とする請求項1に記載の半導体装置。
- 前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)の外側に、それぞれ冷却器(110)が設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 発熱素子(10)の両側を第1のヒートシンク(30)、第2のヒートシンク(40)によって挟み込むとともに、これら両ヒートシンク(30、40)と前記発熱素子(10)とを熱的に接続した後、
前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)を露出させた状態で、前記発熱素子(10)、前記第1のヒートシンク(30)および前記第2のヒートシンク(40)を封止樹脂(80)によって包み込むように封止するようにした半導体装置の製造方法において、
前記封止樹脂(80)による封止工程では、前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)を、前記封止樹脂(80)に埋没させるようにし、
続いて、前記封止樹脂(80)に埋没している前記ヒートシンク(30、40)の放熱面(30a、40a)を、その外側から前記封止樹脂(80)とともに研削もしくは切削することにより、前記封止樹脂(80)から露出させるようにしたことを特徴とする半導体装置の製造方法。 - 前記研削もしくは切削を行うことによって、前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度を、0.2mm以下とすることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記研削もしくは切削を行うことによって、前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度を、0.15mm以下とすることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記研削もしくは切削を行うことによって、前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度を、0.1mm以下とすることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記封止樹脂(80)による封止工程では、
前記封止樹脂(80)に埋没するべき前記放熱面(30a)、および、この封止樹脂(80)に埋没するべき前記放熱面(30a)を被覆する部分の前記封止樹脂(80)の表面(80a)を、前記放熱面(30a)を被覆しない部分の前記封止樹脂(80)の表面(80b)よりも段差を有して突出させるようにし、
この突出した部分に対して前記研削もしくは切削を行うようにしたことを特徴とする請求項5ないし8のいずれか1つに記載の半導体装置の製造方法。 - 発熱素子(10)の両側を第1のヒートシンク(30)、第2のヒートシンク(40)によって挟み込むとともに、これら両ヒートシンク(30、40)と前記発熱素子(10)とを熱的に接続した後、
前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)を露出させた状態で、前記発熱素子(10)、前記第1のヒートシンク(30)および前記第2のヒートシンク(40)を封止樹脂(80)によって包み込むように封止するようにした半導体装置の製造方法において、
前記封止樹脂(80)による封止工程では、前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)を、前記封止樹脂(80)に埋没させるようにし、
続いて、前記封止樹脂(80)を除去することにより、前記封止樹脂(80)に埋没している前記ヒートシンク(30、40)の放熱面(30a、40a)を露出させた後、この露出した前記放熱面(30a、40a)を研削もしくは切削するようにしたことを特徴とする半導体装置の製造方法。 - 前記露出した前記放熱面(30a、40a)への研削もしくは切削を行うことによって、前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度を、0.2mm以下とすることを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記露出した前記放熱面(30a、40a)への研削もしくは切削を行うことによって、前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度を、0.15mm以下とすることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記露出した前記放熱面(30a、40a)への研削もしくは切削を行うことによって、前記第1のヒートシンク(30)の放熱面(30a)と前記第2のヒートシンク(40)の放熱面(40a)との平行度を、0.1mm以下とすることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記封止樹脂(80)による封止工程では、
前記封止樹脂(80)に埋没するべき前記放熱面(30a)、および、この封止樹脂(80)に埋没するべき前記放熱面(30a)を被覆する部分の前記封止樹脂(80)の表面(80a)を、前記放熱面(30a)を被覆しない部分の前記封止樹脂(80)の表面(80b)よりも段差を有して突出させるようにし、
この突出した部分に対して前記封止樹脂(80)の除去および前記露出した前記放熱面(30a)への研削もしくは切削を行うようにしたことを特徴とする請求項10ないし13のいずれか1つに記載の半導体装置の製造方法。 - 前記封止樹脂(80)の除去は、レーザ、水または砥粒を用いた加工によって行うようにしたことを特徴とする請求項10ないし14のいずれか1つに記載の半導体装置の製造方法。
- 前記封止樹脂(80)の除去はレーザを用いた加工によって行うようにし、前記レーザとしてCO2レーザまたはYAGレーザを用いることを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記封止樹脂(80)の除去は水を用いた加工によって行うようにし、前記水を用いた加工としてウォータージェット加工を用いることを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記封止樹脂(80)の除去は砥粒を用いた加工によって行うようにし、前記砥粒を用いた加工としてショットブラストを用いることを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記封止樹脂(80)に埋没するべき前記放熱面(30a)に離型剤(K9)を塗布した後に、前記封止樹脂(80)による封止工程を行うことによって、当該放熱面(30a)と封止樹脂(80)との界面を剥離させておき、
当該界面が剥離している部位において前記封止樹脂(80)をはがすことにより、前記封止樹脂(80)の除去を行うようにしたことを特徴とする請求項10ないし14のいずれか1つに記載の半導体装置の製造方法。 - 前記ヒートシンク(30、40)の放熱面(30a、40a)を研削もしくは切削した後に、前記第1のヒートシンク(30)の放熱面(30a)および前記第2のヒートシンク(40)の放熱面(40a)に絶縁性を有する絶縁部材を介して冷却器を接合したことを特徴とする請求項5ないし19のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006282988A JP4289384B2 (ja) | 2003-09-17 | 2006-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324585 | 2003-09-17 | ||
JP2006282988A JP4289384B2 (ja) | 2003-09-17 | 2006-10-17 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148933A Division JP2005117009A (ja) | 2003-09-17 | 2004-05-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027794A true JP2007027794A (ja) | 2007-02-01 |
JP4289384B2 JP4289384B2 (ja) | 2009-07-01 |
Family
ID=37788029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006282988A Expired - Lifetime JP4289384B2 (ja) | 2003-09-17 | 2006-10-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4289384B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125779A1 (ja) * | 2008-04-09 | 2009-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2011181879A (ja) * | 2010-02-04 | 2011-09-15 | Denso Corp | 半導体装置およびその製造方法 |
JP2012004237A (ja) * | 2010-06-15 | 2012-01-05 | Mitsubishi Electric Corp | 半導体装置 |
JP2012174711A (ja) * | 2011-02-17 | 2012-09-10 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
JP2014179443A (ja) * | 2013-03-14 | 2014-09-25 | Denso Corp | 半導体装置及びその製造方法 |
DE112015005257B4 (de) | 2014-11-21 | 2024-04-25 | Denso Corporation | Halbleitervorrichtung und leistungsmodul |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6358296B2 (ja) | 2016-08-05 | 2018-07-18 | トヨタ自動車株式会社 | 半導体モジュールの製造方法 |
-
2006
- 2006-10-17 JP JP2006282988A patent/JP4289384B2/ja not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125779A1 (ja) * | 2008-04-09 | 2009-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
US8450845B2 (en) | 2008-04-09 | 2013-05-28 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2011181879A (ja) * | 2010-02-04 | 2011-09-15 | Denso Corp | 半導体装置およびその製造方法 |
JP2012004237A (ja) * | 2010-06-15 | 2012-01-05 | Mitsubishi Electric Corp | 半導体装置 |
JP2012174711A (ja) * | 2011-02-17 | 2012-09-10 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
JP2014179443A (ja) * | 2013-03-14 | 2014-09-25 | Denso Corp | 半導体装置及びその製造方法 |
US9006784B2 (en) | 2013-03-14 | 2015-04-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
DE112015005257B4 (de) | 2014-11-21 | 2024-04-25 | Denso Corporation | Halbleitervorrichtung und leistungsmodul |
Also Published As
Publication number | Publication date |
---|---|
JP4289384B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005117009A (ja) | 半導体装置およびその製造方法 | |
JP4407489B2 (ja) | 半導体装置の製造方法ならびに半導体装置の製造装置 | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
JP4289384B2 (ja) | 半導体装置の製造方法 | |
US8350369B2 (en) | High power semiconductor package | |
US7892882B2 (en) | Methods and apparatus for a semiconductor device package with improved thermal performance | |
JP4547279B2 (ja) | 半導体装置の製造方法 | |
JP4302607B2 (ja) | 半導体装置 | |
US20130134572A1 (en) | Semiconductor device including cladded base plate | |
US8492882B2 (en) | Semiconductor device and method of manufacturing same | |
JP4935765B2 (ja) | 半導体装置の製造方法 | |
US11862542B2 (en) | Dual side cooling power module and manufacturing method of the same | |
KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
JP2005260181A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2005191502A (ja) | 電子部品冷却装置 | |
JP6150866B2 (ja) | 電力半導体装置 | |
JP2002329815A (ja) | 半導体装置と、その製造方法、及びその製造装置 | |
US20230282608A1 (en) | Semiconductor die package | |
JP2011238643A (ja) | パワー半導体モジュール | |
US7560309B1 (en) | Drop-in heat sink and exposed die-back for molded flip die package | |
JP7072624B1 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JPH0637217A (ja) | 半導体装置 | |
JP2007142105A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2660732B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4289384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |