JP4547279B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4547279B2
JP4547279B2 JP2005031597A JP2005031597A JP4547279B2 JP 4547279 B2 JP4547279 B2 JP 4547279B2 JP 2005031597 A JP2005031597 A JP 2005031597A JP 2005031597 A JP2005031597 A JP 2005031597A JP 4547279 B2 JP4547279 B2 JP 4547279B2
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor device
resin portion
semiconductor chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005031597A
Other languages
English (en)
Other versions
JP2006222121A (ja
Inventor
晃 武藤
一男 清水
克夫 新井
秀政 鍵井
仁久 佐藤
弘幸 中村
卓也 中條
啓一 大川
正彦 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005031597A priority Critical patent/JP4547279B2/ja
Priority to US11/348,362 priority patent/US7374965B2/en
Publication of JP2006222121A publication Critical patent/JP2006222121A/ja
Priority to US12/117,359 priority patent/US20080220568A1/en
Application granted granted Critical
Publication of JP4547279B2 publication Critical patent/JP4547279B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置の製造方法に関し、特に、樹脂封止型半導体パッケージ形態の半導体装置の製造技術に適用して有効な技術に関する。
種々の半導体パッケージが用いられているが、半導体チップを封止樹脂部で封止した樹脂封止型の半導体パッケージがある。樹脂封止型の半導体パッケージでは、半導体チップが封止樹脂部内に封止されているので、半導体チップの信頼性を向上することができる。また、封止樹脂部の裏面で端子を露出させることで、樹脂封止型の半導体パッケージの面実装が可能になる。
特開２００３−８６７３７号公報（特許文献１）には、実装基板に接合される実装面を有する表面実装型の半導体装置であって、リードフレームと、半導体チップと、半導体チップを覆うように設けられた樹脂とを備え、実装面には、半導体チップからリードフレームを介して引き出された電極端子の先端面と、半導体チップに設けられた２以上の電極の表面とが略平面状に露出してなる半導体装置を提供する技術が記載されている。
特開２０００−２４３８８０号公報（特許文献２）には、アイランド上に半導体ペレットを固着し、半導体ペレットの電極パッドに第１のポスト電極を接着し、アイランドの延在部に第２のポスト電極を固着し、全体を樹脂層で被覆することで、第１と第２のポスト電極の頭部が樹脂層の表面に露出して、外部接続用端子となる技術が記載されている。
特開２０００−２４３８８７号公報（特許文献３）には、アイランド上に半導体ペレットを固着し、半導体ペレットの電極パッドにポスト電極を接着し、アイランドの延在部をポスト電極と同程度の高さまで折り曲げ、全体を樹脂層で被覆することで、ポスト電極の頭部と延在部の頭部が樹脂層の表面に露出して、外部接続用端子となる技術が記載されている。
特開２００３−８６７３７号公報 特開２０００−２４３８８０号公報 特開２０００−２４３８８７号公報
本発明者の検討によれば、次のことが分かった。
樹脂封止型の半導体パッケージにおいて、封止樹脂部の下面（裏面）で端子を露出させることで、樹脂封止型の半導体パッケージの面実装が可能になる。更に、封止樹脂部の下面だけでなく、封止樹脂部の上下両面で端子を露出させることで、樹脂封止型の半導体パッケージの放熱性を向上させることができる。また、封止樹脂部は、モールド工程で上金型および下金型のキャビティ内に封止樹脂材料を注入して硬化することで形成できる。
このような封止樹脂部の上下両面で端子が露出した樹脂封止型の半導体パッケージを製造するには、複数の端子を半導体チップの上下に配置し、モールド工程において、半導体チップ２の上側の端子が上金型と接し、半導体チップの下側の端子が下金型と接するように金型を固定（クランプ）した状態で、金型のキャビティ内に封止樹脂材料を注入して硬化することで、封止樹脂部の上下両面で端子が露出するように封止樹脂部を形成することが可能である。
しかしながら、モールド工程において、半導体チップの上側の端子が上金型と接し、半導体チップの下側の端子が下金型と接するように金型をクランプした場合、モールド工程直前の組立体の高さ寸法がばらついたり、あるいは半導体チップの上側の端子と下側の端子の平行度がばらつくと、上金型および下金型から、半導体チップの上側の端子と半導体チップの下側の端子とを介して、半導体チップに上下から強い圧力が加わってしまう可能性がある。半導体チップに上下から圧力が加わと、半導体チップにクラックなどが発生する可能性がある。これは、樹脂封止型半導体パッケージ形態の半導体装置の製造歩留まりを低下させる。
本発明の目的は、半導体装置の製造歩留まりを向上できる技術を提供することにある。
本発明の他の目的は、半導体装置の放熱特性を向上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、上下両面に露出導体を有する樹脂封止型半導体パッケージ形態の半導体装置を製造する際に、半導体チップの第１および第２主面に第１および第２導体部をそれぞれ接合し、半導体チップと第１および第２導体部とを封止する封止樹脂部を第１導体部上を覆うように形成した後、第１導体部上の封止樹脂部を除去して封止樹脂部から第１導体部を露出させるものである。
また、本発明は、上下両面に露出導体を有する樹脂封止型半導体パッケージ形態の半導体装置を製造する際に、半導体チップの第１主面に第１の導電体部材の第１導体部を接合し、半導体チップの第２主面に第２の導電体部材の第２導体部を接合し、第１導体部、第２導体部および半導体チップが金型のキャビティ内に配置されかつ第１導体部の半導体チップに対向する側とは反対側の表面が金型で加圧されないように第１の導電体部材および第２の導電体部材を金型に固定し、キャビティ内に封止樹脂部形成用の材料を導入して第１導体部、第２導体部および半導体チップを封止する封止樹脂部を形成した後、封止樹脂部の一部を除去して封止樹脂部から第１導体部の前記表面を露出させるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の製造歩留まりを向上させることができる。
また、半導体装置の放熱特性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
図１は、本発明の一実施の形態である半導体装置１の上面図（平面図）であり、図２はその下面図（底面図、裏面図、平面図）、図３はその側面図、図４および図５はその断面図（側面断面図）である。図１のＡ−Ａ線の断面（すなわち図２のＡ−Ａ線の断面）が図４にほぼ対応し、図１のＢ−Ｂ線の断面（すなわち図２のＢ−Ｂ線の断面）が図５にほぼ対応する。また、図３は、図１の矢印１０の方向から半導体装置１をみたときの側面図にほぼ対応する。
本実施の形態の半導体装置（半導体パッケージ）１は、樹脂封止形で、面実装形の半導体パッケージである。すなわち、半導体装置１は、樹脂封止型半導体パッケージ形態の半導体装置である。
図１〜図５示される本実施の形態の半導体装置１は、半導体チップ２と、導電体によって形成されたソース端子（ソース用端子、ソース接続用導体部、導体部）３、ゲート端子（ゲート用端子、ゲート接続用導体部、導体部）４およびドレイン端子（ドレイン用端子、ドレイン接続用導体部、導体部）５と、これらを封止する封止樹脂部（封止部、封止樹脂）６とを備えている。
封止樹脂部６は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂部６を形成することができる。封止樹脂部６により、半導体チップ２、ソース端子３、ゲート端子４およびドレイン端子５が封止され、保護される。封止樹脂部６は、互いに反対側に位置する２つの主面である上面（表面、第１面）６ａおよび裏面（底面、下面、第２面）６ｂを有しており、封止樹脂部６の裏面６ｂ、すなわち半導体装置１の裏面（底面、下面）１ｂが、半導体装置１の実装面である。
半導体チップ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ２に分離したものである。半導体チップ２は封止樹脂部６内に封止されている。
本実施の形態では、半導体チップ２としては、例えばトレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成された半導体チップなどを用いることができる。半導体チップ２は、互いに反対側に位置する２つの主面である表面（半導体素子形成側の主面、第２主面）２ａおよび裏面（表面２ａとは反対側の主面、第１主面）２ｂを有しており、半導体チップ２の表面２ａに形成されたソースパッド電極（表面電極）２ｓおよびゲートパッド電極（表面電極）２ｇと、半導体チップ２の裏面２ｂの全面に形成された裏面ドレイン電極（裏面電極）２ｄとを有している。ソースパッド電極２ｓは、半導体チップ２内に形成されているＭＩＳＦＥＴのソースに電気的に接続され、ゲートパッド電極２ｇは、半導体チップ２内に形成されているＭＩＳＦＥＴのゲート電極に電気的に接続され、裏面ドレイン電極２ｄは、半導体チップ２内に形成されているＭＩＳＦＥＴのドレインに電気的に接続されている。
図６は、半導体チップ２のチップレイアウトの一例を示す平面図（上面図）であり、図７は、半導体チップ２のチップレイアウトの他の一例を示す平面図（上面図）である。本実施の形態の半導体チップ２は、図６および図７に示されるように、半導体チップ２の表面２ａにソースパッド電極２ｓおよびゲートパッド電極２ｇが形成されているが、各電極の配置は必要に応じて変更可能であり、例えば図６に示されるように、半導体チップ２の表面２ａの端部の中央付近にゲートパッド電極２ｇを形成するこができ、あるいは、図７に示されるように、半導体チップ２の表面２ａの角部近傍にゲートパッド電極２ｇを形成することもできる。
ソース端子３、ゲート端子４およびドレイン端子５は導電体からなり、例えば、銅（Ｃｕ）または銅合金などの金属材料からなる。半導体チップ２は、半導体チップ２の下側に位置するソース端子３およびゲート端子４と、半導体チップ２の上側に位置するドレイン端子５との間に、半導体チップ２の表面２ａ側が下方を向くように配置されており、半田などの導電性の接合材（接着材）１１を介して、ソース端子３が半導体チップ２の表面２ａのソースパッド電極２ｓと接合（接着、接続）され、ゲート端子４が半導体チップ２の表面２ａのゲートパッド電極２ｇと接合（接着、接続）され、ドレイン端子５が半導体チップ２の裏面２ｂの裏面ドレイン電極２ｄと接合（接着、接続）されている。このため、ソース端子３は半導体チップ２のソースパッド電極２ｓに接合材１１を介して電気的に接続され、ゲート端子４は半導体チップ２のゲートパッド電極２ｇに接合材１１を介して電気的に接続され、ドレイン端子５は半導体チップ２の裏面ドレイン電極２ｄに接合材１１を介して電気的に接続されている。
ソース端子３（第２導体部）の下面３ａ（表面）は、封止樹脂部６の裏面６ｂ（第２面）で露出されている。ソース端子３の側面（端面、端部）３ｂは、封止樹脂部６の側面で露出され、ソース端子３の他の側面（端部）は、封止樹脂部６に覆われて封止されている。このソース端子３の露出する側面３ｂは、半導体装置１を製造する際の切断工程により生じた側面（端面）である。また、ソース端子３の上面３ｃの一部は、半導体チップ２のソースパッド電極２ｓに導電性の接合材１１を介して接合され、ソース端子３の上面３ｃの他の部分は、封止樹脂部６に覆われて封止されている。
ゲート端子４（第２導体部）の下面４ａ（表面）は、封止樹脂部６の裏面６ｂ（第２面）で露出されている。ゲート端子４の側面（端面、端部）４ｂは、封止樹脂部６の側面で露出され、ゲート端子４の他の側面（端部）は、封止樹脂部６に覆われて封止されている。このゲート端子４の露出する側面４ｂは、半導体装置１を製造する際の切断工程により生じた側面（端面）である。また、ゲート端子４の上面４ｃの一部は、半導体チップ２のゲートパッド電極２ｇに導電性の接合材１１を介して接合され、ゲート端子４の上面４ｃの他の部分は、封止樹脂部６に覆われて封止されている。
ドレイン端子５は、第１の部分（チップ接続部、導体部）５ａと、第２の部分（外部端子構成部、導体部）５ｂと、第１の部分５ａおよび第２の部分５ｂ間を連結する段差部（折曲げ部、連結部、導体部）５ｃとを有している。これら第１の部分５ａ、第２の部分５ｂおよび段差部５ｃは同じ導電体材料により一体的に形成されており、高さ位置が異なる第１の部分５ａと第２の部分５ｂとを段差部５ｃが連結している。
ドレイン端子５の第１の部分５ａの下面５ｄの一部は、半導体チップ２の裏面ドレイン電極２ｄに導電性の接合材１１を介して接合され、ドレイン端子５の第１の部分５ａの下面５ｄの他の部分は、封止樹脂部６に覆われて封止されている。ドレイン端子５（第１導体部）の第１の部分５ａ（第１導体部）の上面５ｅ（表面）は、封止樹脂部６の上面６ａ（第１面）で露出されている。ドレイン端子５の段差部５ｃは、封止樹脂部６に覆われて封止樹脂部６内に封止されている。ドレイン端子５（第１導体部）の第２の部分５ｂの下面５ｆ（第１の部分５ａの上面５ｅとは異なる表面）は、封止樹脂部６の裏面６ｂ（第２面）で露出されている。ドレイン端子５の第２の部分５ｂの側面（端面、端部）５ｇ（すなわち段差部５ｃに連結されている側とは逆側の端部側面５ｇ）は、封止樹脂部６の側面で露出され、ドレイン端子５の第２の部分５ｂの他の側面（端部）は、封止樹脂部６に覆われて封止されている。このドレイン端子５の露出する側面５ｇは、半導体装置１を製造する際の切断工程により生じた側面（端面）である。
封止樹脂部６の裏面６ｂで露出するソース端子３の下面３ａ、ゲート端子４（第２導体部）の下面４ａおよびドレイン端子５の第２の部分５ｂの下面５ｆが、実質的に同一面上に形成されていることがより好ましい。また、後述するように、ソース端子３の下面３ａ、ゲート端子４（第２導体部）の下面４ａおよびドレイン端子５の第２の部分５ｂの下面５ｆが、封止樹脂部６の裏面６ｂと平面的に一致せず、封止樹脂部６の裏面６ｂからやや突出した状態であることがより好ましい。また、後述するように、ドレイン端子５の第１の部分５ａの上面５ｅは、封止樹脂部６の上面６ａと平面的に一致せず、封止樹脂部６の上面６ａからやや突出した状態であることがより好ましい。
このように、封止樹脂部６の裏面６ｂに対応する半導体装置１の裏面（底面）１ｂで、ソース端子３の下面３ａと、ゲート端子４の下面４ａと、ドレイン端子５の第２の部分５ｂの下面５ｆとが露出し、これら露出部（すなわちソース端子３の下面３ａ、ゲート端子４の下面４ａおよびドレイン端子５の第２の部分５ｂの下面５ｆ）が半導体装置１の外部端子（端子、外部接続端子、外部接続用端子）として機能する。半導体装置１の裏面１ｂ（封止樹脂部６の裏面６ｂ）で外部端子としてのソース端子３、ゲート端子４およびドレイン端子５が露出しているので、半導体装置１は面実装が可能であり、半導体装置１の裏面１ｂ（封止樹脂部６の裏面６ｂ）が半導体装置１の実装面となる。
また、本実施の形態の半導体装置１では、半導体装置１の上面（裏面１ｂとは逆側の主面）１ａで、すなわち封止樹脂部６の表面６ａで、ドレイン端子５の第１の部分５ａの上面５ｅが露出している。
このように、本実施の形態の半導体装置１は、上下両面に露出導体を有する樹脂封止型半導体パッケージ形態の半導体装置であり、ドレイン端子５の第１の部分５ａが上面１ａ（上面６ａ）側の露出導体となり、ソース端子３、ゲート端子４またはドレイン端子５の第２の部分５ｂが裏面１ｂ（裏面６ｂ）側の露出導体となる。半導体装置１の裏面１ｂ（封止樹脂部６の裏面６ｂ）側だけでなく、半導体装置１の上面（表面）１ａ（封止樹脂部６の上面６ａ）でも、半導体チップ２に接続（接合）した導体部（ドレイン端子５の第１の部分５ａ）を露出させることで、半導体装置１の放熱特性を向上し、半導体装置１の性能を向上させることが可能になる。
次に、本実施の形態の半導体装置の製造工程について説明する。図８は、本実施の形態の半導体装置１の製造工程を示す工程フロー図である。図９および図１０は、本実施の形態で用いられる半導体チップ２の製造工程中の要部断面図である。図１１〜図２２、図２５〜図３０は、本実施の形態の半導体装置１の製造工程を示す要部平面図または要部断面図である。図１１〜図１８、図２２〜図３０のうち、図１１、図１３、図１５、図２３、図２４、図２７および図２９は平面図（要部平面図）であり、図１２、図１４、図１６、図１７、図１８、図２１、図２２、図２５、図２６、図２８および図３０は断面図（要部断面図）である。また、図１１と図１２とは同じ工程段階に対応し、図１３と図１４とは同じ工程段階に対応し、図１５と図１６とは同じ工程段階に対応し、図２２〜図２４は同じ工程段階に対応し、図２６と図２７とは同じ工程段階に対応する。なお、図１２、図１４、図１６、図１７、図１８、図２１、図２２、図２５、図２６、図２８および図３０の断面図は、図１１、図１３および図１５に示されるＣ−Ｃ線に沿った断面にほぼ対応し、上記図４にほぼ相当する断面図である。また、図１１、図１３、図１５、図２４および図２９は同じ側の平面図が示されているが、図２３および図２７は、それらとは反対側（上下逆側）の平面図が示されている。また、図１９および図２０は、本発明者が検討した比較例のモールド工程の説明図（要部断面図）である。
半導体装置１を製造するには、まず、半導体チップ２およびリードフレーム（導電体部材）２１，２２を準備する（ステップＳ１）。
半導体チップ２の製造工程の一例を図９および図１０を用いて説明する。
半導体チップ２を製造するには、まず、図９に示されるように、例えばヒ素（Ａｓ）が導入されたｎ＋型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１０１ａの主面上に、ｎ−型単結晶シリコンからなるエピタキシャル層１０１ｂを成長させて、半導体基板（半導体ウエハ、いわゆるエピタキシャルウエハ）１０１を形成する。それから、半導体基板１０１の主面に絶縁膜（酸化シリコン膜）を形成した後、この絶縁膜をパターン化して、絶縁膜１０２（ＳｉＯ２プレート）を形成する。
次に、半導体基板１０１の主面にｐ型の不純物（例えばホウ素（Ｂ））をイオン注入することなどにより、ｐ型ウエル１０３を形成する。
次に、フォトレジストパターン（図示せず）をエッチングマスクとして用いて半導体基板１０１をドライエッチングすることにより、トレンチゲート形成用の溝すなわちゲート用トレンチ１０４を形成する。ゲート用トレンチ１０４の深さはｐ型ウエル１０３よりも深く、かつエピタキシャル層１０１ｂの底部よりは浅くなる寸法である。
次に、例えば熱酸化法などを用いて、ゲート用トレンチ４の内壁面（側面および底面）上などに比較的薄いゲート絶縁膜（酸化シリコン膜）１０５を形成する。
次に、半導体基板１０１の主面上に、例えば低抵抗の多結晶シリコン膜などからなる導体膜（ゲート電極材料膜）を形成する。それから、ゲート配線形成領域を覆いかつそれ以外の領域を露出するようなフォトレジストパターン（図示せず）を上記導体膜上に形成し、このフォトレジストパターンをエッチングマスクとして用いて、上記導体膜をエッチバックすることにより、ゲート用トレンチ１０４内に埋め込まれた低抵抗の多結晶シリコンなどからなるゲート部１０６と、ゲート部１０６と一体的に形成されたゲート配線部１０６ａとを形成する。
次に、図１０に示されるように、半導体基板１０１の主面に対してｐ型の不純物（例えばホウ素（Ｂ））をイオン注入することなどにより、チャネル領域１０７を形成する。それから、半導体ウエハ１の主面に対してｎ型の不純物（例えばヒ素（Ａｓ））をイオン注入することなどにより、ソース領域１０８を形成する。
次に、半導体基板１０１の主面上に絶縁膜１１２を形成し、フォトリソグラフィ技術およびエッチング技術を用いてパターン化する。この際、絶縁膜１１２には半導体基板１０１の主面を露出するコンタクトホール１１３と、ゲート配線部１０６ａの一部を露出するスルーホール１１４とが形成される。
次に、コンタクトホール１１３から露出する半導体基板１０１をエッチングして孔１１５を形成する。それから、コンタクトホール１１３および孔１１５から露出する半導体基板１０１に、例えばｐ型の不純物（例えばホウ素（Ｂ））をイオン注入するによって、ｐ＋型の半導体領域を形成する。
次に、半導体基板１０１の主面上に、例えばチタンタングステン膜（図示せず）を必要に応じて形成した後、その上にアルミニウム膜（またはアルミニウム合金膜）１１６をスパッタリング法などによって形成する。それから、チタンタングステン膜およびアルミニウム膜１１６の積層膜をフォトリソグラフィ技術およびエッチング技術を用いてパターン化する。これにより、ゲート電極１１６ａおよびソース配線１１６ｂのような表面電極が形成される。
次に、半導体基板１０１の主面上に、例えばポリイミド系の樹脂などからなる表面保護のための絶縁膜（保護膜）１１７を形成する。それから、フォトリソグラフィ技術およびエッチング技術を用いて絶縁膜１１７をパターン化し、ゲート電極１１６ａおよびソース配線１１６ｂの一部が露出するような開口部（図示せず）を形成してボンディングパッドを形成する。絶縁膜１１７の開口部から露出するゲート電極１１６ａが、半導体チップ２の上記ゲートパッド電極２ｇとなり、絶縁膜１１７の開口部から露出するソース配線１１６ｂが上記ソースパッド電極２ｓとなる。
次に、半導体基板１０１の裏面を研削または研磨して薄くする。その後、半導体基板１０１の裏面に例えばニッケル、チタン、ニッケルおよび金を蒸着法などによって被着することにより、ドレイン電極１１８を形成する。このドレイン電極１１８が、半導体チップ２の上記裏面ドレイン電極２ｄとなる。
このようにして、トレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴのような半導体素子が半導体基板１０１にされる。
その後、半導体基板１０１は、ダイシングソーなどを用いて切断またはダイシングされて、個片化された半導体チップ２に分離される。このようにして、トレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴが形成された半導体チップ２が製造される。なお、縦型ＭＩＳＦＥＴとは、ソース・ドレイン間の電流が、半導体基板の厚さ方向（半導体基板の主面に略垂直な方向）に流れるＭＩＳＦＥＴに対応する。
また、半導体装置１の製造に用いられるリードフレーム２１，２２は、導電体からなる導電体部材であり、例えば銅（Ｃｕ）または銅合金などの金属材料により形成されている。図１１および図１２に示されるように、リードフレーム２１（第１の導電体部材）は、ドレイン端子５となるドレイン端子部２５（第１導体部）を有している。すなわち、リードフレーム２１は、ドレイン端子５の第１の部分５ａとなるドレイン端子部２５の第１の部分２５ａと、ドレイン端子５の第２の部分５ｂとなるドレイン端子部２５の第２の部分２５ｂと、ドレイン端子５の段差部（折曲げ部）５ｃとなるドレイン端子部２５の段差部（折曲げ部）２５ｃとを有しており、これらは一体的に形成されている。また、リードフレーム２（第２の導電体部材）２は、ソース端子３となるソース端子部２３（第２導体部）と、ゲート端子４となるゲート端子部２４（第２導体部）とを有しており、これらは一体的に形成されている。なお、リードフレーム２１，２２には、後述するリードフレーム２１，２２の切断を容易とするために、切断予定位置に沿って開口部２１ａ，２２ａが設けられている。リードフレーム２１，２２は、金属板（銅板など）を例えば成形（プレス加工）またはエッチングなどにより所定の形状に加工するなどにより、製造することができる。
半導体チップ２およびリードフレーム２１，２２が準備された後、図１３および図１４に示されるように、リードフレーム２１上に半導体チップ２を半田ペースト１１ａなどを介して配置する（ステップＳ２）。この際、半導体チップ２の表面２ａ側が上方を向き、半導体チップ２の裏面２ｂ側（裏面ドレイン電極２ｄ側）がリードフレーム２１の第１の部分２５ａに対向するように、リードフレーム２１の第１の部分２５ａ上に半導体チップ２を配置する。すなわち、リードフレーム２１のドレイン端子部２５の第１の部分２５ａ上に半田ペースト１１ａなどを介して半導体チップ２（の裏面ドレイン電極２ｄ）が配置されるようにリードフレーム２１上に半導体チップ２を配置する。半田ペースト１１ａの接着性により、リードフレーム２１に半導体チップ２が仮固定される。
次に、図１４および図１５に示されるように、半導体チップ２の表面２ａ上に半田ペースト１１ｂなどを介してリードフレーム２２を配置する（ステップＳ３）。すなわち、半導体チップ２のソースパッド電極２ｓ上に半田ペースト１１ｂなどを介してリードフレーム２２のソース端子部２３が配置され、かつ半導体チップ２のゲートパッド電極２ｇ上に半田ペースト１１ｂなどを介してリードフレーム２２のゲート端子部２４が配置されるように、リードフレーム２１および半導体チップ２上にリードフレーム２２を配置する。半田ペースト１１ｂの接着性により、半導体チップ２にリードフレーム２２が仮固定される。なお、図１５は平面図であるが、図面を見やすくするために、リードフレーム２２にハッチングを付してある。
次に、半田リフローを行う（ステップＳ４）。このステップＳ４の半田リフロー工程により、半田ペースト１１ａ，１１ｂを溶融、固化し、図１７に示されるように、リードフレーム２２のソース端子部２３と半導体チップ２のソースパッド電極２ｓとを接合材１１を介して接合して電気的に接続し、リードフレーム２２のゲート端子部２４と半導体チップ２のゲートパッド電極２ｇとを接合材１１を介して接合して電気的に接続し、半導体チップ２の裏面ドレイン電極２ｄとリードフレーム２１のドレイン端子部２５とを接合材１１を介して接合して電気的に接続する。半田リフローにより溶融、固化した半田ペースト１１ａ，１１ｂが接合材（半田）１１となる。ステップＳ４の半田リフロー工程の後、必要に応じて洗浄を行い、フラックスなどを除去することもできる。また、半田ペースト１１ａ，１１ｂの代わりに銀ペーストなどを用いることもできる。
このようにして、接合材１１を介して、半導体チップ２の表面２ａのソースパッド電極２ｓにリードフレーム２２のソース端子部２３を、半導体チップ２の表面２ａのゲートパッド電極２ｇにリードフレーム２２のゲート端子部２４を、半導体チップ２の裏面２ｂの裏面ドレイン電極２ｄにリードフレーム２１のドレイン端子部２５を接合する。
次に、モールド工程（樹脂封止工程、例えばトランスファモールド工程）を行って、封止樹脂部２６を形成し、半導体チップ２を封止樹脂部２６によって封止する（ステップＳ５）。
図１８には、本実施の形態のステップＳ５のモールド工程において、金型３１，３２（上金型３１および下金型３２）にリードフレーム２１，２２を固定した状態が示されている。リードフレーム２２のソース端子部２３およびゲート端子部２４とリードフレーム２１のドレイン端子部２５とそれらの間の半導体チップ２とが金型３１，３２のキャビティ３３内に配置されるように金型３１，３２にリードフレーム２１，２２を固定し、このキャビティ３３内に封止樹脂材料を注入して硬化させることで、半導体チップ２を封止する封止樹脂部（後述する封止樹脂部２６）が形成される。モールド工程では、図１８を上下逆にして半導体チップ２の裏面ドレイン電極２ｄ側が下方になるようにリードフレーム２１，２２および半導体チップ２を金型３１，３２にセットすることもできるが、図１８のように半導体チップ２の裏面ドレイン電極２ｄ側が上方になるようにリードフレーム２１，２２および半導体チップ２を金型３１，３２にセットすれば、より好ましい。
本実施の形態においては、図１８に示されるように、金型３１，３２にリードフレーム２１，２２を固定する際には、リードフレーム２１，２２の外周部のみを固定（クランプ）し、半導体チップ２が上下両側から加圧されることがないようにする。すなわち、リードフレーム２２のソース端子部２３およびゲート端子部２４とリードフレーム２１のドレイン端子部２５との間に半導体チップ２が挟まれた（配置された）状態で、半導体チップ２を金型３１，３２のキャビティ３３内に配置し、リードフレーム２１，２２の外周部を金型３１，３２で挟んでクランプするが、この際、リードフレーム２１のドレイン端子部２５の第２の部分２５ｂの下面３５ｃとリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとが金型（下金型）３２の上面３２ａと接触（密着）するのに対して、リードフレーム２１のドレイン端子部２５の第１の部分２５ａ（の上面３５ａ）は金型（上金型）３１と接触（密着）せず、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａと金型３１の下面３１ａとの間に隙間３４が生じるようにする。
このため、モールド工程直前の組立体の高さ寸法ｈ１（ドレイン端子部２５の第１の部分２５ａの上面３５ａからゲート端子部２４およびソース端子部２３の下面３５ｂまでの距離に相当する）は、金型３１，３２のキャビティ３３の高さ寸法ｈ０（金型３１，３２をクランプしたときの金型３１の下面３１ａから金型３２の上面３１ｂまでの距離に相当する）よりも小さく（ｈ１＜ｈ０）なる。
なお、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ（表面）は、半導体チップ２の裏面２ｂに対向する側とは反対側の面、すなわち半導体チップ２を接合した面とは反対側の面である。ドレイン端子部２５の第１の部分２５ａの上面３５ａは、半導体装置１の製造後にドレイン端子５の第１の部分５ａの上面５ｅとなる。また、リードフレーム２１のドレイン端子部２５の第２の部分２５ａの下面３５ｃは、半導体装置１の製造後にドレイン端子５の第２の部分５ｂの上面５ｆとなる。また、リードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂ（表面）は、半導体チップ２の表面２ａに対向する側とは反対側の面、すなわち半導体チップ２を接合した面とは反対側の面であり、半導体装置１の製造後にゲート端子４およびソース端子３の下面４ａ，３ａとなる。
このように、本実施の形態では、金型３１，３２をクランプしてリードフレーム２１，２２を固定する際に、金型３１，３２がリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａを加圧しないようにする。
図１９には、本発明者が検討した比較例のモールド工程において、間に半導体チップ２を挟んだリードフレーム２１，２２を金型１３１，１３２に固定した状態が示されている。図１９に示される比較例のモールド工程では、リードフレーム２２のソース端子部２３およびゲート端子部２４とリードフレーム２１のドレイン端子部２５の第１の部分２５ａとの間に半導体チップ２が挟まれた状態で、半導体チップ２を金型１３１，１３２のキャビティ１３３内に配置し、リードフレーム２１，２２を金型１３１，１３２で挟んでクランプする際に、リードフレーム２２のソース端子部２３およびゲート端子部２４の下面と下金型である金型１３２の上面１３２ａとが接触し、かつ、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面と上金型である金型１３１の下面１３１ａとが接触するようにする。この図１９の状態で金型１３１，１３２のキャビティ１３３内に封止樹脂材料を注入して硬化させれば、封止樹脂部の裏面側でソース端子部２３およびゲート端子部２４の下面を露出させ、封止樹脂部の上面側でドレイン端子部２５の第１の部分２５ａの上面を露出させることが可能である。しかしながら、図１９の比較例のモールド工程では、間に半導体チップ２を挟んだリードフレーム２１，２２を金型１３１，１３２でクランプしたときに、金型１３１，１３２から、半導体チップ２の上側のドレイン端子部２５の第１の部分２５ａと半導体チップ２の下側のソース端子部２３およびゲート端子部２４とを介して、半導体チップ２に上下両側から圧力が加わる可能性がある。
図２０は、図１９の比較例のモールド工程において、半導体チップ２に上下から圧力が加わる様子を模式的に示す説明図（要部断面図）である。図２０に示されるように、例えば半導体チップ２とリードフレーム２１，２２間の接合状態のばらつきや接合材１１の量のばらつきなどに起因して、モールド工程直前の組立体の高さ寸法ｈ３がばらついたり、あるいはリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面との間の平行度などがばらつく可能性がある。これにより、モールド工程直前の組立体の高さ寸法ｈ３がキャビティ１３３の高さ寸法ｈ２より僅かでも大きく（ｈ３＞ｈ２）なってしまうと、金型１３１がリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａを加圧し、金型１３２がリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂを加圧し、それによって、ドレイン端子部２５の第１の部分２５ａとソース端子部２３およびゲート端子部２４との間に挟まれた半導体チップ２に上下から強い圧力が加わってしまう可能性がある。半導体チップ２に上下から圧力が加わと、半導体チップ２にクラックなどが発生し、半導体装置１の製造歩留まりが低下する可能性がある。
それに対して、本実施の形態では、図１８に示されるように、リードフレーム２１，２２の外周部のみを固定（クランプ）し、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃと下金型である金型３２の上面（キャビティの下面）３２ａとは接触するが、リードフレーム２１のドレイン端子部２５の第１の部分２５ａと上金型である金型３１とは接触せず、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａと金型３１の下面（キャビティ３３の上面）３１ａとの間に隙間３４が生じるようにする。すなわち、キャビティ３３の上面３１ａでは、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５のいずれの端子部とも金型３１が接触しないようにする。これにより、金型３１，３２でリードフレーム２１，２２をクランプしたときに、半導体チップ２が上下両側から加圧されてしまうのを防止することができる。また、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面と金型３１の下面との間に隙間３４が存在するので、たとえモールド工程直前の組立体の高さ寸法ｈ１がばらついたり、あるいはリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａとの間の平行度などがばらついたとしても、モールド工程直前の組立体の高さ寸法ｈ１が金型３１，３２のキャビティ３３の高さ寸法ｈ０よりも小さい（ｈ１＜ｈ０）状態を維持できるので、金型３１，３２をクランプしたときにリードフレーム２１のドレイン端子部２５の上面３５ａと金型３１とが接触するのを確実に防止でき、半導体チップ２が上下から加圧されてしまうのを確実に防止することができる。このため、モールド工程で半導体チップ２にクラックなどが発生するのを防止でき、半導体装置１の製造歩留まりを向上させることができる。
図１８に示されるように金型３１，３２でリードフレーム２１，２２を固定してクランプした後、図２１に示されるように、金型３１，３２のキャビティ３３内に封止樹脂部２６形成用の材料である封止樹脂材料２７を注入（導入、充填）し、注入した封止樹脂材料２７を硬化して封止樹脂部２６を形成する。封止樹脂部２６を形成するための封止樹脂材料２７は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともでき、例えば、フィラーを含むエポキシ樹脂などを用いることができる。
封止樹脂材料２７が硬化して封止樹脂部２６が形成されてから、封止樹脂部６およびリードフレーム２１，２２を金型３１，３２から離型する。これにより、図２２〜図２４に示されるような組立体（ワーク）４０が得られる。形成された封止樹脂部２６は、互いに反対側に位置する２つの主面である上面（表面）２６ａおよび裏面（底面、下面）３６ｂを有している。封止樹脂部２６の上面２６ａは、上記封止樹脂部６の上面６ａ側に対応する面（主面）であり、封止樹脂部２６の裏面２６ｂは、上記封止樹脂部６の裏面６ｂ側に対応する面（主面）である。組立体４０において、封止樹脂部２６は、半導体チップ２、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５を封止している。
上記のように、リードフレーム２１のドレイン端子部２５の第１の部分２５ａと金型３１とは接触せずに、それらの間に隙間３４が存在した状態で金型３１，３２のキャビティ３３内に封止樹脂材料２７を注入するので、リードフレーム２１のドレイン端子部２５の第１の部分２５ａと金型３１との間の隙間３４にも封止樹脂材料２７が充填される。このため、硬化した封止樹脂材料２７により形成された封止樹脂部２６は、その内部に半導体チップ２を封止するとともに、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ上も覆っており、封止樹脂部２６の上面２６ａではいずれの端子部（ソース端子部２３、ゲート端子部２４およびドレイン端子部２５）も露出されていない状態となっている。すなわち、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ上にも封止樹脂部２６が形成され、封止樹脂部２６の内部にドレイン端子部２５の第１の部分２５ａが封止された状態となっており、ドレイン端子部２５の第１の部分２５ａの上面３５ａは封止樹脂部２６から露出されていない。このように、ステップＳ５のモールド工程では、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ上を覆うように封止樹脂部２６が形成される。
一方、リードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂと金型３２の上面との間には、隙間がないので、封止樹脂材料２７は充填されない。また、ドレイン端子部２５の第２の部分２５ｂの下面３５ｃと金型３２の上面３２ａとの間にも隙間がないので、封止樹脂材料２７は充填されない。このため、リードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとリードフレーム２１のドレイン端子部２５の第２の部分２５ｂの下面３５ｃとは、その上に封止樹脂部２６がほとんど形成されておらず、封止樹脂部２６の裏面２６ｂから露出された状態となっている。
従って、ステップＳ５のモールド工程で形成された封止樹脂部２６は、表面２６ａおよび裏面２６ｂのうち、裏面２６ｂのみで導体部（ソース端子部２３およびゲート端子部２４）が露出した状態となっている。
ステップＳ５のモールド工程で形成された封止樹脂部２６は、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ上の封止樹脂部２６の厚みｔ１が例えば５０μｍ以上（ｔ１≧５０μｍ）であれば、より好ましい。この厚みｔ１が薄すぎると、モールド工程直前の組立体の高さ寸法ｈ１のばらつきや、あるいはリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａとの間の平行度などのばらつきなどに起因して、金型３１，３２でリードフレーム２１，２２をクランプしたときに、金型３１，３２から、上側のドレイン端子部２５の第１の部分２５ａと下側のソース端子部２３およびゲート端子部２４とを介して、半導体チップ２に上下から圧力が加わる可能性が生じ得る。ドレイン端子部２５の第１の部分２５ａの上面３５ａ上の封止樹脂部２６の厚みｔ１が５０μｍ以上（ｔ１≧５０μｍ）になるように封止樹脂部２６を形成することにより、たとえモールド工程直前の組立体の高さ寸法ｈ１がばらついたり、あるいはリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａとの間の平行度などがばらついたとしても、ステップＳ５のモールド工程で半導体チップ２に上下から圧力が加わるのをより的確に防止でき、半導体装置１の製造歩留まりをより向上させることが可能になる。
また、ステップＳ５のモールド工程で形成された封止樹脂部２６は、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ上の封止樹脂部２６の厚みｔ１が例えば１００μｍ以下（ｔ１≦１００μｍ）であれば、より好ましい。この厚みｔ１が厚すぎると、後述する封止樹脂部２６の研磨工程での研磨量が多くなり、研磨工程に要する時間が長くなり、半導体装置のスループットが低下する可能性がある。ドレイン端子部２５の第１の部分２５ａ上の封止樹脂部２６の厚みｔ１が１００μｍ以下（ｔ１≦１００μｍ）になるように封止樹脂部２６を形成することにより、後述する封止樹脂部２６の研磨工程に要する時間を短くでき、半導体装置のスループットを向上させることができる。
従って、ステップＳ５のモールド工程で形成された封止樹脂部２６は、リードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａ上の封止樹脂部２６の厚みｔ１が、例えば５０〜１００μｍ（５０μｍ≦ｔ１≦１００μｍ）であれば、より好ましい。
ステップＳ５のモールド工程により封止樹脂部２６を形成した後、封止樹脂部２６を研磨する（ステップＳ６）。すなわち、封止樹脂部２６を研磨することで封止樹脂部２６の一部を除去する。
ステップＳ６の封止樹脂部２６の研磨工程においては、少なくとも封止樹脂部２６の上面２６ａ側を研磨する。封止樹脂部２６の上面２６ａ側を研磨する際には、ドレイン端子部２５の第１の部分２５ａの上面３５ａが露出するまで、封止樹脂部２６を研磨する。すなわち、ドレイン端子部２５（第１導体部）の第１の部分２５ａの上面３５ａ（表面）が封止樹脂部２６から露出するように、封止樹脂部２６の一部（ドレイン端子部２５の第１の部分２５ａの上面３５ａ上の封止樹脂部２６）を研磨により除去する。
図２５は、本実施の形態のステップＳ６の封止樹脂部２６の研磨工程の説明図である。
本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程は、液体ホーニングによって行う。液体ホーニングは、水のような液体と粒子（粒状または粉状の研磨材）とを混合し、それ（粒子を混ぜたまたは含んだ液体）を研磨対象面（ここでは封止樹脂部２６の上面２６ａ）に高圧で吹き付ける（噴射する、噴流する）手法である。液体（水）に混合する粒子（研磨材）としては、微細な砥粒（研磨材粒子）を用いることができ、例えばアルミナ（酸化アルミニウム）などの微粒子を用いることができる。
ステップＳ６の封止樹脂部２６の研磨工程における封止樹脂部２６の上面２６ａ側の研磨は、例えば次のようにして行うことができる。まず、ステップＳ５で封止樹脂部２６を形成した組立体（ワーク）４０を、図２５に示されるように、搬送レール４１上に載置する。搬送レール４１の移動とともに組立体４０も移動する。組立体４０がノズル（噴射ノズル）４２の下にきたときに、封止樹脂部２６の上面２６ａに対して、上方のノズル４２から、水とアルミナとの混合物４３などを高圧（例えば０．２ＭＰａ程度の圧力）で吹き付ける。なお、図面を簡略化するために、図２５ではノズル４２から吹き付ける混合物４３を矢印で模式的に示しているが、混合物４３（アルミナなどの研磨材を混ぜた液体）はノズル４２から封止樹脂部２６の上面２６ａに均一に吹き付けられる。
アルミナなどの研磨材を混ぜた液体（混合物４３）が封止樹脂部２６の上面２６ａに高圧で吹き付けられることにより、封止樹脂部２６の上面２６ａ側が研磨される。ノズル４２から混合物（アルミナなどの研磨材を混ぜた液体）４３を封止樹脂部２６の上面２６ａに所定の時間（例えば２０〜３０秒程度）吹き付けることで封止樹脂部２６の上面側２６ａを研磨してドレイン端子部２５の第１の部分２５ａを封止樹脂部２６（の上面）から露出させた後、ノズル４２からの混合物４３の吹き付けを停止する。この封止樹脂部２６の上面２６ａに対する液体ホーニングにより、ドレイン端子部２５の第１の部分２５ａの第１の部分２５ａの上面３５ａ上の封止樹脂部２６が除去され、ドレイン端子部２５の第１の部分２５ａを封止樹脂部２６から露出されて、図２６および図２７に示される構造が得られる。
封止樹脂部２６の研磨工程（ステップＳ６）では、液体ホーニングを用いることにより封止樹脂部２６を研磨するので、この研磨工程でリードフレーム２１，２２のソース端子部２３、ゲート端子部２４およびドレイン端子部２５が研磨されるのを防止できる。すなわち、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５を含むリードフレーム２１，２２は、銅（Ｃｕ）または銅合金などの金属材料などからなるため、樹脂材料（フィラーを含有することもできる）などからなる封止樹脂部２６に比べて硬い。このため、液体ホーニングにより、リードフレーム２１，２２のソース端子部２３、ゲート端子部２４およびドレイン端子部２５を研磨（除去）することなく、封止樹脂部２６のみを選択的に研磨し除去することができる。また、ノズル４２から封止樹脂部２６に吹き付ける混合物４３中の研磨材粒子の種類、粒径および含有率や吹き付け圧力などを調整すれば、リードフレーム２１，２２のソース端子部２３、ゲート端子部２４およびドレイン端子部２５が研磨（除去）されることなく、封止樹脂部２６のみをより的確に研磨し除去することができる。また、液体ホーニングにより封止樹脂部２６の研磨を行うので、研磨中に半導体チップ２にストレスやダメージが加わるのを防止できる。また、液体ホーニングにより封止樹脂部２６の研磨を行うので、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５が研磨されず、半導体装置１の外部端子（ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂ）の寸法がばらつく（変動する）のを防止できる。
また、少なくともドレイン端子部２５の第１の部分２５ａの上面３５ａが封止樹脂部２６から露出するまでは封止樹脂部２６の上面２６ａ側の研磨を行うが、ドレイン端子部２５の第１の部分２５ａの上面３５ａが封止樹脂部２６から露出した後も、封止樹脂部２６の上面側の研磨を継続し、やや過剰に封止樹脂部２６を研磨し除去すれば、より好ましい。これにより、研磨後の封止樹脂部２６の上面２６ｃとドレイン端子部２５の第１の部分２５ａの上面３５ａとが平面的に一致せず、ドレイン端子部２５の第１の部分２５ａの上面３５ａが研磨後の封止樹脂部２６の上面２６ｃからやや突出した状態となる。研磨後の封止樹脂部２６の上面２６ｃからのドレイン端子部２５の第１の部分２５ａの上面３５ａの突出量ｈ４（すなわちドレイン端子部２５の第１の部分２５ａの上面３５ａの高さ位置と研磨後の封止樹脂部２６の上面２６ｃの高さ位置との差ｈ４）が３０μｍ以上（ｈ４≧３０μｍ）であれば、より好ましく、例えば前記突出量ｈ４を５０μｍ程度にすることができる。このような構造は、本実施の形態のように、ドレイン端子部２５を研磨することなく封止樹脂部２６を研磨できる液体ホーニングを用いて封止樹脂部２６の上面２６ａ側の研磨を行うことにより実現できる。
また、ステップＳ５のモールド工程では、図１８のようにリードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂとリードフレーム２１のドレイン端子部２５の第２の部分２５ｂの下面３５ｃとが、キャビティ３３の底面を構成する金型３２の上面３２ａに接触（密着）した状態で封止樹脂材料２７をキャビティ３３に注入して封止樹脂部２６を形成することで、リードフレーム２２のゲート端子部２４およびソース端子部２３の下面３５ｂ上とリードフレーム２１のドレイン端子部２５の第２の部分２５ｂの下面３５ｃ上に封止樹脂部２６が形成されるのを防止しているが、これらの領域にバリなどが形成される可能性がある。このため、ステップＳ６において、封止樹脂部２６の上面２６ａ側だけでなく、封止樹脂部２６の裏面（上面２６ａとは逆側の面）２６ｂ側も研磨することで、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃ上のバリを除去すればより好ましい。この封止樹脂部２６の裏面２６ｂ側の研磨にも液体ホーニングを用いれば、より好ましい。液体ホーニングの手法は、例えば、上記図２５において、組立体４０を上下逆向きにして搬送レール４１上に配置すればよい。
封止樹脂部２６の裏面２６ｂ側の研磨を液体ホーニングにより行う際に、封止樹脂部２６の裏面２６ｂ側のバリを除去するだけでなく、更にソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃが封止樹脂部２６の裏面２６ｂから完全に露出した後も、封止樹脂部２６の裏面２６ｂ側の液体ホーニングによる研磨を継続し、やや過剰に封止樹脂部２６を研磨し除去すれば、より好ましい。これにより、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃと研磨後の封止樹脂部２６の裏面２６ｄとが平面的に一致せず、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃが研磨後の封止樹脂部２６の裏面（上面２６ａと反対側の面）２６ｄからやや突出した状態となる。研磨後の封止樹脂部２６の裏面２６ｄからのソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃの突出量ｈ５（すなわちゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃの高さ位置と研磨後の封止樹脂部２６の裏面２６ｄの高さ位置との差ｈ５）が３０μｍ以上（ｈ５≧３０μｍ）であれば、より好ましく、例えば前記突出量ｈ５を５０μｍ程度にすることができる。このような構造は、本実施の形態のように、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５を研磨することなく封止樹脂部２６を研磨できる液体ホーニングを用いて封止樹脂部２６の裏面２６ｂ側の研磨を行うことにより実現できる。
但し、封止樹脂部２６の上面２６ａ側の研磨（液体ホーニング）は、主としてドレイン端子部２５の第１の部分２５ａ上を覆う封止樹脂部２６を除去するために行い、封止樹脂部２６の裏面２６ｂ側の研磨（液体ホーニング）は、主としてバリの除去や端子の突出（の突出量ｈ５確保）のために行うので、上面２６ａ側の封止樹脂部２６の研磨量が、裏面２６ｂ側の封止樹脂部２６の研磨量よりも多い（大きい）。液体ホーニングの時間（ノズル４２から封止樹脂部２６への混合物４３の吹き付け時間）を長くしたり、あるいは液体ホーニングの圧力（ノズル４２から封止樹脂部２６への混合物４３の吹き付け圧力）を高くすれば、封止樹脂２６の研磨量は多くなる。このため、例えば、封止樹脂部２６の上面２６ａ側の研磨時の液体ホーニングの時間（封止樹脂部２６に対して液体ホーニングを行う時間）を、封止樹脂部２６の裏面２６ｂ側の研磨時の液体ホーニングの時間よりも長くする。あるいは、、封止樹脂部２６の上面２６ａ側の研磨時の液体ホーニングの圧力（封止樹脂部２６に対する液体ホーニングの圧力）を、封止樹脂部２６の裏面２６ｂ側の研磨時の液体ホーニングの圧力よりも高くする。これにより、封止樹脂部２６の上面２６ａ側の研磨量を封止樹脂部２６の裏面２６ｂ側の研磨量よりも多くすることができる。
ステップＳ６の封止樹脂部２６の研磨工程の後、必要に応じてめっき処理を行って、リードフレーム２１，２２の封止樹脂部２６から露出する部分（導電体からなる部分）上にめっき層（図示せず）を形成する（ステップＳ７）。例えば鉛フリー半田のような半田めっき処理などを行うことができる。
次に、リードフレーム２１，２２を所定の位置で切断する（ステップＳ８）。例えば、図２７において、点線で示される切断線４５に沿ってリードフレーム２１，２２を切断し、封止樹脂部２６から突出するリードフレーム２１，２２を除去する。これにより、図３０に示されるように、個片に分割された半導体装置１が得られる（製造される）。図３０に示される半導体装置１は、図１〜図５に示される半導体装置１に対応する。
封止樹脂部２６（研磨後の封止樹脂部２６）が半導体装置１の封止樹脂部６となる。封止樹脂２６の液体ホーニングによる研磨の後の上面２６ｃが封止樹脂部６の表面（上面）６ａに対応し、封止樹脂２６の液体ホーニングによる研磨の後の裏面２６ｄが封止樹脂部６の裏面６ｂに対応する。また、リードフレーム２２から切断されて分離されたソース端子部２３が半導体装置１のソース端子３となり、リードフレーム２２から切断されて分離されたゲート端子部２４が半導体装置１のゲート端子４となり、リードフレーム２１から切断されて分離されたドレイン端子部２５が半導体装置１のドレイン端子５となる。また、ドレイン端子部２５の第１の部分２５ａがドレイン端子５の第１の部分５ａとなり、ドレイン端子部２５の第２の部分２５ｂがドレイン端子５の第２の部分５ｂとなり、ドレイン端子部２５の段差部２５ｃがドレイン端子５の段差部５ｃとなる。また、封止樹脂２６の研磨の後の上面２６ｃから露出するドレイン端子部２５の第１の部分２５ａの上面３５ａが、封止樹脂部６の上面６ａから露出するドレイン端子５の第１の部分５ａの上面５ｅとなる。また、封止樹脂２６の研磨の後の裏面２６ｄから露出するソース端子部２３の下面３５ｂが封止樹脂部６の裏面６ｂから露出するソース端子３の下面３ａとなり、ゲート端子部２４の下面が、封止樹脂部６の裏面６ｂから露出するゲート端子４の下面４ａとなり、ドレイン端子部２５の第２の部分２５ｂの下面３５ｃが、封止樹脂部６の裏面６ｂから露出するドレイン端子５の第２の部分５ｂの下面５ｆとなる。
また、上記のように、液体ホーニングを用いて封止樹脂部２６の上面２６ａ側を研磨することにより、ドレイン端子部２５の第１の部分２５ａの上面３５ａが研磨後の封止樹脂部２６の上面２６ｃから上記突出量ｈ４の分だけ突出した状態としていたため、製造された半導体装置１のドレイン端子５の第１の部分５ａの上面５ｅも、封止樹脂部６の上面６ａから上記突出量ｈ４の分だけ突出した状態となる。同様に、液体ホーニングを用いて封止樹脂部２６の裏面２６ｂ側を研磨することにより、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃが研磨後の封止樹脂部２６の裏面２６ｄから上記突出量ｈ５の分だけ突出した状態としていたため、製造された半導体装置１のソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂの各下面３ａ，４ａ，５ｆも、封止樹脂部６の裏面６ｂから上記突出量ｈ５の分だけ突出した状態となる。
図３１は、複数の半導体装置１を実装基板５１上に実装した状態を示す断面図（要部断面図）であり、図３２はその上面図（平面図）である。
図３１および図３２に示されるように、実装基板（配線基板）５１上に複数の半導体装置１を実装する。この際、半導体装置１の裏面（底面）１ｂ側が実装基板５１への実装面となり、半導体装置１の裏面１ｂで露出する外部接続端子、すなわちソース端子３、ゲート端子４およびドレイン端子５（の各下面３ａ，４ａ，５ｆ）が、実装基板５１の端子５２と半田などの導電性の接合材５３を介して接合され、電気的に接続される。なお、図３１の断面では、半導体装置１の裏面１ｂで露出するソース端子３（の下面３ａ）とゲート端子４（の下面４ａ）とが実装基板５１の端子５２に接合材５３を介して接合された状態が示されているが、他の断面において、半導体装置１の裏面１ｂで露出するドレイン端子５の第２の部分５ｂ（の下面５ｆ）が実装基板５１の端子５２に接合材５３を介して接合されている。
複数の半導体装置１の上面（表面）１ａ上に、熱伝導シート（放熱シート）５４を介して放熱フィン（放熱部品、ヒートシンク）５５が配置（搭載）されている。放熱フィン５５は、例えばアルミニウム（Ａｌ）またはアルミニウム合金などの金属材料からなる。熱伝導シート５４は、弾性を有する絶縁性シートであり、熱伝導性が比較的高い。例えば、熱伝導シート５４は、シリコン系、アクリル系またはエチレンプロピレン系の材料などからなり、ゴム状またはゲル状のシートなどにより構成されている。ガラスクロスをベース材として上記材料を混ぜ合わせたものにより熱伝導シート５４を形成することもできる。熱伝導シート５４は、発熱体である半導体装置１と放熱部品である放熱フィン５５との間に挟み込んで、放熱効果を高めるように機能することができる。放熱フィン５５は、例えばネジ留めまたは固定金具留め（図示せず）などにより、実装基板５１に固定されている。また、熱伝導シート５４の代わりに放熱樹脂接着剤などを用いて放熱フィン５５を複数の半導体装置１の上面１ａに接合して固定することもできる。
半導体装置１を作動させ、半導体装置１内の半導体チップ２を動作させると、半導体装置１内の半導体チップ２が発熱する。半導体チップ２には、ソース端子３、ゲート端子４およびドレイン端子５が接続されており、これらソース端子３、ゲート端子４およびドレイン端子５は封止樹脂部６よりも熱伝導率が高い導電体（銅合金などの金属）により形成されている。このため、半導体装置１内の半導体チップ２で生じた熱は、ソース端子３、ゲート端子４およびドレイン端子５を介して、半導体装置１の外部に放熱される。この際、半導体チップ２の発熱は、ソース端子３、ゲート端子４およびドレイン端子５を介して実装基板５１側に放熱されるとともに、ドレイン端子５および熱伝導シート５４を介して放熱フィン５５に放熱される。放熱フィン５５には複数のフィンが形成されており、半導体装置１から放熱フィン５５に伝導された熱は、更に外気中に放熱される。
本実施の形態の半導体装置１は、半導体装置１の裏面１ｂで、ソース端子３、ゲート端子４およびドレイン端子５（の第２の部分５ｂ）が外部接続端子として露出するとともに、ドレイン端子５の第１の部分５ａの上面５ｅが半導体装置１の上面１ａ（封止樹脂部６の上面６ａ）で露出している。このため、半導体装置１内の半導体チップ２の発熱を、半導体装置１の裏面１ｂ側（ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂ）と上面１ａ側（ドレイン端子５の第１の部分５ａ）の両面（両側）から放熱することができる。これにより、樹脂封止型半導体パッケージ形態の半導体装置の放熱特性（放熱性）を向上でき、性能を向上することができる。
半導体装置１のような上下両面で端子が露出した樹脂封止型半導体パッケージを製造する場合、封止樹脂部を形成する際に、上記図２０を用いて説明したように、封止樹脂部内に封止すべき半導体チップに上下両側から圧力が加わり、半導体チップ２にクラックなどが発生する可能性がある。これは、半導体装置の製造歩留まりの低下を招いてしまう。
本実施の形態では、上記図１８に示されるように、ステップＳ５のモールド工程で、金型３１，３２がリードフレーム２１のドレイン端子部２５の第１の部分２５ａの上面３５ａを加圧しないようにしている。すなわち、ステップＳ５のモールド工程で、リードフレーム２１，２２の外周部のみを金型３１，３２で固定（クランプ）し、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃと下金型である金型３２の上面３２ａとは接触するが、リードフレーム２１のドレイン端子部２５の第１の部分２５ａと上金型である金型３１とは接触せず、リードフレーム２１のドレイン端子部２５の第２の部分２５ａの上面３５ａと金型３１の下面３１ａ（キャビティ３３の上面）との間に隙間３４が生じるようにする。このため、キャビティ３３の上面では、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５のいずれの端子部とも金型３１が接触しないようになっている。これにより、金型３１，３２でリードフレーム２１，２２をクランプしたときに、半導体チップ２が端子部を介して上下から加圧されてしまうのを防止することができる。従って、半導体チップ２にクラックなどが発生するのを防止でき、半導体装置（半導体パッケージ）の製造歩留まりを向上させることができる。また、半導体装置のコストを低減させることができる。
本実施の形態のステップＳ５のモールド工程では、上記のように半導体チップ２に上下から圧力が加わるのを防止できるが、モールド工程で形成された封止樹脂部２６の上面２６ａでは端子部が露出されず、封止樹脂部の上面で露出させるべきドレイン端子部２５の第１の部分２５ａ上にも封止樹脂部２６が形成されてしまう。この状態では半導体装置１のような上下両面で端子が露出した樹脂封止型半導体パッケージを得ることはできない。このため、本実施の形態では、ステップＳ５のモールド工程の後に、ステップＳ６の封止樹脂部２６の研磨工程を行う。ステップＳ６の封止樹脂部２６の研磨工程では、少なくとも封止樹脂部２６の上面２６ａ側を研磨し、より好ましくは、封止樹脂部２６の上面２６ａ側および裏面２６ｂ側の両方を研磨する。封止樹脂部２６の上面２６ａ側を研磨してドレイン端子部２５の第１の部分２５ａ上の封止樹脂部２６を除去することで、封止樹脂部２６の上面でドレイン端子部２５の第１の部分２５ａを露出させることができる。これにより、半導体装置１のような上下両面で端子が露出した樹脂封止型半導体パッケージを得ることが可能になる。
また、本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程で、液体ホーニングを用いている。液体ホーニングを用いて封止樹脂部２６の研磨を行うので、封止樹脂部２６の研磨中に半導体チップ２に圧力が加わるのを防止できる。液体ホーニングを用いれば、封止樹脂部２６の研磨中に半導体チップ２へ印加されるストレスやダメージを抑制または防止しながら封止樹脂部２６の研磨を行えるので、半導体装置（半導体パッケージ）の製造歩留まりをより向上させることが可能になる。
また、本実施の形態では、液体ホーニングを用いて封止樹脂部２６の上面２６ａ側を研磨することにより、ドレイン端子部２５の第１の部分２５ａの上面３５ａが研磨後の封止樹脂部２６の上面２６ｃからやや突出した状態とすることができる。すなわち、製造された半導体装置１のドレイン端子５の第１の部分５ａの上面５ｅが封止樹脂部６の上面６ａからやや突出した状態とすることができる。半導体装置１の上面１ａにおいて、ドレイン端子５の第１の部分５ａ（の上面５ｅ）が封止樹脂部６の上面６ａからやや突出した状態にすることで、図３１に示されるように熱伝導シート５４などを介しての放熱フィン５５のような放熱部品を半導体装置１上に配置（搭載）した際に、半導体装置１のドレイン端子５の第１の部分５ａと熱伝導シート５４との密着性をより向上させることができる。このため、半導体装置１のドレイン端子５の第１の部分５ａと熱伝導シート５４との間の熱伝導性を向上でき、半導体チップ２で生じた熱をドレイン端子５および熱伝導シート５４を介して放熱フィン５５のような放熱部品により的確に放熱することができる。従って、半導体装置１の放熱効率をより向上させることができる。
また、本実施の形態では、液体ホーニングを用いて封止樹脂部２６の裏面２６ｂ側を研磨することにより、封止樹脂部２６の裏面２６ｂのバリを除去できるとともに、更に、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃが研磨後の封止樹脂部２６の裏面２６ｄからやや突出した状態とすることができる。すなわち、半導体装置１のソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂの各下面３ａ，４ａ，５ｆが封止樹脂部６の裏面６ｂからやや突出した状態とすることができる。これにより、半導体装置１の裏面１ｂ（封止樹脂部６の裏面６ｂ）で、外部接続端子（ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂ）の下面だけでなく、側面の一部も露出することになる。半導体装置１の裏面１ｂにおいて、外部接続端子（ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂ）が封止樹脂部６の裏面６ｂからやや突出した状態にすることで、すなわち外部接続端子にスタンドオフが形成されることで、図３１に示されるように半導体装置１を実装基板５１上に実装した際の実装信頼性（半導体装置１の外部接続端子と実装基板５１の端子５２との間の半田接続の信頼性）をより向上させることができる。例えば、半導体装置１を実装基板５１に半田実装した際に、半導体装置１の外部接続端子（ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂ）の露出側面を接合材５３を構成する半田が吸い上がり、半導体装置１の外部接続端子と実装基板５１の端子５２との接続強度を向上でき、半導体装置１の実装信頼性を向上させることができる。
また、本実施の形態では、半導体チップ２を複数の端子（ソース端子３、ゲート端子４およびドレイン端子５）で上下に挟んで、上下両面で端子が露出した樹脂封止型半導体パッケージ形態の半導体装置１を製造している。このため、表面２ａと裏面２ｂの一方にだけ電極を有する半導体チップ（すなわち表面２ａに電極を有しかつ裏面２ａに電極を有さない半導体チップ）を半導体チップ２として用いることもできるが、上記のように表面２ａと裏面２ｂの両面に電極を有する半導体チップ（すなわち表面電極と裏面電極とを有する半導体チップ）を半導体チップ２として用いる場合に本実施の形態を適用すれば、効果が大きい。
また、本実施の形態で用いる半導体チップ２は、種々の半導体素子を形成した半導体チップを用いることができ、上記のようなトレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成された半導体チップに限定されず、それ以外の種々の半導体チップを用いることもできる。但し、本実施の形態の半導体装置１は上下両面で端子を露出させることにより放熱性を向上しているので、半導体チップ２として発熱量が大きい半導体チップ、例えばパワーＭＩＳＦＥＴ等のようなパワートランジスタが形成された半導体チップ（電力増幅用の半導体増幅素子が形成された半導体チップ）を用いる場合に本実施の形態を適用すれば、効果が大きい。上記のようなトレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴが形成された半導体チップは、動作時の発熱量が比較的大きいので、トレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴが形成された半導体チップを半導体チップ２として用いる場合に本実施の形態を適用すれば、より効果が大きい。
（実施の形態２）
上記実施の形態１では、ステップＳ６の封止樹脂部２６の研磨工程を液体ホーニングにより行っているが、本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程を機械研磨（機械的研磨）により行っている。本実施の形態は、液体ホーニングの代わりに機械研磨を用いてステップＳ６の封止樹脂部２６の研磨工程を行うこと以外は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
図３３は、本実施の形態のステップＳ６の封止樹脂部２６の研磨工程の説明図である。図３４は、封止樹脂部２６の研磨工程後の状態を示す断面図（要部断面図）であり、上記実施の形態１の図２６または図２８に対応する。
上記実施の形態１と同様にしてステップＳ５までを行って封止樹脂部２６を形成した後、本実施の形態では、機械研磨によりステップ６の封止樹脂部２６の研磨を行う。ステップ６の封止樹脂部２６の研磨工程では、封止樹脂部２６の上面２６ａ側が、平面研削機などにより機械研磨される。例えば、図３３に模式的に示されるように、ステップＳ５で封止樹脂部２６を形成した組立体（ワーク）４０を搬送レーンまたは載置台６０上に載置し、回転する研磨板（研削板）６１を封止樹脂部２６の上面２６ａに押し付けて、封止樹脂部２６の上面２６ａを研磨する。これにより、封止樹脂部２６の上面２６ａ側が研磨されて除去される。これにより、ドレイン端子部２５の第１の部分２５ａ上の封止樹脂部２６が除去され、ドレイン端子部２５の第１の部分２５ａの上面３５ａが研磨後の封止樹脂部２６の上面２６ｃから露出される。
本実施の形態では、封止樹脂部２６の研磨工程を機械研磨により行うので、研磨速度を高めることができる。また、封止樹脂部２６の研磨工程を機械研磨により行えば、複数の封止樹脂部２６を一括して研磨することも可能である。このため、封止樹脂部２６の研磨に要する時間を短縮することができ、半導体装置のスループットを高めることが可能である。
また、上記実施の形態１で用いた液体ホーニングでは、封止樹脂部２６を選択的に除去し、金属材料からなる端子部（ソース端子部２３、ゲート端子部２４およびドレイン端子部２５）が研磨（除去）されないようにすることができたが、本実施の形態では、機械研磨により封止樹脂部２６の上面２６ａ側を研磨するので、封止樹脂部２６だけでなく、金属材料からなる端子部（ソース端子部２３、ゲート端子部２４またはドレイン端子部２５）も研磨（除去）され得る。このため、図３４に示されるように、ドレイン端子部２５の第１の部分２５ａの上面３５ａと研磨後の封止樹脂部２６の上面２６ｃとは同一面となる。また、バリを除去のために封止樹脂部２６の裏面２６ｂ側を研磨する際に、機械研磨を用いれば、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃと研磨後の封止樹脂部２６の裏面２６ｄとは同一面となる。
このようにしてステップＳ６の封止樹脂部２６の研磨工程を行った後、上記実施の形態１と同様のステップＳ７のめっき工程およびステップＳ８の切断工程を行って、上記実施の形態１の半導体装置１と同様の半導体装置が得られる。但し、本実施の形態では、ドレイン端子５の第１の部分５ａの上面５ｅと封止樹脂部６の上面６ａとは同一面となり、また、ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂの各下面３ａ，４ａ，５ｆと封止樹脂部６の裏面６ｂとは同一面となる。
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。例えば、放熱特性に優れた上下両面で端子が露出した樹脂封止型半導体パッケージ形態の半導体装置を製造歩留まり良く製造することができる。更に、本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程を機械研磨により行うことにより、封止樹脂部２６の研磨に要する時間を短縮することが可能であり、半導体装置のスループットをより向上することができる。
（実施の形態３）
上記実施の形態１では、ステップＳ６の封止樹脂部２６の研磨工程を液体ホーニングにより行っており、本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程を機械研磨により行っているが、本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程を機械研磨と液体ホーニングの組み合わせにより行っている。本実施の形態は、機械研磨と液体ホーニングの組み合わせを用いてステップＳ６の封止樹脂部２６の研磨工程を行うこと以外は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
図３５〜図３８は、本実施の形態のステップＳ６の封止樹脂部２６の研磨工程の説明図である。
上記実施の形態１と同様にしてステップＳ５で封止樹脂部２６を形成した後、本実施の形態では、まず、機械研磨により、封止樹脂部２６の上面２６ａ側の研磨を行う。例えば、図３５に模式的に示されるように、ステップＳ５で封止樹脂部２６を形成した組立体（ワーク）４０を搬送レーンまたは載置台６０上に載置し、回転する研磨板６１を封止樹脂部２６の上面２６ａに押し付けて、封止樹脂部２６の上面２６ａを研磨する。この際、図３６に示されるように、ドレイン端子部２５の第１の部分２５ａの上面３５ａが封止樹脂部２６の機械研磨後の上面２６ｅから露出する前に、機械研磨を終了することが好ましい。
それから、図３７に示されるように、液体ホーニングにより、封止樹脂部２６の上面２６ｅ（上面２６ａ）側の研磨を行う。液体ホーニングの手法は、上記実施の形態１と同様にして行うことができるので、ここではその説明は省略する。この液体ホーニングにより、図３８に示されるように、ドレイン端子部２５の第１の部分２５ａの上面３５ａ上の封止樹脂部２６が完全に除去され、ドレイン端子部２５の第１の部分２５ａの上面３５ａが研磨後の封止樹脂部２６の上面２６ｆから露出される。そして、液体ホーニングにより、封止樹脂部２６の裏面２６ｂ側の研磨を行い、バリなどを除去する。
本実施の形態では、まず封止樹脂部２６の上面２６ａ側を機械研磨で所定の厚み研磨する（荒削りする）ことで、封止樹脂部２６の研磨速度を高めることができ、また、複数の封止樹脂部２６を一括して研磨することも可能である。このため、研磨工程に要する時間を短縮できる。そして、機械研磨の後、封止樹脂部２６の少なくとも上面２６ｅ側、より好ましくは上面２６ｅ側と裏面２６ｂ側の両面に対して液体ホーニングを行うことで、研磨中に半導体チップ２に加わるストレスやダメージを低減することができる。また、最終的には液体ホーニングによる研磨を行っているので、ドレイン端子部２５の第１の部分２５ａの上面３５ａ（ドレイン端子５の第１の部分５ａの上面５ｅ）が研磨後の封止樹脂部２６の上面２６ｆ（封止樹脂部６の上面６ａ）からやや突出した状態とすることができる。このため、上記実施の形態１と同様に、半導体装置１のドレイン端子５の第１の部分５ａと熱伝導シート５４との密着性をより向上させることができ、半導体装置１の放熱効率をより向上させることができる。また、封止樹脂部２６の裏面２６ｂのバリを除去できるとともに、更に、ソース端子部２３、ゲート端子部２４およびドレイン端子部２５の第２の部分２５ｂの下面３５ｂ，３５ｃ（ソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂの各下面３ａ，４ａ，５ｆ）が研磨後の封止樹脂部２６の裏面２６ｇ（封止樹脂部６の裏面６ｂ）からやや突出した状態とすることができる。このため、上記実施の形態１と同様に、半導体装置１の実装基板５１への実装信頼性をより向上させることができる。
このようにしてステップＳ６の封止樹脂部２６の研磨工程を行った後、上記実施の形態１と同様のステップＳ７のめっき工程およびステップＳ８の切断工程を行って、上記実施の形態１の半導体装置１と同様の半導体装置が得られる。
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。例えば、放熱特性に優れた上下両面で端子が露出した樹脂封止型半導体パッケージ形態の半導体装置を製造歩留まり良く製造することができる。更に、本実施の形態では、ステップＳ６の封止樹脂部２６の研磨工程を、機械研磨とその後の液体ホーニングとの組み合わせにより行うことにより、研磨工程の作業時間を短縮することが可能になる。
（実施の形態４）
上記実施の形態１に示された半導体装置１の端子の配置は、半導体装置１を実装する実装基板５１などに応じて、種々変更可能である。図３９は、本発明の他の実施の形態である半導体装置１ｃの上面図（平面図）であり、図４０はその下面図（底面図、裏面図、平面図）である。図４１は、本発明の更に他の実施の形態である半導体装置１ｄの上面図（平面図）であり、図４２はその下面図（底面図、裏面図、平面図）である。図４３は、本発明の更に他の実施の形態である半導体装置１ｅの上面図（平面図）であり、図４４はその下面図（底面図、裏面図、平面図）であり、図４５はその断面図（側面断面図）である。図３９、図４１および図４３は上記実施の形態１の図１に対応し、図４０、図４２および図４４は上記実施の形態１の図２に対応する。また、図４５は、図４３および図４４ののＤ−Ｄ線の断面に対応し、上記実施の形態１の図５に相当するものである。
上記実施の形態１の半導体装置１では、外部端子であるソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂが、半導体装置１の裏面１ｂ（封止樹脂部６の裏面６ｂ）の異なる３つの端部側に設けられているが、図３９および図４０に示される半導体装置１ｃでは、外部端子であるソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂが、半導体装置１ｃの裏面１ｂ（封止樹脂部６の裏面６ｂ）の２つの端部側に設けられており、ソース端子３とゲート端子４とが半導体装置１ｃの裏面１ｂ（封止樹脂部６の裏面６ｂ）の同じ端部側に設けられている。
また、図３９および図４０に示される半導体装置１ｃと同様に、図４１および図４２に示される半導体装置１ｄでも、外部端子であるソース端子３、ゲート端子４およびドレイン端子５の第２の部分５ｂが、半導体装置１ｄの裏面１ｂ（封止樹脂部６の裏面６ｂ）の２つの端部側に設けられており、ソース端子３とゲート端子４とが半導体装置１ｄの裏面１ｂ（封止樹脂部６の裏面６ｂ）の同じ端部側に設けられているが、半導体装置１ｄでは、ドレイン端子５の第２の部分５ｂは複数設けられている。すなわち、半導体装置１ｄのドレイン端子５の第２の部分５ｂは複数に分割されている。この半導体装置１ｄのドレイン端子５は、複数の第２の部分５ｂが段差部５ｃ（ここでは図示せず）を介して１つの第１の部分５ａに接続した構造となっている。また、半導体装置１ｄのソース端子３の端部（封止樹脂部６の側面側の端部）も複数に分割されている。このような構造とすることにより、半導体装置１ｄのドレイン端子５の複数の第２の部分５ｂを、実装基板５１の複数の端子５２に接続でき、また、半導体装置１ｄのソース端子３を実装基板５１の複数の端子５２に接続できる。
このように、半導体装置の端子の配置を、顧客側で半導体装置を実装する実装基板に対応したものにすることができる。
また、図４３〜図４５に示される半導体装置１ｅでは、ゲート端子４の一部（半導体チップ２のゲートパッド電極２ｇに接続された部分近傍）の下面４ｅが封止樹脂部６内に封止されて封止樹脂部６から露出しない構成となっている。半導体チップ２のゲートパッド電極２ｇの面積は、ソースパッド電極２ｓおよび裏面ドレイン電極２ｄよりも面積が小さく、ゲート端子４と半導体チップ２のゲートパッド電極２ｇとの接続面積は、ソース端子３と半導体チップ２のソースパッド電極２ｓとの接続面積およびドレイン端子５の第１の部分５ａと半導体チップ２の裏面ドレイン電極２ｄとの接続面積よりも小さい。このため、ゲート端子４と半導体チップ２のゲートパッド電極２ｇとの接続強度は、ソース端子３と半導体チップ２のソースパッド電極２ｓとの接続強度およびドレイン端子５の第１の部分５ａと半導体チップ２の裏面ドレイン電極２ｄとの接続強度よりも小さく（弱く）なる可能性がある。図４３〜図４５に示される半導体装置１ｅでは、ゲート端子４の下面４ａ（半導体チップ２の接続する側の上面４ｃとは逆側の面）に段差を設け、ゲート端子４のうち、半導体チップ２のゲートパッド電極２ｇに接続された部分近傍の下面４ｅを封止樹脂部６内に封止して封止樹脂部６から露出しないようにしている。これにより、ゲート端子４と半導体チップ２のゲートパッド電極２ｇとの接続部に応力（熱応力）が加わるのを抑制または防止でき、ゲート端子４と半導体チップ２のゲートパッド電極２ｇとの接続の信頼性をより向上させることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、樹脂封止型半導体パッケージ形態の半導体装置の製造技術に適用して好適なものである。
本発明の一実施の形態である半導体装置の上面図である。 図１の半導体装置の下面図である。 図１の半導体装置の側面図である。 図１の半導体装置の断面図である。 図１の半導体装置の断面図である。 図１の半導体装置に用いられる半導体チップのチップレイアウトの一例を示す平面図である。 図１の半導体装置に用いられる半導体チップのチップレイアウトの一例を示す平面図である。 本発明の一実施の形態である半導体装置の製造工程を示す工程フロー図である。 半導体チップの製造工程中の要部断面図である。 図１０に続く半導体チップの製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程中の平面図である。 図１１と同じ半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の平面図である。 図１３と同じ半導体装置の製造工程中の断面図である。 図１３に続く半導体装置の製造工程中の平面図である。 図１５と同じ半導体装置の製造工程中の断面図である。 図１６に続く半導体装置の製造工程中の断面図である。 図１７に続く半導体装置の製造工程中の断面図である。 比較例のモールド工程の説明図である。 比較例のモールド工程の説明図である。 図１８に続く半導体装置の製造工程中の断面図である。 図２１に続く半導体装置の製造工程中の断面図である。 図２２と同じ半導体装置の製造工程中の平面図である。 図２２と同じ半導体装置の製造工程中の平面図である。 図２２に続く半導体装置の製造工程中の断面図である。 図２５に続く半導体装置の製造工程中の断面図である。 図２６と同じ半導体装置の製造工程中の平面図である。 図２６に続く半導体装置の製造工程中の断面図である。 図２８に続く半導体装置の製造工程中の平面図である。 図２９に続く半導体装置の製造工程中の断面図である。 複数の半導体装置を実装基板上に実装した状態を示す断面図である。 図３１の上面図である。 本発明の他の実施の形態である半導体装置の製造工程における封止樹脂部の研磨工程の説明図である。 図３３の研磨工程後の状態を示す断面図である。 本発明の他の実施の形態である半導体装置の製造工程における封止樹脂部の研磨工程の説明図である。 図３５に続く封止樹脂部の研磨工程の説明図である。 図３６に続く封止樹脂部の研磨工程の説明図である。 図３７に続く封止樹脂部の研磨工程の説明図である。 本発明の他の実施の形態である半導体装置の上面図である。 図３９の半導体装置の下面図である。 本発明の他の実施の形態である半導体装置の上面図である。 図４１の半導体装置の下面図である。 本発明の他の実施の形態である半導体装置の上面図である。 図４３の半導体装置の下面図である。 図４３の半導体装置の断面図である。
符号の説明
１ 半導体装置
１ａ 上面
１ｂ 裏面
１ｃ 半導体装置
１ｄ 半導体装置
１ｅ 半導体装置
２ 半導体チップ
２ａ 表面
２ｂ 裏面
２ｄ 裏面ドレイン電極
２ｇ ゲートパッド電極
２ｓ ソースパッド電極
３ ソース端子
３ａ 下面
３ｂ 側面
３ｃ 上面
４ ゲート端子
４ａ 下面
４ｂ 側面
４ｃ 上面
４ｅ 下面
５ ドレイン端子
５ａ 第１の部分
５ｂ 第２の部分
５ｃ 段差部
５ｄ 下面
５ｅ 上面
５ｆ 下面
５ｇ 側面
６ 封止樹脂部
６ａ 上面
６ｂ 裏面
１１ 接合材
１１ａ，１１ｂ 半田ペースト
２１，２２ リードフレーム
２１ａ，２２ａ 開口部
２３ ソース端子部
２４ ゲート端子部
２５ ドレイン端子部
２５ａ 第１の部分
２５ｂ 第２の部分
２５ｃ 段差部
２６ 封止樹脂部
２６ａ 上面
２６ｂ 裏面
２６ｃ 上面
２６ｄ 裏面
２６ｅ 上面
２６ｆ 上面
２６ｇ 裏面
２７ 封止樹脂材料
３１ 金型
３１ａ 下面
３２ 金型
３２ａ 上面
３３ キャビティ
３４ 隙間
３５ａ 上面
３５ｂ 下面
３５ｃ 下面
４０ 組立体
４１ 搬送レール
４２ ノズル
４３ 混合物
５１ 実装基板
５２ 端子
５３ 接合材
５４ 熱伝導シート
５５ 放熱フィン
６０ 載置台
６１ 研磨板
１０１ 半導体基板
１０１ａ 半導体基板
１０１ｂ エピタキシャル層
１０２ 絶縁膜
１０３ ｐ型ウエル
１０４ ゲート用トレンチ
１０５ ゲート絶縁膜
１０６ ゲート部
１０６ａ ゲート配線部
１０７ チャネル領域
１０８ ソース領域
１１２ 絶縁膜
１１３ コンタクトホール
１１４ スルーホール
１１５ 孔
１１６ アルミニウム膜
１１６ａ ゲート電極
１１６ｂ ソース配線
１１７ 絶縁膜
１１８ ドレイン電極
１３１，１３２ 金型
１３１ａ
１３２ａ
１３３ キャビティ

Claims (21)

  1. 半導体チップと、
    前記半導体チップの第１主面に接合された第１導体部と、
    前記半導体チップの前記第１主面とは反対側の第２主面に接合された第２導体部と、
    前記半導体チップと、前記第１および第２導体部の一部とを封止する封止樹脂部とを有し、
    前記封止樹脂部の第１面から前記第１導体部の表面が露出し、
    前記封止樹脂部の前記第１面とは反対側の第２面から前記第２導体部の表面が露出した半導体装置の製造方法であって、
    （ａ）前記半導体チップの前記第１主面に前記第１導体部を接合する工程、
    （ｂ）前記半導体チップの前記第２主面に前記第２導体部を接合する工程、
    （ｃ）前記（ａ）および（ｂ）工程の後、前記第１、第２導体部および前記半導体チップを金型のキャビティ内に配置し、前記キャビティ内に封止樹脂部を形成するための材料を導入して、前記半導体チップ、前記第１導体部および前記第２導体部を封止する封止樹脂部を、前記第１導体部の前記表面上を覆うように形成する工程、
    （ｄ）前記（ｃ）工程の後、前記封止樹脂部の前記第１面側の一部を除去して、前記第１導体部の前記表面を露出させる工程、
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記（ｃ）工程において、前記第１導体部の前記表面は前記金型に接触していないことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法であって、
    前記第１導体部の前記表面は、前記半導体チップの前記第１主面に対向する側とは反対側の面であり、
    前記（ｃ）工程では、前記金型が前記第１導体部の前記表面を加圧しないことを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法であって、
    前記（ｃ）工程では、前記第２導体部の前記表面が露出するように前記封止樹脂部が形成されることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、液体ホーニングを用いて、前記封止樹脂部の前記第１面側の一部を除去することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、
    （ｄ１）前記封止樹脂部の前記第１面側を液体ホーニングを用いて研磨する工程、
    （ｄ２）前記封止樹脂部の前記第２面側を液体ホーニングを用いて研磨する工程、
    を有し、
    前記（ｄ１）工程で前記封止樹脂部を研磨することにより、前記第１導体部の前記表面が露出され、
    前記（ｄ１）工程における前記封止樹脂部の研磨量が、前記（ｄ２）工程における前記封止樹脂部の研磨量よりも多いことを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法であって、
    前記（ｄ１）工程で前記封止樹脂部に対して液体ホーニングを行う時間が、前記（ｄ２）工程で前記封止樹脂部に対して液体ホーニングを行う時間よりも長いことを特徴とする半導体装置の製造方法。
  8. 請求項６記載の半導体装置の製造方法であって、
    前記（ｄ１）工程の前記封止樹脂部に対する液体ホーニングの圧力が、前記（ｄ２）工程の前記封止樹脂部に対する液体ホーニングの圧力よりも高いことを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、前記第１導体部の前記表面が前記封止樹脂部の前記第１面から突出するように、前記封止樹脂部の前記第１面側の一部を除去することを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、前記第２導体部の前記表面が前記封止樹脂部の前記第２面から突出するように、前記封止樹脂部の前記第２面側の一部を除去することを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、機械研磨を用いて、前記封止樹脂部の前記第１面側の一部を除去することを特徴とする半導体装置の製造方法。
  12. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、機械研磨および液体ホーニングを用いて、前記封止樹脂部の前記第１面側の一部を除去することを特徴とする半導体装置の製造方法。
  13. 請求項１記載の半導体装置の製造方法であって、
    前記第１導体部の前記表面とは異なる表面が前記封止樹脂部の前記第２面で露出し、前記第２導体部の前記表面と前記第１導体部の前記異なる表面とが前記半導体装置の端子として機能することを特徴とする半導体装置の製造方法。
  14. 請求項１記載の半導体装置の製造方法であって、
    前記（ａ）工程では、
    前記第１導体部が前記半導体チップの前記第１主面に形成された電極と接合されて電気的に接続され、
    前記（ｂ）工程では、
    前記第２導体部が前記半導体チップの前記第２主面に形成された電極と接合されて電気的に接続されることを特徴とする半導体装置の製造方法。
  15. 請求項１記載の半導体装置の製造方法であって、
    前記半導体チップは、パワーＭＩＳＦＥＴが形成された半導体チップであることを特徴とする半導体装置の製造方法。
  16. 半導体チップと、
    前記半導体チップの第１主面に接合された第１導体部と、
    前記半導体チップの前記第１主面とは反対側の第２主面に接合された第２導体部と、
    前記半導体チップと、前記第１および第２導体部の一部とを封止する封止樹脂部とを有し、
    前記封止樹脂部の第１面から前記第１導体部の表面が露出し、
    前記封止樹脂部の前記第１面とは反対側の第２面から前記第２導体部の表面が露出した半導体装置の製造方法であって、
    （ａ）前記第１導体部を有する第１の導電体部材と、前記第２導体部を有する第２の導電体部材と、前記半導体チップとを準備する工程、
    （ｂ）前記半導体チップの前記第１主面に前記第１の導電体部材の前記第１導体部を接合する工程、
    （ｃ）前記半導体チップの前記第２主面に前記第２の導電体部材の前記第２導体部を接合する工程、
    （ｄ）前記（ｂ）および（ｃ）工程の後、前記第１、第２導体部および前記半導体チップが金型のキャビティ内に配置されるように前記第１の導電体部材および前記第２の導電体部材を金型に固定し、前記キャビティ内に封止樹脂材料を導入して、前記半導体チップ、前記第１導体部および前記第２導体部を封止する封止樹脂部を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記封止樹脂部の一部を除去する工程、
    を有し、
    前記第１導体部の前記表面は、前記半導体チップの前記第１主面に対向する側とは反対側の面であり、
    前記（ｄ）工程では、前記金型が前記第１導体部の前記表面を加圧しないように前記第１の導電体部材および前記第２の導電体部材を前記金型に固定し、
    前記（ｅ）工程では、前記第１導体部の前記表面が露出するように、前記封止樹脂部の前記第１面側の一部を除去することを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法であって、
    前記（ｄ）工程において、前記第１導体部の前記表面は前記金型に接触していないことを特徴とする半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、前記第１導体部の前記表面上を覆うように前記封止樹脂部が形成されることを特徴とする半導体装置の製造方法。
  19. 請求項１６記載の半導体装置の製造方法であって、
    前記（ｄ）工程では、前記第２の導体部の前記表面が露出するように前記封止樹脂部が形成されることを特徴とする半導体装置の製造方法。
  20. 請求項１６記載の半導体装置の製造方法であって、
    前記（ｅ）工程では、液体ホーニングを用いて、前記封止樹脂部の前記第１面側の一部を除去することを特徴とする半導体装置の製造方法。
  21. 請求項１６記載の半導体装置の製造方法であって、
    前記第１の導電体部材または前記第２の導電体部材がリードフレームであることを特徴とする半導体装置の製造方法。
JP2005031597A 2005-02-08 2005-02-08 半導体装置の製造方法 Expired - Fee Related JP4547279B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005031597A JP4547279B2 (ja) 2005-02-08 2005-02-08 半導体装置の製造方法
US11/348,362 US7374965B2 (en) 2005-02-08 2006-02-07 Manufacturing method of semiconductor device
US12/117,359 US20080220568A1 (en) 2005-02-08 2008-05-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005031597A JP4547279B2 (ja) 2005-02-08 2005-02-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006222121A JP2006222121A (ja) 2006-08-24
JP4547279B2 true JP4547279B2 (ja) 2010-09-22

Family

ID=36780478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005031597A Expired - Fee Related JP4547279B2 (ja) 2005-02-08 2005-02-08 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7374965B2 (ja)
JP (1) JP4547279B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547279B2 (ja) * 2005-02-08 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
JP4991259B2 (ja) * 2006-12-01 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4503046B2 (ja) * 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
JP2009200338A (ja) 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
US8884410B2 (en) * 2008-10-20 2014-11-11 Nxp B.V. Method for manufacturing a microelectronic package comprising at least one microelectronic device
US7960800B2 (en) * 2008-12-12 2011-06-14 Fairchild Semiconductor Corporation Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013183104A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 半導体装置
JP5725055B2 (ja) 2013-02-12 2015-05-27 株式会社デンソー 電子制御ユニット
CN105264659B (zh) * 2013-07-05 2018-05-18 瑞萨电子株式会社 半导体装置
JP5999041B2 (ja) * 2013-07-23 2016-09-28 株式会社デンソー 電子装置
US9196577B2 (en) * 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
EP4148779A1 (en) * 2021-09-14 2023-03-15 Nexperia B.V. A semiconductor device and a method of manufacture
KR101652423B1 (ko) * 2016-07-07 2016-08-30 제엠제코(주) 핑거 클립 본딩 반도체 패키지
EP3279935B1 (en) * 2016-08-02 2019-01-02 ABB Schweiz AG Power semiconductor module
EP3547509A4 (en) * 2016-11-22 2020-01-29 Mitsubishi Electric Corporation ELECTRIC ROTATOR
WO2020189508A1 (ja) * 2019-03-19 2020-09-24 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
JP7088224B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
KR102410257B1 (ko) * 2020-07-21 2022-06-20 주식회사 세미파워렉스 양면냉각형 전력반도체 디스크리트 패키지
JP2024046326A (ja) * 2022-09-22 2024-04-03 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536863A (ja) * 1991-07-26 1993-02-12 Sony Corp 半導体装置
JP2000243887A (ja) * 1999-02-23 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121213B2 (ja) * 1994-07-27 2000-12-25 株式会社日立製作所 感光性樹脂組成物
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP4334047B2 (ja) 1999-02-19 2009-09-16 三洋電機株式会社 半導体装置とその製造方法
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
JP2003054638A (ja) 2001-08-07 2003-02-26 Tadashi Hagiwara 空気緩衝材
JP2003066205A (ja) 2001-08-28 2003-03-05 Nitto Denko Corp 光拡散層、光拡散性シート、光学素子および表示装置
JP3868777B2 (ja) 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP2003100986A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP2003204732A (ja) 2002-01-11 2003-07-22 Sumitomo Osaka Cement Co Ltd 餌料培養ブロック、餌料培養礁、及び魚礁
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4547279B2 (ja) * 2005-02-08 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536863A (ja) * 1991-07-26 1993-02-12 Sony Corp 半導体装置
JP2000243887A (ja) * 1999-02-23 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US7374965B2 (en) 2008-05-20
US20080220568A1 (en) 2008-09-11
JP2006222121A (ja) 2006-08-24
US20060177967A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4547279B2 (ja) 半導体装置の製造方法
US8114710B2 (en) Manufacturing method of resin-sealed semiconductor device
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
JP5011115B2 (ja) マルチチップリードフレーム半導体パッケージ
JP3526731B2 (ja) 半導体装置およびその製造方法
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
KR101160694B1 (ko) 반도체장치의 제조 방법
US9478484B2 (en) Semiconductor packages and methods of formation thereof
US20080213946A1 (en) Substrate based unmolded package
US20120184068A1 (en) Method of manufacturing semiconductor device
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
US20060209514A1 (en) Semiconductor device and manufacturing method therefor
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
JP2004349316A (ja) 半導体装置及びその製造方法
US11721654B2 (en) Ultra-thin multichip power devices
CN113451244A (zh) 双面散热的mosfet封装结构及其制造方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
WO2006114825A1 (ja) 半導体装置の製造方法
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法
US20120315727A1 (en) Thin Power Package
KR20190132619A (ko) 반도체 패키지 및 그 제조 방법
JPH0870069A (ja) 半導体装置
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees