KR101652423B1 - 핑거 클립 본딩 반도체 패키지 - Google Patents

핑거 클립 본딩 반도체 패키지 Download PDF

Info

Publication number
KR101652423B1
KR101652423B1 KR1020160085903A KR20160085903A KR101652423B1 KR 101652423 B1 KR101652423 B1 KR 101652423B1 KR 1020160085903 A KR1020160085903 A KR 1020160085903A KR 20160085903 A KR20160085903 A KR 20160085903A KR 101652423 B1 KR101652423 B1 KR 101652423B1
Authority
KR
South Korea
Prior art keywords
source
drain
clip
pad
pads
Prior art date
Application number
KR1020160085903A
Other languages
English (en)
Inventor
최윤화
최순성
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020160085903A priority Critical patent/KR101652423B1/ko
Application granted granted Critical
Publication of KR101652423B1 publication Critical patent/KR101652423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 핑거 클립 본딩 반도체 패키지에 관한 것으로, 특히 다수개의 본딩 패드를 모두 반도체 칩의 상부면에 형성하고, 반도체 칩의 상부면에서 다수개의 핑거를 구비한 클립으로 본딩 패드와 리드 프레임과 연결한 핑거 클립 본딩 반도체 패키지에 관한 것이다.

Description

핑거 클립 본딩 반도체 패키지{Finger clip bonded semiconductor package}
본 발명은 핑거 클립 본딩 반도체 패키지에 관한 것으로, 더욱 상세하게는 다수개의 본딩 패드를 모두 반도체 칩의 상부면에 형성하고, 반도체 칩의 상부면에서 다수개의 핑거를 구비한 클립으로 본딩 패드와 리드 프레임과 연결한 핑거 클립 본딩 반도체 패키지에 관한 것이다.
일반적으로 반도체 칩 패키지는 반도체 칩(다이), 리드 프레임 및 케이스 바디를 포함하여 구성되며, 반도체 칩은 리드 프레임의 패드 상에 부착되고, 리드 프레임의 리드와는 본딩 와이어에 의하여 전기적으로 연결된다.
특히, 반도체 칩 패키지 중 IGBT나 파워모스펫(Power MOSFET) 등과 같은 전력용 반도체 소자를 구현한 전력반도체 패키지는 작은 스위칭 손실과 도통 손실 및 낮은 소스-드레인 간 온 저항(RdsON)이 요구된다.
따라서, 최근에는 전력용 반도체 소자를 구현한 전력반도체 패키지와 같이 고전압 대전류 디바이스용 반도체 칩 패키지에 적합하도록 본딩 와이어 대신 반도체용 도전성 클립(clip)이 사용되고 있다.
예컨대, 도 1과 같이 클립 본딩 반도체 칩 패키지는 리드 프레임의 패드(10) 위에 반도체 칩(20)을 솔더(21)로 접합하여 실장하며, 반도체 칩(20)과 클립(40)의 일단은 솔더(41)로 본딩하고, 클립(40)의 타단은 리드(30)에 본딩한다.
또한 클립의 본딩이 완료되면 반도체 칩(20)의 주변을 EMC(Epoxy molding compound)와 같은 열경화성 소재의 몰딩재로 충진하여 패키지 바디(50)를 형성함에 따라 반도체 칩(20) 패키지의 제작을 완료한다.
이와 같이 반도체 칩(20)과 리드(30)를 본딩 와이어 대신 클립(40)에 의해 연결하면 전기적 특성 열화를 줄이고 많은 수의 본딩 와이어를 사용하지 않으므로 제조공정을 쉽게 한다.
그런데, 종래에는 반도체 칩(20)의 입력 단자인 게이트(베이스)와 소스(에미터) 단자에 할당된 본딩 패드(22)는 반도체 칩(20)의 상면에 형성되고, 출력 단자인 드레인(콜렉터) 단자로 할당된 본딩 패드는 반도체 칩(20)의 하면에 형성된다.
따라서, 외부의 입력 단자는 반드시 반도체 패키지의 상면에 연결하고, 출력 단자는 반도체 패키지의 하면에 연결해야 하므로, 기판에 반도체 패키지를 실장시 패키지의 배치 방향, 접속 구조 및 공간상의 제약이 많았다.
나아가, 반도체 칩(20)의 게이트(베이스), 소스(에미터) 및 드레인(콜렉터) 단자로 할당된 본딩 패드를 각각 1개씩 구비하고, 이들에 각각 단일 구조의 클립으로 1개의 지점에서 접합하기 때문에 솔더링 특성이 나쁘고 불량률이 높다.
특히, 전력용 반도체 칩(20) 패키지의 경우에는 신호 입출력 단자인 소스 및 드레인을 통해 대전류가 신속히 흐를 수 있어야 하는데, 종래처럼 1개의 소스 본딩 패드 및 1개의 드레인 본딩 패드를 통해서는 그 한계가 존재한다.
대한민국 등록특허 제10-1208332호 '반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지' 대한민국 등록번호 제10-1245383호 '반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법'
본 발명은 전술한 문제점을 해결하기 위한 것으로, 다수개의 본딩 패드를 모두 반도체 칩의 상부면에 형성하고, 다수개의 핑거를 구비한 클립으로 다수의 본딩 패드와 다수의 지점에서 동시에 접합이 이루어지는 핑거 클립 본딩 반도체 패키지를 제공하고자 한다.
이를 위해, 본 발명에 따른 핑거 클립 본딩 반도체 패키지는 프레임 패드 및 다수개의 리드를 포함하는 리드 프레임과; 상기 프레임 패드 상에 접합되며, 트랜지스터의 게이트 단자, 소스 단자 및 드레인 단자로 할당된 게이트 패드, 소스 패드 및 드레인 패드가 모두 상면에 형성되어 있는 반도체 칩과; 일단은 상기 게이트 패드에 연결되고, 타단은 상기 다수개의 리드 중 게이트 리드에 연결되는 게이트 클립과; 일단은 상기 소스 패드에 연결되고, 타단은 상기 다수개의 리드 중 소스 리드에 연결되는 소스 클립과; 일단은 상기 드레인 패드에 연결되고, 타단은 상기 다수개의 리드 중 드레인 리드에 연결되는 드레인 클립; 및 상기 반도체 칩을 보호하기 위해 충진된 패키지 바디;를 포함하되, 다수개의 상기 소스 패드가 소스 패드 그룹을 형성하고, 상기 다수개의 소스 패드는 서로 이격되어 있으며, 다수개의 상기 드레인 패드가 드레인 패드 그룹을 형성하고, 상기 다수개의 드레인 패드는 각각 상기 소스 패드 사이에 배치되고, 상기 소스 클립은 소스 클립 몸체와, 상기 소스 클립 몸체의 일측에 연장 형성되며 상기 소스 패드에 각각 연결되는 다수개의 소스 핑거 및 상기 소스 클립 몸체의 타측에 연장 형성되며 상기 소스 리드에 연결되는 소스 공통 단자를 포함하며, 상기 드레인 클립은 드레인 클립 몸체와, 상기 드레인 클립 몸체의 일측에 연장 형성되며 상기 드레인 패드에 각각 연결되는 다수개의 드레인 핑거 및 상기 드레인 클립 몸체의 타측에 연장 형성되며 상기 드레인 리드에 연결되는 드레인 공통 단자를 포함하는 것을 특징으로 한다.
이때, 상기 반도체 칩은 상기 게이트 패드 1개당 소스 패드 그룹 1개 및 드레인 패드 그룹 1개가 한 세트를 이루어 트랜지스터의 게이트 단자, 소스 단자 및 드레인 단자로 사용되는 것이 바람직하다.
또한, 상기 게이트 패드는 다수개이고, 상기 소스 패드 그룹은 상기 게이트 패드의 개수와 동일한 개수의 소스 패드 그룹을 포함하고, 상기 드레인 패드 그룹은 상기 게이트 패드의 개수와 동일한 개수의 드레인 패드 그룹을 포함하며, 상기 소스 클립에 구비된 다수개의 소스 핑거 중 적어도 어느 하나 이상은 상기 다수개의 소스 패드 그룹에 동시에 연결되되, 각각의 소스 패드 그룹마다 1개의 소스 패드에 연결되며, 상기 드레인 클립에 구비된 다수개의 드레인 핑거 중 적어도 어느 하나 이상은 상기 다수개의 드레인 패드 그룹에 동시에 연결되되, 각각의 드레인 패드 그룹마다 1개의 드레인 패드에 연결되는 것이 바람직하다.
또한, 상기 다수개의 소스 핑거에 접합되는 소스 패드의 전체 개수는 상기 다수개의 드레인 핑거에 접합되는 드레인 패드의 전체 개수와 서로 다른 것이 바람직하다.
또한, 상기 소스 패드 그룹을 구성하는 다수개의 소스 패드는 일렬로 나란히 배치되고, 상기 드레인 패드 그룹을 구성하는 다수개의 드레인 패드는 각각 상기 소스 패드 사이에 배치되는 것이 바람직하다.
또한, 상기 소스 클립 또는 드레인 클립 중 어느 하나의 상면에는 열을 방출하는 히트 슬러그가 접합되며, 상기 히트 슬러그는 상기 패키지 바디의 외부로 노출되는 것이 바람직하다.
또한, 상기 히트 슬러그가 접합되는 상기 소스 클립 또는 드레인 클립 중 어느 하나의 상면에는 상기 히트 슬러그가 실장되도록 상측으로 돌출된 슬러그 컨택부가 형성되어 있는 것이 바람직하다.
이상과 같은 본 발명은 다수개의 본딩 패드를 모두 반도체 칩의 상부면에 형성한다. 따라서, 기판에 반도체 패키지를 실장시 패키지의 배치 방향, 접속 구조 및 공간상의 제약이 줄어들고 설계 자유도가 향상된다.
또한, 본 발명은 다수개의 핑거를 구비한 클립으로 다수의 본딩 패드와 다수의 지점에서 동시에 접합이 이루어진다. 따라서, 솔더링 특성이 향상됨은 물론, 신호 입출력 단자인 소스 및 드레인을 통해 대전류가 신속히 흐를 수 있게 된다.
도 1은 종래 기술에 따른 클립 본딩 반도체 칩 패키지의 단면도이다.
도 2는 본 발명에 따른 핑거 클립 본딩 반도체 패키지를 나타낸 전개도이다.
도 3은 본 발명의 반도체 칩을 나타낸 제1 실시예이다.
도 4a는 본 발명의 반도체 칩을 나타낸 제2 실시예이다.
도 4b는 본 발명의 반도체 칩을 나타낸 제3 실시예이다.
도 5는 본 발명의 클립을 나타낸 도이다.
도 6은 본 발명에 따른 핑거 클립 본딩 반도체 패키지를 나타낸 사시도이다.
도 7은 본 발명에 따른 핑거 클립 본딩 반도체 패키지를 나타낸 평면도이다.
도 8은 본 발명에 따른 핑거 클립 본딩 반도체 패키지를 나타낸 외관도이다.
도 9는 본 발명에 따른 핑거 클립 본딩 반도체 패키지를 나타낸 측단면도이다.
도 10은 본 발명에 따른 핑거 클립 본딩 반도체 패키지의 실장 상태도이다.
도 11은 본 발명에 따른 핑거 클립 본딩 반도체 패키지의 또 다른 실장 상태도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 핑거 클립 본딩 반도체 패키지에 대해 상세히 설명한다.
다만, 이하에서는 반도체 칩으로써 MOSFET과 같이 드레인, 게이트 및 소스 단자를 포함한 전력용 트랜지스터를 예로 들어 설명한다.
그러나, 트랜지스터는 JFET 등과 같이 콜렉터, 베이스 및 에미터 단자를 포함한 것도 있으며, 본 발명은 이러한 TR에도 적용 가능함은 자명할 것이다.
먼저, 도 2와 같이, 본 발명에 따른 핑거 클립 본딩 반도체는 리드 프레임(110), 반도체 칩(다이)(120), 게이트 클립(130), 소스 클립(140), 드레인 클립(150) 및 패키지 바디(몰드)(M)를 포함한다.
여기서, 반도체 칩(120)은 리드 프레임(110)의 프레임 패드(111) 위에 실장되고, 반도체 칩(120) 내부의 트랜지스터는 상면에 형성된 본딩 패드(121)를 통해 클립(130, 140, 150)의 일단에 연결된다. 또한, 클립(130, 140, 150)의 타단은 리드 프레임(110)의 리드(112)에 연결된다.
따라서, 반도체 칩(120)은 게이트 클립(130), 소스 클립(140) 및 드레인 클립(150)을 통해 도전성 재질의 리드(112)에 연결되고, 반도체 패키지를 기판(예: PCB 등)에 실장하면 리드(112)를 통해 반도체 칩(120)이 외부 장치와 연결된다.
특히, 본 발명은 다수개의 본딩 패드(121)를 모두 반도체 칩(120)의 상부면에 형성한다. 따라서, 후술하는 바와 같이 기판에 반도체 패키지를 실장시 패키지의 배치 방향, 접속 구조 및 공간상의 제약이 줄어들고 설계 자유도가 향상된다.
또한, 본 발명은 다수개의 핑거(finger)를 구비한 소스 클립(140) 및 드레인 클립(150)으로 다수의 본딩 패드(121)와 다수의 지점에서 동시에 접합이 이루어진다. 따라서, 솔더링 특성이 향상됨은 물론, 신호 입출력 단자인 소스 및 드레인을 통해 대전류가 신속히 흐를 수 있게 된다.
이를 위해, 상기 리드 프레임(110)은 도전성 재질로 이루어진 프레임 패드(111) 및 다수개의 리드(112)를 포함한다. 프레임 패드(111) 및 다수개의 리드(112) 외측을 연결하는 연결 프레임(113)은 패키지 제조 공정 완료 후 제거된다.
이때, 프레임 패드(111)는 일 예로 리드 프레임(110)의 중심부에 배치되고, 다수의 리드(112)는 프레임 패드(111)의 둘레에 방사상으로 연결되며, 다수의 리드(112)는 서로 일정 간격으로 이격된다.
이러한 리드 프레임(110)의 프레임 패드(111) 위에는 반도체 칩(120)이 접합된다. 일 예로 솔더(solder)나 에폭시 계열의 전기 전도성 접착제(도 9의 111a 참조)에 의해 반도체 칩(120)이 접합된다. 리드 프레임(110)의 리드(112)는 기판 등을 통해 외부 장치와 연결된다.
반도체 칩(120)은 웨이퍼 가공된 다이(die)라고도 하는 것으로 리드 프레임(110)의 프레임 패드(111) 상에 접합되며, 반도체 웨이퍼 증착 기술에 의해 게이트 단자, 소스 단자 및 드레인 단자를 포함한 전력용 트랜지스터가 형성되어 있다.
또한, 반도체 칩(120)의 상면에는 본딩 패드(121)가 구비된다. 본딩 패드(121)는 도 3 등을 참조하여 설명하는 바와 같이 게이트 패드(121-G), 소스 패드(121-S) 및 드레인 패드(121-D)를 포함한다.
이와 같이 본 발명은 트랜지스터의 게이트 단자, 소스 단자 및 드레인 단자로 할당된 게이트 패드(121-G), 소스 패드(121-S) 및 드레인 패드(121-D)는 모두 반도체 칩(120)의 상면에 노출(혹은 돌출) 형성된다.
클립(130, 140, 150)은 반도체 칩(120)의 상면에 형성된 본딩 패드(121)(예: AL 패드)들과 리드 프레임(110)의 리드(112)를 각각 연결하기 위한 것으로, 본 발명은 게이트 클립(130), 소스 클립(140) 및 드레인 클립(150)을 포함한다.
이러한 클립(130, 140, 150)들은 일 예로 솔더(solder)나 에폭시 계열의 전기 전도성 접착제(도 9의 112a, 121a 참조)를 통해 그 양단부가 각각 반도체 칩(120)의 본딩 패드(121) 및 리드 프레임(110)의 리드(112)에 접합된다.
이때, 게이트 클립(130)은 위와 같이 반도체 칩(120)이 리드 프레임(110) 위에 접합된 상태에서 일단은 게이트 패드(121-G)에 연결되고, 타단은 다수개의 리드(112) 중 게이트 리드에 연결된다.
유사하게, 소스 클립(140)은 일단은 소스 패드(121-S)에 연결되고, 타단은 다수개의 리드(112) 중 소스 리드에 연결되며, 드레인 클립(150)은 일단은 드레인 패드(121-D)에 연결되고, 타단은 다수개의 리드(112) 중 드레인 리드에 연결된다.
패키지 바디(M)는 반도체 칩(120)을 보호하기 위해 충진되는 것으로, 반도체 칩(120) 및 클립(130, 140, 150)을 접합한 후 그 주변부를 EMC와 같은 몰딩재로 밀봉하여 패키지 바디(M)를 형성한다.
후술하는 바와 같이 각각의 클립(130, 140, 150)은 패키지 바디(M)에 둘러싸여 외부에 노출되지 않는 형태로 몰딩되거나, 입출력 단자와 연결되거나 열을 방출할 목적으로 패키지 바디(M)의 외측으로 노출되게 구성될 수도 있다.
나아가, 클립(130, 140, 150)의 상면에 열 방출 효과를 높이기 위한 히트 슬러그(heat slug)(160)를 더 포함하는 경우에는, 히트 슬러그(160)가 패키지 바디(M)의 외측으로 노출되도록 구성될 수도 있다.
한편, 본 발명은 반도체 칩(120)의 상면에 구비된 소스 패드(121-S)가 다수개로 구성된 것을 특징으로 한다. 이러한 다수개의 소스 패드(121-S)를 '소스 패드 그룹'이라 하며, 다수개의 소스 패드(121-S)는 서로 이격되어 있다.
드레인 패드(121-D) 역시 반도체 칩(120)의 상면에 구비되며 다수개의 드레인 패드(121-D)가 '드레인 패드 그룹'을 형성하며, 다수개의 드레인 패드(121-D)는 각각 상술한 소스 패드(121-S) 사이에 배치된다.
이때, 반도체 칩(120)은 게이트 패드(121-G) 1개와 소스 패드 그룹 1개 및 드레인 패드 그룹 1개가 한 세트를 이루며, 각각 트랜지스터의 게이트 단자, 소스 단자 및 드레인 단자로 사용된다.
즉, 게이트 패드(121-G)는 1개는 트랜지스터의 게이트 단자에 연결되고, 소스 패드 그룹을 구성하는 다수개의 소스 패드(121-S)들은 소스 단자에 공통 연결되며, 드레인 패드 그룹을 구성하는 다수개의 드레인 패드(121-D)들은 드레인 단자에 공통 연결된다.
나아가 반도체 칩(120)에 구비된 트랜지스터가 다수개인 경우에는 게이트 패드(121-G)는 다수개이고, 소스 패드 그룹은 게이트 패드(121-G)의 개수와 동일한 개수의 소스 패드 그룹을 포함하며, 드레인 패드 그룹은 게이트 패드(121-G)의 개수와 동일한 개수의 드레인 패드 그룹을 포함한다.
예컨대, 도 2의 반도체 칩(120)은 2개의 게이트 패드(121-G)를 포함한 것으로, 도 3을 통해 좀더 명확히 알 수 있는 바와 같이 도면을 기준으로 2열로 본딩 패드(121)가 형성되어 있으며, 각 열마다 게이트 패드(121-G), 소스 패드(121-S) 및 드레인 패드(121-D)가 구비된다.
이때, 1열에는 1개의 게이트 패드(121-G)와, 다수개의 소스 패드(121-S) 및 다수개의 드레인 패드(121-D)가 구비되며, 소스 패드(121-S)들 사이에 각각 드레인 패드(121-D)가 배치된다. 따라서, 소스 패드(121-S)와 드레인 패드(121-D)가 번갈아 가며 배치된다. 나머지 1열에도 같은 방식으로 본딩 패드(121)들이 배치된다.
다른 실시예로써, 도 4a와 같이 트랜지스터가 1개인 경우에는 본딩 패드(121)는 1열로 구성될 수 있으며, 1열에 1개의 게이트 패드(121-G), 다수개의 소스 패드(121-S) 및 다수개의 드레인 패드(121-D)가 구비된다.
또 다른 실시예로써, 도 4b와 같이 트랜지스터가 3개인 경우에는 본딩 패드(121)는 3열로 구성될 수 있으며, 각각의 열마다 1개의 게이트 패드(121-G), 다수개의 소스 패드(121-S) 및 다수개의 드레인 패드(121-D)가 구비된다. 물론, 트랜지스터가 4개 이상인 경우에도 마찬가지로 적용된다.
다만, 소스 패드 그룹을 구성하는 다수개의 소스 패드(121-S)는 일렬로 나란히 배치되고, 드레인 패드 그룹을 구성하는 다수개의 드레인 패드(121-D)는 각각 소스 패드(121-S) 사이에 배치되는 것이 바람직하다.
소스 패드(121-S)와 드레인 패드(121-D)를 각각 일렬로 나란히 배열시키면 열 방향으로 소스 패드(121-S)와 드레인 패드(121-D)(혹은 드레인 패드(121-D)와 소스 패드(121-S))가 번갈아 배치된다.
아울러, 행 방향으로는 다수의 소스 패드(121-S)들이 나란히 배치됨과 동시에 다수의 드레인 패드(121-D)들 역시 나란히 배치되므로, 각각 소스 클립(140)과 드레인 클립(150)으로 나란히 배치된 패드들에 동시에 접속된다.
도시는 생략하였지만 소스 패드(121-S)와 드레인 패드(121-D)를 각각 일렬로 나란히 배열시키는 대신 지그재그 방향으로 엇갈려 배치하는 등 다른 패턴으로 배열시킬 수도 있다.
이와 같이 다른 패턴으로 배열시킨 경우에는 반도체 칩(120) 상면에 형성된 패드들의 패턴에 따라 소스 클립(140)과 드레인 클립(150)의 핑거(142, 152) 역시 지그재그 형상 등으로 변경될 것이다.
다음, 반도체 칩(120)의 상부면에 구비된 게이트 패드(121-G), 다수개의 소스 패드(121-S) 및 다수개의 드레인 패드(121-D)를 각각 리드 프레임(110)의 리드(112)에 연결시키는 클립(130, 140, 150)은 도 5에 좀더 상세히 도시되어 있다.
도 5의 (a)와 같이 게이트 클립(130)은 리드 프레임(110)의 리드(112)에 접합되는 리드 접속부(131) 및 상기 리드 접속부(131)의 일측으로 연장 형성되어 있으며 반도체 칩(120)의 게이트 패드(121-G)에 연결되는 패드 접속부(132)를 포함한다.
이러한 게이트 클립(130)은 반도체 칩(120)의 게이트 패드(121-G)와 리드 프레임(110)의 리드(112)를 연결하는 것으로, 종래의 일반적인 클립과 마찬가지로 1개의 게이트 패드(121-G)와 리드(112)를 연결하는 단일 접속 구조로 이루어진다.
반면, 도 5의 (b)와 같이 소스 클립(140)은 소스 클립 몸체(141)와, 소스 클립 몸체(141)의 일측에 연장 형성되며 소스 패드(121-S)에 각각 연결되는 다수개의 소스 핑거(142) 및 소스 클립 몸체(141)의 타측에 연장 형성되며 소스 리드에 연결되는 소스 공통 단자(143)를 포함한다.
이때 소스 핑거(142)의 저면부에는 바람직하게 동시에 접속되는 소스 패드(121-S)의 수에 따라 컨택부가 하측으로 돌출된다. 예컨대, 제1 컨택부(142a) 및 제2 컨택부(142b)를 포함하여 동시에 2개의 소스 패드(121-S)에 접속된다.
또한, 소스 클립 몸체(141)의 상면에는 부가적으로 슬러그 컨택부(144)가 구비된다. 슬러그 컨택부(144)는 소스 클립 몸체(141)와 일체로 형성되며 상측으로 돌출되어 있어서 그 위에 솔더(도 9의 121a 참조) 등을 통해 방열을 위한 히트 슬러그(160)가 접합된다.
이러한 슬러그 컨택부(144)는 히트 슬러그(160)를 더 포함하는 경우 구비되는 것으로, 만약 히트 슬러그(160)가 드레인 클립(150)에 접합되는 경우에는 드레인 클립 몸체(151)에 슬러그 컨택부(도시 생략)가 구비된다.
즉, 히트 슬러그(160)가 접합되는 소스 클립(140) 또는 드레인 클립(150) 중 어느 하나의 상면에는 히트 슬러그(160)가 실장되도록 상측으로 돌출된 슬러그 컨택부(144)가 형성되어 있는 것이 바람직하다.
이러한 소스 클립(140)은 다수의 소스 핑거(142)가 마치 손가락 형상처럼 생겼다는 이유로 본 발명에서는 '핑거 클립'이라 하며, 다수개의 소스 핑거(142)로 다수의 소스 패드(121-S)에 각각 접속하여 리드(112)와 연결시킨다.
또한, 도 5의 (c)와 같이 드레인 클립(150)은 드레인 클립 몸체(151)와, 드레인 클립 몸체(151)의 일측에 연장 형성되며 드레인 패드(121-D)에 각각 연결되는 다수개의 드레인 핑거(152) 및 드레인 클립 몸체(151)의 타측에 연장 형성되며 드레인 리드에 연결되는 드레인 공통 단자(153)를 포함한다.
이때, 드레인 핑거(152)의 저면부에는 바람직하게 동시에 접속되는 드레인 패드(121-D)의 수에 따라 컨택부가 하측으로 돌출된다. 예컨대, 소스 핑거(142)와 마찬가지로 제1 컨택부(152a) 및 제2 컨택부(152b)를 포함하여 동시에 2개의 드레인 패드(121-D)에 접속된다.
이러한 드레인 클립(150) 역시 다수의 드레인 핑거(152)가 마치 손가락 형상처럼 생겼다는 이유로 '핑거 클립'이라 하며, 다수개의 드레인 핑거(152)로 다수의 드레인 패드(121-D)에 각각 접속하여 리드(112)와 연결시킨다.
특히, 본 발명은 소스 클립(140)에 구비된 다수개의 소스 핑거(142) 중 적어도 어느 하나 이상은 다수개의 소스 패드 그룹에 동시에 연결되되, 각각의 소스 패드 그룹마다 1개의 소스 패드(121-S)에 연결된다.
예컨대, 도 3과 같이 소스 패드 그룹이 2개인 경우에는 1개의 소스 핑거(142)가 각 열(즉, 각 소스 패드 그룹) 마다 소스 패드(121-S) 1개와 연결됨에 따라, 행 방향으로 나란히 배치된 2개의 소스 패드(121-S)에 동시에 연결된다.
이와 같은 구성은 일 예로 반도체 칩(120)에 2개의 트랜지스터가 증착 형성되고, 게이트 단자를 제외한 소스 단자와 드레인 단자가 서로 직렬 혹은 병렬 연결되어 각각의 게이트 단자를 통해 컨트롤(트리거) 가능한 반도체 패키지에 해당한다. 물론 아래와 같이 더 많은 수의 트랜지스터를 포함한 것도 가능하다.
즉, 도 4b와 같이 소스 패드 그룹이 3개인 경우에는 1개의 소스 핑거(142)가 각 열에 있는 소스 패드(121-S) 1개와 연결됨에 따라, 행 방향으로 나란히 배치된 3개의 소스 패드(121-S)에 동시에 연결된다.
아울러, 드레인 클립(150) 역시 다수개의 드레인 핑거(152) 중 적어도 어느 하나 이상은 다수개의 드레인 패드 그룹에 동시에 연결되되, 각각의 드레인 패드 그룹마다 1개의 드레인 패드(121-D)에 연결된다.
따라서, 소스 클립(140)과 마찬가지로 도 3과 같이 드레인 패드 그룹이 2개인 경우 1개의 드레인 핑거(152)가 행 방향으로 배치된 2개의 드레인 패드(121-D)에 동시에 연결되고, 도 4b와 같이 드레인 패드 그룹이 3개인 경우에는 1개의 드레인 핑거(152)가 3개의 드레인 패드(121-D)에 동시에 연결된다.
따라서, 본 발명은 트랜지스터의 소스 단자 및 드레인 단자가 각각 복수개의 본딩 패드(121-S, 121-D)를 통해 접속되므로, 솔더링 특성이 향상됨은 물론, 신호 입출력 단자인 소스 및 드레인을 통해 대전류가 신속히 흐를 수 있게 된다.
다만, 다수개의 소스 핑거(142)에 접합되는 소스 패드(121-S)의 전체 개수는 다수개의 드레인 핑거(152)에 접합되는 드레인 패드(121-D)의 전체 개수와 서로 다를 수도 있다. 그에 따라 소스 핑거(142)와 드레인 핑거(152)의 개수나 길이는 조절될 수 있다.
즉, 반도체 칩(120)의 특성이나 종류에 따라 소스 단자와 드레인 단자의 전류 흐름 특성을 서로 다르게 하는 경우나 혹은 본딩 패드(121)의 배치 형상에 따라 소스 핑거(142)와 드레인 핑거(152)의 개수나 길이는 조절될 수 있다.
예컨대, 도 2에서 소스 클립(140)에 구비된 7개의 소스 핑거(142) 중 맨 끝단에 형성된 소스 핑거(142)는 길이가 짧아서 1개의 소스 패드(121-S)에 접속하고 나머지 6개의 길이가 길어서 동시에 2개의 소스 패드(121-S)에 접속된다.
이는 도 3과 같이 각 열의 본딩 패드(121) 중 시작이나 끝 지점에 게이트 패드(121-G)가 배치될 경우, 게이트 패드(121-G)의 옆에는 1개의 소스 패드(121-S)만 있으므로 이러한 1개의 소스 패드(121-S)와의 접속을 위해 끝단에 구비된 소스 핑거(142)의 길이를 짧게 할 수 있다.
이하, 이상과 같은 구성으로 이루어진 본 발명에 따른 핑거 클립 본딩 반도체 패키지 조립 상태 및 실시 예에 대해 살펴본다.
도 6의 사시도 및 도 7의 평면도와 같이, 본 발명은 리드 프레임(110)의 프레임 패드(111) 상에 반도체 칩(120)이 접합되고, 반도체 칩(120)의 상면에 구비된 본딩 패드(121)는 클립(130, 140, 150)을 통해 리드 프레임(110)의 리드(112)에 연결된다.
이때, 반도체 칩(120)의 상면에는 일 예로 2개의 열에 각각 게이트 패드(121-G), 다수개의 소스 패드(121-S) 및 다수개의 드레인 패드(121-D)가 구비되어 있으므로, 각 열마다 게이트 클립(130)으로 게이트 패드(121-G)와 리드(121)를 연결한다.
또한, 소스 클립(140)에 구비된 각각의 소스 핑거(142)는 각 열에 있는 소스 패드(121-S)와 1개씩 접합됨에 따라 1개의 소스 핑거(142)로 2개의 소스 패드(121-S)를 연결하며, 소스 공통 단자(143)는 리드(121)에 연결된다.
또한, 드레인 클립(150)에 구비된 각각의 드레인 핑거(152)는 각 열에 있는 드레인 패드(121-D)와 1개씩 접합됨에 따라 1개의 드레인 핑거(152)로 2개의 드레인 패드(121-D)를 연결하며, 드레인 공통 단자(153)는 리드(121)에 연결된다.
위와 같이 소스 클립(140)에 구비된 소스 핑거(142)와 드레인 클립(150)에 구비된 드레인 핑거(152)를 서로 마주보게 접합하되, 다수의 소스 핑거(142) 사이에 드레인 핑거(152)가 배치되게 하면 다수의 본딩 패드(121)를 이용하더라도 클립의 실장 면적을 최소화한다.
다음, 위와 같이 리드 프레임(110) 위에 반도체 칩(120)과, 게이트 클립(130)과, 소스 클립(140) 및 드레인 클립(150)을 접합한 후에는 EMC와 같은 재질로 몰딩을 하여 패키지 바디(M)를 형성한다.
도 6 및 도 7에 점선으로 경계를 표시한 바와 같이 리드 프레임(110)의 최외각에 구비된 연결 프레임(113)으로부터 일정 거리 내측까지 패키지 바디(M)를 충진하고, 패키지 바디(M)의 외측 즉, 연결 프레임(113)은 절단 공정을 통해 제거된다.
따라서, 프레임 패드(111) 및 다수개의 리드(112)들 간의 연결이 끊어지면서, 프레임 패드(111) 및 다수개의 리드(112)들이 각각 독립적으로 동작하고, 각각의 리드(112)를 통해 독립적인 신호나 전원을 인가할 수 있게 된다.
도 8에는 위와 같은 접합 공정을 통해 완성된 반도체 패키지가 도시되어 있다. 도시된 바와 같이 몰딩 등에 의해 형성된 패키지 바디(M)에 의해 반도체 칩(120)이 보호되고, 하부에는 리드 프레임(110)의 리드(112)가 노출되어 기판 위에 접속될 수 있게 된다.
또한, 히트 슬러그(160)를 더 포함하는 경우에는 일 예로 소스 클립(140)의 상부에 구비된 슬러그 컨택부(144) 위에 히트 슬러그(160)가 더 배치되고, 이러한 히트 슬러그(160)는 패키지 바디(M)의 상면을 통해 외부로 노출되어 효율적으로 열을 방출한다.
본 발명은 반도체 패키지에 일체로 구비된 히트 슬러그(160)를 생략할 수도 있으며, 이 경우 도 9의 (a)와 같이 게이트 클립(130), 소스 클립(140) 및 드레인 클립(150)은 패키지 바디(M)에 의해 덮여 외부로 노출되지 않을 수 있다.
위와 같이 게이트 클립(130), 소스 클립(140) 및 드레인 클립(150)이 패키지 바디(M)의 외부로 노출되지 않는 경우에는 하부에 노출된 리드 프레임(110)의 리드(112)를 통해 기판 등에 접속된다.
반면, 도 9의 (b)와 같이 게이트 클립(130), 소스 클립(140) 및 드레인 클립(150) 중 어느 하나 이상은 패키지 바디(M)의 외부로 노출될 수도 있다. 도 9의 (b)는 모든 클립이 외부로 노출된 것을 예로 들었다.
위와 같이 게이트 클립(130), 소스 클립(140) 및 드레인 클립(150) 중 어느 하나 이상이 외부로 노출되면, 각각의 클립을 통해 기판에 연결되거나, 리드 프레임(110)의 리드(112)를 통해 기판에 연결되거나, 혹은 클립(130, 140, 150) 중 일부와 리드(112)의 일부를 통해 기판에 연결될 수 있다.
구체적인 예를 들면, 도 10과 같이 히트 슬러그(160)를 포함하는 경우 일 예로 소스 클립(140)의 상면에 히트 슬러그(160)가 접합된다. 히트 슬러그(160)는 소스 클립(140)에 구비된 슬러그 컨택부(144) 위에 접합된다.
이때, 히트 슬러그(160)를 연결 단자로 사용할 수 있으며, 외부의 신호 입력 단자가 히트 슬러그(160)에 연결되면 소스 클립(140)을 통해 소스 패드(121-S) 및 트랜지스터의 소스 단자가 연결된다.
아울러 외부의 신호 출력 단자가 기판(200)을 통해 리드(121)들 중 드레인 리드에 연결되고, 기판(200)과 드레인 리드가 연결되면, 드레인 클립(150)을 통해 드레인 패드(121-D) 및 트랜지스터의 드레인 단자가 연결된다.
또한, 도 11과 같이, 소스 클립(140) 및 드레인 클립(150)을 패키지 바디(M)의 외부로 노출시킨 상태에서 반도체 패키지를 뒤집어서 소스 클립(140) 및 드레인 클립(150)을 솔더(S)를 통해 기판(200)과 접속하여 입력 단자와 출력 단자를 연결할 수 있다.
따라서, 본 발명은 종래 기술에 비해 기판에 반도체 패키지를 실장시 패키지의 배치 방향, 접속 구조 및 공간상의 제약이 줄어들고 설계 자유도를 월등히 향상시킬 수 있음을 알 수 있다.
이상, 본 발명의 특정 실시예에 대하여 상술하였다. 그러나, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
110: 리드 프레임
111: 프레임 패드
112: 리드
120: 반도체 칩
121: 본딩 패드
121-G: 게이트 패드
121-S: 소스 패드
121-D: 드레인 패드
130: 게이트 클립
140: 소스 클립
142: 소스 핑거
150: 드레인 클립
152: 드레인 핑거
M: 패키지 바디

Claims (7)

  1. 프레임 패드(111) 및 다수개의 리드(112)를 포함하는 리드 프레임(110)과;
    상기 프레임 패드(111) 상에 접합되며, 트랜지스터의 게이트 단자, 소스 단자 및 드레인 단자로 할당된 게이트 패드(121-G), 소스 패드(121-S) 및 드레인 패드(121-D)가 모두 상면에 형성되어 있는 반도체 칩(120)과;
    일단은 상기 게이트 패드(121-G)에 연결되고, 타단은 상기 다수개의 리드(112) 중 게이트 리드에 연결되는 게이트 클립(130)과;
    일단은 상기 소스 패드(121-S)에 연결되고, 타단은 상기 다수개의 리드(112) 중 소스 리드에 연결되는 소스 클립(140)과;
    일단은 상기 드레인 패드(121-D)에 연결되고, 타단은 상기 다수개의 리드(112) 중 드레인 리드에 연결되는 드레인 클립(150); 및
    상기 반도체 칩(120)을 보호하기 위해 충진된 패키지 바디(M);를 포함하되,
    다수개의 상기 소스 패드(121-S)가 소스 패드 그룹을 형성하고, 상기 다수개의 소스 패드(121-S)는 서로 이격되어 있으며,
    다수개의 상기 드레인 패드(121-D)가 드레인 패드 그룹을 형성하고, 상기 다수개의 드레인 패드(121-D)는 각각 상기 소스 패드(121-S) 사이에 배치되고,
    상기 소스 클립(140)은 소스 클립 몸체(141)와, 상기 소스 클립 몸체(141)의 일측에 연장 형성되며 상기 소스 패드(121-S)에 각각 연결되는 다수개의 소스 핑거(142) 및 상기 소스 클립 몸체(141)의 타측에 연장 형성되며 상기 소스 리드에 연결되는 소스 공통 단자(143)를 포함하며,
    상기 드레인 클립(150)은 드레인 클립 몸체(151)와, 상기 드레인 클립 몸체(151)의 일측에 연장 형성되며 상기 드레인 패드(121-D)에 각각 연결되는 다수개의 드레인 핑거(152) 및 상기 드레인 클립 몸체(151)의 타측에 연장 형성되며 상기 드레인 리드에 연결되는 드레인 공통 단자(153)를 포함하는 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체 칩(120)은,
    상기 게이트 패드(121-G) 1개당 소스 패드 그룹 1개 및 드레인 패드 그룹 1개가 한 세트를 이루어 트랜지스터의 게이트 단자, 소스 단자 및 드레인 단자로 사용되는 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
  3. 제2항에 있어서,
    상기 게이트 패드(121-G)는 다수개이고,
    상기 소스 패드 그룹은 상기 게이트 패드(121-G)의 개수와 동일한 개수의 소스 패드 그룹을 포함하고,
    상기 드레인 패드 그룹은 상기 게이트 패드(121-G)의 개수와 동일한 개수의 드레인 패드 그룹을 포함하며,
    상기 소스 클립(140)에 구비된 다수개의 소스 핑거(142) 중 적어도 어느 하나 이상은 상기 다수개의 소스 패드 그룹에 동시에 연결되되, 각각의 소스 패드 그룹마다 1개의 소스 패드(121-S)에 연결되며,
    상기 드레인 클립(150)에 구비된 다수개의 드레인 핑거(152) 중 적어도 어느 하나 이상은 상기 다수개의 드레인 패드 그룹에 동시에 연결되되, 각각의 드레인 패드 그룹마다 1개의 드레인 패드(121-D)에 연결되는 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 다수개의 소스 핑거(142)에 접합되는 소스 패드(121-S)의 전체 개수는 상기 다수개의 드레인 핑거(152)에 접합되는 드레인 패드(121-D)의 전체 개수와 서로 다른 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
  5. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 소스 패드 그룹을 구성하는 다수개의 소스 패드(121-S)는 일렬로 나란히 배치되고,
    상기 드레인 패드 그룹을 구성하는 다수개의 드레인 패드(121-D)는 각각 상기 소스 패드(121-S) 사이에 배치되는 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
  6. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 소스 클립(140) 또는 드레인 클립(150) 중 어느 하나의 상면에는 열을 방출하는 히트 슬러그(160)가 접합되며, 상기 히트 슬러그(160)는 상기 패키지 바디(M)의 외부로 노출되는 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
  7. 제6항에 있어서,
    상기 히트 슬러그(160)가 접합되는 상기 소스 클립(140) 또는 드레인 클립(150) 중 어느 하나의 상면에는 상기 히트 슬러그(160)가 실장되도록 상측으로 돌출된 슬러그 컨택부(144)가 형성되어 있는 것을 특징으로 하는 핑거 클립 본딩 반도체 패키지.
KR1020160085903A 2016-07-07 2016-07-07 핑거 클립 본딩 반도체 패키지 KR101652423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160085903A KR101652423B1 (ko) 2016-07-07 2016-07-07 핑거 클립 본딩 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160085903A KR101652423B1 (ko) 2016-07-07 2016-07-07 핑거 클립 본딩 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101652423B1 true KR101652423B1 (ko) 2016-08-30

Family

ID=56886228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160085903A KR101652423B1 (ko) 2016-07-07 2016-07-07 핑거 클립 본딩 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101652423B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742069A (zh) * 2019-02-28 2019-05-10 深圳市泰德半导体有限公司 电源芯片封装结构
US10964628B2 (en) 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222121A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
KR20080080347A (ko) * 2005-12-30 2008-09-03 페어차일드 세미컨덕터 코포레이션 이중 노출면을 가진 패키징 반도체 장치 및 그 제조 방법
JP2009278103A (ja) * 2008-05-15 2009-11-26 Gem Services Inc 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
KR101208332B1 (ko) 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
KR101631232B1 (ko) * 2014-12-15 2016-06-27 제엠제코(주) 클립을 이용한 적층 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222121A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
KR20080080347A (ko) * 2005-12-30 2008-09-03 페어차일드 세미컨덕터 코포레이션 이중 노출면을 가진 패키징 반도체 장치 및 그 제조 방법
JP2009278103A (ja) * 2008-05-15 2009-11-26 Gem Services Inc 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
KR101208332B1 (ko) 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
KR101631232B1 (ko) * 2014-12-15 2016-06-27 제엠제코(주) 클립을 이용한 적층 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964628B2 (en) 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
CN109742069A (zh) * 2019-02-28 2019-05-10 深圳市泰德半导体有限公司 电源芯片封装结构

Similar Documents

Publication Publication Date Title
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US11615967B2 (en) Power module package and method of manufacturing the same
US7633141B2 (en) Semiconductor device having through contact blocks with external contact areas
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US7274092B2 (en) Semiconductor component and method of assembling the same
US8030743B2 (en) Semiconductor package with an embedded printed circuit board and stacked die
KR100255476B1 (ko) 볼 그리드 어레이 패키지
KR20040014156A (ko) 반도체장치
US11864361B2 (en) Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof
KR101652423B1 (ko) 핑거 클립 본딩 반도체 패키지
CN107546191B (zh) 具有单列直插引线模块的半导体功率器件及其制备方法
US9991183B2 (en) Semiconductor component having inner and outer semiconductor component housings
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR101983165B1 (ko) 반도체 패키지
JP2013214596A (ja) 半導体デバイス
US10707153B2 (en) Semiconductor device having die pad
JP4784945B2 (ja) 半導体装置の製造方法
JPH11163007A (ja) 半導体装置の製造方法
KR102016019B1 (ko) 고열전도성 반도체 패키지
US11056420B2 (en) Pressing-type semiconductor power device package
JP4887346B2 (ja) 半導体装置
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
US11830794B2 (en) Packaged high voltage MOSFET device with connection clip and manufacturing process thereof
JP5086315B2 (ja) 半導体装置の製造方法
JP2005159238A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 4