JP2021044312A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2021044312A
JP2021044312A JP2019163715A JP2019163715A JP2021044312A JP 2021044312 A JP2021044312 A JP 2021044312A JP 2019163715 A JP2019163715 A JP 2019163715A JP 2019163715 A JP2019163715 A JP 2019163715A JP 2021044312 A JP2021044312 A JP 2021044312A
Authority
JP
Japan
Prior art keywords
heat radiating
layer
electronic components
power module
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019163715A
Other languages
English (en)
Inventor
貴之 高野
Takayuki Takano
貴之 高野
貴樹 浜本
Takaki Hamamoto
貴樹 浜本
康仁 萩原
Yasuhito Hagiwara
康仁 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019163715A priority Critical patent/JP2021044312A/ja
Publication of JP2021044312A publication Critical patent/JP2021044312A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】応力を緩和すること。【解決手段】絶縁層と、前記絶縁層10の上面に搭載された複数の電子部品30と、前記絶縁層の下面に設けられ、前記絶縁層を貫通する貫通孔を介し前記複数の電子部品と接続された金属層14と、下面にそれぞれ前記複数の電子部品の上面がそれぞれ接合された複数の第1放熱部材40と、前記複数の電子部品の上面と前記複数の第1放熱部材の下面とをそれぞれ接合する複数の第1接合層42と、を備えるパワーモジュール。【選択図】図1

Description

本発明は、パワーモジュールに関し、例えば電子部品を搭載するパワーモジュールに関する。
パワー半導体デバイス等の電子部品が搭載されたパワーモジュールでは、1つの金属部材等の放熱部材上に半導体チップ等の複数の電子部品を接合し、複数の電気部品上に1つの金属部材等の放熱部材を接合することが知られている(例えば特許文献1)。
特開2018−74089号公報
複数の電子部品(半導体チップ)の上面に1枚の放熱部材を設けることにより、複数の電子部品からの熱を効率的に放熱することができる。しかしながら、電子部品の厚みが異なるため、放熱部材と複数の電子部品との間に熱応力等の応力が加わる。電子部品と放熱部材の間に設けられる接合層(例えば銀ペースト等の焼結体)を、抵抗値を小さくするため、薄く設けると、応力により接合層(例えば焼結体)の劣化を招く。その結果、放熱部材と電子部品との剥がれが生じることがある。
本発明は、上記課題に鑑みなされたものであり、応力を緩和することを目的とする。
本発明は、絶縁層と、前記絶縁層の上面に搭載された複数の電子部品と、前記絶縁層の下面に設けられ、前記絶縁層を貫通する貫通孔を介し前記複数の電子部品と接続された第1金属層と、下面にそれぞれ前記複数の電子部品の上面がそれぞれ接合された複数の第1放熱部材と、前記複数の電子部品の上面と前記複数の第1放熱部材の下面とをそれぞれ接合する複数の第1接合層と、を備えるパワーモジュールである。
上記構成において、前記複数の電子部品および前記複数の第1放熱部材を封止する封止樹脂層を備える構成とすることができる。
上記構成において、前記複数の第1放熱部材の上面は前記封止樹脂層から露出する構成とすることができる。
上記構成において、上面に前記第1金属層が接合された第2放熱部材と、前記第2放熱部材の上面と前記第1金属層の下面とを接合する第2接合層と、を備える構成とすることができる。
上記構成において、前記複数の第1接合層は導電性焼結体である構成とすることができる。
上記構成において、前記絶縁層は可撓性を有する構成とすることができる。
上記構成において、前記複数の電子部品は複数の半導体チップである構成とすることができる。
本発明は、ポリイミドシートと、前記ポリイミドシート上に下面が接合された複数のパワー半導体素子と、前記ポリイミドシートのビアを介し、前記複数のパワー半導体素子と電気的に接続された金属層と、前記金属層が各々導電性焼結体を介して接合された1枚の第2放熱部材と、前記複数のパワー半導体素子の上面に接合層を介してそれぞれ接合された複数の第1放熱部材と、前記複数のパワー半導体素子のうち隣接するパワー半導体素子の間に位置し、前記ポリイミドシートに設けられた開口部と、前記ポリイミドシートの上面および下面の両方に設けられた部分が前記開口部を介し接続され、前記ポリイミドシート、前記複数のパワー半導体素子および第1放熱部材を被覆する封止樹脂と、を備える、パワーモジュールである。
上記構成において、前記開口部は、上から見て前記金属層の側面に設けられた前記導電性焼結体の一部と重なる構成とすることができる。
上記構成において、前記複数の第1放熱部材の各々は、前記ポリイミドシートの1つの辺に向かい延在される構成とすることができる。
上記構成において、前記ポリイミドシートは、前記1つの辺から前記1つの辺に対向する辺に向かい、センサが設けられた第1エリアと、前記第1エリアに隣接し前記複数のパワー半導体素子が設けられた第2エリアと、前記第2エリアに隣接し回路を構成する電子部品が設けられた第3エリアと、を有し、前記第2放熱部材は前記第1エリアを通過して前記1つの辺に延在される構成とすることができる。
本発明によれば、応力を緩和することができる。
図1は、実施例1に係るパワーモジュールの断面図である。 図2は、実施例1に係るパワーモジュールにおける基板の平面図である。 図3(a)から図3(d)は、実施例1に係るパワーモジュールの製造方法を示す断面図(その1)である。 図4(a)から図4(c)は、実施例1に係るパワーモジュールの製造方法を示す断面図(その2)である。 図5(a)および図5(b)は、実施例1に係るパワーモジュールの製造方法を示す断面図(その3)である。 図6(a)から図6(c)は、実施例1に係るパワーモジュールの製造方法を示す平面図(その1)である。 図7(a)から図7(c)は、実施例1に係るパワーモジュールの製造方法を示す平面図(その2)である。 図8は、実施例1の変形例1に係るパワーモジュールの断面図である。 図9は、実施例1の変形例1に係るパワーモジュールにおける基板の平面図である。 図10は、実施例1の変形例1に係るパワーモジュールにおける基板の平面図である。 図11は、比較例1に係るパワーモジュールの断面図である。 図12は、実施例1の変形例2に係るパワーモジュールの断面図である。
以下、図面を参照し本発明の実施例について説明する。
図1は、実施例1に係るパワーモジュールの断面図である。図2は、実施例1に係るパワーモジュールにおける基板の平面図である。図2は、基板の上面を示す平面図である。電子部品30の端子31a、31bおよび放熱部材40を破線で示す。図1は、図2のA−A断面図に相当する。
図1に示すように、基板15上に複数の電子部品30が搭載され、放熱部材35上に基板15が搭載されている。複数の電子部品30上にそれぞれ複数の放熱部材40が接合されている。基板15は、主に絶縁層10、金属層14を備えている。絶縁層10は、例えばポリイミド等の樹脂層であり、可撓性を有する。絶縁層10の厚さは例えば7.5μmから125μmである。
絶縁層10上に接着剤12が設けられている。接着剤12は例えばエポキシ樹脂接着剤等の樹脂接着剤である。接着剤12の厚さは硬化後で例えば5μmから50μmである。接着剤12は例えば絶縁層10より薄い。接着剤12は耐熱性および低誘電特性に優れた樹脂材料が好ましい。
接着剤12により、絶縁層10の上面に電子部品30が接合されている。電子部品30の下面には電極31が設けられている。電子部品30は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのFET等のトランジスタである。トランジスタには、Si、GaNまたはSiC等の半導体材料が用いられる。電子部品30は、例えばベアチップまたはベアチップが封止実装されたパッケージである。ベアチップが実装されたパッケージは、WLP(Wafer Level Package)またはSIP(Single Inline Package)等のパッケージである。電極31は、例えばソース電極およびドレイン電極であり、Cu(銅)、Au(金)、Ag(銀)、Al(アルミニウム)等を主材料とする金属層である。なお本実施例では、電子部品30は半導体ベアチップである。
絶縁層10の下面に金属層14が設けられている。金属層14は、絶縁層10および接着剤12を貫通する貫通孔16を介し電極31に電気的に接続する。金属層14は、例えば銅を主材料とする。金属層14の厚さは例えば数μmから125μmであり、貫通孔16(ビア)が埋め込まれる厚さである。貫通孔16の大きさは、例えば30μmから500μmである。金属層14は絶縁層10より厚い。金属層14は絶縁層10より薄くてもよい。
放熱部材35および40は、例えばDBC(Direct Bonded Cupper)基板またはDBA(Direct Bonded Aluminum)基板である。放熱部材35は、主に金属層36、38および絶縁層37を備え、放熱部材40は、主に金属層47、49および絶縁層48を備えている。絶縁層37および48は、例えば酸化アルミニウムおよび/または窒化アルミニウムを主材料とするセラミックスである。絶縁層37および48の材料は、絶縁層10で用いられる樹脂に比べ熱伝導率が高い。金属層36、38、47および49は、例えば銅またはアルミニウムを主材料とする。放熱部材35および40は、例えば銅等の金属板または絶縁層等の熱伝導性の高い単一の板でもよい。放熱部材35および40の厚さは例えば200μmから5000μmである。
放熱部材35の金属層36と基板15の金属層14とは接合層28により接合される。放熱部材40の金属層47と電子部品30の上面とは接合層42により接合される。接合層28および42は、例えば樹脂ペーストおよびバインダー等の結合材に銅または銀等の金属粒子または金属粉体等が含まれる、いわゆる導電性ペーストを焼結させた金属層である。接合層28および42は半田等のロウ材でもよい。接合層28および42の厚さは焼成後で例えば5μmから50μmである。樹脂44は、電子部品30、32および基板15を封止する。放熱部材35の下面および放熱部材40の下面は樹脂44から露出する。樹脂44は例えばエポキシ樹脂等の熱硬化性樹脂または熱可塑性樹脂である。なお本実施例では、銀ペーストを用い、抵抗値を下げるため、焼結後の厚みは5〜30μmである。
金属層36は、接合層28、金属層14を介し電極31に電気的に接続される。電子部品30で発生した熱は、金属層14、接合層28、金属層36、絶縁層37および金属層38を介し放熱部材35の下面から放出され、かつ接合層42、金属層47、絶縁層48および金属層49を介し放熱部材40の上面から放出される。
図2に示すように、基板15の上面には、電子部品30および32が搭載されている。電子部品30は絶縁層10に対してフェイスダウン実装され、電子部品30の下面に電極31として端子31aおよび31bが設けられている。電子部品30が横型のFETのとき、電子部品30の下面には電極31としてソース端子、ドレイン端子およびゲート端子が設けられる。図2ではゲート電極の図示を省略している。端子31aおよび31bは例えばソース端子およびドレイン端子である。電子部品30が縦型のFETのとき、電子部品30の下面には電極31としてソース端子およびゲート端子が設けられ、電子部品30の上面にドレイン端子が設けられる。この電子部品30はFETであるが、電子部品30としてIGBTまたはバイポーラトランジスタが用いられてもよい。3つの電子部品30上にはそれぞれ3つの放熱部材40が接合されている。電子部品32は、例えばチップ抵抗、チップコンデンサおよびチップインダクタ等のディスクリート部品である。このディスクリート部品の配置領域には、基板15の上面には電子部品30を制御する集積回路が搭載されていてもよい。基板15の上面の周縁に電極34が設けられている。なお、電子部品30が縦方向に3個並んだ例を説明したが、電子部品30は2個以上配列されていればよい。
[実施例1の製造方法]
図3(a)から図5(b)は、実施例1に係るパワーモジュールの製造方法を示す断面図である。図6(a)から図7(c)は、実施例1に係るパワーモジュールの製造方法を示す平面図である。
図3(a)に示すように、絶縁層10上に接着剤12を塗布する。接着剤12の塗布には、例えばスピンコート法、スプレコート法、インクジェット法またはスクリーン印刷法を用いる。予め接着剤12が形成された絶縁層10を用意してもよい。接着剤12は、電子部品30および32(図2参照)が配置される領域に対応して、選択的に塗布されていてもよい。
図3(b)に示すように、接着剤12上に電子部品30をフェイスダウンで配置する。すなわち電子部品30の下面は能動領域が設けられた表面であり、電子部品30の上面は能動領域が設けられていない裏面である。熱処理することにより、接着剤12を硬化させ電子部品30と絶縁層10とを固着および接合させる。熱処理は例えば150℃から300℃の温度で実施する。
図3(c)に示すように、絶縁層10および接着剤12を貫通する貫通孔16を形成する。貫通孔16は、例えばレーザ光を照射することにより形成する。これにより、電極31の下面が貫通孔16から露出する。電子部品30を絶縁層10上に接合する前に絶縁層10に貫通孔16を形成してもよい。1つの電極31に1つの貫通孔16を設けているが、1つの電極31に複数の貫通孔16を設けてもよい。
図3(d)に示すように、絶縁層10の下面および貫通孔16の内面に金属層14を形成する。金属層14の形成は例えば以下の方法により行う。絶縁層10の下面および貫通孔16の内面にシード層を形成する。シード層は、例えばスパッタリング法または無電解めっき法を用い形成する。このシード層を電極とし、この上面にめっき層を電解めっき法で形成する。
図4(a)に示すように、フォトリソグラフィ法およびエッチング法を用い金属層14を所望の形状にパターニングする。これにより、金属層14から配線が形成される。
図6(a)に示すように、放熱部材35の上面には、金属層36として複数(例えば2つ)の金属層36aおよび36bが設けられている。金属層36aと36bとは電気的に分離されている。平面視において、金属層36aおよび36bは、それぞれの金属層14と電気的に接続され、この金属層14より大きく形成されている。その結果、放熱部材35のほぼ全域に大きく形成された36aおよび36bを介して放熱部材35全域に熱を伝えている。
図4(b)に示すように、金属層14の下面に導電性ペーストを塗布し、基板15を放熱部材35の上方に配置する。なお、金属層14は金属層36の上に配置する。
図4(c)に示すように、金属層14の下面と金属層36の上面との間に設けられた接合層28を、例えば150℃以上300℃以下の温度で焼成する。これにより、金属層14と36とが熱的、機械的かつ電気的に接合される。図6(b)に示すように、放熱部材35は基板15より大きい。これにより、金属層36aおよび36bの端部が基板15から露出する。
図6(c)に示すように、電極34、金属層36aおよび36bの上面にそれぞれリード46、46aおよび46bを、例えば導電性ペーストまたはロウ材を用い接続する。これにより、リード46aは複数のトランジスタである電子部品30のソース端子31aに電気的に接続され、リード46bは複数のトランジスタである電子部品30のドレイン端子31bに電気的に接続される。
図5(a)および図7(a)に示すように、電子部品30の上面または金属層47の下面に導電性ペーストを塗布し、放熱部材40の金属層47の下面と電子部品30の上面とを接合層42を介し接触させる。例えば150℃以上300℃以下の温度で熱処理することで、接合層42を焼成する。これにより、電子部品30と金属層47とが熱的、機械的かつ電気的に接合される。
図5(b)および図7(b)に示すように、基板15、放熱部材35および40を樹脂44により封止する。なお、封止用金型のタイプによっては、直接放熱部材40、35を露出させることができる。本実施例では、図5(b)のように全体を封止しているため、研磨を行い、放熱部材を露出させている。
図7(c)に示すように、樹脂44の上面および下面を研磨する。これにより、樹脂44から放熱部材40の上面および金属層38の下面が露出する。電子部品30で発生した熱は放熱部材40の上面および金属層38の下面を介し放出される。リード46は電子部品30および32に電気的に接続され、封止樹脂44から外部へ延在される。
[実施例1の変形例1]
図8は、実施例1の変形例1に係るパワーモジュールの断面図である。図9は、実施例1の変形例1に係るパワーモジュールにおける基板の平面図である。図10は、実施例1の変形例1に係るパワーモジュールにおける基板の平面図であり、上方から絶縁層10の下面を透視した図である。図8は、図9および図10のA−A断面図に相当する。
図9および図10に示すように、ポリイミドの絶縁層10(ポリイミドシート)を含む基板15は矩形である。絶縁層10は、左辺(1つの辺)から右辺(対向する辺)に向かい、エリア50(第1エリア)、エリア52(第2エリア)およびエリア54(第3エリア)を有する。エリア52には、絶縁層10の上辺から下辺に向かい、パワー半導体素子である電子部品30a〜30cがフェイスダウンで、縦方向に並んで実装されている。電子部品30a〜30cの下面は絶縁層10に固着されている。エリア50は、電子部品30a〜30cに隣接し、電子部品30a〜30cの左辺から絶縁層10の左辺までのエリアを示し、エリア50には、温度センサ56が少なくとも1つ設けられており、センサの実装エリアを除いてほとんどが空きスペースである。エリア54は電子部品30a〜30cに隣接し、電子部品30a〜30bの右辺から絶縁層10の右辺までのエリアであり、ディスクリート部品や集積回路等の電子部品32等が実装されている。電子部品30a〜30cと電子部品32とは回路を構成する。
放熱部材40a〜40cが電子部品30a〜30cの上面にそれぞれ接合層42を介し固着される。3枚の放熱部材40a〜40cは、エリア50を通過して基板15の左辺に向かい左辺近傍まで延在している。温度センサ56は放熱部材40bの下方の絶縁層10上に設けられている。温度センサ56は、エリア52および/または54から延びた導電路に接続される。導電路を介し温度センサ56の信号が出力される。
放熱部材40a〜40cは各々個片化されており、放熱部材40aと40bの間、放熱部材40bと40cの間には、空きスペースが設けられている。よって、電子部品30a〜30cの上面と放熱部材40a〜40cとの間の接合層42の接合状態(例えば焼結体の焼結状態)を、電子部品30a〜30cの3辺(図9における上辺、下辺および右辺)にわたって目視確認することができる。
さらに、放熱部材40a〜40cを個片化しているため、中央の放熱部材40b は隣接する電子部品30aおよび30cの熱をダイレクトに受けない。しかしながら、電子部品30bの実装エリアは、上下2つの電子部品30aおよび30cの実装エリアよりも熱がこもりやすいため、電子部品30bが一番温度が上がる部位である。よって、放熱部材40bの下方に位置する温度センサ56により、一番破壊に至りやすい電子部品30bの温度を高い精度で検知することができる。さらに、3枚の放熱部材40a〜40cの下方には温度センサ56を除いて電子部品等が設けていない。このように、余計な発熱体が設けられていないため、放熱部材40a〜40cによる放熱性をより高めることができる。なお、放熱部材40a〜40cの下面と絶縁層10の上面との間には、スペーサーが設けられ、放熱部材40の水平性が保たれていてもよい。
絶縁層10には開口部58が形成されている。図7(b)において、基板15を封止する樹脂44がこの開口部58を介して、絶縁層10の上方から下方の放熱部材35と基板15の間に流入されたり、放熱部材35の上面側から放熱部材40に向かい、流出されたりする。よって、絶縁層10の下面にトラップされたボイドは、開口部58を介して、金型キャビティから金型外部へと放出される。絶縁層10の上面および下面に設けられた樹脂44の両方に設けられた部分は開口部58を介し接続される。これにより、樹脂44内のボイドを抑制できる。開口部58は絶縁層10のいずれの箇所に設けられていてもよい。
図8および図10のように、金属層14aは、電子部品30a〜30cのソース端子31aと貫通孔16aを介し電気的に接続され、金属層14bは、電子部品30a〜30cのドレイン端子31bと貫通孔16bを介し電気的に接続されている。ソース端子31aと接続された金属層14aは、電子部品30a〜30cから左側に拡大されて配置され、ドレイン端子31bと接続された金属層14bは電子部品30a〜30cから右側に拡大されて配置されている。金属層14aおよび14bは各々3つに分割されているが、金属層14aおよび14bは、各々単一でもよい。
基板15は図6(a)に図示した放熱部材35上に接合されている。図6(a)の金属層36aと36bとの間の絶縁層37が露出する分離帯の左側には放熱部材35の左辺近傍まで延在した金属層36aが設けられ、分離帯の右側には放熱部材35の右辺近傍まで延在した金属層36bが設けられている。
図10の金属層14aは接合層28(導電性焼結体)を介して金属層36aに接合され、金属層14bは接合層28を介して金属層36bに接合される。よって電子部品30a〜30cから発生する熱は、金属層36aおよび36bを介して、1枚の放熱部材35全域に拡散される。図6(a)のように、放熱部材35の下面には全域に金属層38が設けられ、全域に拡散された熱は、金属層38へ伝わり、外部へ放出される。
図8から図10のように、隣接する電子部品30aと30bとの間、隣接する電子部品30bと30cとの間に位置するように開口部58が設けられている。開口部58は、上から見て金属層14aおよび14bの側面に設けられた接合層28(導電性焼結体)の一部と重なる。これにより、樹脂封止前に、接合層28の接合状態(焼結体の状態)を放熱部材40aと40bとの間、放熱部材40bと40cとの間から視認することができる。
[比較例1]
図11は、比較例1に係るパワーモジュールの断面図である。図11に示すように、比較例1では、1つの放熱部材40が複数の電子部品30の上面に接合されている。その他の構成は実施例1と同じであり説明を省略する。
比較例1では、複数の電子部品30が1つの放熱部材40に接合されている。このため、電子部品30、絶縁層10および/または金属層14の厚さのばらつきを接合層42の厚さで吸収することになる。特に電子部品30が半導体ベアチップである場合、バックグラインド等による、厚みのばらつきが発生する。そのため、どうしても接合層42の厚みに差が発生し、接合強度のばらつきが生じる。
特に接合層42として銀ペースト等の導電性焼結体を用いる場合、接合層42の抵抗分を考慮し、焼結後の銀の膜厚はおよそ5〜30μmが好ましい。図2のように、半導体チップである電子部品30が縦に3つ並べられ、比較例1ではその3つの半導体チップを覆うように、1枚の放熱部材40が設けられることになる。この場合、真ん中の電子部品30の実装エリアは上下のエリアよりも温度が上昇する。このため、特に真ん中の電子部品30には、応力が集中しやすい。接合層42が薄いと、接合層42に応力が加わりやすく、接合層42の疲労破壊、脆弱破壊または剥離等の劣化が生じる可能性がある。
さらに、放熱部材40が1つの場合、図5(b)および図7(b)のような樹脂封止の工程において、放熱部材40の上から下、または下から上に樹脂44が流動しにくくなる。このため、樹脂44内にボイドが形成されるなどの封止不良となる可能性がある。
[実施例1の効果]
実施例1によれば、電子部品30は絶縁層10の上面に搭載されている。金属層14(第1金属層)は、絶縁層10の下面に設けられ、絶縁層10を貫通する貫通孔16を介し複数の電子部品30と接続されている。このような構成において、1つの放熱部材40(第1放熱部材)の下面には、1つの電子部品30の上面が接合層42(第1接合層)を介し接合される。このように、電子部品30と電子部品30の間で、放熱部材40が分離されている。これにより、比較例1において説明したような、電子部品30および/または金属層14の厚さのばらつきに起因した、接合層42の厚さのばらつきを抑制できる。また、中央の電子部品30のエリアは熱の集中が発生しやすいが、放熱部材40を個別にしているため、熱の集中を抑制できる。よって、これらの対策により、接合層42の疲労破壊、脆弱破壊または剥離等を抑制できる。
また、樹脂44(封止樹脂層)は、複数の電子部品30および複数の放熱部材40を封止(被覆)する。これにより、図5(b)および図7(b)のような樹脂封止の工程において、樹脂44は、放熱部材40間の空隙を介し、放熱部材40の上から下、または下から上に樹脂44が流動する。よって、樹脂44内にボイドが形成される等の封止不良を抑制できる。
複数の放熱部材40の上面は樹脂44から露出する。これにより、放熱部材40の上面から放熱できる。
放熱部材35(第2放熱部材)の上面に金属層14が接合され、接合層28(第2接合層)は、放熱部材35の上面と金属層14の下面とを接合する。これにより、放熱部材35から放熱できる。比較例1のように、基板15が放熱部材35と40に挟まれていると、熱応力等により接合層42の疲労破壊、脆弱破壊または剥離等が生じる可能性がある。そこで、各々の電子部品30上には、お互いに分離された1枚の放熱部材40を接合することが好ましい。金属層14は、放熱部材35でなく、マザーボードとなる実装基板に設けられてもよい。
複数の電子部品30は、ここでは横型トランジスタであり、電子部品30の下面にはソース端子31a(第1端子)とドレイン端子31b(第2端子)およびゲート端子が設けられる。なお、縦型の場合は電子部品30の下面にソース端子とゲート端子が設けられ、上面にドレイン端子が設けられる。
接合層42は導電性焼結体である。このとき、接合層42は接合不良が生じやすい。よって、複数の電子部品30に対し1枚の放熱部材ではなく、電子部品30毎に個別の放熱部材40を設けることが好ましい。
絶縁層10は可撓性を有するため、絶縁層10の平坦性が阻害される。また、バックグラインド等の半導体チップの薄型化により、電子部品30の位置がばらつきやすくなる。さらには、金属層14のめっきにより、厚さのばらつきが発生する、これも電子部品30の高さのばらつきの一因となる。このため、比較例1では、接合層42の厚さで電子部品30の高さのばらつきを吸収することなる。その結果、前述と同様に、複数の電子部品30に対し1枚の放熱部材40を接合すると、応力が発生し、クラック等が発生するが、実施例1のように電子部品30毎に個別の放熱部材40を設けることで、この課題を解決することができる。
[実施例1の変形例2]
図12は、実施例1の変形例2に係るパワーモジュールの断面図である。
図12のように、実施例1の変形例2では、絶縁層10および20を用いた2層基板である。基板15では、絶縁層10および金属層14の下に絶縁層20が設けられている。絶縁層10および金属層14と絶縁層20とは接着剤18により接合されている。絶縁層20の下に金属層24が設けられている。金属層24は絶縁層20および接着剤18を貫通する貫通孔26を介し、金属層14に接続されている。金属層24は接合層28を介し放熱部材35の金属層36に接合されている。絶縁層20、接着剤18および金属層24の材料としては、絶縁層10、接着剤12および金属層14で例示した材料を用いることができる。
金属層36は、接合層28、金属層24、14を介し電極31に電気的に接続される。電子部品30で発生した熱は、金属層14、24、接合層28、金属層36、絶縁層37および金属層38を介し放熱部材35の下面から放出され、かつ接合層42、金属層47、絶縁層48および金属層49を介し放熱部材40の上面から放出される。その他の構成は実施例1と同じであり説明を省略する。
実施例1の変形例1のように、第1金属層は複数の金属層14および24が積層されていてもよい。また、絶縁層10および20は複数積層されていてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、20 絶縁層
12、18 接着剤
14、24、36、38、47、49 金属層
16、26 貫通孔
28、42 接合層
30、32 電子部品
31 電極
40、35 放熱部材

Claims (11)

  1. 絶縁層と、
    前記絶縁層の上面に搭載された複数の電子部品と、
    前記絶縁層の下面に設けられ、前記絶縁層を貫通する貫通孔を介し前記複数の電子部品と接続された第1金属層と、
    下面にそれぞれ前記複数の電子部品の上面がそれぞれ接合された複数の第1放熱部材と、
    前記複数の電子部品の上面と前記複数の第1放熱部材の下面とをそれぞれ接合する複数の第1接合層と、
    を備えるパワーモジュール。
  2. 前記複数の電子部品および前記複数の第1放熱部材を封止する封止樹脂層を備える請求項1に記載のパワーモジュール。
  3. 前記複数の第1放熱部材の上面は前記封止樹脂層から露出する請求項2に記載のパワーモジュール。
  4. 上面に前記第1金属層が接合された第2放熱部材と、
    前記第2放熱部材の上面と前記第1金属層の下面とを接合する第2接合層と、
    を備える請求項1から3のいずれか一項に記載のパワーモジュール。
  5. 前記複数の第1接合層は導電性焼結体である請求項1から4のいずれか一項に記載のパワーモジュール。
  6. 前記絶縁層は可撓性を有する請求項1から5のいずれか一項に記載のパワーモジュール。
  7. 前記複数の電子部品は複数の半導体チップである請求項1から6のいずれか一項に記載のパワーモジュール。
  8. ポリイミドシートと、
    前記ポリイミドシート上に下面が接合された複数のパワー半導体素子と、
    前記ポリイミドシートのビアを介し、前記複数のパワー半導体素子と電気的に接続された金属層と、
    前記金属層が各々導電性焼結体を介して接合された1枚の第2放熱部材と、
    前記複数のパワー半導体素子の上面に接合層を介してそれぞれ接合された複数の第1放熱部材と、
    前記複数のパワー半導体素子のうち隣接するパワー半導体素子の間に位置し、前記ポリイミドシートに設けられた開口部と、
    前記ポリイミドシートの上面および下面の両方に設けられた部分が前記開口部を介し接続され、前記ポリイミドシート、前記複数のパワー半導体素子および第1放熱部材を被覆する封止樹脂と、
    を備える、パワーモジュール。
  9. 前記開口部は、上から見て前記金属層の側面に設けられた前記導電性焼結体の一部と重なる請求項8に記載のパワーモジュール。
  10. 前記複数の第1放熱部材の各々は、前記ポリイミドシートの1つの辺に向かい延在される請求項8または9に記載のパワーモジュール。
  11. 前記ポリイミドシートは、前記1つの辺から前記1つの辺に対向する辺に向かい、センサが設けられた第1エリアと、前記第1エリアに隣接し前記複数のパワー半導体素子が設けられた第2エリアと、前記第2エリアに隣接し回路を構成する電子部品が設けられた第3エリアと、を有し、
    前記第2放熱部材は前記第1エリアを通過して前記1つの辺に延在される請求項10記載のパワーモジュール。
JP2019163715A 2019-09-09 2019-09-09 パワーモジュール Pending JP2021044312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019163715A JP2021044312A (ja) 2019-09-09 2019-09-09 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019163715A JP2021044312A (ja) 2019-09-09 2019-09-09 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2021044312A true JP2021044312A (ja) 2021-03-18

Family

ID=74862522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019163715A Pending JP2021044312A (ja) 2019-09-09 2019-09-09 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2021044312A (ja)

Similar Documents

Publication Publication Date Title
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
TWI628750B (zh) 功率覆蓋結構及其製造方法
CN105514077B (zh) 具有引线接合件的功率覆层结构和制造其的方法
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US20220375833A1 (en) Substrate structures and methods of manufacture
JP2019071412A (ja) チップパッケージ
JP2015005681A (ja) 半導体装置及びその製造方法
KR20240024876A (ko) 반도체 패키지 및 그 제조 방법
JP2008187146A (ja) 回路装置
WO2021181468A1 (ja) 半導体モジュール
JP2021044312A (ja) パワーモジュール
JP7548743B2 (ja) 半導体装置
JP2008187145A (ja) 回路装置
JP2021044311A (ja) パワーモジュール
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法
WO2021191946A1 (ja) パワーモジュール
WO2020202972A1 (ja) モジュールおよびその製造方法
WO2021192245A1 (ja) 高放熱モジュール構造
JP2021052142A (ja) 半導体モジュールおよびその製造方法
JP2021052055A (ja) 部品モジュールおよびその製造方法
JP2022090280A (ja) 半導体装置
CN116417429A (zh) 半导体装置
JP2018006409A (ja) 回路基板および電子装置
JP2005039306A (ja) 半導体装置およびその製造方法
JP2004281699A (ja) 半導体装置