JP2021052055A - 部品モジュールおよびその製造方法 - Google Patents

部品モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2021052055A
JP2021052055A JP2019172980A JP2019172980A JP2021052055A JP 2021052055 A JP2021052055 A JP 2021052055A JP 2019172980 A JP2019172980 A JP 2019172980A JP 2019172980 A JP2019172980 A JP 2019172980A JP 2021052055 A JP2021052055 A JP 2021052055A
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
layer
metal layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019172980A
Other languages
English (en)
Inventor
貴史 布川
Takashi Fukawa
貴史 布川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019172980A priority Critical patent/JP2021052055A/ja
Publication of JP2021052055A publication Critical patent/JP2021052055A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】簡単に小型化すること。【解決手段】第1絶縁層と、前記第1絶縁層の上面に接合され下面に複数の電極を有する第1電子部品と、前記第1絶縁層の下面に設けられ、前記第1絶縁層を貫通する第1貫通孔を介し前記複数の電極に電気的に接続された第1金属層と、を備えるサブモジュールと、上面に前記サブモジュールが接合された第2絶縁層と、前記第1絶縁層を介さず前記第2絶縁層の上面に接合された第2電子部品と、前記サブモジュールおよび前記第2電子部品と前記第2絶縁層とを接合する接着剤と、前記第2絶縁層の下面に設けられ、前記第2絶縁層および前記接着剤を貫通する第2貫通孔を介し前記第1金属層および前記第2電子部品に電気的に接続された第2金属層と、を備える部品モジュール。【選択図】図4

Description

本発明は、部品モジュールおよびその製造方法に関し、例えば複数の電子部品を搭載する部品モジュールおよびその製造方法に関する。
パワー半導体素子を搭載する部品モジュールにおいて、絶縁層の上面に電子部品を、接着剤を用いて接合し、絶縁層および接着剤を貫通する貫通孔を介し絶縁層の下面から電子部品に接続する配線を設けることが知られている(例えば特許文献1、2)。
特開2013−42135号公報 特開2014−27272号公報
絶縁層に複数の電子部品を搭載する場合、一層の絶縁層および一層の金属層を用い部品モジュールを形成すると、部品モジュールが大型化する。複数の絶縁層および複数の金属層を交互に積層すると、再配線が可能となり部品モジュールを小型化できる。しかしながら、接着剤を用い複数の絶縁層を積層すると様々な問題が生じる。
本発明は、上記課題に鑑みなされたものであり、小型化可能でかつ絶縁層の積層数を少なくすることを目的とする。
本発明は、第1絶縁層と、前記第1絶縁層の上面に接合され下面に複数の電極を有する第1電子部品と、前記第1絶縁層の下面に設けられ、前記第1絶縁層を貫通する第1貫通孔を介し前記複数の電極に電気的に接続された第1金属層と、を備えるサブモジュールと、上面に前記サブモジュールが接合された第2絶縁層と、前記第1絶縁層を介さず前記第2絶縁層の上面に接合された第2電子部品と、前記サブモジュールおよび前記第2電子部品と前記第2絶縁層とを接合する接着剤と、前記第2絶縁層の下面に設けられ、前記第2絶縁層および前記接着剤を貫通する第2貫通孔を介し前記第1金属層および前記第2電子部品に電気的に接続された第2金属層と、を備える部品モジュールである。
上記構成において、前記第1金属層は、前記複数の電極のうち少なくとも2つの電極に接続され、前記第2金属層は、前記第1金属層と前記第2電子部品を接続する構成とすることができる。
上記構成において、前記接着剤は、前記サブモジュールと前記第2絶縁層とを接合する第1接着剤と、前記第2電子部品と前記第2絶縁層とを接合し、前記第1接着剤より薄い第2接着剤と、を含む構成とすることができる。
上記構成において、前記第1金属層は前記第2金属層より厚い構成とすることができる。
上記構成において、前記サブモジュールは、前記第1電子部品の上面に接合され、前記第2電子部品の少なくとも一部の上方に設けられた放熱部材を備える構成とすることができる。
上記構成において、前記第2電子部品は前記第1電子部品より厚い構成とすることができる。
上記構成において、前記サブモジュールは、前記第1電子部品と前記第1絶縁層とを接合する第3接着剤を備える構成とすることができる。
本発明は、第1絶縁層の上面に接合され下面に複数の電極を有する第1電子部品と、前記第1絶縁層の下面に設けられ、前記第1絶縁層を貫通する第1貫通孔を介し前記複数の電極に電気的に接続された第1金属層と、を備えるサブモジュールを準備する工程と、第2絶縁層の上面に、第1接着剤を介し前記サブモジュールを接合し、第2接着剤を介し第2電子部品を接続する工程と、前記第2絶縁層の下面に、前記第2絶縁層を貫通する第2貫通孔を介し前記第1金属層および前記第2電子部品に電気的に接続される第2金属層を形成する工程と、を含む部品モジュールの製造方法である。
本発明によれば、小型化可能でかつ絶縁層の積層数を少なくすることができる。
図1は、実施例1におけるサブモジュールの断面図である。 図2(a)から図2(c)は、実施例1におけるサブモジュールの平面図である。 図3(a)から図3(e)は、実施例1におけるサブモジュールの製造方法を示す断面図である。 図4は、実施例1に係る部品モジュールの断面図である。 図5は、実施例1に係る部品モジュールの平面図である。 図6は、実施例1に係る部品モジュールの平面図である。 図7(a)から図7(d)は、実施例1における部品モジュールの製造方法を示す断面図(その1)である。 図8(a)および図8(b)は、実施例1における部品モジュールの製造方法を示す断面図(その2)である。 図9(a)および図9(b)は、実施例1に係る部品モジュールの製造方法の別の例を示す断面図である。 図10は、比較例1に係る部品モジュールの断面図である。 図11は、比較例1に係る部品モジュールの製造方法を示す断面図である。 図12は、実施例1の変形例1に係る部品モジュールの平面図である。 図13(a)および図13(b)は、それぞれ実施例1の変形例2および3に係る部品モジュールの断面図である。
以下、図面を参照し本発明の実施例について説明する。
[サブモジュール]
図1は、実施例1におけるサブモジュールの断面図である。図1に示すように、サブモジュール28では、絶縁層10上に接着剤12が塗布されている。絶縁層10は、例えばポリイミド層等の樹脂層であり可撓性を有する。接着剤12は例えばエポキシ樹脂等の樹脂接着剤である。絶縁層10の厚さは例えば25μmであり、例えば7.5μmから125μmの厚さである。接着剤12の厚さは例えば15μmであり、例えば5μmから50μmである。接着剤12は例えば絶縁層10より薄い。
絶縁層10(第1絶縁層)の上面に接着剤12(第3接着剤)を介し電子部品20(第1電子部品)が接合されている。電子部品20には、その下面に電極22が設けられている。電子部品20は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのFET等のトランジスタである。トランジスタには、Si、GaNまたはSiC等の半導体材料が用いられる。電子部品20は、例えばベアチップまたはベアチップが封止実装されたパッケージである。ベアチップが実装されたパッケージは、WLP(Wafer Level Package)またはSIP(Single Inline Package)等のパッケージである。実施例1では、電子部品20はベアチップトランジスタであり、この電子部品20の厚さは例えば265μmであり、例えば100μmから500μmである。電極22は、例えばソース電極、ゲート電極およびドレイン電極であり、Cu(銅)、Au(金)、Ag(銀)、Al(アルミニウム)等を主材料とする金属層である。
絶縁層10の下面に金属層14(第1金属層)が設けられている。金属層14は、絶縁層10および接着剤12を貫通する貫通孔16(第1貫通孔)を介し電極22に電気的に接続する。金属層14は、例えば銅を主材料とする。金属層14の厚さは例えば100μmであり、例えば10μmから125μmであり、貫通孔16が埋め込まれる厚さである。貫通孔16の大きさは、例えば直径が30μmから500μmである。
電子部品20の上面に放熱部材26が接合されている。接合層24は電子部品20と放熱部材26とを接合する。放熱部材26は、例えば銅またはアルミニウムを主材料とする金属層、または、酸化アルミニウムまたは窒化アルミニウムを主材料とする焼結セラミックスである。放熱部材26の厚さは例えば1mmであり、例えば0.5mmから2mmである。接合層24は、樹脂ペーストに銅または銀等の金属粒子が含まれる、いわゆる導電性ペーストを焼結させた金属層である。接合層24は半田等のロウ材でもよい。接合層24の厚さは焼成後で例えば20μmであり例えば5μmから50μmである。
絶縁層10上に電子部品20を封止するように樹脂層18が設けられている。放熱部材26の上面は樹脂層18の上面から露出する。樹脂層18は例えばエポキシ樹脂等の熱硬化型樹脂または熱可塑形樹脂である。樹脂層18は無機フィラーを含んでもよい。サブモジュール28の高さは例えば1.425mmである。
図2(a)から図2(c)は、実施例1におけるサブモジュールの平面図である。図2(a)は、主に電子部品20および放熱部材26を示す平面図、図2(b)は、主に貫通孔16a〜16c、電子部品20および電極22a〜22cを示す平面図、図2(c)は、主に金属層14a〜14c、貫通孔16a〜16cおよび電子部品20を示す平面図である。図1は、図2(a)から図2(c)のA−A断面に相当する模式図である。絶縁層10と樹脂層18とはほぼ同じ大きさである。
図2(a)に示すように、放熱部材26は電子部品20より大きい。図2(b)に示すように、電子部品20の下面には、電極22として電極22a、複数の電極22bおよび複数の電極22cが設けられている。電極22a、22bおよび22cは、例えばそれぞれゲート電極GE、ソース電極SEおよびドレイン電極DEである。電極22bと22cとは交互に設けられている。各電極22a〜22cにそれぞれ貫通孔16a〜16cが設けられている。
図2(c)に示すように、絶縁層10の下面には金属層14として金属層14a〜14cが設けられている。金属層14aは貫通孔16aを介し電極22a(ゲート電極GE)(図2(b)参照)に接続されている。金属層14bは複数の貫通孔16bを介し複数の電極22b(ソース電極SE)(図2(b)参照)に接続されている。金属層14cは複数の貫通孔16cを介し複数の電極22c(ドレイン電極DE)(図2(b)参照)に接続されている。金属層14a、14bおよび14cは、例えばゲート端子GT、ソース端子STおよびドレイン端子DTとして機能する。
絶縁層10の大きさは例えば3.7mm×2.8mmであり、電子部品20の大きさは例えば3mm×2mmである。金属層14aの大きさは例えば0.75mm×0.75mm、金属層14bの大きさは例えば2.7mm×0.75mm、金属層14cの大きさは例えば3.5mm×0.75mmである。
サブモジュール28では、単一の金属層14bは複数の電極22bを共通に接続し、単一の金属層14cは複数の電極22cを共通に接続する。このように、金属層14は、電子部品20の下面に設けられた複数の電極22の再配線層(共通接続電極)として機能する。
[サブモジュールの製造方法]
図3(a)から図3(e)は、実施例1におけるサブモジュールの製造方法を示す断面図である。
図3(a)に示すように、絶縁層10上に接着剤12を塗布する。接着剤12の塗布には、例えばスピンコート法、スプレコート法、インクジェット法またはスクリーン印刷法を用いる。予め接着剤12が形成された絶縁層10を用意してもよい。
図3(b)に示すように、接着剤12上に電子部品20を配置する。熱処理することにより、接着剤12を硬化させ電子部品20と絶縁層10とを接合させる。熱処理は例えば100℃から300℃の温度で実施する。
図3(c)に示すように、絶縁層10および接着剤12を貫通する貫通孔16を形成する。貫通孔16は、例えばレーザ光を照射することにより形成する。これにより、電極22の下面が貫通孔16から露出する。なお、図3(a)の後で、電子部品20を絶縁層10上に接合する前に絶縁層10に貫通孔16を形成してもよい。
図3(d)に示すように、絶縁層10の下面および貫通孔16の内面に金属層14を形成する。金属層14の形成は例えば以下の方法により行う。絶縁層10の下面および貫通孔16の内面にシード層を形成する。シード層は、例えばスパッタリング法または無電解めっき法を用い形成する。シード層の下面に電解めっき法を用いめっき層を形成する。シード層およびめっき層により金属層14が形成される。
図3(e)に示すように、電子部品20の上面と放熱部材26の下面とを接合層24を介し接触させる。例えば150℃以上300℃以下の温度で熱処理することで、接合層24を焼成する。これにより、電子部品20と放熱部材26とが接合される。その後、絶縁層10上の電子部品20および放熱部材26を樹脂層18により封止する。これにより、サブモジュール28が製造される。
[部品モジュール]
図4は、実施例1に係る部品モジュールの断面図である。図4に示すように、電子部品40a、40b(第2電子部品)およびサブモジュール28は、絶縁層30(第2絶縁層)の上面にそれぞれ接着剤32a、32b(第1接着剤)および接着剤32c(第2接着剤)を介し接合されている。絶縁層30は、例えばポリイミド層等の樹脂層であり可撓性を有する。接着剤32a〜32cは例えばエポキシ樹脂等の樹脂接着剤である。絶縁層30の厚さは例えば25μmであり、例えば7.5μmから125μmの厚さである。接着剤32a〜32cの厚さは例えば10μmであり、例えば5μmから50μmである。接着剤32cは例えば接着剤32aおよび32bより厚い。実施例1では、接着剤32cと接着剤32aおよび32bとの厚みが異なるため、接着剤32a〜32cを部分塗布としている。接着剤が絶縁層30の全体に塗布されている場合、接着剤と絶縁層30との線膨張係数の差により絶縁層30が反ることがある。実施例1では、接着剤32a〜32cを部分塗布することにより、絶縁層30の反りを抑制できる。
電子部品40aは、例えば集積回路であり、電子部品20のコントローラである。電子部品40aの下面には電極42aが設けられている。電子部品40bは例えばチップ抵抗、チップコンデンサおよびチップインダクタ等のディスクリート部品である。電子部品40bには外部電極42である電極42bが設けられている。
絶縁層30の下面に金属層34(第2金属層)が設けられている。金属層34は、絶縁層30および接着剤32a〜32cを貫通する貫通孔36(第2貫通孔)を介し電極42a、42bおよび金属層14に電気的に接続する。金属層34は、例えば銅を主材料とする。金属層14の厚さは例えば50μmであり、例えば10μmから125μmである。貫通孔36の大きさは、例えば30μmから500μmである。
絶縁層30の下面に樹脂層35が設けられている。樹脂層35は例えばエポキシ樹脂でありソルダーレジストである。樹脂層35に設けられた開口から金属層34の下面が露出する。露出した金属層34は外部と接続するための端子として機能する。樹脂層35の厚さは例えば60μmである。また、電子部品40aおよび/または40bは絶縁層30上に半田実装されていてもよい。例えば、絶縁層30上に電極パッドを形成し、この電極パットの上に電子部品40aおよび/または電子部品40bが半田によって接続されてもよい。電極パッドは貫通孔36を介し金属層34に接続される。
絶縁層30上に電子部品40a、40bおよびサブモジュール28を封止するように樹脂層38が設けられている。放熱部材26の上面は樹脂層38の上面から露出する。樹脂層38は例えばエポキシ樹脂等の熱硬化型樹脂または熱可塑形樹脂である。樹脂層38は無機フィラーを含んでもよい。部品モジュールの高さは例えば1.6mmである。
図5および図6は、実施例1に係る部品モジュールの平面図である。図5は、主に電子部品40a、40bおよびサブモジュール28aおよび28bを示す平面図、図6は、主に金属層34および貫通孔36を示す平面図であり、絶縁層10、金属層14、電子部品40a、40b、電極42aおよび42bを点線で図示している。
図5に示すように、絶縁層30上に電子部品40a、40bおよびサブモジュール28aおよび28bが搭載されている。サブモジュール28aおよび28bは図1から図2(c)において説明したサブモジュール28である。サブモジュール28aおよび28bにはそれぞれ電子部品20が搭載されている。電子部品20は例えばパワートランジスタである。サブモジュール28aおよび28bにそれぞれ放熱部材26が設けられている。部品モジュールの上面には2個の放熱部材26が露出する。
図6に示すように、絶縁層30の下面に金属層34として金属層34a〜34e、絶縁層30を貫通する貫通孔36として貫通孔36a〜36fが設けられている。金属層34aは貫通孔36aを介しサブモジュール28aの金属層14a(ゲート端子GTa)に接続されている。金属層34bは、貫通孔36bを介しサブモジュール28aの金属層14b(ソース端子STa)に接続され、貫通孔36fを介しサブモジュール28bの金属層14c(ドレイン端子DTb)に接続されている。金属層34cは貫通孔36cを介しサブモジュール28aの金属層14c(ドレイン端子DTa)に接続されている。金属層34dは貫通孔36dを介しサブモジュール28bの金属層14a(ゲート端子GTb)に接続されている。金属層34eは貫通孔36eを介しサブモジュール28bの金属層14b(ソース端子STb)に接続されている。
金属層34aおよび34dは電子部品40bである抵抗を介し電子部品40aに接続されている。その他の金属層34は、貫通孔36を介し電子部品40aの電極42aおよび電子部品40bの電極42bに接続されている。以上により、サブモジュール28aおよび28bに搭載された2つのトランジスタが金属層34cと34eとの間に直列に接続される。2つのトランジスタのゲート端子GTaおよびGTbは抵抗を介しコントローラである電子部品40aに接続される。部品モジュールの大きさは例えば8mm×7mmである。
[部品モジュールの製造方法]
図7(a)から図8(b)は、実施例1における部品モジュールの製造方法を示す断面図である。
図7(a)に示すように、絶縁層30上に接着剤32aおよび32bを塗布する。接着剤32aおよび32bは、例えばスピンコート法、スプレコート法、ディスペンス法、インクジェット法またはスクリーン印刷法を用いる。接着剤32aおよび32bは、複数の電子部品40aおよび40b毎に設けられ、互いに離れていてもよい。接着剤32aおよび32bは、複数の電子部品40aおよび40bの少なくとも一部の電子部品に共通に設けられていてもよい。
図7(b)に示すように、接着剤32aおよび32b上に電子部品40aおよび40bを配置する。
図7(c)に示すように、サブモジュール28の下面に接着剤32cを形成する。例えばフィルム状の接着剤32cをサブモジュール28の下面に貼り付ける。サブモジュール28を矢印58のように絶縁層30の上面に配置する。熱処理することにより、接着剤32a〜32cを硬化させ電子部品40a、40bおよびサブモジュール28と絶縁層30とを接合させる。熱処理は例えば150℃から300℃の温度で実施する。
図7(d)に示すように、絶縁層30および接着剤32a〜32cを貫通する貫通孔36を形成する。貫通孔36は、例えばレーザ光を照射することにより形成する。これにより、電極42a、42bおよび金属層14の下面が貫通孔36から露出する。例えば、貫通孔36はサブモジュール28に形成された貫通孔16から真下に真っすぐ繋がる直鋲貫通孔として形成される。これにより、電子部品20において発生した熱は貫通孔16および36を介し最短距離で金属層34に伝導するため、放熱性が向上する。
図8(a)に示すように、絶縁層30の下面および貫通孔36の内面に金属層34を形成する。金属層34の形成方法は金属層14の形成方法と同じである。
図8(b)に示すように、絶縁層30の下面に、金属層34を覆い、金属層34の下面の一部を露出する開口を有するソルダーレジストである樹脂層35を形成する。その後、絶縁層30上の電子部品40a、40bおよびサブモジュール28を樹脂層38により封止する。これにより、部品モジュールが製造される。
図9(a)および図9(b)は、実施例1に係る部品モジュールの製造方法の別の例を示す断面図である。図9(a)に示すように、絶縁層30上に接着剤32a〜32cを形成する。例えば、薄い接着剤を形成した後、厚い接着剤を形成する。例えば、インクジェット法またはディスペンス法を用いれば、局所的に接着剤を塗布することができる。これにより、薄い接着剤32aおよび32bと厚い接着剤32cを形成する。
図9(b)に示すように、接着剤32a〜32c上にそれぞれ電子部品40a,40bおよびサブモジュール28を配置する。熱処理することにより、接着剤32a〜32cを硬化させ電子部品40a、40bおよびサブモジュール28と絶縁層30とを接合させる。熱処理は例えば100℃から300℃の温度で実施する。その後、図7(d)から図8(b)の工程を実施する。これにより、部品モジュールが製造される。
[比較例1]
1層の配線層を用い電子部品20の電極22a〜22cの再配線を行わない場合、部品モジュールが大型化する。そこで、積層された2層の配線を用いることにより部品モジュールが小型化できる。比較例1は積層された2層の配線を用いる部品モジュールの例である。
図10は、比較例1に係る部品モジュールの断面図である。図10に示すように、電子部品40a、40bおよび20は、絶縁層10上に接着剤12を介し接合されている。金属層14は、絶縁層10および接着剤12を貫通する貫通孔16を介し電極22、42aおよび42bに接続されている。絶縁層30は絶縁層10の下面に接着剤32を介し接合されている。金属層34は、絶縁層30および接着剤32を貫通する貫通孔36を介し金属層14に接続されている。絶縁層30の下面に金属層34の下面の一部が露出する開口を有する樹脂層35が設けられている。絶縁層10上に電子部品40a、40bおよび20を封止する樹脂層38が設けられている。放熱部材26は電子部品20の上面に接合層24を介し接合されている。放熱部材26の上面は樹脂層38から露出する。
比較例1では、金属層14を用い電極22の再配線を行うことができる。これにより部品モジュールを小型化できる。また、金属層14および34と配線が2層となっているため、電子部品20において発生した熱を熱容量の大きな金属層14および34に放出しやすい。しかし、複数の絶縁層10および30を、接着剤32を用い接合しようとすると様々な問題が生じる。以下問題の一例を説明する。
図11は、比較例1に係る部品モジュールの製造方法を示す断面図である。図11は、絶縁層10と30とを接着剤32を介し接合する工程を示している。プレス部50の上面にスポンジ54を配置する。スポンジ54は例えばフッ素ゴムである。スポンジ54上に電子部品40a、40bおよび20が搭載されかつ金属層14が設けられた絶縁層10を配置する。絶縁層10上に接着剤32を塗布する。プレス部52の下面に絶縁層30を配置する。
プレス部50および52を加熱し、プレス部50と52とを互いに近づくように押圧する。これにより、接着剤32により絶縁層10と30とが接合される。しかし、加熱により絶縁層10が膨張すると、可撓性を有する絶縁層10が撓んでしまう。この状態で絶縁層30を絶縁層10に接合すると絶縁層10および30の平坦性が劣化する。このように、接着剤32を用い絶縁層10と30を積層するためには様々な問題がある。
また、トランジスタである電子部品20、チップコンデンサである電子部品40b、および駆動ICである電子部品40aは、互いにその厚みが異なる。このため、プレス部50と電子部品20、40aおよび40bとの間にギャップが発生し、プレス部50は、正しく押圧できない。また電極として機能する金属層14は厚い。特に金属層14がトランジスタの電極として機能する場合、金属層14は厚くなり、金属層14の間隔が広くなる。このため、接着剤32表面は、波打つこととなる。これにより、絶縁層30と接着剤32とが押圧される際に、絶縁層30と接着剤32との間に気泡がトラップされることがある。
実施例1によれば、サブモジュール28の金属層14(第1金属層)は、複数の電極22を再配線する。このように、金属層14が再配線層として機能することで部品モジュールを小型化できる。また、電子部品40aおよび40b(第2電子部品)は絶縁層10(第1絶縁層)を介さずに絶縁層30(第2絶縁層)の上面に接合される。これにより、絶縁層10と30とを接着剤を用い接合することにより生じる様々な問題が生じ難くなる。例えば、図11のような絶縁層10および30の撓みが抑制できる。このように、小型化可能でかつ絶縁層の積層数を少なくすることが可能となる。
特に、図7(c)のように、電子部品20は、サブモジュール28内に樹脂封止されて用意されている。このため、サブモジュール28を絶縁層30に搭載する際に電子部品20、40aおよび40bは、絶縁層30に個別に搭載できる。さらに、サブモジュール28の金属層14側は、接着剤32cも含め、平坦で気泡がない。このため、接着剤32cを、サブモジュール28と絶縁層30に隙間なく当接できる。よって、接着剤32c内に気泡もなくサブモジュール28を絶縁層30に接着できる。
図10の比較例1では、絶縁層10および30を2層とし、金属層14および34を2層とすることで小型化が可能である。しかし、絶縁層30全体を一度に押圧するとなると、どうしても電子部品20、40aおよび40bの厚さの違いから絶縁層30と接着剤32との間に気泡が形成される等の問題が生じる。
実施例1では、サブモジュール28を用意することで、絶縁層30は1層で済み、絶縁層30全体を一度に押圧することがない。このため、接着剤32の表面の波打ちによる気泡の形成を抑制できる。
金属層14による再配線の例を説明する。図2(b)および図2(c)のように、金属層14b(単一の第1金属層)が複数の電極22のうち少なくとも2つの電極22bに接続される。また、金属層14cが複数の電極22のうち少なくとも2つの電極22cに接続される。図6のように、サブモジュール28aの金属層14bは金属層34b(単一の第2金属層)を介し電子部品40aと接続され、サブモジュール28bの金属層14bは金属層34eを介し電子部品40aと接続される。このように、金属層14bは複数の電極22bの再配線として機能する。同様に、金属層14cは複数の電極22cの再配線として機能する。
比較例1では、図10のように絶縁層10下に金属層14が設けられているため、接着剤32が厚くなる。接着剤32が厚くなると、接着剤32が硬化するときの収縮により、絶縁層10および30とが反る。
実施例1では、図4のように、電子部品40aおよび40bと絶縁層30とを接合する接着剤32aおよび32b(第2接着剤)は、サブモジュール28と絶縁層30とを接合する接着剤32c(第1接着剤)より薄い。よって、接着剤32a〜32cの収縮による絶縁層30の反りを抑制できる。また、接着剤32a〜32cを互いに離間させることにより、絶縁層30の反りをより抑制できる。
比較例1では、図10のように金属層14を厚くすることで、電子部品20の放熱性を向上できる。しかしながら、電子部品40aおよび40bに接続する金属層14が厚くなる。これにより、電子部品40aおよび40bに接続する金属層14の間隔および幅は広くなり、大型化する。また、金属層14が厚くなると接着剤32が厚くなり、接着剤32の収縮に起因する絶縁層10および30の反りが大きくなる。金属層14を薄くすると、電子部品40aおよび40bに接続する金属層14の間隔および幅を狭くでき、小型化できる。また、接着剤32を薄くでき、接着剤32の収縮に起因する絶縁層10および30の反りを小さくできる。しかし、電子部品20の放熱性が悪くなる。
実施例1では、金属層14(第1金属層)を金属層34(第2金属層)より厚くできる。金属層14が厚いため電子部品20からの放熱性を向上できる。金属層34が薄いため、電子部品40aおよび40bに接続する金属層34の間隔および幅を狭くでき、小型化できる。金属層14の厚さは金属層34の厚さの1.5倍以上が好ましい。金属層14は金属層34より薄くてもよい。
[実施例1の変形例1]
図12は、実施例1の変形例1に係る部品モジュールの平面図であり、主に電子部品40a、40bおよびサブモジュール28を示す。図12に示すように、サブモジュール28では、絶縁層10上に2つの電子部品20が搭載され、2つの電子部品20上に1つの放熱部材26が接合されている。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例1のように、サブモジュールは複数の電子部品20を搭載していてもよい。
[実施例1の変形例2]
図13(a)は、実施例1の変形例2に係る部品モジュールの断面図である。図13(a)に示すように、サブモジュール28の放熱部材26は絶縁層10より大きい。放熱部材26は電子部品40aおよび40bの上方に設けられている。放熱部材26を大きくすることで、放熱性を向上できる。その他の構成は実施例1と同じであり説明を省略する。
実施例1の変形例2によれば、放熱部材26は、電子部品20の上面に接合され、電子部品40aおよび40bの少なくとも一部の上方に設けられている。これにより、放熱部材26を大きくできるため電子部品20において発生した熱の放熱性を向上できる。
電子部品40bが電子部品20より厚い場合、比較例1のように電子部品40bと20を絶縁層10上に接合すると、放熱部材26を電子部品40bの上方に設けることが難しい。実施例1の変形例2では、電子部品20をサブモジュール28の絶縁層10上に接合し、電子部品40bを絶縁層30上に接合する。これにより、電子部品40bの上方に放熱部材26を設けることができる。
[実施例1の変形例3]
図13(b)は、実施例1の変形例3に係る部品モジュールの断面図である。図13(b)に示すように、サブモジュール28の絶縁層10上に電子部品20および40bが接合されている。その他の構成は実施例1と同じであり説明を省略する。
実施例1の変形例3のように、パワートランジスタ等の電子部品20以外の電子部品40aおよび40bの一部の1または複数の電子部品40bがサブモジュール28に搭載されていてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、30 絶縁層
12、32、32a〜32c 接着剤
14、14a〜14c、34、34a〜34d 金属層
16、16a〜16c、36、36a〜36f 貫通孔
18、35、38 樹脂層
20、40a、40b 電子部品
22、22a〜22c、42a、42b 電極
24 接合層
26 放熱部材
28、28a、28b サブモジュール

Claims (8)

  1. 第1絶縁層と、
    前記第1絶縁層の上面に接合され下面に複数の電極を有する第1電子部品と、
    前記第1絶縁層の下面に設けられ、前記第1絶縁層を貫通する第1貫通孔を介し前記複数の電極に電気的に接続された第1金属層と、
    を備えるサブモジュールと、
    上面に前記サブモジュールが接合された第2絶縁層と、
    前記第1絶縁層を介さず前記第2絶縁層の上面に接合された第2電子部品と、
    前記サブモジュールおよび前記第2電子部品と前記第2絶縁層とを接合する接着剤と、
    前記第2絶縁層の下面に設けられ、前記第2絶縁層および前記接着剤を貫通する第2貫通孔を介し前記第1金属層および前記第2電子部品に電気的に接続された第2金属層と、
    を備える部品モジュール。
  2. 前記第1金属層は、前記複数の電極のうち少なくとも2つの電極に接続され、
    前記第2金属層は、前記第1金属層と前記第2電子部品を接続する請求項1に記載の部品モジュール。
  3. 前記接着剤は、前記サブモジュールと前記第2絶縁層とを接合する第1接着剤と、前記第2電子部品と前記第2絶縁層とを接合し、前記第1接着剤より薄い第2接着剤と、を含む請求項1または2に記載の部品モジュール。
  4. 前記第1金属層は前記第2金属層より厚い請求項3に記載の部品モジュール。
  5. 前記サブモジュールは、前記第1電子部品の上面に接合され、前記第2電子部品の少なくとも一部の上方に設けられた放熱部材を備える請求項1から4のいずれか一項に記載の部品モジュール。
  6. 前記第2電子部品は前記第1電子部品より厚い請求項5に記載の部品モジュール。
  7. 前記サブモジュールは、前記第1電子部品と前記第1絶縁層とを接合する第3接着剤を備える請求項1から6のいずれか一項に記載の部品モジュール。
  8. 第1絶縁層の上面に接合され下面に複数の電極を有する第1電子部品と、前記第1絶縁層の下面に設けられ、前記第1絶縁層を貫通する第1貫通孔を介し前記複数の電極に電気的に接続された第1金属層と、を備えるサブモジュールを準備する工程と、
    第2絶縁層の上面に、第1接着剤を介し前記サブモジュールを接合し、第2接着剤を介し第2電子部品を接続する工程と、
    前記第2絶縁層の下面に、前記第2絶縁層を貫通する第2貫通孔を介し前記第1金属層および前記第2電子部品に電気的に接続される第2金属層を形成する工程と、
    を含む部品モジュールの製造方法。
JP2019172980A 2019-09-24 2019-09-24 部品モジュールおよびその製造方法 Pending JP2021052055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019172980A JP2021052055A (ja) 2019-09-24 2019-09-24 部品モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019172980A JP2021052055A (ja) 2019-09-24 2019-09-24 部品モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2021052055A true JP2021052055A (ja) 2021-04-01

Family

ID=75156453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019172980A Pending JP2021052055A (ja) 2019-09-24 2019-09-24 部品モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2021052055A (ja)

Similar Documents

Publication Publication Date Title
US9130065B2 (en) Power module having stacked flip-chip and method for fabricating the power module
CN104051377B (zh) 功率覆盖结构及其制作方法
JP6384868B2 (ja) システムインパッケージ及びその製造方法
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8125080B2 (en) Semiconductor power module packages with simplified structure and methods of fabricating the same
US9070568B2 (en) Chip package with embedded passive component
US20220375833A1 (en) Substrate structures and methods of manufacture
KR20060046168A (ko) 반도체 장치 및 그 제조 방법
JP2020155640A (ja) モジュールおよびその製造方法
JP2021052055A (ja) 部品モジュールおよびその製造方法
KR101418399B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법
WO2021181468A1 (ja) 半導体モジュール
JP2020077857A (ja) モジュールおよびその製造方法
JP2022020941A (ja) 半導体装置
WO2021161498A1 (ja) 部品モジュール
WO2021161449A1 (ja) 部品モジュールおよびその製造方法
WO2021117191A1 (ja) 部品モジュールおよびその製造方法
WO2020202972A1 (ja) モジュールおよびその製造方法
WO2021192172A1 (ja) パワーモジュールおよびその製造方法
US20240222256A1 (en) Electronic apparatus
JP2004335970A (ja) 複合電子部品
JP2021052142A (ja) 半導体モジュールおよびその製造方法
JP2021044312A (ja) パワーモジュール
JP2021044311A (ja) パワーモジュール
JP2024063837A (ja) 半導体装置