JP2004335970A - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP2004335970A JP2004335970A JP2003133412A JP2003133412A JP2004335970A JP 2004335970 A JP2004335970 A JP 2004335970A JP 2003133412 A JP2003133412 A JP 2003133412A JP 2003133412 A JP2003133412 A JP 2003133412A JP 2004335970 A JP2004335970 A JP 2004335970A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- composite electronic
- electronic component
- insulating resin
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
Abstract
【課題】半導体素子、受動素子などの複数の部品を複合化すると同時に占有面積の狭い複合電子部品を得ること。
【解決手段】本発明の第１実施形態の複合電子部品１０Ａは、半導体素子用電極２と受動素子用電極４ａ、４ｂとが形成されている配線基板１の電極４ａ、４ｂに接続され、第１の電気絶縁樹脂９Ａで全体を封止された前記受動素子Ｐａ、Ｐｂの上方の前記第１の電気絶縁樹脂９Ａの上面に接着材６で半導体素子Ｓが接着、固定され、その半導体素子Ｓの複数の外部導出用電極Ｄがそれぞれに対応する電極２にワイヤー７でワイヤボンディングされていて、その半導体素子Ｓを含む全体が第２の電気絶縁樹脂９Ｂ或いはキャップ（不図示）で封止されて構成されている。
【選択図】 図１
【解決手段】本発明の第１実施形態の複合電子部品１０Ａは、半導体素子用電極２と受動素子用電極４ａ、４ｂとが形成されている配線基板１の電極４ａ、４ｂに接続され、第１の電気絶縁樹脂９Ａで全体を封止された前記受動素子Ｐａ、Ｐｂの上方の前記第１の電気絶縁樹脂９Ａの上面に接着材６で半導体素子Ｓが接着、固定され、その半導体素子Ｓの複数の外部導出用電極Ｄがそれぞれに対応する電極２にワイヤー７でワイヤボンディングされていて、その半導体素子Ｓを含む全体が第２の電気絶縁樹脂９Ｂ或いはキャップ（不図示）で封止されて構成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を含む抵抗、コンデンサ、コイルなどの受動素子との複合電子部品に関するものである。
【０００２】
【従来の技術】
先ず、従来の技術の複合電子部品の構造、構成を図６を用いて説明する。図６に断面側面図で示したように、従来技術の複合電子部品１０Ｄは、集積回路が形成され、電極パッド或いはその上面に形成されている電極バンプのような外部導出用電極Ｄが所定の配列で露出、形成されている半導体素子Ｓと、抵抗、コンデンサ、コイルなどの受動素子Ｐａ、Ｐｂとが一枚の同一配線基板１上の所定の位置に二次元的に配設されて固定され、封止樹脂９で封止されている構造の電子部品である。
【０００３】
配線基板１の表面には複数の半導体素子用電極２以下、単に「電極２」と記すとダイパッド３、複数の受動素子用電極４ａ、４ｂ以下、単に「電極４ａ、４ｂ」と記すとが、そして配線基板１の裏面には複数の外部接続用電極５が印刷配線技術などの手法で形成されている。
【０００４】
半導体素子Ｓはこの配線基板１のダイパッド３に導電性ペースト、或いは非導電性ペーストなどの接着材６で接着、固定されており、その複数の電極パッドである外部導出用電極Ｄがそれぞれの電極２に金、アルミなどのワイヤー７でワイヤボンディングされている。複数の、図示の例では２個の受動素子Ｐａ、Ｐｂは半田、導電性ペーストなどの導電性接着材８を介して電極４ａ、４ｂにそれぞれ接着、固定されている。
【０００５】
【発明が解決しようとする課題】
しかし、この従来の複合電子部品１０Ｄは、配線基板１への半導体素子Ｓ及び受動素子Ｐａ、Ｐｂが基本的に２次元的に配設されているために、複合電子部品１０Ｄには半導体素子Ｓの搭載面積と受動素子Ｐａ、Ｐｂの搭載面積とがそれぞれ必要となり、全体として複合電子部品１０Ｄの面積が広くなるという課題がある。
【０００６】
本発明はこのような課題を解決しようとするものであって、半導体素子、受動素子などの複数の部品を複合化すると同時に占有面積の狭い複合電子部品を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項１に記載の本発明の複合電子部品では、半導体素子用電極と受動素子用電極とが形成されている配線基板の前記受動素子用電極に接続され、電気絶縁樹脂で全体を封止された前記受動素子上方の前記電気絶縁樹脂の上面に接着材で前記半導体素子が接着、固定され、前記半導体素子が前記半導体素子用電極にワイヤボンディングされていて、該半導体素子及び前記受動素子全体が電気絶縁樹脂或いはキャップで封止されていることを特徴とする。
【０００８】
また、請求項２に記載の本発明の複合電子部品では、半導体素子用電極と受動素子用電極が形成されている配線基板の前記半導体素子用電極に接続され、電気絶縁樹脂で全体を封止された前記半導体素子上方の前記電気絶縁樹脂の上面に接着材で前記受動素子が接着、固定され、前記受動素子が前記受動素子用電極にワイヤボンディングされていて、前記半導体素子及び前記受動素子全体が電気絶縁樹脂或いはキャップで封止されていることを特徴とする。この複合電子部品の場合、前記半導体素子を前記配線基板の半導体素子用電極にフリップチップボンディングしてもよく、また、前記配線基板の半導体素子用電極にワイヤボンディングしてもよい。
【０００９】
従って、本発明の何れの複合電子部品も配線基板の表面に対する占有を大幅に削減することができる。
【００１０】
【発明の実施の形態】
以下、図を用いて、本発明の各種複合電子部品の構成、構造及びその製造方法を説明する。
【００１１】
図１は本発明の第１実施形態の複合電子部品を模式的に示した断面側面図、図２は本発明の第２実施形態の複合電子部品を模式的に示した断面側面図、図３は本発明の第３実施形態の複合電子部品を模式的に示した断面側面図、図４は図１に示した複合電子部品の製造方法を説明するための一部製造工程図、そして図５は図４に示した製造工程に続く一部製造工程図である。
【００１２】
なお、本発明の各複合電子部品において、図６に示した従来の複合電子部品１０Ｄと同一の構成部分には同一の符号を付して説明する。
【００１３】
先ず、図１を用いて本発明の第１実施形態の複合電子部品の構成、構造を説明する。図１において符号１０Ａは本発明の第１実施形態の複合電子部品を指す。この複合電子部品１０Ａは、半導体素子Ｓと、抵抗、コンデンサ、コイルなどの受動素子Ｐａ、Ｐｂと、一枚の配線基板１とから構成されている。
【００１４】
配線基板１の表面には複数の半導体素子の外部導出用電極Ｄが接続される複数の電極２、複数の受動素子の電極が接続される電極４ａ、４ｂとが、そして配線基板１の裏面には複数の外部接続用電極５が印刷配線技術などの手法で形成されている。
【００１５】
複合電子部品１０Ａは、受動素子Ｐａ、Ｐｂがこの配線基板１の電極４ａ、４ｂに半田、導電性ペーストなどの導電性接着材８でそれぞれ接続され、それら受動素子Ｐａ、Ｐｂの全体が第１の電気絶縁樹脂９Ａで封止され、そしてそれら受動素子Ｐａ、Ｐｂの上方の前記第１の電気絶縁樹脂９Ａの上面に接着材６で半導体素子Ｓが接着、固定され、その半導体素子Ｓの外部導出用電極Ｄが複数の電極２にワイヤー７を用いてワイヤボンディングされていて、第１の電気絶縁樹脂９Ａ、電極２、ワイヤー７を含む半導体素子Ｓ全体が第２の電気絶縁樹脂９Ｂで封止された構造で構成されている部品である。この第２の電気絶縁樹脂９Ｂに代え、図示していないが、金属などのキャップで封止してもよい。
【００１６】
第１の電気絶縁樹脂９Ａ及び第２の電気絶縁樹脂９Ｂは、ポッティング、トランスファーモールドなどの通常の半導体素子を樹脂成形するモールド工程のモールド装置を使って形成することができる。
【００１７】
以上、説明したように、この複合電子部品１０Ａは、受動素子Ｐａ、Ｐｂを封止した第１の電気絶縁樹脂９Ａの上面に半導体素子Ｓを搭載した構成、構造により、半導体素子Ｓと受動素子Ｐａ、Ｐｂとを３次元的に配設することが可能となり、複合電子部品１０Ａの配線基板１に対する占有面積を大幅に削減することができる。
【００１８】
次に、図２を用いて、本発明の第２実施形態の複合電子部品１０Ｂの構成、構造を説明する。この複合電子部品１０Ｂに用いられる半導体素子Ｓは電極パッド上に外部導出用電極として電極バンプＤが形成されたものであって、この複合電子部品１０Ｂは、その半導体素子Ｓが配線基板１の電極２にフリップチップ実装方法で実装し、その半導体素子Ｓを第１の電気絶縁樹脂９Ａで封止し、その第１の電気絶縁樹脂９Ａの上に受動素子Ｐａ、Ｐｂを接着材６を用いて接着、固定し、それら受動素子Ｐａ、Ｐｂの電極と配線基板１上の電極４ａ、４ｂとをワイヤー７を用いてワイヤボンディングし、そして半導体素子Ｓ、配線基板１の電極４ａ、４ｂ、ワイヤー７を含む全体を第２の電気絶縁樹脂９Ｂで封止した構造で構成されているものである。
【００１９】
なお、電極バンプＤは配線基板１の電極２上に形成してもよい。また、第２の電気絶縁樹脂９Ｂの代わりに金属などのキャップで封止してもよいことは前記の複合電子部品１０Ａの場合と同様である。
【００２０】
この複合電子部品１０Ｂは、上記のような構造により、半導体素子Ｓと受動素子Ｐａ、Ｐｂとを３次元的に配設することが可能となり、複合電子部品１０Ｂの配線基板１に対する占有面積を削減することができる。
【００２１】
次に、図３を用いて、本発明の第３実施形態の複合電子部品１０Ｃの構成、構造を説明する。この複合電子部品１０Ｃは、図１で用いた形態の半導体素子Ｓを、その本体を配線基板１上のダイパッド３上にダイボンディングし、その外部導出用電極Ｄをワイヤー７Ａを用いて配線基板１上の電極２にワイヤーボンした後、その電極２、ワイヤー７Ａを含む半導体素子Ｓ全体を第１の電気絶縁樹脂９Ａで封止し、その第１の電気絶縁樹脂９Ａの上面に接着材６で受動素子Ｐａ、Ｐｂを接着、固定し、それらの受動素子Ｐａ、Ｐｂを配線基板１上の電極４ａ、４ｂにそれぞれワイヤー７Ｂを用いてワイヤボンディングし、そして第１の電気絶縁樹脂９Ａ、配線基板１上の電極４ａ、４ｂ、ワイヤー７Ｂを第２の電気絶縁樹脂９Ｂで封止した構造で構成されている部品である。
【００２２】
複合電子部品１０Ｃは、このように半導体素子Ｓと受動素子Ｐａ、Ｐｂを３次元的に配設したことにより配線基板１に対する占有面積を削減することができる。
【００２３】
なお、前記の各実施形態の複合電子部品においては、１個の半導体素子Ｓと２個の受動素子Ｐａ、Ｐｂとで構成されているが、本発明においては、これらの数に限定されるものではなく、必要に応じて複数の半導体素子、或いは１個または３個以上の受動素子を組み込めることを付言しておく。
【００２４】
次に、本発明の第１実施形態の複合電子部品１０Ａを一例として採り上げ、その製造方法を図４及び図５を用いて説明する。
【００２５】
図４Ａに示した工程で、先ず、複数の電極２、電極４ａ、４ｂ、外部接続用電極５が予め所定の配列で形成されている配線基板１Ａを用意する。この配線基板１Ａは複合電子部品１０Ａが複数個取れる集合基板であって、最終的に個々の複合電子部品１０Ａに分割される。配線基板１はガラスエポキシ樹脂、ＢＴレジン、ポリイミドなどの樹脂基板、アルミナなどのセラミック系基板を用いることができる。
【００２６】
次に、図５Ｂの工程で、配線基板１の電極４ａ、４ｂに受動素子Ｐａ、Ｐｂを実装するための半田や導電性ペーストの導電性接着材８を塗布する。導電性接着材８の塗布は印刷方法、ディスペンス方法、スタンピング方法などを用いて行うことができる。
【００２７】
続いて、図５Ｃの工程で、受動素子Ｐａ、Ｐｂを導電性接着材８上に載置し、加熱することにより、導電性接着材８が半田の場合、半田の溶融により受動素子Ｐａ、Ｐｂの電極と集合配線基板１Ａ上の電極４ａ、４ｂを電気的導通を取りながら接合することができる。また、導電性接着材８が導電性ペーストの場合、導電性ペーストの硬化により受動素子Ｐａ、Ｐｂの電極と集合配線基板１Ａ上の電極４ａ、４ｂを電気的導通を取りながら接合することができる。
【００２８】
次に、図５Ｄの工程で、受動素子Ｐａ、Ｐｂを射出成形方法、ポッティング方法、印刷方法などを用いて第１の電気絶縁樹脂９Ａで封止する。この第１の電気絶縁樹脂９Ａは熱硬化性樹脂や紫外線硬化性樹脂など、半導体パッケージに使われる一般的な樹脂を使用することができる。
【００２９】
続く図５Ｅの工程では、第１の電気絶縁樹脂９Ａ上に半導体素子Ｓを搭載するための導電性、或いは非導電性ペーストなどの接着材６を塗布する。接着材６も印刷方法、ディスペンス方法、スタンピング方法などにより形成することができる。また、接着材６はシート状のものを用いてもよい。その場合、次工程で接着しようとする半導体素子Ｓの接着面に予め接着しておくとよい。
【００３０】
次の工程は、図５Ａに続く。この工程で半導体素子Ｓを接着材６上に載置し、加熱することにより半導体素子Ｓと第１の電気絶縁樹脂９Ａとを接着する。
【００３１】
続いて図５Ｂの工程で、ワイヤーボンド装置を使って、半導体素子Ｓの外部導出用電極Ｄと集合配線基板１Ａ上のそれぞれの外部導出用電極Ｄに対応する電極２とを金、アルミなどのワイヤー７で接続する。
【００３２】
次に、図５Ｃの工程で、前工程における半導体素子Ｓと受動素子Ｐａ、Ｐｂとの半製品複合電子部品全体を射出成形方法、ポッティング方法、印刷方法などを用いて第２の電気絶縁樹脂９Ｂで封止する。この第２の電気絶縁樹脂９Ｂは熱硬化性樹脂、紫外線硬化性樹脂など半導体パッケージに使われる一般的なものでよい。
【００３３】
次に、図５Ｄの工程で、集合配線基板１ＡをラインＬに沿って１単位の個々の複合電子部品１０Ａに分割する。この分割方法として、ダイシング装置を用いて行なう方法、ワイヤーソーを用いて行なう方法、レーザーを用いて行なう方法、高圧水を用いて行なう方法などを用いることができる。
【００３４】
このようにして図５Ｅに示したように、本発明の第１実施形態の複合電子部品１０Ａを得ることができる。
【００３５】
【発明の効果】
以上の説明から明らかなように、本発明の複合電子部品によれば、半導体素子及び受動素子を２次元的な面ではなく、３次元的に積み重ねることが可能となり、配線基板に対する占有面積を狭くすることができる優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の複合電子部品を模式的に示した断面側面図である。
【図２】本発明の第２実施形態の複合電子部品を模式的に示した断面側面図である。
【図３】本発明の第３実施形態の複合電子部品を模式的に示した断面側面図である。
【図４】図１に示した複合電子部品の製造方法を説明するための一部製造工程図である。
【図５】図４に示した製造工程に続く一部製造工程図である。
【図６】従来技術の一形態の複合電子部品の断面側面図である。
【符号の説明】
１０Ａ…本発明の第１実施形態の複合電子部品、１０Ｂ…本発明の第２実施形態の複合電子部品、１０Ｃ…本発明の第３実施形態の複合電子部品、１…配線基板、１Ａ…集合配線基板、２…（半導体素子用）電極、３…ダイパッド、４ａ，４ｂ…（受動素子用）電極、５…外部接続用電極、６…接着材、７…ワイヤー、８…導電性接着材、９ａ…第１の電気絶縁樹脂、９Ｂ…第２の電気絶縁樹脂、Ｓ…半導体素子、Ｄ…半導体素子Ｓの外部導出用電極、Ｐａ，Ｐｂ…受動素子
【発明の属する技術分野】
本発明は、半導体素子を含む抵抗、コンデンサ、コイルなどの受動素子との複合電子部品に関するものである。
【０００２】
【従来の技術】
先ず、従来の技術の複合電子部品の構造、構成を図６を用いて説明する。図６に断面側面図で示したように、従来技術の複合電子部品１０Ｄは、集積回路が形成され、電極パッド或いはその上面に形成されている電極バンプのような外部導出用電極Ｄが所定の配列で露出、形成されている半導体素子Ｓと、抵抗、コンデンサ、コイルなどの受動素子Ｐａ、Ｐｂとが一枚の同一配線基板１上の所定の位置に二次元的に配設されて固定され、封止樹脂９で封止されている構造の電子部品である。
【０００３】
配線基板１の表面には複数の半導体素子用電極２以下、単に「電極２」と記すとダイパッド３、複数の受動素子用電極４ａ、４ｂ以下、単に「電極４ａ、４ｂ」と記すとが、そして配線基板１の裏面には複数の外部接続用電極５が印刷配線技術などの手法で形成されている。
【０００４】
半導体素子Ｓはこの配線基板１のダイパッド３に導電性ペースト、或いは非導電性ペーストなどの接着材６で接着、固定されており、その複数の電極パッドである外部導出用電極Ｄがそれぞれの電極２に金、アルミなどのワイヤー７でワイヤボンディングされている。複数の、図示の例では２個の受動素子Ｐａ、Ｐｂは半田、導電性ペーストなどの導電性接着材８を介して電極４ａ、４ｂにそれぞれ接着、固定されている。
【０００５】
【発明が解決しようとする課題】
しかし、この従来の複合電子部品１０Ｄは、配線基板１への半導体素子Ｓ及び受動素子Ｐａ、Ｐｂが基本的に２次元的に配設されているために、複合電子部品１０Ｄには半導体素子Ｓの搭載面積と受動素子Ｐａ、Ｐｂの搭載面積とがそれぞれ必要となり、全体として複合電子部品１０Ｄの面積が広くなるという課題がある。
【０００６】
本発明はこのような課題を解決しようとするものであって、半導体素子、受動素子などの複数の部品を複合化すると同時に占有面積の狭い複合電子部品を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項１に記載の本発明の複合電子部品では、半導体素子用電極と受動素子用電極とが形成されている配線基板の前記受動素子用電極に接続され、電気絶縁樹脂で全体を封止された前記受動素子上方の前記電気絶縁樹脂の上面に接着材で前記半導体素子が接着、固定され、前記半導体素子が前記半導体素子用電極にワイヤボンディングされていて、該半導体素子及び前記受動素子全体が電気絶縁樹脂或いはキャップで封止されていることを特徴とする。
【０００８】
また、請求項２に記載の本発明の複合電子部品では、半導体素子用電極と受動素子用電極が形成されている配線基板の前記半導体素子用電極に接続され、電気絶縁樹脂で全体を封止された前記半導体素子上方の前記電気絶縁樹脂の上面に接着材で前記受動素子が接着、固定され、前記受動素子が前記受動素子用電極にワイヤボンディングされていて、前記半導体素子及び前記受動素子全体が電気絶縁樹脂或いはキャップで封止されていることを特徴とする。この複合電子部品の場合、前記半導体素子を前記配線基板の半導体素子用電極にフリップチップボンディングしてもよく、また、前記配線基板の半導体素子用電極にワイヤボンディングしてもよい。
【０００９】
従って、本発明の何れの複合電子部品も配線基板の表面に対する占有を大幅に削減することができる。
【００１０】
【発明の実施の形態】
以下、図を用いて、本発明の各種複合電子部品の構成、構造及びその製造方法を説明する。
【００１１】
図１は本発明の第１実施形態の複合電子部品を模式的に示した断面側面図、図２は本発明の第２実施形態の複合電子部品を模式的に示した断面側面図、図３は本発明の第３実施形態の複合電子部品を模式的に示した断面側面図、図４は図１に示した複合電子部品の製造方法を説明するための一部製造工程図、そして図５は図４に示した製造工程に続く一部製造工程図である。
【００１２】
なお、本発明の各複合電子部品において、図６に示した従来の複合電子部品１０Ｄと同一の構成部分には同一の符号を付して説明する。
【００１３】
先ず、図１を用いて本発明の第１実施形態の複合電子部品の構成、構造を説明する。図１において符号１０Ａは本発明の第１実施形態の複合電子部品を指す。この複合電子部品１０Ａは、半導体素子Ｓと、抵抗、コンデンサ、コイルなどの受動素子Ｐａ、Ｐｂと、一枚の配線基板１とから構成されている。
【００１４】
配線基板１の表面には複数の半導体素子の外部導出用電極Ｄが接続される複数の電極２、複数の受動素子の電極が接続される電極４ａ、４ｂとが、そして配線基板１の裏面には複数の外部接続用電極５が印刷配線技術などの手法で形成されている。
【００１５】
複合電子部品１０Ａは、受動素子Ｐａ、Ｐｂがこの配線基板１の電極４ａ、４ｂに半田、導電性ペーストなどの導電性接着材８でそれぞれ接続され、それら受動素子Ｐａ、Ｐｂの全体が第１の電気絶縁樹脂９Ａで封止され、そしてそれら受動素子Ｐａ、Ｐｂの上方の前記第１の電気絶縁樹脂９Ａの上面に接着材６で半導体素子Ｓが接着、固定され、その半導体素子Ｓの外部導出用電極Ｄが複数の電極２にワイヤー７を用いてワイヤボンディングされていて、第１の電気絶縁樹脂９Ａ、電極２、ワイヤー７を含む半導体素子Ｓ全体が第２の電気絶縁樹脂９Ｂで封止された構造で構成されている部品である。この第２の電気絶縁樹脂９Ｂに代え、図示していないが、金属などのキャップで封止してもよい。
【００１６】
第１の電気絶縁樹脂９Ａ及び第２の電気絶縁樹脂９Ｂは、ポッティング、トランスファーモールドなどの通常の半導体素子を樹脂成形するモールド工程のモールド装置を使って形成することができる。
【００１７】
以上、説明したように、この複合電子部品１０Ａは、受動素子Ｐａ、Ｐｂを封止した第１の電気絶縁樹脂９Ａの上面に半導体素子Ｓを搭載した構成、構造により、半導体素子Ｓと受動素子Ｐａ、Ｐｂとを３次元的に配設することが可能となり、複合電子部品１０Ａの配線基板１に対する占有面積を大幅に削減することができる。
【００１８】
次に、図２を用いて、本発明の第２実施形態の複合電子部品１０Ｂの構成、構造を説明する。この複合電子部品１０Ｂに用いられる半導体素子Ｓは電極パッド上に外部導出用電極として電極バンプＤが形成されたものであって、この複合電子部品１０Ｂは、その半導体素子Ｓが配線基板１の電極２にフリップチップ実装方法で実装し、その半導体素子Ｓを第１の電気絶縁樹脂９Ａで封止し、その第１の電気絶縁樹脂９Ａの上に受動素子Ｐａ、Ｐｂを接着材６を用いて接着、固定し、それら受動素子Ｐａ、Ｐｂの電極と配線基板１上の電極４ａ、４ｂとをワイヤー７を用いてワイヤボンディングし、そして半導体素子Ｓ、配線基板１の電極４ａ、４ｂ、ワイヤー７を含む全体を第２の電気絶縁樹脂９Ｂで封止した構造で構成されているものである。
【００１９】
なお、電極バンプＤは配線基板１の電極２上に形成してもよい。また、第２の電気絶縁樹脂９Ｂの代わりに金属などのキャップで封止してもよいことは前記の複合電子部品１０Ａの場合と同様である。
【００２０】
この複合電子部品１０Ｂは、上記のような構造により、半導体素子Ｓと受動素子Ｐａ、Ｐｂとを３次元的に配設することが可能となり、複合電子部品１０Ｂの配線基板１に対する占有面積を削減することができる。
【００２１】
次に、図３を用いて、本発明の第３実施形態の複合電子部品１０Ｃの構成、構造を説明する。この複合電子部品１０Ｃは、図１で用いた形態の半導体素子Ｓを、その本体を配線基板１上のダイパッド３上にダイボンディングし、その外部導出用電極Ｄをワイヤー７Ａを用いて配線基板１上の電極２にワイヤーボンした後、その電極２、ワイヤー７Ａを含む半導体素子Ｓ全体を第１の電気絶縁樹脂９Ａで封止し、その第１の電気絶縁樹脂９Ａの上面に接着材６で受動素子Ｐａ、Ｐｂを接着、固定し、それらの受動素子Ｐａ、Ｐｂを配線基板１上の電極４ａ、４ｂにそれぞれワイヤー７Ｂを用いてワイヤボンディングし、そして第１の電気絶縁樹脂９Ａ、配線基板１上の電極４ａ、４ｂ、ワイヤー７Ｂを第２の電気絶縁樹脂９Ｂで封止した構造で構成されている部品である。
【００２２】
複合電子部品１０Ｃは、このように半導体素子Ｓと受動素子Ｐａ、Ｐｂを３次元的に配設したことにより配線基板１に対する占有面積を削減することができる。
【００２３】
なお、前記の各実施形態の複合電子部品においては、１個の半導体素子Ｓと２個の受動素子Ｐａ、Ｐｂとで構成されているが、本発明においては、これらの数に限定されるものではなく、必要に応じて複数の半導体素子、或いは１個または３個以上の受動素子を組み込めることを付言しておく。
【００２４】
次に、本発明の第１実施形態の複合電子部品１０Ａを一例として採り上げ、その製造方法を図４及び図５を用いて説明する。
【００２５】
図４Ａに示した工程で、先ず、複数の電極２、電極４ａ、４ｂ、外部接続用電極５が予め所定の配列で形成されている配線基板１Ａを用意する。この配線基板１Ａは複合電子部品１０Ａが複数個取れる集合基板であって、最終的に個々の複合電子部品１０Ａに分割される。配線基板１はガラスエポキシ樹脂、ＢＴレジン、ポリイミドなどの樹脂基板、アルミナなどのセラミック系基板を用いることができる。
【００２６】
次に、図５Ｂの工程で、配線基板１の電極４ａ、４ｂに受動素子Ｐａ、Ｐｂを実装するための半田や導電性ペーストの導電性接着材８を塗布する。導電性接着材８の塗布は印刷方法、ディスペンス方法、スタンピング方法などを用いて行うことができる。
【００２７】
続いて、図５Ｃの工程で、受動素子Ｐａ、Ｐｂを導電性接着材８上に載置し、加熱することにより、導電性接着材８が半田の場合、半田の溶融により受動素子Ｐａ、Ｐｂの電極と集合配線基板１Ａ上の電極４ａ、４ｂを電気的導通を取りながら接合することができる。また、導電性接着材８が導電性ペーストの場合、導電性ペーストの硬化により受動素子Ｐａ、Ｐｂの電極と集合配線基板１Ａ上の電極４ａ、４ｂを電気的導通を取りながら接合することができる。
【００２８】
次に、図５Ｄの工程で、受動素子Ｐａ、Ｐｂを射出成形方法、ポッティング方法、印刷方法などを用いて第１の電気絶縁樹脂９Ａで封止する。この第１の電気絶縁樹脂９Ａは熱硬化性樹脂や紫外線硬化性樹脂など、半導体パッケージに使われる一般的な樹脂を使用することができる。
【００２９】
続く図５Ｅの工程では、第１の電気絶縁樹脂９Ａ上に半導体素子Ｓを搭載するための導電性、或いは非導電性ペーストなどの接着材６を塗布する。接着材６も印刷方法、ディスペンス方法、スタンピング方法などにより形成することができる。また、接着材６はシート状のものを用いてもよい。その場合、次工程で接着しようとする半導体素子Ｓの接着面に予め接着しておくとよい。
【００３０】
次の工程は、図５Ａに続く。この工程で半導体素子Ｓを接着材６上に載置し、加熱することにより半導体素子Ｓと第１の電気絶縁樹脂９Ａとを接着する。
【００３１】
続いて図５Ｂの工程で、ワイヤーボンド装置を使って、半導体素子Ｓの外部導出用電極Ｄと集合配線基板１Ａ上のそれぞれの外部導出用電極Ｄに対応する電極２とを金、アルミなどのワイヤー７で接続する。
【００３２】
次に、図５Ｃの工程で、前工程における半導体素子Ｓと受動素子Ｐａ、Ｐｂとの半製品複合電子部品全体を射出成形方法、ポッティング方法、印刷方法などを用いて第２の電気絶縁樹脂９Ｂで封止する。この第２の電気絶縁樹脂９Ｂは熱硬化性樹脂、紫外線硬化性樹脂など半導体パッケージに使われる一般的なものでよい。
【００３３】
次に、図５Ｄの工程で、集合配線基板１ＡをラインＬに沿って１単位の個々の複合電子部品１０Ａに分割する。この分割方法として、ダイシング装置を用いて行なう方法、ワイヤーソーを用いて行なう方法、レーザーを用いて行なう方法、高圧水を用いて行なう方法などを用いることができる。
【００３４】
このようにして図５Ｅに示したように、本発明の第１実施形態の複合電子部品１０Ａを得ることができる。
【００３５】
【発明の効果】
以上の説明から明らかなように、本発明の複合電子部品によれば、半導体素子及び受動素子を２次元的な面ではなく、３次元的に積み重ねることが可能となり、配線基板に対する占有面積を狭くすることができる優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の複合電子部品を模式的に示した断面側面図である。
【図２】本発明の第２実施形態の複合電子部品を模式的に示した断面側面図である。
【図３】本発明の第３実施形態の複合電子部品を模式的に示した断面側面図である。
【図４】図１に示した複合電子部品の製造方法を説明するための一部製造工程図である。
【図５】図４に示した製造工程に続く一部製造工程図である。
【図６】従来技術の一形態の複合電子部品の断面側面図である。
【符号の説明】
１０Ａ…本発明の第１実施形態の複合電子部品、１０Ｂ…本発明の第２実施形態の複合電子部品、１０Ｃ…本発明の第３実施形態の複合電子部品、１…配線基板、１Ａ…集合配線基板、２…（半導体素子用）電極、３…ダイパッド、４ａ，４ｂ…（受動素子用）電極、５…外部接続用電極、６…接着材、７…ワイヤー、８…導電性接着材、９ａ…第１の電気絶縁樹脂、９Ｂ…第２の電気絶縁樹脂、Ｓ…半導体素子、Ｄ…半導体素子Ｓの外部導出用電極、Ｐａ，Ｐｂ…受動素子
Claims (4)
- 半導体素子用電極と受動素子用電極とが形成されている配線基板の前記受動素子用電極に接続され、電気絶縁樹脂で全体を封止された前記受動素子上方の前記電気絶縁樹脂の上面に接着材で前記半導体素子が接着、固定され、前記半導体素子が前記半導体素子用電極にワイヤボンディングされていて、該半導体素子全体が電気絶縁樹脂或いはキャップで封止されていることを特徴とする複合電子部品。
- 半導体素子用電極と受動素子用電極とが形成されている配線基板の前記半導体素子用電極に接続され、電気絶縁樹脂で全体を封止された前記半導体素子上方の前記電気絶縁樹脂の上面に接着材で前記受動素子が接着、固定され、前記受動素子が前記受動素子用電極にワイヤボンディングされていて、該受動素子全体が電気絶縁樹脂或いはキャップで封止されていることを特徴とする複合電子部品。
- 前記半導体素子が前記配線基板の半導体素子用電極にフリップチップボンディングされていることを特徴とする請求項２に記載の複合電子部品。
- 前記半導体素子が前記配線基板の半導体素子用電極にワイヤボンディングされていることを特徴とする請求項２に記載の複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133412A JP2004335970A (ja) | 2003-05-12 | 2003-05-12 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133412A JP2004335970A (ja) | 2003-05-12 | 2003-05-12 | 複合電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335970A true JP2004335970A (ja) | 2004-11-25 |
Family
ID=33507959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133412A Pending JP2004335970A (ja) | 2003-05-12 | 2003-05-12 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335970A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253576A (ja) * | 2005-03-14 | 2006-09-21 | Taiyo Yuden Co Ltd | 半導体装置およびその製造方法 |
| JP2007227596A (ja) * | 2006-02-23 | 2007-09-06 | Shinko Electric Ind Co Ltd | 半導体モジュール及びその製造方法 |
| JP2008153699A (ja) * | 2008-03-10 | 2008-07-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010067773A (ja) * | 2008-09-10 | 2010-03-25 | Hitachi Ltd | 電気電子制御装置及びその製造方法 |
| KR101574145B1 (ko) | 2013-07-08 | 2015-12-03 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
-
2003
- 2003-05-12 JP JP2003133412A patent/JP2004335970A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253576A (ja) * | 2005-03-14 | 2006-09-21 | Taiyo Yuden Co Ltd | 半導体装置およびその製造方法 |
| JP2007227596A (ja) * | 2006-02-23 | 2007-09-06 | Shinko Electric Ind Co Ltd | 半導体モジュール及びその製造方法 |
| JP2008153699A (ja) * | 2008-03-10 | 2008-07-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010067773A (ja) * | 2008-09-10 | 2010-03-25 | Hitachi Ltd | 電気電子制御装置及びその製造方法 |
| KR101574145B1 (ko) | 2013-07-08 | 2015-12-03 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| KR101650896B1 (ko) | 소형화된 smd 다이오드 패키지 및 이를 생산하기 위한 공정 | |
| US7208826B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4501279B2 (ja) | 集積型電子部品及びその集積方法 | |
| JP6444707B2 (ja) | 電子部品、その製造方法及び製造装置 | |
| JPH07135290A (ja) | マルチチップモジュール | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| WO2007026944A1 (ja) | 回路装置およびその製造方法 | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| WO2006080351A9 (ja) | 半導体装置およびその製造方法 | |
| US20070087471A1 (en) | Semiconductor package and method of manufacturing the same | |
| JPH113969A (ja) | チップ部品が積層された基板部品 | |
| JP3553849B2 (ja) | 半導体装置及びその製造方法 | |
| JP3602888B2 (ja) | 半導体装置 | |
| US20150075849A1 (en) | Semiconductor device and lead frame with interposer | |
| CN107768339B (zh) | 半导体器件及制造半导体器件的方法 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JP2004335970A (ja) | 複合電子部品 | |
| KR20070080324A (ko) | 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| JP5103155B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000323646A (ja) | 絶縁材料ケース及び半導体装置 |