JPH07135290A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH07135290A JPH07135290A JP6191455A JP19145594A JPH07135290A JP H07135290 A JPH07135290 A JP H07135290A JP 6191455 A JP6191455 A JP 6191455A JP 19145594 A JP19145594 A JP 19145594A JP H07135290 A JPH07135290 A JP H07135290A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- bare
- chip
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
形にでき、製造工数も削減できるマルチチップモジュー
ルの提供。 【構成】 プリント配線板100とこのプリント配線板
100に実装される複数のベアICチップ201,20
2,203とを具備して構成され前記プリント配線板1
00が他のプリント配線板に実装されるマルチチップモ
ジュールにおいて、前記プリント配線板100の外周面
にはスルーホールを半分に切断した形状とされ前記他の
プリント配線板に半田付けされる外部電極パッド105
が設けられている。
Description
1つのプリント配線板上に実装されて構成されるマルチ
チップモジュール(MCM)に関する。
り、プリント配線板1に実装されるICは、図21に示
すパッケージタイプのIC2から図22に示すベアIC
チップ3へ、さらには図23に示すマルチチップモジュ
ール5へと変遷している。
3をダイボンディング法、ワイヤボンディング法により
直接プリント配線板1に実装する構造であるので、パッ
ケージタイプのIC2をプリント配線板1に実装する場
合に比べその実装面積をはるかに小さくできる。しか
し、多数のベアICチップ3をプリント配線板1に実装
した後に1つでも不良のベアICチップ3が発見された
場合に、不良のベアICチップ3のみを取り外すことが
困難であるので、プリント配線板そのものを廃棄せねば
ならないという問題があった。
ルチチップモジュール5である。このマルチチップモジ
ュール5の製造工程を図25を参照して簡単に説明する
と、多層のプリント配線板51にベアICチップ52を
ダイボンディングし、さらにワイヤボンディングを行
い、次に各ベアICチップ52にダム枠53を取り付け
て樹脂封止をし、次にプリント配線板51の周縁部分に
設けられている電極パッドに外部電極としてガルウィン
グ型(Gull Wing Type) のリード端子55をはん田付け
することにより構成されている。
は、モジュール単体として機能検査を行えるので、良品
のマルチチップモジュール5だけをプリント配線板(以
下、主プリント配線板という)1に実装できる。しか
し、この従来のマルチチップモジュール5には次のよう
な問題があった。
リード端子55を半田付けしなければならないので作業
工数がかかり、又、このリード端子55が主プリント配
線板1に占める分だけ主プリント配線板1の電子部品実
装密度が低下する。
に接続するための回路パターン(図示せず)をベアIC
チップ52の周囲に走らせる必要があるので、プリント
配線板51に実装されるベアICチップ52の大きさに
比較してプリント配線板51が大形化する。
封止するためのダム枠53を取り付ける構成の場合に
は、個々のベアICチップ52を囲繞する状態に取り付
けられるダム枠53の占める面積が大きくなり、この点
からもプリント配線板51が大形化していた。また、ダ
ム枠53は、図24に示す如く、ダム枠53に設けた突
起53aをプリント配線板51の穴部51aに挿入して
位置決めをしプリント配線板51に接着されるが、プリ
ント配線板51には位置決め用の穴部51aが多数形成
されることになるので、これらの穴部51aのために回
路パターンを走らせ難くなり、結果としてプリント配線
板51が大形化していた。また、図26に示す如く、マ
ルチチップモジュール5のダム枠53で囲まれた部分を
真空吸着器7を用いて吸着して主プリント配線板1にマ
ルチチップモジュールを実装する場合に、個々のダム枠
53は小形であるので、十分な吸着面積を確保できなか
った。
調整用等の抵抗、コンデサを設けて複合モジュール化を
進める場合には、ベアICチップ52の周囲にチップ抵
抗、チップコンデンサを設けるためのスペース及びこれ
らの部品を半田付けするための電極パッドを設ける必要
があるのでプリント配線板51がさらに大形化する。ま
た、ベアICチップ52の樹脂封止を行った後にこれら
のチップ部品の半田付けを行わねばならないので作業工
数が非常に増加する。一方、マルチチップモジュール5
が実装されるプリント配線板側にチップ抵抗、チップコ
ンデサを実装した場合には、これらのチップ部品を含め
たマルチチップモジュール5の実装面積が増大し、その
分主プリント配線板が大形化する。
マルチチップモジュールは、リード端子の取付けに工数
がかかり、又、リード端子の分だけ大形化していた。ま
た、ベアICチップ間を接続する回路パターンを走らせ
るためにプリント配線板が大形化していた。また、個々
のベアICチップへのダム枠の取付けに工数がかかり、
又、ダム枠を取付けることによりプリント配線板がさら
に大形化する結果となっていた。また、ダム枠の部分を
真空吸着してマルチチップモジュールを主プリント配線
板に吸着することは困難でもあった。さらにまた、マル
チチップモジュールに抵抗、コンデサを設けて複合化を
進める場合には、マルチチップモジュールはさらに大形
化し、このモジュールが実装される主プリント配線板が
大形化するという問題があった。
なされたものであり、従来のマルチチップモジュールよ
りも小形にでき、製造工数を削減でき、しかも、真空吸
着による主プリント配線板への実装も容易となるマルチ
チップモジュールを提供することを目的とする。
ト配線板とこのプリント配線板に実装される複数のベア
ICチップとを具備して構成され前記プリント配線板が
他のプリント配線板に実装されるマルチチップモジュー
ルにおいて、前記プリント配線板の外周面にはスルーホ
ールを半分に切断した形状とされ前記他のプリント配線
板に半田付けされる外部電極パッドが設けられた構成と
なっている。
リント配線板に実装される複数のベアICチップとを具
備して構成され前記プリント配線板が他のプリント配線
板に実装されるマルチチップモジュールにおいて、前記
複数のベアICチップが実装される前記プリント配線板
の複数の領域の内の少くとも一つの領域の表面には回路
パターンが設けられこの回路パターン上に絶縁層が設け
られた構成となっている。
せることにより構成される。
ト配線板に実装される複数のベアICチップとを具備し
て構成され前記プリント配線板が他のプリント配線板に
実装されるマルチチップモジュールにおいて、前記複数
のベアICチップが実装される前記プリント配線板の複
数の領域の内の少くとも一つの領域の表面には印刷抵抗
体及び印刷誘電体のうちの少くとも一方が設けられこの
印刷抵抗体、印刷誘電体上に絶縁層が設けられて構成さ
れている。
に第4の発明を組み合わせることにより構成されてい
る。
リント配線板に実装される複数のベアICチップとを具
備して構成され前記プリント配線板が他のプリント配線
板に実装されるマルチチップモジュールにおいて、前記
プリント配線板は多層に形成されると共に前記ベアIC
チップの実装面側から内層に至るインタースティシャル
バイアホールが設けられ、前記ベアICチップ間が前記
インタースティシャルバイアホール及び前記内層に設け
られた導体層を介して電気的に接続された構成となって
いる。
何れかに第6の発明を組み合わせることにより構成され
る。
リント配線板に実装される複数のベアICチップとを具
備して構成され前記プリント配線板が他のプリント配線
板に実装されるマルチチップモジュールにおいて、前記
プリント配線板は多層に形成されると共に内層に設けら
れた導体層に両端が電気的に接続された抵抗体層が前記
内層に設けられた構成となっている。
何れかに第8の発明を組み合わせることにより構成され
る。
プリント配線板に実装される複数のベアICチップとを
具備して構成され前記プリント配線板が他のプリント配
線板に実装されるマルチチップモジュールにおいて、前
記プリント配線板は多層に形成されると共に内層に設け
られた導体層に両面が電気的に接続された誘電体層が前
記内層に設けられた構成となっている。
明の何れかに第10の発明を組み合わせることにより構
成される。
プリント配線板に実装される複数のベアICチップとを
具備して構成され前記プリント配線板が他のプリント配
線板に実装されるマルチチップモジュールにおいて、前
記プリント配線板は多層に形成されると共に内層に設け
られた導体層に両端が電気的に接続された抵抗体層及び
内層に設けらた導体層に両面が電気的に接続された誘電
体層が前記内層に設けられて構成される。
の何れかに第12の発明を組み合わせることにより構成
される。第14の発明では、第1乃至第13の発明の何
れかの発明において、プリント配線板の表面であってベ
アICチップの実装領域の外側にはトリミングを可能と
した調整用の印刷抵抗体及び印刷誘電体の少くとも一方
が設けられている。
プリント配線板に実装される複数のベアICチップとを
具備して構成され前記プリント配線板が他のプリント配
線板に実装されるマルチチップモジュールにおいて、前
記プリント配線板には前記複数のベアICチップを囲繞
し前記ベアICチップを封止する樹脂が充填されるダム
枠が設けらた構成となっている。
の発明の何れかの発明において、複数のベアICチップ
を囲繞するダム枠を設けた構成となっている。
6の発明において、ダム枠にはベアICチップ間を仕切
る状態に補強部が設けられている。
れかの発明において、プリント配線板はベアICチップ
の実装面側の周縁部に電極パッドが設けられ、この電極
パッドとこの電極パッドの周囲との境界部分が前記プリ
ント配線板にダム枠を取り付ける際の基準位置となって
いる。
7の何れかの発明において、ベアICチップの実装面側
の周縁部に電極パッドが設けられ、この電極パッドに隣
接させてソルダーレジストが設けられ、前記電極パッド
と前記ソルダーレジストとの境界部分が前記プリント配
線板にダム枠を取り付ける際の基準位置となっている。
至第19の発明の何れかの発明において、ベアICチッ
プ封止用の樹脂を、その上面がダム枠の上端面よりも高
くならない範囲でダム枠内に充填する構成となってい
る。
の発明の何れかの発明において、ベアICチップはフリ
ップチップボンディングによりプリント配線板に実装さ
れている。
は、他のプリント配線板に半田付けするための外部電極
パッドがプリント配線板の外周面に形成されているの
で、プリント配線板の周縁部に従来の如きリード端子を
設ける必要はない。
では、プリント配線板の表面であってベアICチップの
底面側に回路パターンが設けられているので、ベアIC
チップの周囲に設ける必要のある回路パターンは減少す
る。
では、第1及び第2の発明に係るマルチチップモジュー
ルの作用を合せ持つ。
では、プリント配線板の表面であってベアICチップの
底面側に抵抗やコンデンサを形成できるのでベアICチ
ップの周囲にチップ抵抗やチップコンデンサを設けない
で済む。
では、第1乃至第3の発明のうちの何れかの発明の作用
と第4の発明の作用とを合せ持つ。
では、プリント配線板の内層に設けられた導体層及びイ
ンタースティシャルバイアホールを介して複数のベアI
Cチップが電気的に接続されているので、ベアICチッ
プの周囲に設ける必要のある回路パターンは減少する。
ュールは、第1乃至第5の発明のうちの何れかの発明の
作用と第6の発明の作用とを合せ持つ。
は、プリント配線板の内層に抵抗を形成できるので、プ
リント配線板の表面にチップ抵抗を設けないで済む。
ュールは、第1乃至第7の発明のうちの何れかの発明の
作用と第8の発明の作用とを合せ持つ。
ルでは、プリント配線板の内層にコンデサを形成できる
ので、プリント配線板の表面にチップコンデサを設けな
いで済む。
ジュールは、第1乃至第7の発明のうちの何れかの発明
の作用と第10の発明の作用を合せ持つ。
ルは、プリント配線板の内層に抵抗及びコンデンサを形
成できるので、プリント配線板の表面にチップ抵抗、チ
ップコンデサを設けないで済む。
ジュールは、第1乃至第7の発明のうちの何れかの発明
の作用と第12の発明の作用とを合せ持つ。
ルでは、トリミング可能な印刷抵抗体、印刷誘電体が設
けられているので、第1乃至第13の何れかの発明の作
用に加え、印刷抵抗体、印刷誘電体の一部を削ることに
より回路の微調整を行える。第15の発明に係るマルチ
チップモジュールでは、一つのダム枠で複数のベアIC
チップを囲繞しているので、ベアICチップごとにダム
枠を設ける必要がなくなる。
ルでは、第1乃至第14の発明のうちの何れかに記載の
発明の作用と第15の発明の作用とを合せ持つ。
ルは、第15又は第16の発明の作用に加え、ダム枠に
補強部が設けられているので樹脂封止及びリフローはん
だ付け時に熱歪を軽減できるという作用を有する。
ルでは、電極パッドとこの電極パッドの周囲との境界部
分を基準としてプリント配線板にダム枠が取り付けられ
るので、第15乃至第17の何れかの発明の作用に加
え、プリント配線板にダム枠取付用の穴部を設ける必要
がないという作用を有する。
ルでは、電極パッド間のハンダブリッジを防止するため
に電極パッドに隣接させて設けられるソルダーレジスト
(一般に緑色)と電極パッド(一般に金色)との境界部
分がダム枠取付用の基準位置となっており、境界部分が
色の差から明確になる。
ルでは、複数のベアICチップを囲繞するダム枠内に充
填される樹脂はダム枠よりも突出していないので、マル
チチップモジュールのダム枠で囲まれた部分を真空吸着
器で容易に吸着できる。
ルでは、ベアICチップはフリップチップボンディング
によりプリント配線板に実装されるので、プリント配線
板の表面には、ベアICチップの周囲にボンディング用
のパッドを設ける必要がない。
照して詳述する。
り、図1はマルチチップモジュールの分解斜視図、図2
はマルチチップモジュールの斜視図、図3は主プリント
配線板に実装されたマルチチップモジュールの斜視図、
図4はマルチチップモジュールの要部断面図である。
は、図1及び図2に示す如く、多層のプリント配線板1
00とこのプリント配線板100に実装される3種類の
ベアICチップ201,202,203を具備して構成
されており、ベアICチップ201はプリント配線板1
00表面の一点鎖線で示された領域101に、ベアIC
チップ202はプリント配線板100表面の一点鎖線で
示された領域102に、ベアICチップ203はプリン
ト配線板100表面の実線で示された領域103に夫々
実装される。
示す主プリント配線板(他のプリント配線板)1側に半
田付けされる外部電極パッド105が多数設けられてい
る。この外部電極パッド105はスルーホールを半分に
切断した形状とされた導体層部分105aとこの導体層
部分105aの周囲に設けられた導体層部分105bよ
り構成されている。また、プリント配線板100の表面
には、領域101,102,103を囲むようにしてワ
イヤボンディング用のリードパッド107が多数設けら
れている。
部電極パッド105間はプリント配線板100の表面に
設けられた回路パターン109及びプリント配線板10
0に形成された貫通スルーホール111、インターステ
ィシャルバイアホール112で接続されている。
リント配線板100表面の回路パターン109と内層1
16の導体層をインタースティシャルバイアホール11
2で接続したことであり、これにより、プリント配線板
100の表面に形成する必要がある回路パターン109
の数を削減させることができ、しかも、インタースティ
シャルバイアホール112はプリント配線板100の裏
面側へ貫通してないので、後行程で主プリント配線板1
にマルチチップモジュール5Aを実装した際に主プリン
ト配線板1側の導体との間で短落事故を起こす危険もな
い。
ターン109は領域101,102の内側にまで設けら
れており、この領域にはプリント配線板100の他のパ
ターン109と同様に、ソルダーレジスト(絶縁層)1
15が設けられている。通常、ベアICチップの実装に
際しては、領域103のように、導体層で形成されたア
イランドをプリント配線板に設けこのアイランドの上に
ベアICチップをダイボンディングにより実装するので
あるが、本例では、プリント配線板100側のアース電
位を必しも確保する必要のないベアICチップ201,
202に関しては、その下部となる部分に回路パターン
109を設けたことにより、ベアICチップ201,2
02,203の周囲に設ける必要のある回路パターン1
09の数を削減でき、結果としてプリント配線板100
を小形化することが可能となっている。
103には夫々銀ペーストが塗付されてベアICチップ
201〜203がダイボンディングされる。そして、図
2に示す如く、プリント配線板100のリードパッド1
07とベアICチップ201〜203の電極パッド20
5がワイヤ208にてワイヤボンディングされてマルチ
チップモジュール5Aが形成される。また、このマルチ
チップモジュール5Aは、外部電極パッド105を用い
てファンクションテストを行い、良品のマルチチップモ
ジュール5Aのみが図3に示すように主プリント配線板
1に実装される。このマルチチップモジュールの実装に
際しては、プリント配線板100の外周面に形成された
外部電極パッド105が主プリント配線板1に半田付け
されるので、主プリント配線板1側に必要とされるマル
チチップモジュールの実装領域は、プリント配線板10
0の面積程度のスペースを確保すれば良い。
あり、図5はマルチチップモジュールの完成品の斜視
図、図6はプリント配線板の斜視図、図7はプリント配
線板を裏面から示した斜視図、図8はプリント配線板の
平面図、図9はダム枠の斜視図、図10はダム枠付プリ
ント配線板の斜視図、図11はダム枠付プリント配線板
にベアICチップを実装した状態の斜視図、図12はダ
ム枠付プリント配線板の製造工程図、図13はベアIC
チップの実装工程図、図14は真空吸着器を用いたマル
チチップモジュールの実装を示す断面図である。
は、図5及び図11に示す如く、多層のプリント配線板
100A、このプリント配線板100に実装される3種
類のベアICチップ201,202,203、及びチッ
プ201〜203を囲繞する状態にプリント配線板10
0Aに取り付けられる樹脂封止用のダム枠220を具備
し、ダム枠220内にチップ201〜203を封止する
樹脂230が充填される。
の実施例に係るプリント配線板100と同様な構成とな
っている。これを概略説明すると、図6乃至図8に示す
如く、プリント配線板100Aの外周面にはスルーホー
ルを半分に切断した形状の外部電極パッド105が多数
設けられている。また、プリント配線板100Aの表面
には、ベアICチップ201,202,203の実装領
域101,102,103を囲むようにしてワイヤボン
ディング用のリードパッド107が多数設けられてい
る。また、これらのリードパッド107や外部電極パッ
ド105間はプリント配線板100Aの表面に設けられ
た回路パターン、プリント配線板に形成された貫通スル
ーホール、インタースティシャルバイアホール及びプリ
ント配線板100Aの内層に設けられた導体層で接続さ
れている。また、プリント配線板100Aの領域10
1,102内にも回路パターンが設けられ、領域103
は導体層で形成されたアイランドとなっている。そし
て、プリント配線板100Aの表裏両面には、外部電極
パッド105、リードパッド107及び領域103以外
を覆うようにして絶縁層としてのソルダーレジスト11
5が設けられている。また、このソルダーレジスト11
5は、外部電極パッド105間に半田ブリッジが生じな
いように、外部電極パッド105間にも設けられてい
る。
11に示す如く、ベアICチップ201,202,20
3全体を囲繞できる大きさの角形形状を有しており、ま
た、樹脂封止時やリフロー半田付時にプリント配線板1
00Aに熱歪が生じないように補強部221が設けられ
2分割されている。
ダム枠220の取付工程及びベアICチップの実装工程
につき図12及び図13を用いて説明する。
ず、プリント配線板100Aの所定箇所に接着剤を塗付
する。本例のダム枠取付は自動機を用いて行なわれる構
成となっており、接着剤塗付に際しては、図8に示す如
く、プリント配線板100Aの対角線上の位置(円部
A,B)にある2つの外部電極パッド(金色)105と
このパッド105に隣接するソルダーレジスト(緑色)
115との境界を両者の色の相違より読取器で認識し、
この2つの境界部分を基準位置としてプリント配線板1
00Aの所定箇所に接着剤を塗付する。この際、外部電
極パッド105は金メッキであり、ソルダーレジスト1
15はプリント配線板100Aの基板(通常半透明)よ
りも認識しやすい色(例えば緑)となっているので、2
つの境界部分を読取器で正確に読み取れる。
て、プリント配線板100Aの接着剤が塗付された所定
箇所にダム枠220をマウントし、接着剤を硬化させて
ダム枠220はプリント配線板100Aに取り付けられ
る(図10)。
では、ダム枠220の位置決めは外部電極パッド105
とソルダーレジスト115の境界部分を色の差より認識
し、この境界部分を基準位置として行う構成であり、従
来の如き位置決め用の穴部をプリント配線板100Aに
形成する必要がないので、プリント配線板100Aの小
形化を図れる。
す如く、まず、ダム枠付きのプリント配線板100Aの
領域101〜103に銀ペーストを塗付してベアICチ
ップ201〜203のダイボンディングを行い、硬化
後、プリント配線板100Aのリードパッド107とベ
アICチップ201〜203の電極パッドとをワイヤ2
08にてワイヤボンディングする(図11)。そして、
ダム枠220内に樹脂230を充填してベアICチップ
201〜203の樹脂封止を行い(図5)、硬化後、フ
ァンクションテストを行う。
では、図14に示す如く、ダム枠220で囲まれた部分
を真空吸着器7を用いて吸着して主プリント配線板1に
実装する構造となっている。この場合に、ダム枠220
は3つのベアICチップ201〜203を囲繞する大き
さとなっているので、十分な吸着面積を確保できる。ま
た、樹脂230はその上面がダム枠の上端面と同一か若
干低くなる範囲でかつ所定の平坦度を保つように充填さ
れているので、吸着器7を用いてマルチチップモジュー
ル5Bを確実に吸着できる。
であり、図15はマルチチップモジュールのプリント配
線板の一部切欠斜視図、図16は図15のプリント配線
板の抵抗部分の断面図、図17は図15のプリント配線
板のコンデンサ部分の断面図である。
ント配線板1に実装される他のマルチチップモジュール
との信号調整用の抵抗及びコンデンサを前述したマルチ
チップモジュール5A又は5Bに組み込む場合を示した
ものであり、プリント配線板100Bはセラミックやそ
の他の材料で形成された基板118を積層することによ
り形成されている。
も、図15に示すように、外周面にはスルーホールを半
分に切断した形状の外部電極パッド105が多数設けら
れ、表面にはベアICチップ201.202,203の
実装領域を囲むようにして多数のリードパッド107が
設けられ、かつ、これらのリードパッド107や外部電
極パッド105間はプリント配線板100Bの表面に設
けられた回路パターン109、貫通スルーホール11
1、インタースティシャルバイアホール112及び内層
に設けられた導体層119で接続されている。そして、
さらに注目すべき点は、プリント配線板100Bの内部
に抵抗121及びコンデサ122が形成されている点に
ある。抵抗121は、図16に示すように、基板118
に抵抗体層124を印刷しこの抵抗体層124の両端を
内層となる導体層119で接続して形成されている。ま
た、コンデサ122は、図17に示すように、一方の導
体層119に誘電体層126を印刷し、一方の導体層1
19と他方の導体層119とで誘電気体層126を挟む
ようにして基板118を積層することにより形成されて
いる。尚、抵抗121、コンデサ122と接続されてい
る導体層119はインタースティシャルバイアホール1
12や回路パターン109等を介してリードパッド10
7や外部電極パッド105に接続されている。また、抵
抗体層124としてはAg−Pd系ペーストやRh酸化
物系ペースト等が、誘電体層126としてはチタン酸バ
リウム結晶化ガラス等が使用されている。
ンデンサ122をプリント配線板100B内に内蔵した
ので、マルチチップモジュールを大形化させないで、抵
抗やコンデンサをマルチチップモジュールに組み込むこ
とができる。
であり、図18はマルチチップモジュールの分解斜視
図、図19はマルチチップモジュールの斜視図、図20
は主プリント配線板に実装されたマルチチップモジュー
ルの斜視図である。本例のマルチチップモジュールはプ
リント配線板に複数のベアICチップをフリップチップ
ボンディングにより実装する場合を示したものである。
は、図18及び図19に示すように、多層のプリント配
線板100Dとこのプリント配線板100Dに実装され
る3種類のベアICチップ201D,202D,203
Dを具備して構成されており、ベアICチップ201
D,202D,203Dはプリント配線板100Dの表
面の一点鎖線で示された領域101D,102D,10
3Dに夫々実装される。
リント配線板100と同様、図20に示す主プリント配
線板1側に半田付けされる外部電極パッド105が多数
設けられている。また、プリント配線板100Dの表面
には、領域101D,102D,103D内に、フリッ
プチップボンディング用のパッド131が多数設けられ
ている。そして、これらのパッド131や外部電極パッ
ド105間はプリント配線板100Dの表面に設けられ
た回路パターン109、印刷抵抗体133、印刷誘電体
134やプリント配線板100Dに形成された貫通スル
ーホール111、インタースティシャルバイアホール1
12で接続されている。
配線板100D表面の回路パターン109と内層導体を
インタースティシャルバイアホール112で接続するこ
とにより、プリント配線板100Dの表面に形成する必
要がある回路パターンの数を削減している。また、本例
の特徴的な点は、フリップチップボンディングされるベ
アICチップ201D,202D,203Dの真下、つ
まり、領域101D,102D,103Dに印刷抵抗体
133及び印刷誘電体134を設けた点にある。これに
より、従来ベアICチップの周囲に設ける必要があった
チップ抵抗、チップコンデンサを削減することができ、
従って、マルチチップモジュールをさらに小形化でき
る。尚、プリント配線板100Dに印刷抵抗体133及
び印刷誘電体134を形成後、プリント配線板100D
の表面には、フリップチップボンディング用のパッド1
31及び外部電極パッド105の部分を除いてソルダー
レジスト115が設けられている。
って、領域101D,102D,103Dの外側には、
トリミングを可能とした調整用の印刷抵抗体136、印
刷誘導体137が設けられている。高周波回路において
は、抵抗体や誘導体を印刷にて形成した場合には、微調
整を必要とするが、印刷抵抗体や印刷誘電体が内層に形
成される場合やベアICチップの下方に形成されてる場
合はそれらの微調整を行うことはできない。そこで、ト
リミングを可能とした印刷抵抗体136、印刷誘電体1
37をプリント配線板100Dの表面に設けている。
D,102D,103Dのパッド131にはフリップチ
ップボンディング方式によりベアICチップ201D,
202D,203Dが接合され、マルチチップモジュー
ル5Dが形成される。このフリップチップボンディング
方式による場合は、ベアICチップの周囲にボンディン
グ用のパッドを設ける必要がないので、ワイヤボンディ
ング方式の場合よりもマルチチップモジュールを小形化
できる。尚、上記マルチチップモジュール5Dは、第1
の実施例におけるマルチチップモジュール5Aと同様、
外部電極105を用いてファンクションテストを行った
後、良品のマルチチップモジュール5Dのみが図20に
示すように、主プリント配線板1に実装される。このマ
ルチチップモジュール5Dの実装においても、プリント
配線板100Dの外周面に形成の外部電極105が主プ
リント配線板1にはんだ付けされるので、第1の実施例
と同様、主プリント配線板1側に必要とされるマルチチ
ップモジュールの実装領域はプリント配線板100Dの
面積程度のスペースを確保すれば良い。
マルチチップモジュールでは、他のプリント配線板に半
田付けするための外部電極パッドがプリント配線板の外
周面に形成されているので、従来の如きリード端子をプ
リント配線板の周縁部に設ける必要はない。従って、リ
ード端子の取付工数を削減でき、又、リード端子のスペ
ースを他のプリント配線板に必要としない点で、他のプ
リント配線板の電子部品実装密度を高くできる。
では、プリント配線板の表面であってベアICチップの
底面側に回路パターンが設けられているので、ベアIC
チップの周囲に設ける必要のある回路パターンを減少さ
せることができ、その分だけプリント配線板の小形化を
図れる。
では、第1及び第2の発明に係るマルチチップモジュー
ルの効果を合せ持つ。
では、プリント配線板の表面であってベアICチップの
底面側に抵抗やコンデンサを形成できるので、ベアIC
チップの周囲にチップ抵抗、チップコンデンサを設けな
いで済む。
では、第1乃至第3の発明のうちの何れかに記載の発明
の効果と第4の発明の効果とを合せ持つ。
では、プリント配線板の内層に設けられた導体層及びイ
ンタースティシャルバイアホールを介して複数のベアI
Cチップが電気的に接続されているので、ベアICチッ
プの周囲に設ける必要のある回路パターンを減少させる
ことができ、その分だけプリント配線板の小形化を図れ
る。
ュールは、第1乃至第5の発明のうちの何れかに記載の
発明の効果と第6の発明の効果とを合せ持つ。
では、プリント配線板の内層に抵抗を形成できるので、
プリント配線板の表面にチップ抵抗を設ける必要がなく
なり、その分だけプリント配線板の小形化を図れる。
ュールでは、第1乃至第7の発明のうちの何れかの発明
の効果と第8の発明の効果とを合せ持つ。
ルでは、プリント配線板の内層にコンデンサを形成でき
るので、プリント配線板の表面にチップコンデンサを設
ける必要がなくなり、その分だけプリント配線板の小形
化を図れる。
ジュールでは、第1乃至第7の発明のうちの何れかの発
明の効果と第10の発明の効果を合せ持つ。
ルでは、プリント配線板の内層に抵抗及びコンデサを形
成できるので、プリント配線板の表面にチップ抵抗やチ
ップコンデサを設ける必要がなくなり、その分だけプリ
ント配線板の小形化を図れる。
ジュールでは、第1乃至第7の発明のうちのいずれかの
発明の効果と第12の発明の効果とを合せ持つ。
ルでは、調整用の印刷抵抗体、印刷誘電体が設けられて
いるので、第1乃至第13の発明において、抵抗、コン
デンサの微調整を行なえるという効果を有する。第15
の発明に係るマルチチップモジュールでは、一つのダム
枠で複数のベアICチップを囲繞しているので、ベアI
Cチップごとにダム枠を設ける必要がなくなる。従っ
て、ダム枠の取付工数を削減することができ、また、全
体としてのダム枠の占める面積を減少させることができ
るので、この点からもプリント配線板の小形化を図れ
る。また、ダム枠で囲まれた部分を真空吸着器を用いて
吸着する場合に十分な吸着面積を確保できる。
ルでは、第1乃至第14の発明のうちの何れかの発明の
効果と第15の発明の効果とを合せ持つ。
ルは、ダム枠に補強部が設けられているので、第15又
は第16の発明の効果を有する他に、樹脂封止及びリフ
ローはんだ付け時にプリント配線板の熱によるストレス
を軽減できる。
ルでは、電極パッドとこの電極パッドの周囲との境界部
分を基準としてプリント配線板にダム枠が取り付けられ
るので、プリント配線板にダム枠取付用の穴部を設ける
必要がない。従って、穴部で妨げられないで回路パター
ンを設けられるのでプリント配線板の小形化を図れる。
ルでは、電極パッド間のハンダブリッジを防止するため
に電極パッドに隣接させて設けられるソルダーレジスト
(一般に緑色)と電極パッド(一般に金色)との境界部
分がダム枠取付用の基準位置となっており、境界部分が
色の差から明確になるので、第18の発明に加え、境界
部分の認識率が向上するという効果を有する。
ルでは、複数のベアICチップを囲繞するダム枠内に充
填される樹脂はダム枠よりも突出していないので、マル
チチップモジュールのダム枠で囲まれた部分を真空吸着
器で確実に吸着できる。
ルでは、プリント配線板の表面には、ベアICチップの
周囲にボンディング用のパッドを設ける必要がないので
上記第1乃至第20の発明において、マルチチップモン
ジュールをさらに小形化できる。
ュールの分解斜視図。
斜視図。
リント配線板に実装した状態の斜視図。
断面図。
ュールの斜視図。
ント配線板の斜視図。
た斜視図。
枠の斜視図。
実装した状態の斜視図。
装する状態を示す断面図。
ジュールのプリント配線板の切欠斜視図。
ジュールの分解斜視図。
組立斜視図。
主プリント配線板に実装した状態の斜視図。
板の平面図。
の斜視図。
プリント配線板とダム枠の要部拡大図。
製造工程図。
実装する状態を示す断面図。
板 101,102,103,101D,102D,103
Dチップ実装領域 105 外部電極パッド 109 回路パターン 112 インタースティシャルバイアホール 115 絶縁層(ソルダーレジスト) 116 内層 119 導体層 124 抵抗体層 126 誘電体層 133 印刷抵抗体 134 印刷誘電体 136 調整用印刷抵抗体 137 調整用印刷誘電体 220 ダム枠 221 補強部 230 樹脂
Claims (21)
- 【請求項1】 プリント配線板とこのプリント配線板に
実装される複数のベアICチップとを具備して構成され
前記プリント配線板が他のプリント配線板に実装される
マルチチップモジュールにおいて、前記プリント配線板
の外周面にはスルーホールを半分に切断した形状とされ
前記他のプリント配線板に半田付けされる外部電極パッ
ドが設けられていることを特徴とするマルチチップモジ
ュール。 - 【請求項2】 プリント配線板とこのプリント配線板に
実装される複数のベアICチップとを具備して構成され
前記プリント配線板が他のプリント配線板に実装される
マルチチップモジュールにおいて、前記複数のベアIC
チップが実装される前記プリント配線板の複数の領域の
内の少くとも一つの領域の表面には回路パターンが設け
られこの回路パターン上に絶縁層が設けられていること
を特徴とするマルチチップモジュール。 - 【請求項3】 複数のベアICチップが実装されるプリ
ント配線板の複数の領域の内の少くとも一つの領域の表
面には回路パターンが設けられこの回路パターン上に絶
縁層が設けられていることを特徴とする請求項1記載の
マルチチップモジュール。 - 【請求項4】 プリント配線板とこのプリント配線板に
実装される複数のベアICチップとを具備して構成され
前記プリント配線板が他のプリント配線板に実装される
マルチチップモジュールにおいて、前記複数のベアIC
チップが実装される前記プリント配線板の複数の領域の
内の少くとも一つの領域の表面には印刷抵抗体及び印刷
誘電体のうちの少くとも一方が設けられこの印刷抵抗
体、印刷誘電体上に絶縁層が設けられていることを特徴
とするマルチチップモジュール。 - 【請求項5】 複数のベアICチップが実装されるプリ
ント配線板の複数の領域の内の少くとも一つの領域の表
面には印刷抵抗体及び印刷誘電体のうちの少くとも一方
が設けられこの印刷抵抗体、印刷誘電体上に絶縁層が設
けられていることを特徴とする請求項1乃至3の何れか
に記載のマルチチップモジュール。 - 【請求項6】 プリント配線板とこのプリント配線板に
実装される複数のベアICチップとを具備して構成され
前記プリント配線板が他のプリント配線板に実装される
マルチチップモジュールにおいて、前記プリント配線板
は多層に形成されると共に前記ベアICチップの実装面
側から内層に至るインタースティシャルバイアホールが
設けられ、前記ベアICチップ間が前記インタースティ
シャルバイアホール及び前記内層に設けられた導体層を
介して電気的に接続されていることを特徴とするマルチ
チップモジュール。 - 【請求項7】 プリント配線板は多層に形成されると共
にベアICチップの実装面側から内層に至るインタース
ティシャルバイアホールが設けられ、前記ベアICチッ
プ間が前記インタースティシャルバイアホール及び前記
内層に設けられた導体層を介して電気的に接続されてい
ることを特徴とする請求項1乃至5の何れかに記載のマ
ルチチップモジュール。 - 【請求項8】 プリント配線板とこのプリント配線板に
実装される複数のベアICチップとを具備して構成され
前記プリント配線板が他のプリト配線板に実装されるマ
ルチチップモジュールにおいて、前記プリント配線板は
多層に形成されると共に内層に設けられた導体層に両端
が電気的に接続された抵抗体層が前記内層に設けられて
いることを特徴とするマルチチップモジュール。 - 【請求項9】 プリント配線板は多層に形成されると共
に内層に設けられた導体層に両端が電気的に接続された
抵抗体層が前記内層に設けられていることを特徴とする
請求項1乃至7の何れかに記載のマルチチップモジュー
ル。 - 【請求項10】 プリント配線板とこのプリント配線板
に実装される複数のベアICチップとを具備して構成さ
れ前記プリント配線板が他のプリント配線板に実装され
るマルチチップモジュールにおいて、前記プリント配線
板は多層に形成されると共に内層に設けられた導体層に
両面が電気的に接続された誘電体層が前記内層に設けら
れていることを特徴とするマルチチップモジュール。 - 【請求項11】 プリント配線板は多層に形成されると
共に内層に設けられた導体層に両面が電気的に接続され
た誘電体層が前記内層に設けられていることを特徴とす
る請求項1乃至7の何れかに記載のマルチチップモジュ
ール。 - 【請求項12】 プリント配線板とこのプリント配線板
に実装される複数のベアICチップとを具備して構成さ
れ前記プリント配線板が他のプリト配線板に実装される
マルチチップモジュールにおいて、前記プリント配線板
は多層に形成されると共に内層に設けられた導体層に両
端が電気的に接続された抵抗体層及び内層に設けらた導
体層に両面が電気的に接続された誘電体層が前記内層に
設けられていることを特徴とするマルチチップモジュー
ル。 - 【請求項13】 プリント配線板は多層に形成されると
共に内層に設けられた導体層に両端が電気的に接続され
た抵抗体層および内層に設けられた導体層に両面が電気
的に接続された誘電体層が前記内層に設けられているこ
とを特徴とする請求項1乃至7の何れかに記載のマルチ
チップモジュール。 - 【請求項14】 プリント配線板の表面であってベアI
Cチップの実装領域の外側にはトリミングを可能とした
調整用の印刷抵抗体及び印刷誘電体の少くとも一方が設
けられていることを特徴とする請求項1乃至13の何れ
かに記載のマルチチップモジュール。 - 【請求項15】 プリント配線板とこのプリント配線板
に実装される複数のベアICチップとを具備して構成さ
れ前記プリント配線板が他のプリント配線板に実装され
るマルチチップモジュールにおいて、前記プリント配線
板には前記複数のベアICチップを囲繞し前記ベアIC
チップを封止する樹脂が充填されるダム枠が設けられて
いることを特徴とするマルチチップモジュール。 - 【請求項16】 プリント配線板には複数のベアICチ
ップを囲繞し前記ベアICチップを封止する樹脂が充填
されるダム枠が設けられていることを特徴とする請求項
1乃至14の何れかに記載のマルチチップモジュール。 - 【請求項17】 ダム枠にはベアICチップ間を仕切る
状態に補強部が設けられていることを特徴とする請求項
15又は16に記載のマルチチップモジュール。 - 【請求項18】 プリント配線板はベアICチップの実
装面側の周縁部に電極パッドが設けられ、この電極パッ
ドとこの電極パッドの周囲との境界部分が前記プリント
配線板にダム枠を取り付ける際の基準位置となっている
ことを特徴とする請求項15乃至17の何れかに記載の
マルチチップモジュール。 - 【請求項19】 プリント配線板はベアICチップ実装
面側の周縁部に電極パッドが設けられると共にこの電極
パッドに隣接させてソレダーレジストが設けられ、前記
電極パッドと前記ソルダーレジストとの境界部分が前記
プリント配線板にダム枠を取り付ける際の基準位置とな
っていることを特徴とする請求項15乃至17の何れか
に記載のマルチチップモジュール。 - 【請求項20】 ベアICチップ封止用の樹脂はその上
面がダム枠の上端面よりも高くならない範囲で前記ダム
枠内に充填されていることを特徴とする請求項15乃至
19の何れかに記載のマルチチップモジュール。 - 【請求項21】 ベアICチップはフリップチップボン
ディングによりプリント配線板に実装されていることを
特徴とする請求項1乃至20の何れかに記載のマルチチ
ップモジュール。
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19145594A JP3461204B2 (ja) | 1993-09-14 | 1994-08-15 | マルチチップモジュール |
AU76650/94A AU690920B2 (en) | 1993-09-14 | 1994-09-14 | Multi-chip module |
PCT/JP1994/001517 WO1995008189A1 (fr) | 1993-09-14 | 1994-09-14 | Circuit multipuce |
DE69434952T DE69434952D1 (de) | 1993-09-14 | 1994-09-14 | Viel-chip-modul |
EP94927045A EP0720232B1 (en) | 1993-09-14 | 1994-09-14 | Multi-chip module |
CN94193352A CN1041035C (zh) | 1993-09-14 | 1994-09-14 | 多芯片模块 |
CA002355615A CA2355615C (en) | 1993-09-14 | 1994-09-14 | Multi-chip module |
CA002171458A CA2171458C (en) | 1993-09-14 | 1994-09-14 | Multi-chip module |
US08/617,843 US6147876A (en) | 1993-09-14 | 1994-09-14 | Multi-chip module having printed wiring board comprising circuit pattern for IC chip |
FI961176A FI961176A0 (fi) | 1993-09-14 | 1996-03-13 | Monisiruinen moduuli |
CN98107889A CN1198594A (zh) | 1993-09-14 | 1998-04-27 | 多芯片模块 |
CN98107886A CN1214547A (zh) | 1993-09-14 | 1998-04-27 | 多芯片模块 |
CN98107887A CN1198593A (zh) | 1993-09-14 | 1998-04-27 | 多芯片模块 |
CN98107888A CN1214548A (zh) | 1993-09-14 | 1998-04-27 | 多芯片模块 |
CN98107885A CN1203454A (zh) | 1993-09-14 | 1998-04-27 | 多芯片模块 |
AU78420/98A AU7842098A (en) | 1993-09-14 | 1998-07-27 | Multi-chip module |
US09/636,714 US6418030B1 (en) | 1993-09-14 | 2000-08-11 | Multi-chip module |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-228644 | 1993-09-14 | ||
JP22864493 | 1993-09-14 | ||
JP19145594A JP3461204B2 (ja) | 1993-09-14 | 1994-08-15 | マルチチップモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07135290A true JPH07135290A (ja) | 1995-05-23 |
JP3461204B2 JP3461204B2 (ja) | 2003-10-27 |
Family
ID=26506700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19145594A Expired - Fee Related JP3461204B2 (ja) | 1993-09-14 | 1994-08-15 | マルチチップモジュール |
Country Status (9)
Country | Link |
---|---|
US (2) | US6147876A (ja) |
EP (1) | EP0720232B1 (ja) |
JP (1) | JP3461204B2 (ja) |
CN (6) | CN1041035C (ja) |
AU (1) | AU690920B2 (ja) |
CA (1) | CA2171458C (ja) |
DE (1) | DE69434952D1 (ja) |
FI (1) | FI961176A0 (ja) |
WO (1) | WO1995008189A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6838766B2 (en) | 2000-03-21 | 2005-01-04 | Sanyo Electric Co., Ltd. | Semiconductor device |
KR100880187B1 (ko) * | 2001-05-30 | 2009-01-28 | 소니 가부시끼 가이샤 | 반도체 장치용 기판 |
JP2016529729A (ja) * | 2013-08-28 | 2016-09-23 | キュベイコン リミテッド | 半導体ダイおよびパッケージジグソーサブマウント |
Families Citing this family (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19632200C2 (de) * | 1996-08-09 | 2002-09-05 | Bosch Gmbh Robert | Multichipmodul |
JP3346263B2 (ja) * | 1997-04-11 | 2002-11-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
US6522173B1 (en) * | 1998-03-31 | 2003-02-18 | Kanji Otsuka | Electronic device |
JP2000138423A (ja) * | 1998-10-30 | 2000-05-16 | Matsushita Electric Ind Co Ltd | プリント回路基板およびその製造方法 |
DE69941548D1 (de) * | 1998-11-30 | 2009-11-26 | Hitachi Ltd | Verfahren zur Montage eines elektronischen Schaltungschips |
US7349223B2 (en) * | 2000-05-23 | 2008-03-25 | Nanonexus, Inc. | Enhanced compliant probe card systems having improved planarity |
US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
US6542379B1 (en) * | 1999-07-15 | 2003-04-01 | International Business Machines Corporation | Circuitry with integrated passive components and method for producing |
JP2001160663A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 回路基板 |
US6535398B1 (en) * | 2000-03-07 | 2003-03-18 | Fujitsu Limited | Multichip module substrates with buried discrete capacitors and components and methods for making |
US7952373B2 (en) | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
TW502492B (en) * | 2000-05-30 | 2002-09-11 | Alps Electric Co Ltd | Electronic circuit unit |
US6507100B1 (en) * | 2000-06-28 | 2003-01-14 | Advanced Micro Devices, Inc. | Cu-balanced substrate |
US8617934B1 (en) | 2000-11-28 | 2013-12-31 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages |
US7434305B2 (en) | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
JP2002170739A (ja) * | 2000-11-29 | 2002-06-14 | Murata Mfg Co Ltd | 積層セラミックコンデンサモジュール |
US6798666B1 (en) * | 2000-12-29 | 2004-09-28 | Ncr Corporation | Introducing loss in a power bus to reduce EMI and electrical noise |
US6862190B2 (en) * | 2001-01-17 | 2005-03-01 | Honeywell International, Inc. | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers |
US6931369B1 (en) | 2001-05-01 | 2005-08-16 | National Semiconductor Corporation | Method to perform thermal simulation of an electronic circuit on a network |
US6724083B2 (en) * | 2001-07-16 | 2004-04-20 | Ars Electronics Co., Ltd. | Method of producing semiconductor packages by cutting via holes into half when separating substrate |
US6678877B1 (en) * | 2001-08-15 | 2004-01-13 | National Semiconductor Corporation | Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas |
US20030057544A1 (en) * | 2001-09-13 | 2003-03-27 | Nathan Richard J. | Integrated assembly protocol |
US20030059976A1 (en) * | 2001-09-24 | 2003-03-27 | Nathan Richard J. | Integrated package and methods for making same |
US6900991B2 (en) * | 2001-12-03 | 2005-05-31 | Intel Corporation | Electronic assembly with sandwiched capacitors and methods of manufacture |
US20030153119A1 (en) * | 2002-02-14 | 2003-08-14 | Nathan Richard J. | Integrated circuit package and method for fabrication |
US6639302B2 (en) * | 2002-03-20 | 2003-10-28 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries |
US6903458B1 (en) * | 2002-06-20 | 2005-06-07 | Richard J. Nathan | Embedded carrier for an integrated circuit chip |
US20060213685A1 (en) * | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
FR2852190B1 (fr) * | 2003-03-03 | 2005-09-23 | Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant | |
US7005584B2 (en) * | 2004-02-13 | 2006-02-28 | Honeywell International Inc. | Compact navigation device assembly |
KR101022539B1 (ko) * | 2004-04-29 | 2011-03-16 | 엘지디스플레이 주식회사 | 인쇄회로기판 및 액정표시장치 |
JP2006100489A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法 |
CN100395889C (zh) * | 2004-12-23 | 2008-06-18 | 旺宏电子股份有限公司 | 多芯片封装结构 |
US7212395B2 (en) * | 2004-12-28 | 2007-05-01 | Intel Corporation | Capacitor design for controlling equivalent series resistance |
JP4403090B2 (ja) * | 2005-03-02 | 2010-01-20 | 日東電工株式会社 | 配線回路基板 |
JP4071782B2 (ja) * | 2005-05-30 | 2008-04-02 | 松下電器産業株式会社 | 半導体装置 |
US7327006B2 (en) * | 2005-06-23 | 2008-02-05 | Nokia Corporation | Semiconductor package |
JP4640802B2 (ja) * | 2005-07-07 | 2011-03-02 | 日東電工株式会社 | 回路付サスペンション基板 |
JP4615427B2 (ja) * | 2005-12-01 | 2011-01-19 | 日東電工株式会社 | 配線回路基板 |
US7589395B2 (en) * | 2006-06-30 | 2009-09-15 | Intel Corporation | Multiple-dice packages using elements between dice to control application of underfill material to reduce void formation |
JP2008034639A (ja) * | 2006-07-28 | 2008-02-14 | Nitto Denko Corp | 配線回路基板 |
JP4865453B2 (ja) * | 2006-08-30 | 2012-02-01 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
JP2008177491A (ja) * | 2007-01-22 | 2008-07-31 | Renesas Technology Corp | 半導体装置 |
US7926173B2 (en) * | 2007-07-05 | 2011-04-19 | Occam Portfolio Llc | Method of making a circuit assembly |
JP2008282995A (ja) * | 2007-05-10 | 2008-11-20 | Nitto Denko Corp | 配線回路基板 |
US7829977B2 (en) * | 2007-11-15 | 2010-11-09 | Advanced Semiconductor Engineering, Inc. | Low temperature co-fired ceramics substrate and semiconductor package |
US8113888B2 (en) * | 2008-05-15 | 2012-02-14 | Adc Gmbh | Circuit board for electrical connector and electrical connector |
CN101394708B (zh) * | 2008-10-20 | 2012-11-28 | 李鑫 | 一种电路板及其设计方法 |
JP4740312B2 (ja) * | 2008-12-18 | 2011-08-03 | 日東電工株式会社 | 配線回路基板集合体シート |
USD795262S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD794643S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794642S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794641S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794644S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD795261S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD794034S1 (en) * | 2009-01-07 | 2017-08-08 | Samsung Electronics Co., Ltd. | Memory device |
US8071893B2 (en) | 2009-03-04 | 2011-12-06 | Apple Inc. | Methods and apparatus for shielding circuitry from interference |
USD639812S1 (en) * | 2010-05-17 | 2011-06-14 | Panasonic Corporation | Memory card |
US9526167B2 (en) * | 2010-11-02 | 2016-12-20 | Kyocera Corporation | Many-up wiring substrate, wiring board, and electronic device |
WO2013066343A1 (en) | 2011-11-04 | 2013-05-10 | Knowles Electronics, Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
CN102569247A (zh) * | 2012-01-17 | 2012-07-11 | 华为终端有限公司 | 集成模块、集成系统板和电子设备 |
KR101964045B1 (ko) * | 2012-04-12 | 2019-04-01 | 삼성전자주식회사 | 반도체 메모리 모듈 및 그 제조 방법 |
US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
USD709894S1 (en) * | 2012-09-22 | 2014-07-29 | Apple Inc. | Electronic device |
DE202013011995U1 (de) * | 2013-01-22 | 2015-01-15 | Baumüller Nürnberg GmbH | Leiterplattenanordnung |
JP6202721B2 (ja) * | 2013-04-08 | 2017-09-27 | アオイ電子株式会社 | 回路基板およびそれを用いたサーマルプリントヘッド |
CN104102387A (zh) * | 2014-08-01 | 2014-10-15 | 金龙机电(东莞)有限公司 | 一种触摸屏和触摸屏装置 |
US9936580B1 (en) * | 2015-01-14 | 2018-04-03 | Vlt, Inc. | Method of forming an electrical connection to an electronic module |
US9967984B1 (en) * | 2015-01-14 | 2018-05-08 | Vlt, Inc. | Power adapter packaging |
US10264664B1 (en) | 2015-06-04 | 2019-04-16 | Vlt, Inc. | Method of electrically interconnecting circuit assemblies |
CA2989981C (en) * | 2015-06-19 | 2021-03-09 | Nippon Telegraph And Telephone Corporation | Solder joint structure of flexible printed circuit board |
US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
KR20170046344A (ko) * | 2015-10-21 | 2017-05-02 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지 |
CN105555039B (zh) * | 2016-02-03 | 2018-10-02 | 江门崇达电路技术有限公司 | 一种在pcb的两焊盘间制作线条的方法 |
US10158357B1 (en) | 2016-04-05 | 2018-12-18 | Vlt, Inc. | Method and apparatus for delivering power to semiconductors |
US10903734B1 (en) | 2016-04-05 | 2021-01-26 | Vicor Corporation | Delivering power to semiconductor loads |
JP6677183B2 (ja) * | 2017-01-25 | 2020-04-08 | オムロン株式会社 | 制御装置 |
USD826192S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD826187S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD826195S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD830318S1 (en) * | 2017-05-26 | 2018-10-09 | TinyPCB, Inc. | Moduler circuit board |
USD824345S1 (en) * | 2017-05-26 | 2018-07-31 | TinyPCB, Inc. | Modular circuit board |
USD826188S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD826193S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD826196S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD826190S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD824344S1 (en) * | 2017-05-26 | 2018-07-31 | TinyPCB, Inc. | Modular circuit board |
USD826189S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD826194S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD829674S1 (en) * | 2017-05-26 | 2018-10-02 | TinyPCB, Inc. | Modular circuit board |
USD826186S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD829675S1 (en) * | 2017-05-26 | 2018-10-02 | TinyPCB, Inc. | Modular circuit board |
USD826191S1 (en) * | 2017-05-26 | 2018-08-21 | TinyPCB, Inc. | Modular circuit board |
USD832229S1 (en) * | 2017-05-26 | 2018-10-30 | TinyPCB, Inc. | Modular circuit board |
USD833993S1 (en) * | 2017-05-30 | 2018-11-20 | TinyPCB, Inc. | Modular circuit board |
USD834546S1 (en) * | 2017-05-30 | 2018-11-27 | TinyPCB, Inc. | Modular circuit board |
USD833990S1 (en) * | 2017-05-30 | 2018-11-20 | TinyPCB, Inc. | Modular circuit board |
USD833991S1 (en) * | 2017-05-30 | 2018-11-20 | TinyPCB, Inc. | Modular circuit board |
USD839222S1 (en) * | 2017-05-30 | 2019-01-29 | TinyPCB, Inc. | Modular circuit board |
USD833992S1 (en) * | 2017-05-30 | 2018-11-20 | TinyPCB, Inc. | Modular circuit board |
USD830321S1 (en) * | 2017-05-30 | 2018-10-09 | TinyPCB, Inc. | Modular circuit board |
USD830319S1 (en) * | 2017-05-30 | 2018-10-09 | TinyPCB, Inc. | Modular circuit board |
USD833994S1 (en) * | 2017-05-30 | 2018-11-20 | TinyPCB, Inc. | Modular circuit board |
USD842260S1 (en) * | 2017-05-30 | 2019-03-05 | TinyPCB, Inc. | Modular circuit board |
USD830320S1 (en) * | 2017-05-30 | 2018-10-09 | TinyPCB, Inc. | Modular circuit board |
USD841606S1 (en) * | 2017-05-30 | 2019-02-26 | TinyPCB, Inc. | Modular circuit board |
USD841605S1 (en) * | 2017-05-30 | 2019-02-26 | TinyPCB, Inc. | Modular circuit board |
USD839221S1 (en) * | 2017-05-30 | 2019-01-29 | TinyPCB, Inc. | Modular circuit board |
USD839223S1 (en) * | 2017-05-30 | 2019-01-29 | TinyPCB, Inc. | Modular circuit board |
TWI647581B (zh) * | 2017-11-22 | 2019-01-11 | 緯創資通股份有限公司 | 電路板以及佈局結構 |
CN110139477B (zh) * | 2018-02-09 | 2021-10-08 | 台达电子企业管理(上海)有限公司 | 应用于智能终端的电源模块及电源模块组装结构 |
EP3854186A1 (en) | 2018-09-19 | 2021-07-28 | Tesla, Inc. | Mechanical architecture for a multi-chip module |
US11107753B2 (en) * | 2018-11-28 | 2021-08-31 | Semiconductor Components Industries, Llc | Packaging structure for gallium nitride devices |
US11201602B1 (en) | 2020-09-17 | 2021-12-14 | Analog Devices, Inc. | Apparatus and methods for tunable filtering |
US11201600B1 (en) | 2020-10-05 | 2021-12-14 | Analog Devices, Inc. | Apparatus and methods for control and calibration of tunable filters |
CN114188235B (zh) * | 2022-02-15 | 2022-04-19 | 江苏高格芯微电子有限公司 | 一种低功耗高精度协议集成电路模组封装工艺 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1452108A (fr) * | 1964-07-29 | 1966-02-25 | Telefunken Patent | Procédé de fabrication d'un montage microminiaturisé |
US3714709A (en) * | 1970-07-06 | 1973-02-06 | Rca Corp | Method of manufacturing thick-film hybrid integrated circuits |
US3689804A (en) * | 1971-09-30 | 1972-09-05 | Nippon Denso Co | Hybrid circuit device |
US3885304A (en) * | 1972-03-23 | 1975-05-27 | Bosch Gmbh Robert | Electric circuit arrangement and method of making the same |
US4372037A (en) * | 1975-03-03 | 1983-02-08 | Hughes Aircraft Company | Large area hybrid microcircuit assembly |
US4208698A (en) * | 1977-10-26 | 1980-06-17 | Ilc Data Device Corporation | Novel hybrid packaging scheme for high density component circuits |
JPS5687395A (en) * | 1979-12-18 | 1981-07-15 | Fujitsu Ltd | Semiconductor device |
US4349862A (en) * | 1980-08-11 | 1982-09-14 | International Business Machines Corporation | Capacitive chip carrier and multilayer ceramic capacitors |
US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
DE3382208D1 (de) * | 1982-12-15 | 1991-04-18 | Nec Corp | Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur. |
GB2144907A (en) * | 1983-08-09 | 1985-03-13 | Standard Telephones Cables Ltd | Mounting integrated circuit devices |
CA1222586A (en) * | 1983-11-11 | 1987-06-02 | Tadahiko Akiyama | Personal-servicing communication system |
US4616655A (en) * | 1984-01-20 | 1986-10-14 | Cordis Corporation | Implantable pulse generator having a single printed circuit board and a chip carrier |
JPS60173862A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | 集積回路装置 |
US5237204A (en) * | 1984-05-25 | 1993-08-17 | Compagnie D'informatique Militaire Spatiale Et Aeronautique | Electric potential distribution device and an electronic component case incorporating such a device |
US4692839A (en) * | 1985-06-24 | 1987-09-08 | Digital Equipment Corporation | Multiple chip interconnection system and package |
US5220488A (en) * | 1985-09-04 | 1993-06-15 | Ufe Incorporated | Injection molded printed circuits |
US4780795A (en) * | 1986-04-28 | 1988-10-25 | Burr-Brown Corporation | Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture |
JPS62260353A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置 |
JPS62260354A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置 |
US4814943A (en) * | 1986-06-04 | 1989-03-21 | Oki Electric Industry Co., Ltd. | Printed circuit devices using thermoplastic resin cover plate |
WO1988002183A1 (en) * | 1986-09-19 | 1988-03-24 | Hughes Aircraft Company | Trimming passive components buried in multilayer structures |
JPS63104361A (ja) * | 1986-10-20 | 1988-05-09 | Mitsubishi Electric Corp | 半導体装置 |
GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
US4811082A (en) * | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
FI82169C (fi) * | 1987-08-21 | 1991-01-10 | Nokia Mobira Oy | Rf-skyddad hybridkrets. |
US4788524A (en) * | 1987-08-27 | 1988-11-29 | Gte Communication Systems Corporation | Thick film material system |
WO1989004552A1 (en) * | 1987-10-30 | 1989-05-18 | Lsi Logic Corporation | Method and means of fabricating a semiconductor device package |
US4882657A (en) * | 1988-04-06 | 1989-11-21 | Ici Array Technology, Inc. | Pin grid array assembly |
EP0339154B1 (en) * | 1988-04-26 | 1994-11-17 | Citizen Watch Co. Ltd. | Memory card |
US5253010A (en) * | 1988-05-13 | 1993-10-12 | Minolta Camera Kabushiki Kaisha | Printed circuit board |
JP2570381B2 (ja) * | 1988-05-13 | 1997-01-08 | ミノルタ株式会社 | フレキシブルプリント基板へのicチツプ搭載構造 |
EP0351581A1 (de) * | 1988-07-22 | 1990-01-24 | Oerlikon-Contraves AG | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung |
JPH02106087A (ja) * | 1988-10-14 | 1990-04-18 | Rohm Co Ltd | 混成集積回路装置 |
KR930010076B1 (ko) * | 1989-01-14 | 1993-10-14 | 티디케이 가부시키가이샤 | 다층혼성집적회로 |
JP2790640B2 (ja) * | 1989-01-14 | 1998-08-27 | ティーディーケイ株式会社 | 混成集積回路部品の構造 |
JP3090453B2 (ja) * | 1989-07-10 | 2000-09-18 | 株式会社日立製作所 | 厚膜薄膜積層基板およびそれを用いた電子回路装置 |
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US5045820A (en) * | 1989-09-27 | 1991-09-03 | Motorola, Inc. | Three-dimensional microwave circuit carrier and integral waveguide coupler |
MY105486A (en) * | 1989-12-15 | 1994-10-31 | Tdk Corp | A multilayer hybrid circuit. |
NO900229D0 (no) * | 1990-01-16 | 1990-01-16 | Micro Electronics Ame A S | Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett. |
JPH04130470A (ja) * | 1990-09-21 | 1992-05-01 | Mita Ind Co Ltd | 画像形成装置のための自己診断および自己修復システム |
US5557142A (en) * | 1991-02-04 | 1996-09-17 | Motorola, Inc. | Shielded semiconductor device package |
US5166772A (en) * | 1991-02-22 | 1992-11-24 | Motorola, Inc. | Transfer molded semiconductor device package with integral shield |
FR2675632B1 (fr) * | 1991-04-18 | 1997-04-30 | Texas Instruments France | Dispositif de conditionnement de circuits integres |
JPH04335561A (ja) * | 1991-05-13 | 1992-11-24 | Mitsubishi Electric Corp | 半導体装置 |
JPH04130470U (ja) * | 1991-05-21 | 1992-11-30 | シヤープ株式会社 | 半導体装置 |
WO1992021150A1 (en) * | 1991-05-23 | 1992-11-26 | Motorola, Inc. | Integrated circuit chip carrier |
JP2976605B2 (ja) * | 1991-08-26 | 1999-11-10 | ソニー株式会社 | メモリモジュール |
JPH05102262A (ja) * | 1991-10-03 | 1993-04-23 | Hitachi Ltd | 半導体装置及びそれを実装した実装装置 |
JPH05206314A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置 |
JPH05160290A (ja) * | 1991-12-06 | 1993-06-25 | Rohm Co Ltd | 回路モジュール |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
JPH0798620A (ja) * | 1992-11-13 | 1995-04-11 | Seiko Epson Corp | 電子装置およびこれを用いたコンピュータ |
US5241351A (en) * | 1992-11-19 | 1993-08-31 | Xerox Corporation | Multi-blade turret holder |
JPH06267788A (ja) * | 1993-03-15 | 1994-09-22 | Murata Mfg Co Ltd | 複合部品 |
US5355016A (en) * | 1993-05-03 | 1994-10-11 | Motorola, Inc. | Shielded EPROM package |
GB2283863A (en) * | 1993-11-16 | 1995-05-17 | Ibm | Direct chip attach module |
EP0804806A1 (en) * | 1994-12-22 | 1997-11-05 | Benedict G. Pace | Device for superheating steam |
-
1994
- 1994-08-15 JP JP19145594A patent/JP3461204B2/ja not_active Expired - Fee Related
- 1994-09-14 WO PCT/JP1994/001517 patent/WO1995008189A1/ja active IP Right Grant
- 1994-09-14 EP EP94927045A patent/EP0720232B1/en not_active Expired - Lifetime
- 1994-09-14 US US08/617,843 patent/US6147876A/en not_active Expired - Fee Related
- 1994-09-14 CN CN94193352A patent/CN1041035C/zh not_active Expired - Fee Related
- 1994-09-14 CA CA002171458A patent/CA2171458C/en not_active Expired - Fee Related
- 1994-09-14 AU AU76650/94A patent/AU690920B2/en not_active Ceased
- 1994-09-14 DE DE69434952T patent/DE69434952D1/de not_active Expired - Lifetime
-
1996
- 1996-03-13 FI FI961176A patent/FI961176A0/fi unknown
-
1998
- 1998-04-27 CN CN98107886A patent/CN1214547A/zh active Pending
- 1998-04-27 CN CN98107888A patent/CN1214548A/zh active Pending
- 1998-04-27 CN CN98107887A patent/CN1198593A/zh active Pending
- 1998-04-27 CN CN98107889A patent/CN1198594A/zh active Pending
- 1998-04-27 CN CN98107885A patent/CN1203454A/zh active Pending
-
2000
- 2000-08-11 US US09/636,714 patent/US6418030B1/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6838766B2 (en) | 2000-03-21 | 2005-01-04 | Sanyo Electric Co., Ltd. | Semiconductor device |
KR100880187B1 (ko) * | 2001-05-30 | 2009-01-28 | 소니 가부시끼 가이샤 | 반도체 장치용 기판 |
JP2016529729A (ja) * | 2013-08-28 | 2016-09-23 | キュベイコン リミテッド | 半導体ダイおよびパッケージジグソーサブマウント |
Also Published As
Publication number | Publication date |
---|---|
EP0720232B1 (en) | 2007-04-11 |
CN1198593A (zh) | 1998-11-11 |
DE69434952D1 (de) | 2007-05-24 |
CN1198594A (zh) | 1998-11-11 |
JP3461204B2 (ja) | 2003-10-27 |
CA2171458A1 (en) | 1995-03-23 |
CA2171458C (en) | 2001-11-27 |
US6418030B1 (en) | 2002-07-09 |
CN1214548A (zh) | 1999-04-21 |
AU7665094A (en) | 1995-04-03 |
CN1214547A (zh) | 1999-04-21 |
CN1041035C (zh) | 1998-12-02 |
CN1130958A (zh) | 1996-09-11 |
EP0720232A1 (en) | 1996-07-03 |
CN1203454A (zh) | 1998-12-30 |
WO1995008189A1 (fr) | 1995-03-23 |
US6147876A (en) | 2000-11-14 |
EP0720232A4 (en) | 1996-11-13 |
FI961176A (fi) | 1996-03-13 |
FI961176A0 (fi) | 1996-03-13 |
AU690920B2 (en) | 1998-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3461204B2 (ja) | マルチチップモジュール | |
KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
US8432033B2 (en) | Electronic device and manufacturing method therefor | |
US7312108B2 (en) | Method for assembling a ball grid array package with two substrates | |
US6228683B1 (en) | High density leaded ball-grid array package | |
US5689091A (en) | Multi-layer substrate structure | |
JP3034180B2 (ja) | 半導体装置及びその製造方法及び基板 | |
JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
US4974057A (en) | Semiconductor device package with circuit board and resin | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
JPH09121002A (ja) | 半導体装置及びその製造方法 | |
JPH1126478A (ja) | 半導体パッケージの製造方法 | |
JPH11312756A (ja) | 半導体装置 | |
JPH08340081A (ja) | 半導体装置とその製造方法 | |
JPH06295935A (ja) | 半導体パッケージ | |
JP2524482B2 (ja) | Qfp構造半導体装置 | |
JP2000286376A (ja) | 半導体装置の製造方法 | |
JP2000286372A (ja) | 半導体装置の製造方法 | |
KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
JP2822990B2 (ja) | Csp型半導体装置 | |
JP3405718B2 (ja) | 半導体装置 | |
KR100489115B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JPH04359457A (ja) | 半導体装置およびその製造方法 | |
JPH09298274A (ja) | 半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |