CN1198593A - 多芯片模块 - Google Patents

多芯片模块 Download PDF

Info

Publication number
CN1198593A
CN1198593A CN98107887A CN98107887A CN1198593A CN 1198593 A CN1198593 A CN 1198593A CN 98107887 A CN98107887 A CN 98107887A CN 98107887 A CN98107887 A CN 98107887A CN 1198593 A CN1198593 A CN 1198593A
Authority
CN
China
Prior art keywords
printed circuit
chip module
circuit board
nude film
bulkhead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98107887A
Other languages
English (en)
Inventor
山口政义
泽野光俊
宝木一敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1198593A publication Critical patent/CN1198593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明揭示一种多芯片模块,其中,IC裸片201—203分别装于印制电路板100的区域101—103,该电路板外周面的外电极焊盘105焊接母板等。该外电极焊盘105、引线焊盘107之间由电路线条109、贯通孔111和填隙通孔112进行连接;还在不必绝缘的IC裸片201、202的模片贴合面上设置电路线条109。

Description

多芯片模块
本申请是申请日为94年9月14日、申请号为94193352.0、与本申请相同发明名称的发明专利申请的分案申请。
技术领域
本发明涉及将多个集成电路(IC)裸片装在一块印制电路板上的多芯片模块(MCM)。
背景技术
根据近来电子设备小型化、高功能化的要求，图1所示装在印制电路板1上的IC从封装型IC2发展到图2所示的IC裸片3，进而发展到图3所示的多芯片模块5。
图2所示结构利用模片贴合法、引线结合法等，将IC裸片3直接装在印制电路板1上。和把用诸如塑料、陶瓷等材料的封装体覆盖的封装型IC2装在印刷电路板1表面上的情况相比，上述结构的安装面积小。在这种结构的情况下，印制电路板1装上多块IC裸片3后，即使出现一块IC裸片3失效，也会因仅取出该失效裸片的操作(维修)困难且麻烦而连装好的印制电路板一起废弃。换句话说，存在生产过程成品率低的缺点。
图3所示多芯片模块5克服了上述缺点。现参照图4和图5简单说明该多芯片模块5的生产过程。此过程中，先将IC裸片52与多层印制电路板51进行模片贴合，并固定在该印制电路板上后，再用引线接合法连接各部分。然后，各IC裸片52装隔框53，用树脂密封，再将鸟羽状(Gull Wing Type)引线端子55焊在印制电路板51周缘部分所设的电极焊盘上作为外电极，制完该多芯片模块5。
此多芯片模块5可检查其单块性能，因而可只将良好的模块5装在母板等印制电路板(下文称为主印制电路板)1上。
然而，以往的这种多芯片模块5存在下列缺点。第1，必须在印制电路板51的周围焊接多个引线端子55，操作工时增多，而且引线端子55专用主印制电路板1的板面，所以主印制电路板1的电子元件安装密度降低。
第2，需要在IC裸片52四周设置电气连接多块这种裸片用的电路线条(未图示)，与装在印制电路板51上的IC裸片52的面积相比，印制电路板51的面积大。
第3，装设用于以树脂57密封IC裸片52的隔框52的结构中，安装成分别包围各块IC裸片52的状态的隔框53所占面积大，这点也会使印制电路板51形状变大。
此外，如图4所示，隔框53将其上所设凸起53a插入印制电路板51的孔部51a进行定位后，附着在该电路板上。印制电路板51上开设许多定位用的孔部51a，由于这些孔部，电路线条难配置，造成印制电路板51变大。
又，如图6所示，在用真空吸附装置7吸附多芯片模块5的隔框53所围部分装到主印制电路板1时，各隔框53形状小，不能确保吸附面积足够，因而吸附保持不易，不能稳定操作。
第4，在多芯片模块5上设置电路调整等方面用的电阻元件(电阻器)和电容器，进行复合模块化时，IC裸片52周围需要设有装片状电阻元件、片状电容器用的空间和焊接这些元件用的电极焊盘，因而进一步使印制电路板51变大。进行树脂密封IC裸片52后，还必须焊接这些片状元件。也即，操作工时增多。
此外，在装有多芯片模块5的印制电路板上安装片状电阻元件、片状电容器时，包含这些片状元件的多芯片模块5的安装面积增大，因此主印制电板1形状变大。
这样一来，以往的多芯片模块，其引线端子安装工时增多。而且，仅引线端子部分，形状就不小。又因为配置IC裸片间连接用的电路线条，印制电路板变大。各IC裸片安装隔框的工时数也增多。由于安装隔框，印制电路板进一步大形化。也不易真空吸附隔框部分，以便将多芯片模块吸附在主印制电路上。
再者，在多芯片模块上设置电阻元件、电容器进行复合化时，存在多芯片模块进一步大形化，安装该模块的主印制电路板也变大的缺点。
本发明旨在解决上述已有技术的缺点，其目的在于提供一种可比以往的多芯片模块形状小，同时能削减生产工时，并使真空吸附安装到主印制电路板的工序变得容易的多芯片模块。
发明的揭示
本发明多芯片模块的第一发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板的多芯片模块中，在印制电路板的外周面上设置贯通孔纵向半剖形状的、并焊接其他印制电路板的外电极焊盘。
第2发明，在具有印制电路板以及装于该电路板上的多块IC裸片的、并将上述印制电路板装到其他印制电路板的多芯片模块中，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面设置电路线条(パタ-ン)，该线条上又设置绝缘层。
第3发明的多芯片模块，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面设置电路线条，该线条上又设置绝缘层。
第4发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面上，设置印制电阻元件和印制电介质中的至少一种，该印制电阻元件和印制电介质上又设置绝缘层。
第5发明的多芯片模块，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面，设置印制电阻元件和印制电介质中的至少一种，该印制电阻元件和印制电介质上又设置绝缘层。
第6发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时设置从IC裸片安装面到内层的填隙通孔，IC裸片之间通过填隙通孔和设于内层的导体层进行电气连接。
第7发明的多芯片模块，印制电路板形成多层，同时设置从IC裸片安装面到内层的填隙通孔，IC裸片之间通过填隙通孔和设于内层的导体层进行电气连接。
第8发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件。
第9发明的多芯片模块，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件。
第10发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将该印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时在内层设置两面分别电气连接在内层所设导体层上的电介质层。
第11发明的多芯片模块，印制电路板形成多层，同时在内层设置两面分别电气连接在内层所设导体层上的电介质层。
第12发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件和两面分别电气连接在内层所设导体层上的电介质层。
第13发明的多芯片模块，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件和两面分别电气连接在内层所设导体层上的电介质层。
第14发明的多芯片模块，在印制电路板表面且位于IC裸片安装区域外侧处，设置可微调的调整用印制电阻元件和印制电介质中的至少一种。
第15发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，在印制电路板上设置包围多块IC裸片，并填充IC裸片密封树脂的隔框。
第16发明的多芯片模块，在印制电路板上设置包围多块IC裸片，并填充IC裸片密封树脂的隔框。
第17发明的多芯片模块在其隔框中设置使IC裸片成分隔状态的增强部。
第18发明的多芯片模块，印制电路板在IC裸片安装面的周缘部设置电极焊盘，该焊盘及与其周围的交界部分为印制电路板上安装隔框时的基准位置。
第19发明的多芯片模块，在印制电路板上IC裸片安装面的周缘部设置焊盘，同时邻接该焊盘设置阻焊层，电极焊盘与阻焊层的交界部分为印制电路板上安装隔框时的基准位置。
第20发明的多芯片模块，在密封树脂上表面不高于隔框上端面的范围内，将IC裸片密封树脂填充到隔框内。
第21发明的多芯片模块，用倒装式接合法(フリツプチツプボンディング)将IC裸片装到印制电路板上。
第22发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，在印制电路板端部设置贯通孔作为焊接其他印制电路板的外电极焊盘。
第23发明，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，在印制电路板的外周面上延伸并形成焊接其他印制电路板的外电极焊盘。
第24发明，做成将相关多芯片模块配置成对其他印制电路板平行或垂直的状态，其外电极焊盘焊接其他印制电路板的焊接区。
第25发明的多芯片模块，将IC裸片配置在隔框内，而且填充树脂，密封该IC裸片，又在此隔框和树脂上再配置IC裸片。
第26发明的多芯片模块，在印制电路板上设有配置IC裸片的贯通孔或凹部，将IC裸片配置在该贯通孔或凹部内，并用引线接合法进行连接。
第27发明的多芯片模块，在其他印制电路板上设置贯通孔，将该多芯片模块配置成嵌入此贯通孔，将该多芯片模块的外电极焊盘与其他印制电路板的焊接区线条连接。
第28发明的多芯片模块，做成直接用引线接合法将IC裸片连接至外部电极焊盘。
第29发明的多芯片模块，在形成印制电阻元件和印制电介质中的至少一种的同时，形成印制导体作为处理高频信号用的电感器。
第30发明的多芯片模块，采用软性印制电路板作为配置该多芯片模块的其他印制电路板。
第31发明的多芯片模块，以进行IC裸片散热用的金属材料制成隔框，而且用热传导树脂密封IC裸片。
第32发明的多芯片模块，做成金属材料的隔框构件延伸到挡在IC裸片上部的位置，而且用热传导树脂密封IC裸片。
第33发明的多芯片模块，配备对装在印制电路板上的IC裸片进行电磁屏蔽用的导电盖体。
第34发明的多芯片模块，配备对装在其他印制电路板上的相关多芯片模块进行电磁屏蔽用的导电盖体。
第35发明的多芯片模块，其多层印制电路板由陶瓷材料、玻璃环氧(玻璃纤维增强的环氧树脂)、树脂材料中的一种或其组合构成。
上述做法的第1、第5、第7、第9、第11、第12、第16、第22、第23、第28发明的多芯片模块中，在印制电路板的外周面配置用来焊接配置该多芯片模块的其他印制电路板且形状为贯通孔纵向半剖的外电极焊盘或贯通孔的外电极焊盘，该外电极焊盘延伸在印制电路板的外周面上，还用引线接合法直接将IC裸片接到外电极焊盘，所以不必在印制电路板的周缘部设置以往多芯片模块那样的惯用引线端子。
第2、第5、第7、第9、第11、第12、第16发明的多芯片模块中，在印制电路板表面所装IC裸片的底面上设有电路线条，因而IC裸片周围需要设置的电路线条减少。
第3、第5、第7、第9、第11、第12、第16发明的多芯片模块中，与第1及第2发明的多芯片模块一样，不必设置引线端子，而且IC裸片周围需要设置的电路线条减少。
第4、第5、第7、第9、第11、第12、第16、第29发明的多芯片模块中，在印制电路板表面和IC裸片底面，可形成电阻元件、电容、电感，所以不必在IC裸片周围设置片状电阻元件、片状电容器和电感。
第6、第7、第9、第11、第12、第16、第35发明的多芯片模块中，陶瓷材料、玻璃环氧、树脂材料中的一种或其组合构成多层的印制电路板，并通过该电路板内层所设导体层和填隙通孔电气连接多块IC裸片。因此，IC裸片周围需要设置的电路线条减少。
第8、第9、第16发明的多芯片模块可在印制电路板内层形成电阻元件，所以不必在该印制电路板的表面设置片状电阻元件。
第10、第11、第16发明的多芯片模块中，在印制电路板内层形成电容，不必在印制电路板的表面设置片状电容器。
第12、第13、第16发明的多芯片模块，在印制电路板内层形成电阻元件、电容、电感。因此，不必在印制电路板的表面设置片状电阻元件、片状电容器和电感。
第14、第16、第29发明的多芯片模块中，设有可微调的印制电阻元件、印制电介质、印制电感，再加上第1至第13发明中任一发明的作用，利用削去部分印制电阻元件、印制电介质、印制电感，可微调电路的工作特性。
第15、第16、第25发明的多芯片模块中，一个隔框围住多块IC裸片，不必每一块IC裸片设置隔框。
第17发明的多芯片模块加上第15或16发明的作用，在隔框中设有增强部，因而树脂密封和软熔焊接时可减小热变形。
第18发明的多芯片模块中，将电极焊盘及与其周围交界的部分作为基准，在印制电路板上安装隔框，再加上第15至第17发明的任一项，从而不必在印制电路板上设置安装隔框用的孔部。
第19发明的多芯片模块中，为了防止电极焊盘间焊料桥接，以邻接电极焊盘设置的阻焊层(例如绿色)与电极焊盘(例如金色)交界的部分作为安装隔框用的基准位置，交界部分颜色不同，区分明确。
第20发明的多芯片模块中，包围多块IC裸片的隔框中填充的树脂不突出隔框，所以能用真空吸附器方便地吸附多芯片模块的隔框包围部分。
第21发明的多芯片模块中，IC裸片用倒装接合法装在印制电路板上，所以印制电路板表面不必在IC裸片周围设置接合用的焊盘。
第24发明的多芯片模块中，将相关多芯片模块配置成对其他印制电路板为平行或垂直的状态，因而其装配可获得自由度。
第24发明的多芯片模块中，隔框填充树脂，并将IC裸片密封，又在该隔框和树脂上再配置IC裸片，因而能配置较多的IC裸片。
第26、第27发明的多芯片模块中，将IC裸片装在印制电路板的贯通孔或凹部内，再用引线接合法连接。又嵌入其他印制电路板的贯通孔与其他印制电路板连接。因此，总厚度可变薄。
第30发明的多芯片模块中，将相关多芯片模块配置在软性印制电路板上，因而可进行立体配置。
第31、第32发明的多芯片模块中，用金属材料的隔框和热传导树脂进行密封，能可靠地进行IC裸片散热。
第33、第34发明的多芯片模块中，按照不造成电极短路的要求，用导电盖体包围IC裸片或多芯片模块，进行电磁屏蔽。
附图概述
通过以下的详细说明和表示本发明实施例的附图，会更好地理解本发明。附图所示实施例不是意在限定本发明，而仅是为了便于说明和理解。
附图中，各图简单说明如下。
图1为表示以往装有封装型IC的印制电路板的平面图。
图2为表示以往装有IC裸片的印制电路板的平面图。
图3为表示以往多芯片模块的斜视图。
图4为表示图1所示多芯片模块的印制电路板和隔框中关键部分的放大图。
图5为图1所示多芯片模块的制造工序图。
图6为表示图1所示多芯片模块安装状态的断面图。
图7为分解表示本发明第1实施例的多芯片模块的斜视图。
图8为表示图7所示多芯片模块组装状态的斜视图。
图9为表示图8所示多芯片模块在主印制电路板上的安装状态的斜视图。
图10为表示图8所示多芯片模块关键部分的断面图。
图11为表示本发明第2实施例的多芯片模块的斜视图。
图12为表示图11多芯片模块的印制电路板的斜视图。
图13为从背面表示出图12所示印制电路板的斜视图。
图14为表示图12所示印制电路板的平面图。
图15为表示图11多芯片模块的隔框的斜视图。
图16为表示带隔框的印制电路板的斜视图。
图17为表示带隔框印制电路板上安装IC裸片的状态的斜视图。
图18为带隔框印制电路板的制造工序图。
图19为IC裸片的安装工序图。
图20为表示图17多芯片模块安装状态的断面图。
图21为将本发明第3实施例多芯片模块的印制电路板切开表示时的斜视图。
图22为表示图21印制电路板关键部分的放大图。
图23为表示图21印制电路板关键部分的放大图。
图24为分解表示本发明第4实施例多芯片模块的斜视图。
图25为表示图24多芯片模块的组装状态的斜视图。
图26为表示图25多芯片模块在主印制电路板上的安装状态的斜视图。
图27为表示外电极焊盘变形例的斜视图。
图28是实施例的变形例，为表示多芯片模块装到主印制电路板的状态的断面图。
图29是实施例的变形例，为表示多芯片模块配置状态的断面图。
图30是实施例的变形例，为表示多芯片模块在软性印制电路板上的配置状态的斜视图。
图31是实施例的变形例，为表示用导电材料盖体覆盖IC裸片，施加电磁屏蔽的状态的斜视图。
图32是实施例的变形例，为表示用导电材料盖体覆盖整个多芯片模块，施加电磁屏蔽的状态的斜视图。
本发明的最佳实施方式
下面参照图7至图26，说明本发明较佳实施例的多芯片模块。
图7为表示本发明多芯片模块第1实施例的组成的分解斜视图，图8为第1实施例的斜视图。图9为主印制电路板所装多芯片模块的斜视图，图10为多芯片模块关键部分的断面图。
图7和图8中，本第1实施例的多芯片模块5A例如做成具有由陶瓷材料、玻璃环氧、树脂材料中的一种或其组合构成的多层印制电路板100，以及装在该电路板100上的3种IC裸片201、202、203。IC裸片201装在印制电路板100表面上点划线所示的区域101，IC裸片202装在印制电路板100表面上点划线所示的区域102。IC裸片203装在印制电路板100表面实线所示的区域103。
在印制电路板100的外周面设有焊接图9所示母板等主印制电路板(其他印制电路板)1的多个外电极焊盘105。该外电极焊盘105为“贯通孔纵向(贯通方向)半剖”状，具有导体层部分105a和设于该部分周围的导体层部分105b。还在印制电路板100的表面，围绕区域101-103配置多个引线接合用的引线焊盘107。
然后，这些引线焊盘107、外电极焊盘105之间由印制电路板100表面所设电路线条109、印制电路板100上形成的贯通孔111和填隙通孔(インタ-スティシヤルバイアホ-ル)112进行连接。
如图10所示，这种情况下，印制电路板100表面的电路线条109和内层116的导体层由填隙通孔112进行连接。用这种方法，可减少印制电路板100表面需要配置的电路线条数。填隙通孔112不贯通到印制电路板100的背面，后面的工序中在主印制电路板1上安装多芯片模块5A时，与主印制电路板的导体之间不会发生短路。
连区域101、102内部都敷设印制电路板100表面的电路线条109。同印制电路板100上别的线条109一样，此二区域中也设有阻焊层(ソルダ-レジスト)(绝缘层)115。在IC裸片的表面安装中，如区域103所示那样，通常在印制电路板上设置由导体层构成的岛域，并利用模片贴合法将IC裸片装在该岛域。然而，本第1实施例中，不必确保印制电路板100端有地电位的IC裸片201、202，在成为其下方的印制电路板部分设置电路线条109。
这样，等于减少IC裸片201-203周围需要配置的电路线条109的数量。即印制电路板100的安装面积缩小，可小型化。
上述印制电路板100的区域101-103分别涂敷银糊剂后，模片贴合IC裸片201-203。然后，如图8所示，用引线208对印制电路板100的引线焊盘107与IC裸片201-203的电极焊盘205进行引线接合，制成多芯片模块5A。
此外，多芯片模块5A还用外电极焊盘105进行功能测试，能只将合格的多芯片模块5A装到主印制电路板1上(如图9所示)。此多芯片模块进行表面安装时，印制电路板100的外周面上形成的外电极焊盘105焊接主印制电路板1，所以主印制电路板1上所需的多芯片模块安装区域(面积)只要确保与印制电路板100的面积相当的空间即可。
下面说明第2实施例。
图11为表示第2实施例的组成的斜视图，图12为印制电路板的斜视图。图13为从背面表示印制电路板的斜视图。图14为印制电路板的平面图。图15为隔框的斜视图，图16为带隔框的印制电路板的斜视图。图17为带隔框的印制电路板上安装IC裸片的状态的斜视图，图18为带隔框的印制电路板的制造工序图。图19为IC裸片的安装工序图，图20为表示采用真空吸附器安装多芯片模块的断面图。
如图11和图17所示，本第2实施例的多芯片模块5B具有装在多层印制电路板100A上的3种IC裸片201-203，以及以包围这些裸片的状态装在印制电路板100A上用来进行树脂密封的隔框220。该隔框中填充用于密封裸片201-203的树脂230。印制电路板100A的结构与第1实施例的印制电路板100相同。
如图12至图14所示，印制电路板100A的外周面设有贯通孔纵向半剖状的多个外电极焊盘105。印制电路板100A的表面上围绕IC裸片201-203的安装区域101-103设置引线接合用的多个引线焊盘107。
这些引线焊盘107、外电极焊盘105之间由印制电路板100A表面上设置的电路线条、印制电路板上形成的贯通孔、填隙通孔和印制电路板100A内层设置的导体层进行连接。印制电路板100A的区域101、102内也敷设电路线条，区域103为用导体层构成的岛域。然后，在印制电路板100A的表面和背面形成作为绝缘层的阻焊层115，以覆盖外电极焊盘105、引线焊盘107和区域103以外的部分。为了外电极焊盘105之间不产生焊料桥接，也在该焊盘105之间设置阻焊层115。
如图15至图17所示，树脂密封用的隔框220具有矩形状，其大小能包围全部IC裸片201-203，而且设有增强部221(即隔框一分为二)，以免树脂密封时和软熔焊接时印制电路板100A上发生热变形。
下面，用图18及图19说明相对上述印制电路板100A安装隔框220的安装工序及IC裸片的安装工序。
隔框安装工序如图18所示，首先在印制电路板的规定处涂敷粘接剂，而且用自动机进行对这些涂粘接剂部分的安装。粘接剂的涂敷如图14所示，用光学读出装置识别位于印制电路板100A对角线处(图A、B)的两个电极焊盘105(金色)和与该焊盘邻接的阻焊层115(绿色)的不同颜色，从而识别焊盘105与阻焊层115的交界，并以此二者交界部分为基准位置，在印制电路板100A的规定处进行涂敷。
这时，外电极焊盘105镀金，阻焊层115为比印制电路板100A的基板(通常半透明)容易识别的颜色(例如绿色)，所以二者的交界部分可用光学读出装置正确识别。
其次，将上述二者交界部分作为基准位置，在印制电路板100A的已涂粘接剂的规定处放置隔框220，使粘接剂硬化后，隔框220就固定在印制电路板100A上(图16)。
这样，第2实施例的多芯片模块中，根据颜色差异用光学方法识别外电极焊盘105与阻焊层115的交界部分，并以该交界部分为基准位置，进行隔框220的定位。这种情况下，不必在印制电路板100A上形成并配置惯用的定位孔，加工过程方便。
IC裸片的安装工序如图19所示，首先在带隔框的印制电路板100A的区域101-103内涂敷银糊剂，进行IC裸片201-203的模片贴合，待其硬化后，用引线208对印制电路板100A的引线焊盘107与IC裸片201-203的电极焊盘进行引线接合(图17)。然后，在隔框220中填充树脂230，进行IC裸片201-203的树脂密封(图11)，并待其硬化后进行功能测试。
如图20所示，本第2实施例的多芯片模块5B采用以真空吸附器7吸着隔框220所围部分后，装到主印制电路板1上的工序。这种情况下，隔框220做成围住三块裸片201-203的尺寸，因而就确保吸附面积足够大。树脂230填充成其上表面在与隔框上端面齐平或略低的范围内，而且保持规定的平坦度，因而可用吸附器7方便且可靠地吸着多芯片模块5B。
本第2实施例中，设置隔框220，以填充密封裸片201-203用的树脂230。因此，可在此隔框220和树脂230上再配置别的IC裸片201-203。这时，供助层叠的IC裸片201-203，能组成用途更多的多芯片模块。
此外，隔框220用金属材料制成，而且树脂230采用热传导率高的树脂来密封，因而可提高裸片201-203的散热。这时，例如，IC裸片201-203能高效散发进行功率放大时的热量。若使隔框220延展至树脂230，则隔框面积大，散热面积变大，可进行效率更高的散热。
下面说明第3实施例。
图21为第3实施例中印制电路板部分切开的斜视图，图22为图21印制电路板中电阻元件部分的断面图。图23为图21印制电路板中电容器部分的断面图。
本第3实施例的多芯片模块做成在上述第1或第2实施例的多芯片模块5A、5B中装入调整与主印制电路板1所装其他多芯片模块之间的信号用的电阻元件和电容器。因此，印制电路板100B将陶瓷材料、玻璃环氧、树脂材料和其他材料做成的基板118叠成多层。
如图21所示，本第3实施例的印制电路板100B也在外周面设有贯通孔纵向半剖状的多个外电极焊盘105，在表面上围绕IC裸片201-203的安装区域也设有多个引线焊盘107。而且，这些引线焊盘107、外电极焊盘105之间由印制电路板100B表面上设置的电路线条109、贯通孔111、填隙通孔112和内层所设导体层119进行连接。
在印制电路板100B的内部形成电阻元件121和电容器122。电阻元件121如图22所示，先在基板118上用网板印制等方法形成电阻层124，再将该层124的两端连接在作为内层的导体层119上。电容器122如图23所示，在一导体层119上印制电介质层126，再用该导体层119和另一导体层119将电介质层126夹在中间，这样在基板118上叠层，从而形成该电容器。与电阻元件121、电容器122连接的导体层119通过填隙通孔112、电路线条109等，连接引线焊盘107和外电极焊盘105。电阻元件124使用Ag-Pd类胶体和铑氧化物类胶体等，电介质层126使用钛酸钡结晶玻璃材料等。
这样，本第3实施例中，印制电路板100B内部配置电阻元件121和电容器122，因而能不增大多芯片模块的体积，而将电阻元件和电容器融入其中。
下面说明第4实施例。
图24为分解表示第4实施例的组成的斜视图，图25为多芯片模块的斜视图。图26为装在主印制电路板上的多芯片模块的斜视图。
本第4实施例的多芯片模块5D用倒装式结合加工将多块IC裸片装到印制电路板上。
如图24和图25所示，多芯片模块5D具有多层的印制电路板100D，以及装于该电路板上的3种IC裸片201D-203D。裸片201D-203D分别表面贴装在印制电路板100D表面点划线所示的区域101D、102D和103D上。
同印制电路板100一样，印制电路板100D的外周面也设有图26所示主印制电路板1侧焊接的多个外电极焊盘105。在印制电路板100D的表面，区域101D-103D内设有倒装式接合用的多个焊盘131。而且，这些焊盘131、外电极焊盘105之间由印制电路板100D表面上设置的电路线条109、印制电阻元件133、印制电介质134、印制电路板100D上形成的贯通孔111和填隙通孔112进行连接。
同第1实施例一样，本第4实施例中，以填隙通孔112将印制电路板100D表面的电路线条109与内层导体相连接，从而减少印制电路板100D表面需要配置的电路线条数量。本第4实施例还在倒装式接合的IC裸片201D-203D的正下方，即区域101D-103D部分，设有印制电阻元件133和印制电介质134。
利用上述方法，可减少通常需要在IC裸片周围设置的片状电阻元件和片状电容器。因此，多芯片模块可进一步小型化。印制电路板100D中形成印制电阻元件133和印制电介质134后，该电路板表面除倒装式接合用焊盘131和外电极焊盘105部分外，还设置阻焊层115。
还在印制电路板100D表面位于区域101D-103D外侧处，设置可微调的调整用印制电阻元件136和印制电介质137。特别在处理高频信号的高频电路中，用印制法形成电阻元件和电介质的情况下，又要将调谐频率置于规定的中心频率，又要进行使特性阻抗匹配等的微调整，但内层上形成印制电阻元件、印制电介质时和IC裸片下方形成这些印制体时都不能进行上述微调，所以在印制电路板100D的表面设置可微调的印制电阻元件136和印制电介质137。
利用倒装式接合法将IC裸片201D-203D接合在上述印制电路板100D的区域101D-103D的焊盘131上，形成多芯片模块5D。这种倒装式接合法不必在IC裸片周围设置接合用的焊盘，所以比引线接合法可使多芯片模块小型化。
同第1实施例的多芯片模块5A一样，上述多芯片模块5D也用外电极焊盘105进行功能测试后，只将合格的多芯片模块5D装在主印制电路板1上(如图26所示)。
对多芯片模块5D进行表面安装时，印制电路板100D外周面上形成的外电极焊盘105也焊接主印制电路板1，所以同第1实施例一样，主印制电路板1上需要的多芯片模块安装区域只要确保相当于印制电路板100D的面积的空间即可。
在形成第3实施例和第4实施例中的印制电阻元件、印制电介质(电容器)的同时，也可形成作为电感的印制导体。这种情况下，可组成处理高频信号用的振荡电路和谐振电路等。
第1实施例中，外电极焊盘105为贯通孔纵向半剖的形状，但也可以如图27所示，在印制电路板100D的端部设置贯通孔106a本身，将该贯通孔作为外电极焊盘使用。这种情况下，在印制电路板100可能接触外围金属构件时，这种构造能防止这种接触(短路)。第2实施例至第4实施例也都这样。
代替贯通孔纵向(贯通方向)半剖状的外电极焊盘105，也可以如图27所示，设置将外电极焊盘的凸缘部分延伸到印制电路板100外周的线条106b，并将各线条106b连接主印制电路板(其他印制电路板)1。这时也可使制作工序简化。
如图9所示，第1实施例将多芯片模块对主印制电路板(其他印制电路板)1平行配置，但也可象图28所示那样配置成垂直状态。还可配置成在两块平行主印制电路板(其他印制电路板)1之间垂直的状态。第2至第4实施例也可这样。这时可得该配置的自由度。
第1实施例中，将多芯片模块5a放置在主印制电路板1上，但也可如图29所示，配置成在主印制电路板1设置贯通孔或凹部M，再将多芯片模块嵌入该贯通孔或凹部。这时，变成可减小主印制电路板1的厚度。同样，也可在印制电路板上设置贯通孔或凹部，再将IC裸片嵌入该贯通孔或凹部。第2至第4实施例也可这样。这时可减小厚度。
第1实施例中，多芯片模块做成用引线208对印制电路板100的引线焊盘107与IC裸片201-203的电极焊盘205进行引线接合。然而，根据其电气结构，也可做成不设引线焊盘107，IC裸片201-203的电极焊盘205将引线208直接连到外电极焊盘105。这时，印制电路板100的结构简化。第3实施例至第4实施例也可这样。
此外，如图30所示，若主印制电路板1采用软性电路板F，则多芯片模块可立体配置。如图31所示，用导电材料(金属、导电树脂)盖体Sa覆盖IC裸片，能施加电磁屏蔽。如图32所示，也可做成用导电材料(金属、导电树脂)盖体Sb覆盖多芯片模块，对整个多芯片模块进行电磁屏蔽。
本发明就示范性的实施例进行说明。然而显然，本领域的人员不超脱本发明的精神和范围，可对揭示的实施例作种种更改、省略和追加。因此，本发明非限定于上述实施例，必须理解为包含权利要求书所记载要素规定的范围及其同等的范围。
综上所述，本发明的多芯片模块中，各第1、第5、第7、第9、第11、第12、第16、第22、第23、第28发明的多芯片模块，在印制电路板的外周面配置用来焊接配置此多芯片模块的其他印制电路板的、且形状为贯通孔纵向半剖状或贯通孔的外电极焊盘，这类外电极焊盘延伸并配置在外周面上，还用引线接合法直接将IC裸片接到外电极焊盘。因此，不必在印制电路板的周缘部设置以往多芯片模块那样的惯用引线端子，具有提高外部印制电路板的电子元件安装密度，而且可减少操作工序的效果。
第2、第5、第7、第9、第11、第12、第16发明的多芯片模块中，在印制电路板表面所装IC裸片的底面上设有电路线条，IC裸片周围需要设置的电路线条减少，因而具有印制电路板能小型化的效果。
第3、第5、第7、第9、第11、第12、第16发明的多芯片模块中，与第1、第2发明的多芯片模块一样，不必设置引线端子，而且IC裸片周围需要设置的电路线条减少。
第4、第5、第7、第9、第11、第12、第16、第29发明的多芯片模块中，在印制电路板表面和IC裸片底面，可形成电阻元件、电容、电感，不必在IC裸片周围设置片状电阻元件、片状电容器和电感，因而具有印制电路板能小型化的效果。
第6、第7、第9、第11、第12、第16、第35发明的多芯片模块中，通过由陶瓷材料、玻璃环氧、树脂材料中的一种或其组合构成的多层印制电路板的内层所设导体层和填隙通孔电气连接多块IC裸片。因此，IC裸片周围需要设置的电路线条减少，从而具有印制电路板能小型化的效果。
第8、第9、第16发明的多芯片模块可在印制电路板内层形成电阻元件，不必在该印制电路板的表面设置片状电阻元件，因而具有印制电路板能小型化的效果。
第10、第11、第16发明的多芯片模块中，在印制电路板内层形成电容，不必在印制电路板的表面设置片状电容器，因而具有印制电路板能小型化的效果。
第12、第13、第16发明的多芯片模块在印制电路板内层形成电阻元件、电容和电感，不必在印制电路板的表面设置片状电阻元件、片状电容器和电感，因而具有印制电路板能小型化的效果。
第14、第16、第29发明的多芯片模块中，设有可微调的印制电阻元件、印制电介质、印制电感，再加上第1至第13发明中任一项的作用，利用刮去部分印制电阻元件、印制电介质、印制电感，可微调电路的工作特性，具有例如可方便且可靠地调整使高频电路工作特性与规定工作特性一致的效果。
第15、第16、第25发明的多芯片模块中，一个隔框围住多块IC裸片，不必每一块IC裸片设置裸框，具有隔框占据的面积可减小，用真空吸附器吸在隔框上面而进行传送使操作容易且可靠的效果。
第17发明的多芯片模块加上第15或第16发明的作用，在隔框中设有增强部，树脂密封和软熔焊接时可减小热变形，具有操作容易完成的效果。
第18发明的多芯片模块中，将电极焊盘及与其周围交界的部分作为基准，在印制电路板上安装隔框，再加上第15至第17发明的任一项，从而不必在印制电路板上设置安装隔框用的孔部，可获得电路线条配置的自由度，因而具有印制电路板能小型化的效果。
第19发明的多芯片模块中，为了防止电极焊盘间焊料桥接，以邻接电极焊盘设置的阻焊层与电极焊盘的交界部分作为安装隔框用的基准位置，交界部分因颜色不同而区别明确，用光学识别装置时能可靠地进行识别，具有操作效率提高的效果。
第20发明的多芯片模块中，包围多块IC裸片的隔框内填充的树脂不突出隔框，所以能用真空吸附器方便地吸住多芯片模块的隔框包围部分，具有提高该项操作效率的效果。
第21发明的多芯片模块中，IC裸片用倒装结合法装在印制电路板上，印制电路板表面不必在IC裸片周围设置接合用的焊盘，因而具有印制电路板能小型化的效果。
第24发明的多芯片模块中，将该多芯片模块配置成对其他印制电路板平行或垂直的状态，因而具有该装配可获得自由度的效果。
第24发明的多芯片模块中，隔框填充树脂并将IC裸片密封，又在该隔框和树脂上配置IC裸片，因而能配置较多的IC裸片，具有可得电路结构自由度和可构成较复杂结构的效果。
第26、第27发明的多芯片模块中，将IC裸片装在印制电路板的贯通孔或凹部内，再用引线接合法连接。又嵌入其他印制电路板的贯通孔与其他印制电路板连接。因此，具有总厚度可变薄的效果。
第30发明的多芯片模块中，将该多芯片模块配置在软性印制电路板上，因而可进行立体配置，具有可得设计自由度的效果。
第31、第32发明的多芯片模片中，用金属材料的隔框和热传导树脂进行密封，IC裸片能可靠地进行散热，具有能稳定工作的效果。
第33、第34发明的多芯片模块中，用导电构件覆盖IC裸片或多芯片模块本身，因而可对其进行电磁屏蔽，具有能稳定工作的效果。
工业应用性
如上所述，在对电子设备中的印制电路板进行安装时，本发明的多芯片模块形状小，安装工序容易、可靠，而且工作稳定。因此，本发明的多芯片模块用于装配电子设备的印制电路板，极其有用。

Claims (23)

1.一种具有印制电路板和装于该电路板上的多块集成电路(IC)裸片、并将所述印制电路板装到其他印制电路板的多芯片模块，其特征在于，所述印制电路板形成多层，而且在内层设置的导体层上设置电子无源元件。
2.如权利要求1所述的多芯片模块，其特征在于，所述电子无源元件是两面分别电气连接在所述内层所设导体层上的电介质层。
3.如权利要求1所述的多芯片模块，其特征在于，所述电子无源元件是两端分别电气连接在所述内层中设置的导体层上的电阻元件。
4.如权利要求1所述的多芯片模块，其特征在于，所述电子无源元件是两端分别电气连接在所述内层所设导体层上的电阻元件和两面分别电气连接在所述内层所设导体层上的电介质层。
5.如权利要求1至3中任一项所述的多芯片模块，其特征在于，在印制电路板表面且位于IC裸片安装区域外侧处，设置可微调的调整用印制电阻元件和印制电介质中的至少一种。
6.如权利要求1至3中任一项所述的多芯片模块，其特征在于，印制电路板上设置包围多块IC裸片，并填充密封所述IC裸片的树脂的隔框。
7.如权利要求6所述的多芯片模块，其特征在于，隔框中设置增强部，使IC裸片之间为隔离状态。
8.如权利要求6所述的多芯片模块，其特征在于，印制电路板在IC裸片安装面的周缘部设置电极焊盘，该焊盘及与其周围的交界部分为所述印制电路板上安装隔框时的基准位置。
9.如权利要求6所述的多芯片模块，其特征在于，印制电路板在IC裸片安装面的周缘部设置电极焊盘，而且邻接该焊盘设置阻焊层，所述电极焊盘与所述阻焊层的交界部分为所述印制电路板上安装隔框时的基准位置。
10.如权利要求6所述的多芯片模块，其特征在于，在密封树脂上表面不高于隔框上端面的范围内，将IC裸片密封用树脂填充到所述隔框内。
11.如权利要求1至3所述的多芯片模块，其特征在于，利用倒装式接合法将IC裸片装到印制电路板上。
12.如权利要求1至3中任一所述的多芯片模块，其特征在于，该多芯片模块配置成对其他印制电路板平行或垂直的状态，其外电极焊盘焊接其他印制电路板。
13.如权利要求6所述的多芯片模块，其特征在于，将IC裸片配置在隔框内，而且填充树脂，密封IC裸片，又在此隔框和树脂上再配置IC裸片。
14.如权利要求1至3中任一所述的多芯片模块，其特征在于，在印制电路板上设有配置IC裸片的贯通孔或凹部，将IC裸片配置在该贯通孔或凹部内，并用引线接合法进行连接。
15.如权利要求1至3中任一所述的多芯片模块，其特征在于，在所述其它印制电路板上设置贯通孔，将该多芯片模块配置成嵌入该贯通孔，将此多芯片模块的外电极焊盘与其他印制电路板的焊接区线条连接。
16.如权利要求1至3中任一所述的多芯片模块，其特征在于，直接用引线接合将IC裸片连接外电极焊盘。
17.如权利要求2所述的多芯片模块，其特征在于，在形成印制电阻元件和印制电介质层中的至少一种的同时，形成印制导体作为处理高频信号用的电感器。
18.如权利要求1至3中任一所述的多芯征模块，其特征在于，采用软性印制电路板作为装配该多芯片模块的其他印制电路板。
19.如权利要求6所述的多芯片模块，其特征在于，以IC裸片进行散热用的金属材料制成隔框，而且用热传导树脂密封IC裸片。
20.如权利要求6所述的多芯片模块，其特征在于，金属材料的隔框构件延伸到挡在IC裸片上部的位置，而且用热传导树脂密封IC裸片。
21.如权利要求1至3中任一所述的多芯片模块，其特征在于，配备对装在印制电路板上的IC裸片进行电磁屏蔽用的导电盖体。
22.如权利要求1至3中任一项所述的多芯片模块，其特征在于，配备对装在其他印制电路板上的相关多芯片模块进行电磁屏蔽用的导电盖体。
23.如权利要求1至3中任一项所述的多芯片模块，其特征在于，多层印制电路板由陶瓷材料、玻璃环氧材料和树脂材料中的一种或其组合构成。
CN98107887A 1993-09-14 1998-04-27 多芯片模块 Pending CN1198593A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP22864493 1993-09-14
JP228644/93 1993-09-14
JP19145594A JP3461204B2 (ja) 1993-09-14 1994-08-15 マルチチップモジュール
JP191455/94 1994-08-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN94193352A Division CN1041035C (zh) 1993-09-14 1994-09-14 多芯片模块

Publications (1)

Publication Number Publication Date
CN1198593A true CN1198593A (zh) 1998-11-11

Family

ID=26506700

Family Applications (6)

Application Number Title Priority Date Filing Date
CN94193352A Expired - Fee Related CN1041035C (zh) 1993-09-14 1994-09-14 多芯片模块
CN98107886A Pending CN1214547A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107885A Pending CN1203454A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107887A Pending CN1198593A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107889A Pending CN1198594A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107888A Pending CN1214548A (zh) 1993-09-14 1998-04-27 多芯片模块

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN94193352A Expired - Fee Related CN1041035C (zh) 1993-09-14 1994-09-14 多芯片模块
CN98107886A Pending CN1214547A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107885A Pending CN1203454A (zh) 1993-09-14 1998-04-27 多芯片模块

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN98107889A Pending CN1198594A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107888A Pending CN1214548A (zh) 1993-09-14 1998-04-27 多芯片模块

Country Status (9)

Country Link
US (2) US6147876A (zh)
EP (1) EP0720232B1 (zh)
JP (1) JP3461204B2 (zh)
CN (6) CN1041035C (zh)
AU (1) AU690920B2 (zh)
CA (1) CA2171458C (zh)
DE (1) DE69434952D1 (zh)
FI (1) FI961176A (zh)
WO (1) WO1995008189A1 (zh)

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6522173B1 (en) * 1998-03-31 2003-02-18 Kanji Otsuka Electronic device
JP2000138423A (ja) * 1998-10-30 2000-05-16 Matsushita Electric Ind Co Ltd プリント回路基板およびその製造方法
EP1780664B1 (en) * 1998-11-30 2009-10-14 Hitachi, Ltd. Method of mounting electronic circuit chip
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
JP2001160663A (ja) * 1999-12-02 2001-06-12 Nec Corp 回路基板
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
JP2002170739A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 積層セラミックコンデンサモジュール
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
JP2004523908A (ja) * 2001-01-17 2004-08-05 ハネウェル・インターナショナル・インコーポレーテッド プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ
US6931369B1 (en) 2001-05-01 2005-08-16 National Semiconductor Corporation Method to perform thermal simulation of an electronic circuit on a network
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
US6678877B1 (en) * 2001-08-15 2004-01-13 National Semiconductor Corporation Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US6639302B2 (en) * 2002-03-20 2003-10-28 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US7005584B2 (en) * 2004-02-13 2006-02-28 Honeywell International Inc. Compact navigation device assembly
KR101022539B1 (ko) * 2004-04-29 2011-03-16 엘지디스플레이 주식회사 인쇄회로기판 및 액정표시장치
JP2006100489A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法
CN100395889C (zh) * 2004-12-23 2008-06-18 旺宏电子股份有限公司 多芯片封装结构
US7212395B2 (en) * 2004-12-28 2007-05-01 Intel Corporation Capacitor design for controlling equivalent series resistance
JP4403090B2 (ja) * 2005-03-02 2010-01-20 日東電工株式会社 配線回路基板
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
JP4640802B2 (ja) * 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4615427B2 (ja) * 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
US7589395B2 (en) * 2006-06-30 2009-09-15 Intel Corporation Multiple-dice packages using elements between dice to control application of underfill material to reduce void formation
JP2008034639A (ja) * 2006-07-28 2008-02-14 Nitto Denko Corp 配線回路基板
JP4865453B2 (ja) * 2006-08-30 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
JP2008177491A (ja) * 2007-01-22 2008-07-31 Renesas Technology Corp 半導体装置
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP2008282995A (ja) * 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板
US7829977B2 (en) * 2007-11-15 2010-11-09 Advanced Semiconductor Engineering, Inc. Low temperature co-fired ceramics substrate and semiconductor package
WO2009138168A1 (de) * 2008-05-15 2009-11-19 Adc Gmbh Leiterplatte für elektrischen verbinder und elektrischer verbinder
CN101394708B (zh) * 2008-10-20 2012-11-28 李鑫 一种电路板及其设计方法
JP4740312B2 (ja) * 2008-12-18 2011-08-03 日東電工株式会社 配線回路基板集合体シート
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
US8071893B2 (en) 2009-03-04 2011-12-06 Apple Inc. Methods and apparatus for shielding circuitry from interference
USD639812S1 (en) * 2010-05-17 2011-06-14 Panasonic Corporation Memory card
WO2012060121A1 (ja) * 2010-11-02 2012-05-10 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
US9374643B2 (en) 2011-11-04 2016-06-21 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
KR101964045B1 (ko) * 2012-04-12 2019-04-01 삼성전자주식회사 반도체 메모리 모듈 및 그 제조 방법
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
USD709894S1 (en) * 2012-09-22 2014-07-29 Apple Inc. Electronic device
DE102013001006B4 (de) * 2013-01-22 2015-01-22 Baumüller Nürnberg GmbH Leiterplattenanordnung
JP6202721B2 (ja) * 2013-04-08 2017-09-27 アオイ電子株式会社 回路基板およびそれを用いたサーマルプリントヘッド
US9831144B2 (en) 2013-08-28 2017-11-28 Qubeicon Ltd. Semiconductor die and package jigsaw submount
CN104102387A (zh) * 2014-08-01 2014-10-15 金龙机电（东莞）有限公司 一种触摸屏和触摸屏装置
US9936580B1 (en) * 2015-01-14 2018-04-03 Vlt, Inc. Method of forming an electrical connection to an electronic module
US9967984B1 (en) * 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
CN107710887B (zh) * 2015-06-19 2020-02-21 日本电信电话株式会社 柔性印刷电路板的焊料接合构造
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
KR20170046344A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
CN105555039B (zh) * 2016-02-03 2018-10-02 江门崇达电路技术有限公司 一种在pcb的两焊盘间制作线条的方法
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
USD826194S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD829674S1 (en) * 2017-05-26 2018-10-02 TinyPCB, Inc. Modular circuit board
USD826188S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD824345S1 (en) * 2017-05-26 2018-07-31 TinyPCB, Inc. Modular circuit board
USD826187S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826190S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826196S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD824344S1 (en) * 2017-05-26 2018-07-31 TinyPCB, Inc. Modular circuit board
USD832229S1 (en) * 2017-05-26 2018-10-30 TinyPCB, Inc. Modular circuit board
USD826189S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD830318S1 (en) * 2017-05-26 2018-10-09 TinyPCB, Inc. Moduler circuit board
USD826192S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826195S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD829675S1 (en) * 2017-05-26 2018-10-02 TinyPCB, Inc. Modular circuit board
USD826193S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826186S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826191S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD839223S1 (en) * 2017-05-30 2019-01-29 TinyPCB, Inc. Modular circuit board
USD833991S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD839222S1 (en) * 2017-05-30 2019-01-29 TinyPCB, Inc. Modular circuit board
USD833990S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD833992S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD834546S1 (en) * 2017-05-30 2018-11-27 TinyPCB, Inc. Modular circuit board
USD839221S1 (en) * 2017-05-30 2019-01-29 TinyPCB, Inc. Modular circuit board
USD841605S1 (en) * 2017-05-30 2019-02-26 TinyPCB, Inc. Modular circuit board
USD841606S1 (en) * 2017-05-30 2019-02-26 TinyPCB, Inc. Modular circuit board
USD830320S1 (en) * 2017-05-30 2018-10-09 TinyPCB, Inc. Modular circuit board
USD830321S1 (en) * 2017-05-30 2018-10-09 TinyPCB, Inc. Modular circuit board
USD833994S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD833993S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD842260S1 (en) * 2017-05-30 2019-03-05 TinyPCB, Inc. Modular circuit board
USD830319S1 (en) * 2017-05-30 2018-10-09 TinyPCB, Inc. Modular circuit board
TWI647581B (zh) * 2017-11-22 2019-01-11 緯創資通股份有限公司 電路板以及佈局結構
CN110139477B (zh) * 2018-02-09 2021-10-08 台达电子企业管理（上海）有限公司 应用于智能终端的电源模块及电源模块组装结构
US11973004B2 (en) 2018-09-19 2024-04-30 Tesla, Inc. Mechanical architecture for a multi-chip module
US11107753B2 (en) * 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters
CN114188235B (zh) * 2022-02-15 2022-04-19 江苏高格芯微电子有限公司 一种低功耗高精度协议集成电路模组封装工艺

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1452108A (fr) * 1964-07-29 1966-02-25 Telefunken Patent Procédé de fabrication d'un montage microminiaturisé
US3714709A (en) * 1970-07-06 1973-02-06 Rca Corp Method of manufacturing thick-film hybrid integrated circuits
US3689804A (en) * 1971-09-30 1972-09-05 Nippon Denso Co Hybrid circuit device
US3885304A (en) * 1972-03-23 1975-05-27 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US4372037A (en) * 1975-03-03 1983-02-08 Hughes Aircraft Company Large area hybrid microcircuit assembly
US4208698A (en) * 1977-10-26 1980-06-17 Ilc Data Device Corporation Novel hybrid packaging scheme for high density component circuits
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
DE3382208D1 (de) * 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
GB2144907A (en) * 1983-08-09 1985-03-13 Standard Telephones Cables Ltd Mounting integrated circuit devices
CA1222586A (en) * 1983-11-11 1987-06-02 Tadahiko Akiyama Personal-servicing communication system
US4616655A (en) * 1984-01-20 1986-10-14 Cordis Corporation Implantable pulse generator having a single printed circuit board and a chip carrier
JPS60173862A (ja) * 1984-02-20 1985-09-07 Nec Corp 集積回路装置
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
US5220488A (en) * 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
US4780795A (en) * 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
JPS62260354A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPS62260353A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPH01500866A (ja) * 1986-09-19 1989-03-23 ヒユーズ・エアクラフト・カンパニー 多層構造中に埋設された受動部品のトリミング
JPS63104361A (ja) * 1986-10-20 1988-05-09 Mitsubishi Electric Corp 半導体装置
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
FI82169C (fi) * 1987-08-21 1991-01-10 Nokia Mobira Oy Rf-skyddad hybridkrets.
US4788524A (en) * 1987-08-27 1988-11-29 Gte Communication Systems Corporation Thick film material system
EP0344259A4 (en) * 1987-10-30 1991-04-24 Lsi Logic Corporation Method and means of fabricating a semiconductor device package
US4882657A (en) * 1988-04-06 1989-11-21 Ici Array Technology, Inc. Pin grid array assembly
DE3852131T2 (de) * 1988-04-26 1995-05-18 Citizen Watch Co Ltd Speicherkarte.
JP2570381B2 (ja) * 1988-05-13 1997-01-08 ミノルタ株式会社 フレキシブルプリント基板へのｉｃチツプ搭載構造
US5253010A (en) * 1988-05-13 1993-10-12 Minolta Camera Kabushiki Kaisha Printed circuit board
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JPH02106087A (ja) * 1988-10-14 1990-04-18 Rohm Co Ltd 混成集積回路装置
JP2790640B2 (ja) * 1989-01-14 1998-08-27 ティーディーケイ株式会社 混成集積回路部品の構造
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5045820A (en) * 1989-09-27 1991-09-03 Motorola, Inc. Three-dimensional microwave circuit carrier and integral waveguide coupler
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
NO900229D0 (no) * 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
JPH04130470A (ja) * 1990-09-21 1992-05-01 Mita Ind Co Ltd 画像形成装置のための自己診断および自己修復システム
US5557142A (en) * 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
FR2675632B1 (fr) * 1991-04-18 1997-04-30 Texas Instruments France Dispositif de conditionnement de circuits integres
JPH04335561A (ja) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp 半導体装置
JPH04130470U (ja) * 1991-05-21 1992-11-30 シヤープ株式会社 半導体装置
WO1992021150A1 (en) * 1991-05-23 1992-11-26 Motorola, Inc. Integrated circuit chip carrier
JP2976605B2 (ja) * 1991-08-26 1999-11-10 ソニー株式会社 メモリモジュール
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
JPH05160290A (ja) * 1991-12-06 1993-06-25 Rohm Co Ltd 回路モジュール
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
US5241351A (en) * 1992-11-19 1993-08-31 Xerox Corporation Multi-blade turret holder
JPH06267788A (ja) * 1993-03-15 1994-09-22 Murata Mfg Co Ltd 複合部品
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール

Also Published As

Publication number Publication date
FI961176A0 (fi) 1996-03-13
CN1198594A (zh) 1998-11-11
JPH07135290A (ja) 1995-05-23
CN1130958A (zh) 1996-09-11
EP0720232B1 (en) 2007-04-11
CA2171458C (en) 2001-11-27
DE69434952D1 (de) 2007-05-24
CA2171458A1 (en) 1995-03-23
AU690920B2 (en) 1998-05-07
CN1203454A (zh) 1998-12-30
US6418030B1 (en) 2002-07-09
CN1041035C (zh) 1998-12-02
US6147876A (en) 2000-11-14
EP0720232A1 (en) 1996-07-03
EP0720232A4 (en) 1996-11-13
FI961176A (fi) 1996-03-13
CN1214547A (zh) 1999-04-21
AU7665094A (en) 1995-04-03
JP3461204B2 (ja) 2003-10-27
CN1214548A (zh) 1999-04-21
WO1995008189A1 (fr) 1995-03-23

Similar Documents

Publication Publication Date Title
CN1041035C (zh) 多芯片模块
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1190113C (zh) 陶瓷叠层器件
CN1197153C (zh) 半导体器件
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1218203C (zh) 光学模块及其制造方法、半导体装置以及光传递装置
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1223085C (zh) 声表面波装置
CN1815733A (zh) 半导体装置及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1652663A (zh) 立体电子电路装置及其中继基板和中继框
CN1779951A (zh) 半导体器件及其制造方法
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1423477A (zh) 固态成像装置及其制作方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1832163A (zh) 摄像模块及其制造方法
CN1531090A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1702857A (zh) 半导体器件及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1674264A (zh) 布线衬底、使用该布线衬底的固态成像装置及其制造方法
CN1767177A (zh) 半导体器件以及电子设备
CN1574608A (zh) 温度补偿晶体振荡器
CN1518213A (zh) 表面声波器件及其制造方法
CN1220260C (zh) 半导体装置及其制造方法和印刷掩膜
CN1213855A (zh) 半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication