CN1220260C - 半导体装置及其制造方法和印刷掩膜 - Google Patents

半导体装置及其制造方法和印刷掩膜 Download PDF

Info

Publication number
CN1220260C
CN1220260C CNB021429650A CN02142965A CN1220260C CN 1220260 C CN1220260 C CN 1220260C CN B021429650 A CNB021429650 A CN B021429650A CN 02142965 A CN02142965 A CN 02142965A CN 1220260 C CN1220260 C CN 1220260C
Authority
CN
China
Prior art keywords
substrate
recess
jut
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021429650A
Other languages
English (en)
Other versions
CN1434504A (zh
Inventor
影山茂己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1434504A publication Critical patent/CN1434504A/zh
Application granted granted Critical
Publication of CN1220260C publication Critical patent/CN1220260C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

有关本发明的半导体装置，在多层衬底14配置的模槽14a上配置半导体芯片12，由具有离多层衬底14表面的高度h1大于配置在多层衬底14表面上的布线层20(结合区20a)的厚度的隆起部26a的封装材料26来覆盖半导体芯片12，并由焊膏印刷，使用已配置了的低熔点焊剂24来使芯片部件22与多层衬底14表面的布线层20接合。这样在电路元件的接合材料的印刷面积变小的情况下，可确切地将接合材料印刷到衬底上。

Description

半导体装置及其制造方法和印刷掩膜
技术领域
本发明涉及半导体装置及其制造方法和印刷掩膜，特别是涉及接合半导体装置的电路元件的接合材料的印刷。
现有技术
随着携带式终端机器的普及，为了实现小型、轻量化，作为携带式终端机器的高频用半导体芯片，大多采用MMIC(MonolithicMicrowave IC)芯片。这种MMIC芯片被组装成模件或组合件等高频半导体装置。
例如，在制作MMIC芯片的模件时，将MMIC芯片键合在模件的多层衬底的模槽上，印刷接合电路元件用的焊膏，使电路元件与配置在多层衬底表面上的布线层接合。
为了实现携带式终端机器的小型、轻量化，不仅要求MMIC芯片小型化，而且为使多层衬底小型化，要求电路元件的芯片部件也要小型化，随之，也要求减小接合电路元件用的各处焊膏的印刷面积。
例如，芯片部件也由使用1005型(部件的平面尺寸为1.0mm×0.5mm)，变成使用0603型(部件的平面尺寸为0.6mm×0.3mm)。
图17是例如记载在特开平8-321567号公报上的，现有的模槽嵌入型模件的断面图。图17中，100为模件、102为半导体芯片、104为多层衬底、104a为模槽、106为芯片部件、108为端面电极、110为键合材料、112部件焊料、114为封装材料、116为接合线、118为保护缚层材料、120为散热用电极、122为金属外壳。在各图中，相同部分用相同符号表示。在以下的图中也一样。
现有模件100的制造如下。
将半导体芯片102键合在多层衬底104的模槽104a上，用接合线116将已键合上的半导体芯片102与多层衬底104连接起来后，用封装材料114填充模槽104a，并使之硬化。这时要注意，封装材料114不要高出多层衬底104的表面。
接着，在多层衬底104的表面印刷用于接合芯片部件106的部件焊料112。
图18是说明印刷部件焊接材料112的模式图。
图18中，124为印刷掩膜，124a为涂敷焊剂用开口部，126为涂刷器，112a为焊膏。
将印刷掩膜124，放在多层衬底104的表面上，向印刷掩膜124的表面加焊膏112a，按箭头方向，移动涂刷器126，使焊膏112a移动到印刷掩膜124的开口部124a，并涂敷在多层衬底104的表面上。接着，将印刷掩膜124从多层衬底104表面离开，而使与开口部124a的形状相应的焊膏112a，留在多层衬底104的表面上。把芯片部件106，放置到留在多层衬底104表面的焊膏112a上，经过加热，使芯片部件106与之接合。
发明内容
然而，随着芯片部件106的微细化，当用0603型芯片部件106替代1005型芯片部件时，印刷掩膜124的开口部124a的面积变小，一旦用涂刷器126附着在多层衬底104表面上的焊膏112a，当将印刷掩膜124从多层衬底104表面分离时，以附着在印刷掩膜124开口部124a边缘的状态，从多层衬底104表面完全脱离，或者，即使不完全脱离但残留在多层衬底104表面的焊膏的量远少于当初所预定的量，从而时常发生芯片部件106安装不良的情况。
另一方面，若提高焊膏112a的流动性，则虽然焊膏112a附着在印刷掩膜124上从多层衬底104表面脱离的情况变少，但涂敷后的焊膏112a容易流动，已印刷的焊剂之间相互接触，在进行芯片部件接合时部件焊料112相互接合，容易发生短路，从而常常导致成品率降低。
也就是说，随着部件的小型化和焊膏在各处的附着面积变小，用现有的具有流动性的焊膏，当印刷掩膜124从多层衬底104表面分离时，会使已一旦被印刷上的焊膏脱离多层衬底104表面，另一方面，若提高焊膏112a的流动性，则附着后的焊膏112a容易流动，而引起芯片部件短路，这些情况都会出现芯片部件106的安装不良问题。
本发明是要解决上述问题的发明，第1目的是提供芯片部件的安装不良少、成品率高的半导体装置；第2目的是提供芯片部件安装不良少的制造方法；第3目的是提供用于芯片部件安装不良少的制造方法的印刷掩膜。
作为公知技术有特开平11-54665号公报。该公报记载了构成是在陶瓷衬底上形成模槽，使半导体芯片与该模槽相接合，再用接合线将该半导体芯片与表层布线连接，然后用封装材料将这个半导体芯片和接合线覆盖起来。而且记在了，在该模槽开口上，使一致隆起的封装材料的高度从衬底表面在0.2mm以下，由此能够印刷涂敷用来使作为布线连接体的焊球与陶瓷衬底上的树脂衬底表面接合的焊糊，并使焊球的接合变得容易进行。
与本发明有关的半导体装置，由于具备在表面上配置布线层并具有凹部的衬底；配置在该衬底凹部的半导体芯片；配置在衬底的凹部，覆盖半导体芯片，并在其一部分表面上有离开衬底表面的高度超过布线层的厚度的突起部的覆盖材料；通过导电性接合材料与配置在衬底表面上的布线层相接合的电路元件，因此构成为突起部形成容易、能够在衬底表面确保为接合芯片部件所需量的接合材料，从而减少电路元件的安装不良。
进而，因突起部配置在衬底凹部的边缘，因此可使用流动性高的覆盖材料，能够有效地覆盖半导体芯片。
而且，还具备表面比衬底表面光滑并被配置在衬底的凹部边缘的衬底表面上的第2突起部，因此能提高对覆盖材料的可湿性，可使由覆盖材料所形成的突起部的形成变得容易，并能构成容易控制突起部高度和形成位置的结构。
另外，因突起部配置在衬底凹部的中央，突起部的高度尺寸能够较高地设定，所以即便突起部的高度尺寸有若干偏差，也能构成良好地进行接合材料印刷的结构。
而且，覆盖材料是由基础层的第1材料和上层部的第2材料构成，并由上层部的第2材料形成突起部，因此用第1材料和第2材料能够改变材料的流动性，可以构成用第1材料有效地覆盖半导体芯片并能用第2材料容易地控制突起部高度的结构。
与本发明有关的半导体装置，由于具备在表面上配置布线层并具有凹部的衬底；配置在该衬底凹部的半导体芯片；配置在衬底的凹部，覆盖半导体芯片的覆盖材料；通过导电性接合材料与配置在衬底表面上的布线层相接合的电路元件；配置在配有该电路元件的布线层附近的衬底表面上、离开衬底表面的高度超过布线层的厚度的突起部，因此不论凹部的位置如何都能在涂敷有接合材料的位置近傍设置突起部，从而可提高布线层构成的自由度。
另外与本发明有关的半导体装置制造方法，由于包括准备在表面上配置布线层并具有凹部的衬底，在凹部配置半导体芯片的第1工序；用覆盖材料将配置在衬底凹部的半导体芯片覆盖，并在该覆盖材料的一部分表面上，形成离开衬底表面的高度超过布线层厚度的突起部的第2工序；在衬底表面上，放置涂敷接合材料用的印刷掩膜，利用这个印刷掩膜，在配置有电路元件的布线层上涂敷导电性的接合材料的第3工序，因此基于突起部而稍微离开衬底表面的印刷掩膜，在印刷接合材料时与衬底表面密切接合，而后再基于突起部而稍微离开衬底表面，从而能防止在除去印刷掩膜时，被印刷上去的接合材料与印刷掩膜一起脱离。
另外，由于突起部在衬底凹部的边缘形成，所以可以使用流动性高的覆盖材料，能在短时间内有效地进行半导体芯片的覆盖。
另外，由于突起部是在衬底凹部的中央形成，所以能使突起部的高度比较高，进而即便高度尺寸有若干偏差，也能很好地进行接合材料的印刷。
另外，覆盖材料是由基础部的第1材料和上层部的第2材料构成，并由上层部的第2材料形成突起部，因此能够用第1材料和第2材料改变材料的流动性，在短时间内有效地进行半导体芯片的覆盖，并能很好地控制突起部的形成。
由于还包括先于用覆盖材料覆盖半导体芯片的工序，在衬底凹部边缘的衬底表面上形成其表面比衬底表面还光滑的第2突起部的工序，因此在衬底凹部边缘规定的位置，能简单地形成高度一致的突起部。
另外，与本发明有关的半导体装置制造方法，由于包括准备在表面上配置布线层并具有凹部的衬底，在凹部配置半导体芯片的第1工序；用覆盖材料覆盖配置在衬底凹部的半导体芯片的第2工序；在衬底表面上，放置涂敷接合材料用的印刷掩膜，利用这个印刷掩膜，在配置有电路元件的布线层上涂敷导电性的接合材料的第3工序，还包括先于进行涂敷接合材料的工序，在配置有电路元件的布线层附近形成突起部的工序，因此不论凹部的位置如何都能在涂敷有接合材料的位置近傍设置突起部，进而可提高芯片部件配置或布线层形成的自由度。
与本发明有关的半导体装置制造方法，由于包括准备在表面上配置布线层并具有凹部的衬底，在凹部配置半导体芯片的第1工序；用覆盖材料覆盖配置在衬底凹部的半导体芯片的第2工序；在衬底表面放置具有配置了用于在衬底表面涂敷接合材料的开口部的遮蔽膜和在此遮蔽膜开口部近旁与衬底相对侧的遮蔽膜表面配置的突起部的印刷掩膜，通过该印刷掩膜在配置有电路元件的布线层涂敷导电性接合材料的第3工序，因此不增加新的工序，就能够防止在除去印刷掩膜时，已印刷上去的接合材料与印刷掩膜一起脱离。
另外，与本发明有关的印刷掩膜，由于具备具有用于在衬底表面涂敷导电性接合材料的开口部的遮蔽膜；配置在该遮蔽膜开口部近旁与衬底相对侧的遮蔽膜表面的突起部，因此即使遮蔽膜开口部的面积变小时，也能将接合材料确切地印刷在衬底表面。
附图说明
图1是有关本发明一实施方式的半导体装置的部分平面图。
图2是图1的II-II断面上的半导体装置的断面图。
图3是说明有关本发明一实施方式的半导体装置制造方法的一工序的模式断面图。
图4是有关本发明一实施方式的半导体装置的部分平面图。
图5是图4的V-V断面上的半导体装置的断面图。
图6是有关本发明一实施方式的半导体装置的断面图。
图7是有关本发明一实施方式的半导体装置的部分平面图。
图8是图7的VIII-VIII断面上的半导体装置的断面图。
图9是有关本发明一实施方式的半导体装置的部分平面图。
图10是图9的X-X断面上的半导体装置的断面图。
图11是有关本发明一实施方式的印刷掩膜的部分平面图。
图12是图11的XII-XII断面上的印刷掩膜的断面图。
图13是有关本发明一实施方式的印刷掩膜的变形例的部分平面图。
图14是图13的XIV-XIV断面上的断面图。
图15是有关本发明一实施方式的印刷掩膜的另一个变形例的部分平面图。
图16是图15的XVI-XVI断面上的断面图。
图17是现有的模槽埋入型的模件的断面图。
图18是说明现有部件焊剂材料印刷的模式图。
符号说明
20        布线层
14a       模槽
14        多层衬底
12        半导体芯片
26        封装材料
26a       隆起部
24        低熔点焊剂
22        芯片部件
56        保护膜突起
261       低粘度覆盖材料
262       高粘度覆盖材料
62        表面突起
70        开口部
68        遮蔽膜
72        遮蔽膜突起
实施方式
以下与实施方式有关的半导体装置，是例如作为功率放大器，用于携带电话RF部的半导体模件。
实施方式1
图1是本发明一实施方式的半导体装置的部分平面图。图2是图1的II-II断面中的半导体装置的断面图。
在图1和图2中，10是有关本实施方式的模件。12是半导体芯片，14是作为衬底的多层衬底，是由陶瓷形成的。在多层电衬底14表面的中央形成模槽14a，用键合材料，例如树脂键合材料16，将半导体芯片12键合在这个模槽14a的底部。18是将模槽14a内的布线层(图中未示出)和半导体芯片12的电极连接的线。
20是配置在多层衬底14表面上的布线层，22是作为电路元件的芯片部件。利用接合材料例如低熔点焊剂24，将芯片部件22与被称作布线层20的结合区20a的部分相接合。
在将低熔点焊剂24，涂敷在结合区20a时，是通过印刷掩膜40(参照图3)，以被称作糊状的焊膏24a(参照图3)的状态被涂敷的，焊膏24a是，例如将Sn、Pb按大致63∶37的焊剂合金，加工成粒径为30μm左右的颗粒状态后，与助焊剂混合而成的糊状物。
26是作为覆盖材料的封装材料，例如，在环氧树脂中混入二氧化硅填料，用来匹配半导体芯片12等的热膨胀系数。实施方式1中，封装材料26的表面形状是，在模槽14a的中央部位有一个凹面，在模槽14a的边缘14b的近旁，有作为比多层衬底14表面高的，隆起来的突起部的封装材料26的隆起部26a。
隆起部26a的高度h1，比接合有芯片部件22的结合区20a的表面高，并等于或小于50μm。
在使用了多层衬底14的高密度安装中，从模槽14a到最近的芯片部件22的结合区20a的间隔，必须是约150μm。为了将焊膏24a正常地印刷到多层衬底14的表面上，印刷掩膜40必须与衬底接触。在印刷焊膏24a时，一边按一边移动放在印刷掩膜40上面的涂敷用的夹具，例如涂刷器42(参照图3)，涂敷已被抹在印刷掩膜40上的焊膏24a，这时，因为涂刷器42的压挤，而使封装材料26的隆起部26a和印刷掩膜40发生弹性形变，从而，使印刷掩膜40与衬底14接触。
使印刷掩膜40与多层衬底14的表面，能够恰当地接触的主要因素包括，硬化后的封装材料26的弹性系数及弹性形变的限度，基于印刷掩膜的材质、厚度所决定的印刷掩膜的弹性系数，印刷时涂刷器的材质、压力及移动速度，从封装材料26的隆起部26a到最近的芯片部件22的结合区20a之间的间隔等。
考虑这些因素，当使用密封半导体芯片12的封装材料26、通常用的印刷掩膜40(SUS制的，厚度为约50～200μm)、硬度为90左右的氨基甲酸乙酯橡胶制的涂刷器42、从模槽14a到最近的芯片部件22的结合区20a的间隔，被设为约150μm时，隆起部26a的高度h1以等于或小于50μm为宜。
28为配置在多层衬底14侧面的端面电极，30为配置在多层衬底14背面的背面电极，32是覆盖配置有芯片部件22的多层衬底14表面的罩。图1是省略了罩32的平面图。
下面对半导体装置制造方法进行说明。
首先，准备使多个在表面上形成有布线层20的多层衬底14成为矩阵状的多层板(图中未示出)，利用树脂键合材料16，将半导体芯片12，键合在各个多层衬底14的模槽14a上，用线18，将半导体芯片12与布线层20连接。必要时，除了露出接合芯片部件22的结合区20a等外，用保护膜(图中未示出)将布线层20的表面包覆起来。
接着，用针状注入器，将封装材料26注入到模槽14a。其注入量必须能覆盖住半导体芯片12和线18，而且，封装材料的形状必须是模槽14a的中央部凹陷，在模槽14a边缘14b的近旁，形成高度比配置在多层衬底14表面的布线层20高的隆起部26a，例如注入量为模槽14a的深度的3/4以上，几乎注满模槽14a或者稍许少一点。
隆起部26a的高度h1的控制，由于，是通过封装材料26的粘度、触变性以及适当地设定向模槽14a的注入量进行的，所以，是可行的。
例如，实施方式1中，使用粘度为等于或小于100Pa·s、触变指数等于或小于1.5的封装材料26。这时，例如，设模槽14a的深度为0.3～0.4mm，当设，已被键合的半导体芯片12顶面的高度为100μm±15μm、已被接合的接合线18的最高位置，离半导体芯片12顶面的高度为120μm±20μm时，为了覆盖住半导体芯片12和接合线18，至少必须注入离模槽14a底面为220μm±35μm高的封装材料26。
因而，向模槽14a注入超过覆盖住半导体芯片12及接合线18所需要量的、大致为模槽14a深度3/4以上的封装材料26时，封装材料26则湿润了多层衬底14的模槽14a的边缘14b，超越模槽14a边缘14b的树脂稍有扩展，在模槽14a边缘14b的多层衬底14表面上，自动隆起。随后通过硬化(熟化)封装材料26，则在模槽14a的边缘14b处能够形成隆起部26a。
接着，进行焊膏的印刷工序。
图3是说明与本发明一实施方式有关的半导体装置制造方法的一工序的模式断面图，示出了涂敷焊膏的印刷工序。图3中与图1及图2相同的符号表示相同的部分，图4以下的图也是一样。
图3中，40为印刷掩膜，40a为印刷掩膜40的遮蔽膜，40b是设在遮蔽膜40a上的开口部，由这个开口部40b向多层衬底14的表面涂敷焊膏24a。42为涂刷器。
在形成多个多层衬底14的多层板上，进行印刷掩膜40的掩膜校准。印刷掩膜40的开口部40b是与布线层20的结合区20a相对应而配置的。接着，向印刷掩膜40上提供焊膏24a，用氨基甲酸乙酯橡胶制的涂刷器42，一边按压印刷掩膜40，一边按图3箭头方向移动涂刷器42，使焊膏24a一边移动，一边向开口部40b提供，在结合区20a的表面涂敷焊膏24a。
这时，印刷掩膜40与隆起部26a的顶部接触，与多层衬底14的表面间，有少许空隙，印刷掩膜40与多层衬底14表面不是紧贴着。当涂刷器42一接近开口部，就按压涂刷器42，由于封装材料26的隆起部26a和印刷掩膜40的弹性变化，使被涂刷器42按压的近旁的印刷掩膜40与衬底接触。并且由涂刷器42挤出的焊剂24a，在印刷掩膜和多层衬底14表面紧密结合的状态下，被涂敷在开口部40b的结合区20a的表面上。
当涂刷器42的按压最大的线形部分，一通过开口部40b，印刷掩膜40则从按压最高的直棱部分通过的位置开始，立刻离开多层衬底14的表面，但是，即使最高按压的直棱部分通过，在涂刷器42位于开口部40b期间，由于涂刷器42具有按压焊膏24a的作用，因此，能够抑制焊膏24a因附着在印刷掩膜40上，而脱离开结合区20a的不良现象发生。这样，在将焊膏24a涂敷在结合区20a之后，将印刷掩膜40离开多层板。
而后，将芯片部件22，放置在涂有焊膏24a的位置上并加热，用低熔点焊剂24，使芯片部件22和布线层20接合。再分割各个衬底，装配成模件10。
下面对其作用进行说明。
焊膏24a是将由锡和铅的合金形成的焊剂，加工成粒径为30μm左右的球状颗粒，再加入助焊剂而成的，所以不仅有粘性，还有触变性。
触变性通常用触变指数表示。触变指数的测定方法是，首先，用旋转粘度计测定被测定物的低旋转时的转矩Ta，再测定高旋转时的转矩Tb，并将低旋转时的转矩Ta对高旋转时的转矩Tb之比，定义为触变指数。也就是触变指数＝Ta/Tb。顺便提一下，水是Ta＝Tb，因此，水的触变指数是1。
可以设想，低旋转时的转矩Ta为接近于静止状态下的粘度，即表示静的粘性，高旋转时的转矩Tb为流动状态的粘度，即表示动的粘性。因此，可以认为触变指数变为大于1时，则维持静止时的状态的程度变大。
设定用于接合0603型芯片部件22的焊膏24a的触变性与1005型的相同，利用以往的印刷方法进行涂敷时，0603型芯片部件22的接合面积变小，所需要的焊膏24a的量变少，因此，已被印刷了的焊膏24a的重量和对多层衬底14表面的附着力，要比现有的1005型芯片部件小。
使用触变性与1005型芯片部件相同的焊膏，用传统的焊膏印刷方法，印刷0603型焊膏时，根据，基于触变性的静止时状态的维持程度，即，根据维持附着在印刷掩膜上的状态的维持程度，焊膏的重量和对多层衬底表面的附着力，比为使焊膏脱离开印刷掩膜所需要的力要小，当将印刷掩膜与多层衬底表面分离时，则焊膏同印刷掩膜一起脱离多层衬底表面，或者留在多层衬底表面的焊膏量减少。
一方面，在模件10的制造方法中，由覆盖半导体芯片和接合线18的封装材料26，在模槽14a边缘14b上形成隆起部26a，在印刷工序中，由于涂刷器42的按压，所导致的隆起部26a和印刷掩膜40的弹性变形，使印刷掩膜40和多层衬底14表面紧密接合，并将焊膏24a涂敷在布线层20的结合区20a上。
随后，在隆起部26a的弹性形变稍有恢复，印刷掩膜40稍微开始离开多层衬底14表面之后，用涂刷器42抑制焊膏24a。
这样，通过按住涂刷器，使焊膏24a不附着在设置在印刷掩膜40的遮蔽膜40a开口部40b的边缘上，当使焊膏24a和印刷掩膜40分开时，能使焊膏24a仍按压在多层衬底14表面上。
因此，当焊膏24a的印刷面积变小，即使，焊膏24a的重量和与多层衬底14表面的附着力小于使焊膏离开印刷掩膜40所需要的力时，在将印刷掩膜与多层衬底14的表面分离时，也能抑制焊膏24a与印刷掩膜40一起脱离多层衬底14的表面、或使留在多层衬底14表面上的焊膏量减少的不良现象发生。
也就是说，即使，芯片部件22的尺寸变小，与之相应结合区20a的面积也变小时，为了不降低焊膏24a的粘度，在结合区20a上涂敷所规定数量的焊膏24a，以确保芯片部件22与结合区20a接合需用的焊膏24a。
从而，通过简单的工序，则可以防止，提高焊膏24a的流动性时，所容易发生的焊剂与焊剂的相互结合，以及由于焊膏不足而引起的芯片部件接合不良的现象发生。进而，能够廉价提供可靠性高的模件。
由于模件10采用了在模槽14a的边缘14b上，用封装材料26配置隆起部26a的简单结构，防止芯片部件22的接合不良，因此，能构成，成品率、可靠性高的模件。
实施方式2
图4是与本发明有关的一实施方式的半导体装置的部分平面图。图5是图4V-V断面上的半导体装置的断面图。
图4中，46为有关本实施方式2的模件。
实施方式1是将封装材料26的隆起部26a，配置在模槽14a的边缘14b的近旁。而实施方式2是将封装材料26的隆起部26a配置在模槽14a的中央部。
在图4和图5中，封装材料26留在模槽14a内，不越过模槽14a的边缘14b而扩展。在图5中，封装材料26的隆起部26a，在模槽14a的中央部为最高。在本实施方式2，离多层衬底14表面的隆起部26a的高度h1，超过布线层的厚度，而且等于或小于100μm左右。
这个高度也根据模槽14a的平面形状而定，例如，当模槽14a的平面形状为2mm×2mm时，从隆起部26a的最高点到模槽14a的边缘14b必须是，例如约为1mm，从模槽14a的边缘14b到最近的芯片部件22的结合区20a的间隔，必须是150μm左右。
使印刷掩膜40恰当地与多层衬底14的表面接触的主要因素与实施方式1相同，但从隆起部26a到离模槽14a边缘14b最近的芯片部件22的结合区20a的距离，最短也要是隆起部26a的最高点到模槽14a边缘14b的距离，例如约只为1mm。因此即使隆起部26a的高度比实施方式1时还高，也能在印刷焊膏时，由于涂刷器的按压，使印刷掩膜40与多层衬底14的表面，在结合区20a的近旁紧密结合。
因此，与实施方式1相比，隆起部26a的高度偏差的自由度增大了，缓和了隆起部26a尺寸的精度。这样，由于放宽了印刷焊膏时隆起部26a的高度偏差，从而提高了模件的成品率。实施方式2的模件46的制造方法，与实施方式1大致相同，虽然本实施方式2的封装材料26的材料构成与实施方式1相同，例如，是在环氧树脂中混入二氧化硅填料，但其粘度及触变指数比实施方式1的材料26高。例如，使用了粘度大于100Pa·s，触变指数超过1.5的封装材料26。
在将超过覆盖住半导体芯片12和线18的量、大约是模槽14a深度的3/4以上的封装材料26注入给模槽14a的同时，最后，将注入封装材料26的注入夹具的注入孔，移动到将形成隆起部26a的模槽14a的中央部，在这个位置上注入封装材料26，使封装材料26隆起。
设封装材料26的粘度大于100Pa·s、触变指数大于1.5，从而能保持封装材料26的形状，通过硬化，可形成隆起部26a。由于被注入的封装材料26的形状比较容易保持，因此，也能容易地控制隆起部26a的高度。
焊膏的印刷工序与实施方式1一样，印刷掩膜40与隆起部26a的顶部接触，与多层衬底14的表面之间，有少许空隙，当涂刷器42一接近开口部40b，就按压涂刷器42，封装材料26的隆起部26a和印刷掩膜40发生弹性形变，使被涂刷器42按压的近旁的印刷掩膜40与衬底接触，并且由涂刷器42挤出的焊膏24a，在印刷掩膜40和多层衬底14表面紧密结合的状态下，被涂敷在开口部40b的结合区20a的表面上。
当涂刷器42的按压最大的直棱部分，一通过开口部40b，印刷掩膜40则从按压最高的直棱部分通过的位置开始，立刻离开多层衬底14的表面，但是，即使最高按压的直棱部分通过，在涂刷器42位于开口部41b期间，由于涂刷器42具有按压焊膏24a的作用，因此，能够抑制焊膏24a附着在印刷掩膜40上，而脱离开结合区20a的不良现象发生。
因此，实施方式2的模件46的制造方法，除与实施方式1一样奏效外，还能提高隆起部26a的高度偏差的自由度、缓和隆起部26a的尺寸精度，所以简化了制造工序中的尺寸管理。从而，用更简单的工序，可防止焊剂间相互结合和因焊膏量不足而引起的芯片部件22接合不良的现象发生。进而能够廉价提供可靠性高的模件。
另外，模件46也具有模件10相同的效果，因此，能构成，成品率、可靠性高的模件。
实施方式3
图6是有关本发明一实施方式的半导体装置的断面图。
图6中50是有关本实施方式3的模件。261是作为覆盖材料的第1材料的低粘度覆盖材料，262是作为第2材料的高粘度覆盖材料。
实施方式3中的模件50，采用的封装材料26是，用低粘度覆盖材料261和高粘度覆盖材料262二个种类的材料。
图6中，基础部的低粘度覆盖材料261的材料构成同实施方式1相同，在环氧树脂中混入二氧化硅填料，其粘度，例如等于或小于100Pa·s，触变指数等于或小于1.5。
另外，上部的高粘度覆盖材料262的材料构成同实施方式2相同，在环氧树脂中混入二氧化硅填料，其粘度，例如大于100Pa·s，触变指数大于1.5。
配置在模槽14a上的半导体芯片12及被接合在半导体芯片12上的线18，被低粘度覆盖材料261覆盖。这种低粘度覆盖材料261的表面，在模槽14a的内部，为平坦形状。在该低粘度覆盖材料261的表面上，配置由高粘度覆盖材料262，在模槽14a的中央部位所形成的隆起部26a。隆起部26a，离多层衬底14表面的高度与实施方式2相同，大于布线层厚度，而等于或小于100μm。
模件50的制造方法与实施方式1和实施方式2大致相同，但用封装材料覆盖半导体芯片12及线18的工序不同。
用封装材料的覆盖工序是，首先，向模槽14a注入低粘度覆盖材料261，注入量为浸上半导体芯片12和线18。大致浸上即可，未必完全浸住。由于注入低粘度覆盖材料261，因此流动性好，能在短时间内将覆盖材料遍及到模槽14a的各个角落。并且使形成的泡等容易消除，所以能有效地进行覆盖半导体芯片12和线18。
随后，在低粘度覆盖材料261上，移动注入高粘度覆盖材料262的注入夹具注入孔，使注入夹具的注入孔移动到将形成隆起部26a的模槽14a的中央部，在这个位置上，注入高粘度覆盖材料262，并使之隆起。接着，硬化(熟化)低粘度覆盖材料261和高粘度覆盖材料262。硬化工序也可在，注入低粘度覆盖材料261之后，注入高粘度覆盖材料262之前进行。这种硬化也可以是，只使树脂中的溶剂成分挥发的第1阶段熟化。
后面的印刷工序与实施方式2相同。
有关实施方式3的模件50，同实施方式2相同，提高了隆起部26a高度偏差的自由度，缓和了隆起部26a的尺寸精度。从而，在印刷焊膏时，由于缓和了隆起部26a高度的偏差，进而提高了模件的成品率。
另外，有关实施方式3的模件50，由于用低粘度覆盖材料261首先覆盖半导体芯片12和线18，所以可以有效地进行覆盖，并且为了形成隆起部26a，而注入高粘度覆盖材料262，则容易形成高度均等的隆起部26a，能使隆起部26a的高度偏差变小。
因此，实施方式3的模件50，具有，覆盖的可靠性高，隆起部26a的高度均等并且高度偏差自由度高的结构，所以在印刷焊膏时，能够确保芯片部件接合所需要的焊膏量，可以防止因焊膏不足所引起的芯片部件22的接合不良的现象发生。从而，能构成，成品率高，可靠性好的模件。
实施方式3的模件50的制造方法是，首先用低粘度覆盖材料261，覆盖半导体芯片12和线18，从而在短时间内，能流动性好地将覆盖材料遍及到模槽14a的各个角落。并且使形成的泡等容易消除，因此，能够有效地进行覆盖半导体芯片12和线18。而后，因为是注入高粘度覆盖材料262形成隆起部26a，所以，能够容易地形成高度均等的隆起部26a，使隆起部26a的高度偏差变小。因此，在短时间内能有效地进行半导体芯片12及线18的覆盖，并能形成高度一致的隆起部26a，采用简单的工序就可以防止因焊膏不足，所引起的芯片部件22的接合不良的现象。从而，可以廉价地提供高可靠性的模件。
实施方式4
图7是有关本发明的一种实施方式的半导体装置的部分平面图。图8是图7的VIII-VIII断面上的半导体装置的断面图。
图7和图8中的54是与本实施方式4有关的模件。56是作为第2突起部的保护膜突起。
模件54，在已配置在多层衬底14的模槽14a边缘14b上，设置保护膜突起56。保护膜突起56的形成，与形成覆盖布线层20的玻璃系材料的保护膜(补偿敷层)时的工序一样。
多层衬底14，由于是由陶瓷形成的，所以有时表面比较粗糙，因此，向模槽14a注入封装材料26，并在模槽14a边缘14b的多层衬底14表面上隆起时，由于模槽14a边缘14b的多层衬底14表面的湿润性不太好，而使超过模槽14a边缘14b的树脂难以扩展，或者不能均等地扩展。因此，利用表面粗糙度比陶瓷好的玻璃系材料的保护膜(补偿敷层)，在模槽14a边缘14b上形成保护膜突起56。
这种保护膜突起56是玻璃系材料，再加上表面粗糙度小，所以对封装材料的湿润性变好。
与实施方式1一样，当向模槽14a注入超过覆盖半导体芯片12及线18、大致高于模槽14a的深度的3/4量的封装材料26时，封装材料26则湿润了部分保护膜突起56，从这部分开始，树脂超越模槽14a边缘14b，并稍有扩展，在保护膜突起56的部分表面，自动地隆起。并且，根据保护膜突起56而决定的湿润性，来规定封装材料26的隆起量，所以能使隆起量均等，并能容易控制隆起部26a的设定位置和隆起部26a的高度。
当能容易控制隆起部26a位置的设定时，就能减少，模槽14a近旁的布线层20的结合区20a，被超越并扩展模槽14a边缘14b的封装材料26覆盖的不良现象。
以后的印刷工序与实施方式1相同。
依据本实施方式4的半导体装置制造方法，由于，是在模槽14a边缘14b上，设置表面粗糙度比多层衬底14表面好的保护膜突起56，因此，能够容易控制封装材料26的隆起部26a的位置的设定和高度。从而，在焊膏印刷工序中，能使焊膏稳定地涂敷在结合区20a上。
于是，用简单的工序，就可以防止因焊膏不足，所引起的芯片部件22接合不良的现象发生。可廉价地提供高可靠性的模件。
实施方式5
图9是有关本发明一实施方式的半导体装置的部分平面图。图10是图9的X-X断面上的半导体装置的断面图。
图9和图10中的60是本实施方式5的模件。62是作为突起部的表面突起。
模件60，没有设封装材料26的隆起部26a。为了具有与隆起部26a同样的功能，在多层衬底14表面上的结合区20a的近旁，设置有表面突起62。
当多层衬底14是由陶瓷形成时，通过例如反复印刷、干燥导体糊剂，则可在多层衬底14表面上形成具有所规定厚度的表面突起62。
另外，通过反复印刷、干燥玻璃系覆盖材料，也可以在多层衬底14的表面上，形成具有所规定厚度的表面突起。
还可以用印刷、干燥导体糊剂和覆盖材料的组合来形成。
或者，表面突起62也可以通过使多层衬底叠层时用的，在规定位置上设有凹部的压缩模具，在多层衬底表面上形成。
进一步，在使用有机多层衬底的情况下，可以用厚的焊剂保护层，形成具有所规定厚度的表面突起62。也可以将焊剂保护层和导体图案组合起来。
另外，在模件的制造工序中，还可以采用在衬底所要求的位置上涂敷并硬化树脂等方法形成。
这样形成的表面突起62，距多层衬底14表面的高度，也依赖与结合区20a的距离，但是，由于不能太期望涂刷器按压的弹性形变，其高度必须低于实施方式1～4的隆起部26a的高度。因此，表面突起62，离多层衬底14表面的高度大于布线层厚度，等于或小于30μm为宜。
在印刷工序中，印刷掩膜40与表面突起62的顶端接触，与多层衬底14的表面稍留有空隙，印刷掩膜40与多层衬底14的表面不紧密结合。当涂刷器42一接近开口部41b，就按压涂刷器42，虽然表面突起62不怎么弹性形变，但由于印刷掩膜的弹性形变，而使被涂刷器42所按压的近旁的印刷膜40与衬底接触。这样被涂刷器42挤压出的焊膏24a，则在印刷掩膜40和多层衬底14表面紧密结合的状态下，被涂敷在开口部40b的结合区20a的表面上。
当涂刷器42的按压最大的直棱部分，一通过开口部40b，印刷掩膜40则从按压最高的直棱部分通过的位置开始，立刻离开多层衬底14的表面，但是，即使最高按压的直棱部分通过，在涂刷器42位于开口部41b期间，由于涂刷器42具有按压焊膏24a的作用，因此，能够抑制焊膏24a附着在印刷掩膜40上，而脱离开结合区20a的不良现象发生。
本实施方式5中模件60的表面突起62，在印刷工序中的作用大体与实施方式1中的隆起部26a相同，起到与实施方式1相同的效果。除了这种效果外，还因为模件60的表面突起62，不是由封装材料形成的，所以，可以在多层衬底14表面的任何位置上，配置表面突起62。因此，能提高拟涂敷焊膏24a的结合区20a的位置设定的自由度。从而，提高高频模件布线层20的电路设计的自由度，所以能构成电气特性好的模件。
实施方式6
图11是有关本发明一实施方式的印刷掩膜的部分平面图。图12是图11的XII-XII断面的印刷掩膜的断面图。
图11和图12中的66为印刷掩膜，68为用SUS制的厚度约为50～200μm的印刷掩膜66的遮蔽膜。
70为设在遮蔽膜68上的开口部，与配置芯片部件22的结合区20a相对应而设置。72是配置在遮蔽膜68的与衬底14相对侧表面上的遮蔽膜突起，是与遮蔽膜68分体的，例如，是用树脂等形成的，被接合在遮蔽膜68开口部70近旁。遮蔽膜突起72的厚度，也和它与开口部70的距离有关，其厚度大于布线层20的厚度，而等于或小于30μm。
当使用这种印刷掩膜66进行焊膏24a的印刷时，印刷掩膜66的遮蔽膜突起72的顶部与多层衬底14的表面接触，多层衬底14的表面和掩蔽膜68之间稍留有空隙，印刷掩膜66与多层衬底14的表面不紧密结合。当涂刷器42一接近开口部70，就按压涂刷器42，虽然遮蔽膜突起72不怎么弹性形变，但由于遮蔽膜68的弹性形变，而使被涂刷器42按压近旁的遮蔽膜68与多层衬底14接触。这样，被涂刷器42挤压出的焊膏24a，则在遮蔽膜68和多层衬底14表面紧密结合的状态下，被涂敷在开口部70的结合区20a的表面上。
当涂刷器42的按压最大的直棱部分，一通过开口部70，遮蔽膜68则从按压最高的直棱部分通过的位置开始，立刻离开多层衬底14的表面，但是，即使最高按压的直棱部分通过，在涂刷器42位于开口部70上期间，由于涂刷器42具有按压焊膏24a的作用，因此，能够抑制焊膏24a附着在印刷掩膜66上，而脱离开结合区20a的不良现象发生。
使用本实施方式的印刷掩膜进行焊膏印刷时，不特意改变工序，就能在芯片部件22的尺寸变小，与之相应的结合区20a的面积也变小的情况下，即便，不降低焊膏24a的粘度，也能在结合区20a上，涂敷所规定量的焊膏，确保使芯片部件22接合在结合区20a所要的焊膏24a。
因此，在不变动工序的情况下，就能防止因焊膏24a的粘度降低，而引起的焊剂相互结合和因焊膏量不足，而使芯片部件22的接合不良等现象发生。从而，能廉价地提供高可靠性的模件。
图13是有关本发明一实施方式的印刷掩膜的变形例的部分平面图，图14是图13的XIV-XIV断面的断面图，图15是有关本发明一实施方式的印刷掩膜的又一变形例的部分平面图，图16是图15的XVI-XVI断面的断面图。
在图13和图14的印刷掩膜变形例中，遮蔽膜突起72是作为遮蔽膜68的突起，仅在与多层衬底14对置面上突出而形成。
另外，图15及图16印刷掩膜的变形例中，遮蔽膜突起72是被作为遮蔽膜68的突起，被设置在多层衬底14上，通过使遮蔽膜68，从表侧发生塑性形变而形成的突起，作为遮蔽膜突起72。
在实施方式1～6中，已对焊膏的印刷进行了说明，这种印刷不仅对焊膏，对混入导电性填料的树脂制的粘合剂，也有同样效果。
发明效果
如上所述，有关本发明的半导体装置及其制造方法和印刷掩膜，具有上述结构和工序，因此，具有下述效果。
有关本发明的半导体装置，具有，在表面上配置布线层又具有凹部的衬底；配置在该衬底凹部的半导体芯片；配置在衬底凹部，覆盖半导体芯片并在其一部分表面上有距衬底表面的距离，超过布线层厚度的突起部的覆盖材料；利用导电性接合材料，与配置在衬底表面上的布线层接合的电路元件，并构成突起部形成容易，在衬底表面上确保有为接合芯片部件所需要的接合材料的数量的结构，而使电路元件安装不良的现象减少。从而能够廉价的构成高成品率的半导体装置。
进而，因突起部被配置在衬底凹部的边缘，因此，可使用流动性高的覆盖材料，形成能有效覆盖半导体芯片的结构。从而，能够构成高可靠性的半导体装置。
另外，具有，表面比衬底表面还光滑的，被配置在衬底凹部边缘的衬底表面上的第2突起部，能够形成，对覆盖材料的可湿性提高、覆盖材料的突起部变得容易形成、突起部的高度和形成位置容易控制的结构。因此，能够构成突起部被稳定形成、接合材料被稳定印刷的半导体装置结构，所以，能够做出装配不良少、成品率高的结构。
另外，由于，突起部被配置在衬底凹部的中央，因此，能够构成，增大突起部的高度，并且，即便突起部的高度尺寸有若干偏差，也能很好地进行接合材料的印刷的结构。从而，能做出装配不良少、成品率高的结构。
覆盖材料是由基础层的第1材料和上层部的第2材料构成，并由上层部的第2材料形成突起部，因此，可以构成，用第1材料和第2材料改变材料的流动性，在用第1材料有效地覆盖半导体芯片的同时，还能用第2材料轻易地控制突起部高度的结构。因此，能做出可靠性好、成品率高的半导体装置结构。
与本发明有关的半导体装置，具有，在表面上配置布线层又有凹部的衬底；配置在该衬底凹部的半导体芯片；配置在衬底凹部，覆盖半导体芯片的覆盖材料；利用导电性接合材料，与配置在衬底表面上的布线层接合的电路元件；配置在接合有电路元件的布线层近傍的衬底表面上，离衬底表面的高度超过布线层厚度的突起部，由于，不管凹部的位置，而能在涂敷有接合材料位置的近傍设置突起部，所以，可以提高布线层构成的自由度。从而，能做出电气性能好的半导体装置结构。
与本发明有关的半导体装置制造方法，包括，准备在表面配置布线层并有凹部的衬底，在凹部配置半导体芯片的第1工序，用覆盖材料将配置在衬底凹部的半导体芯片覆盖，同时在该覆盖材料的一部分表面上，形成离衬底表面的高度超过布线层厚度的突起部的第2工序；在衬底表面上，放置涂敷接合材料用的印刷掩膜，利用该印刷掩膜，在配置有电路元件的布线层上涂敷导电性的接合材料的第3工序，因突起部而稍微离开衬底表面的印刷掩膜，在印刷接合材料时，与衬底表面密切接合，其后，又因突起部而稍微离开衬底表面，从而，能防止在除去印刷掩膜时，已被印刷上去的接合材料与印刷掩膜一起脱离掉。因此，能确切地使电路元件与布线层接合，提高成品率。从而，可廉价提供高可靠性的半导体装置。
另外，由于突起部在衬底凹部的边缘形成，所以可以使用流动性高的覆盖材料，在短时间内有效地进行半导体芯片的覆盖。从而能缩短制造时间，降低制造成本，廉价提供可靠性高的半导体装置。
另外，突起部是在衬底凹部的中央形成，突起部的高度可设定得比较高，因此，即使高度尺寸有若干偏差，也能很好进行接合材料的印刷。从而，能够提高半导体装置的成品率。
另外，覆盖材料是由基础部的第1材料和上层部的第2材料构成，并由上层部的第2材料形成突起部，能够由第1材料和第2材料改变材料的流动性，在能有效地覆盖半导体芯片的同时，还能容易地控制突起部的高度。因此，能在短时间内，有效地进行半导体芯片的覆盖，同时，还能很好地控制突起部的形成和良好地进行接合材料的印刷。
还包括，先于用覆盖材料覆盖半导体芯片的覆盖工序，在衬底的凹部边缘的衬底表面上，形成其表面比衬底表面还光滑的第2突起部的工序，在衬底凹部边缘所规定的位置上，能简单形成高度一致的突起部。因此，能良好而稳定地进行接合材料的印刷，从而提高半导体装置的成品率。
与本发明有关的半导体装置制造方法，包括，准备在表面配置布线层并有凹部的衬底，在凹部配置半导体芯片的第1工序；用覆盖材料将配置在衬底凹部的半导体芯片覆盖的第2工序；在衬底表面上，放置涂敷接合材料用的印刷掩膜，利用该印刷掩膜，在配置有电路元件的布线层上涂敷导电性的接合材料的第3工序；还包括，先于涂敷接合材料的工序，在配置电路元件的布线层近旁形成突起部的工序，由于，不管凹部的位置，而在涂敷有接合材料位置的近傍设置突起部，所以，能够很好地进行接合材料印刷的同时，还能提高芯片部件配置和布线层形成的自由度。从而，能够高成品率的制造出电气性能好的半导体装置。
与本发明有关的半导体装置制造方法，包括，准备在表面配置布线层并有凹部的衬底，在凹部配置半导体芯片的第1工序；用覆盖材料将配置在衬底凹部的半导体芯片覆盖，的第2工序；利用放置在衬底表面上的印刷掩膜，在配置有电路元件的布线层上，涂敷导电性的接合材料的第3工序，印刷掩膜具有遮蔽膜和突起部，其中，遮蔽膜为了在衬底表面上涂敷接合材料而设有开口部，突起部被配置在遮蔽膜开口部近旁与衬底相对侧的遮蔽膜表面上，不增加新的工序，就能够防止发生除去印刷掩膜时，已被印刷上去的接合材料同印刷掩膜一起脱离掉。从而，能够简单而高成品率地制造出半导体装置。
另外，与本发明有关的印刷掩膜，具有，为在衬底表面涂敷导电性接合材料而设有开口部的遮蔽膜，和在与该遮蔽膜的开口部近旁的衬底相对侧的遮蔽膜表面上配置的突起部。所以，即使在遮蔽膜的开口部面积变小时，也能确切地将接合材料印刷在衬底表面上。因此，利用这种印刷掩膜，能够简单而高成品率的制造出半导体装置。

Claims (14)

1.一种半导体装置，具备：
在表面上配置布线层并具有凹部的衬底；
配置在该衬底的上述凹部的半导体芯片；
配置在上述衬底的凹部，覆盖上述半导体芯片的覆盖材料，其部分表面上，配置距离设置在上述衬底表面上的凹部外的布线层有一定高度的突起部；
通过导电性接合材料与配置在上述衬底表面上的凹部外的布线层相接合的电路元件。
2.权利要求1所记载的半导体装置，其特征在于，
突起部被配置在衬底凹部的边缘。
3.权利要求2所记载的半导体装置，其特征在于，还具备：
表面比衬底表面光滑并被配置在衬底的凹部外的衬底表面上的第2突起部。
4.权利要求1所记载的半导体装置，其特征在于，
突起部被配置在衬底的凹部中央。
5.权利要求4所记载的半导体装置，其特征在于，
覆盖材料是由基础部的第1材料和上层部的第2材料构成，由上述上层部的第2材料形成突起部。
6.一种半导体装置，具备：
在表面上配置布线层并具有凹部的衬底；
配置在该衬底上述凹部的半导体芯片；
配置在衬底的上述凹部，覆盖上述半导体芯片的覆盖材料；
通过导电性接合材料与配置在上述衬底表面上的布线层相接合的电路元件；
配置在配有该电路元件的布线层附近的上述衬底表面上、距离设置在上述衬底表面上的凹部外的布线层有一定高度的突起部。
7.一种半导体装置的制造方法，包括：
提供在表面上配置布线层并具有凹部的衬底，在上述凹部配置半导体芯片的第1工序；
用覆盖材料将配置在衬底凹部的半导体芯片覆盖，并在该覆盖材料的一部分表面上，形成距离设置在衬底表面的凹部外的布线层有一定高度的突起部的第2工序；
在衬底表面上，放置涂敷接合材料用的印刷掩膜，利用这个印刷掩膜，在配置有电路元件的、设置在凹部外的布线层上涂敷导电性的接合材料的第3工序。
8.权利要求7所记载的半导体装置的制造方法，其特征在于，
在衬底凹部的边缘形成突起部。
9.权利要求7所记载的半导体装置的制造方法，其特征在于，
在衬底凹部的中央形成突起部。
10.权利要求9所记载的半导体装置的制造方法，其特征在于，
由基础部的第1材料和上层部的第2材料形成覆盖材料，由上述上层部的第2材料形成突起部。
11.权利要求8所记载的半导体装置的制造方法，其特征在于，还包括：
先于用覆盖材料覆盖半导体芯片的工序，在衬底的凹部外的衬底表面上形成其表面比衬底表面光滑的第2突起部的工序。
12.一种半导体装置的制造方法，其特征在于，包括：
提供在表面上配置布线层并具有凹部的衬底，在上述凹部配置半导体芯片的第1工序；
用覆盖材料覆盖配置在衬底凹部的半导体芯片的第2工序；
在衬底表面上，放置涂敷接合材料用的印刷掩膜，利用这个印刷掩膜，在配置有电路元件的、设置在凹部外的布线层上涂敷导电性的接合材料的第3工序，
还包括：
先于进行涂敷接合材料的工序，在配置有电路元件的、设置在凹部外的布线层附近形成突起部的工序。
13.一种半导体装置的制造方法，其特征在于，包括：
提供在表面上配置布线层并具有凹部的衬底，在上述凹部配置半导体芯片的第1工序；
用覆盖材料覆盖配置在衬底凹部的半导体芯片的第2工序；
在衬底表面放置印刷掩膜，其具有遮蔽膜和突起部，该遮蔽膜配置了用于在衬底表面涂敷接合材料的开口部、且该突起部配置在此遮蔽膜开口部近旁、与面向衬底的遮蔽膜的面的表面，通过该印刷掩膜在配置有电路元件的、设置在凹部外的布线层涂敷导电性接合材料的第3工序。
14.一种印刷掩膜，具备：
具有用于在衬底表面涂敷导电性接合材料的开口部的遮蔽膜；
配置在该遮蔽膜开口部近旁、与面向衬底的遮蔽膜的面的表面的突起部。
CNB021429650A 2002-01-24 2002-09-13 半导体装置及其制造方法和印刷掩膜 Expired - Fee Related CN1220260C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002015800A JP3896285B2 (ja) 2002-01-24 2002-01-24 半導体装置の製造方法
JP15800/2002 2002-01-24

Publications (2)

Publication Number Publication Date
CN1434504A CN1434504A (zh) 2003-08-06
CN1220260C true CN1220260C (zh) 2005-09-21

Family

ID=19191970

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021429650A Expired - Fee Related CN1220260C (zh) 2002-01-24 2002-09-13 半导体装置及其制造方法和印刷掩膜

Country Status (6)

Country Link
US (1) US6822339B2 (zh)
JP (1) JP3896285B2 (zh)
KR (1) KR100518643B1 (zh)
CN (1) CN1220260C (zh)
DE (1) DE10240415B4 (zh)
TW (1) TW548808B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108235792A (zh) * 2016-10-21 2018-06-29 京瓷株式会社 标签用基板、rfid标签以及rfid系统

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US7956451B2 (en) * 2004-12-18 2011-06-07 Agere Systems Inc. Packages for encapsulated semiconductor devices and method of making same
EP1795496A2 (en) 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
US8546921B2 (en) * 2010-08-24 2013-10-01 Qualcomm Incorporated Hybrid multilayer substrate
CN103635019A (zh) * 2012-08-28 2014-03-12 国基电子（上海）有限公司 电路板安装结构
DE102014110008A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Ag Träger, Halbleitermodul und Verfahren zu deren Herstellung
IT201800005297A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta e relativa guarnitura
IT201800005302A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta dal lato trasmissione, dotata di rilevatore di sforzi/deformazioni per un misuratore di coppia o di potenza, nonche' metodi correlati
IT201800005294A1 (it) * 2018-05-11 2019-11-11 Componente di bicicletta in materiale composito e relativo processo di fabbricazione
TWI804619B (zh) 2018-05-11 2023-06-11 義大利商坎帕克諾羅公司 設有電氣/電子系統的自行車曲柄臂
IT201800005299A1 (it) 2018-05-11 2019-11-11 Componente di bicicletta dotato di sensore di sforzi/deformazioni compensato in temperatura
CN110987280A (zh) * 2019-12-02 2020-04-10 歌尔科技有限公司 防水防尘压力传感器及其加工方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2045025A5 (en) * 1969-05-30 1971-02-26 Lignes Telegraph Telephon Thick-film circuits on flat substrates
JP2504486B2 (ja) 1987-10-12 1996-06-05 富士通株式会社 混成集積回路構造
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH05208571A (ja) * 1992-01-31 1993-08-20 Fujitsu Isotec Ltd 多重積層メタルマスク
JPH06219070A (ja) * 1993-01-26 1994-08-09 Fujitsu Ltd スクリーン印刷用マスク及びその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3235452B2 (ja) 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
US5796165A (en) 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP3744649B2 (ja) * 1997-05-26 2006-02-15 ソニー株式会社 半導体パッケージとその製造方法
JPH1154665A (ja) 1997-07-31 1999-02-26 Toshiba Corp 複合パッケージ
JP2000100997A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 樹脂封止型半導体装置およびその樹脂封止方法
US6512255B2 (en) * 1999-09-17 2003-01-28 Denso Corporation Semiconductor pressure sensor device having sensor chip covered with protective member
JP3686567B2 (ja) * 2000-02-15 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
JP2001291952A (ja) * 2000-04-10 2001-10-19 Matsushita Electric Ind Co Ltd 基板の設計方法および実装基板の製造方法ならびに実装基板
DE10055147A1 (de) * 2000-05-03 2001-12-13 Fraunhofer Ges Forschung Verfahren zur Verbesserung der Druckqualität beim Einsatz von Druckschablonen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108235792A (zh) * 2016-10-21 2018-06-29 京瓷株式会社 标签用基板、rfid标签以及rfid系统
CN108235792B (zh) * 2016-10-21 2021-01-26 京瓷株式会社 标签用基板、rfid标签以及rfid系统

Also Published As

Publication number Publication date
JP3896285B2 (ja) 2007-03-22
CN1434504A (zh) 2003-08-06
JP2003218289A (ja) 2003-07-31
DE10240415A1 (de) 2003-08-14
TW548808B (en) 2003-08-21
US20030137046A1 (en) 2003-07-24
KR100518643B1 (ko) 2005-10-05
US6822339B2 (en) 2004-11-23
DE10240415B4 (de) 2011-09-22
KR20030064252A (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
CN1220260C (zh) 半导体装置及其制造方法和印刷掩膜
CN1273993C (zh) 导电粘结结构，含该结构的制品及其制造方法
CN1041035C (zh) 多芯片模块
CN1171298C (zh) 半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1161834C (zh) 半导体器件及其制造方法
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1790653A (zh) 电子元件的装配方法、电子装置的制造方法、电路基板及电子设备
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1832163A (zh) 摄像模块及其制造方法
CN1193583C (zh) 图像传感器模块及其制造方法
CN1219837A (zh) 内装电路器件组件及其制造方法
CN1815733A (zh) 半导体装置及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1182283A (zh) 半导体元件安装板及其制造方法、半导体器件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1917142A (zh) 半导体器件制造装置
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块
CN1790651A (zh) 芯片集成基板的制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1867224A (zh) 部件内置基板和部件内置基板的制造方法
CN1494149A (zh) 电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20180913

CF01 Termination of patent right due to non-payment of annual fee