CN1171298C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1171298C
CN1171298C CNB961805099A CN96180509A CN1171298C CN 1171298 C CN1171298 C CN 1171298C CN B961805099 A CNB961805099 A CN B961805099A CN 96180509 A CN96180509 A CN 96180509A CN 1171298 C CN1171298 C CN 1171298C
Authority
CN
China
Prior art keywords
semiconductor chip
lead
carrier band
semiconductor device
tcp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB961805099A
Other languages
English (en)
Other versions
CN1234909A (zh
Inventor
ƺ������
坪崎邦宏
宫本俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1234909A publication Critical patent/CN1234909A/zh
Application granted granted Critical
Publication of CN1171298C publication Critical patent/CN1171298C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

将比载带(1)的带基(1a)薄的半导体芯片(2)置于在带基(1a)上形成的器件孔中，并用密封树脂(3)密封该芯片(2)，使得芯片(2)的主表面和背表面都被密封树脂(3)密封，芯片(2)在带基(1a)上的位置被调整为与整个TCP的应力中和面吻合。

Description

半导体器件
本发明一般地涉及半导体器件及其制造方法，更具体地涉及可应用于具有带载封装(TCP)结构的可高密度安装的半导体器件及其制造方法的技术。
近年来，随着形状和厚度减小以及功能增加的手提式电子设备的批量化生产的发展，由于厚度减小的或薄型的电子部件对安装性要求提高和封装管脚的个数增加，TCP技术在固态集成电路(IC)这样的先进电子设备制造中的应用变得越来越重要了。
TCP是一种封装(package)结构，包括具有在其上以重复图案形成的多个导线的载带，其中，半导体芯片置于载带上或载带中，且芯片的电极焊盘与载带上的对应的电极焊盘层叠接触以实现它们之间的电互连接，用密封树脂材料等把半导体芯片密封。
现有公知的TCP通常设计成其厚度比所用的半导体芯片小，这将导致多个单元载带互相层叠而成的多层带结构的安装高度增加。现有技术中已经公开了降低安装高度的方法，例如在日本专利特开昭63-52431(JP-A-63-52431)中讲述了一种采用其底面或背面被切去的特定半导体芯片的载带。在JP-A-5(1993)-291218中公开了另一种方法，即一种同时使半导体芯片载带变薄的技术。
另一种公知的TCP结构包括特定的框架结构，在半导体器件领域叫“加劲框架”，它设置在半导体芯片周围，其背面与散热部件即“散热器”相接触。在该TCP中，载带安装在加劲框架上以把导线的一端和半导体芯片相连，同时在导线的另一端提供凸点电极。在这种情况下，获得的TCP结构厚度增加太多，导致不能获得任何想要的多层结构。
另外还有一种TCP结构，其中采用的半导体芯片比载带薄，载带上有称为“器件孔”的开口。薄的半导体芯片设备设置在载带的器件孔中，其背面与载带的底面基本在同一高度或处于同一平面，这种半导体芯片的主表面和侧面用选择的密封树脂材料涂敷。不幸的是，这种现有的TCP结构遇到下列难题：由于其主表面和侧面只部分地被密封树脂密封，密封工艺结束后半导体芯片会翘曲。因此，为了避免在半导体芯片表面产生芯片翘曲，这种现有技术中必须采用非常硬或刚度大的板。但是，这样又会产生副作用：即获得的TCP厚度增加，使得本领域的专业人员不能尝试用这样的“厚”TCP获得想要的多层结构。虽然具有在密封树脂上设备的密封板的结构已公知，它也存在着TCP厚度增加的问题，也不适用于多层结构。还有，例如在JP-A-60(1985)-106153中还公开了一种薄封装结构，其中采用其下表面与芯片的背面处于同一平面的薄膜衬底。
根据可获得的本专利申请主题有关的技术，在多数TCP结构中所采用的半导体芯片都比载带薄。在把这样的TCP互相层叠以形成多层结构的情况下，外导线通常被加工成所谓“鸥翅(gull-wing)”形，以消除半导体芯片与其安装板如印刷电刷板之间的不期望的接触。而且，在沿TCP厚度方向安装多个时，必须采用特定的工件安装方法，即包括如下步骤：将这些TCP预加工使其具有不同长度的外导体，导线加工结束后，将各层重新排列使得安装高度低的位于较低的位置，而其它的位于较上面的位置。但是，在这种情况下，要采用不同的载带以实现想要的层叠安装，各外部导线尺寸也各不相同。这又使得需要多种载带和多种模具，导致制造成本增加。另外，例如在JP-A-64(1989)-71162中也公开了TCP层叠安装技术。
因此，本发明的目的在于提供一种能可靠性高地制造具有TCP结构的半导体器件。
本发明的另一目的在于提供一种具有TCP结构的薄型小尺寸半导体器件的制造技术，该技术能实现高密度安装和高可靠性且成本低廉。
本发明的这些和其它目的、特征和优点通过下面的结合附图对优选实施例的详细描述将现加清晰易见。
一种根据本发明的半导体器件，包括置于在载带上提供的器件孔中的半导体芯片，该半导体芯片的外接线端子与带上的导线的一端相连接，其特征在于：所述半导体芯片的厚度小于载带厚度，且用密封树脂材料将所述半导体芯片密封，使所述半导体芯片的主表面和背表面都被其涂敷。由此，可以减小半导体芯片在其主表面和背面可能接受的应力。
而且，在根据本发明的半导体器件中，所述半导体芯片设置在应力中和面上，该应力中和面在沿所述载带厚度方向的某位置并与所述半导体芯片的主表面平行。即，使半导体芯片置于一特定位置上，在该位置从TCP施加的任何应力都最小。在这种设置下，即使所加外力使得整个TCP变形，半导体芯片承受的应力总是很小，同时减小了由于双金属效应造成的整个TCP的翘曲，从而显著减小芯片出现裂纹的可能性和在半导体器件向板上安装时出现连接失误和缺陷的几率。
而且，在根据本发明的半导体器件中，在部分所述载带上形成用来注入密封树脂的通道，由此使所述器件孔与在形成所述密封树脂时所用的金属模具结构的开口连接起来。由此，可以注入密封树脂使其均匀地覆盖半导体芯片的主表面和背面，从而可以大大降低在该密封树脂中形成孔洞和/或微缝(trap)的可能性。
而且，在根据本发明的半导体器件中，所述载带具有排气孔，该排气孔形成为使所述载带的器件孔与在形成所述密封树脂时所用的金属模具结构的出气口连接起来。可以大大减小用来涂敷半导体芯片的主表面和背表面的密封树脂中的残余空气。从而大大减少密封树脂中的不期望的孔洞和陷阱的出现。因此，可进一步提高半导体器件的可靠性。
而且，在根据本发明的半导体器件中，在所述载带的表面上紧靠所述用于注入密封树脂的通道的部分形成电镀金属层，其中在形成所述密封树脂时，该部分与密封树脂相接触。由此，可以减小这些部分上的残余树脂和载带之间的粘力，从而在树脂密封工序结束后，易于把支流道上的残余树脂从载带上分离。
而且，在根据本发明的半导体器件中，所述半导体芯片具有用旋转腐蚀技术抛光的背表面。由此可以减小半导体芯片的厚度，而且也可以使半导体芯片的背面光滑从而使半导体芯片具有抗裂纹且抗所加弯应力性提高的结构。
而且，在根据本发明的半导体器件中，具有多个层叠的带有半导体芯片的载带的多层封装结构，该半导体芯片的厚度小于每一载带并被置于每个所述载带的器件孔中，其中：设置在多个层叠的载带中的每一个上的导线的一端与所述载带器件孔中的半导体器件的外接线端子电连接；用密封树脂涂敷每个所述半导体芯片的主表面和背表面；每个所述层叠载带具有共同的信号传输线和电源线，分别与其它载带的对应线电连接，并向外伸出作为连接端子与安装板的导线相连接。通过这种设置，可以大大提高半导体芯片2的装配密度，同时减少多层TCP的总厚度和尺寸。
而且，在根据本发明的半导体器件中，在互相层叠的所述多个载带的每一个上形成连接孔，使部分所述导线暴露，同时将导电材料埋入连接孔使每个所述载带的共同信号传输线和电源线与其它载带的对应线分别电连接。由此可确保导线所述连接孔内的导电材料电连接，从而可提高连接孔内的连接可靠性。
而且，在根据本发明的半导体器件中，在互相层叠的所述多个载带的每一个上形成连接孔，使部分所述导线暴露，同时对连接孔内进行电镀，使每个所述载带的共同信号传输线和电源线与其它载带的对应线分别电连接。由此，在连接孔内用带用的电镀技术形成导体部分，可使形成导体部分的复杂性降低。
而且，在根据本发明的半导体器件中，在互相层叠的所述多个载带的每一个上形成连接孔，使部分所述导线暴露，同时向连接孔中嵌入导电杆，使每个所述载带的共同信号传输线和电源线与其它载带的对应线分别电连接，且所述导电杆的一端从所述多层封装的安装面伸出作为所述连接端子。由引可增加多层TCP结构的机械强度，并可降低产品的成本。
而且，在根据本发明的半导体器件中，使互相层叠的所述多个载带的每一个的导线的另一端从每个所述载带的外周边伸出；以提供用来与其它(导线)层叠的被弯曲的引线伸出部分，由此可使互相层叠的所述多个载带的每一个的共同的信号线、电源线与其它载带的对应线分别电连接。使外引线部分弹性弯曲可增加引线结构的机械强度、降低复杂程度和成本，并可以补偿或吸收多层TCP与安装衬底之间的可能的热膨胀差异。
而且，在根据本发明的半导体器件中，防止凸点电极与所述半导体芯片的某内接线端相接触，以使所述半导体芯片和导线之间的连接路线可变。由此，只需一种类型的载带就可以灵活地适应用不同信号传输路径的不同连接线路。
根据本发明的制造半导体器件的方法，包括下列步骤：
(a)在所述载带上形成连接开口或孔，使所述导线的一部分从内壁表面暴露出来，
(b)把导线浆料埋入每个载带的连接孔中；
(c)将多个在所述密封步骤中形成的单元封装彼此层叠，并使所述连接孔的形成位置保持一致，由此形成多层封装；
(d)在上述封装工序之后，对所述多层封装进行热加工处理，使每个所述载带上的连接孔内的导电浆料熔化结合成整体，由此，无须在相邻单元封装之间夹有粘合剂，就可使它们相互接触。
而且，根据本发明的制造半导体器件的方法，包括下列步骤：
(a)通过粘接剂把所述单元封装彼此层叠以形成多层封装；
(b)将导电浆料埋入到在所述多层封装的每个载带的连接孔中；以及
(c)对所述多层封装进行热加工处理。
由此，可以用构成单元封装的粘接剂使相信单元封装互相接触，从而可在不增加制造工序的前提下制造想要的多层TCP。
而且，根据本发明的制造半导体器件的方法，包括下列步骤：
(a)制备特定厚度的载带，上有围绕所述器件孔设置的导线；
(b)制备其厚度小于所述载带且有多个外接线端子的半导体芯片；
(c)将比上述载带薄的所述半导体芯片置于所述载带的器件孔中，然后将所述半导体芯片的外接线端子与所述导线的一端电连接；以及
(d)把所述外接线端子和导线电连接的多个载带层叠之后，用密封树脂同时把位于各载带的器件孔中的各半导体芯片密封起来。由此，可以减少制造工艺的工序数目，还可以提高多层封装的机械强度同时由于整体形成密封树脂，在各载带层之间无间隙，可以提高耐湿性。
图1是根据本发明的一个优选实施例的半导体器件的剖面图；
图2是图1的半导体器件的平面图；
图3是在形成密封树脂的工序时的半导体器件的剖面图；
图4～10是制造图1的半导体器件时一些主要工序的剖面图；
图11是根据本发明另一实施例的半导体器件的剖面图；
图12是根据本发明另一实施例的半导体器件的剖面图；
图13是根据本发明另一实施例的半导体器件的剖面图；
图14是根据本发明另一实施例的半导体器件的剖面图；
图15是图14的半导体器件的平面图；
图16～21是制造图14的半导体器件时一些主要工序的剖面图；
图22～25是制造本发明另一实施例的半导体器件时一些主要工序的剖面图；
图26是根据本发明另一实施例的半导体器件的剖面图；
图27～30是造图26的半导体器件时一些主要工序的剖面图；
图31是根据本发明另一实施例的半导体器件的剖面图；
图32是图31的半导体器件的平面图；
图33是体现了本发明的又一半导体器件的剖面图；
图34是体现了本发明的又一半导体器件的剖面图；
图35是体现了本发明的又一半导体器件的剖面图；
图36是体现了本发明的又一半导体器件的剖面图；
图37～39是制造图36的半导体器件时一些主要工序的剖面图；
图40是根据本发明另一实施例的半导体器件的剖面图；
图41是在形成密封树脂的工序时的半导体器件的剖面图。
下面参照附图描述本发明的一些优选实施例。注意，在所有解释实施例的附图中，相同的图号代替相同的零部件，并省略重复说明部分。
首先，结合图1～3说明根据本发明第一实施例的半导体器件的结构。注意图1是图2的I-I线剖面图，图3中位于树脂密封金属模具结构之中的部分是图2的III-III线剖面图。图2为了方便起见，没有示出阻焊剂和密封树脂。
第一实施例的半导体器件适用于电子设备-如计算机、手提式移动无线电话、摄像机等-的半导体器件或集成电路(IC)卡或存储卡；例如将半导体器件设置成具有带载封装(TCP)结构，TCP结构包括半导体芯片2，该半导体芯片2设置在载带1的器件孔1a1中，其中用密封树脂材料3密封半导体芯片2，但要使半导体芯片2通过与其相联的凸点电极与外部连接。
载带1具有带基部件1a，通过粘接剂1b粘接到带基1a的一个表面上的多个导线10、以及在涂覆从密封树脂3上露出的导线1c部分时采用的阻焊剂1d。载带1的整体厚度可用其组成部件包括带基1a的厚度之和来表示，带基1a通常为167μm左右，虽然这个值在不同电子产品中有所变化。
带基1a由聚酰亚铵树脂或其它相似的合适材料构成，其厚度为例如100μm。带基1a在其中间位置有平面为长方形的器件孔1a1，该器件孔1a1形成为其尺寸略大于芯片尺寸，由此使得半导体芯片2可以被孔接收或收存。
在带基1a上，还在器件孔1a1的一短边侧形成一用来注入树脂的通道或入口1a2，该入口1a2从器件孔1a1一直延伸到带基1a外周的短边外。树脂注入孔1a2形成为如“T”形的平面形状。如图3所示，该树脂注入孔1a2将金属模具5的开口5a和带基1a的器件孔1a1连接起来，以把注入到开口5a的密封树脂通过该入口1a2引入到器件孔1a1(空腔)。换言之，在树脂密封工艺中树脂注入孔1a2作为开口的一部分。由此，可以注入密封树脂3使其均匀地覆盖半导体芯片2的主表面和背面，从而可以大大降低在该密封树脂3中形成孔洞和/或细缝的可能性。注意，图3中的箭头表示密封树脂3的流动方向，图号“5b”表示金属模具的流道，“5c”表示其支流道。
而且，例如，在树脂密封过程，在载带1上与密封树脂注入口1a2最接近的与密封树脂接触的位置上(图2中的阴影区)形成镀金的铜薄膜层(金属层)1a3，该铜膜层1a3在形成导线1c的通过对用来制作导线的铜薄膜构图同时形成；在电镀导线1c的同时也对其进行电镀。镀铜薄膜层1a3形成在特定位置，该位置在载带1放入模具5中时正对着模具5的支流道5c。
这样做的原因如下：当最终滞留在支流道5c上的残余树脂成分要从这些电镀部分剥离时，如果不对这些部分进行电镀，残余树脂成分与载体1上的这些部分的粘接强度和结合力将导致不能将载带1从所用的金属模具上成功地剥离下来。总之，根据第一实施例，提供电镀铜的薄膜层1a3可用来减小支流道5c处的残余树脂和载带1的粘力，从而利于将支流道5c的树脂和载带1的剥离。
在带基1a的一面上用其厚度为例如12μm的粘接剂1b粘有多个导线1c，导线1c由铜构成且厚度为例如约35μm。每根导线1c的一端从器件孔1a1的内部伸出。其中距伸出部分远的另一端表面上电镀有例如金(Au)。每根导线1c的远端通过凸点电极2a与半导体芯片2电连接。该凸点电极2a由例如金(Au)构成，下面再详细论述。因此，凸点电极2a和与其相连的导线1c是以Au-Au结点之类相接触。注意，如下面将要讨论的，凸点电极2a形成在多个焊盘2b的一个上，而这些焊盘2b位于半导体芯片2的主表面上，通过这些凸点可实现半导体集成电路和半导体芯片2的所期望的电连接。
而且，在导线1c的伸出端和另一端的中间位置形成凸点底层图案1c1，该图案粘接在带基1a上。凸点底层图案1c1形成为其宽度比导线1c所占的区域大，且上述凸点电极4与其上表面相接触。更具体地，半导体芯片2的电极通过导线1c与凸点电极4相连接，并通过该凸点电极4延伸到外面。并且，为了组装，该半导体器件安装在安装衬底-如包括所谓母板的印刷电路板，且凸点电极4位于它们之间以实现与安装板导线的电连接。而且，凸点电极4由例如铅(Pb)-锡(Sn)合金构成。
导线1c的除凸点底层图案1c1之外的表面部分和粘接剂1b的表面部分用阻焊剂1d涂敷。阻焊剂1d厚例如约20μm。在第一实施例中，导线1c的涂层由阻焊剂1d构成，由此可使用来暴露凸点底层图案1c1的连接孔的直径微细化。
另一方面，半导体芯片2包括小片的具有例如平面为长方形的硅单晶，在其主表面上形成预先设计的半导体集成电路。在第一实施例中，半导体芯片2的厚度小于载带1的带基1a的厚度，例如芯片厚约为50μm。半导体芯片2的这个厚度值是通过对半导体晶片的底面磨光，然而进行抛光处理如旋转腐蚀而得到的。这使得半导体芯片2减薄到例如20～30μm是可能的。而且，也可以使半导体芯片2的背面光滑从而使半导体芯片2具有抗裂纹且抗所加弯应力性提高的结构。
还有，上面提及的多个焊盘2b位于半导体芯片2的主表面的靠近长边的区域。焊盘2b是允许上面所说的半导体集成电路的电极朝着半导体芯片2外部向外延伸的电极，由例如铝或铝合金构成。在每个焊盘26的上表面形成相应的与导线相连的凸点电极2a之上。
在旋转腐蚀工艺结束之前，已用引线凸点法(wire bump method)形成凸点电极2。更具体地，可用如下方式形成凸点电极2a，即，在用引线键合法把键合线与焊盘2b连接起来之后，位于键合线接触部分上的细线部分(而不是球形或圆形部分)被切割并除去，并使球留在焊盘26上。以上述方式使凸点电极2a和TCP导线1c的端部电连接。而且，内线键合工艺之后获得的每个凸点电极2a的高度为例如约21.5μm。
另外，在第一实施例中，用密封树脂3涂敷半导体芯片2的主表面和底或背表面。而且，半导体芯片2在厚度方向上的设置位置使得整个TCP的应力中和面与半导体芯片2的应力中和面基本相同。换言之，半导体芯片2置于一特定位置上，在该位置从TCP施加的任何应力都最小。在这种设置下，即使所加外力使得整个TCP变形，半导体芯片2承受的应力总是很小，同时减小了由于双金属效应造成的整个TCP的翘曲，从而显著减小芯片出现裂纹的可能性和在半导体器件向板上安装时出现连接失误和缺陷的几率。
应当注意，应力中和面是与半导体芯片2主表面平行的平面，是这样一种特定平面，即在该面上施加在半导体芯片2上的应力在芯片厚度方向上被中和。图1中应力中和面A由用点划线表示，这意味着在该线的这些位置它是与半导体芯片2的主表面平行的面。
用来密封半导体芯片2的密封树脂3由例如环氧基树脂材料构成，并形成为使其上、下表面分别与载带1的上、下表面在高度上相同，即共面。更具体地说，密封树脂3的厚度D1与载带D2的厚度相同。由此，可使TCP的总厚度成为载带1的厚度，从而可获得厚度更薄的具有TCP结构的半导体器件。另外，密封树脂3用转移模法等形成。
下面，参照图4～10描述根据本发明第一实施方案的半导体器件的制造方法。
首先，如图4所示，在其一个表面上施加了粘接剂1b的带状载带1a上的预定位置处，形成器件孔1a1。
然后，通过粘在载带1a一个表面上的粘接剂1b向该表面粘接例如铜，之后用腐蚀技术之类对Cu薄膜构图，由此形成图5所示的多个导线1c。在这种情况下，如前所述，在形成Cu薄膜层1c3的同时在导线1c的一部分上形成凸点底层图案1c1(见图2)。
此后，如图6所示，在载带1a的一个表面上形成阻焊剂1d，由此使凸点底层图案1c1和内引线1c暴露在大气中。然后，以阻焊剂1d为掩模，对导线1c的未被阻焊剂1d覆盖的部分进行Au电镀。在该工序中，对于凸点底层图案1c1的表面和铜薄膜层1c3的表面也要进行例如Au电镀(见图2)。由此制成了载带1。
然后，将半导体芯片2置于载带1a的器件孔中，然后在半导体芯片2的凸点电极2a和导线1c之间进行位置对准，用同时内引线键合法将凸点电极2a和导线1c键合起来，如图7所示。
此后，如图8所示，将其上安装了半导体芯片2的载带1置于模具5中；然后，通过支流道5c、开口5a和载带1a的密封树脂注入口1a2将已经灌入在模具5的流道5b的熔化密封树脂材料注进空腔，该空腔是由载带1a的器件孔1a1和模具5形成的。而且，通过设置在模具5的密封树脂外流侧的出气口将滞留在空腔内部的空气成分或气泡排出。
在第一实施例的密封工序中，提供了用来注入密封树脂的通道1a2，可以使密封树脂3均匀地流到半导体芯片2的主表面和背表面上，从而可以减少不期望的孔洞等的产生。
然后，将得到的树脂密封的TCP从模具5中取出。这一切结束后，在第一实施例中，在载带1a的面向支流道5c的部分形成电镀的铜薄膜层1a3，由此可减小滞留在这些位置的树脂的粘力，从而使粘在支流道上的残余树脂易于去除。
以这种方式，通过用密封树脂3密封半导体芯片2制成了想要的TCP，如图9所示。在第一实施例中，半导体芯片2的主表面和背面都用密封树脂3涂敷。注意，密封树脂3的上、下表面的高度与载带1的上、下表面的高度相同。
然后，将得到的TCP进行对效处理和荧光屏检查，并切割成片；之后如图10所示，使由例如Pb-Sn合金构成的凸点电极4与导线1c的凸点底层图案1c1接触。
根据如上所述的第一实施方案，可得到下面的技术效果和优点：
(1)使密封树脂3涂敷半导体芯片2的主表面和背面，可以减小半导体芯片2从其主表面和背面接收的应力。尤其是，将半导体芯片2的位置设置为使整个TCP的应力中和面A和与半导体芯片2的应力中和面相同，使得半导体芯片2处于这样的理想位置，即从TCP来的任何应力都最小。这样可保证即使整个TC因外力而变形时半导体芯片接受的应力也很小，同时还可有效地减小因双金属效应造成的整个TCP的翘曲，从而可以大大减小出现芯片裂纹的可能性和半导体器件向板上安装时出现的连接失误。
(2)带基1a上有在树脂密封工序中用作开口的注入密封树脂的通道或入口1a2，可以把密封树脂均匀地注入到半导体芯片的主表面和背面，从而可以减少在该密封树脂3中出现的不期望的孔洞或细缝。
(3)在带基1a上的可与树脂接触的位置上提供电镀铜薄膜层，可以减小这些部分上的残余树脂和载带1之间的粘力，从而在树脂密封工序结束后，易于把支流道上的残余树脂从载带1上分离。
(4)用旋转腐蚀技术等对半导体芯片2的背面进行抛光可以使半导体芯片2减薄到例如20μm～30μm。而且，还可以使半导体芯片2的背面光整，从而向半导体芯片2提供抗裂纹和所加弯应力的结构。
(5)通过机加工使密封树脂3的厚度D1等于载带1的厚度D2，可以使TCP的总厚度成为载带1的厚度，从而可以获得厚度比以往更薄的具有TCP结构的半导体器件。
下面参照图11描述根据本发明另一实施例的半导体器件。
第二实施例的半导体器件与前一实施例的基本结构相同，其明显差别在于导线1c的内引线部分沿其厚度方向弯曲使得内引线接触半导体芯片2的凸点电极2a，使其在厚度方向上偏移约50μm，导致半导体芯片2的应力中和面A1略微偏离整个TCP结构的应力中和面A。
但是要注意，从可靠性上考虑，整个TCP的应力中和面A和半导体芯片2的应力中和面A1的相对位置偏离应落在允许范围或容许区域±60μm内。在第二实施例中该偏差设为47.5μm左右。
导线1c弯曲造成的应力中和面A、A1的偏离是由包括带基1a(但不限于它)的组成部分的厚度偏差、内引线键合工序结束后的凸点电极2a的高度偏差、键合时所用的加热工具的高度调整值偏差及其它因素造成的。在第二实施例中，载带1的总厚度为例如约250μm，带基1a的厚度为例如150μm，粘接剂1b的厚度为例如20μm，导线1c的厚度为例如约35μm，阻焊剂1d的厚度为例如约25μm，进行内引线键合后的凸点电极的高度为例如约20μm。
第二实施例与第一实施例的另一差别在于是向导线1c的端点镀锡，该端点与由Au构成的与之相关的凸点电极2a相接触。因此，导线1c和凸点电极2a通过Au-Sn共晶结点相接触。
另外，第二实施例在应用时也可以采用如下情况。在由于各组成零部件的可能的厚度偏差造成半导体芯片2的应力中和面和整个TCP的应力中和面有所偏离的情况下，通过调整导线1c的弯曲量校正这种偏差。
更具体地，半导体芯片2在带基1a厚度方向的位置可通过以下述方式改变导线1c的弯曲量来设置：即，使半导体芯片2的应力中和面A1与整个TCP的应力中和面A相同。在这种设置下，即，使TCP的各部件尺寸有偏差，也可以与该尺寸偏差相对应地把半导体芯片2设置在最佳位置，即，使施加在半导体芯片2上的应力最小。
下面结合图12描述根据本发明另一实施例的半导体器件：
第三实施例的半导体器件与上述实施例在结构上基本相同。与其不同之处如下所述。
第一个差别在于导线1c沿其原度方向弯曲并和与其相关的焊盘直接接触。导线1c的端面进行例如镀金处理，并通过单点超声热压键合法将其与由例如Al等构成的与之相关的焊盘结合起来。
第二个差别在于导线1c的另一端设计为从带基1a的外周伸出，具有“鸥翅”形突出部分。在这种情况下，与用外部端子作为凸点电极的第一实施例不同，可以减小得到的部件的安装/装配高度。
下面参照图13描述根据本发明另一实施例的半导体。
第四实施例是适用于下列情况的一个例子，即如图13所示，将液体树脂注入并进行热硬化以获得密封树脂3的情况，即所谓的封装(或罐装)密封法。
在这种情况下使用的密封树脂3也设置成涂敷半导体芯片2的主表面和背面以使得如上所述那样，应力中和面A、A1(见图11)相同。该密封树脂3的厚度与在半导体芯片2的外缘处的载带1的厚度(厚度D1a)相同，并向着半导体芯片2的中心(厚度D1b侧)逐渐减小或变薄。
在第四实施例中，除了具有在第一实施例中获得的优点外，还具有无须采用模具就可获得想要的树脂密封的优点，从而与上述第一到第三实施例相比可以容易地密封半导体芯片。
下面参考图14～21描述根据本发明另一实施例的半导体器件。
首先结合图14和15描述第五实施例的半导体器件的结构。注意图14的XIV-XIV线剖面图，而且在图15中为了描述方便起见，阻焊剂和密封树脂未画出。
在第五实施例中，将多个与上述第一实施例中描述的TCP结构相似的TCP互相层叠构成多层TCP结构，同时使每个TCP的相同的信号和电源线1c通过连接部分6电连接，每个连接部分6穿过对应的各TCP的带基1a，且该连接部分6又与最低层的TCP底面上的凸点电极4连接，从而允许多层TCP与外部连接。
层叠的各单元TCP相邻之间用粘接剂1e粘接在一起。该粘接剂1e是构成单元TCP的载带1的部件，例如由热成形聚酰亚胺树脂材料构成。然而要注意最下面的单元TCP的导线1c用阻焊剂1d涂敷。
上述连接部分6由连接孔6a和嵌入连接孔6a中的导体部分6b构成。连接孔6a在载带1的与导线1c的凸点底层图案1c1对应的选定位置上形成。
注意，在连接孔6a中，在导线1c的凸点底层图案1c1处形成的连接孔6a的孔径比连接孔6a在带基1a处的孔径小例如约50μm。这是为了使导线1c的凸点底层图案1c1部分易于伸入连接孔6a的内部，从而嵌入连接孔6a内的导体部分6b与导线1c可靠地接触以实现与导线1c的稳定电连接。导体部分6b由例如Pb-Sn合金构成。
通过这样的多层TCP结构可以实现半导体芯片2的高密度封装。下面举一个例子，假设层叠有8个TCP，每个厚为167μm，以在半导体芯片2上形成64兆位动态随机可读存储器(DRAM)，可以获得总存储容量为64兆字节(MB)、总厚度为约1.3mm的多层TCP。
下面，参照图16～21描述根据第五实施例的半导体器件的制造方法。
首先，如图16所示，在有粘接剂1b涂敷在其一个表面上的载带1a的选定位置用机械模冲孔技术形成器件孔1a1和连接孔6a。接着，用粘在其上的粘接剂1b向带基1a的一个表面粘接例如Cu薄膜；之后，用腐蚀法之类对Cu薄膜进行构图以形成多个导线1c，同时如图17所示，在凸点底层图案1c1处形成连接孔6a，其直径比带基1a处的连接孔6a的直径少。
此后，如图18所示，在铜薄膜侧提供由例如热成形聚酰亚胺树脂构成的粘接剂1e，然后去除该粘接剂1e部分使导线1c的凸点底层图案1c1部分和伸出的内引线部分1c暴露出来。
然后，以粘接剂1e作为掩模向导线1c的从粘接剂1e暴露出的部分进行例如Au电镀。由此制成载带1。
然后将半导体芯片2置于带基1a的器件孔1a1中。然后在半导体芯片2的凸点电极2a和导线1c之间进行位置对准。之后如图19所示，用瞬时内引线键合技术使凸点电极2a与导线1c接触。
此后，将半导体芯片2安装在其上的载带1置于如图8所示的模具5中；然后，将熔化的密封树脂材料(已被预先注入到模具5的流道5b内)注入空腔，该空腔由带基1a的器件孔1a1和模具5通过支流道5c、入口5a和带基1a的密封树脂入口1a2构成。注意，通过设置在模具5的密封树脂外流侧的出气口将空腔内的残余空气排出。在这种情况和第五实施例中，设置密封树脂入口1a2使得密封树脂在半导体芯片2的主表面和背面上均匀流动，从而可以减少不希望的孔洞等的产生。
然后，从模具5中取出树脂密封的TCP。这一切都结束后，在第五实施例中也与上述一样，在带基1a的面对支流道5c的部分形成镀铜薄膜层，由此可减少支流道5c内的残余树脂和载带1之间的粘力，从而可以容易地去除可能粘除在其上的支流道5c内的残余树脂成分。
这样，通过如图20所示用密封树脂3密封半导体芯片制成想要的单元TCP。在第五实施例中也是，半导体芯片2的主表面和背面都涂敷有密封树脂3。注意密封树脂3的上、下表面分别与载带的上、下表面高度相同。
此后，对得到的单元TCP进行时效处理、荧光屏检查和切割成片的处理；然后，在第五实施例中，如图21所示地将以上述方式制造的多个单元TCP层叠起来，并使各自的连接孔6a的位置彼此相同。注意最下层的单元TCP的底面上形成阻焊剂而不是粘接剂1e，该阻焊剂形成为使凸点底层图案1c1暴露出来。
然后，用热压法通过夹在相邻的单元TCP之间的粘接剂1e使多个单元TCP彼此接触，由此形成想要的多层TCP。简言之，由于多层TCP是通过在制作单元TCP时形成的粘接剂1e互相层叠而成，从而可以在不增加制造工序的前提下制作多层TCP。
然后，向得到的多层TCP的连接孔6a内注入由例如Pb-Sn或其它合适材料构成的焊料涂料；接着，对其进行回流处理，从而在连接孔6a内形成如图14所示的导体部分6b。这使得在一步2序中可把所有层叠的单元TCP电连接起来。
最后，在多层TCP的最下层的单元TCP处使由例如Pb-Sn合金构成的凸点电极与导线1c的凸点底层图案1c1相接触，由此制成第五实施例的具有多层TCP结构的半导体器件。
根据以上述方式获得的第五实施例，除了所述第一实施例的优点外，还具有如下技术效果和优点：
(1)通过多个薄的单元TCP层叠构成多层TCP，可以大大提高半导体芯片2的封装密度，同时减少多层TCP的总厚度和尺寸。
(2)通过构成单元TCP的一部分的、并在形成单元TCP时形成的粘接剂1e把多个单元TCP粘合起来，可以在不增加工序的前提下制造多层TCP。
下面解释本发明的另一实施例-第六实施例，其结构与所述第五实施例基本相同。显著差别在于其制造方法不同，下面，参照图22-25解释该制造方法。
首先，如图22所示，以与所述第一实施例相似的方式制造单元TCP，该单元TCP具有贯通带基1a上、下表面的连接孔6a。
接着，如图23所示，在单元TCP的连接孔6a内同印制法形成由例如Pb-Sn等构成的焊料浆料6b1。制备预定数目的相同的单元TCP后，将其彼此连接，使得它们的连接孔位置对准成行。并且，利用各个单元TCP的连接孔6a内的焊料浆料6b1的粘性把层叠的单元TCP暂时固定在一起。
之后，对层叠和暂时固定的多层单元TCP进行回流处理，使各个单元TCP的连接孔6a内的焊料浆料6b1熔化。
由此，如图24所示使各个单元TCP的连接孔6a内的焊料浆料6b1成为一个整体，形成导体部分6b，由此制成多层TCP。如上所述，在第六实施例中，可以通过导体部分6b，而不是粘接剂把单元TCP粘接起来。
最后，如图24所示，在多层TCP最下面的单元TCP处使由例如Pb-Sn等制成的凸点电极4与导线1c的凸点底层图案1c1相接触，由此制成第六实施例的具有多层TCP结构的半导体器件。
下面，结合图26-30描述根据本发明另一实施例的半导体器件。
首先，参照图26解释第七实施例的半导体器件的结构。注意，第七实施例的半导体器件的平面图与用图15解释的第五实施例相同。
在第七实施例中，多层TCP的密封树脂3并非与各单元载带1相分离，而是设计成具有使树脂整体模注将多个半导体芯片2密封在一起的结构。而且，在最下层的带基上靠近密封树脂注入口1a2的有限的小区域(与第一、第五实施例相同的位置)上形成上述的镀铜薄膜层1a3。其余结构与所述第五实施例相同。
在上述第七实施例的半导体器件中，在用来密封单元半导体芯片2的各密封树脂3层之间没有缝隙，与上述第五实施例相比，可以提高多层封装的机械强度，同时还提高抗水汽和耐潮湿性能。
下面参照图27-30描述第七实施例的半导体器件的制造方法，注意第七实施例的载带制造步骤与在第五实施例中用图16-18描述的步骤相同，重复叙述部分从略。还要注意，图29是图15的XXIX-XXIX线剖面图。
首先，如图27所示，将半导体芯片2置于带基1a的器件孔1a1中，然后，在将半导体芯片2的凸点电极和导线1c进行位置对准之后，进行同时内引线键合，使凸点电极2a与导线1c接触。
接着，在如图28所示将其上安装有半导体芯片2的多个载带1层叠之后，用载带1之间的粘接剂将获得的载带通过热压键合法临时固定。
此外，在第七实施例中，层叠的带基1a的密封树脂注入口1a2在平面形状上相同，并使每个注入口沿层叠带基1a的厚度方向延伸而形成。多层结构最下层的单元TCP形成为其上有阻焊剂而不是粘接剂，同时使凸点底层图案从其上暴露。
之后，如图29所示，将层叠载带1置于模具5中。该模具具有可以将层叠载带1中的各半导体芯片2同时密封的结构。
然后，将已注入模具5的流道5b内部的熔化密封树脂材料注入空腔，该空腔是由带基1a的器件孔1a1和模具5和连接它们的支流道5c、开口5a加上带基1a的密封树脂注入口1a2形成的。注意通过设置在模具5的密封树脂外流侧的出气口可将空腔内的空气排到外面去。
在第七实施例的这种情况下，可以使熔化的密封树脂从模具5的开口通过沿带基1a厚度方向延伸的密封树脂注入口1a2均匀地流到半导体芯片2的主表面和背表面上。从而可以减少多层TCP的密封树脂3中产生不期望的空洞之类。换言之，可在将层叠载带1中的各半导体芯片2置于稳定状态下的同时将其同时密封。另外，图29中的箭头表示熔化密封树脂的流动方向。
然后，在树脂密封工序结束之后将得到的TCP从模具5上卸载。此后在该实施例中，在最底层的带基1a的与支流道5c正对的部分形成镀铜的薄膜层1a3，由此减小该部分上的密封树脂的粘力，从而可以将粘附在该部分上的残余树脂容易地除去。
以这种方法制得了如图30所示的多层TCP。在第七实施例中，也是在每个半导体芯片2的主表面和背表面上都涂敷了密封树脂3。注意密封树脂3形成为其高度与载带1的上、下表面吻合。
接着，对层叠TCP进行对效、荧光屏检查和切割成片的处理；然后用由例如Pb-Sn或其它合适材料构成的焊料浆料填充这些层叠TCP的连接孔6a。
之后，对层叠TCP进行回流处理，以在连接孔6a中形成已在图26中提及的导体部分；然后，使由所述Pb-Sn之类构成的凸点电极4与多层TCP最底层载带1上的导线1c的凸点底层图案1c1接触，由此制得第七实施例的具有多层TCP结构的半导体器件。
根据上面的第七实施例，除了所述第五实施例的优点外，还具有下列技术效果和优点：
(1)多层TCP的密封树脂3的整体模制导致在用来密封单元半导体芯片2的各密封树脂3的层之间没有间隙，与第五实施例相比，可以提高多层封装的机械强度，同时可提高耐湿性，因此可提高半导体器件的可靠性。
(2)同时制造多层TCP的密封树脂3可以减少制造工艺的步骤数目。
下面参照图31～32描述根据发明的另一实施例即第八实施例。注意图31是沿图32的XXXI-XXXI线的剖面图。还要注意仅仅为描述方便起见，图32中未画出焊剂和密封树脂。
此外描述的第八实施例是把本发明的原理应用到动态随机可取存储器(DRAM)上的例子，其中半导体器件的结构与上述第五实施例的基本相同。
在图32中图标“Vcc”、“Vss”、“I/O”、“RAS”、“CAS”、“WE”、“OE”和“Address”用来表示一些主要信号和分配给各导线1c的电源电势：“Vcc”是高电位电源电压；“Vss”是低电位电源电压；“I/O”是输入/输出信号；“RAS”是行寻址选通信号；“CAS”是列寻址选通信号；“WE”是写允许信号；“OE”是输出允许信号；“Address”是寻址信号。
另外，在此处所示的第八实施例中，四个CAS焊盘基本上位于半导体芯片2的中心，这些焊盘用作芯片选择端子。在半导体芯片2上用芯片内导线将这些焊盘2b1电连接起来。
而且这四个CAS焊盘2b1中的一个具有在其上提供的凸点电极2a，通过这些凸点把焊盘和与其相关的导线1c电连接，换言之，在用于芯片选择的焊盘2b1上设置用来与导线1c电连接的凸点电极2a。
但是，在剩余的CAS焊盘2b1上没有与2a对应的凸点电极，这些焊盘都不与导线1c电连接。换言之，在第八实施例中，通过指定在焊盘2b上是否设置凸点电极2a使连接路线或途径是可变的。通过这种设置，无须重新制造用来满足设计变化的分离的“特定用途”载带1，只用一种载带1就可以灵活地适应采用多层TCP结构时的任何引线图案的变化。这使得无论连接路线如何变化，都可以避免对载带1重新设计、制造和检查，从而大大减少了产品制造花费的时间，同时还降低了制造成本。
另外，尽管在上述实施例中取决于是否有凸点电极2a，使连接图线可变，但本发明并不仅限于这种设置。例如，如果象上述第三实施例中描述的那样，镀金导线1c的远端在它们之间没有凸点电极2a的情况下与相关焊盘2b相连接，当用单点键合法使导线1c与焊盘2b相接触时，与不进行芯片选择的某特定焊盘2b的键合就取消了。简言之，用单点键合操作可改变连接路线。
根据第八实施例，除上述第五实施例的优点外，以这种方式还可获得如下优点：
(1)通过指定在焊盘2b上是否设置凸点电极2a来改变连接路线，无须重新制备用来满足设计变化的分离的载带1，只用一种载带1就可以灵活地适应采用多层TCP结构的任何引线图案的变化。从而可以减少产品的制造时间和成本。
下面，参照图33描述根据本发明第九实施例的半导体器件。
在第九实施例中，导线1c设计成从构成多层TCP的各层的载带1的侧面伸出以与所用印刷电路板7的键合区7a电连接，具有所谓“鸥翅”的形状。
下面参照图34描述根据本发明第十实施例的半导体器件。
在第十实施例中，导线1c设计成从构成多层TCP的各层的最下层载带1的侧面伸出以与所用印刷电路板7的键合区7a电连接，具有所谓“鸥翅”的形状。
下面参照图35描述根据本发明第十一实施例的半导体器件。
在第十一实施例中，将嵌入在多层TCP的各载带1上形成的连接孔6a的导电杆(pin)6c通过填充在连接孔6c中的导体部分6b紧密固定，由此形成连接部分6。
导电杆6c将每一层上载带1的电学功能相同的那些导线1c电连接，同时其一端从下面的表面伸出形成外接线端子。总之，允许该导电杆6c的凸点部分嵌入安装板如印刷电路板的连接孔，可以使多层TCP安装在电路板上，同时使多层TCP的半导体芯片2与安装板上的导线电连接。
在第十一实施例中，除了此有所述第五实施例获得的优点外，还可获得如下优点：
(1)使导电杆6c作为外接线端子与外接线端子由凸点电极或鸥翅形引线构成时相比，可降低产品的成本。
(2)将提高强度的导电杆6c嵌入多层TCP的连接孔可以增加多层TCP的整体强度。
下面参照图36-39描述根据本发明第十二实施例的半导体器件。
在第十二实施例中，如图36所示，导线1c形成为使其从构成多层TCP的各层侧面伸出并向下弯曲，将它们在其末端以积叠方束“捆绑”在一起，层叠在安装板(通常是印刷电路板)的键合区7a上。
积叠捆扎的导线1c表现在类似于弹簧的变形性，可以低成本地相对容易地增加这种导线结构的机械强度，同时可吸收因多层TCP和安装衬底7的热膨胀不同而产生的应力。由此可以增加安装在板上后的半导体器件的可靠性。
下面参照图37-39描述制造根据本发明的第十二实施例的半导体器件的方法。
首先，如图37所示，以与所述第五实施例相同的方式将多个单元TCP层叠并粘合在一起，由此制得多层TCP。在该制造工序阶段，导线1c从各个载带1的侧面直接伸出。
然后，从上面对从多层TCP的各载带1的侧面直接伸出的导线1c施加压力，将所有的导线1c同时加工成各对应导线1c的远端如图38所示地重叠在一起。
然后，在机加工进行弯曲后切去导线1c的末端，使导线1c的堆积端在位置上对准，由此制得了根据第十二实施例的半导体器件。
根据以上述方式获得的第十二实施例，除了第五实施例的优点，还具有如下优点：
(1)可以低成本地相对容易地提高导线结构的机械强度。
(2)对导线1c的外导引线部分进行机加工使其弹性弯曲，可以有效地补偿或吸收多层TCP与安装衬底7如印刷电路板之间的可能的热膨胀差异。
下面对照图40-41描述根据本发明第十三实施例的半导体器件。注意图41是沿图40中XXXXI-XXXXI线的剖面图，示出了半导体芯片和树脂密封工序中的机加工金属模具的剖面图。
在第十三实施例中，如图40和41所示，在器件孔1a1的短边侧(与上面讨论的密封树脂注入口1a2相反的一侧)的某位置处，在载带1a上形成排气孔1a4，排气孔1a4从器件孔1a1向载带1a的短边方向延伸。该排气孔1a4形成为例如平面形状象字母“T”。
该排气孔1a4是用来连接模具5的排气孔和空穴的开孔，设置该开孔是为了将多余的熔化树脂流出，由此将空腔内的残余气体排列空腔外部。换言之，在树脂密封工序中，该排气孔1a4具有出气口部分的功能。而且，在排气孔1a4内的树脂中包含空气也是允许的。
由此，可以减小用来涂敷半导体芯片2的主表面和背表面的密封树脂3中的气孔或气泡，从而可大大减少密封树脂3中的不期望的孔洞和或细缝的产生。
注意，图41中的箭头表示密封树脂3的流动方向。还应注意如果带基1a用来构成如上述第五实施例的等所述的多层TCP，在与导线1c的凸点底层图案1c1对应的选定位置可形成不至一个连接孔。
根据以上方式获得的第十三实施例，除了上述第一和第一实施例中得到的优点外，还具有下述优点：
(1)在器件孔1a1的短边侧，在带基1a上提供从器件孔1a1向带基1a的短边侧延伸并具有出气口的部分功能的排气孔1a4，可以大大减小用来涂敷半导体芯片2的主表面和背表面的密封树脂3中的气孔或气泡。从而大大减少密封树脂3中的不期望的孔洞和细缝的出现。
迄今，已经结合一些特定实施例详细描述了本发明，本领域技术人员应当理解，本发明并不仅仅限于上述第一到第十三实施例，在不背离本发明精神和范围的情况可以做出种种改进和变更。
例如，尽管在第五实施例等中，把焊料浆料填入连接孔以连接多层TCP的单元TCP，本发明并不仅限于这种设置，还可以变更使得例如，把导电树脂浆料注入其中，在这种情况下，在将这种导电树脂浆料注入连接孔内部分之后，进行热固化处理，在连接孔内形成热固化浆料，从而实现各单元TCP之间的想要的互连接。
还可以变更，也可以用电镀法形成该连接孔中的导体部分。这时导体部分会更加容易形成，因为采用传统上的电镀工艺来形成连接孔内的导体部分。
如上所述，利用了本发明原理的半导体器件可以用作电子设备和集成电路(IC)卡、存储卡上的半导体器件，该电子设备包括但不限于计算机、手提无线电话、摄像机等。

Claims (15)

1.一种半导体器件，包括：
半导体芯片，该半导体芯片具有主表面和与其相反的背表面，且具有集成电路和多个在所述主表面上形成的外接线端子；
载带，该载带具有带基和在该带基的一个表面上形成的多个引线，所述带基具有器件孔和在该器件孔的两侧形成的多个通孔布线，所述多个通孔布线从所述带基的所述一个表面延伸到另一个表面，并与所述多个引线电连接，其中所述半导体芯片置于所述载带的所述器件孔中，且所述多个引线的一端与所述半导体芯片的所述多个外接线端子电连接，且所述半导体芯片的厚度用旋转腐蚀减薄成小于所述载带的厚度；
密封树脂材料，该密封树脂材料将所述被减薄的半导体芯片密封，使得所述半导体芯片的所述主表面和背表面都被所述密封树脂材料覆盖；以及
多个凸点电极，该多个凸点电极在所述带基的所述一个表面上且在所述多个通孔布线处形成，并与所述多个引线电连接，该多个凸点电极用来与印刷布线板相连接，而在所述带基的所述另一个表面上的所述多个通孔布线用来与要在所述载带上安装的另一个器件相连接。
2.如权利要求1所述的半导体器件，其特征在于：
所述半导体芯片设置在应力中和面上，该应力中和面位于沿所述载带厚度方向的某位置并与所述半导体芯片的主表面平行。
3.如权利要求1所述的半导体器件，其特征在于：
所述引线在其厚度方向上被弯曲以与所述外接线端子电连接。
4.如权利要求1所述的半导体器件，其特征在于：
所述密封树脂材料的上、下表面与所述载带的上、下表面在高度上基本相同。
5.如权利要求1所述的半导体器件，其特征在于：
在所述载带的一部分上设置用来注入密封树脂的注入孔，由此使所述器件孔与在形成所述密封树脂时所用的金属模具结构的开口连接起来。
6.如权利要求5所述的半导体器件，其特征在于：
所述载带具有排气孔，该排气孔形成为使所述载带的器件孔与在形成所述密封树脂时所用的金属模具结构的出气口连接起来。
7.如权利要求5所述的半导体器件，其特征在于：
在所述载带表面的紧靠所述用于注入密封树脂的注入孔的部分上形成电镀金属层，其中在形成所述密封树脂时，该部分与密封树脂相接触。
8.如权利要求1所述的半导体器件，其特征在于：
所述载带具有排气孔，该排气孔形成为使所述载带的器件孔与在形成所述密封树脂时所用的金属模具结构的出气口连接起来。
9.如权利要求1所述的半导体器件，其特征在于：
所述凸点电极与所述印刷电路板的对应引线电连接。
10.如权利要求1所述的半导体器件，其特征在于：
所述引线的另一端从所述载带的外周边伸出由此形成外引线部分，以与用来在其上安装半导体器件的安装板的多个引线电连接。
11.如权利要求1所述的半导体器件，其特征在于：
所述半导体芯片的背表面用旋转腐蚀技术抛光。
12.如权利要求1所述的半导体器件，其特征在于：
在所述半导体导体芯片的外接线端子上设置有金的凸点电极，该金的凸点电极与所述引线的所述一端相耦合。
13.如权利要求1所述的半导体器件，其特征在于：
对所述引线的所述一端进行电镀处理，使该引线的一端直接与所述半导体芯片的外接线端子相耦合。
14.一种半导体器件，包括：
半导体芯片，该半导体芯片具有主表面和与其相反的背表面，且具有集成电路和多个在所述主表面上形成的外接线端子；
布线衬底，该布线衬底具有在其一个表面上形成的多个引线，所述带基具有器件孔和在该器件孔的两侧形成的多个通孔布线，所述多个通孔布线从所述带基的所述一个表面延伸到另一个表面，并与所述多个引线电连接，其中所述半导体芯片置于所述布线衬底的所述器件孔中，且所述多个引线与所述半导体芯片的所述多个外接线端子电连接，且所述半导体芯片的厚度用旋转腐蚀减薄成小于所述布线衬底的厚度；
密封树脂材料，该密封树脂材料将所述被减薄的半导体芯片密封，使得所述半导体芯片的所述主表面和背表面都被所述密封树脂材料覆盖；以及
多个凸点电极，该多个凸点电极在所述带基的所述一个表面上且在所述多个通孔布线处形成并与所述多个引线电连接，该多个凸点电极用来与印刷布线板相连接，而在所述带基的所述另一个表面上的所述多个通孔布线用来与要在所述布线衬底上安装的另一个器件相连接。
15.如权利要求14所述的半导体器件，其特征在于：
所述布线衬底包括柔性的基带。
CNB961805099A 1996-11-21 1996-11-21 半导体器件 Expired - Fee Related CN1171298C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003407 WO1998022980A1 (fr) 1996-11-21 1996-11-21 Dispositif a semi-conducteur et son procede de fabrication

Publications (2)

Publication Number Publication Date
CN1234909A CN1234909A (zh) 1999-11-10
CN1171298C true CN1171298C (zh) 2004-10-13

Family

ID=25744085

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961805099A Expired - Fee Related CN1171298C (zh) 1996-11-21 1996-11-21 半导体器件

Country Status (5)

Country Link
US (2) US6664616B2 (zh)
KR (2) KR100447313B1 (zh)
CN (1) CN1171298C (zh)
AU (1) AU7589196A (zh)
WO (1) WO1998022980A1 (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
JP2001127102A (ja) * 1999-10-25 2001-05-11 Sony Corp 半導体装置およびその製造方法
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US6833619B1 (en) * 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
CN1282246C (zh) * 2003-09-01 2006-10-25 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
SG115569A1 (en) * 2003-09-09 2005-10-28 Micron Technology Inc Tape substrates with mold gate support structures that are coplanar with conductive traces thereof and associated methods
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
US7989940B2 (en) * 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7705432B2 (en) 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP4424351B2 (ja) * 2004-09-08 2010-03-03 パナソニック株式会社 立体的電子回路装置の製造方法
US20060057773A1 (en) * 2004-09-13 2006-03-16 Infineon Technologies Ag Method for producing a stack of chips, a stack of chips and method for producing a chip for a multi-chip stack
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
KR100637214B1 (ko) * 2005-02-19 2006-10-23 삼성에스디아이 주식회사 커버플레이트 장착구조 및 이를 구비한 플라즈마 디스플레이 모듈
EP1905078A2 (en) * 2005-07-05 2008-04-02 Koninklijke Philips Electronics N.V. Microchip assembly produced by transfer molding
US7584632B2 (en) * 2005-07-28 2009-09-08 Corning Incorporated Method of increasing the effectiveness of a fining agent in a glass melt
KR100668858B1 (ko) * 2005-09-07 2007-01-16 주식회사 하이닉스반도체 적층형 패키지 모듈 및 그 제조방법
TWI276192B (en) * 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
JP2007123413A (ja) * 2005-10-26 2007-05-17 Elpida Memory Inc 半導体装置の製造方法
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
US20080315407A1 (en) * 2007-06-20 2008-12-25 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
KR100907896B1 (ko) * 2007-06-22 2009-07-14 주식회사 동부하이텍 시스템 인 패키지의 금속 전극 형성방법
US20090001529A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Package stacking using unbalanced molded tsop
US20090004783A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Method of package stacking using unbalanced molded tsop
US7906838B2 (en) * 2007-07-23 2011-03-15 Headway Technologies, Inc. Electronic component package and method of manufacturing same
US7960814B2 (en) * 2007-08-08 2011-06-14 Freescale Semiconductor, Inc. Stress relief of a semiconductor device
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
TWI355061B (en) * 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
US8030743B2 (en) * 2008-01-07 2011-10-04 Fairchild Semiconductor Corporation Semiconductor package with an embedded printed circuit board and stacked die
TWI515863B (zh) 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5389956B2 (ja) * 2009-03-13 2014-01-15 テッセラ，インコーポレイテッド ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
US8680687B2 (en) * 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
US8796561B1 (en) * 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
KR102067155B1 (ko) * 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
KR20150094185A (ko) * 2014-02-10 2015-08-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN103904057B (zh) * 2014-04-02 2016-06-01 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10453832B2 (en) * 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US20230230905A1 (en) * 2022-01-18 2023-07-20 Infineon Technologies Austria Ag Stacked module arrangement

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114973A (en) * 1978-02-28 1979-09-07 Toshiba Corp Semiconductor device
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
BE891283A (fr) * 1980-12-08 1982-03-16 Gao Ges Automation Org Element porteur pour un module a circuit integre
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
JPS59222947A (ja) * 1983-06-02 1984-12-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS60106153A (ja) * 1983-11-15 1985-06-11 Toshiba Corp 半導体装置およびその製造方法
JPS60108153A (ja) 1983-11-17 1985-06-13 Ube Ind Ltd 射出速度制御方法
JPS6352431A (ja) 1986-08-22 1988-03-05 Hitachi Micro Comput Eng Ltd フイルムキヤリアパツケ−ジ
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
JPH0680706B2 (ja) * 1989-08-22 1994-10-12 三菱電機株式会社 キャリアテープ及びこれを用いた半導体装置の製造方法
JPH03295264A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置
JPH04259520A (ja) * 1991-02-13 1992-09-16 Nippon Steel Corp 樹脂成形金型及びフレキシブルテープ
JPH0793345B2 (ja) * 1991-06-10 1995-10-09 トーワ株式会社 フィルムキャリアとこれを用いるモールド方法
JPH05183020A (ja) * 1991-12-27 1993-07-23 Nec Kansai Ltd Ｔａｂリード型半導体装置の製造方法
JPH05291218A (ja) 1992-04-07 1993-11-05 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH06151517A (ja) * 1992-11-13 1994-05-31 Nippon Steel Corp フィルムキャリヤ
JPH0799203A (ja) * 1993-09-28 1995-04-11 Fujitsu Ltd 半導体装置の製造方法
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP2768315B2 (ja) * 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
JP3295264B2 (ja) 1995-02-02 2002-06-24 小倉クラッチ株式会社 電磁連結装置
JPH08222691A (ja) * 1995-02-14 1996-08-30 Fujitsu Ltd 半導体装置
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法

Also Published As

Publication number Publication date
US6759272B2 (en) 2004-07-06
US6664616B2 (en) 2003-12-16
KR100447313B1 (ko) 2004-09-07
US20030162326A1 (en) 2003-08-28
KR100447035B1 (ko) 2004-09-07
WO1998022980A1 (fr) 1998-05-28
KR20000057139A (ko) 2000-09-15
CN1234909A (zh) 1999-11-10
KR20040040450A (ko) 2004-05-12
AU7589196A (en) 1998-06-10
US20020180010A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
CN1171298C (zh) 半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1161834C (zh) 半导体器件及其制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1244139C (zh) 半导体器件和半导体组件
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1167127C (zh) 半导体器件
CN1574346A (zh) 一种制造半导体器件的方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1320964A (zh) 半导体器件及其制造方法
CN1832163A (zh) 摄像模块及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1549336A (zh) 布线基板、有布线基板的半导体装置及其制造和安装方法
KR20040020962A (ko) 반도체 칩의 제조방법
CN1649162A (zh) 光传感器模块
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
US7728411B2 (en) COL-TSOP with nonconductive material for reducing package capacitance
CN1698198A (zh) 半导体器件及其制造方法
CN1898794A (zh) 含有低k电介质的半导体器件用的电子封装材料
US8318548B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI, LTD.

Effective date: 20121109

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121109

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20131121