JPS6352431A - フイルムキヤリアパツケ−ジ - Google Patents

フイルムキヤリアパツケ−ジ

Info

Publication number
JPS6352431A
JPS6352431A JP61195463A JP19546386A JPS6352431A JP S6352431 A JPS6352431 A JP S6352431A JP 61195463 A JP61195463 A JP 61195463A JP 19546386 A JP19546386 A JP 19546386A JP S6352431 A JPS6352431 A JP S6352431A
Authority
JP
Japan
Prior art keywords
semiconductor element
film carrier
chip
hard plate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61195463A
Other languages
English (en)
Inventor
Seiichi Ichihara
誠一 市原
Yoshiaki Wakashima
若島 喜昭
Keiji Miyamoto
宮本 圭二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61195463A priority Critical patent/JPS6352431A/ja
Publication of JPS6352431A publication Critical patent/JPS6352431A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフィルムキャリアパッケージに関し、特に、該
パッケージ内に組込まれた半導体素子のクラックを防止
する技術に関する。
〔従来の技術〕
半導体素子の実装方式の一つにフィルムキャリア方式が
ある。この方式は別称テープキャリア方式とかT A 
B (Tape Automated Bonclin
g)方式とか呼ばれており、一般に、長尺のスプロケッ
トホール付きフィルムテープに半導体素子を連続的に組
込んでいく方式で、当該ホールを利用してフィルム(テ
ープ)を送り、位置合せを行なう。
この方式の一例は、適宜幅のテープに前記スプロケット
ホールと半導体素子の組込み用デバイスホールとを穿設
し、銅箔をラミネートし、ホトレジスト技術やエツチン
グ技術を用いて、所望のリードパターンを形成する。こ
の方式では、前記デバイスホール内にフィンガ状のリー
ドを突出させるのが一つの特徴となっている。そして、
このリードに半導体素子をフェイスアップで位置合せし
てボンディングする。
次いで、当該ボンディング後罠、半導体素子や当該ボン
ディング部の封止のために、樹脂溶液をポツティングし
、熱硬化させ、樹脂を塗布する。
この塗布の方法として、従来、半導体素子の表裏面に樹
脂を塗布するいわゆる両面レジン塗布方式があったが、
これでは厚さが厚(なり過ぎ、ICカードなどの薄物に
組込み難いという難点がある。
そこで、半導体素子の片面のみに樹脂溶液をポツティン
グし、樹脂を塗布するという片面レジン塗布方式が提案
されている。
一方、このようなTAB素子を、ICカードなどの薄物
に組込みするためには、半導体素子をできるだけ薄くす
る必要があり、半導体素子の裏面を切削するこ−とが行
われている。
なお、フィルムキャリアについて述べた文献の例として
、(株)工業調査会1980年1月15日発行rIC化
実装技術j p107〜113およびp175並びK 
p 143〜146があげられる。
〔発明が解決しようとする問題点〕
しかしながら、上記のごとき片面塗りでは、樹脂(レジ
ン)の収縮により、半導体素子が上方向に反り易(、ま
た、前記薄くするだめの切削加工時のマイクロクラック
により、当該半導体素子にクラックを生じ易いという欠
点があった。特に、ICカードに組込みした場合、その
使用時には外力がかかるので、半導体素子にクランクを
生じ易りという状況にある。
本発明は、片面塗り千切削加工により薄くしようとして
いるフィルムキャリアパッケージにおいて、かかる半導
体素子のクラックを防止する技術を提供することを目的
とする。本発明はまた、前記において、レジンを薄くす
れば当該レジンの収縮を小さく丁・ることができるが、
それでは封止に問題を残すので、レジンを適宜厚に塗布
しつつ、かかる問題を解消することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では半導体素子の裏面に金属などによ
り構成された硬質板を貼着するようにした。
〔作用〕
このように、半導体素子の裏面に硬質板が貼着されてい
るので、レジンの収縮による半導体素子の反りが低減さ
れ、該半導体素子のクラックが防止できるし、また、チ
ップの裏面に切削によるマイクロクラックが存在してい
ても、その裏面には硬質板が貼着されているので、当該
素子のクラックの発生が低減され、さらに、ICカード
などのカード類に組込まれ、折曲げられても当該硬質板
が当該半導体素子を補強する役目をになうので、外力に
対し抵抗する力が増大し、半導体素子のクラックを防止
できる。
〔実施例〕
次に、本発明を図面に示す実施例に基づいて説明する。
第2図はフィルムキャリアの一例平面図を示す。
樹脂フィルムテープ1の両端部にはスプロケッ)ホーN
(パーフォレーションホール)Zが適f間隔をおいて複
数穿設されている。
当該ホール2の内側のテスト用パフド3からリード4が
伸び、デバイスホール5の内側に突出している。この突
出したチップポンディング用フィンガーリード6の下面
にはチップ7がそのバンプ(突起を極)8により取着さ
れている。
このチップ7の表百(上面)側から、デバイスホール5
内に、樹脂溶液をボッティングする。樹脂を熱硬化させ
た後、切断線9に沿い当該フィルムキャリアを切断する
第1図は、当該切断後の本発明の実施例を示すフィルム
キャリアパッケージ10の要部断面図である。
第1図に示すように、チップ7の裏面には、硬質板11
が貼着されて(、・る。
この硬質板11は、例えば金属板やセラミック製板より
成り、薄牛に構成されている。
チップ7の裏面への硬質板11の貼着は1.接着剤(導
電ペーストなど)’PAu−3i共晶合金など罠より行
なうことができる。この第1図にて、12は、ポツティ
ングされたレジン封止部である。
当該ポツティングする樹脂溶液は、例えばエポキシ樹脂
を溶解せしめて成る樹脂溶液により構成されている。硬
化剤などの必要な添加剤を含んでいてもよい。
本発明におけるバンブ8の形成などは、公知の当該フィ
ルムキャリアパッケージの形成技術を適宜用いることが
できる。
半導体素子(チップ)7は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOSトランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
本発明によれば、半導体素子7の裏面に硬質板11を貼
着しているので、レジン封止部12の収縮により、半導
体素子70反りが低減され、該半導体素子7のクラック
が防止できるし、また、チップ7の裏面に切削によるマ
イクロクラックが存在していても、その裏面には硬質板
11が貼着されているので、当該素子1のクラックの発
生が低減され、さらに、ICカードなどのカード顛に組
込まれ、折曲げられても当該硬質板11が当該半導体素
子7を補強する役目をになうので、外力に対し抵抗する
力が増大し、半導体素子7のクラックを防止できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したう瓢本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例では硬質板11をチップ7の裏面端
縁から突出しないように貼着している例を示したが、突
出していても差支えな−・。
〔発明の効果〕
本願において開示されろ発明のうち代茨的なものによっ
て得られろ効果を簡単に説明子れば、下記のとおりであ
る。
本発明によれば、片面塗りや切削加工により薄く構成し
たフィルムキャリアパッケージにおいて、半導体素子の
クラックを防止でき、それもレジン厚を封正に影響しな
(・程度内で半導体素子のクラックを防止でき、さらに
、ICカードなどの薄型カード類に組込みしても、その
折曲げ使用に際しても充分に耐えることができるフィル
ムキャリアパッケージを提供することができた。
【図面の簡単な説明】 第1図は本発明の実施例を示す要部断面図、第2図はフ
ィルムキャリアの一例平面図を示す。 1・・・フィルム(テープ)、2・・・スプロケットホ
ール、3・・・テスト用パッド、4・・・リード、5・
・・デバイスホール、6・・・フィンガーリード、7・
・・半導体素子(チップ)、8・・・バンプ、9・・・
切断線、10・・・フィルムキャリアパッケージ、11
・・・硬質板、12・・・レジン封止部。 第   1  図 第  2  図 2σ

Claims (1)

  1. 【特許請求の範囲】 1、スプロケットホールとデバイスホールとを有するフ
    ィルム表面にリードパターンを形成し、当該デバイスホ
    ール内に突出した当該リードに半導体素子を接合し、該
    半導体素子の表面側から封止用樹脂溶液をボッティング
    して成るフィルムキャリアパッケージにおいて、前記半
    導体素子の裏面側に硬質板を貼着して成ることを特徴と
    するフィルムキャリアパッケージ。 2、硬質板が、金属またはセラミック材により構成され
    て成る、特許請求の範囲第1項記載のフィルムキャリア
    パッケージ。
JP61195463A 1986-08-22 1986-08-22 フイルムキヤリアパツケ−ジ Pending JPS6352431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195463A JPS6352431A (ja) 1986-08-22 1986-08-22 フイルムキヤリアパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195463A JPS6352431A (ja) 1986-08-22 1986-08-22 フイルムキヤリアパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6352431A true JPS6352431A (ja) 1988-03-05

Family

ID=16341494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195463A Pending JPS6352431A (ja) 1986-08-22 1986-08-22 フイルムキヤリアパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6352431A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300124A (ja) * 1991-02-19 1992-10-23 Chisso Corp フィルムキャリアの製造方法
US6664616B2 (en) 1996-11-21 2003-12-16 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300124A (ja) * 1991-02-19 1992-10-23 Chisso Corp フィルムキャリアの製造方法
US6664616B2 (en) 1996-11-21 2003-12-16 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6759272B2 (en) 1996-11-21 2004-07-06 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US20050145169A1 (en) Apparatus for improving stencil/screen print quality
JPH02292836A (ja) Icチップ実装用フィルムキャリア
JPS6352431A (ja) フイルムキヤリアパツケ−ジ
JPH0729927A (ja) 半導体集積回路装置の製造方法
JP2002110862A (ja) 半導体装置とその製造方法
US20020182774A1 (en) Die-attach method and assemblies using film and epoxy bonds
JPS63285943A (ja) 半導体装置用フィルムキャリア
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2002246539A (ja) 半導体装置の製造方法
JPH03257854A (ja) 半導体装置
JPS6329532A (ja) フイルムキヤリアパツケ−ジ
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH10126056A (ja) プリント配線基板の製造方法
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP3345759B2 (ja) 半導体装置およびその製造方法
JPS5940539A (ja) 半導体装置およびその製造方法
KR940002773Y1 (ko) 다이접착에 적합한 리드프레임 구조
JP3220524B2 (ja) ベアチップ
TW522496B (en) Quad flat leadless package leadframe
KR0129005Y1 (ko) 반도체패키지의 히트싱크에 접착된 리드프레임의 구조
JP2823189B2 (ja) 半導体装置
JPS6329527A (ja) テ−プキヤリアパツケ−ジレジンポツテイング方法
Small Tape Automated Bonding and its Impact on the PWB
JPH0669075B2 (ja) 半導体装置
JPS63124433A (ja) フイルムキヤリア