JP2823189B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2823189B2 JP2823189B2 JP20064896A JP20064896A JP2823189B2 JP 2823189 B2 JP2823189 B2 JP 2823189B2 JP 20064896 A JP20064896 A JP 20064896A JP 20064896 A JP20064896 A JP 20064896A JP 2823189 B2 JP2823189 B2 JP 2823189B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- tape
- chip
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関す
る。
る。
【０００２】
【従来の技術】従来の半導体装置の１例として、ＰＬＣ
Ｃ（Plastic leadless chip career）型モールド・パッ
ケージを基板上に実装した半導体装置の横断面図が図５
に示される（「表面実装ＬＳＩパッケージの実装技術と
その信頼性向上」：応用技術出版）。図５に示されるよ
うに、従来の半導体装置のＰＬＣＣ型モールド・パッケ
ージにおいては、集積回路により形成されるチップ１が
リードフレーム１１上にマウントされ、Ａｕ線１０等に
よりボンディングされて、エポキシ樹脂１２によりモー
ルドされた後に、外部リードに対する鍍金が施され、最
後に、外部リードの成形が行われた後に、はんだ付け等
の方法によりプリント基板１７上に実装されている。こ
のようにして、パッケージ自体は、強固な剛構造として
構成されており、この点については、セラミック系のパ
ッケージの場合も同様である。
Ｃ（Plastic leadless chip career）型モールド・パッ
ケージを基板上に実装した半導体装置の横断面図が図５
に示される（「表面実装ＬＳＩパッケージの実装技術と
その信頼性向上」：応用技術出版）。図５に示されるよ
うに、従来の半導体装置のＰＬＣＣ型モールド・パッケ
ージにおいては、集積回路により形成されるチップ１が
リードフレーム１１上にマウントされ、Ａｕ線１０等に
よりボンディングされて、エポキシ樹脂１２によりモー
ルドされた後に、外部リードに対する鍍金が施され、最
後に、外部リードの成形が行われた後に、はんだ付け等
の方法によりプリント基板１７上に実装されている。こ
のようにして、パッケージ自体は、強固な剛構造として
構成されており、この点については、セラミック系のパ
ッケージの場合も同様である。
【０００３】また、もう１つのパッケージの形態として
は、ＴＣＰ（Tape Chip Package ）があるが、このパッ
ケージの１例の上面図および断面図が、図６（ａ）およ
び（ｂ）に示される（「ＶＬＳＩパッケージング技術
（上）」：日経ＢＰ社）。図６（ａ）および（ｂ）に示
されるように、チップ１、接着剤８により外部リード
３、内部リード７に接着されているポリイミド２’およ
びバンプ６を含み、外部リード３および内部リード７に
対応する内部端子構造および外部端子構造は、或る程度
柔構造とはなっているものの、チップ１自体は強固な剛
構造となっており、最近においては、チップ１の大型化
に伴ない、半導体装置全体としては変形し難い剛構造と
して構成されている。
は、ＴＣＰ（Tape Chip Package ）があるが、このパッ
ケージの１例の上面図および断面図が、図６（ａ）およ
び（ｂ）に示される（「ＶＬＳＩパッケージング技術
（上）」：日経ＢＰ社）。図６（ａ）および（ｂ）に示
されるように、チップ１、接着剤８により外部リード
３、内部リード７に接着されているポリイミド２’およ
びバンプ６を含み、外部リード３および内部リード７に
対応する内部端子構造および外部端子構造は、或る程度
柔構造とはなっているものの、チップ１自体は強固な剛
構造となっており、最近においては、チップ１の大型化
に伴ない、半導体装置全体としては変形し難い剛構造と
して構成されている。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、パッケージ自体が剛構造として構成さ
れており、これにより、プリント基板としてフレキシブ
ルな素材を用いるようにしても、パッケージが当該プリ
ント基板に追従する状態で変形することができないため
に、実装する際には、その剛構造に制約されて、当該半
導体装置の形状に見合った占有面積として一定範囲以上
の平面が実装基板上に必要となり、半導体パッケージの
高集積度を阻害するという欠点がある。
装置においては、パッケージ自体が剛構造として構成さ
れており、これにより、プリント基板としてフレキシブ
ルな素材を用いるようにしても、パッケージが当該プリ
ント基板に追従する状態で変形することができないため
に、実装する際には、その剛構造に制約されて、当該半
導体装置の形状に見合った占有面積として一定範囲以上
の平面が実装基板上に必要となり、半導体パッケージの
高集積度を阻害するという欠点がある。
【０００５】また、実装基板上に実装する際にパッケー
ジが変形しないために、端子形状と基板形状とを高い精
度にて一致させることが必要となり、これにより、当該
実装用端子を前記精度に見合う高平坦度に設定しなけれ
ばならないという製造条件上の欠点がある。
ジが変形しないために、端子形状と基板形状とを高い精
度にて一致させることが必要となり、これにより、当該
実装用端子を前記精度に見合う高平坦度に設定しなけれ
ばならないという製造条件上の欠点がある。
【０００６】本発明は、上記の欠点を排除して、より自
由な実装形態により、小型軽量にして集積度の高い半導
体装置を提供することにある。また、派生効果として、
半導体装置の実装時における歩留りを改善することにあ
る。
由な実装形態により、小型軽量にして集積度の高い半導
体装置を提供することにある。また、派生効果として、
半導体装置の実装時における歩留りを改善することにあ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
可撓性が高く、自由形状にて実装組込みが可能な柔構造
パッケージを備えて構成される。
可撓性が高く、自由形状にて実装組込みが可能な柔構造
パッケージを備えて構成される。
【０００８】前記柔構造パッケージは、内部リード部お
よび外部リード部に薄い銅箔を用い、チップ部を分割化
された複数のチップにより形成して、柔軟素材のＴＡＢ
テープにより当該チップの相互間を接合し、前記内部リ
ード、ＴＡＢテープおよび複数のチップを柔軟性のある
ポッティング樹脂によりその全体を封止して、前記内部
リード部に接合される前記外部リード部をポリイミド・
テープに接着して構成されることを特徴とする。
よび外部リード部に薄い銅箔を用い、チップ部を分割化
された複数のチップにより形成して、柔軟素材のＴＡＢ
テープにより当該チップの相互間を接合し、前記内部リ
ード、ＴＡＢテープおよび複数のチップを柔軟性のある
ポッティング樹脂によりその全体を封止して、前記内部
リード部に接合される前記外部リード部をポリイミド・
テープに接着して構成されることを特徴とする。
【０００９】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１０】図１は本発明の第１の実施形態を示す平面
図である。図１に示されるように、本実施形態のパッケ
ージ構造は、外部リード３を含む外部リード部には、厚
さ３５μｍ程度の銅箔が用いられており、柔軟性のある
ポリイミド樹脂などのポッティング樹脂４により全体が
封止されている。またチップ部は、複数の小さい部分的
なチップ１に分割されており、それぞれが柔軟の素材で
あるＴＡＢテープ５により接合されて、全体的には柔軟
な構造として構成されている。そして、図２は、前記第
１の実施形態の部分的な横断面を示す図であり、分割さ
れたチップ１と、ポリイミド・テーブ２と、外部リード
３と、ポッティング樹脂４と、バンプ６と、内部リード
７とを備えて構成され、ポリイミド・テープ２と外部リ
ード３は接着剤８により接着されている。また、図３
は、本実施形態の実装状態を示す断面図であり、フレッ
クス配線基板９に対して、チップ１、ポリイミド・テー
ブ２、外部リード３、ポッティング樹脂４、ＴＡＢテー
プ５により形成される本実施形態が２個装着されてい
る。以下、主として図３を参照して、本実施形態につい
て説明する。
図である。図１に示されるように、本実施形態のパッケ
ージ構造は、外部リード３を含む外部リード部には、厚
さ３５μｍ程度の銅箔が用いられており、柔軟性のある
ポリイミド樹脂などのポッティング樹脂４により全体が
封止されている。またチップ部は、複数の小さい部分的
なチップ１に分割されており、それぞれが柔軟の素材で
あるＴＡＢテープ５により接合されて、全体的には柔軟
な構造として構成されている。そして、図２は、前記第
１の実施形態の部分的な横断面を示す図であり、分割さ
れたチップ１と、ポリイミド・テーブ２と、外部リード
３と、ポッティング樹脂４と、バンプ６と、内部リード
７とを備えて構成され、ポリイミド・テープ２と外部リ
ード３は接着剤８により接着されている。また、図３
は、本実施形態の実装状態を示す断面図であり、フレッ
クス配線基板９に対して、チップ１、ポリイミド・テー
ブ２、外部リード３、ポッティング樹脂４、ＴＡＢテー
プ５により形成される本実施形態が２個装着されてい
る。以下、主として図３を参照して、本実施形態につい
て説明する。
【００１１】図３においては、フレキシブルなフレック
ス配線基板９の表面に、本実施形態のパッケージが２個
実装されている状態が断面図として示されている。前述
したように、これらのパッケージは柔構造として構成さ
れているために、フレックス配線基板９の形状に応じ
て、パッケージ自体は自由に変形しながらも、なお且つ
フレックス配線基板９との間の電気的接合状態が正常に
維持されている。特に、チップ部が小さく分割されてチ
ップ１として細分化されているために、その形状上の自
由度は極めて高い状態に保持される。云うまでもなく、
チップ部の分割数は、実装上の要求度に対応して適切な
分割数とすることが肝要である。なお、本実施形態にお
いては、分割されている各チップ１の間の接合用として
ＴＡＢテーブ５が用いられているが、必らずしも、この
ＴＡＢテーブ５に限定されるものではなく、パッケージ
の柔構造に適合する素材であれば、当然のことながら、
他の接合素材を用いてもよいことは云うまでもない。
ス配線基板９の表面に、本実施形態のパッケージが２個
実装されている状態が断面図として示されている。前述
したように、これらのパッケージは柔構造として構成さ
れているために、フレックス配線基板９の形状に応じ
て、パッケージ自体は自由に変形しながらも、なお且つ
フレックス配線基板９との間の電気的接合状態が正常に
維持されている。特に、チップ部が小さく分割されてチ
ップ１として細分化されているために、その形状上の自
由度は極めて高い状態に保持される。云うまでもなく、
チップ部の分割数は、実装上の要求度に対応して適切な
分割数とすることが肝要である。なお、本実施形態にお
いては、分割されている各チップ１の間の接合用として
ＴＡＢテーブ５が用いられているが、必らずしも、この
ＴＡＢテーブ５に限定されるものではなく、パッケージ
の柔構造に適合する素材であれば、当然のことながら、
他の接合素材を用いてもよいことは云うまでもない。
【００１２】次に、本発明の第２の実施形態について説
明する。図４は、本実施形態の部分的な横断面を示す図
である。図４においては、前述の第１の実施形態とは異
なり、チップ部の分割されたチップとしては、極めて薄
膜化された薄板化チップ１’が用いられており、当該薄
板化チップ１’自体がフレキシブルな構造となってい
る。このことが第２の実施形態の特徴である。この薄板
化チップ１’は、ガリウム砒素またはＳｉ等の基板をバ
ックアップ・シート上に非常に薄く成長させて、その上
に所定の回路を形成して構成されている。パッケージの
組立て時においては、前記バックアップ・シートをその
まま使用するか、またはバックアップ・シートを剥がし
て使用するかは、組立てライン構成を考慮した上で適宜
選択すればよい。なお、薄板化チップ１’の薄膜を形成
する方法については、上述のように、バックアップ・シ
ートを用いなくてもよいことは云うまでもない。
明する。図４は、本実施形態の部分的な横断面を示す図
である。図４においては、前述の第１の実施形態とは異
なり、チップ部の分割されたチップとしては、極めて薄
膜化された薄板化チップ１’が用いられており、当該薄
板化チップ１’自体がフレキシブルな構造となってい
る。このことが第２の実施形態の特徴である。この薄板
化チップ１’は、ガリウム砒素またはＳｉ等の基板をバ
ックアップ・シート上に非常に薄く成長させて、その上
に所定の回路を形成して構成されている。パッケージの
組立て時においては、前記バックアップ・シートをその
まま使用するか、またはバックアップ・シートを剥がし
て使用するかは、組立てライン構成を考慮した上で適宜
選択すればよい。なお、薄板化チップ１’の薄膜を形成
する方法については、上述のように、バックアップ・シ
ートを用いなくてもよいことは云うまでもない。
【００１３】以上のように、本発明においいては、パッ
ケージ全体を柔構造とすることにより、図３に示される
ように、極めて自由な形態において回路構成要素の組込
みが可能となる。従来においては、パッケージが剛構造
であり、且つ実装用占有面積として所定値以上の平面が
必要となって、半導体形状が増大するという問題が介在
しているが、本発明によれば、柔構造の故に、従来にお
いては組込みが不可能であるような部位に対しても実装
が可能となり、半導体装置の高集積化および軽量化を実
現することができる。また、パッケージが柔構造である
ことにより、パッケージの実装に際して、パッケージ・
リードのへ平坦性を考慮することが不要となる。
ケージ全体を柔構造とすることにより、図３に示される
ように、極めて自由な形態において回路構成要素の組込
みが可能となる。従来においては、パッケージが剛構造
であり、且つ実装用占有面積として所定値以上の平面が
必要となって、半導体形状が増大するという問題が介在
しているが、本発明によれば、柔構造の故に、従来にお
いては組込みが不可能であるような部位に対しても実装
が可能となり、半導体装置の高集積化および軽量化を実
現することができる。また、パッケージが柔構造である
ことにより、パッケージの実装に際して、パッケージ・
リードのへ平坦性を考慮することが不要となる。
【００１４】
【発明の効果】以上説明したように、本発明は、パッケ
ージ自体が、チップ部を含めて柔軟構造により形成され
ており、自由な形状での実装が可能となるために、当該
半導体装置に組込まれる電子回路等の高集積化ならびに
半導体装置の軽量化を改善することができるという効果
があり、さらに当該効果に派生して、回路設計自由度を
大幅に改善することができるという効果がある。
ージ自体が、チップ部を含めて柔軟構造により形成され
ており、自由な形状での実装が可能となるために、当該
半導体装置に組込まれる電子回路等の高集積化ならびに
半導体装置の軽量化を改善することができるという効果
があり、さらに当該効果に派生して、回路設計自由度を
大幅に改善することができるという効果がある。
【００１５】また、パッケージ自体の柔軟構造に起因し
て、従来問題となっている基板における「そり」および
「段差」等に対しても容易に適応可能となり、リード接
合が確実に行うことができるために、半導体装置をプリ
ント基板等に実装する工程における歩留りを大幅に改善
することができるという効果がある。
て、従来問題となっている基板における「そり」および
「段差」等に対しても容易に適応可能となり、リード接
合が確実に行うことができるために、半導体装置をプリ
ント基板等に実装する工程における歩留りを大幅に改善
することができるという効果がある。
【図１】本発明の第１の実施形態のパッケージを示す平
面図である。
面図である。
【図２】前記第１の実施形態のパッケージを示す部分断
面図である。
面図である。
【図３】前記第１の実施形態のパッケージの実装状態を
示す断面図である。
示す断面図である。
【図４】本発明の第２の実施形態のパッケージを示す部
分断面図である。
分断面図である。
【図５】従来例のパッケージを示す断面図である。
【図６】他の従来例のパッケージを示す平面図および断
面図である。
面図である。
１ チップ １’ 薄板化チップ ２ ポリイミド・テープ ２’ ポリイミド ３ 外部リード ４ ポッティング樹脂 ５ ＴＡＢテープ ６ バンプ ７ 内部リード ８ 接着剤 ９ フレックス配線基板 １０ Ａu 線 １１ リードフレーム １２ エポキシ樹脂 １３ リードフレームめっき １４ はんだめっき １５ はんだ接合 １６ プリントパターン １７ プリント配線板 １８ 銅
Claims (1)
- 【請求項１】 可撓性が高く、自由形状にて実装組込み
が可能な柔構造パッケージを備えて構成される半導体装
置において、前記柔構造パッケージが、内部リード部お
よび外部リード部に薄い銅箔を用い、チップ部を分割化
された複数のチップにより形成して、柔軟素材のＴＡＢ
テープにより当該チップの相互間を接合し、前記内部リ
ード、ＴＡＢテープおよび複数のチップを柔軟性のある
ポッティング樹脂によりその全体を封止して、前記内部
リード部に接合される前記外部リード部をポリイミド・
テープに接着して構成されることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20064896A JP2823189B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20064896A JP2823189B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050898A JPH1050898A (ja) | 1998-02-20 |
| JP2823189B2 true JP2823189B2 (ja) | 1998-11-11 |
Family
ID=16427900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20064896A Expired - Fee Related JP2823189B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823189B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109804A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 柔軟性ｐｔｃ発熱体 |
-
1996
- 1996-07-30 JP JP20064896A patent/JP2823189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050898A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124637A (en) | Carrier strip and molded flex circuit ball grid array and method of making | |
| KR100222157B1 (ko) | 반도체 패키지 | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| US6664616B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| KR100201924B1 (ko) | 반도체 장치 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US20030209785A1 (en) | Semiconductor package having solder joint of improved reliability | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2000133738A (ja) | チップスケ―ルパッケ―ジの製造方法 | |
| US5888849A (en) | Method for fabricating an electronic package | |
| KR20020030087A (ko) | 개선된 생산량의 반도체 패키지 디바이스를 제조하기 위한구조 및 방법 | |
| US6650005B2 (en) | Micro BGA package | |
| KR20040059742A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
| JP2823189B2 (ja) | 半導体装置 | |
| JPH11191574A (ja) | 半導体装置 | |
| JP2000114427A (ja) | 半導体装置およびその製造方法 | |
| KR100221562B1 (ko) | 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법 | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| LAPS | Cancellation because of no payment of annual fees |