CN1182283A - 半导体元件安装板及其制造方法、半导体器件及其制造方法 - Google Patents

半导体元件安装板及其制造方法、半导体器件及其制造方法 Download PDF

Info

Publication number
CN1182283A
CN1182283A CN97117421A CN97117421A CN1182283A CN 1182283 A CN1182283 A CN 1182283A CN 97117421 A CN97117421 A CN 97117421A CN 97117421 A CN97117421 A CN 97117421A CN 1182283 A CN1182283 A CN 1182283A
Authority
CN
China
Prior art keywords
semiconductor element
conductive component
element mounting
base member
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97117421A
Other languages
English (en)
Other versions
CN1160779C (zh
Inventor
东田隆亮
熊谷浩一
松尾隆广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1182283A publication Critical patent/CN1182283A/zh
Application granted granted Critical
Publication of CN1160779C publication Critical patent/CN1160779C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

整体模制导电部件(103)和底座部件(102),导电部件(103)由金属线构成,并在底座部件(102)的半导体元件安装面(104)与电路板安装面(105)之间直线延伸。为此,向其中预先线性设置有导电部件的模具中注入用来形成底座部件的树脂材料。

Description

半导体元件安装板及其制造方法、 半导体器件及其制造方法
本发明涉及其上具有用倒装法安装的半导体元件的半导体元件安装板、以及该半导体元件安装板的制造方法，还涉及使用该半导体元件安装板的半导体器件、以及该半导体器件的制造方法。
随着电子器件应用的小型化和高性能化的飞速发展，如手提电话、个人计算机、寻呼机等，用于各种电子线路的半导体器件数增加。同时，电子电路使用高达1GHz的频带，因此，不仅集成电路(IC)本身的工作速度而且电子电路的布线长度都关系重大。IC从封装IC变到无封装IC，且都利用倒装方法，而不使用布线键合方法。在典型的倒装形式的片式封装(此后称为“CSP”)中，采用倒装方法将半导体元件一次安装在特殊板上、密封并最终安装到印刷电路板上。
下面参照附图说明前面所述CSP安装方法的流程和CSP的结构。
图21表示CSP结构。根据已有技术，用层迭多层陶瓷板的方法制造称为载体的半导体元件安装板2，其上将用倒装方法安装半导体元件23。在板2上，形成有电极2c的半导体安装面2a侧设置半导体元件23，同时在形成有键合岛18的电路板安装面2b侧设置印刷电路板。在半导体元件安装板2的层内设有层间导电部件5，以实现电极2c和键合岛18之间的电连接。在半导体元件23的铝焊盘23a上形成突出电极24，用导电膏25将它与板2的半导体元件安装面2a上的电极2c电连接。用此方法电连接半导体元件23与印刷电路板。半导体元件23与半导体元件安装板2之间的连接部分用密封剂26密封。
在图21中，半导体元件23的布线面面对板2，因此，此安装称为倒装。如图所示，通常以多层结构形成半导体元件安装板2，以通过层的电极之间的布线来提高布线密度，但不好的是增加了半导体安装板2的总布线长度。
板2的电路板安装面2b上的岛18的直径大于通孔，以弥补通孔的偏移。尽管图21中键合岛18是平的，但有时在岛上设置分别称为球栅阵列(BGA)和针栅阵列(PGA)的焊料金属球、或长针等。
图22表示常规CSP安装的流程图。在步骤1(图22中简称为“S1”)中，在半导体元件23的有源面的铝焊盘23a上形成突出电极24，即凸点。在步骤2，弄平突出电极24。第3步，在突出电极24上加所需量的导电膏25。然后，在第4步，翻转半导体元件23。第5步，将带有导电膏25的突出电极24安装到形成在半导体元件安装板2上的电极2c上。此后，为了防止半导体元件23从安装板2上移动或分离，在第6步，固化导电膏25。第7步，在半导体元件23和安装板2之间注入密封剂26。第8步，固化密封剂26，完成CSP。
通过上述安装技术近年来已使把电子设备制造得体积小、重量轻、且很薄。
常规的半导体安装板2有下面的缺点。由于常规半导体安装板2如前面所述为陶瓷所制，为了在板2的半导体安装面2a和电路板安装面2b上形成细布线图形，最好用腐蚀，这就需要用特殊的有毒腐蚀溶液来腐蚀板2。由此，不得不利用印刷在板面上形成布线图形，换句话说，布线图形很难做得较细小以适应IC的间距。还有，由于要在板2的电路板安装面2b上形成大于通孔的键合岛18，所以很难满足IC的上述细小间距。同时，为弥补上述不好的、不精细图形的缺点，安装板2由多层构成，且在层间具有布线，不利的是增加了层间电阻。还需要通孔来形成层间导电部件5。因此，在层间设有布线的多层结构的常规半导体元件安装板2成本高、需要很长生产时间、并且在印刷电路板上的安装可靠性较差。
本发明旨在克服上述缺点，其目的是提供半导体元件安装板及其制造方法、和使用该板的半导体器件及其制造方法，该方法成本低，并且层间电阻低，适合多管脚IC，可以提高在印刷电路板上的安装可靠性和生产率，缩短生产制造时间。
为实现这些和其他目的，根据本发明的第1方案，提供的半导体元件安装板包括：
底座部件，它包括：要通过倒装方法把半导体元件安装且电连接于其上的半导体元件安装面，和在半导体元件安装面的对面、用来安装电路板的电路板安装面，该部件由一层电绝缘树脂材料形成；
导电部件，它大概与半导体元件安装面和电路板安装面垂直，且直线延伸穿过底座部件的内部，由此电连接半导体元件与电路板。
根据本发明的第2方案，提供如第1方案的半导体元件安装板，其中导电部件由金属线形成。
根据本发明的第3方案，提供如第1或第2方案的半导体元件安装板，其中导电部件由Cu、Au、Al、Ag、Pd和Pt中的任一种金属或主要含这些金属中的一种的合金形成。
根据本发明的第4方案，提供如第1至第3方案中任一方案的半导体元件安装板，其中树脂材料为耐热250℃以上且热膨胀系数在15ppm以下的液晶聚合物。
根据本发明的第5方案，提供如第1至第4方案中任一方案的半导体元件安装板，其中导电部件具有置于和电路板安装面同一平面的端面，该端面作为外电极端。
根据本发明的第6方案，提供如第1至第4方案中任一方案的半导体元件安装板，其中导电部件具有从电路板安装面突出的突出部分。
根据本发明的第7案，提供如第6方案的半导体元件安装板，其中突出部分是锥形的。
根据本发明的第8方案，提供制造半导体元件安装板的方法，
该半导体元件安装板包括：底座部件，它包括：要通过倒装方法把半导体元件安装且电连接于其上的半导体元件安装面，在半导体元件安装面的对面、用来安装电路板的电路板安装面，该部件由一层电绝缘树脂材料形成；导电部件，它大概与半导体元件安装面和电路板安装面垂直，且直线延伸穿过底座部件的内部，由此电连接半导体元件与电路板。
该方法包括：
在模具中设置导电部件；
然后，注入用于在模具中形成底座部件的树脂材料，以便整体模制导电部件与树脂材料。
根据本发明的第9方案，提供如方案8的制造方法，还包括：注入后，在底座部件的半导体元件安装面和电路板安装面上，形成将与导电部件电连接的布线。
根据本发明的第10方案，提供如方案9的制造方法，还包括：在注入后及布线形成前，机械加工底座部件的外表面。
根据本发明的第11方案，提供如方案8至方案10中任一方案的制造方法，还包括：注入后，按垂直于导电部件的轴向的方向，切割通过向导电部件设置于其中的模具注入树脂材料形成的底座部件块，由此得到底座部件。
根据本发明的第12方案，提供如方案8至方案11中任一方案的制造方法，还包括：在导电部件固定于注入模具中之前，打毛导电部件与树脂材料的接触面，由此增加它们之间的粘附力。
根据本发明的第13方案，提供如方案12的制造方法，还包括：在接触面使用粘附力增强剂，来代替打毛表面。
根据本发明的第14方案，提供如方案8至方案13中任一方案的制造方法，其中，在注入过程中，对每个导电部件，应通过至少两个彼此对称的注入口，按导电部件的轴向注入树脂材料。
根据本发明的第15方案，提供如方案14的制造方法，其中模具具有：第一固定板，用来轴向固定导电部件一端且具有按导电部件轴向延伸的注入口；第二固定板，用来固定导电部件的另一端并能在轴向移动；和压力调节装置，它响应于由于注入树脂材料引起的导电部件的压缩/伸张，允许第二固定板在轴向移动；
在注入过程中，第二固定板响应于由于注入树脂材料引起的导电部件的压缩/伸张在轴向移动，由此限制导电部件的弯曲。
根据本发明的第16方案，提供如方案8至方案13中任一方案的制造方法，其中，在注入过程中，通过形成于由模具支撑的导电部件的一轴端附近的多个注入口，向导电部件的一轴端附近注入树脂材料后，树脂材料按导电部件的轴向流入。
根据本发明的第17方案，提供制造半导体元件安装板的方法，
该半导体元件安装板包括：底座部件，它包括要通过倒装方法把半导体元件安装且电连接于其上的半导体元件安装面，和在半导体元件安装面的对面、用来安装电路板的电路板安装面，该部件由一层电绝缘树脂材料形成；导电部件，它大概与半导体元件安装面和电路板安装面垂直，且线性延伸穿过底座部件的内部，由此电连接半导体元件与电路板。
该方法包括：
向模具中注入树脂材料，以形成穿过半导体元件安装面和电路板安装面的通孔，模制底座部件；
在通孔中插入导电部件。
根据本发明的第18方案，提供如方案17的制造方法，还包括：在向通孔中插入导电部件后，在底座部件的半导体元件安装面、电路板安装面、和一个通孔的内壁上形成布线。
根据本发明的第19方案，提供如方案17或方案18的制造方法，还包括：注入后，按垂直于通孔延伸的方向，切割具有通孔的模制底座部件块，由此得到底座部件。
根据本发明的第20方案，提供如方案8或方案17的制造方法，还包括：
注入后，在导电部件上形成从电路板安装面突出的突出部分；及
在突出部分上进行塑性处理，以形成连接电路板的岛。
根据本发明的第21方案，提供如方案20的制造方法，其中在形成突出部分时该方法还包括：
弄平有导电部件的底座部件，使底座部件的厚度与导电部件的长度相等；
此后，只按厚度方向去除底座部件。
根据本发明的第22方案，提供如方案21的制造方法，其中用湿法腐蚀、干法腐蚀、喷沙法、和机械方法来进行底座部件的去除。
根据本发明的第23方案，提供如方案9或方案18的制造方法，其中，用在底座部件上镀导电层后，利用通过腐蚀形成布线的方法或只在需要布线的地方进行电镀得到布线。
根据本发明的第24方案，提供如方案9或方案18的制造方法，其中，在底座部件上印刷并加热导电膏，以此方法得到布线。
根据本发明的第25方案，提供半导体器件，该器件具有安装、电连接、密封在根据第一方案的半导体元件安装板的半导体元件安装面上的半导体元件。
根据本发明的第26方案，提供如方案25的半导体元件，其中，沿半导体元件安装板的端面，即几乎平行于半导体元件安装板的厚度方向的端面，形成密封剂的端面，来密封半导体元件。
根据本发明的第27方案，提供制造半导体器件的方法，该方法包括：
在第一方案的半导体元件安装板的半导体元件安装面上安装和电连接多个半导体元件；
用密封树脂同时密封多个已安装的半导体元件；
切割半导体元件安装板和半导体元件之间的密封树脂。
下面参照附图并结合优选实施例详细说明本发明的这些和其他方案和特征。
图1是表示本发明实施例的半导体元件安装板的结构的剖面图；
图2是图1所示半导体元件安装板上导电部件与电路板之间电连接部分的构造的一个实例的剖面图；
图3是图1所示半导体元件安装板上导电部件与电路板之间电连接部分的构造的一个不同实例的剖面图；
图4是图1所示半导体元件安装板上导电部件与电路板之间电连接部分的构造的另一个不同实例的剖面图；
图5是表示本发明一个不同实施例的半导体元件安装板的结构的剖面图；
图6A、6B和6C是形成图5所示半导体元件安装板的键合岛的方法的示意图；
图7是图1所示半导体元件安装板的制造方法的一个实例的流程图；
图8是图1所示半导体元件安装板的制造方法的另一个实例的流程图；
图9是半导体元件安装板的透视图，解释图1所示半导体元件安装板的制造方法的一个实例；
图10是半导体元件安装板的透视图，解释图1所示半导体元件安装板的制造方法的另一个实例；
图11是在图1的半导体元件安装板的导电部件与底座部件之间加粘附力增强剂情况的剖面图；
图12是带有所形成的导电薄膜以给图1和5的半导体元件安装板提供布线的半导体元件安装板的剖面图；
图13是给图1和图5的半导体元件安装板提供布线的示意图；
图14是用来制造图1所示半导体元件安装板的模具的第一固定板的平面图；
图15是展示树脂材料如何流进用来制造图1所示半导体元件安装板的模具的示意图；
图16是用来制造图1所示半导体元件安装板的模具的第二固定板和压力调节装置的示意图；
图17是用来制造图1所示半导体元件安装板的不同模具的剖面图；
图18是表示根据本发明一实施例半导体器件的结构的剖面图；
图19是与图18不同的另一半导体器件的剖面图；
图20制造图18和19所示半导体器件的方法的流程图；
图21是常规半导体器件结构的剖面图；
图22是半导体器件的常规制造方法的流程图；
图23是制造半导体元件安装板的常规方法的流程图。
在说明本发明的过程之前，应注意，在所有附图中相同的参考数字表示相同的部件。
下面参照附图说明本发明实施例的半导体元件安装板及其制造方法、使用该安装板的半导体器件及其制造方法，图中相同的参考数字表示相同或功能相同的部件。
首先说明半导体元件安装板。
图1所示的半导体元件安装板101通常称为载体，对应于图21中的半导体元件安装板2。简单地说，板101包括底座部件102和导电部件103。在板101中，半导体元件将用倒装法安装并电连接在半导体元件安装面104上，在安装面104的对面的底座部件102的电路板安装面105上，将安装和电连接电路板。
每个导电部件103几乎垂直于底座部件102的安装面104和105，同时直线延伸穿过底座部件102。导电部件103在底座部件102中彼此不接触。导电部件103是用来在安装面104和105之间传递电信号的层间导电部件，对应于常规的穿孔或通孔。从选自Cu、Au、Al、Ag、Pd、Pt中的一种金属线或包含至少前述一种金属的合金线来制备导电部件103。特别是，最好用Au作导电部件103，因为Au有效、质量稳定、无氧化等质量变化、且电阻低，适于窄间距和多管脚IC。
导电部件103由如0.1-0.05mm直径的金属线形成，并例如沿底座部件102的安装面104和105的外围部分、按如0.3mm的间距设置。
在实施例中，用一层树脂材料形成底座部件。树脂材料必须具有好的流动性、耐250℃以上的高温、15ppm以下的热膨胀系数等特点，并允许在安装面104和105上镀膜。尽管可用任何热固和热塑性树脂作树脂材料，但从与导电部件103的粘附性、及在导电部件103之间注入的方便性来看，热固性树脂由于其低的粘度而比较适用。但是，也可以用如液晶聚合物等热塑性树脂。
尽管下面将作详细说明，上述结构的半导体元件安装板101可以通过在模具中定位导电部件103、向模具中注入将变成底座部件102的树脂材料来得到。与常规半导体元件安装板2不同，本发明半导体元件安装板101中底座部件102和导电部件103可以形成为一片，由此可以以低成本的简单工艺得到板101。缩短了生产制造时间，提高了生产率。半导体元件安装板101不会发生填充失效，但在已有技术中会在层间导电部件5内填充导电膏时出现失效，即使在1000次实验或-55℃到125℃的热冲击实验后也没有出现错误。该半导体元件安装板101具有对断线等的改进的可靠性。而且，由于安装板101的导电部件103在安装面104和105之间线性延伸进底座部件102，如果用固有体电阻率低的金属线作导电部件103，则电阻会减少到不大于1mΩ。用作导电部件103的金属线应很难断线，并具有对折断来说的改进的可靠性。
和常规安装板2的层间导电部分5相比，本实施例中的安装板101内，导电部件103的设置间隔可以减小。理由如下。
如图2中点线所示，岛18形成在常规安装板2的安装面2b上。在常规安装板2上，要求岛18的直径大于层间导电部分5，换句话说，层间导电部分5的间隔取决于岛18的直径，因此大于需要值。相反，在形成本实施例的安装板101时，先设置金属线导电部件103，这样就不需要在底座部件钻孔然后在孔中埋入导电部件，而这在已有技术中是不可避免的。同时，在本实施例的安装板101中，用腐蚀安装面105来得到布线，下面将作说明，这样便不需在安装面105上形成岛。相应地，导电部件103的间隔也就不取决于岛的直径。由此，导电部件103的间隔可以减小，安装板101变得适用于窄间距、多管脚IC。
如图3所示，导电部件103可以朝电路板201突出超过该实施例安装板101的安装面105，以构成突出部分106。突出部分106起外部电极端子的作用。由于突出部分106，用来电连接导电部件103与电路板201上的岛202的连接材料，通常为焊料，湿润且涂敷在突出部分106上，并通过突出部分106被吸到板101侧。突出部分106的存在允许连接材料220为融化状态，以在突出部分106与电路板201上的岛202之间产生弯月形。由此，即使导电部件103在板101上按如0.3mm的距离设置，也可以防止在电路板201的邻近岛202之间产生如桥接等失效。因此，安装板101适用于多管脚半导体元件。
上述突出部分106也可以是锥形，例如朝向电路板201的锥形，如图4所示。锥形减少了突出部分106与岛202之间的接触面积。因此减少了突出部分106与岛202之间的摩擦力，从而从融化焊料220向突出部分106有表面张力，能使突出部分106容易地在岛202上滑动。由于自对准效应，突出部分106的前端部分106a由此定位在岛202的中间部分。即使以±0.1mm的安装定位精度将半导体元件安装到电路板201上，也可以防止安装板向0.5mm间隔的岛202的位移。
上述突出部分106可以形成为如图5所示的半圆型截面，作为与电路板201上布线电连接的键合岛120。键合岛120可以按图6A到6C的流程来得到。
首先按上述方法形成突出部分106。图6B中，在设计成使突出部分106有所需形状的模具121中设置突出部分106。即，模具121的上模具部分有平坦的表面，它能与安装面105的相反表面接触，而模具121的下模具部分在其表面有半球形凹槽。用模具121从上下加压，使突出部分106变成模具的凹槽形状。这样，模制键合岛120。
键合岛120的直径大于导电部件103，以防止导电部件103由于冲击等而与安装板101分离。实验表明，当安装板101安装到电路板201时，所用焊料的形状根据形成在安装板101上的键合岛120的形状而改变。如果键合岛120制成所需形状，则可以确保安装板101与电路板201之间有足够的连接强度。由于是在该步工艺中一次得到很多所需形状的键合岛120，所以可以缩短生产制作时间。导电部件103的半球形前端一定程度上变成安装面105，由此可以去除由于热膨胀差异等引起的应力集中，从而增加可靠性。
在上例中，通过向安装面105上的电路板201侧突出导电部件103来形成突出部分106。而在下面的说明中，通过在安装面105侧去除底座部件102，由此突出导电部件103来得到突出部分106。
具体如图2所示，模制安装板101，使板101的半导体元件安装面105与导电部件103的端面对平，然后用干法腐蚀、喷沙、抛光或用强碱溶液等将底座部件102去除预定厚度。底座部件102所用树脂材料不同，使用不同的去除方法。例如，当用环氧树脂作底座部件102时，选用反应离子刻蚀(RIE)。用50Sccm、30mTorr的Cl2作气氛气体，在300W输出功率下只干法腐蚀底座部件102。
由于可以只用上述方法去除底座部件102，所以可以在底座部件102形成并切割成预定大小后，在安装板101中形成突出部分106。即使安装板101没有它应有的连接强度，也可以利用使如上述安装板101的键合岛成形的工艺来得到所需连接强度。
下面说明上述半导体元件安装板101的制造方法。
图7中步骤101，在模具中设置导电部件103，以在安装面104与105之间形成导电部分。这步工艺相当于制造常规半导体元件安装板2的图23中的步骤14，即给陶瓷半成品打孔形成通孔的步骤。
在本实施例中，同时形成65个栅状导电部件103。在步骤102，向模具中注入树脂材料以形成底座部件102。此时，在导电部件103之间也填充树脂材料。按此方法模制半导体元件安装板101之后，在步骤103，在安装板101的安装面104与105上形成布线。
比较图7和图23可知，本实施例中的安装板101的制造工艺大大简化，因此，可以以低成本制造安装板101。
如图8所示，最好在步骤102与103之间增加步骤104，以机械加工模制的半导体元件安装板。在步骤104中，机械加工例如把安装板切割成预定的大小。更具体地，沿切割线108切割图9中双虚线所示的且在步骤101和102形成的底座部件块107，这样确定安装板101的形状不受所用模具的限制。根据该实施例，在用17×12mm的模具形成底座部件块107后，在步骤104中将它加工成15×6mm的矩形，在步骤103中在安装面104和105上提供布线。
另外，如图10所示，当形成底座部件块107后，可以沿切割线108将底座部件块107切割成层状。在此情况下，导电部件103就暴露在切割的安装板101的安装面104和105上。可以用金属线或金属薄锯等方法来切割，但考虑切割面的精度和生产率，最好用研磨法。在该实施例中，以8000rpm的转速，旋转具有人造金刚石研磨颗粒的刀片来切割底座部件块107。在底座部件块107被切割成预定厚度之后，如上所述，在安装板101的安装面104和105所需部分上形成布线。尽管可以由上面所述从图10的底座部件块107切割出多个半导体元件安装板101，但不用说，也可以由底座部件块107得到一片安装板101。
如上所述，与已有技术相比，对以简单方法生产的底座部件块107增加切割工艺，可以由底座部件107简单地连续地制造多个半导体元件安装板101，所以该实施例的制造方法可以缩短产品制造时间，降低成本。
下面说明导电部件103与构成底座部件102的树脂材料之间具有改进了的紧接触和粘附性的半导体元件安装板101。
许多情况下，形成在半导体元件的电路形成面上的电路为硅或铝的汽相淀积薄膜，即，对水和离子等很敏感。因此，通常在安装时半导体元件是密封的。此时，如果导电部件103与安装板101内的树脂防料粘附不好，它们与板之间界面所带的水导致在如压力锅实验(PCT)等可靠性实验中失效。因此需要有一连接层，以使导电部件103与树脂材料保持充分紧密地接触。
在该实施例中，给导电部件103与树脂接触的接触面103a上加粘附性增强剂109，如图11所示。粘附性增强剂109的存在改进了接触面103a与底座部件102之间的紧密接触和粘附特性，这样便可以防止水和离子等对接触面103a的侵犯。本实施例中所用的粘附性增强剂109为半导体密封剂树脂。
在向导电部件103加粘附性增强剂109后，对半导体元件安装板101进行可靠性实验，结果列于表1中。
                  表    1
    PCT：121℃，2atm，300小时后
    无粘附性增强剂的板     有粘附性增强剂的板
    25小时后分离     没有产生分离
由表1可知，由于在导电部件103上加了粘附性增强剂，所以没有出现分离。安装板101的可靠性由此得到了提高。
粘附性增强剂109并不限于上述半导体密封剂树脂，可以使用任何能改善导电部件103与底座部件102之间粘附性和紧密接触性的材料。
为了改善导电部件103与底座部件102之间紧密接触和粘附性，可以将要与底座部件102接触的导电部件103的接触面打毛，来取代加粘附性增强剂。
接着，在步骤103，将说明如何在安装板101中形成布线。
图12是安装板101的半导体元件安装面104的剖面图。如图12所示，导电薄膜122形成在安装面104上。用Sumitomo化学公司生产的LCP SumikaSupper E6510P作为安装板101底座部件102的树脂材料时，用酸/碱工艺将有限制的导电薄膜122涂敷在安装面104上。由于涂敷，在如图12所示的安装板101底座部件102的安装面104上形成小的凹槽123。由于淀积在凹槽123中的导体的固定作用，导电薄膜122与底座部件102之间的粘附性得到保证。而且，在导电薄膜122与导电部件103之间的界面124产生金属连接，这样导电薄膜122与导电部件103的连接很牢固。
腐蚀该导电薄膜122形成布线。按另一种方法，将导电薄膜122仅涂敷在要布线的部位。
在图13所示的例子中，用印刷导电膏来得到布线。图13中，参考数字125表示掩模，126表示刮板，127表示导电膏。本实施例中，将铜颗粒散布在环氧树脂中来得到导电膏127，用Nihon Sekiyu Kagaku Kabushiki Kaisha生产的LCP Zaida G330作为导电膏127的树脂材料。如图13所示，在安装面104与105上通过印刷形成布线后，加热并固化导电膏127的树脂材料，由此完成布线过程。根据布线间距，导电膏127的树脂材料的粘度可以不同，如果粘度调节到所需的值，则可以避免如渗漏或短路等缺点。按此方法可以得到无缺陷的布线。即使是非涂敷级树脂材料，也在布线中有较强的粘附强度。尽管本实施例的导电膏127用散布于树脂中的铜颗粒，例如，用Shinku Yakin KabushikiKaisha生产的单独散布的超细颗粒烧结膏，也可以得到同样的效果。
根据上述使用导电膏127的布线方法，即使用不可以涂敷的导电薄膜122，，仍可以在底座部件102上形成导体。因此，不管导电薄膜122是否能涂敷到树脂材料上，可以选用任何树脂材料作底座部件102，只要具有所需的特性。该方法可使很多不同的半导体元件安装到安装板上。
下面说明模制上述半导体元件安装板101的模具。
图14是构成模具一壁面并固定导电部件103的一轴端的第一固定板110的平面图。在图14中，导电部件103按垂直于纸面的方向延伸。形成多个注入口111，垂直穿过第一固定板110，以向模具中注入树脂材料112来形成底座部件102。如图14所示，对每个导电部件103，对称设置注入口111。
由于注入口111形成在相对导电部件103的上述位置，当树脂材料112沿导电部件103的侧面流入时，导电部件103很少受到树脂材料112垂直于轴向的方向上所加的力的影响。因此，导电部件103可以埋在底座部件102中，并保持其所设置的位置精度。与用单注入口向模具中注入树脂材料112的情况相比，导电部件103的位移可以限制在10％以下。因此，可以改善安装板101的成品率。
图15表示树脂材料112沿轴向在导电部件103周围流动的情况。树脂材料112按箭头113的方向流动。树脂材料112通过注入口111进入模具后，其直径变大，这包括由树脂材料112的粘度和进入速度所决定的力导致的导电部件103的位移。但是，如图15所示，因为导电部件没受树脂材料112的喷泉状流所引起的拉伸应力，所以静态压力均匀地从周围作用于导电部件103上，由此，即使在树脂材料112进入模具时，也可以防止导电部件103的位移。
图16示出在随后的树脂材料112注入后更有效限制导电部件103的位移的机理。
参照图16，用构成模具一壁面且能沿导电部件103的轴向移动的第二固定板114来固定导电部件103的另一端。在第二固定板114上设置压力调节装置115，其作用如下。压力调节装置115在由第一和第二固定板110、114所固定的导电部件103的两端上施加拉力，以防止在往模具中注入树脂材料112时导电部件103弯曲或位移。更具体地，根据树脂材料112的注入压力与压力调节装置115的压力之间的差异，压力调节装置115在导电部件103的轴向移动第二固定板114。实际上，可以用如弹簧、簧片等弹性部件作压力调节装置115，或从经济、及调节方便考虑，最好用压缩流体，特别是压缩空气。
由于上述压力调节装置115的存在，当从注入口111流入模具的树脂材料112给第二固定板114加压力时，第二固定板114移动，因此使拉力作用于导电部件103。由于该拉力，导电部件103的弯曲减少。由于第二固定板114是可移动的，可以调节树脂材料112进入模具时作用在导电部件103上的拉力，使它增加树脂材料112的注入压力。
如果导电部件103的压力装置固定在第二固定板114上，当将导电部件103依次送进模具中，并且压力调节装置115按图中向右的方向逐步移动时，导电部件可以随之模制成相应的预定长度，即如同在环形模制过程中的连续模制。
下面参照图17说明另一模具的结构。
与图14和16的模具相比，图17的模具具有在不同位置的树脂材料112注入口。即在图17的模具中，注入口118形成在固定导电部件103一端的第三固定板116附近，并倾斜一定角度，使树脂材料112朝着导电部件103与第三固定板116之间的固定部分流向第三固定板116的中间部分。从第三固定板116的平面看，至少有两个相对设置的注入口118。前面所述注入口118的角度、位置及开口的直径起减少加到导电部件103上的力的作用，并随树脂材料112的粘度和固化速度的不同而变。
由于注入口118如上述设置，树脂材料112按图17中箭头119所指方向流入模具的空间117中。可以防止导电部件103向树脂材料112位移，该树脂材料112从几乎垂直导电部件103轴向的方向注入。例如这可以由悬臂的弯曲量来证明。
假定在悬臂上加均匀分布的负载p，则悬臂在位置x处从固定端的弯曲量y可以如下表示：
                       y＝px4/8EI
其中E为杨氏模量，I为导电部件103的第二转矩。均匀分布的负载P以加牵引力D的形式作用于流体。D表示为：
                       D＝CDρV2S/2
其中，Cd为物体的牵引系数，且为与物体形状有关的无量纲数，ρ是流体的密度，V是流体的速度，S是导电部件103朝垂直流体流向的面的突出面积。
上述流体即树脂材料112，估计其密度为1。因此得到导电部件103的弯曲量y：
                      y＝CDρV2Sx4/16EI
通过用流体引导流体即树脂材料112流进尽可能与第三固定板116靠近的导电部件103的固定部分，从而减小导电部件103的弯曲量。
也可以用减少导电部件103的长度的方法来实现相同的效果，空白117处填充树脂材料112。尽管前面通过悬臂来说明，但对两端固定横梁来说原理是一样的，只需将分母8简单改为384。
当如图17提供注入口118时，和只形成一个注入口118时，导电部件的位移量列于表2中。
       表    2
    一个注入口     实施例
    400μm     50μm
从表2可知，图17中移动量明显减小。
根据图7和8所示的半导体元件安装板101的制造方法，在形成参照图14-17所述的安装板101的底座部件102的模具中，先安装导电部件103。正如下面要说明的，可以在形成插入导电部件103的插孔之后插入导电部件103，由此制造安装板。
具体地，在具有所需尺寸间隔的模具中竖直放置预定大小的柱子，或制备具有预定大小柱子的模具。然后，根据安装板所需的条件，将树脂材料112注入空隙中。此后只从模具中取出固化树脂材料112。按此方式得到具有孔的底座部件。随后，将与孔同样大小的导电部件插入底座部件的孔中，或将导电膏填充到孔中。导电部件或导电膏成为从安装板的半导体元件安装面到电路板安装面的电信号传输通道。
虽然用常规工艺对构成安装板的每层打孔，以得到导电部分，但上述方法也能同时形成多孔，因此可降低工艺成本。
而且，由于形成孔的柱子固定在模具中，没有常规打孔方法带来的位移，由此可以精确定位导电部件。
包括孔内壁的底座部件的整个表面上一次涂敷形成导电层。除了需要的部分外，用腐蚀等方法去除不需要的导电层，由此得到布线。
上述方法可以用通常制造印刷电路板所用的涂敷设备，因此不需设备上的投资。
下面将参照图18-20说明通过将半导体元件安装/电连接到上述安装板101的安装面104所得到的半导体器件130。
图20的步骤111中，突出电极134形成在半导体元件131的电路形成面132的电极部件133处。在步骤112中弄平突出电极134，在步骤113中将导电膏135传递到突出电极134上。导电膏135传递后，在步骤114中，将半导体元件131的电路形成面132面对安装板101的安装面104。
同时，如图18所示，按前面所述，给安装板101的安装面104提供布线128和岛129。
步骤115，用导电膏135将安装板101的岛129电连接到半导体元件131的突出电极134上。步骤116中，固化导电膏135。将半导体元件131安装到安装板101的安装面104上。步骤117，用密封剂436在安装面104上密封半导体元件131。步骤118，固化密封剂436。在步骤119，如果在安装板101安装多个半导体元件131，则按安装板101的厚度方向切割和分离各半导体元件131。按此方式完成半导体器件130。如图所示，通过导电连接材料220，将安装板101的安装面105上的岛136与电路板201的岛202连接起来，由此将半导体器件130安装到电路板201上。
如前所述，这样构成的半导体器件130所用的安装板101制造便宜、制造时间短。因此，可以以低制造成本在短时间内制得半导体器件。
由于安装板101吸收了半导体元件131和电路板201的热膨胀系数的不匹配，所以与将半导体元件直接安装到电路板相比，提高了半导体器件与电路板的连接可靠性。
尽管在判断单个半导体元件时很难判断已知为好的管芯(Known gooddie)(KGD)，但加大通过安装板101的半导体元件的电极间距可以容易进行判断。另外，由于安装板101可以低成本制造，可以限制半导体器件中由于不合格半导体元件131所导致的损失。安装板可以用作KGD插座。
根据本实施例，半导体元件131通过突出电极134和导电膏135与安装板101电连接，但是，也可以用Au与Au、或Au与Sn的金属连接来电连接半导体元件131与安装板101。
如图19所示，注入密封剂436，最好使密封剂436的端面436a沿安装板101的侧面137的延伸线形成。当按此方式注入密封剂436时，密封剂436的上表面436b不必与半导体元件131的上表面131a取平，如双虚线138所示，尽管图19中两面436b和131a是平的。
与常规结构相比，图19半导体器件140中，由于增加了保护半导体元件131的电路形成面132的密封剂436厚度，因此半导体器件140具有更好的抗水侵犯的能力。因而，在可靠性试验中通常要失效的器件，此时可靠性提高，可以通过可靠性试验。在PCT比较已有技术和本实施例，结果列于表3。
         表    3
    PCT：121℃，2atm
    已有技术     实施例
    100小时     500小时
正如前面的详尽说明，根据本发明第一方案的半导体元件安装板、及本发明第8和17方案的半导体元件安装板的制造方法，底座部件由单层树脂材料构成，导电部件线性延伸穿过树脂材料的底座部件。该结构可以简单地通过在先设置有导电部件的模具中注入树脂材料来实现，所以和已有技术相比，简化了工艺、降低了成本、缩短了时间，并由此提高了产量。
由于导电部件在底座部件中直线延伸，与已有技术相比，可以降低电阻，提高在电路板上的安装可靠性。
由于导电部件预先固定在底座部件中，可以不用电路板安装面通常所需的岛，与已有技术相比可以使导电部件的设置间距变窄，这适合于多管脚IC。
根据本发明第25方案的半导体器件、及本发明第27方案的半导体器件的制造方法，使用上述半导体元件安装板，由此可以简化工艺、降低成本、缩短生产时间，进而可以提高生产率。本发明可以满足多管脚IC的需要，可以提高与电路板的安装可靠性。
此处全文结合了1996年7月9日申请的日本特许公开8-179031，包括说明书、权利要求书、附图、综述。
尽管参照附图结合优选实施例对本发明进行了充分的说明，但应该注意，各种变化和改型对本领域的技术人员来说是显然易见的。应该理解，这些变化和改型都包含在所附权利要求书所限定的本发明的范围内，除非与本发明相悖。

Claims (27)

1.一种半导体元件安装板，包括：
底座部件(102)，所述部件(102)包括：用倒装法把半导体元件安装和电连接于其上的半导体元件安装面(104)，与半导体元件安装面相反、且要安装到电路板上的电路板安装面(105)，所述底座部件由一层电绝缘树脂材料(112)形成；
导电部件(103)，它几乎与半导体元件安装面和电路板安装面垂直，并直线延伸穿过底座部件内部，由此电连接半导体元件与电路板。
2.如权利要求1的半导体元件安装板，其特征为：导电部件由金属线形成。
3.如权利要求1或2的半导体元件安装板，其特征为：导电部件由Cu、Au、Al、Ag、Pd和Pt中的任何一种金属或者主要含这些金属中的一种的合金形成。
4.如权利要求1至3中任何一项的半导体元件安装板，其特征为：树脂材料为能够耐250℃以上的高温并具有15ppm以下的热膨胀系数的液晶聚合物。
5.如权利要求1至4中任何一项的半导体元件安装板，其特征为：导电部件一端置于和电路板安装面相同的平面上，并作为外部电极端。
6.如权利要求1至4中任何一项的半导体元件安装板，其特征为：导电部件具有从电路板安装面突出的突出部分(106)。
7.如权利要求6的半导体元件安装板，其特征为：突出部分为锥形。
8.半导体元件安装板(101)的制造方法，其中，半导体元件安装板包括：底座部件(102)，所述部件(102)包括：用倒装法把半导体元件安装和电连接于其上的半导体元件安装面(104)，与半导体元件安装面相反、且要安装到电路板上的电路板安装面(105)，所述底座部件由一层电绝缘树脂材料(112)形成；导电部件(103)，它几乎与半导体元件安装面和电路板安装面垂直，并线性延伸穿过底座部件内部，由此电连接半导体元件与电路板；
所述方法包括：
在模具中设置导电部件；
然后，在模具中注入形成底座部件的树脂材料，并整体模制导电部件和树脂材料。
9.如权利要求8的制造方法，还包括，注入后，在底座部件的半导体元件安装面和电路板安装面上，形成与导电部件电连接的布线。
10.如权利要求9的制造方法，还包括，注入后和布线形成前，机械加工底座部件的外表面。
11.如权利要求8至10中任一项的制造方法，还包括，注入后，按垂直导电部件轴向的方向，切割通过向其中设有导电部件的模具中注入树脂材料模制得到的底座部件块(107)，由此得到底座部件。
12.如权利要求8至11中任一项的制造方法，还包括，在导电部件固定于要注入的模具中之前，打毛导电部件和树脂材料之间的接触面(103a)，以增加它们之间的粘附力。
13.如权利要求12的制造方法，还包括，在接触面上施加粘附性增强剂(109)，代替打毛接触面。
14.如权利要求8至13中任一项的制造方法，其特征是：注入时，通过至少两个相对每个导电部件彼此对称的注入口(111)按导电部件的轴向注入树脂材料，
15.如权利要求14的制造方法，其特征是：模具包含固定导电部件一轴端并具有按导电部件轴向延伸的注入口的第一固定板(110)，固定导电部件另一端并能沿轴向移动的第二固定板(114)，和允许第二固定板随由于注入树脂材料引起的导电部件的压缩/伸张按轴向移动的压力调节装置(115)。
在注入过程中，第二固定板随由于注入树脂材料引起的导电部件的压缩/伸张在轴向移动，由此限制导电部件的弯曲。
16.如权利要求8至13中任一项的制造方法，其特征是：注入时，通过多个形成在由模具支撑的导电部件轴端附近的注入口(118)，向导电部件的一轴端附近注入树脂材料，之后，树脂材料沿导电部件的轴向流入。
17.半导体元件安装板(101)的制造方法，其中，半导体元件安装板，包括：底座部件(102)，所述部件(102)包括：用倒装法把半导体元件安装和电连接于其上的半导体元件安装面(104)，与半导体元件安装面相反、且要安装到电路板上的电路板安装面(105)，所述底座部件由一层电绝缘树脂材料(112)形成；导电部件(103)，它几乎与半导体元件安装面和电路板安装面垂直，并线性延伸穿过底座部件内部，由此电连接半导体元件与电路板；
所述方法包括：
在模具中注入树脂材料，形成穿过半导体元件安装面与电路板安装面的通孔，模制底座部件；及
在通孔中插入导电部件。
18.如权利要求17的制造方法，还包括：在通孔中插入导电部件后，在底座部件的半导体元件安装面、电路板安装面、和一个通孔的内壁上形成布线。
19.如权利要求17或18的制造方法，还包括：注入后，按垂直通孔延伸方向的方向，切割具有通孔的模制底座部件块，由此形成底座部件。
20.如权利要求8或17的制造方法，还包括：
注入后，在导电部件上，形成从电路板安装面突出的突出部分(106)；
对突出部分进行弹性处理，以形成将连接电路板的岛。
21.如权利要求20的制造方法，在形成突出部分的过程中还包括：
使底座部件与导电部件取平，以使底座部件的厚度和导电部件的长度相等；
此后，仅在厚度方向去除底座部件。
22.如权利要求21的制造方法，其特征为：用湿法腐蚀、干法腐蚀、喷沙和机械方法进行底座部件的去除。
23.如权利要求9或18的制造方法，其特征为：在底座部件上涂敷导电层，然后刻蚀形成布线，由此得到布线，或者只在需要布线的地方进行涂敷以获得布线。
24.如权利要求9或18的制造方法，其特征为：在底座部件上涂敷并加热导电膏得到布线。
25.一种半导体器件，该器件具有安装、电连接、并密封于权利要求1的半导体元件安装板的半导体元件安装面上的半导体元件。
26.如权利要求25的半导体器件，其特征为：通过沿半导体元件安装板的侧面(137)形成密封剂的端面，来密封半导体元件，该端面几乎平行于半导体元件安装板的厚度方向。
27.一种制造半导体器件的方法，包括：
将多个半导体元件安装并电连接到权利要求1的半导体元件安装板的半导体元件安装面上；
用密封树脂同时密封多个已安装的半导体元件；
切割半导体元件之间的半导体元件安装板和密封树脂。
CNB971174210A 1996-07-09 1997-07-09 半导体元件安装板及其制造方法、半导体器件及其制造方法 Expired - Fee Related CN1160779C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP179031/96 1996-07-09
JP17903196A JP3420435B2 (ja) 1996-07-09 1996-07-09 基板の製造方法、半導体装置及び半導体装置の製造方法
JP179031/1996 1996-07-09

Publications (2)

Publication Number Publication Date
CN1182283A true CN1182283A (zh) 1998-05-20
CN1160779C CN1160779C (zh) 2004-08-04

Family

ID=16058909

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971174210A Expired - Fee Related CN1160779C (zh) 1996-07-09 1997-07-09 半导体元件安装板及其制造方法、半导体器件及其制造方法

Country Status (5)

Country Link
US (3) US6265673B1 (zh)
JP (1) JP3420435B2 (zh)
KR (2) KR100284781B1 (zh)
CN (1) CN1160779C (zh)
SG (1) SG70600A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996627A (zh) * 2013-12-05 2014-08-20 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体
CN104183545B (zh) * 2014-07-14 2017-05-17 申宇慈 制造导线框架体的方法和导线框架体

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
US6854985B1 (en) 1998-12-16 2005-02-15 Paricon Technologies Corporation Elastomeric interconnection device and methods for making same
US20020003049A1 (en) * 1999-12-29 2002-01-10 Sanjay Dabral Inline and "Y" input-output bus topology
JP3427086B2 (ja) * 2000-02-23 2003-07-14 Ｎｅｃエレクトロニクス株式会社 Ｉｃソケット
US6590283B1 (en) * 2000-02-28 2003-07-08 Agere Systems Inc. Method for hermetic leadless device interconnect using a submount
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
KR100668939B1 (ko) * 2000-08-21 2007-01-12 앰코 테크놀로지 코리아 주식회사 보드 레벨 반도체 장치 및 그 제조 방법
KR20020028017A (ko) * 2000-10-06 2002-04-15 박종섭 고밀도 패키지
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
US6951980B2 (en) * 2001-09-29 2005-10-04 Texas Instruments Incorporated Package for an electrical device
US7249954B2 (en) 2002-02-26 2007-07-31 Paricon Technologies Corporation Separable electrical interconnect with anisotropic conductive elastomer for translating footprint
JP4253475B2 (ja) * 2002-07-04 2009-04-15 パイオニア株式会社 発光素子駆動用半導体装置
AU2003247705A1 (en) * 2003-07-02 2005-02-15 Paricon Technologies Corporation Pin-array, separable, compliant electrical contact member
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US7759949B2 (en) 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US9097740B2 (en) * 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US7649367B2 (en) 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
US7452217B2 (en) * 2006-06-22 2008-11-18 Sankyo Kasei Co., Ltd. Connecting member for surface mounting circuit
US7520761B2 (en) * 2006-07-17 2009-04-21 Paricon Technologies Separable electrical interconnect with anisotropic conductive elastomer and adaptor with channel for engaging a frame
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US7498198B2 (en) * 2007-04-30 2009-03-03 International Business Machines Corporation Structure and method for stress reduction in flip chip microelectronic packages using underfill materials with spatially varying properties
US8723546B2 (en) * 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
JP2009212104A (ja) * 2008-02-29 2009-09-17 Toshiba Corp プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
JP5511155B2 (ja) * 2008-06-25 2014-06-04 パナソニック株式会社 インターポーザ基板とその製造方法
EP2192825A1 (en) * 2008-11-26 2010-06-02 Osram Gesellschaft mit Beschränkter Haftung An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US9241405B2 (en) * 2012-03-06 2016-01-19 Texas Instruments Incorporated Interposer with extruded feed-through vias
JP6383138B2 (ja) * 2013-02-25 2018-08-29 セイコーインスツル株式会社 電子デバイス
KR101478759B1 (ko) * 2013-04-30 2015-01-05 주식회사 세미콘라이트 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
KR20160095487A (ko) * 2015-02-03 2016-08-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector
CN113285330A (zh) * 2021-04-02 2021-08-20 昆仑伟思微电子(珠海)有限公司 一种同轴转接板的制作方法
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
US4616406A (en) 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
JPS61237458A (ja) * 1985-04-15 1986-10-22 Hitachi Ltd 樹脂封止型半導体装置
US4778950A (en) * 1985-07-22 1988-10-18 Digital Equipment Corporation Anisotropic elastomeric interconnecting system
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
JPH0211375A (ja) 1988-06-30 1990-01-16 Canon Inc 記録装置
US4916523A (en) 1988-09-19 1990-04-10 Advanced Micro Devices, Inc. Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond
CA2071549C (en) * 1989-12-11 2001-02-06 William L. Welch Foundation and method for preparing same
JP2536676B2 (ja) * 1990-07-30 1996-09-18 日本電気株式会社 マイクロピン集合体及びその製造方法
JPH04240759A (ja) 1991-01-24 1992-08-28 Nec Corp ピン構造体及びその製造方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH05251121A (ja) * 1991-12-18 1993-09-28 Xerox Corp 多層配線組立体
US5338208A (en) * 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
KR100335591B1 (ko) 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5334804A (en) 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
EP0603928A1 (en) 1992-12-21 1994-06-29 Delco Electronics Corporation Hybrid circuit
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5810607A (en) * 1995-09-13 1998-09-22 International Business Machines Corporation Interconnector with contact pads having enhanced durability
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
US5637176A (en) * 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials
US5541567A (en) * 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP3132337B2 (ja) * 1995-03-24 2001-02-05 新神戸電機株式会社 液晶ディスプレイ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996627A (zh) * 2013-12-05 2014-08-20 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体
CN104183545B (zh) * 2014-07-14 2017-05-17 申宇慈 制造导线框架体的方法和导线框架体

Also Published As

Publication number Publication date
US20010042639A1 (en) 2001-11-22
US6265673B1 (en) 2001-07-24
KR100327766B1 (ko) 2002-03-15
US7036221B2 (en) 2006-05-02
JP3420435B2 (ja) 2003-06-23
SG70600A1 (en) 2000-02-22
JPH1027825A (ja) 1998-01-27
KR980012296A (ko) 1998-04-30
US20040158979A1 (en) 2004-08-19
CN1160779C (zh) 2004-08-04
KR100284781B1 (ko) 2001-04-02

Similar Documents

Publication Publication Date Title
CN1160779C (zh) 半导体元件安装板及其制造方法、半导体器件及其制造方法
CN1161834C (zh) 半导体器件及其制造方法
CN1273993C (zh) 导电粘结结构，含该结构的制品及其制造方法
CN1150614C (zh) 半导体封装及其制造方法
CN1171298C (zh) 半导体器件
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1779951A (zh) 半导体器件及其制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1768559A (zh) 多层印刷电路板
CN1802883A (zh) 组件装置及其制造方法
CN1516898A (zh) 半导体装置及其制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1282983A (zh) 半导体器件的制造方法
CN1260590A (zh) 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
CN1585123A (zh) 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
US9490224B2 (en) Semiconductor device and manufacturing method thereof
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1414822A (zh) 预浸料坯和电路基板以及它们的制造方法
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1344133A (zh) 电路装置的制造方法
CN1536658A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee