JP2536676B2 - マイクロピン集合体及びその製造方法 - Google Patents

マイクロピン集合体及びその製造方法

Info

Publication number
JP2536676B2
JP2536676B2 JP2202936A JP20293690A JP2536676B2 JP 2536676 B2 JP2536676 B2 JP 2536676B2 JP 2202936 A JP2202936 A JP 2202936A JP 20293690 A JP20293690 A JP 20293690A JP 2536676 B2 JP2536676 B2 JP 2536676B2
Authority
JP
Japan
Prior art keywords
micro
pin
micropin
wire
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2202936A
Other languages
English (en)
Other versions
JPH0487355A (ja
Inventor
純 稲坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2202936A priority Critical patent/JP2536676B2/ja
Priority to EP91306834A priority patent/EP0469798B1/en
Priority to DE69111327T priority patent/DE69111327T2/de
Priority to CA002150219A priority patent/CA2150219C/en
Priority to CA002048170A priority patent/CA2048170C/en
Publication of JPH0487355A publication Critical patent/JPH0487355A/ja
Priority to US08/054,834 priority patent/US5364276A/en
Priority to US08/248,159 priority patent/US5460677A/en
Application granted granted Critical
Publication of JP2536676B2 publication Critical patent/JP2536676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/007—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for elastomeric connecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はマイクロピン集合体及びその製造方法に関
し、特にPGAパッケージ等に用いられる外部接続用のI/O
ピン及びその製造方法に関するものである。
従来技術 従来、ICのPGAパッケージ等に使用されるI/Oピンであ
るマイクロピンはその１本１本が互いに物理的に独立い
てLSIチップに固着されている。この様なマイクロピン
の製造方法としては、例えばピンの素材となるリード線
から１本１本マイクロピンをスタンピング等の機械加工
によりヘッダー加工する方法がある。すなわち、従来の
PGAパッケージに取付けられるI/Oピンと同様の方法で製
造されている。また、他の方法としては、フォトグラフ
ィ技術を用いて科学的に製造する方法もある。
これ等マイクロピンの製造方法の技術としては、特公
昭62−24916号、特公昭62−32591号、特公昭62−32592
号、特公昭63−28515号等の各公報が掲げられる。
この様な従来のマイクロピンでは、LSIに実装する際
に、その１本１本を所望ピッチに整列してLSIに固着さ
せるためには、高精度の治見が必要となるという欠点が
ある。また、マイクロピン１本１本が個別にLSIに実装
されるので、曲がりや折れ等が発生し易く、高い機械的
強度が得られないという欠点がある。
従来の機械加工によるマイクロピンの製造方法では、
ヘッダー加工時の精度により製造可能なマイクロピンの
直径及び長さに制限があり、ピン径0.1mm以下のピンを
容易に作ることはできないという欠点がある。
また、フォトグラフィ技術を用いてピン径0.1mm以下
の細いピンは作れるが、そのピン径でアスペクト比（ピ
ン長／ピン径）の大なるパンを作ることができないとい
う欠点もある。
発明の目的 本発明の目的は、機械的強度が十分に得られて曲がり
や折り等が生じないマイクロピン集合体及びその製造方
法を提供することである。
本発明の他の目的は、ピン径や長さの制限がなく、ま
たアスペクト比の大なるピンをも容易に得ることができ
るマイクロピン集合体及びその製造方法を提供すること
である。
発明の構成 本発明によれば、互いに所定ピッチで平行に整列配置
された所望直径の複数のマイクロピンと、前記マイクロ
ピン各々を被覆した絶縁被覆と、これ等絶縁被覆の間の
間隙を埋めるべく設けられた接着剤とを含むことを特徴
とするマイクロピン集合体が得られる。
更に、本発明によれば、所望の直径を有する金属線の
周囲に所望厚さの絶縁被覆を設けた線材を複数本準備す
る工程と、前記線材を密着させつつ整列させて重ね合
せ、線材の束を作る工程と、前記線材の束を接着剤で固
着する工程と、この固着された線材の束を所望の寸法に
切出してマイクロピン集合体とする工程とを含ことを特
徴とするマイクロピン集合体の製造方法が得られる。
実施例 以下に、本発明の実施例について図面を参照しつつ詳
細に説明する。
第１図は本発明の実施例の断面を含む斜視図である。
所定直径及び長さを有する複数のマイクロピン１が一定
間隔で互いに平行に整列配置されており、各マイクロピ
ン１は各々電気的絶縁被覆２により被覆されている。そ
して、これ等絶縁被覆２間の隙間を埋めるべく接着剤４
が設けられており、この接着剤４により複数のマイクロ
ピン１が互いに固着されてマイクロピン集合体５を形成
している。
本実施例では、全ての絶縁被覆２の径が同一であり、
互いに横方向のマイクロピン同士は、互いの断面中心を
結ぶ線が一直線（180゜）となっている。また、隣接す
る互いに３つのマイクロピンの断面中心を結んで得られ
る形状は正三角形となる様なピッチで格子状に配列され
ている。
第２図は本発明の他の実施例の断面を含む斜視図であ
り、第３図はその側面方向からみた縦断面図である。本
実施例では、横方向に整列配置されたマイクロピン列
と、縦方向に整列配置されたマイクロピン列と、これ等
両マイクロピン列の互いに隣接する４つのピンの断面中
心を結んで得られる正方形の中心に断面中心を夫々有す
るマイクロピン列とがある。
すなわち、横及び縦方向の両マイクロピン列の互いに
隣接する４つのマイクロピンの絶縁被覆２相互間に生じ
る各間隙部分に、絶縁被覆３を有するマイクロピンを夫
々配設したものであり、互いのマイクロピンの断面中心
を結ぶ線が千鳥格子をなす様に整列されている。ここで
マイクロピン１は、コバール、銅合金等通常のピングリ
ッドアレイに用いられるピン素材で出来ている。このと
きのマイクロピンの直径は100μｍ、長さは、2.0mmであ
り、400μｍピッチの千鳥格子で整列されている。
整列のピッチは、マイクロピン集合体に接続されるLS
Iの外部接続用のパッドのピッチに合せる。各々のマイ
クロピン１はその軸方向の周囲に２種類の被覆厚さをも
つ電気絶縁被覆２と電気絶縁被覆３を有している。この
電気絶縁被覆２、３は例えばポリイミド樹脂で出来てお
り、その厚みはマイクロピン１を整列するピッチから決
定される。
この場合、マイクロピンを並べるピッチは400μｍで
あるので、電気絶縁被覆２の厚みは、第11図のようにマ
イクロピン１の直径を考慮して150μｍ（（ピッチＣ−
マイクロピン直径）/2）となる。この時、電気絶縁被覆
３の厚みはマイクロピンを千鳥格子で整列させることを
考慮すると、第11図のように計算され、32μｍ（ピッチ
Ｃ×√２−マイクロピン直径−電気絶縁被覆２の厚み）
となる。
各々のマイクロピン１を含む電気絶縁被覆２、電気絶
縁被覆３は接着部４によって接着、固定されている。こ
の接着部４に用いる接着剤は、マイクロピン１をマイク
ロピン集合体５の形状とするときのマイクロピン１の整
列ピッチを電気絶縁被覆２、３の膜厚によって正確に決
定するために、硬化する際に若干の体積収縮を生じ、マ
イクロピン１の電気絶縁被覆２、電気絶縁被覆３同士を
密着させるような特性を持つものがよく、マイクロピン
１の整列ピッチの経年変化を防止するという意味におい
ても耐環境性に優れた材質を選択しなくてはならない。
さらにこの接着剤には、マイクロピン集合体５とした
後に、LSIへの取付け等に耐える必要があるので、接着
剤硬化後のプロセスの熱処理にたいする耐熱性を合わせ
持つものを選択せねばならない。具体的にはポリイミド
系樹脂、マレイミド系樹脂もしくは変成エポキシ材料等
が用いられる。
第４図は第2,3図のマイクロピン集合体５の両端面に
電気的接続用のパッド６を形成したものであり、その場
合の断面図を含む斜視図であり、第５図は第４図を側面
方向から見た縦断面図である。
パッド６は直径150μｍ、厚さ10μｍでフォトリソグ
ラフィー技術によって薄膜で形成され、材質は例えば
銅、金である。
第６図は第５図のマイクロピン集合体の端面のパッド
６の上にLSI接続用のろう材７として、金／すず:80:20
（WT％）の共晶合金（融点280℃）をクラッドしたもの
である。この他にクラッドする合金としては、金／ゲル
マニウイム:88/12（WT％）、金／シリコン:94/6（WT
％）等がある。
ここで、通常PGA等で行なわれているI/Oピンのろう材
のクラッドは、ピンのヘッダー部のサイズにあった量
（ピン径0.3〜0.5mmのピンに0.7〜0.8mmのピンヘッダー
を作った場合、金／すず量が0.7〜1.0mg）を計算して作
った金／すずのペレットをピンヘッダー上において、そ
れをリフローすることにより行なうのであるが、このマ
イクロピンのような小さなサイズのピンにおいてはピン
のサイズに合わせた金／すずの量（約0.1mg）をばらつ
きを少なく、正確にピンヘッダーにクラッドすることは
マイクロピンとろう材のハンドリングだけを考えてみて
も難しいことが判る。
このためマイクロピン集合体としては、金／すずろう
材７のクラッドは、マイクロピン集合体５の表面にパッ
ド６を形成したのと同様のフォトリソグラフィー技術を
用いてメッキにより行なうことも考えられる。即ち、パ
ッド６上に金／すずの重量比が80/20（WT％）になるよ
うに膜厚をコントロールするのである。
それは、金メッキ体積／すずメッキ体積＝1.55になる
ようにして、金メッキ、すずメッキをおこなえば良く、
それをリフローすることにより、共晶合金化させて金／
すずろう材７をクラッドしたのと同様の状態にするので
ある。
この時、金メッキとすずメッキを各々１層ずつメッキ
したのではリフローの際、金とすずの界面だけで反応が
起こり、ろう材全体でうまく金すずの共晶合金ができな
い恐れがあるので、この場合合金メッキとすずメッキを
薄く層状に（例えば、金メッキを１μｍ形成してすずメ
ッキを0.7μｍ形成することを繰り返す）リフローする
と良い。第７図は、この様にして作ったマイクロピン集
合体５を使って、LSI8を基板９上に実装した図である。
第8,9図は各々のマイクロピン１の周囲をとりまく電
気絶縁被覆２及び３を多孔質体、例えばテフロンの発泡
体にしたマイクロピン集合体である。このように電気絶
縁被覆を多孔質体にすることにより、被覆の誘電率を下
げることになりマイクロピンでの信号伝播速度を上げる
ことができる。
以下に本発明のマイクロピン集合体の製造方法の一実
施例として、ピン径100μｍ、400μｍピッチの千鳥格子
で整列させたマイクロピン集合体の製造方法を図面を参
照して説明する。
第10図は本発明のマイクロピン集合体の元となる２種
類の電気絶縁被膜厚をもつ線材10、線材11である。線材
10、線材11の芯線（マイクロピン）１は、例えば銅の単
線であり、その周囲をポリイミド樹脂２及び３で夫々で
被膜したものである。線材10の直径が400μｍで、線材1
1の直径が164μｍである。
銅の芯線は単線で直径100μｍであるので、ポリイミ
ドの被膜の厚みは150μｍと32μｍである。この時の芯
線の直径とポリイミド被覆の厚みは、第11図に示すよう
に製造しようとするマイクロピン集合体のピンの直径と
それを並べるピッチＣで決定される。即ち、マイクロピ
ン集合体のピンのピッチＣを線材10の直径ａにし、そこ
から線材11の直径ｂを計算すれば良いのである。
第12図はこの銅を芯線とする線材10、線材11を交互に
重ね合わせたものである。このとき線材と線材とが規則
正しく整列され、密着するように第13図のような中央部
に隙間のある治具13のまわりに図中矢印で表わしたよう
に、線材10と11とをまき付けてゆく必要がある。この治
具13は互いに90゜で直交するＶ字状断面のＶ溝部を有
し、このＶ溝部の底部から順次線材を巻き付けるのであ
る。
第14図は重ね合わせた線材８、線材９を治具13ごと接
着剤で固めたものを第13図のＡ−Ａ′断面で見たもので
ある。この時治具の表面には予め離型剤を塗布してお
き、接着剤が硬化した後、治具13から線材の束が外し易
いようにしておく。この時、接着剤は、硬化後の電気的
信頼性が必要とされるのはもちろん、線材と線材との隙
間に十分に流れ込むように流動性の高いものが要求され
る。
第15図は固めた線材の束を第13図の治具13に巻いた線
材がまっすぐに整列され治具13の空間部分から所望の寸
法に切出し断面を研磨して、マイクロピン集合体５とし
たものである。ピンの配列を正方格子にしたいときに
は、第16図のように線材10同士の間に線材11と同じ直径
を持つ絶縁体、たとえばポリイミド線14を線剤11の代わ
りに挿入すればよく、マイクロピンの配置をその断面中
心を結ぶ線が互いに60度の角度を持つように整列させる
ときには、線材10と11との直径が同じものを使用すれば
よい。
また電気絶縁被膜を多孔質体、例えばテフロンの発泡
体にしたマイクロピン集合体のように電気絶縁被膜を多
孔質体にすることにより、被膜の誘電率を下げることに
なり、マイクロピンでの信号伝播速度を上げることもで
きる。
以上説明したように、本発明のマイクロピン集合体の
製造方法は、所望の材質、直径をもつ線材を交互に重ね
合わせるという手法を取り、マイクロピンを所望のピッ
チに整列させ接着して集合体にすることにより、通常の
ピンの加工方法であるスタンピングなどの機械加工では
作ることが出来なかったアスペクト比の高い（ピン長／
ピン径＞20）マイクロピンを自由に作ることが出来ると
共に、マイクロピンの実装時のプロセスの簡略化と、実
装されたピン全体の機械的強度を上げることができる。
発明の効果 本発明によれば、電気的絶縁被膜を有する線材を交互
に積み重ねて整列させ、これ等線材の束を接着剤にて固
着し、マイクロピン集合体を得ているので、微細線径、
微小ピッチ、高アスペクト比のマイクロピン集合体を容
易に製造できるという効果がある。
【図面の簡単な説明】
第１図は本発明の実施例の断面を含む斜視図、第２図は
本発明の他の実施例の断面を含む斜視図、第３図は第２
図のマイクロピン集合体の縦断面図、第４図は第２図の
マイクロピン集合体にパッドを付加した斜視図、第５図
は第４図のマイクロピン集合体の縦断面図、第６図は第
４図のマイクロピン集合体にろう材を付加した縦断面
図、第７図は第６図のマイクロピン集合体によりICチッ
プと回路基板とを接続した状態を示す側面図、第８図は
本発明の別の実施例の断面を含む斜視図、第９図は本発
明の更に別の実施例の断面を含む斜視図、第10図は本発
明の実施例に用いる線材の例を示す図、第11図は線材の
配列ピッチを示す図、第12図は治具を用いて本発明の実
施例のマイクロピン集合体を製造する場合の一工程を示
す断面図、第13図はその治具を示す斜視図、第14図は治
具を用いて本発明を実施例のマイクロピン集合体を製造
する場合の他工程を示す断面図、第15図及び第16図は本
発明の他の実施例を夫々示す斜視図である。 主要部分の符号の説明 １……マイクロピン 2,3……絶縁被覆 ４……接着剤 ５……マイクロピン集合体

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】互いに所定ピッチで平行に整列配置された
    所望直径の複数のマイクロピンと、前記マイクロピン各
    々を被覆した絶縁被覆と、これ等絶縁被覆の間の間隙を
    埋めるべく設けられた接着剤とを含むことを特徴とする
    マイクロピン集合体。
  2. 【請求項２】前記絶縁被覆は多孔質性の物質であること
    を特徴とする請求項１記載のマイクロピン集合体。
  3. 【請求項３】所望の直径を有する金属線の周囲に所望厚
    さの絶縁被覆を設けた線材を複数本準備する工程と、前
    記線材を密着させつつ整列させて重ね合せ、線材の束を
    作る工程と、前記線材の束を接着剤で固着する工程と、
    この固着された線材の束を所望の寸法に切出してマイク
    ロピン集合体とする工程とを含むことを特徴とするマイ
    クロピン集合体の製造方法。
JP2202936A 1990-07-30 1990-07-30 マイクロピン集合体及びその製造方法 Expired - Lifetime JP2536676B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2202936A JP2536676B2 (ja) 1990-07-30 1990-07-30 マイクロピン集合体及びその製造方法
DE69111327T DE69111327T2 (de) 1990-07-30 1991-07-26 Block von Mikroverbindungsstiften und Verfahren zu dessen Herstellung.
EP91306834A EP0469798B1 (en) 1990-07-30 1991-07-26 Micropin array and production method thereof
CA002048170A CA2048170C (en) 1990-07-30 1991-07-30 Micropin array and production method thereof
CA002150219A CA2150219C (en) 1990-07-30 1991-07-30 Micropin array and production method thereof
US08/054,834 US5364276A (en) 1990-07-30 1993-04-30 Micropin array and production thereof
US08/248,159 US5460677A (en) 1990-07-30 1994-05-24 Filament winding production method for a micropin array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2202936A JP2536676B2 (ja) 1990-07-30 1990-07-30 マイクロピン集合体及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0487355A JPH0487355A (ja) 1992-03-19
JP2536676B2 true JP2536676B2 (ja) 1996-09-18

Family

ID=16465616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2202936A Expired - Lifetime JP2536676B2 (ja) 1990-07-30 1990-07-30 マイクロピン集合体及びその製造方法

Country Status (5)

Country Link
US (2) US5364276A (ja)
EP (1) EP0469798B1 (ja)
JP (1) JP2536676B2 (ja)
CA (1) CA2048170C (ja)
DE (1) DE69111327T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442895B2 (ja) * 1994-07-04 2003-09-02 新光電気工業株式会社 基板製造用焼成体、基板およびその製造方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
WO1998007216A1 (fr) 1996-08-08 1998-02-19 Nitto Denko Corporation Film conducteur anisotrope et procede de fabrication
US6039580A (en) * 1998-07-16 2000-03-21 Raytheon Company RF connector having a compliant contact
US6401333B1 (en) 1998-11-02 2002-06-11 Ngk Insulators, Ltd. Method and device for three-dimensional arrangement of wire and method of manufacturing conductive material
DE10118816A1 (de) * 2000-04-18 2001-10-31 Nitto Denko Corp Herstellungsverfahren für eine anisotrope leitfähige Folie und nach diesem Verfahren hergestellte anisotrope leitfähige Folie
US6802918B1 (en) * 2001-05-09 2004-10-12 Raytheon Company Fabrication method for adhesive pressure bonding two components together with closed-loop control
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
JP2004146210A (ja) * 2002-10-24 2004-05-20 Fuji Polymer Industries Co Ltd 異方導電性エラスチックコネクタ
JP4260871B1 (ja) * 2008-05-02 2009-04-30 株式会社 水口研究所 プローブカード
JP2012019108A (ja) * 2010-07-08 2012-01-26 Seiko Instruments Inc ガラス基板の製造方法及び電子部品の製造方法
JP5511557B2 (ja) * 2010-07-08 2014-06-04 セイコーインスツル株式会社 ガラス基板の製造方法及び電子部品の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893233A (en) * 1971-06-11 1975-07-08 Amp Inc Method of connecting a contact pin to laminated bus bars
BE794428A (fr) * 1972-01-29 1973-07-23 Amp Inc Connecteur electrique et son procede de fabrication
NL158033B (nl) * 1974-02-27 1978-09-15 Amp Inc Verbetering van een elektrisch verbindingsorgaan voor het losneembaar verbinden van twee vaste contactdragers en werkwijze voor het vervaardigen van zulk een elektrisch verbindingsorgaan.
CA1056031A (en) * 1974-05-10 1979-06-05 Leonard S. Buchoff Layered strip connector
US4199209A (en) * 1978-08-18 1980-04-22 Amp Incorporated Electrical interconnecting device
JPS568081U (ja) * 1979-06-29 1981-01-23
AU553463B2 (en) * 1981-07-06 1986-07-17 Honeywell Information Systems High density connector
JPS6224916A (ja) * 1985-07-22 1987-02-02 Masahiko Suzuki 放電加工による表面層の形成方法
US4729166A (en) * 1985-07-22 1988-03-08 Digital Equipment Corporation Method of fabricating electrical connector for surface mounting
US4754546A (en) * 1985-07-22 1988-07-05 Digital Equipment Corporation Electrical connector for surface mounting and method of making thereof
JPH0658700B2 (ja) * 1985-08-05 1994-08-03 三洋電機株式会社 自動販売機の商品送出装置
JPH0812716B2 (ja) * 1985-08-06 1996-02-07 大日本印刷株式会社 サービススタンプカードシステム
JPS6328515A (ja) * 1986-07-18 1988-02-06 Hitachi Seiko Ltd ワイヤ放電加工機の位置補正方法
JP2810101B2 (ja) * 1989-04-17 1998-10-15 日本エー・エム・ピー株式会社 電気ピンおよびその製造方法
US4999460A (en) * 1989-08-10 1991-03-12 Casio Computer Co., Ltd. Conductive connecting structure

Also Published As

Publication number Publication date
JPH0487355A (ja) 1992-03-19
DE69111327T2 (de) 1996-04-04
EP0469798B1 (en) 1995-07-19
CA2048170C (en) 1996-07-30
EP0469798A2 (en) 1992-02-05
EP0469798A3 (en) 1993-01-13
US5364276A (en) 1994-11-15
DE69111327D1 (de) 1995-08-24
CA2048170A1 (en) 1992-01-31
US5460677A (en) 1995-10-24

Similar Documents

Publication Publication Date Title
JP2536676B2 (ja) マイクロピン集合体及びその製造方法
JP6291555B2 (ja) 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
US5608265A (en) Encapsulated semiconductor device package having holes for electrically conductive material
US6611052B2 (en) Wafer level stackable semiconductor package
US7898086B2 (en) Semiconductor device having a package base with at least one through electrode
US5495668A (en) Manufacturing method for a supermicro-connector
KR20160057421A (ko) 본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자
JP2001502851A (ja) 対応する端子から離れた領域に弾性接触要素を有する電子部品
JPS5839048A (ja) フレキシブル領域接着テ−プ
JP2002514014A (ja) チップ積層体およびそれの製造方法
JP2013535825A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
KR100788099B1 (ko) 이방성 도전성 필름의 제조방법 및 이 방법으로 제조된이방성 도전성 필름
US5585138A (en) Micropin array and production method thereof
JP2684872B2 (ja) マイクロピン集合体
US7671477B2 (en) Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JPS63222437A (ja) 電気回路部材
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
CA2150219C (en) Micropin array and production method thereof
EP1069608B1 (en) Wire bonding method, semiconductor device and wire bonding device
CN219917157U (zh) 半导体器件
JP7441887B2 (ja) 露出したボンドワイヤを備える半導体デバイスパッケージ
JP2002270726A (ja) 半導体装置およびその製造方法
JP2531636B2 (ja) サ−マルヘツド
JPH10214911A (ja) 半導体装置搭載用基板
WO2020121787A1 (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14