JP2002270726A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002270726A JP2002270726A JP2001072216A JP2001072216A JP2002270726A JP 2002270726 A JP2002270726 A JP 2002270726A JP 2001072216 A JP2001072216 A JP 2001072216A JP 2001072216 A JP2001072216 A JP 2001072216A JP 2002270726 A JP2002270726 A JP 2002270726A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- substrate
- pad
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 従来の基板実装型の半導体装置では、その構
造、材料特性により、熱伝導率は低下し、電気特性は劣
化するという課題があった。 【解決手段】 半導体装置として、表面が絶縁被覆され
た導電材の複数本を束として絶縁性接着剤で接着固定
し、それをスライシングして形成した異方導電性配線基
板２１を有し、その基板に埋め込まれた金属片よりなる
上面ボンディングパッド１９ａ上に半導体素子２３が搭
載され、基板上の電極パッド２０ａと接続部材２４で接
続され、外囲を封止樹脂２５で封止して半導体装置を構
成しているので、基板上下面間の電気抵抗およびインダ
クタンスが著しく小さくなり、また基板上下面に一体で
形成されたボンディングパッド上に半導体素子が搭載さ
れているので、電気的、熱的、放熱性に優れた半導体装
置を実現できる。
造、材料特性により、熱伝導率は低下し、電気特性は劣
化するという課題があった。 【解決手段】 半導体装置として、表面が絶縁被覆され
た導電材の複数本を束として絶縁性接着剤で接着固定
し、それをスライシングして形成した異方導電性配線基
板２１を有し、その基板に埋め込まれた金属片よりなる
上面ボンディングパッド１９ａ上に半導体素子２３が搭
載され、基板上の電極パッド２０ａと接続部材２４で接
続され、外囲を封止樹脂２５で封止して半導体装置を構
成しているので、基板上下面間の電気抵抗およびインダ
クタンスが著しく小さくなり、また基板上下面に一体で
形成されたボンディングパッド上に半導体素子が搭載さ
れているので、電気的、熱的、放熱性に優れた半導体装
置を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、上面に半導体素子
を搭載するボンディングパッド部と、半導体素子上の電
極端子を接続部材で接続する電極パッドとを有した回路
基板を用いた半導体装置およびその製造方法に関するも
のであり、良好な電気的、熱的特性、高放熱特性を有す
る半導体装置およびその製造方法に関するものである。
を搭載するボンディングパッド部と、半導体素子上の電
極端子を接続部材で接続する電極パッドとを有した回路
基板を用いた半導体装置およびその製造方法に関するも
のであり、良好な電気的、熱的特性、高放熱特性を有す
る半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】以下、半導体パッケージの部品として使
用される一般的なプリント配線基板を用いた半導体装置
について説明する。
用される一般的なプリント配線基板を用いた半導体装置
について説明する。
【０００３】図６（ａ）〜図６（ｅ）は従来のＬＧＡ
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を
製造工法順に説明した図であり、図６（ａ）は平面図、
図６（ｂ）〜図６（ｅ）は図６（ａ）のＡ−Ａ１箇所の
主要な断面図である。
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を
製造工法順に説明した図であり、図６（ａ）は平面図、
図６（ｂ）〜図６（ｅ）は図６（ａ）のＡ−Ａ１箇所の
主要な断面図である。
【０００４】まず、図６（ａ）に示すようなプリント配
線基板１を製造するに当たり、上下両面に６〜３５［μ
ｍ］の厚さの銅箔が貼り付けられたエポキシ樹脂中にガ
ラスクロスを組み込んだ絶縁基材２を用意する。この絶
縁基材の所定位置にドリルやレーザーで所定の径のビア
ホールを形成する。次に形成したビアホールは側壁に無
電解メッキや電解メッキで銅の厚膜が形成される。その
際に、絶縁基材の上下面の銅箔は銅の厚膜メッキによっ
て接続される。次に絶縁基材の上下面の銅箔表面にドラ
イフィルムを加熱加圧して貼り付ける。ドライフィルム
は特定の波長の光に対して反応を生ずる材料であり、こ
のドライフィルム表面に所定の配線パターンが予め形成
されたフォトマスクを介して反応波長を有する光を照射
する。また絶縁基材の上下面の銅箔表面のドライフィル
ムに焼き付けられた配線パターンは、露光後にドライフ
ィルムの除去部を現像液で溶解除去する。そして除去後
にドライフィルムを加熱もしくは紫外線の照射により、
残った部分のドライフィルムを硬化する。このドライフ
ィルムをマスクにして硝酸や硫酸や塩酸等の銅箔腐食薬
品を銅箔表面に浸漬や噴霧で接触させて銅箔露出部分を
除去する。そして最後に薬品にさらされて硬化している
ドライフィルムを剥離液や酸素プラズマ中で溶解や二酸
化炭素にして取り除く。このようにして得られたプリン
ト配線基板１の上下面にソルダーレジスト膜をスクリー
ン印刷で形成し、ソルダーレジスト膜上にフォトマスク
を介して露光機でパターンを焼き付ける。そして、ソル
ダーレジスト膜の溶解部を現像液で溶解除去した後に加
熱硬化し、ソルダーレジスト膜が除去されたパターン開
口部の銅箔部表面に電解メッキでニッケル、金の順に所
定の厚みに堆積する。そしてプリント配線基板をプレス
や切断機による打ち抜きでフレーム形状や個片に分割す
る。このようにして従来の基板構造パッケージに使用さ
れるボンディングパッド、電極パッド、およびそれらを
上下面で接続するスルーホールを有したプリント配線基
板１は製造されていた。
線基板１を製造するに当たり、上下両面に６〜３５［μ
ｍ］の厚さの銅箔が貼り付けられたエポキシ樹脂中にガ
ラスクロスを組み込んだ絶縁基材２を用意する。この絶
縁基材の所定位置にドリルやレーザーで所定の径のビア
ホールを形成する。次に形成したビアホールは側壁に無
電解メッキや電解メッキで銅の厚膜が形成される。その
際に、絶縁基材の上下面の銅箔は銅の厚膜メッキによっ
て接続される。次に絶縁基材の上下面の銅箔表面にドラ
イフィルムを加熱加圧して貼り付ける。ドライフィルム
は特定の波長の光に対して反応を生ずる材料であり、こ
のドライフィルム表面に所定の配線パターンが予め形成
されたフォトマスクを介して反応波長を有する光を照射
する。また絶縁基材の上下面の銅箔表面のドライフィル
ムに焼き付けられた配線パターンは、露光後にドライフ
ィルムの除去部を現像液で溶解除去する。そして除去後
にドライフィルムを加熱もしくは紫外線の照射により、
残った部分のドライフィルムを硬化する。このドライフ
ィルムをマスクにして硝酸や硫酸や塩酸等の銅箔腐食薬
品を銅箔表面に浸漬や噴霧で接触させて銅箔露出部分を
除去する。そして最後に薬品にさらされて硬化している
ドライフィルムを剥離液や酸素プラズマ中で溶解や二酸
化炭素にして取り除く。このようにして得られたプリン
ト配線基板１の上下面にソルダーレジスト膜をスクリー
ン印刷で形成し、ソルダーレジスト膜上にフォトマスク
を介して露光機でパターンを焼き付ける。そして、ソル
ダーレジスト膜の溶解部を現像液で溶解除去した後に加
熱硬化し、ソルダーレジスト膜が除去されたパターン開
口部の銅箔部表面に電解メッキでニッケル、金の順に所
定の厚みに堆積する。そしてプリント配線基板をプレス
や切断機による打ち抜きでフレーム形状や個片に分割す
る。このようにして従来の基板構造パッケージに使用さ
れるボンディングパッド、電極パッド、およびそれらを
上下面で接続するスルーホールを有したプリント配線基
板１は製造されていた。
【０００５】図６（ａ）に示すように、製造されたプリ
ント配線基板１は、絶縁基材２の上下面にそれぞれボン
ディングパッド３と、電極パッド４と、各パッド３，４
を上下面で接続するスルーホールを備えており、各パッ
ド表面は金、銀の薄膜で被覆されているものである。ま
たボンディングパッド３は上面ボンディングパッドと下
面ボンディングパッドとよりなり、電極パッド４は上面
電極パッドと下面電極パッドとよりなるものである。ま
た基板面にはパッドを露出させてソルダーレジスト膜５
が形成されている。
ント配線基板１は、絶縁基材２の上下面にそれぞれボン
ディングパッド３と、電極パッド４と、各パッド３，４
を上下面で接続するスルーホールを備えており、各パッ
ド表面は金、銀の薄膜で被覆されているものである。ま
たボンディングパッド３は上面ボンディングパッドと下
面ボンディングパッドとよりなり、電極パッド４は上面
電極パッドと下面電極パッドとよりなるものである。ま
た基板面にはパッドを露出させてソルダーレジスト膜５
が形成されている。
【０００６】次に図６（ｂ）に示すように、図６（ａ）
で製造したような、絶縁基材２に対して、上面ボンディ
ングパッド３ａ、下面ボンディングパッド３ｂ、上面電
極パッド４ａ、下面電極パッド４ｂ、ボンディングパッ
ド、電極パッドの各パッドを基板の上下面で接続するス
ルーホール６を備えたプリント配線基板１を用意する。
で製造したような、絶縁基材２に対して、上面ボンディ
ングパッド３ａ、下面ボンディングパッド３ｂ、上面電
極パッド４ａ、下面電極パッド４ｂ、ボンディングパッ
ド、電極パッドの各パッドを基板の上下面で接続するス
ルーホール６を備えたプリント配線基板１を用意する。
【０００７】次に図６（ｃ）に示すように、ダイボンド
工程として、半導体素子７を銀ペースト等の導電性接着
剤８で上面ボンディングパッド３ａ上に接着する。そし
て１５０［℃］で１時間空気中で加熱して固着する。
工程として、半導体素子７を銀ペースト等の導電性接着
剤８で上面ボンディングパッド３ａ上に接着する。そし
て１５０［℃］で１時間空気中で加熱して固着する。
【０００８】次に図６（ｄ）に示すように、ワイヤーボ
ンド工程として、基板上に搭載した半導体素子７上の電
極端子（図示せず）と上面電極パッド４ａとの間を金属
細線（ワイヤー）のような接続部材９でワイヤーボンダ
ーを用いて接続する。この接続はプリント配線基板１の
加熱温度が２００［℃］で、接続部材９と半導体素子７
上の電極端子との接続荷重は２０［ｇｆ］、接続部材９
とプリント配線基板１の上面電極パッド４ａとの接続荷
重は１００［ｇｆ］で行う。その際、超音波振動を併用
して接続を行う。
ンド工程として、基板上に搭載した半導体素子７上の電
極端子（図示せず）と上面電極パッド４ａとの間を金属
細線（ワイヤー）のような接続部材９でワイヤーボンダ
ーを用いて接続する。この接続はプリント配線基板１の
加熱温度が２００［℃］で、接続部材９と半導体素子７
上の電極端子との接続荷重は２０［ｇｆ］、接続部材９
とプリント配線基板１の上面電極パッド４ａとの接続荷
重は１００［ｇｆ］で行う。その際、超音波振動を併用
して接続を行う。
【０００９】そして図６（ｅ）に示すように、外形モー
ルド工程として、トランスファーモールドもしくは印刷
封止で封止樹脂１０を所定のパッケージ外形に成型し
て、プリント配線基板１上面に設けられた半導体素子７
と接続部材９とを一体的に封止する。
ルド工程として、トランスファーモールドもしくは印刷
封止で封止樹脂１０を所定のパッケージ外形に成型し
て、プリント配線基板１上面に設けられた半導体素子７
と接続部材９とを一体的に封止する。
【００１０】以上のようにして、従来の一般的なプリン
ト配線基板を構造部品として保有するＬＧＡ型パッケー
ジの半導体装置を実現していた。またプリント配線基板
１の底面側の下面電極パッド４ｂ（ランド部）に金属製
のボール端子を設けることにより、ＢＧＡ（ボールグリ
ッドアレイ）型の半導体パッケージを実現していた。
ト配線基板を構造部品として保有するＬＧＡ型パッケー
ジの半導体装置を実現していた。またプリント配線基板
１の底面側の下面電極パッド４ｂ（ランド部）に金属製
のボール端子を設けることにより、ＢＧＡ（ボールグリ
ッドアレイ）型の半導体パッケージを実現していた。
【００１１】
【発明が解決しようとする課題】しかしながら従来の半
導体装置としてガラスエポキシ基板で構成されるプリン
ト配線基板型ＬＧＡ型パッケージでは、上面電極パッド
と下面電極パッドの接続や、上面ボンディングパッドと
下面ボンディングパッドの接続がビアホールを介して行
われていたため、ビアホール構造、各ビアホール内のメ
ッキ厚みのバラつきにより、電気抵抗や配線部のインダ
クタンスのバラつきを誘発するという問題があった。ま
た基板材料が有機物であるため、プリント配線基板の誘
電率が大きく高周波性能を求める半導体パッケージには
適さないのみならず、ビヤホールを介して外部の水分が
プリント配線基板の内部に浸入し、ワイヤーなどの接続
部材が接続されるプリント配線基板の上面電極パッド部
の銅箔層を腐食させるという電気的、耐湿的な問題もあ
った。
導体装置としてガラスエポキシ基板で構成されるプリン
ト配線基板型ＬＧＡ型パッケージでは、上面電極パッド
と下面電極パッドの接続や、上面ボンディングパッドと
下面ボンディングパッドの接続がビアホールを介して行
われていたため、ビアホール構造、各ビアホール内のメ
ッキ厚みのバラつきにより、電気抵抗や配線部のインダ
クタンスのバラつきを誘発するという問題があった。ま
た基板材料が有機物であるため、プリント配線基板の誘
電率が大きく高周波性能を求める半導体パッケージには
適さないのみならず、ビヤホールを介して外部の水分が
プリント配線基板の内部に浸入し、ワイヤーなどの接続
部材が接続されるプリント配線基板の上面電極パッド部
の銅箔層を腐食させるという電気的、耐湿的な問題もあ
った。
【００１２】またプリント配線基板はガラスエポキシで
構成されるため、熱伝導に関しても絶縁体である。これ
はプリント配線基板に高消費電力型の半導体素子を搭載
した場合、放熱性が著しく阻害されるために半導体素子
内の集積回路が形成される主面部で温度上昇が発生し、
主面部の温度が許容温度を越えて回路誤動作を誘発する
等の熱的問題もあった。
構成されるため、熱伝導に関しても絶縁体である。これ
はプリント配線基板に高消費電力型の半導体素子を搭載
した場合、放熱性が著しく阻害されるために半導体素子
内の集積回路が形成される主面部で温度上昇が発生し、
主面部の温度が許容温度を越えて回路誤動作を誘発する
等の熱的問題もあった。
【００１３】本発明は前記従来の課題を解決するもので
あり、配線基板を用いた半導体装置において、良好な電
気的、熱的特性を有する半導体装置およびその製造方法
を提供することを目的とする。
あり、配線基板を用いた半導体装置において、良好な電
気的、熱的特性を有する半導体装置およびその製造方法
を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、その上面と下面にわた
って一体で設けられ、外周を絶縁材被覆された導電材に
よる複数の導体部材と、その上面と下面にわたって一体
で設けられた金属パッド部と、前記導体部材、金属パッ
ド片を一体に固定した絶縁性材料とによる配線基板と、
前記配線基板の上面の前記金属パッド片よりなるボンデ
ィングパッド上に搭載された半導体素子と、前記半導体
素子の電極端子と、前記配線基板の上面に露出した前記
導体部材の導電材とを電気的に接続した接続部材と、前
記配線基板の上面の半導体素子と接続部材の外囲を封止
した封止樹脂とよりなる半導体装置である。
るために本発明の半導体装置は、その上面と下面にわた
って一体で設けられ、外周を絶縁材被覆された導電材に
よる複数の導体部材と、その上面と下面にわたって一体
で設けられた金属パッド部と、前記導体部材、金属パッ
ド片を一体に固定した絶縁性材料とによる配線基板と、
前記配線基板の上面の前記金属パッド片よりなるボンデ
ィングパッド上に搭載された半導体素子と、前記半導体
素子の電極端子と、前記配線基板の上面に露出した前記
導体部材の導電材とを電気的に接続した接続部材と、前
記配線基板の上面の半導体素子と接続部材の外囲を封止
した封止樹脂とよりなる半導体装置である。
【００１５】そして具体的には、配線基板を構成してい
る複数の導体部材の面と金属パッド片よりなるボンディ
ングパッドの面とは段差を有している半導体装置であ
る。
る複数の導体部材の面と金属パッド片よりなるボンディ
ングパッドの面とは段差を有している半導体装置であ
る。
【００１６】また、配線基板はその上面に、導体部材の
導電材と接続した金属被膜からなる電極パッドが設けら
れ、前記電極パッドと半導体素子の電極とが接続部材で
接続され、その下面に、前記導電部材の導電材と接続
し、上面の電極パッドと対応した端子パッドが設けられ
ている半導体装置である。
導電材と接続した金属被膜からなる電極パッドが設けら
れ、前記電極パッドと半導体素子の電極とが接続部材で
接続され、その下面に、前記導電部材の導電材と接続
し、上面の電極パッドと対応した端子パッドが設けられ
ている半導体装置である。
【００１７】本発明の半導体装置の製造方法は、導電材
の外囲を絶縁材で被覆した導体部材の複数と、疎水性の
棒状体とを束ねて配列させて導体部材群を形成する工程
と、前記導体部材群を構成している各導体部材間を絶縁
性樹脂で互いに接着固定して直方体状の基板ブロックを
形成する工程と、前記基板ブロックから前記疎水性の棒
状体を抜き取り、基板ブロックに空洞部を形成する工程
と、前記基板ブロックに対して所定の厚みでスライシン
グすることにより、その上下面内に導電材とその外周を
被覆した絶縁材との断面、およびその上下面内に貫通し
た空洞部が配列された基板要素を形成する工程と、前記
基板要素の上面と下面とに金属被膜を形成するとともに
前記空洞部に金属パッドを埋め込んで配線基板を形成す
る工程と、前記配線基板の上面の金属パッド上に半導体
素子を搭載する工程と、前記配線基板上の半導体素子の
電極と前記配線基板の上面の導電材とを接続部材で電気
的に接続する工程と、前記配線基板の上面の半導体素
子、接続部材の外囲を封止樹脂で封止する工程とよりな
る半導体装置の製造方法である。
の外囲を絶縁材で被覆した導体部材の複数と、疎水性の
棒状体とを束ねて配列させて導体部材群を形成する工程
と、前記導体部材群を構成している各導体部材間を絶縁
性樹脂で互いに接着固定して直方体状の基板ブロックを
形成する工程と、前記基板ブロックから前記疎水性の棒
状体を抜き取り、基板ブロックに空洞部を形成する工程
と、前記基板ブロックに対して所定の厚みでスライシン
グすることにより、その上下面内に導電材とその外周を
被覆した絶縁材との断面、およびその上下面内に貫通し
た空洞部が配列された基板要素を形成する工程と、前記
基板要素の上面と下面とに金属被膜を形成するとともに
前記空洞部に金属パッドを埋め込んで配線基板を形成す
る工程と、前記配線基板の上面の金属パッド上に半導体
素子を搭載する工程と、前記配線基板上の半導体素子の
電極と前記配線基板の上面の導電材とを接続部材で電気
的に接続する工程と、前記配線基板の上面の半導体素
子、接続部材の外囲を封止樹脂で封止する工程とよりな
る半導体装置の製造方法である。
【００１８】前記構成の通り、本発明の半導体装置は、
その上面と下面とにわたって一体で設けられ、外周を絶
縁被覆された導電材による複数の導体部材と、それら導
体部材を固定した絶縁性材料とによる異方導電性配線基
板を用い、配線基板の上面に露出した導体部材の導電材
面に電極パッドと１個以上の金属パッド片よりなるボン
ディングパッドとを備えているので、電気的、耐湿的、
熱的課題が解決できるものである。特に金属パッド部
は、一体の熱良導体金属片で構成されているため、発熱
性の半導体素子を搭載した場合であっても、２次実装基
板への放熱性が飛躍的に改善されるものである。
その上面と下面とにわたって一体で設けられ、外周を絶
縁被覆された導電材による複数の導体部材と、それら導
体部材を固定した絶縁性材料とによる異方導電性配線基
板を用い、配線基板の上面に露出した導体部材の導電材
面に電極パッドと１個以上の金属パッド片よりなるボン
ディングパッドとを備えているので、電気的、耐湿的、
熱的課題が解決できるものである。特に金属パッド部
は、一体の熱良導体金属片で構成されているため、発熱
性の半導体素子を搭載した場合であっても、２次実装基
板への放熱性が飛躍的に改善されるものである。
【００１９】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００２０】まずはじめに本実施形態の半導体装置を構
成する配線基板の形態について説明する。本実施形態の
配線基板は概して、その上面と下面とにわたって一体で
設けられ、外周を絶縁材で被覆された導電材による複数
の導体部材と、それら複数の導体部材を結束固定した絶
縁性樹脂とによる異方導電性の配線基板である。
成する配線基板の形態について説明する。本実施形態の
配線基板は概して、その上面と下面とにわたって一体で
設けられ、外周を絶縁材で被覆された導電材による複数
の導体部材と、それら複数の導体部材を結束固定した絶
縁性樹脂とによる異方導電性の配線基板である。
【００２１】図１は本実施形態の異方導電性の配線基板
の製造方法を示す図である。
の製造方法を示す図である。
【００２２】まず図１（ａ）の部分的な斜視図に示すよ
うに、配線基板を構成する一構成要件である導電材１１
を用意する。導電材１１の材料としては、銅（Ｃｕ）、
銅合金、アルミニウム（Ａｌ）、アルミニウム合金、ニ
ッケル（Ｎｉ）、ニッケル合金、または金（Ａｕ）など
から選択された導電性金属である。またここでは図示す
るように、導電材はその断面形状が円形（ｉ）または多
角形（六角形（ii）、四角形（iii）、三角形（iv）
等）をなし、熱的、電気的に良導体の材料で構成された
素線（金属細線）である。また導電材の線径は１０〜５
００［μｍ］としている。
うに、配線基板を構成する一構成要件である導電材１１
を用意する。導電材１１の材料としては、銅（Ｃｕ）、
銅合金、アルミニウム（Ａｌ）、アルミニウム合金、ニ
ッケル（Ｎｉ）、ニッケル合金、または金（Ａｕ）など
から選択された導電性金属である。またここでは図示す
るように、導電材はその断面形状が円形（ｉ）または多
角形（六角形（ii）、四角形（iii）、三角形（iv）
等）をなし、熱的、電気的に良導体の材料で構成された
素線（金属細線）である。また導電材の線径は１０〜５
００［μｍ］としている。
【００２３】次に図１（ｂ）の部分的な斜視図に示すよ
うに、導電材１１に対してその外周にポリイミド樹脂、
ポリベンゾオキサゾール樹脂、エポキシ樹脂、エナメル
等の絶縁材料で絶縁被覆材１２（絶縁材）が形成された
導体部材１３を形成する。ここで形成する絶縁被覆材１
２の厚さは、加熱硬化後１〜１００［μｍ］になるよう
に形成し、硬化は各材料が硬化するに要する温度で行う
ものとする。なお図１（ｂ）においても図１（ａ）と同
様に、形状の例として、導電材はその断面形状が円形
（ｉ）または多角形（六角形（ii）、四角形（iii）、
三角形（iv））を示している。
うに、導電材１１に対してその外周にポリイミド樹脂、
ポリベンゾオキサゾール樹脂、エポキシ樹脂、エナメル
等の絶縁材料で絶縁被覆材１２（絶縁材）が形成された
導体部材１３を形成する。ここで形成する絶縁被覆材１
２の厚さは、加熱硬化後１〜１００［μｍ］になるよう
に形成し、硬化は各材料が硬化するに要する温度で行う
ものとする。なお図１（ｂ）においても図１（ａ）と同
様に、形状の例として、導電材はその断面形状が円形
（ｉ）または多角形（六角形（ii）、四角形（iii）、
三角形（iv））を示している。
【００２４】次に図１（ｃ）の部分的な斜視図に示すよ
うに、複数の導体部材１３の断面が細密充填となるよう
に結束して導体部材群１４を形成する。ここでは複数の
導体部材１３をその断面が格子状または千鳥状の複数配
列で束ねて配列させる。図１（ｃ）では結束力を強固に
するために千鳥配置した状態を示している。さらにこの
時、テフロン（登録商標）より構成された疎水性の棒状
体を組み込んで配列させるが、導体部材１３で疎水性の
棒状体を包囲するように配列させる。そして結束固定し
た導体部材群１４の間隙をポリイミド樹脂、ポリベンゾ
オキサゾール樹脂、エポキシ樹脂、エナメル等の絶縁性
樹脂による絶縁性接着剤１５で接着して加熱硬化し、基
板ブロック１６を形成する。ここで絶縁性接着剤１５の
硬化は各材料が硬化するに要する温度で行うものとす
る。そして冷却後に疎水性の棒状テフロンを抜き取るこ
とにより、空洞部１７を有した基板ブロック１６を形成
する。
うに、複数の導体部材１３の断面が細密充填となるよう
に結束して導体部材群１４を形成する。ここでは複数の
導体部材１３をその断面が格子状または千鳥状の複数配
列で束ねて配列させる。図１（ｃ）では結束力を強固に
するために千鳥配置した状態を示している。さらにこの
時、テフロン（登録商標）より構成された疎水性の棒状
体を組み込んで配列させるが、導体部材１３で疎水性の
棒状体を包囲するように配列させる。そして結束固定し
た導体部材群１４の間隙をポリイミド樹脂、ポリベンゾ
オキサゾール樹脂、エポキシ樹脂、エナメル等の絶縁性
樹脂による絶縁性接着剤１５で接着して加熱硬化し、基
板ブロック１６を形成する。ここで絶縁性接着剤１５の
硬化は各材料が硬化するに要する温度で行うものとす
る。そして冷却後に疎水性の棒状テフロンを抜き取るこ
とにより、空洞部１７を有した基板ブロック１６を形成
する。
【００２５】次に図１（ｄ）に示すように、前工程で形
成した基板ブロック１６の例えばＢ−Ｂ１ラインに対し
て、その長手方向に対して３０°〜１５０°の任意の角
度で０．０５［ｍｍ］〜２．００［ｍｍ］の厚さにスラ
イシング加工して、異方導電性元基板１８（基板要素）
を形成する。ここでスライシング加工には、スライシン
グソーやワイヤーソーを用いて所定厚さに切断する。ま
たスライシング後の基板上下面（表裏面）の粗面は研
削、研磨により滑らかな表面に仕上げる。この時、粗面
はポリッシングなどの研磨仕上げであっても何ら問題は
ない。
成した基板ブロック１６の例えばＢ−Ｂ１ラインに対し
て、その長手方向に対して３０°〜１５０°の任意の角
度で０．０５［ｍｍ］〜２．００［ｍｍ］の厚さにスラ
イシング加工して、異方導電性元基板１８（基板要素）
を形成する。ここでスライシング加工には、スライシン
グソーやワイヤーソーを用いて所定厚さに切断する。ま
たスライシング後の基板上下面（表裏面）の粗面は研
削、研磨により滑らかな表面に仕上げる。この時、粗面
はポリッシングなどの研磨仕上げであっても何ら問題は
ない。
【００２６】次に図１（ｅ）の平面図に示すように、そ
の上下面が滑らかに仕上げられた異方導電性元基板１８
の空洞部１７に所望厚の金属パッド片を埋め込んで複数
の上面ボンディングパッド１９ａとそれを取り囲む複数
の上面電極パッド２０ａを形成する。またここでは基板
面上に露出している複数の導電材にまたがるように電極
パッド２０ａを形成するものである。また複数の電極パ
ッドなどのパターン群の配置は、異方導電性元基板１８
の全面に所定の間隔で繰り返して行い、所望の面積で区
切った個々の基板単位ごとに上面ボンディングパッド１
９ａ、上面電極パッド２０ａを形成する。また図面には
表さないが、同様に異方導電性元基板１８の下面（裏
面）側にも上面に配置した各パッドと対応する箇所に複
数の下面ボンディングパッドとそれを取り囲む複数の下
面電極パッドをそれぞれ形成する。
の上下面が滑らかに仕上げられた異方導電性元基板１８
の空洞部１７に所望厚の金属パッド片を埋め込んで複数
の上面ボンディングパッド１９ａとそれを取り囲む複数
の上面電極パッド２０ａを形成する。またここでは基板
面上に露出している複数の導電材にまたがるように電極
パッド２０ａを形成するものである。また複数の電極パ
ッドなどのパターン群の配置は、異方導電性元基板１８
の全面に所定の間隔で繰り返して行い、所望の面積で区
切った個々の基板単位ごとに上面ボンディングパッド１
９ａ、上面電極パッド２０ａを形成する。また図面には
表さないが、同様に異方導電性元基板１８の下面（裏
面）側にも上面に配置した各パッドと対応する箇所に複
数の下面ボンディングパッドとそれを取り囲む複数の下
面電極パッドをそれぞれ形成する。
【００２７】また複数の電極パッドなどのパターンの形
成は、異方導電性元基板１８の上下面にＣｕ／Ｎｉ／Ａ
ｕの積層被膜をそれぞれ１４［μｍ］／４［μｍ］／
０．５［μｍ］の厚さに形成し、この積層被膜に所定の
パターンが施されたフォトマスクを用いて、フォトリソ
グラフ技術により複数の上面電極パッド２０ａおよび下
面電極パッドが配置されるように行う。また、この際の
積層金属被膜は熱的、電気的に良導体であれば前述の材
料以外でもなんら問題は無く、膜厚も前記厚みにこだわ
るものではない。フォトリソグラフ技術はフォトマスク
でフォトレジストに所定のパターンを形成してパターン
開口部を乾式もしくは湿式でエッチングを行い、電極パ
ッドの形成を行うものである。また同様にして基板に埋
め込んだ金属パッド片に対しても金属被膜を形成する。
このようにして配線基板の上下面が最短でつながる電気
特性に優れた異方導電性配線基板群が実現できる。
成は、異方導電性元基板１８の上下面にＣｕ／Ｎｉ／Ａ
ｕの積層被膜をそれぞれ１４［μｍ］／４［μｍ］／
０．５［μｍ］の厚さに形成し、この積層被膜に所定の
パターンが施されたフォトマスクを用いて、フォトリソ
グラフ技術により複数の上面電極パッド２０ａおよび下
面電極パッドが配置されるように行う。また、この際の
積層金属被膜は熱的、電気的に良導体であれば前述の材
料以外でもなんら問題は無く、膜厚も前記厚みにこだわ
るものではない。フォトリソグラフ技術はフォトマスク
でフォトレジストに所定のパターンを形成してパターン
開口部を乾式もしくは湿式でエッチングを行い、電極パ
ッドの形成を行うものである。また同様にして基板に埋
め込んだ金属パッド片に対しても金属被膜を形成する。
このようにして配線基板の上下面が最短でつながる電気
特性に優れた異方導電性配線基板群が実現できる。
【００２８】最後に図１（ｆ）の平面図に示すように、
形成した異方導電性配線基板群の所定の区切り箇所をダ
イシングソーやワイヤーソー等で切断して、個片化され
た１枚の異方導電性配線基板２１を形成する。
形成した異方導電性配線基板群の所定の区切り箇所をダ
イシングソーやワイヤーソー等で切断して、個片化され
た１枚の異方導電性配線基板２１を形成する。
【００２９】形成した異方導電性配線基板２１は、その
上面と下面とにわたって一体で設けられ、外周を絶縁被
膜で被覆された導電材による複数の導体部材と、それら
複数の導体部材を結束固定した絶縁性接着剤とにより構
成され、基板には金属パッドによる上面ボンディングパ
ッド１９ａと、複数の上面電極パッド２０ａ、基板の下
面に下面ボンディングパッドと、外部端子を構成する複
数の下面電極パッド（端子パッド）とが形成された基板
であって、基板の上下面が最短でつながり、電気特性に
優れた各異方導電性の配線基板を実現できるものであ
る。
上面と下面とにわたって一体で設けられ、外周を絶縁被
膜で被覆された導電材による複数の導体部材と、それら
複数の導体部材を結束固定した絶縁性接着剤とにより構
成され、基板には金属パッドによる上面ボンディングパ
ッド１９ａと、複数の上面電極パッド２０ａ、基板の下
面に下面ボンディングパッドと、外部端子を構成する複
数の下面電極パッド（端子パッド）とが形成された基板
であって、基板の上下面が最短でつながり、電気特性に
優れた各異方導電性の配線基板を実現できるものであ
る。
【００３０】また基板の側面は導体部材と絶縁性接着剤
（絶縁性材料）とが交互に露出しているものである。ま
た配線基板自体は円形、矩形、六角形、八角形のいずれ
かの形状を有しているものである。
（絶縁性材料）とが交互に露出しているものである。ま
た配線基板自体は円形、矩形、六角形、八角形のいずれ
かの形状を有しているものである。
【００３１】次に本実施形態の半導体装置およびその製
造方法について図面を参照しながら説明する。
造方法について図面を参照しながら説明する。
【００３２】図２（ａ）〜図２（ｇ）は本実施形態の半
導体装置およびその製造方法を示す図であり、図２
（ａ）は平面図、図２（ｂ）は底面図、図２（ｃ）〜図
２（ｇ）は主要な断面図である。
導体装置およびその製造方法を示す図であり、図２
（ａ）は平面図、図２（ｂ）は底面図、図２（ｃ）〜図
２（ｇ）は主要な断面図である。
【００３３】まず図２（ａ），図２（ｂ），図２（ｃ）
に示すように、前述の配線基板の形態で説明したような
異方導電性配線基板を用意する。ここではその上面と下
面とにわたって一体で設けられ、外周に絶縁被覆材が形
成された導電材による複数の導体部材と、複数の導体部
材を結束固定した絶縁性接着剤とにより形成された導体
部材群よりなる配線基板であって、基板の上面および下
面に、金属パッドが埋め込まれて形成された上面ボンデ
ィングパッド１９ａ，下面ボンディングパッド１９ｂ
と、導体部材群の導体部材と接続した上面電極パッド２
０ａ，下面電極パッド２０ｂとがそれぞれ設けられた異
方導電性配線基板２１を用意する。また上面電極パッド
の面２０ａと上面ボンディングパッド１９ａの面とは、
金属パッドの埋め込み構造により段差を有し、本実施形
態では上面ボンディングパッド１９ａの面を低く設定し
ている。なお、用意した異方導電性配線基板２１におい
て、製造過程の実際には、図示したような構成の異方導
電性配線基板２１が基板面内にマトリックス状に複数配
置された１枚の基板状態で扱うものである。
に示すように、前述の配線基板の形態で説明したような
異方導電性配線基板を用意する。ここではその上面と下
面とにわたって一体で設けられ、外周に絶縁被覆材が形
成された導電材による複数の導体部材と、複数の導体部
材を結束固定した絶縁性接着剤とにより形成された導体
部材群よりなる配線基板であって、基板の上面および下
面に、金属パッドが埋め込まれて形成された上面ボンデ
ィングパッド１９ａ，下面ボンディングパッド１９ｂ
と、導体部材群の導体部材と接続した上面電極パッド２
０ａ，下面電極パッド２０ｂとがそれぞれ設けられた異
方導電性配線基板２１を用意する。また上面電極パッド
の面２０ａと上面ボンディングパッド１９ａの面とは、
金属パッドの埋め込み構造により段差を有し、本実施形
態では上面ボンディングパッド１９ａの面を低く設定し
ている。なお、用意した異方導電性配線基板２１におい
て、製造過程の実際には、図示したような構成の異方導
電性配線基板２１が基板面内にマトリックス状に複数配
置された１枚の基板状態で扱うものである。
【００３４】次に図２（ｄ）に示すように、ダイボンデ
ィング工程として、異方導電性配線基板２１の上面の上
面ボンディングパッド１９ａの表面にエポキシ樹脂とＡ
ｇフレークとを混合したＡｇペースト等の導電性接着剤
２２を適正量滴下塗布し、上面ボンディングパッド１９
ａの導電性接着剤２２上に回路主面を上にした半導体素
子２３を搭載する。そして窒素雰囲気にした１００〜２
５０［℃］の硬化炉中で１〜２時間加熱して、半導体素
子２３を導電性接着剤２２で上面ボンディングパッド１
９ａ上に接着固定する。その際、導電性接着剤２２に半
田を使用したり、導電性接着剤２２の硬化温度が低温で
あれば空気雰囲気中で行っても何ら問題はない。
ィング工程として、異方導電性配線基板２１の上面の上
面ボンディングパッド１９ａの表面にエポキシ樹脂とＡ
ｇフレークとを混合したＡｇペースト等の導電性接着剤
２２を適正量滴下塗布し、上面ボンディングパッド１９
ａの導電性接着剤２２上に回路主面を上にした半導体素
子２３を搭載する。そして窒素雰囲気にした１００〜２
５０［℃］の硬化炉中で１〜２時間加熱して、半導体素
子２３を導電性接着剤２２で上面ボンディングパッド１
９ａ上に接着固定する。その際、導電性接着剤２２に半
田を使用したり、導電性接着剤２２の硬化温度が低温で
あれば空気雰囲気中で行っても何ら問題はない。
【００３５】次に図２（ｅ）に示すように、ワイヤーボ
ンディング工程として、基板上に搭載した半導体素子２
３の主面上に配置されている複数の電極端子と異方導電
性配線基板２１の上面に配置された複数の上面電極パッ
ド２０ａとの間を直径が１５〜３５［μｍ］のＡｕ、Ｃ
ｕ、Ａｌ等の細線からなる接続部材２４でワイヤーボン
ダーを用いて接続する。ここでワイヤーボンドは超音波
振動を加えながら１５０〜２５０［℃］の温度のもとで
接続に必要な加重を必要な時間、雰囲気が窒素雰囲気に
保たれた中で実施するが、２００［℃］以下の温度であ
れば空気中でも問題はない。
ンディング工程として、基板上に搭載した半導体素子２
３の主面上に配置されている複数の電極端子と異方導電
性配線基板２１の上面に配置された複数の上面電極パッ
ド２０ａとの間を直径が１５〜３５［μｍ］のＡｕ、Ｃ
ｕ、Ａｌ等の細線からなる接続部材２４でワイヤーボン
ダーを用いて接続する。ここでワイヤーボンドは超音波
振動を加えながら１５０〜２５０［℃］の温度のもとで
接続に必要な加重を必要な時間、雰囲気が窒素雰囲気に
保たれた中で実施するが、２００［℃］以下の温度であ
れば空気中でも問題はない。
【００３６】次に図２（ｆ）に示すように、樹脂封止工
程として、ワイヤーボンド後の異方導電性配線基板２１
を樹脂封止金型にセットして、樹脂封止金型のゲート口
より溶融エポキシ樹脂を金型キャビティー内に注入する
トランスファー樹脂封止を行い、基板上面に封止樹脂２
５を形成する。ここで成型用の樹脂封止金型の表面温度
は１７０〜１９０［℃］とし、金型キャビティーは異方
導電性配線基板２１の上面全面を覆うものであっても何
ら問題はない。このようにして本実施形態の異方導電性
配線基板２１を有する半導体装置２６が完成する。
程として、ワイヤーボンド後の異方導電性配線基板２１
を樹脂封止金型にセットして、樹脂封止金型のゲート口
より溶融エポキシ樹脂を金型キャビティー内に注入する
トランスファー樹脂封止を行い、基板上面に封止樹脂２
５を形成する。ここで成型用の樹脂封止金型の表面温度
は１７０〜１９０［℃］とし、金型キャビティーは異方
導電性配線基板２１の上面全面を覆うものであっても何
ら問題はない。このようにして本実施形態の異方導電性
配線基板２１を有する半導体装置２６が完成する。
【００３７】また図２（ｇ）に示すように、マザーボー
ドなどの実装配線基板への２次実装工程としては、半導
体装置２６は実装配線基板２７上の配線端子２８上に半
田印刷技術等で半田ペースト２９が印刷された部分に、
半導体装置の基板が備える下面ボンディングパッド１９
ｂや下面電極パッド２０ｂが一致するように配置し、リ
フロー炉中で半田ペースト２９を溶融して実装配線基板
２７の所定の場所に半導体装置２６を固定するものであ
る。
ドなどの実装配線基板への２次実装工程としては、半導
体装置２６は実装配線基板２７上の配線端子２８上に半
田印刷技術等で半田ペースト２９が印刷された部分に、
半導体装置の基板が備える下面ボンディングパッド１９
ｂや下面電極パッド２０ｂが一致するように配置し、リ
フロー炉中で半田ペースト２９を溶融して実装配線基板
２７の所定の場所に半導体装置２６を固定するものであ
る。
【００３８】以上のように、その上面と下面とにわたっ
て一体で設けられ、外周を絶縁被膜で被覆された導電材
による複数の導体部材と、それら複数の導体部材を結束
固定した絶縁性接着剤とにより構成され、基板の上下面
に金属パッド片による上面ボンディングパッド１９ａ、
下面ボンディングパッド１９ｂと、複数の上面電極パッ
ド２０ａ、下面電極パッド２０ｂが形成された異方導電
性配線基板２１と、その異方導電性配線基板２１の上面
に搭載された半導体素子２３と、半導体素子２３の電極
端子と異方導電性配線基板２１の上面に露出した上面電
極パッド２０ａとを電気的に接続した接続部材２４と、
異方導電性配線基板２１の上面の半導体素子２３、接続
部材２４の外囲を封止した封止樹脂２５とよりなる半導
体装置を実現できるものである。とりわけ基板構成材料
のボンディングパッド部が一体の熱良導体の金属パッド
片で構成されているため、２次実装基板への放熱性が飛
躍的に改善されるものである。
て一体で設けられ、外周を絶縁被膜で被覆された導電材
による複数の導体部材と、それら複数の導体部材を結束
固定した絶縁性接着剤とにより構成され、基板の上下面
に金属パッド片による上面ボンディングパッド１９ａ、
下面ボンディングパッド１９ｂと、複数の上面電極パッ
ド２０ａ、下面電極パッド２０ｂが形成された異方導電
性配線基板２１と、その異方導電性配線基板２１の上面
に搭載された半導体素子２３と、半導体素子２３の電極
端子と異方導電性配線基板２１の上面に露出した上面電
極パッド２０ａとを電気的に接続した接続部材２４と、
異方導電性配線基板２１の上面の半導体素子２３、接続
部材２４の外囲を封止した封止樹脂２５とよりなる半導
体装置を実現できるものである。とりわけ基板構成材料
のボンディングパッド部が一体の熱良導体の金属パッド
片で構成されているため、２次実装基板への放熱性が飛
躍的に改善されるものである。
【００３９】次に半導体装置の他の実施形態について説
明する。
明する。
【００４０】まず図３は第２の実施形態の半導体装置を
示す図であり、その上面と下面とにわたって一体で設け
られ、外周を絶縁被膜で被覆された導電材による複数の
導体部材と、それら複数の導体部材を結束固定した絶縁
性接着剤とにより構成され、基板の上下面に上面ボンデ
ィングパッド１９ａ、下面ボンディングパッド１９ｂ
と、複数の上面電極パッド２０ａ、下面電極パッド２０
ｂとが複数列（２列）で配列されて形成された異方導電
性配線基板２１と、その異方導電性配線基板２１の上面
に導電性接着剤により搭載された半導体素子２３と、半
導体素子２３の電極端子と異方導電性配線基板２１の上
面に露出した上面電極パッド２０ａとを電気的に接続し
た金属細線による接続部材２４と、異方導電性配線基板
２１の上面の半導体素子２３、接続部材２４の外囲を封
止した封止樹脂２５とよりなる半導体装置である。
示す図であり、その上面と下面とにわたって一体で設け
られ、外周を絶縁被膜で被覆された導電材による複数の
導体部材と、それら複数の導体部材を結束固定した絶縁
性接着剤とにより構成され、基板の上下面に上面ボンデ
ィングパッド１９ａ、下面ボンディングパッド１９ｂ
と、複数の上面電極パッド２０ａ、下面電極パッド２０
ｂとが複数列（２列）で配列されて形成された異方導電
性配線基板２１と、その異方導電性配線基板２１の上面
に導電性接着剤により搭載された半導体素子２３と、半
導体素子２３の電極端子と異方導電性配線基板２１の上
面に露出した上面電極パッド２０ａとを電気的に接続し
た金属細線による接続部材２４と、異方導電性配線基板
２１の上面の半導体素子２３、接続部材２４の外囲を封
止した封止樹脂２５とよりなる半導体装置である。
【００４１】図３に示した半導体装置は、図４（ａ），
（ｂ），（ｃ）に示すように異方導電性配線基板２１と
して、図２で示した１列構造ではなく、多数列（２列）
の上面電極パッド２０ａと下面電極パッド２０ｂを設け
た異方導電性配線基板２１を用いて半導体装置を構成し
たものであり、その製造としては端子数が増加したのを
除いて、前述と同様な工程を用いることで実現できる。
（ｂ），（ｃ）に示すように異方導電性配線基板２１と
して、図２で示した１列構造ではなく、多数列（２列）
の上面電極パッド２０ａと下面電極パッド２０ｂを設け
た異方導電性配線基板２１を用いて半導体装置を構成し
たものであり、その製造としては端子数が増加したのを
除いて、前述と同様な工程を用いることで実現できる。
【００４２】また、異方導電性配線基板２１の下面ボン
ディングパッド１９ｂや下面電極パッド２０ｂに対し
て、金属製の半田ボールなどのボール電極を付設するこ
とにより、ＢＧＡタイプの半導体装置を実現できる。
ディングパッド１９ｂや下面電極パッド２０ｂに対し
て、金属製の半田ボールなどのボール電極を付設するこ
とにより、ＢＧＡタイプの半導体装置を実現できる。
【００４３】次に図５は第３の実施形態の半導体装置を
示す断面図であり、その上面と下面とにわたって一体で
設けられ、外周を絶縁被膜で被覆された導電材による複
数の導体部材と、それら複数の導体部材を結束固定した
絶縁性接着剤とにより構成され、基板の上下面に金属パ
ッド片による上面ボンディングパッド１９ａ，下面ボン
ディングパッド１９ｂと、複数の上面電極パッド２０
ａ、下面電極パッド２０ｂとが形成された異方導電性配
線基板２１と、その異方導電性配線基板２１の上面に導
電性接着剤によりフリップチップ実装で搭載された半導
体素子２３と、半導体素子２３の電極端子と上面電極パ
ッド２０ａとを電気的に接続した接続部材である突起電
極３０と、異方導電性配線基板２１の上面と半導体素子
２３との間隙を封止した封止樹脂２５（アンダーフィル
材）とよりなる半導体装置である。図５に示した半導体
装置では、基板への金属パッド片の埋め込みにより形成
されたボンディングパッド１９ａ，１９ｂの面と電極パ
ッド２０ａ，２０ｂの面とは同等面に形成しているが、
薄厚みの金属パッド片を埋め込むことにより、ボンディ
ングパッド面を下げたり、または逆に厚みをつけること
により段差を設けて形成してもよい。また図５に示した
半導体装置は、基板上に搭載する半導体素子を回路形成
された主面側を基板に対向させて実装するフリップチッ
プ実装を適用した構造であり、接続部材として金属細線
を用いず、突起電極で基板接続するため、基板サイズと
半導体素子のサイズとを同等にしてＣＳＰ（チップサイ
ズパッケージ）型の半導体装置を実現できるものであ
る。またこのタイプの半導体装置の製造では、用いる異
方導電性配線基板の上面には、半導体素子を搭載するた
めの上面ボンディングパッドを設けなくてもよい。
示す断面図であり、その上面と下面とにわたって一体で
設けられ、外周を絶縁被膜で被覆された導電材による複
数の導体部材と、それら複数の導体部材を結束固定した
絶縁性接着剤とにより構成され、基板の上下面に金属パ
ッド片による上面ボンディングパッド１９ａ，下面ボン
ディングパッド１９ｂと、複数の上面電極パッド２０
ａ、下面電極パッド２０ｂとが形成された異方導電性配
線基板２１と、その異方導電性配線基板２１の上面に導
電性接着剤によりフリップチップ実装で搭載された半導
体素子２３と、半導体素子２３の電極端子と上面電極パ
ッド２０ａとを電気的に接続した接続部材である突起電
極３０と、異方導電性配線基板２１の上面と半導体素子
２３との間隙を封止した封止樹脂２５（アンダーフィル
材）とよりなる半導体装置である。図５に示した半導体
装置では、基板への金属パッド片の埋め込みにより形成
されたボンディングパッド１９ａ，１９ｂの面と電極パ
ッド２０ａ，２０ｂの面とは同等面に形成しているが、
薄厚みの金属パッド片を埋め込むことにより、ボンディ
ングパッド面を下げたり、または逆に厚みをつけること
により段差を設けて形成してもよい。また図５に示した
半導体装置は、基板上に搭載する半導体素子を回路形成
された主面側を基板に対向させて実装するフリップチッ
プ実装を適用した構造であり、接続部材として金属細線
を用いず、突起電極で基板接続するため、基板サイズと
半導体素子のサイズとを同等にしてＣＳＰ（チップサイ
ズパッケージ）型の半導体装置を実現できるものであ
る。またこのタイプの半導体装置の製造では、用いる異
方導電性配線基板の上面には、半導体素子を搭載するた
めの上面ボンディングパッドを設けなくてもよい。
【００４４】その他の実施形態として、異方導電性配線
基板の電極パッドをエリアアレー配置した構造とし、搭
載する半導体素子として、半導体素子の主面上にアレー
状に電極端子が形成されたエリアアレーパッドタイプの
半導体素子を用いることにより、基板底面でフルグリッ
ドタイプのＣＳＰ型の半導体装置を実現できるものであ
る。
基板の電極パッドをエリアアレー配置した構造とし、搭
載する半導体素子として、半導体素子の主面上にアレー
状に電極端子が形成されたエリアアレーパッドタイプの
半導体素子を用いることにより、基板底面でフルグリッ
ドタイプのＣＳＰ型の半導体装置を実現できるものであ
る。
【００４５】以上、各実施形態で説明した半導体装置
は、その構成部材の１つとして、細線状の導電材が絶縁
被覆されて構成された導体部材の複数本を束にして絶縁
性接着剤でブロック形成したものをスライスすることに
より得た異方導電性配線基板を有しているので、基板上
下面間の電気抵抗およびインダクタンスが著しく小さく
なり、また基板自体は従来のようにビアホールを保有し
ないために基板上面への水の浸入は極めて低くなり信頼
性が高い半導体装置を実現できるものである。さらに基
板構成材料が熱良導体からなるために、２次実装基板へ
の放熱性が飛躍的に改善され、電気的、耐湿性的、熱的
に優れた半導体装置を提供できるものである。とりわけ
本実施形態の半導体装置では、基板構成材料のボンディ
ングパッド部が熱良導体の金属パッド片で一体構成され
ているため、２次実装基板への放熱性が飛躍的に改善さ
れるものである。また基板に埋め込む金属パッド片の厚
みを薄くすることにより、配線基板としてキャビティー
を有することになるため、半導体装置全体として薄型の
半導体装置を実現できる。
は、その構成部材の１つとして、細線状の導電材が絶縁
被覆されて構成された導体部材の複数本を束にして絶縁
性接着剤でブロック形成したものをスライスすることに
より得た異方導電性配線基板を有しているので、基板上
下面間の電気抵抗およびインダクタンスが著しく小さく
なり、また基板自体は従来のようにビアホールを保有し
ないために基板上面への水の浸入は極めて低くなり信頼
性が高い半導体装置を実現できるものである。さらに基
板構成材料が熱良導体からなるために、２次実装基板へ
の放熱性が飛躍的に改善され、電気的、耐湿性的、熱的
に優れた半導体装置を提供できるものである。とりわけ
本実施形態の半導体装置では、基板構成材料のボンディ
ングパッド部が熱良導体の金属パッド片で一体構成され
ているため、２次実装基板への放熱性が飛躍的に改善さ
れるものである。また基板に埋め込む金属パッド片の厚
みを薄くすることにより、配線基板としてキャビティー
を有することになるため、半導体装置全体として薄型の
半導体装置を実現できる。
【００４６】
【発明の効果】以上、本発明の半導体装置は、その構成
部材の１つとして、細線状の導電材が絶縁被覆されて構
成された導体部材の複数本を束にして絶縁性接着剤でブ
ロック形成したものをスライスすることにより得た異方
導電性配線基板を有しているので、基板上下面間の電気
抵抗およびインダクタンスが著しく小さくなり、電気的
に優れた半導体装置である。また基板自体は従来のよう
にビアホールを保有しないために基板上面への水の浸入
は極めて低くなり信頼性が高い半導体装置を実現できる
ものである。さらに基板構成材料が熱良導体の一体物か
らなるために、２次実装基板への放熱性が飛躍的に改善
され、電気的、耐湿性的、熱的に優れた半導体装置を提
供できるものである。
部材の１つとして、細線状の導電材が絶縁被覆されて構
成された導体部材の複数本を束にして絶縁性接着剤でブ
ロック形成したものをスライスすることにより得た異方
導電性配線基板を有しているので、基板上下面間の電気
抵抗およびインダクタンスが著しく小さくなり、電気的
に優れた半導体装置である。また基板自体は従来のよう
にビアホールを保有しないために基板上面への水の浸入
は極めて低くなり信頼性が高い半導体装置を実現できる
ものである。さらに基板構成材料が熱良導体の一体物か
らなるために、２次実装基板への放熱性が飛躍的に改善
され、電気的、耐湿性的、熱的に優れた半導体装置を提
供できるものである。
【００４７】また本発明の半導体装置の製造方法は、細
線状の導電材が絶縁被覆されて構成された導体部材の複
数本を束にして絶縁性接着剤でブロック形成したものを
スライスすることにより異方導電性配線基板を形成し、
その基板を用いて半導体装置を製造するものであるた
め、電気的、耐湿的、熱的に優れた半導体装置を製造で
きるものである。
線状の導電材が絶縁被覆されて構成された導体部材の複
数本を束にして絶縁性接着剤でブロック形成したものを
スライスすることにより異方導電性配線基板を形成し、
その基板を用いて半導体装置を製造するものであるた
め、電気的、耐湿的、熱的に優れた半導体装置を製造で
きるものである。
【図１】本発明の一実施形態の半導体装置に用いる異方
導電性配線基板の製造方法を示す図
導電性配線基板の製造方法を示す図
【図２】本発明の一実施形態の半導体装置およびその製
造方法を示す図
造方法を示す図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置の配線基板を
示す図
示す図
【図５】本発明の一実施形態の半導体装置を示す断面図
【図６】従来の半導体装置の製造方法を示す図
１ プリント配線基板 ２ 絶縁基材 ３ ボンディングパッド ３ａ 上面ボンディングパッド ３ｂ 下面ボンディングパッド ４ 電極パッド ４ａ 上面電極パッド ４ｂ 下面電極パッド ５ ソルダーレジスト膜 ６ スルーホール ７ 半導体素子 ８ 導電性接着剤 ９ 接続部材 １０ 封止樹脂 １１ 導電材 １２ 絶縁被覆材 １３ 導体部材 １４ 導体部材群 １５ 絶縁性接着剤 １６ 基板ブロック １７ 空洞部 １８ 異方導電性元基板 １９ａ 上面ボンディングパッド １９ｂ 下面ボンディングパッド ２０ａ 上面電極パッド ２０ｂ 下面電極パッド ２１ 異方導電性配線基板 ２２ 導電性接着剤 ２３ 半導体素子 ２４ 接続部材 ２５ 封止樹脂 ２６ 半導体装置 ２７ 実装配線基板 ２８ 配線端子 ２９ 半田ペースト ３０ 突起電極
Claims (4)
- 【請求項１】 その上面と下面にわたって一体で設けら
れ、外周を絶縁材で被覆された導電材による複数の導体
部材と、その上面と下面にわたって一体で設けられた金
属パッド部と、前記導体部材、金属パッド片を一体に固
定した絶縁性材料とによる配線基板と、 前記配線基板の上面の前記金属パッド片よりなるボンデ
ィングパッド上に搭載された半導体素子と、 前記半導体素子の電極端子と、前記配線基板の上面に露
出した前記導体部材の導電材とを電気的に接続した接続
部材と、 前記配線基板の上面の半導体素子と接続部材の外囲を封
止した封止樹脂とよりなることを特徴とする半導体装
置。 - 【請求項２】 配線基板を構成している複数の導体部材
の面と金属パッド片よりなるボンディングパッドの面と
は段差を有していることを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】 配線基板はその上面に、導体部材の導電
材と接続した金属被膜からなる電極パッドが設けられ、
前記電極パッドと半導体素子の電極とが接続部材で接続
され、その下面に、前記導電部材の導電材と接続し、上
面の電極パッドと対応した端子パッドが設けられている
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 導電材の外囲を絶縁材で被覆した導体部
材の複数と、疎水性の棒状体とを束ねて配列させて導体
部材群を形成する工程と、 前記導体部材群を構成している各導体部材間を絶縁性樹
脂で互いに接着固定して直方体状の基板ブロックを形成
する工程と、 前記基板ブロックから前記疎水性の棒状体を抜き取り、
基板ブロックに空洞部を形成する工程と、 前記基板ブロックに対して所定の厚みでスライシングす
ることにより、その上下面内に導電材とその外周を被覆
した絶縁材との断面、およびその上下面内に貫通した空
洞部が配列された基板要素を形成する工程と、 前記基板要素の上面と下面とに金属被膜を形成するとと
もに前記空洞部に金属パッドを埋め込んで配線基板を形
成する工程と、 前記配線基板の上面の金属パッド上に半導体素子を搭載
する工程と、 前記配線基板上の半導体素子の電極と前記配線基板の上
面の導電材とを接続部材で電気的に接続する工程と、 前記配線基板の上面の半導体素子、接続部材の外囲を封
止樹脂で封止する工程とよりなることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072216A JP2002270726A (ja) | 2001-03-14 | 2001-03-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072216A JP2002270726A (ja) | 2001-03-14 | 2001-03-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270726A true JP2002270726A (ja) | 2002-09-20 |
Family
ID=18929826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072216A Pending JP2002270726A (ja) | 2001-03-14 | 2001-03-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270726A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193039B2 (en) | 2016-04-01 | 2019-01-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10644210B2 (en) | 2016-04-01 | 2020-05-05 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10734561B2 (en) | 2016-05-20 | 2020-08-04 | Nichia Corporation | Method of manufacturing wiring board, wiring board, and light emitting device using the wiring board |
| US10790426B2 (en) | 2016-04-01 | 2020-09-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10797214B2 (en) | 2016-05-20 | 2020-10-06 | Nichia Corporation | Method of manufacturing wiring board, method of manufacturing light emitting device using the wiring board, wiring board, and light emitting device using the wiring board |
-
2001
- 2001-03-14 JP JP2001072216A patent/JP2002270726A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193039B2 (en) | 2016-04-01 | 2019-01-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10573796B2 (en) | 2016-04-01 | 2020-02-25 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, and method of manufacturing light emitting device |
| US10644210B2 (en) | 2016-04-01 | 2020-05-05 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10790426B2 (en) | 2016-04-01 | 2020-09-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US11223000B2 (en) | 2016-04-01 | 2022-01-11 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US11257999B2 (en) | 2016-04-01 | 2022-02-22 | Nichia Corporation | Light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10734561B2 (en) | 2016-05-20 | 2020-08-04 | Nichia Corporation | Method of manufacturing wiring board, wiring board, and light emitting device using the wiring board |
| US10797214B2 (en) | 2016-05-20 | 2020-10-06 | Nichia Corporation | Method of manufacturing wiring board, method of manufacturing light emitting device using the wiring board, wiring board, and light emitting device using the wiring board |
| US11251352B2 (en) | 2016-05-20 | 2022-02-15 | Nichia Corporation | Wiring board, and light emitting device using the wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
| KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
| US6271056B1 (en) | Stacked semiconductor package and method of fabrication | |
| US8659151B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7042072B1 (en) | Semiconductor package and method of manufacturing the same which reduces warpage | |
| JP4752825B2 (ja) | 半導体装置の製造方法 | |
| US8482134B1 (en) | Stackable package and method | |
| JP2001352009A (ja) | 半導体装置およびその製造方法 | |
| JP3870704B2 (ja) | 半導体装置 | |
| US8435837B2 (en) | Panel based lead frame packaging method and device | |
| JP2006501677A (ja) | ブロック成形集成体用の耐熱強化パッケージ | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| JP2002353361A (ja) | 半導体装置及びその製造方法 | |
| JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JP2002270726A (ja) | 半導体装置およびその製造方法 | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| JP2004363379A (ja) | 半導体装置 | |
| JP2004006670A (ja) | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20080032454A1 (en) | Thermally Enhanced BGA Package Substrate Structure and Methods | |
| US20190103337A1 (en) | Flexible semiconductor package and related methods | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| JP7197967B2 (ja) | リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法 |