JP6383138B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP6383138B2
JP6383138B2 JP2013035060A JP2013035060A JP6383138B2 JP 6383138 B2 JP6383138 B2 JP 6383138B2 JP 2013035060 A JP2013035060 A JP 2013035060A JP 2013035060 A JP2013035060 A JP 2013035060A JP 6383138 B2 JP6383138 B2 JP 6383138B2
Authority
JP
Japan
Prior art keywords
electrode
base substrate
electronic device
external electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013035060A
Other languages
English (en)
Other versions
JP2014165341A (ja
Inventor
清貴 佐山
清貴 佐山
吉田 宜史
宜史 吉田
良久 田家
良久 田家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013035060A priority Critical patent/JP6383138B2/ja
Publication of JP2014165341A publication Critical patent/JP2014165341A/ja
Application granted granted Critical
Publication of JP6383138B2 publication Critical patent/JP6383138B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

本発明は、電子デバイスに関する。
従来から、携帯電話や携帯情報端末機には表面実装型の電子デバイスが多く用いられている。このうち、水晶振動子やMEMS、ジャイロ、加速度センサ等は、パッケージの内部に中空のキャビティが形成され、このキャビティに水晶振動子やMEMS等の電子素子が封入されている。パッケージとしてガラス材料が用いられる。例えばベース基板に電子素子が実装され、その上にガラス蓋が陽極接合により接合されて電子素子が密封される。ガラスどうしの陽極接合は気密性が高くしかも安価であるという利点がある(例えば特許文献1)。
従来の電子デバイスは、ベースと、ベースに搭載される電子部品と、電子部品を収容してベースに接合されるキャップとを備える。ベースには板厚方向に貫通する貫通電極と、ベースの下面に形成され、貫通電極に電気的に接続される第一の金属膜と、ベースの上面に形成され、貫通電極と電子部品とを電気的に接続する第二の金属膜が形成される。第一の金属膜の外部には金属膜からなる外部電極が形成される。
ここで、貫通電極は鉄−ニッケル系合金が使用される。第一の金属膜として無電解メッキ法により形成される金が使用される。また、貫通電極とベースとの間には図示しない低融点ガラスが使用され、熱溶着により気密性を向上させている。低融点ガラスを使用して熱溶着し貫通電極とベースとの間の気密性を向上させようとすると、貫通電極の端面に酸化膜が形成され、他の金属との間の導電性が低下する。そこで、貫通電極の熱溶着時に形成される酸化膜を取り除いた後に、貫通電極の端面に第一の金属膜や第二の金属膜を形成して貫通電極の酸化を防止している。
特開2012−44105号公報
第一の金属膜は、貫通電極の端面だけを介して貫通電極と電気的に接続している。この場合、貫通電極の端面だけでは、電気的に接続できる領域が少ないため、電気的に接続できない可能性がある。また、貫通電極及びベース基板の表面を同時に研磨して、一面で構成しようとすると、貫通電極とベース基板との境界部が多く削れ、段差ができる可能性がある。この場合、貫通電極とベース基板との間の境界部が露出し腐食が一層進行しやすい。
本発明に係る電子デバイスは、複数の貫通電極が形成される絶縁性のベース基板と、前記ベース基板の一方の表面に実装される電子素子と、前記電子素子を収納し前記ベース基板に接合される蓋体と、を備える電子デバイスであって、前記貫通電極は、金属ピンで構成され、前記ベース基板の他方の表面から突出する突出部を有し、前記突出部は、前記貫通電極の前記ベース基板の他方の表面側の端面の全体を含み、前記突出部の表面の全体と、前記突出部近傍の前記ベース基板の他方の表面と、を覆う金属膜で形成される外部電極を有することを特徴とする。
本発明によれば、外部電極は、突出部の表面全体と接触するため、電気的に接続できる領域を増加し、外部電極と貫通電極とを確実に電気的に接続することができる。また、貫通電極とベース基板との境界部においても、貫通電極が突出しているため、この境界部に段差が生じにくい。そのため、この境界部からの腐食を抑制することができる。
また、前記貫通電極の前記端面は、周縁から中央に向かって傾斜する傾斜面で構成されることを特徴とする。これにより、外部電極が傾斜面を利用して形成されるため、外部電極を傾斜面に沿って形成され、外部電極と貫通電極との電気的接続を確実にすることができる。
また、前記突出部は、前記貫通電極の前記端面のみで構成され、前記端面の周縁が前記ベース基板の他方の表面との境界であることを特徴とする。これにより、貫通電極と外部電極との境界で段差が生じないため、外部電極が段差で分断することを防止できる。
また、前記貫通電極の前記端面は、曲面で構成されることを特徴とする。これにより、貫通電極の端面に段差が生じないため、外部電極が段差で分離することを防止できる。
また、前記外部電極は、メッキ膜で構成されることを特徴とする。これにより、貫通電極と外部電極との境界で密着しやすくなり、この境界での腐食を防止することができる。
本発明によれば、外部電極は、突出部の表面全体と接触するため、電気的に接続できる領域を増加し、外部電極と貫通電極とを確実に電気的に接続することができる。また、貫通電極とベース基板との境界部においても、貫通電極が突出しているため、この境界部に段差が生じにくい。そのため、この境界部からの腐食を抑制することができる。
本発明の実施の形態による電子デバイスの一例を示す外観斜視図である。 図1に示す電子デバイスの断面図である。 図1に示す電子デバイスの貫通電極の一例を示す断面図である。 図1に示す電子デバイスの貫通電極の他の一例を示す断面図である。 図1に示す電子デバイスの貫通電極の他の一例を示す断面図である。 図1に示す電子デバイスの貫通電極の他の一例を示す断面図である。 図1に示す電子デバイスを製造する流れを示す工程図である。 図1に示す電子デバイスを製造する流れを示す工程図である。
以下、本発明の実施の形態による電子デバイスについて、図1、図2を参照しながら説明する。図1は、本発明の実施の形態による電子デバイスの一例を示す外観斜視図である。図2は、図1に示す電子デバイスの断面図である。
本実施形態の電子デバイス1は、図1及び図2に示すように、ベース基板2と蓋基板3とが2層に積層された箱状に形成されており、内部のキャビティ5内に電子デバイス4が収納された表面実装型パッケージである。そして、電子素子4とベース基板2の外側に設置された外部電極11とが、ベース基板2を貫通する一対の貫通電極10によって電気的に接続されている。電子素子5として、圧電振動片、例えば水晶振動片、発光素子、受光素子、加速度センサ、MEMS(Micro−Electro−Mechanical−Systems)、その他の素子を使用することができる。
ベース基板2は、ガラス材料、例えばソーダ石灰ガラスからなる透明な絶縁性の基板で板状に形成されている。ベース基板2は例えば数百μmの厚さである。蓋基板3は絶縁物、半導体、金属、あるいはその複合材料からなり、本実施形態では例えばソーダガラスからなる絶縁性の基板である。図1及び図2に示す例では、蓋基板3におけるベース基板2が接合される接合面(一方の面)側に、電子素子4が収納されるキャビティ5となる矩形状の凹部が形成される。また、ベース基板2は平板状に形成されている。凹部は、両基板2、3が重ね合わされたときに、電子デバイス4を収納するキャビティ5となる凹部である。そして、蓋基板3は、この凹部5をベース基板2側に対向させた状態でベース基板2に対して接合膜7を介して接合されている。接合膜7を用いて陽極接合や金属間接合を行うことができる。また、接合膜7として接着剤を用いて蓋基板3とベース基板2を接合することができる。
図2に示すように電子素子4と外部電極11とを電気的に接続するために複数の貫通電極10がベース基板2に形成されている。貫通電極10を通すための貫通孔は、キャビティ5内に開口するように形成されている。図2では、貫通孔は略一定の径を維持しながらベース基板2を真っ直ぐに貫通した貫通孔を例に挙げて説明するが、この場合に限られず、例えばベース基板2の下面に向かって漸次径が縮径あるいは拡径するテーパー状に形成しても構わない。いずれにしても、ベース基板2を貫通していれば良い。
貫通電極10は、貫通孔を完全に塞いでキャビティ5内の気密を維持していると共に、外部電極11と電子素子4とを電気的に導通させる役割を担っている。また、貫通電極10は、内部電極9を介して、電子素子4と電気的に接合している。内部電極9と電子素子5とをワイヤーボンディングにより電気的に接続する他に、内部電極9と電子素子5とを金属バンプ10を介して表面実装してもよい。
さらに貫通電極10について、図3を参照しながら説明する。図3は、図1に示す電子デバイスの貫通電極の一例を示す断面図である。なお、ベース基板2の一方の面側に配置されている内部電極、蓋基板等は省略している。
貫通電極10は、導電性の金属材料からなる金属ピンで形成されている。金属ピンは、例えば鉄−ニッケル合金からなる。本実施形態において、貫通電極10は、ベース基板の一方の表面側の端面(一方の端面)からベース基板の他方の表面側の端面(他方の端面)まで一定の径の円柱で構成されている。
また、貫通電極10は、ベース基板2の他方の表面から突出する突出部を有している。この突出部は、貫通電極10の他方の端面の全体を含んでいる。すなわち、貫通電極10の他方の端面の全体が、ベース基板2の他方の表面より突出している。また、本実施形態においては、貫通電極10の側面は、ベース基板2に埋め込まれる部分と、ベース基板2の他方の表面から突出する部分とを有している。この突出部は、1μm以下の高さで構成され、例えば0.1〜1μmの高さである。ただし、突出部は他方の端面がベース基板の他方の面より突出する高さであればよい。また、突出部の高さが1μmより大きくすると、ベース基板2の他方の表面の平坦度に影響を及ぼし、電子デバイスの実装時に影響がでる可能性がある。
外部電極11は突出部の表面の全体を覆う金属膜で形成されている。外部電極11は、無電解メッキ法により形成されるメッキ膜を有する。このメッキ膜は、例えば、ニッケル膜で形成され、膜厚が1μm〜5μmに形成される。メッキ膜の膜厚は1μmよりも薄くすると貫通電極10の他方の端面を水分等から隔離するキャップ効果が低下しやすくなり、膜厚を5μmよりも厚くすると、メッキ膜の内部応力が大きくなって膜下部のベース基板2の欠けや割れが発生しやすくなる。なお、外部電極11は、電解メッキ法により形成されるメッキ膜でもよい。
本実施形態では、外部電極11は、突出部の表面全体と接触するため、電気的に接続できる領域を増加し、外部電極11と貫通電極10とを確実に導通することができる。また、貫通電極10とベース基板2との境界部においても、貫通電極10が突出しているため、この境界部に段差が生じにくい。そのため、この境界部からの腐食を抑制することができる。
図1に示す電子デバイスの貫通電極の他の例を、図4〜6を参照して説明する。図4〜6は、それぞれ図1に示す電子デバイスの貫通電極の他の一例を示す断面図である。なお、図3と同様の構成については、その説明を省略する。
図4において、貫通電極10において、他方の端面が、周縁から中央に向かって傾斜する傾斜面で構成される。本実施形態において、貫通電極10は、円柱で構成され、端面の形状は、円で構成される。この場合、貫通電極10の他方の端面は、円の外周縁から中心部に向かって傾斜し、中心部を頂点とする針状に形成される。また、貫通電極10の他方の端面は、側面に対しても傾斜している。
また、貫通電極10の側面は、図3と同様に、ベースの他方の表面から突出している。
図4の例により、外部電極11が貫通電極10の傾斜面を利用して形成されるため、外部電極11を傾斜面に沿って傾斜しやすくなる。そのため、外部電極11と貫通電極10との電気的接続を確実にすることができる。
さらに、外部電極11をメッキ膜で形成する場合、貫通電極10の他方の端面と側面とが垂直の場合よりも、他方の端面と側面との境界で形成しやすい。また、外部電極11をスパッタ等の金属膜で形成する場合、貫通電極10の他方の端面と側面との境界で金属膜が分断されにくい。そのため、外部電極と貫通電極との間で確実に導通させることができる。
図5において、貫通電極10の突出部は、貫通電極10の他方の端面のみで構成されている。また、他方の端面の周縁が、突出部とベース基板2の他方の表面との境界になっている。すなわち、貫通電極10の他方の端面は、周縁から中央に向かって傾斜する傾斜面からなり、この傾斜面が突出部を構成している。また、貫通電極10の側面は、ベース基板2の他方の表面側に完全に埋め込まれている。
この場合、突出部とベース基板2の他方の表面との境界は、傾斜角を有している。すなわち、貫通電極10と外部電極11との境界で段差が生じない。そのため、外部電極11は、この傾斜を利用して形成することができる。この場合、外部電極11は、突出部とベース基板2の他方の表面との境界部分で、分断されにくい。よって、外部電極11と貫通電極10との間を確実に導通させることができる。
図6において、貫通電極10の他方の端面は、曲面で構成されている。この場合、貫通電極10の端面が滑らかに変化する。そのため、外部電極11が貫通電極10の表面で分断されにくい。
図6においては、図5と同様に突出部が貫通電極10の他方の端面のみで構成される。なお、本例の場合、他方の端面の一部が曲面で構成されてもよい。この場合においても、曲面部分で、外部電極の分断が発生しにくい。また、本例の場合、突出部が貫通電極10の側面を含んでもよい。
また、貫通電極10の形状は各例に限定されない。例えば、貫通電極10が、角柱でもよい。また、図3において、貫通電極の他方の端面の中央の頂点が形成されず、中央に面が形成されてもよい。この場合、他方の端面は例えば、断面視で台形形状になる。
また、貫通電極10の他方の端面において、径の一方の端から他方の端まで一定の傾斜角で傾斜して、端面が一面の傾斜面で構成されてもよい。
また、外部電極11は、メッキ膜と、メッキ膜及びベース基板11の上面に形成される金属膜とで構成されてもよい。この金属膜は、スパッタ等で形成される。
次に電子デバイスの製造方法を説明する。図7、図8は、本発明の電子デバイスの製造方法を表す工程図である。図7に示すように、まず、貫通電極形成工程S1において、ベース基板に鉄−ニッケル系合金からなる貫通電極を形成する。次に、電子素子実装工程S2において、ベース基板の一方の表面に電子素子を実装する。次に、蓋体設置工程S3において、ベース基板に電子素子を収納して蓋体を設置する。次に、外部電極形成工程S4において、ベース基板の他方の表面に露出する貫通電極の突出部に金属膜からなる外部電極を形成する。
図8を用いて、電子デバイスの製造方法を詳細に説明する。
ベース基板としては、ソーダ石灰ガラス、ホウケイ酸ガラス、その他のガラスを使用することができる。貫通電極として、コバール、インバー、パーマロイ、42アロイ、ステンレス鋼等の鉄−ニッケル系合金を使用することができる。貫通電極の突出部に無電解メッキ法によりメッキ膜を形成することにより、メッキ膜は貫通電極の突出部と端面近傍のベース基板の表面にキャップを被せたように形成され、貫通電極の突出部は密閉される。そのため、周囲に水分等が付着しても貫通電極とは接触せず、貫通電極が電池効果によって腐食することが防止される。メッキ膜の酸化を防止するため、メッキ膜の上面に金等のイオン化傾向の小さな金属材料を形成することができる。
なお、貫通電極形成工程S1の後であり、電子素子実装工程S2の前に、外部電極形成工程S4を行って貫通電極3の突出部に外部電極を形成し、次に電子素子実装工程S2と蓋体設置工程S3を行ってもよい。
貫通電極形成工程S1において、ガラス材を軟化又は溶融し、型成形によりベース基板2に貫通孔を形成する。貫通孔に鉄−ニッケル系合金の金属ピンを充填し、加熱・軟化させて金属ピンとベース基板とを溶着する。ベース基板を冷却後に両面を研磨する。なお、ベース基板2の貫通孔は、サンドブラスト法やエッチング法により形成することもできる。
電子素子実装工程S2において、ベース基板2に電子素子4を表面実装する。ベース基板2の一方の表面に蒸着法やスパッタリング法等により金属膜を形成し、フォトリソグラフィ及びエッチング法により金属膜のパターニングを行って内部電極9を形成する。内部電極9は、蒸着法やスパッタリング法に代えて印刷法により形成してもよい。次に、ワイヤーを介して電子素子4を表面実装によりベース基板2に設置する。
蓋体設置工程S3において、ベース基板2に電子素子5を接合する。蓋基板3として、例えばベース基板2と同じソーダ石灰ガラスを使用することができる。蓋基板3は中央に窪みを備え、窪みの上端面には予め接合膜7を形成しておく。接合膜7として、例えば、蒸着法やスパッタリング法等によりアルミニウム膜、クロム膜、シリコン膜等の導電性膜、又はこれらの複合層を形成する。そして、中央の窪みに電子素子4を収納してベース基板2と蓋基板3を陽極接合により接合する。接合の際に電子素子4が収納されるパッケージ内部を真空にすることができる。例えば、電子素子4として水晶振動片を使用する場合に、パッケージ内部を真空に維持すれば、水晶振動片の物理的な振動に対する空気抵抗を無くすことができる。なお、ベース基板2と蓋基板3との間は、陽極接合の他に用途に応じて金属間接合や接着剤によって接合することもできる。
外部電極形成工程S4において、ベース基板2の他方の表面に突出する貫通電極10の突出部に外部電極11を形成する。さらに外部電極11の表面に金属膜7を形成することができる。外部電極11を覆うように、銀ペースト等の導電材料を印刷し、焼成して形成される導電膜を形成することができる。
図8は、本発明に係る電子デバイスの製造方法を表す工程図である。電子素子として圧電振動片を実装した圧電振動子からなる電子デバイスを製造する具体例である。なお、本実施形態は、多数の窪みが形成されるガラスウエハーと、多数の電子素子が実装されるガラスウエハーとを重ね合わせて接合し、多数の電子デバイス1を同時に形成する製造方法である。同一の工程には同一の符号を付している。
ベース基板に実装する電子素子は水晶振動子などからなる圧電振動片である。蓋体形成工程S20を説明する。ソーダ石灰ガラスからなる板状のガラスウエハーを準備する。まず、研磨、洗浄、エッチング工程S21においてガラスウエハーを所定の厚さまで研磨し、洗浄した後にエッチング処理を行って最表面の加工変質層を除去する。次に、窪み形成工程S22において、各電子デバイスが形成される領域の中央部に加熱プレスの型成形により窪みを形成する。次に、研磨工程S23において、窪みの周囲の上端面を平坦な鏡面に研磨加工する。次に、接合膜堆積工程S24において、蓋体の窪みを形成した表面にスパッタリング法又は蒸着法により、例えばアルミニウムからなる接合膜を50nm〜150nmの厚さで堆積する。次に、パターン形成工程S25において、フォトリソグラフィ及びエッチング法により、窪み周囲の上端面以外の表面から接合膜を除去する。このようにしてガラスウエハーからなる蓋体を形成する。
圧電振動片作成工程S30を説明する。水晶の原石を所定角度でスライスし、水晶ウエハーを形成し、次に、水晶ウエハーを研削及び研磨加工して一定の厚みとする。次に、水晶ウエハーの加工変質層をエッチング処理を行って除去する。次に、水晶ウエハーの両表面に金属膜を堆積し、フォトリソグラフィ及びエッチング法により金属膜をパターニングし、所定形状の励振電極、配線電極、マウント電極に加工する。次にフォトリソグラフィ及びエッチング法あるいはダイシングにより水晶ウエハーを圧電振動片の外形形状に加工する。
ベース基板形成工程S40を説明する。ソーダ石灰ガラスからなる板状のガラスウエハーを準備する。まず、研磨、洗浄、エッチング工程S41においてガラスウエハーを所定の厚さまで研磨し、洗浄した後にエッチング処理を行って最表面の加工変質層を除去する。次に、貫通電極形成工程S1において、加熱プレスの型成形により、或いは表面にマスクを設置後にエッチング処理あるいはサンドブラストにより研削してガラスウエハーの板厚方向に貫通孔を形成する。次に、この貫通孔に鉄−ニッケル系合金からなる貫通電極を埋め込む。
次に、研削工程S42において、貫通電極の両端部及びガラスウエハーの両面を研磨する。この工程で、ガラスウエハ―に、ラッピング、ポリッシングを行う。なお、研磨剤12は貫通電極10の材質に応じて適宜設定することができる。この工程において、貫通電極10が、ベース基板の他方の表面から突出する突出部を有し、突出部は、貫通電極10のベース基板の他方の表面側の端面の全体を含むまで研磨する。また突出部の形成は、例えば、ベース基板と貫通電極との硬さの違いを利用して形成される。すなわち、貫通電極よりベース基板の方が研磨されやすいため、突出部を形成することができる。また、ポリッシングをベース基板の一方の表面のみに行い、他方の表面にポリッシングしないことで、突出部を形成してもよい。ポリッシング工程において、研磨剤12として、純水、過酸化水素水及びコロイダルシリカの混合液を用い、化学的機械的研磨を行い、突出部の高さを調整してもよい。
次に、内部電極形成工程S43において、スパッタリング法あるいは蒸着法によりベース基板の一方の表面に金属膜を堆積し、フォトリソグラフィ及びエッチング法により内部電極にパターニングする。
次に、電子素子実装工程S2において、圧電振動片をベース基板の一方の表面に実装する。実装の際に、ベース基板の内部電極に導電性接着剤又は金属バンプを設置し、その上に圧電振動片のマウント電極を接合してベース基板上に圧電振動片を片持ち状に固定する。これにより、貫通電極と圧電振動片の励振電極とを電気的に接続する。このように多数の圧電振動片が実装されるガラスウエハーからなるベース基板を形成する。
次に、重ね合わせ工程S11において、蓋体の各窪み各圧電振動片が収納されるように蓋体をベース基板の上に載置し、上下方向から押圧する。次に、蓋体設置工程S3において、ベース基板及び蓋体を200℃以上の温度に加熱し、蓋体の接合材を陽極にベース基板を陰極にして数百Vの電圧を印加し、接合材を介してベース基板と蓋体とを接合する。接合の際には周囲を真空に保持する。
次に、外部電極形成工程S4において、ベース基板の他方の表面に突出する貫通電極突出部に金属膜からなる外部電極を堆積する。この際、外部電極は、突出部の表面の全体を覆う。
この際、外部電極は、さらに金属膜上に銀ペースト等からなる導電材料を印刷し、焼成して導電膜を形成してもよい。次に、切断工程S13において、接合体の表面にスクライブ線を設け、切断刃を押し当てて割断する、あるいはダイシングブレードやダイシングソーを用いて分割し、個々の電子デバイス1を得る。次に、電気特性検査工程S14において、電子デバイス1の共振周波数や共振抵抗値等を測定して検査する。
本発明により、外部電極は、突出部の表面全体と接触するため、電気的に接続できる領域を増加し、外部電極と貫通電極とを確実に電気的に接続することができる。また、貫通電極とベース基板との境界部においても、貫通電極が突出しているため、この境界部に段差が生じにくい。そのため、この境界部からの腐食を抑制することができる。
なお、本発明は実施形態に限定されず、種々の構成を採用することができる。例えば、貫通電極のベース基板の一方の表面においても、突出部を形成してもよい。
1 電子デバイス
2 ベース基板
3 蓋基板
4 電子素子
5 キャビティ
7 接合膜
9 内部電極
10 貫通電極
11 外部電極

Claims (4)

  1. 複数の貫通電極が形成される絶縁性のベース基板と、前記ベース基板の一方の表面に実装される電子素子と、前記電子素子を収納し前記ベース基板に接合される蓋体と、を備える電子デバイスであって、
    前記貫通電極は、前記ベース基板の他方の表面から突出する突出部を有し、
    前記突出部は、前記貫通電極の前記ベース基板の他方の表面側の端面の全体を含み、
    前記突出部の表面の全体と、前記突出部近傍の前記ベース基板の他方の表面と、を覆う金属膜で形成される外部電極を有し、
    前記貫通電極の前記端面は、周縁から中央に向かい傾斜する傾斜面を有することを特徴とする電子デバイス。
  2. 前記貫通電極の前記端面は、曲面で構成されることを特徴とする請求項1に記載の電子デバイス。
  3. 前記突出部は、前記貫通電極の前記端面のみで構成され、
    前記端面の周縁が前記突出部と前記ベース基板の他方の表面との境界であることを特徴とする請求項1に記載の電子デバイス。
  4. 前記外部電極は、メッキ膜で構成されることを特徴とする請求項1に記載の電子デバイス。
JP2013035060A 2013-02-25 2013-02-25 電子デバイス Expired - Fee Related JP6383138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013035060A JP6383138B2 (ja) 2013-02-25 2013-02-25 電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013035060A JP6383138B2 (ja) 2013-02-25 2013-02-25 電子デバイス

Publications (2)

Publication Number Publication Date
JP2014165341A JP2014165341A (ja) 2014-09-08
JP6383138B2 true JP6383138B2 (ja) 2018-08-29

Family

ID=51615687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013035060A Expired - Fee Related JP6383138B2 (ja) 2013-02-25 2013-02-25 電子デバイス

Country Status (1)

Country Link
JP (1) JP6383138B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017014127A1 (ja) * 2015-07-21 2017-01-26 株式会社村田製作所 Led搭載基板
JP6835607B2 (ja) * 2017-01-30 2021-02-24 京セラ株式会社 水晶デバイス及びその製造方法
JP6928269B2 (ja) * 2018-08-31 2021-09-01 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253656A (ja) * 1987-04-10 1988-10-20 Sumitomo Electric Ind Ltd 半導体装置
JPH0198252A (ja) * 1987-10-12 1989-04-17 Oki Electric Ind Co Ltd 半導体パッケージ
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014165341A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
US8334639B2 (en) Package for electronic component, piezoelectric device and manufacturing method thereof
JP5129284B2 (ja) 圧電振動子及び圧電振動子の製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
JP2010087573A (ja) 圧電デバイスとその製造方法
US9711707B2 (en) Method for manufacturing an electronic device
KR102228131B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP6383138B2 (ja) 電子デバイス
JP6230285B2 (ja) 電子デバイス、memsセンサ及び電子デバイスの製造方法
JP6230286B2 (ja) 電子デバイス及び電子デバイスの製造方法
JP2009225220A (ja) 圧電デバイスおよびその製造方法
JP2007184810A (ja) 圧電振動子の製造方法
JP2014143559A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2014143558A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2013143640A (ja) 水晶振動子及び水晶振動子の製造方法
JP2015002414A (ja) 電子デバイス
JP2008118241A (ja) 電子デバイス及びその製造方法
JP2010200262A (ja) 圧電振動デバイス
JP2011193291A (ja) パッケージ、およびパッケージ製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170609

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170630

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180803

R150 Certificate of patent or registration of utility model

Ref document number: 6383138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees