JP6230285B2 - 電子デバイス、memsセンサ及び電子デバイスの製造方法 - Google Patents

電子デバイス、memsセンサ及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP6230285B2
JP6230285B2 JP2013125673A JP2013125673A JP6230285B2 JP 6230285 B2 JP6230285 B2 JP 6230285B2 JP 2013125673 A JP2013125673 A JP 2013125673A JP 2013125673 A JP2013125673 A JP 2013125673A JP 6230285 B2 JP6230285 B2 JP 6230285B2
Authority
JP
Japan
Prior art keywords
conductive film
lid
electronic device
bonding
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013125673A
Other languages
English (en)
Other versions
JP2014060698A (ja
Inventor
吉田 宜史
宜史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013125673A priority Critical patent/JP6230285B2/ja
Publication of JP2014060698A publication Critical patent/JP2014060698A/ja
Application granted granted Critical
Publication of JP6230285B2 publication Critical patent/JP6230285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、パッケージにMEMSセンサ等の電子素子を収納する電子デバイス、これを用いたMEMSセンサ及び電子デバイスの製造方法に関する。
従来から、携帯電話や携帯情報端末機には表面実装型の電子デバイスが多く用いられている。このうち、水晶振動子やMEMS、ジャイロ、加速度センサ等は、パッケージの内部に中空のキャビティが形成され、このキャビティに水晶振動子やMEMS等の電子素子が封入されている。パッケージとしてガラス材料が用いられる。例えばガラス基板に電子素子が実装され、その上にガラス蓋が陽極接合により接合されて電子素子が密封される。ガラスどうしの陽極接合は気密性が高くしかも安価であるという利点がある。
図6は、この種の電子デバイスの断面図である(特許文献1の図5)。圧電振動子100は、ガラスからなる基板体110と、ガラスからなる蓋体130と、基板体110と蓋体130の凹部133との間に形成されるキャビティに収納される圧電振動素子120から構成される。基板体110には水晶片からなる圧電振動素子120が片持ち状に実装される。蓋体130には凹部133が形成され、この凹部133の周囲の枠部の上端面及び凹部133の内表面にはアルミニウムからなる接合用金属膜134が全面に形成される。基板体110には貫通電極が形成され、キャビティ側の表面に形成される配線とキャビティ側とは反対側に形成される外部端子112とを電気的に接続する。蓋体130は基板体110に陽極接合により接合される。
接合用金属膜134を蓋体130に設けるので基板体110のキャビティ側の配線とショートすることがなく、また、接合用金属膜134を蓋体130の凹部133の側の全面に、つまり凹部133の周囲の枠部の上端面及び凹部133の内表面に設けるので接合用金属膜134のパターニングが必要なく、容易に製造することができる。
特開2009−111930号公報
上記従来構造では、蓋体130に形成した接合用金属膜134の断面が外部に露出している。接合用金属膜134の露出部は外気の水分等が付着することにより腐食する。腐食が進行すると接合用金属膜134は負に帯電する。すると、凹部133の内表面に形成される接合用金属膜134に負電荷が伝達され、ガラス内部からナトリウムイオンを引き寄せる。内表面の接合用金属膜134は、この引き寄せられたナトリウムイオンや表面に付着する水分と反応して腐食する。この腐食に伴ってガスが発生し、キャビティ内に実装される電子素子の特性劣化を引き起こす原因となる。特に凹部133の内表面はサンドブラスト法やエッチング処理により、或いは軟化点以上での型成形により形成されるので表面が粗く、水分が付着しやすい。
例えば、電子素子として音叉型の水晶片を用いる場合は、水晶片の振動が空気抵抗によって影響を受ける。これを避けるために、キャビティ内を真空に維持する。しかし、外気に露出する接合用金属膜134の腐食が進行すると、凹部133の内表面側の接合用金属膜134が腐食し、表面に付着する水分が分解して水素ガスが発生し、キャビティ内圧が変動する。この内圧変動により水晶片の振動周期が変動して特性が劣化する。
本発明は、上記課題に鑑みてなされたものであり、キャビティ内の金属の腐食に伴って発生するガスにより内部に収納される電子素子の特性が劣化することを防止した電子デバイス、発振器及び電子デバイスの製造方法を提供することを目的とする。
本発明の電子デバイスは、基体と、前記基体との間にキャビティが形成され、前記基体に陽極接合される蓋体と、前記キャビティに収納される電子素子と、前記蓋体と前記基体との接合面に設置される接合導電膜と、前記蓋体の前記キャビティ側の表面に設置され、前記接合導電膜と電気的に分離される内部導電膜と、を備えることとした。
また、前記接合導電膜と前記内部導電膜とは組成が同一であることとした。
また、前記蓋体は中央に凹部を有し、前記凹部の周囲の上端面に前記接合導電膜が形成され、前記凹部の底面に前記内部導電膜が形成されることとした。
また、前記接合導電膜はアルミニウムからなることとした。
また、前記電子素子は水晶振動子であることとした。
本発明の発振器は、前記電子デバイスと、前記電子デバイスに駆動信号を供給する駆動回路と、を備えることとした。
本発明の電子デバイスの製造方法は、 基体に電子素子を実装する実装工程と、
蓋体に凹部を形成する凹部形成工程と、
前記蓋体の前記凹部が形成される側の表面に導電膜を堆積する導電膜堆積工程と、
前記凹部に前記電子素子を収納し、前記蓋体を前記基体に陽極接合する接合工程と、
前記凹部の周囲の上端面に堆積した前記導電膜と前記凹部の底面に堆積した導電膜とを電気的に分離する導電膜分離工程と、を備えることとした。
また、前記接合工程の前に前記導電膜分離工程を行うこととした。
本発明の電子デバイスは、基体と、基体との間にキャビティを構成し、基体に陽極接合される蓋体と、キャビティに収納される電子素子と、蓋体と基体との接合面に設置される接合導電膜と、蓋体のキャビティ側の表面に設置され、接合導電膜と電気的に分離される内部導電膜と、を備える。この構成により、外部に露出する接合導電膜が腐食し接合導電膜に負電荷が帯電した場合でも、この負電荷は内部導電膜に伝達されない。そのため、内部導電膜の腐食が抑制され、内部導電膜の腐食に伴って発生するガスが低減し、キャビティ内に収納される電子素子の特性劣化を防止することができる。
本発明の第一実施形態に係る電子デバイスの断面模式図である。 本発明の第二実施形態に係る電子デバイスの製造方法を表す工程図である。 本発明の第二実施形態に係る電子デバイスの製造方法における各工程の説明図である。 本発明の第三実施形態に係る電子デバイスの製造方法を表す工程図である。 本発明の第四実施形態に係る発振器の上面模式図である。 従来公知の電子デバイスの断面図である。
(第一実施形態)
図1は本発明の第一実施形態に係る電子デバイス1の断面模式図である。電子デバイス1は、基体2と、基体2の上に接合される蓋体3と、基体2と蓋体3の間に形成されるキャビティ4に収納される電子素子5と、基体2と蓋体3との間の接合面に設置される接合導電膜6と、蓋体3のキャビティ4側の表面に設置され、接合導電膜6と電気的に分離される内部導電膜7とを備える。
基体2及び蓋体3はソーダ石灰ガラス、ホウケイ酸ガラス、その他のガラスからなる板を使用することができる。蓋体3は、基体2に陽極接合され、基体2との間にキャビティ4が構成される。電子素子5は、水晶振動子、MEMS、発光ダイオード、受光素子、その他を使用することができる。接合導電膜6はアルミニウム、クロム、その他の金属を使用することができる。内部導電膜7は、接合導電膜6と同時に形成する同じ材料を使用することができる。
内部導電膜7を蓋体3のキャビティ4側の表面に設置したので内部ガスを吸着するゲッタリング効果を利用することができる。蓋体3に設置した接合導電膜6を陽極とし基体2を陰極として高電圧を印加して陽極接合すると酸素ガスが発生するが、内部導電膜7はこの酸素ガスを吸着し、電子素子5に与える酸素ガスの影響を低減させる。また、内部導電膜7が接合導電膜6から電気的に分離されるので、外部に露出する接合導電膜6の端部が腐食し接合導電膜6が負に帯電した場合でも、内部導電膜7にはこの負電荷が伝達されない。そのため、内部導電膜7は、蓋体3内に含まれるナトリウムイオンを引き付けることがなく、また、内部導電膜7の表面に付着する水分によって内部導電膜7の腐食が促進されず、腐食に伴って発生するガスが低減し、電子素子5の特性劣化が防止される。
本実施形態においては、蓋体3は中央部に凹部8を有する。凹部8の周囲の上端面TSに接合導電膜6が形成される。凹部8の底面BSに内部導電膜7が形成される。基体2は、板厚方向に貫通する2つの貫通電極13を有し、キャビティ4側の表面には2つの配線11が形成され、キャビティ4とは反対側の表面には2つの外部電極14が形成される。各配線11は貫通電極13を介して外部電極14にそれぞれ電気的に接続される。基体2のキャビティ4側の表面には電子素子5が実装される。電子素子5はその上面に図示しない電極が形成され、ワイヤー12を介して配線11に電気的に接続される。これにより、2つの外部電極14から駆動電力や駆動信号をキャビティ4内の電子素子5に供給することができる。
なお、本実施形態において電子素子5と配線11との間をワイヤー12により電気的に接続したが、これに代えて電子素子5を基体2に面実装することができる。例えば電子素子5として音叉型の水晶振動子を使用する場合には、音叉型の基部を配線11に片持ち状に接合し、キャビティ4内を真空に引いて基体2と蓋体3とを陽極接合する。このとき、内部導電膜7と接合導電膜6とが電気的に分離しているので内部導電膜7は腐食し難く、ガスの発生がないのでキャビティ4を所定圧の真空に長期間維持することができる。
また、本実施形態では蓋体3に凹部8を形成し、この凹部8の底面BSに接合導電膜6と電気的に分離する内部導電膜7を形成したが、これに代えて、基体に凹部を形成し、基体と蓋体の間にキャビティを形成し、蓋体を平坦な板とすることができる。基体の凹部に電子素子を収納し、平坦な板からなる蓋体を凹部の上端面に陽極接合する。この場合も、蓋体のキャビティ側の表面には、基体と蓋体の接合面に設置する接合導電膜と電気的に分離する内部導電膜を設ける。
(第二実施形態)
図2及び図3は本発明の第二実施形態に係る電子デバイス1の製造方法を説明するための図である。図2は製造工程を表し、図3は同時に複数個の電子デバイスを製造する各工程の説明図である。同一の部分又は同一の機能を有する部分には同一の符号を付した。
図3(a)は実装工程S1を表し、基体2に電子素子5を実装した断面模式図である。ここで、基体2はソーダ石灰ガラス、ホウケイ酸ガラス、又はその他のガラスからなるウエハーを使用し、電子素子5として水晶振動子を用いる。まず、基体2の各電子デバイス1に対応する領域に2つの貫通孔を形成する。基体2を軟化点以上の温度に加熱し型に押圧する型成形により複数の貫通孔を同時に形成することができる。また、基体2の表面にマスクを設置し、ガラスエッチング法やサンドブラスト法により複数の貫通孔を同時に形成することができる。次に、貫通孔に電極を埋め込んで貫通電極13を形成する。例えば貫通孔に金属棒を埋め込み接着剤により固定する、また、貫通孔に印刷法等により導電性接着剤を充填し固化する、或いは、貫通孔に無電解メッキ法により金属材料を堆積し充填する、などの方法により貫通電極13を形成することができる。次に、基体2の実装側の表面を研磨して平坦面とする。
次に蒸着法やスパッタリング法等により基体2の表面に導電膜を形成し、フォトリソグラフィ及びエッチング法により配線11を形成する。導電膜としてアルミニウム、金、クロム等の材料を使用することができる。次に、配線11の上に導電性接着剤15を設置し、その上に電子素子5としての水晶振動子を実装する。導電性接着剤15に代えて金属バンプを設置し、水晶振動子の表面に形成したマウント電極に接合してもよい。水晶振動子が音叉型である場合は音叉型の基部が導電性接着剤15により固定され、水晶振動子は片持ち状に支持される。
図3(b)は凹部形成工程S2を表し、蓋体3に凹部8を形成する。蓋体3はソーダ石灰ガラス、ホウケイ酸ガラス、又はその他のガラスからなるウエハーを使用する。凹部8は蓋体3を軟化点以上の温度に加熱し型成形により複数同時に形成することができる。あるいは、ウエハーの表面に凹部形成領域が開口するマスクを設置し、ガラスエッチング法やサンドブラスト法等により凹部形成領域のガラスを除去して凹部8を複数同時に形成することができる。なお、凹部8の内側面SSを傾斜面とし、型成形の際の離型性を向上させている。
図3(c)は導電膜堆積工程S3を表す。まず、凹部8の周囲の上端面TSを鏡面に研磨する。この場合、凹部8の底面BSは研磨されないので粗面の状態が維持される。次に、蓋体3の凹部8が形成される側の表面に導電膜16を堆積する。導電膜16としてアルミニウム膜、クロム膜、シリコン膜、他の導電膜、或いは材料の異なる複数層の膜をスパッタリング法や蒸着法により形成することができる。導電膜16は各凹部の周囲の上端面TSや底面BS、及び上端面TSと底面BSの間の内側面SSの全面に堆積する。例えばアルミニウム膜を100nm〜150nm形成する。
図3(d)は接合工程S4を表し、凹部8に電子素子5を収納するように蓋体3を基体2の表面に載置し、真空中において蓋体3を基体2に陽極接合する。陽極接合は、基体2及び蓋体3を200℃以上の温度に加熱し、蓋体3の導電膜16を陽極に基体2を陰極にして数百Vの電圧を印加し、凹部8の周囲の上端面TSに堆積した導電膜16、つまり接合導電膜6を介して基体2と蓋体3とを接合する。次に、基体2の蓋体3とは反対側の表面に印刷法により外部電極14を形成する。外部電極14は貫通電極13に電気的に接続する。また、印刷法に代えてメッキ法、蒸着法又はスパッタリング法等により外部電極14を形成することができる。なお、外部電極14は、実装工程S1の前の貫通電極13を形成した後に形成してもよいし、次の導電膜分離工程S5の後に形成してもよい。
図3(e)は導電膜分離工程S4を表し、各凹部8の周囲の上端面TSに堆積した導電膜16(接合導電膜6)と各凹部8の底面BSに堆積した導電膜16(内部導電膜7)とを電気的に分離する。具体的には、蓋体3の上方から内側面SSにレーザーLを照射し、内側面SSに堆積した導電膜16を飛散させて除去することにより、上端面TSの接合導電膜6と底面BSの内部導電膜7とを電気的に分離する。この際に、飛散した導電膜16の粒子はゲッタリング効果によりキャビティ4内の水分子、或いはガスを吸着する。そのため、キャビティ4内の雰囲気は一層安定する。なお、内側面SSと電子素子5との間は実際には離間しているので飛散した導電膜の粒子が電子素子5の表面に付着することはなく、電子素子5の振動特性に影響を与えることはない。
図3(f)は切断工程S6を表し、ダイシングブレードやダイシングソー等を用いて、或いはガラス表面にスクライブ線を刻印し、スクライブ線に沿って割断して個々の電子デバイス1a、1bに分離することができる。この分離した電子デバイス1a、1bの接合導電膜6は外部に露出する。外気の水分が接合導電膜6に付着して腐食が始まると、接合導電膜6には負電荷が帯電するが、内部導電膜7は接合導電膜6と電気的に分離される。そのため接合導電膜6が腐食しても内部導電膜7には負電荷が伝達されない。そのため、内部導電膜7は蓋体3内に含まれるナトリウムイオンを引き寄せず、表面に付着する水分によって内部導電膜7の腐食が促進されず、これに伴うガスの発生もない。また、導電膜16は、ゲッタリング効果を有するので陽極接合の際に発生する酸素ガスや他の要因によりキャビティ4内に放出されるガスを吸着する。そのため、キャビティ4内の雰囲気が一層安定する。
なお、導電膜分離工程S4は接合工程S5の前に実施することができる。例えば、導電膜堆積工程S3の後にレーザーの照射、或いはフォトリソグラフィ及びエッチング法により内側面SSに堆積した導電膜16を除去することができる。例えば蓋体3が不透明材料の場合や導電膜16をレーザーで飛散させることができない等の場合にはフォトリソグラフィ及びエッチング法が有効である。
(第三実施形態)
図4は、本発明の第三実施形態に係る電子デバイス1の製造方法を説明するための工程図であり、上記第二実施形態の具体例である。同一の工程には同一の符号を付した。
基体2に実装する電子素子5は水晶振動子などからなる圧電振動片である。蓋体形成工程S20を説明する。ソーダ石灰ガラス、ホウケイ酸ガラス、又はその他のガラスからなる板状のガラスウエハーを準備する。まず、研磨、洗浄、エッチング工程S21においてガラスウエハーを所定の厚さまで研磨し、洗浄した後にエッチング処理を行って最表面の加工変質層を除去する。次に、凹部形成工程S2において、各電子デバイス1が形成される領域の中央部に加熱プレスの型成形により凹部8を形成する。次に、研磨工程S22において、凹部8の上端面を平坦な鏡面に研磨加工する。次に、導電膜堆積工程S3において、蓋体3の凹部8を形成した表面にスパッタリング法又は蒸着法により例えばアルミニウムからなる導電膜16を100nm〜150nmの厚さで堆積する。このようにガラスウエハーからなる蓋体3を形成する。
圧電振動片作成工程S30を説明する。水晶の原石を所定角度でスライスし、水晶ウエハーを形成し、次に、水晶ウエハーを研削及び研磨加工して一定の厚みとする。次に、水晶ウエハーの加工変質層をエッチング除去する。次に、水晶ウエハーの両表面に金属膜を堆積し、フォトリソグラフィ及びエッチング法により金属膜をパターニングし、所定形状の励振電極、配線電極、マウント電極に加工する。次にフォトリソグラフィ及びエッチング法あるいはダイシングにより水晶ウエハーを圧電振動片の外形形状に加工する。
基体形成工程S40を説明する。ソーダ石灰ガラス、ホウケイ酸ガラス、又はその他のガラスからなる板状のガラスウエハーを準備する。まず、研磨、洗浄、エッチング工程S41においてガラスウエハーを所定の厚さまで研磨し、洗浄した後にエッチング処理を行って最表面の加工変質層を除去する。次に、貫通電極形成工程S42において加熱プレスの型成形により、或いは表面にマスクを設置後にエッチング処理あるいはサンドブラスにより研削してガラスウエハーの板厚方向に貫通孔を形成する。次に、この貫通孔に導電体を充填して貫通電極13を形成し、貫通電極13の両端部及びガラスウエハーの両面を研磨して平坦化する。次に、配線電極形成工程S43において、スパッタリング法あるいは蒸着法により基体2の表面に金属膜を堆積し、フォトリソグラフィ及びエッチング法により配線11にパターニングする。
次に、実装工程S1において、圧電振動片を基体2の表面に実装する。実装の際に、基体2の配線11に導電性接着剤15や金属バンプを設置し、その上に圧電振動片のマウント電極を接合して基体2上に圧電振動片を片持ち状に固定する。これにより、貫通電極13と圧電振動片の励振電極とを電気的に接続する。このように多数の圧電振動片が実装されるガラスウエハーからなる基体2を形成する。
次に、重ね合わせ工程S11において、蓋体3の各凹部8に各圧電振動片が収納されるように蓋体3を基体2の上に載置し、上下方向から押圧する。次に、接合工程S4において、基体2及び蓋体3を200℃以上の温度に加熱し、蓋体3の接合導電膜6を陽極に基体2を陰極にして数百Vの電圧を印加し、接合導電膜6を介して基体2と蓋体3とを接合する。接合の際には周囲を真空に保持する。次に、導電膜分離工程S5において、蓋体3の上方から内側面SSにレーザーを照射し、内側面SSに堆積した導電膜16を飛散させて除去することにより、上端面TSの接合導電膜6と底面BSの内部導電膜7とを電気的に分離する。次に、外部電極形成工程S12において、基体2の蓋体3とは反対側の表面に印刷法により外部電極14を形成する。次に、切断工程S6において、接合体の表面にスクライブ線を設け、切断刃を押し当てて割断する、あるいはダイシングブレードやダイシングソーを用いて分割し、個々の電子デバイス1を得る。次に、電気特性検査工程S13において、電子デバイス1の共振周波数や共振抵抗値等を測定して検査する。
(第四実施形態)
図5は、本発明の第四実施形態に係る発振器40の上面模式図であり、上記第二又は第三実施形態において説明した製造方法により製造した電子デバイス1を組み込んでいる。図5に示すように、発振器40は、基板43、この基板上に設置した電子デバイス1、集積回路41及び電子部品42を備えている。電子デバイス1は、外部電極14に与えられる駆動信号に基づいて一定周波数の信号を生成し、集積回路41及び電子部品42は、電子デバイス1から供給される一定周波数の信号を処理して、クロック信号等の基準信号を生成する。本発明による電子デバイス1は、高信頼性でかつ小型に形成することができるので、発振器40の全体をコンパクトに構成することができる。
(第五実施形態)
本発明の第五実施形態に係るMEMSセンサについて説明する。MEMSセンサは、例えば、加速度又は振動を検出する。MEMSセンサは、電子素子としてMEMSを使用し、第四実施形態と同様に上記第二又は第三実施形態において説明した製造方法により製造した電子デバイスを組み込んでいる。MEMSセンサは、基板と、この基板上に設置した電子デバイスと、信号処理回路とを備えている。電子デバイスは、加速度を検出し、検出した加速度を電気信号に変換し、電気信号を信号処理回路に送る。信号処理回路は、電気信号を増幅、調整など信号処理して出力する。本発明の電子デバイスは、高信頼性でかつ小型に形成することができるので、MEMSセンサの全体をコンパクトに構成することができる。
1、1a、1b 電子デバイス
2 基体
3 蓋体
4 キャビティ
5 電子素子
6 接合導電膜
7 内部導電膜
8 凹部
10 水晶振動子
11 配線
12 ワイヤー
13 貫通電極
14 外部電極
15 導電性接着剤
16 導電膜
TS 上端面
BS 底面
SS 内側面

Claims (2)

  1. 基体に電子素子を実装する実装工程と、
    蓋体に凹部を形成する凹部形成工程と、
    前記蓋体の前記凹部が形成される側の表面に導電膜を堆積する導電膜堆積工程と、
    前記凹部に前記電子素子を収納し、前記蓋体を前記基体に陽極接合する接合工程と、
    前記凹部の周囲の上端面に堆積した前記導電膜と前記凹部の底面に堆積した導電膜とを電気的に分離する導電膜分離工程と、を備える電子デバイスの製造方法。
  2. 前記接合工程の前に前記導電膜分離工程を行う請求項2に記載の電子デバイスの製造方法。
JP2013125673A 2012-08-24 2013-06-14 電子デバイス、memsセンサ及び電子デバイスの製造方法 Active JP6230285B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013125673A JP6230285B2 (ja) 2012-08-24 2013-06-14 電子デバイス、memsセンサ及び電子デバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012185476 2012-08-24
JP2012185476 2012-08-24
JP2013125673A JP6230285B2 (ja) 2012-08-24 2013-06-14 電子デバイス、memsセンサ及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014060698A JP2014060698A (ja) 2014-04-03
JP6230285B2 true JP6230285B2 (ja) 2017-11-15

Family

ID=50616762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013125673A Active JP6230285B2 (ja) 2012-08-24 2013-06-14 電子デバイス、memsセンサ及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6230285B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7239955B2 (ja) 2019-06-17 2023-03-15 株式会社シグマ ズームレンズ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288803B1 (ko) * 2015-06-15 2021-08-11 엘지이노텍 주식회사 센서 패키지 및 이의 제조 방법
JPWO2021117272A1 (ja) * 2019-12-09 2021-06-17

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013636A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
JP2009017454A (ja) * 2007-07-09 2009-01-22 Kyocera Kinseki Corp 圧電振動子及び圧電振動子の製造方法
FR2922202B1 (fr) * 2007-10-15 2009-11-20 Commissariat Energie Atomique Structure comportant une couche getter et une sous-couche d'ajustement et procede de fabrication.
JP2011029910A (ja) * 2009-07-24 2011-02-10 Seiko Instruments Inc 圧電振動子、圧電振動子の製造方法、発振器、電子機器および電波時計
JP5534398B2 (ja) * 2009-08-25 2014-06-25 エスアイアイ・クリスタルテクノロジー株式会社 パッケージ及びパッケージの製造方法、圧電振動子、発振器、電子機器、並びに電波時計
FR2950877B1 (fr) * 2009-10-07 2012-01-13 Commissariat Energie Atomique Structure a cavite comportant une interface de collage a base de materiau getter
JP5527019B2 (ja) * 2010-05-28 2014-06-18 セイコーエプソン株式会社 物理量センサーおよび電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7239955B2 (ja) 2019-06-17 2023-03-15 株式会社シグマ ズームレンズ

Also Published As

Publication number Publication date
JP2014060698A (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP4809410B2 (ja) 圧電デバイスとその製造方法
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
US20080042523A1 (en) Piezoelectric device and method for manufacturing thereof
US8729775B2 (en) Piezoelectric vibrating devices and methods for manufacturing same
TWI472152B (zh) A method of manufacturing a piezoelectric vibrator, a piezoelectric vibrator, an oscillator, an electronic device, and a radio wave
US8269568B2 (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
JP5554092B2 (ja) 電子デバイスパッケージの製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
US9711707B2 (en) Method for manufacturing an electronic device
JP6230285B2 (ja) 電子デバイス、memsセンサ及び電子デバイスの製造方法
JP6230286B2 (ja) 電子デバイス及び電子デバイスの製造方法
KR102228131B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP5779030B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP5498677B2 (ja) 水晶発振子の製造方法
JP5171210B2 (ja) 圧電振動子の製造方法
JP6383138B2 (ja) 電子デバイス
JP2015002414A (ja) 電子デバイス
JP2014143559A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2014143558A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2010187268A (ja) ガラスパッケージ、圧電振動子、ガラスパッケージのマーキング方法および発振器
JP2009135749A (ja) 圧電振動子及び圧電発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160411

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20161026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R150 Certificate of patent or registration of utility model

Ref document number: 6230285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250